JP2004080778A - パワー半導体トランジスタを駆動するための回路装置 - Google Patents

Abstract

　　【課題】　コミュテーションにおける切換損失を小さく保つため並びにコミュテーションをソフトに形成するために、僅かな回路技術的な手間と費用で、パワートランジスタのゲートの均一で且つ迅速な充電或いは反転充電又は放電を可能とする、パワー半導体トランジスタを駆動するための回路装置を提供する。
　　【解決手段】　被制御電流源（２０）が非被制御電圧源（Ｖcc）から給電され且つパワートランジスタ（５０）のゲートをこのトランジスタが導通状態に切り換えられるように駆動し、被制御電流源（３０）が非被制御電圧源（Ｖgeoff）から給電され且つパワートランジスタ（５０）のゲートをこのトランジスタが非導通状態に切り換えられるように駆動し、電圧制御部（４０）がパワートランジスタ（５０）のゲートにおける電圧をこのために適した例えば１５Ｖの最大値に制限すること。
　　【選択図】　図１

Description

　本発明は、例えばＭＯＳ・ＦＥＴやＩＧＢＴのようなパワー半導体トランジスタのゲートを駆動するための回路装置に関する。この種のパワー半導体トランジスタは、例えば電気モータの駆動のような技術における極めて異なった使用分野においてパワースイッチとして多岐に渡って使用される。

　ＩＧＢＴやＭＯＳ・ＦＥＴのような従来の技術によるパワートランジスタがこの発明の出発点である。この種のパワートランジスタ、例えばＩＧＢＴは、ゲートとエミッタの間に所定の電圧が印加されることによって駆動される、即ち、導通状態又は非導通状態に切り換えられる。この際、導通状態、即ちコレクタとエミッタの間で電流の流れを起すようにトランジスタを切り換えるためには、ゲートが印加電圧で充電される。非導通状態には、ゲートの反転充電、即ちゲートが各々他の極性の電荷で充電されることによって切り換えられる。このことは、例えばＩＧＢＴでは、正反対の極性の電圧がゲートとエミッタの間に印加されることによって行われる。この転換過程はコミュテーション（転流）とも称する。以下の説明では、ＩＧＢＴのために説明したことと同様の関連性が、ＭＯＳ・ＦＥＴ素子の対応する端子であるドレインとソースにもあてはまるが、この際、多くの場合、ＭＯＳ・ＦＥＴは、０Ｖの電圧が印加されることによって非導通状態に切り換えられる。

　パワートランジスタにおいては様々な駆動原理が知られている。これらは、抵抗駆動、電圧駆動、並びに電流駆動を用いたゲート駆動である。このなかで最も広範囲に渡るものは抵抗駆動である。この種の駆動の特徴的なこととして、転換過程中（コミュテーション過程中）のゲートとエミッタの間の電圧の時間経過における所謂ミラー平坦部（Millerplateau）の形成がある。ミラー平坦部の通過後の時間経過内のゲートの給電は（１−ｅｘｐ（−ｔ））依存性を有する曲線の経過を示す。

　抵抗駆動或いは電圧駆動を用いたゲート駆動における短所として、安定した供給電圧源の必要性がある。この安定した供給電圧源は、定義されているゲート電圧を必要とするパワートランジスタの通過損失を小さく保つためには不可避である。

　同様にミラー平坦部後のゲートの充電曲線の時間経過における短所として、ここを通じてパワートランジスタの切換過程が遅延されてしまうことがある。パワートランジスタは科学技術的に可能である速度を用いては切り換えられない。この遅延された切り換えの結果が切換損失である。同様に上記の時間特性に基づき、従来の技術では切換過程自身の間には有効ではないコレクタ・エミッタ・電圧の監視が、この時間特性により起因する遅延とともに初めて活性化される。

　本発明が解決しようとする課題は、コミュテーションにおける切換損失を小さく保つため並びにコミュテーションをソフトに形成するために、僅かな回路技術的な手間と費用で、パワートランジスタのゲートの均一で且つ迅速な充電或いは反転充電又は放電を可能とする、パワー半導体トランジスタを駆動するための回路装置を提供することである。

　前記の課題は、請求項１に記載した措置により解決される。他の有利な構成は従属請求項に記載されている。

　本発明の基本思想を、駆動すべきパワートランジスタとしてのｎチャネルＩＧＢＴに基づいて説明する。当然のことであるが、このことは、対応的に適合された方式でｐチャネルＩＧＢＴに適用され、並びに、同様の方式で駆動すべき例えばＭＯＳ・ＦＥＴのような他の全てのパワートランジスタにも適用される。この基本思想はパワートランジスタのゲートの電流被制御供給に基づく、即ち、ここではゲートの充電電流が制御され、充電電圧が制御されるのではない。この際、本発明による回路装置は複数の回路部分を有する。

　更に考慮すべきこととして、交互に存在する２つの稼動方式が区別される、即ち、定常状態とコミュテーション過程である。定常状態は次のような時間として理解される。即ち、この時間中、ゲートの充電状態は変更されず、つまり、この時間中、パワートランジスタが導通状態又は非導通状態にとどまるという時間である。コミュテーション過程は、非導通状態から導通状態へ、又は、導通状態から非導通状態へのパワートランジスタの転換として表され、この際、ゲートの充電状態が変更される。

　パワートランジスタのゲートを駆動するための本発明による回路装置の第１部分は入力スイッチング部としての入力配線部である。この入力配線部は回路装置の入力電流を制限する。入力電流は時変２進電圧経過を有する。ＨＩＧＨ状態或いはＬＯＷ状態がパワートランジスタの伝導状態を決定する。この入力配線部は、有利には、定常状態において抵抗が次の回路部分の電流受入量を制限する。コミュテーション過程中ではより大きな電流がこの入力配線部を通流する。

　パワートランジスタのゲートは、２つの制御される電流源の出力部、即ち２つの被制御電流源の出力部を用いて給電される。これらの両方の電流源の入力信号は入力配線部の出力信号である。それらの電流源は、各々、電圧源から給電される。第１電流源は、正の極性を有する制御されない電圧源、即ち正の極性を有する非被制御電圧源から給電され、パワートランジスタのゲートの駆動のための正電圧を使用可能とする。第２電流源は、負の極性を有する制御されない電圧源、即ち負の極性の非被制御電圧源から給電され、パワートランジスタのゲートの駆動のための負電圧を使用可能とする。両方の電圧源はそれらの内部構造において鏡面対称性を有している。

　両方の電流源の出力信号は、電圧制御部を用い、各々のパワートランジスタのために適切な最大値に制限される。この電圧制御部は、有利には、電圧が高すぎる場合に電流源からの後続給電を減少するために、電流源の入力部に反作用を及ぼしている、即ちフィードバックされている。

　更に、この回路装置が他の回路部分を有し、この回路部分が、安全に非活動状態の駆動時に、ゲートの充電、従ってパワートランジスタの非定義のスイッチング状態を防止すると有利である。

　前記の本発明による回路装置は、従来の技術に比べて多数の長所を有する：
・　コミュテーション過程がより少ない時間要求を有する。それにより、
　・　パワートランジスタ内の損失出力が減少され、
　・　短絡監視がより早期に活性化される。
・　被制御電圧供給部が不必要である。それにより、
　・　フィルタコンデンサの必要不可欠な容量が減少される。
・　全回路費用並びに全回路手間がより少ない。

　次に本発明による解決策の特有な構成を図１から図３に基づいて説明する。

　図１には、ｎチャネルＩＧＢＴ（５０）を駆動するための本発明による回路装置の構成が示されている。回路のサイジングは次の表１に示されている。

　この回路装置は、入力側において、２進状態を有する時変電圧により給電される。ＨＩＧＨ（＋５Ｖ）状態或いはＬＯＷ（−５Ｖ）状態がＩＧＢＴ（５０）の伝導状態（ライン状態）をコントロールする。そのために、入力スイッチング部である入力配線部（１０）、２つの電流源（２０、３０）、出力電圧制御部（４０）が設けられている。

　入力配線部（１０）は、抵抗（Ｒ１）と、この抵抗（Ｒ１）と並列接続されていてコンデンサ（Ｃ１）及び抵抗（Ｒ２）から成る直列接続部とから構成されている。この入力配線部（１０）後にある信号は両方の被制御電流源（２０、３０）の入力部と接続されている。

　被制御電流源（２０）は２つのｎｐｎトランジスタ（Ｑ１、Ｑ３）の回路装置から構成されている。ここでは、＋１８Ｖ…＋２４Ｖの電圧を有する非被制御供給電圧（Ｖcc）から成る電圧源が提供されている。コンデンサ（Ｃ２）はフィルタコンデンサとして用いられる。被制御電流源（３０）は電流源（２０）に対して鏡面対称性をもって構成されていて、この際、ここでは２つのｐｎｐトランジスタ（Ｑ２、Ｑ４）が使用されている。この電流源（３０）は、−８Ｖの電圧を有する非被制御供給電圧（Ｖgeoff）から給電される。コンデンサ（Ｃ３）はフィルタコンデンサとして用いられる。

　更にこの回路装置は、ツェナーダイオード（Ｄ１）と、抵抗（Ｒ５）と、ダイオード（Ｄ２）と、トランジスタ（Ｑ５）とから構成される電圧制限部（４０）を有する。この際、トランジスタ（Ｑ５）のコレクタは電流源（２０、３０）の入力部と接続されている。

　更にこの回路装置は抵抗（Ｒge）を有し、この抵抗（Ｒge）は、完全な非活動状態の駆動時に、ゲートの充電、従ってパワートランジスタにおける定義されていないスイッチング状態を防止する。

　次に、様々な稼動状態におけるこの回路装置の機能並びに個々の回路部分の役割について説明する。電圧（Ｖin）としてＨＩＧＨレベルが印加する場合の定常状態のためには次のことが適用される：入力配線部（１０）は、抵抗（Ｒ１）を用い、コントロール電流として電流源（２０、３０）の入力部に接続されている電流を制限する。従ってこの抵抗（Ｒ１）はトランジスタ（Ｑ３、Ｑ４）のベース電流を制限する。電流源（３０）のトランジスタ（Ｑ４）にはｐｎｐトランジスタが用いられているので、このトランジスタ（Ｑ４）はこの状態では駆動されず、従って全電流源（３０）は非活動状態にある。

　前記の入力電流は同様にｎｐｎトランジスタ（Ｑ３）のベースにおかれ、従って、定常状態でこのトランジスタ（Ｑ３）を通じてＩＧＢＴ（５０）へと最大限に流れる電流を制限する。従って電流源（２０）は、正のコントロール電圧を用いてＩＧＢＴ（５０）のゲートを給電し、それによりこのＩＧＢＴ（５０）を導通状態に保持する。

　電圧制限部（４０）は、＋１５Ｖの目標値よりも大きなＩＧＢＴ（５０）のゲートとエミッタの間の電圧における可能な電圧上昇を検知する。そのために、ツェナーダイオード（Ｄ１）と、抵抗（Ｒ５）と、ダイオード（Ｄ２）とから成る直列回路が次のように設計されている。即ち、＋１５Ｖよりも大きな電圧が印加されると直ちにこのブランチを通じて電流が流れるようにである。従ってＩＧＢＴのゲート・エミッタ・電圧は＋１５Ｖに制御される。更にこのブランチに流れる電流はトランジスタ（Ｑ５）をコントロールし、それにより電流源（２０）のトランジスタ（Ｑ３）におけるベース電流が減少され、従ってこのトランジスタ（Ｑ３）を通じてＩＧＢＴ（５０）のゲートに流れる電流も減少される。電圧制限部（４０）内で、抵抗（Ｒ５）は、トランジスタ（Ｑ５）がツェナーダイドード（Ｄ１）による漏れ電流により導通状態となることを防止する。ダイオード（Ｄ２）は、このブランチ、従って電圧制限部（４０）がスイッチオフ状態で有効とならないために用いられる。

　電圧（Ｖin）としてＬＯＷレベルが印加する場合の定常状態のためには次のことが適用される：入力配線部（１０）は、同様に、抵抗（Ｒ１）を用い、コントロール電流として電流源（２０、３０）の入力部に接続されている電流を制限する。電流源（２０）のトランジスタ（Ｑ３）にはｎｐｎトランジスタが用いられているので、このトランジスタ（Ｑ３）はこの状態では駆動されず、従って全電流源（２０）は非活動状態にある。

　前記の入力電流は同様にｐｎｐトランジスタ（Ｑ４）のベースにおかれ、従って、定常状態でこのトランジスタ（Ｑ４）を通じてＩＧＢＴ（５０）へと最大限に流れる電流を制限する。従って電流源（３０）は、負のコントロール電圧を用いてＩＧＢＴ（５０）のゲートを給電し、それによりこのＩＧＢＴ（５０）を非導通状態に保持する。

　この場合、電圧制限部は活動状態にはなく、その理由は、ほぼ−８Ｖの非被制御ゲート電圧が、ＩＧＢＴを非導通状態で安定保持するために十分であるためである。

　コミュテーション過程中、回路装置の入力電圧（Ｖin）のレベルは、ＨＩＧＨレベルからＬＯＷレベルに、又は、ＬＯＷレベルからＨＩＧＨレベルに変換される、即ち、ＩＧＢＴ（５０）はそのスイッチング状態を変更しなくてはならない。そのためには、より高い電流が入力配線部を通じて流れる、従って、より高い電流が両方の電流源（２０、３０）の１つからＩＧＢＴ（５０）のゲートに流れると好適である。入力配線部（１０）のより高い電流通過は、コンデンサ（Ｃ１）と抵抗（Ｒ２）から成り且つ並列接続されているブランチを用いて達成され、その理由は、レベル変更中にはこのブランチを通じて同様に電流が流れるためである。

　ＬＯＷからＨＩＧＨへのコミュテーションの場合、電流源（２０）はＩＧＢＴ（５０）のゲートに対して正を電流を生成し、ここで抵抗（Ｒgon）は分路抵抗として機能し、この際、トランジスタ（Ｑ３）を通じる電流が高すぎる場合にはこの電流の一部がトランジスタ（Ｑ１）のベースへと導かれる。このトランジスタ（Ｑ１）は導通状態となり、それによりトランジスタ（Ｑ３）へのベース電流を減少させ、このことは、トランジスタ（Ｑ３）を通じる電流の減少を生じさせる。コンデンサ（Ｃ２）は電圧源（Ｖcc）のためのフィルタコンデンサとして作用する。従って被制御電流源が達成され、この被制御電流源はＩＧＢＴ（５０）のベースを充電する。電圧制御部（４０）は、既に述べたように定常状態におけるように作動する。

　ＨＩＧＨからＬＯＷへのコミュテーションの場合、電流源（３０）は対応する方式でＩＧＢＴ（５０）のゲートに対して負の電流を生成する。

　入力電圧（Ｖin）を伴わない稼動状態でもＩＧＢＴ（５０）が確実に非導通状態にあることを保証するために、従来の技術ではＩＧＢＴ（５０）のゲートとエミッタの間に抵抗が配置される。それに対し、負の電圧源（Ｖgeoff）とトランジスタ（Ｑ４）のベースとの間のこの抵抗（Ｒge）の本発明による配置構成は、有利なものとして示されている。この配置構成によりＲgeの抵抗値がトランジスタ（Ｑ４）の電流増幅ファクタ（電流増幅率）で割算される、即ち、効果的に作用する値は、少なくともファクタ１００分だけ現時点の従来の技術におけるよりも小さく、ゲートは極めて低抵抗で抵抗（Ｒgoff）を介してエミッタに結合されている。

　図２には、シミュレーションとして、コミュテーション過程中における、従来の技術に従う抵抗駆動によるゲート・エミッタ・電圧Ｖ_ＧＥの時間経過、及び、ゲートの充電電流Ｉ_Ｇの時間経過が示されている。０.５μｓにおけるコミュテーション過程の開始時、充電電流Ｉ_Ｇは強く増加し、それに対して電圧Ｖ_ＧＥはおおよそ線形で増加する（Ｖ_１１）。ほぼ０.５μｓ後、ミラー平坦部（Ｖ_１２）に到達し、その時間的な延びはほぼ０.７μｓの値をとる。この時間内では充電電流Ｉ_Ｇも一定である。更なる時間経過（Ｖ_１３）ではゲート・エミッタ・電圧が所望値に到達するまで（１−ｅｘｐ（−ｔ））特性曲線で増加する。１５Ｖの所望値はほぼ６μｓ後に達成される。この時間内で充電電流Ｉ_Ｇは同様に特徴的な形式で低下する。

　図３には、シミュレーションとして、コミュテーション過程中における、本発明に従う電流駆動によるゲート・エミッタ・電圧Ｖ_ＧＥの時間経過、及び、ゲートの充電電流Ｉ_Ｇの時間経過が示されている。本発明による電流駆動において特徴的なことは、この際に一定である充電電流Ｉ_Ｇである。充電過程中、電圧Ｖ_ＧＥは線形（Ｖ_２１）でミラー平坦部（Ｖ_２２）に到達するまで増加する。引き続き、電圧は再び線形（Ｖ_２３）で１５Ｖの所望目標値に到達するまで増加する。

　従来の技術（図２）における対応する曲線と比べ、本発明による回路装置がゲートをほぼ半分の時間（ほぼ３μｓ）で所望値に充電することが見てとれる。この際、特に、本発明による回路装置により可能とされる、ミラー平坦部（Ｖ_２２）後のゲート・エミッタ・電圧の線形の経過（Ｖ_２３）は有利であり、従ってパワートランジスタの迅速なスイッチング過程を可能とする。

本発明による回路装置の構成を示す図である。 シミュレーションとして、コミュテーション過程中における、従来の技術に従う抵抗駆動によるゲート・エミッタ・電圧の時間経過を示す図である。 シミュレーションとして、コミュテーション過程中における、本発明に従う電流駆動によるゲート・エミッタ・電圧の時間経過を示す図である。

符号の説明

１０　　入力配線部
２０　　電流源
３０　　電流源
４０　　出力電圧制御部
５０　　ＩＧＢＴ

Claims (6)

1. 　鏡面対称性をもって形成されている２つの被制御電流源（２０、３０）と、出力電圧制御部（４０）とから構成される、少なくとも１つのパワー半導体トランジスタ（５０）を駆動するための電流被制御式の回路装置であって、第１被制御電流源（２０）が第１非被制御電圧源（Ｖcc）から給電され且つパワートランジスタ（５０）のゲートをこのトランジスタが導通状態であるように駆動する前記回路装置において、
   　第２被制御電流源（３０）が第２非被制御電圧源（Ｖgeoff）から給電され且つパワートランジスタ（５０）のゲートをこのパワートランジスタが非導通状態であるように駆動し、及び、
   　出力電圧制御部（４０）がパワートランジスタ（５０）のゲートにおける電圧をこのために適した最大値に制限することを特徴とする回路装置。
2. 　回路装置には、入力電流を制限する入力配線部（１０）が前接続されていることを特徴とする、請求項１に記載の回路装置。
3. 　出力電圧制御部（４０）が直接的に被制御電流源（２０、３０）の入力部に反作用を及ぼすことを特徴とする、請求項１に記載の回路装置。
4. 　第１被制御電流源（２０）が、２つのｎｐｎトランジスタ又は２つのｎチャネルトランジスタ（Ｑ１、Ｑ３）の回路として形成されていることを特徴とする、請求項１に記載の回路装置。
5. 　第２被制御電流源（３０）が、２つのｐｎｐトランジスタ又は２つのｐチャネルトランジスタ（Ｑ２、Ｑ４）の回路として形成されていることを特徴とする、請求項１に記載の回路装置。
6. 　パワートランジスタがＭＯＳ・ＦＥＴであり、第２非被制御電圧源（Ｖgeoff）の電圧が０Ｖの値であることを特徴とする、請求項１に記載の回路装置。

Images