JPH1155936A - 絶縁ゲートトランジスタの駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＧＢＴのターンオン時及びターンオフ時の
跳ね上がり電圧を抑制するためにツェナーダイオードを
用いてコレクタ電流Ｉｃの時間変化率を抑制しようとし
ても、非線形性や温度特性等によるツェナー電圧の変化
により、十分に抑制することができず、跳ね上がり電圧
の抑制が不十分であった。 【解決手段】 電流変化率検出手段２６ａ、２６ｂと、
基準電圧検出手段２７ａ、２７ｂと、検出電圧と基準電
圧を比較する比較手段２８と、比較結果に基づいてゲー
ト電圧を制御するゲート電圧制御手段２５、２９とを備
える。 【効果】 フィードバック制御により、コレクタ電流の
時間変化率を一定範囲内に設定することができるので、
跳ね上がり電圧を抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、絶縁ゲートトラ
ンジスタの駆動回路に関するものであり、特にインバー
タ回路への適用において、絶縁ゲートトランジスタのタ
ーンオン時およびターンオフ時に、配線中のインダクタ
ンス等に発生する跳ね上がり電圧を抑制した絶縁ゲート
トランジスタの駆動回路に関するものである。

【０００２】

【従来の技術】絶縁ゲートトランジスタを用いた多くの
パワースイッチング回路が提案されている。絶縁ゲート
トランジスタには、幾つかの種類があり、例えば、絶縁
ゲートを有し、バイポーラ・モードで動作する絶縁ゲー
ト・バイポーラ・トランジスタ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以
下、ＩＧＢＴと記す）や、絶縁ゲートを有し、電界効果
モードで動作する絶縁ゲート電界効果トランジスタ（Ｉ
ｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃ
ｔ Ｔｒａｎｓｉｓｔｏｒ、またはＭｅｔａｌ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆ
ｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等があげられる。以
下では、絶縁ゲートバイポーラトランジスタ（以下ＩＧ
ＢＴと記す）の駆動回路について説明を行う。

【０００３】図１０は、一般のゲート駆動回路の一例と
して特開平５−３３６７３２号公報に記載されているゲ
ート駆動回路を適用したチョッパ回路を示す図である。
図において、ＩＧＢＴ１のエミッタ端子とコレクタ端子
とを結ぶ閉路には、電源２、ダイオード３、ダイオード
３に並列接続された負荷装置４が設けられている。な
お、ＩＧＢＴ１のコレクタ端子とダイオード３の間に示
すのは、配線インダクタンス５である。

【０００４】また、ＩＧＢＴ１のゲート−エミッタ端子
間には、ゲート駆動回路６が接続されている。なお、以
下では、ＩＧＢＴ１のエミッタ端子の内部インダクタン
ス５ａの内側をエミッタ端子１ｅ、外側をエミッタ端子
１Ｅと表す。

【０００５】ゲート駆動回路６は、ゲート抵抗器７、ゲ
ートオン用トランジスタ８、ゲートオフ用トランジスタ
９、ゲート制御回路１６、１７、およびゲートオン用電
源１０とゲートオフ用電源１１で構成されている。図に
示すように、ゲート抵抗器７は、ＩＧＢＴ１のゲート端
子に接続されており、このゲート抵抗器７には、ゲート
オン用トランジスタ８およびゲートオフ用トランジスタ
９のエミッタ端子およびコレクタ端子１０がそれぞれ接
続されている。

【０００６】また、ゲートオン用トランジスタ８のコレ
クタ端子とゲートオフ用トランジスタ９のエミッタ端子
とを結ぶ閉路にはゲートオン用電源１０およびゲートオ
フ用電源１１が配設され、ゲートオン用電源１０の＋端
子はゲートオン用トランジスタ８のコレクタ端子に、ゲ
ートオフ用電源１１の−端子はゲートオフ用トランジス
タ９のエミッタ端子に接続されている。

【０００７】また、ゲートオン用トランジスタ１０とゲ
ートオフ用トランジスタ１１との接続点は、ＩＧＢＴ１
のエミッタ端子１Ｅと接続されている。さらに、ゲート
オン用トランジスタ８およびゲートオフ用トランジスタ
９のそれぞれのゲート端子にはゲート制御回路１６、１
７がそれぞれ接続されている。

【０００８】図１１は、図１０のＩＧＢＴ１のゲート−
エミッタ端子間電圧ＶＧＥ、コレクタ−エミッタ端子間
電圧ＶＣＥ、コレクタ電流Ｉｃの時間変化の様子を示す
図である。先ず、ＩＧＢＴ１のターンオン時の動作につ
いて説明する。ゲート制御回路１６からゲートオン信号
が入力されると、ゲートオン用トランジスタ８はオンさ
れる。これにより、ゲートオン用電源１０からＩＧＢＴ
１のゲート−エミッタ間にバイアス電圧が供給され、ゲ
ート−エミッタ間電圧ＶＧＥがスレッショルド電圧Ｖｔ
ｈに達すると、ＩＧＢＴ１はオンされる。

【０００９】このようにゲートオン信号が入力されてか
ら、ゲート−エミッタ端子間電圧がスレッショルド電圧
Ｖｔｈとなり、ＩＧＢＴ１がオンされるまでの時間は、
ゲート抵抗器７とＩＧＢＴ１のゲート−エミッタ端子間
静電容量ＣＧＥとで決定する。

【００１０】ＩＧＢＴ１のゲート−エミッタ端子間電圧
ＶＧＥがスレッショルド電圧Ｖｔｈに達すると、ＩＧＢ
Ｔ１にコレクタ電流Ｉｃが流れ始め、これに伴ってコレ
クタ−エミッタ端子間電圧ＶＣＥが下がる。このとき、
ＩＧＢＴ１のゲート−エミッタ端子間電圧ＶＧＥは、ゲ
ート−コレクタ間静電容量ＣＣＧの影響による一定の領
域を経てから、ゲート−エミッタ端子間静電容量ＣＧＥ
とコレクタ−ゲート端子間静電容量ＣＣＧの充電を行
う。これらの充電を終えると、ＩＧＢＴ１のゲートエミ
ッタ端子間電圧ＶＧＥは、ゲートオン用電源１０の電圧
に達する。

【００１１】次にＩＧＢＴ１のターンオフ時の動作につ
いて説明する。ゲート制御回路１７からゲートオフ信号
が入力されて、ゲートオフ用トランジスタ９がオンされ
ると、ゲートオフ用電源１１から、ＩＧＢＴ１のゲート
−エミッタ端子間に逆バイアス電圧が供給され、ＩＧＢ
Ｔ１はオフされる。

【００１２】このときの動作は前述のターンオン時の動
作とは逆となり、ゲート抵抗器７とゲート−エミッタ間
静電容量ＣＧＥおよびコレクタ−ゲート間静電容量ＣＣ
Ｇで決定する放電時定数による時間によりゲート−エミ
ッタ間電圧ＶＧＥがスレッショルド電圧Ｖｔｈまで低下
すると、ＩＧＢＴ１のコレクタ電流Ｉｃが遮断される。

【００１３】なお、ＩＧＢＴ１のターンオフ時のコレク
タ電圧の跳ね上がり電圧をΔＶ、配線インダクタンス５
のインダクタンス値をＬとすると、跳ね上がり電圧ΔＶ
は、ΔＶ＝Ｌ・ｄＩｃ／ｄｔで表される（Ｉｃはコレク
タ電流）。

【００１４】図１２は、特開平７−９９４２９号公報に
記載されたＩＧＢＴの駆動回路を示す図である。図にお
いて、ＩＧＢＴ１およびゲート駆動回路６は、図１０に
示すものと同様であるが、駆動回路６のゲートオフ用電
源１１（図１０参照）は、ＩＧＢＴ１のエミッタ端子１
ｅに接続されている。また、ＩＧＢＴ１のエミッタ端子
１Ｅは、直列接続された互いに逆極性のツェナーダイオ
ード１２ａ、１２ｂを介して、ＩＧＢＴ１のゲート端子
１Ｇとゲート抵抗器７との接続点に接続されている。

【００１５】このようなＩＧＢＴの駆動回路において、
ＩＧＢＴ１のターンオフ時のコレクタ電流Ｉｃの時間変
化率が過大になると、ＩＧＢＴ１のエミッタ端子１Ｅ側
にカソード端子を接続しているツェナーダイオード１２
ｂがツェナー降伏を起こすことにより、ＩＧＢＴ１が再
びオンされる。この結果、コレクタ電流Ｉｃの時間変化
率が緩和されて、コレクタ電圧の跳ね上がり電圧（図１
１のΔＶに相当する）が抑制される。

【００１６】一方、ＩＧＢＴ１のターンオン時のコレク
タ電流Ｉｃの時間変化率が過大になった場合は、ＩＧＢ
Ｔ１の制御ゲート端子側にカソード極を接続しているツ
ェナーダイオード１２ａがツェナー降伏を起こすことに
より、ＩＧＢＴ１がオフされる。この結果、ＩＧＢＴ１
のゲート−エミッタ端子間電圧ＶＧＥが低下して、コレ
クタ電流Ｉｃの時間変化率が緩和される。

【００１７】また、図１３は、従来の絶縁ゲートトラン
ジスタの駆動回路の外形を概略的に示す斜視図である。
図に示すように、上述のような絶縁ゲートトランジスタ
の駆動回路において、ＩＧＢＴ１と駆動回路１６を接続
するために、ＩＧＢＴ１のゲート端子１Ｇ等から駆動回
路１６まで布線されていた。

【００１８】

【発明が解決しようとする課題】しかしながら、上述の
ようにＩＧＢＴ１のエミッタ端子１Ｅとゲート端子の間
にツェナーダイオード１２ａ、１２ｂを挿入することに
より、コレクタ電流Ｉｃの時間変化率を抑制しようとし
ても、ツェナーダイオードの非線形性及び温度特性によ
ってツェナー電圧が変動するため、このツェナー電圧の
変動によりコレクタ電流Ｉｃの時間変化率が大きくなる
という課題があった。

【００１９】また、実際にコレクタ電流Ｉｃの時間変化
率を細かく設定するためには、数種類のツェナーダイオ
ードを直列に接続する必要があったが、この場合、部品
点数が増えるので、回路設計が困難になるという課題が
あった。

【００２０】また、一般的にＩＧＢＴ１のゲート−エミ
ッタ端子間電圧ＶＧＥの絶対最大定格は±２０Ｖである
ため、出力電圧が１５Ｖの電源をゲートオン用電源１０
及びゲートオフ用電源１１として用いることにより、Ｉ
ＧＢＴ１のゲート−エミッタ端子間電圧ＶＧＥを±１５
Ｖに設定している。

【００２１】しかしながら、図１０に示すような駆動回
路においては、ＩＧＢＴ１を駆動するために、ゲートオ
ン用電源１０およびゲートオフ用電源１１を共に外部か
ら供給する必要があり、このように外部からの供給電源
が複数ある場合は、供給電源が１つの場合よりも電源系
の構成が煩雑となる。特にゲート駆動回路６及びＩＧＢ
Ｔ１を１つのパッケージ内に納めたＩＰＭ（Ｉｎｔｅｌ
ｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）において供
給電源を複数設けた場合は、取り扱い性が悪化し、製品
としての価値の低下を招いていた。

【００２２】また、このような課題を解決するために、
１つの電源から２つの電源供給を得るための様々な方法
が提案されていた。例えば、図１４に示すように、１つ
の入力電源電圧を１５Ｖとし、スイッチングトランジス
タ１３及び高周波トランス１４によってこれとは別の電
源（＋１５Ｖ）を作り、これらを積み上げれば電源（１
５Ｖ）を２個つくることができる。また、図１５に示す
ように、ＤＣ−ＤＣコンバータ１５を用いることによ
り、出力電圧が３０Ｖの供給電源から１５Ｖの電源を２
つ得ることも可能であった。

【００２３】しかし、このように供給電源が１つの場合
に、オン信号が入力されてからＩＧＢＴ１のコレクタ電
流Ｉｃが立ち上がるまでの時間と、オフ信号が入力され
てからコレクタ電流Ｉｃが減少し始めるまでの時間を供
給電源が２つの場合と同時間に設定するためには、オン
用電源およびオフ用電源としてそれぞれ１５Ｖを出力す
る必要がある。この結果、電源電圧の出力としては３０
Ｖが必要となり、制御回路のロスが大きくなるという課
題があった。

【００２４】このように、供給電源を２つ用いる方法、
あるいは、１つの供給電源から２つの電力供給を得る方
法のいずれにおいても、回路の複雑化による設計の自由
度の制限あるいは効率低下という課題があった。

【００２５】また、上述のように、従来の絶縁ゲートト
ランジスタの駆動回路（図１３）において、駆動回路と
内部インダクタンス５ａを接続するためには、ＩＧＢＴ
１のから駆動回路までのかなり長い距離を布線する必要
があるため、この配線により閉ループが形成されると、
磁束による電圧が生じることにより、誤動作を起こすと
いう課題があった。

【００２６】従って、この発明は、上述のような課題を
解決するためになされたものであり、回路設計上の問題
となるツェナーダイオードを使用することなく、また、
供給電源の複雑化による効率低下を解決した絶縁ゲート
トランジスタの駆動回路を供給することである。

【００２７】

【課題を解決するための手段】この発明の絶縁ゲートト
ランジスタは、絶縁ゲートトランジスタのゲート端子に
接続され、ゲートオン指令またはゲートオフ指令に応じ
て絶縁ゲートトランジスタをオン／オフするためのゲー
ト駆動手段と、ゲートオン指令またはゲートオフ指令に
基づいて、ゲート駆動手段の駆動制御を行う制御手段
と、絶縁ゲートトランジスタのコレクタ電流の時間変化
率を電圧として検出する電流変化率検出手段と、電流変
化率検出手段が検出する検出電圧の比較基準としての電
圧を検出する基準電圧検出手段と、電流検出手段の検出
電圧と基準電圧とを比較する比較手段と、比較手段の比
較結果に基づいて、コレクタ電流の時間変化率が一定範
囲内となるように、絶縁ゲートトランジスタのゲート電
圧を制御するゲート電圧制御手段と、を備える。

【００２８】この発明の他の実施の形態に係る絶縁ゲー
トトランジスタの駆動回路は、絶縁ゲートトランジスタ
のゲート端子に接続され、ゲートオン指令またはゲート
オフ指令に応じて絶縁ゲートトランジスタをオン／オフ
するためのゲート駆動手段と、ゲートオン指令またはゲ
ートオフ指令に基づいて、ゲート駆動手段の駆動制御を
行う制御手段と、絶縁ゲートトランジスタのコレクタ−
エミッタ端子間電圧の時間変化率を検出するために、当
該コレクタ−エミッタ端子間電圧を検出する電圧変化率
検出手段と、電圧変化率検出手段が検出する検出電圧の
比較基準としての電圧を検出する基準電圧検出手段と、
電圧変化率検出手段の検出電圧と基準電圧とを比較する
比較手段と、比較手段の比較結果に基づいて、コレクタ
−エミッタ端子間電圧の時間変化率が一定範囲内となる
ように、絶縁ゲートトランジスタのゲート電圧を制御す
るゲート電圧制御手段と、を備える。

【００２９】また、前記電流変化率検出手段は、直列接
続された一対の抵抗器を備え、一対の抵抗器は、絶縁ゲ
ートトランジスタのエミッタ端子の内部インダクタンス
に並列接続されると共に、その接続点が比較手段の入力
端に接続されていることを特徴とする。

【００３０】また、前記絶縁ゲートトランジスタはコレ
クタ電流を検出するための電流検出素子を備え、前記電
流変化率検出手段は直列接続された一対の抵抗器を備
え、一対の抵抗器は当該電流検出素子のリアクトルに並
列接続されると共に、その接続点が比較手段の入力端に
接続されていることを特徴とする。

【００３１】また、前記電圧変化率検出手段は、絶縁ゲ
ートトランジスタのコレクタ−エミッタ端子間に設けら
れたコンデンサおよび抵抗器であることを特徴とする。

【００３２】また、前記基準電圧検出手段は、直列接続
された一対の抵抗器を備え、一対の抵抗器は、電源両端
間に設けられると共に、その接続点が比較手段の入力端
に接続されていることを特徴とする。

【００３３】また、前記ゲート電圧制御手段は、ゲート
駆動手段を定電流駆動させるための定電流駆動用スイッ
チ素子および定電流設定用抵抗器を備え、定電流駆動用
スイッチ素子は、オンすることにより、絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間に帯電している電荷
を放電して絶縁ゲートトランジスタのゲート電圧を制御
すると共に、定電流設定用抵抗器は、ゲート駆動手段に
流れる電流を制限することを特徴とする。

【００３４】また、前記ゲート端子電圧を可変制御する
ための可変電源をさらに備え、可変電源は、単一の電源
両端間に設けられると共に、絶縁ゲートトランジスタの
エミッタ端子に接続され、制御手段の制御指令および比
較手段の検出結果に基づいて絶縁ゲートトランジスタの
ゲート端子電圧を可変制御することができることを特徴
とする。

【００３５】さらに、磁気遮蔽用のシールドを備え、シ
ールドは絶縁ゲートトランジスタと駆動回路との間に設
けられると共に、絶縁ゲートトランジスタのエミッタ端
子に電気的に接続されていることを特徴とする。

【００３６】

【発明の実施の形態】

実施の形態１．図１及び図２は、この発明の実施の形態
１に係る絶縁ゲートトランジスタのオン／オフ時の駆動
回路をそれぞれ概略的に示す図である。図１および図２
に示す駆動回路は、同一の駆動回路を示すものである
が、それぞれＩＧＢＴ１のターンオン時およびターンオ
フ時に関連する構成のみを示したものであり、また、図
において、従来の駆動回路と同様のものには同一符号を
付して説明を行う。

【００３７】図１において、電源両端間に配設された制
御回路２０は、ゲート駆動手段としてのゲートオン用ト
ランジスタ８およびゲートオフ用トランジスタ９のそれ
ぞれのゲート端子に接続されている。制御回路２０は、
オン／オフ信号を入力するための信号入力端２２を備え
る。なお、制御手段としての制御回路２０の機能は、従
来のゲート制御回路１６、１７（図１１参照）と同様で
ある。

【００３８】また、２５はゲート電圧分圧用抵抗器、２
６ａ、２６ｂは電流変化率検出手段としての分圧用抵抗
器であり、直列接続された一対の抵抗器で構成されてい
る。また、２７は基準電圧検出手段としての基準電圧設
定用抵抗器、２８は比較手段としてのオペアンプ、２９
はｎｐｎ型のゲート電圧分圧用トランジスタである。な
お、ゲート電圧分圧用抵抗器２５およびゲート電圧分圧
用トランジスタ２９はゲート電圧制御手段を構成してい
る。

【００３９】分圧用抵抗器２６ａ、２６ｂは、内部イン
ダクタンス５ａに発生する電圧を検出することにより、
絶縁ゲートトランジスタとしてのＩＧＢＴ１のコレクタ
電流Ｉｃの時間変化率ｄＩｃ／ｄｔを検出すると共に、
検出電圧を分圧してオペアンプ２８に送出するためのも
のであり、また、基準電圧設定用抵抗器２７ａ、２７ｂ
は、電源電圧を分圧して分圧用抵抗器２６ａ、２６ｂで
検出された電圧値の比較基準電圧値をオペアンプ２８に
入力するためのものである。

【００４０】先ず、ＩＧＢＴ１のターンオン時の動作に
ついて説明する。このような駆動回路によるＩＧＢＴ１
の駆動に際して、信号入力端２２にオン信号が入力され
ると、ゲートオン用トランジスタ８がオン状態となる。
これにより、ゲート抵抗器７を通じてＩＧＢＴ１のゲー
ト−エミッタ端子間静電容量ＣＧＥが充電されて、ＩＧ
ＢＴ１のゲート−エミッタ端子間電圧ＶＧＥが上昇す
る。ＶＧＥがスレッショルド電圧Ｖｔｈに到達すると、
ＩＧＢＴ１がオンされてＩＧＢＴ１のコレクタ−エミッ
タ端子間にコレクタ電流Ｉｃが流れ始める。

【００４１】ＩＧＢＴ１がオンすると、コレクタ電流Ｉ
ｃにより、エミッタ端子の内部インダクタンス５ａには
Ｖ＝Ｌ・ｄＩｃ／ｄｔ（Ｌはインダクタンス）で表され
る電圧Ｖが発生する。この電圧Ｖの極性は、内部インダ
クタンス５ａのＩＧＢＴ１のエミッタ端子１ｅ側が＋
で、エミッタ端子１Ｅ側が−となる。内部インダクタン
ス５ａに発生した電圧は、分圧用抵抗器２６ａ、２６ｂ
で分圧され、オペアンプ２８に供給される。また、基準
電圧設定用抵抗器２７ａ、２７ｂで分圧された基準電圧
もオペアンプ２８に供給される。

【００４２】ここで、分圧用抵抗器２６による検出電圧
（負の電圧）が基準電圧設定用抵抗器２７による基準電
圧（負の電圧）より低くなると、ＩＧＢＴ１のゲート電
圧を低下させるために、オペアンプ２８の出力はＨレベ
ルとなり、ゲート電圧分圧用トランジスタ２９はオンさ
れる。この結果、ＩＧＢＴ１のゲート電圧が低下し、コ
レクタ電流Ｉｃが減少することにより、コレクタ電流Ｉ
ｃの時間変化率ｄＩｃ／ｄｔが小さくなる。

【００４３】また、ＩＧＢＴ１のゲート電圧が低下して
コレクタ電流Ｉｃが減少することにより、分圧用抵抗器
２６による検出電圧が、基準電圧設定用抵抗器２７によ
る基準電圧より高くなると、ＩＧＢＴ１のゲート電圧を
上昇させるために、オペアンプ２８の出力はＬレベルと
なり、ゲート電圧分圧用トランジスタ２９はオフされ
る。この結果、ＩＧＢＴ１のゲート電圧は上昇し、コレ
クタ電流Ｉｃが増加するので、コレクタ電流Ｉｃの時間
変化率ｄＩｃ／ｄｔが大きくなる。

【００４４】このように、コレクタ電流Ｉｃの時間変化
率が、分圧用抵抗器２６ａ、２６ｂと基準電圧設定用抵
抗器２７ａ、２７ｂの抵抗器比で決定される値になるよ
うに、フィードバック制御がかかることになるので、コ
レクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔの変化の割合
は一定の範囲内に収まるように制御されることになる。

【００４５】このとき、ゲート抵抗器７の抵抗器値を小
さくすれば、時定数は小さくなるため、信号入力端２２
にオン信号が入力されてからＩＧＢＴ１のゲート−エミ
ッタ間電圧ＶＧＥがスレッショルド電圧Ｖｔｈに到達す
ることによってコレクタ電流Ｉｃが立ち上るまでの時間
を短く設定できるので、コレクタ電流Ｉｃの時間変化率
は大きくなる。また、逆に、ゲート抵抗器７の抵抗器値
を大きくして、コレクタ電流Ｉｃの時間変化率をさらに
小さく設定することも可能である。このように、コレク
タ電流Ｉｃの時間変化率を設定することができる。

【００４６】次に図２にてＩＧＢＴ１のターンオフ時の
動作について説明する。信号入力端２２にオフ信号が入
力されると、ゲートオン用トランジスタ８がオフ状態に
なるとともに、ゲートオフ用トランジスタ９がオン状態
になる。これによって、ゲート抵抗器７を通じてゲート
−エミッタ端子間静電容量ＣＧＥに帯電していた電荷が
放電されるので、ゲート−エミッタ端子間電圧ＶＧＥが
低下する。

【００４７】ゲート−エミッタ端子間電圧ＶＧＥが一定
になった後、コレクタ電流Ｉｃが減少してゲート−エミ
ッタ端子間電圧ＶＧＥがスレッショルド電圧Ｖｔｈまで
低下するとＩＧＢＴ１はオフされる（図１２参照）。こ
のように、ＩＧＢＴ１がターンオフされる場合、コレク
タ電流Ｉｃの減少に伴い、内部インダクタンス５ａには
Ｖ＝Ｌ・ｄＩｃ／ｄｔで表される電圧Ｖが発生する。こ
の電圧Ｖの極性は、内部インダクタンス５ａを挟んで、
ＩＧＢＴ１のエミッタ端子１ｅ側が−で、エミッタ端子
１Ｅ側が＋である。

【００４８】内部インダクタンス５ａに発生する電圧
は、分圧用抵抗器２６ｃ、２６ｄで分圧されてオペアン
プ２８に入力される。また、基準電圧設定用抵抗器２７
ｃ、２７ｄで分圧された基準電圧もオペアンプ２８に入
力される。この結果、分圧用抵抗器２６ｃ、２６ｄで分
圧された電圧（正の電圧）が、基準電圧設定用抵抗器２
７ｃ、２７ｄで分圧された基準電圧（正の電圧）より低
くなると、ＩＧＢＴ１のゲート電圧を上昇させるため
に、オペアンプ２８の出力はＨレベルとなり、ｐｎｐ型
のゲート電圧分圧用トランジスタ２９ａはオフされる。

【００４９】ゲート電圧分圧用トランジスタ２９がオフ
されると、ＩＧＢＴ１のゲート−エミッタ間電圧ＶＧＥ
が上昇する。この結果、コレクタ電流Ｉｃの時間変化率
ｄＩｃ／ｄｔが大きくなり、抵抗器２６ｃ、２６ｄによ
って検出される検出電圧が基準電圧設定用抵抗器２７
ｃ、２７ｄによって検出される基準電圧より高くなる
と、ＩＧＢＴ１のゲート電圧を低下させるためにオペア
ンプ２８の出力はＬレベルとなり、ゲート電圧分圧用ト
ランジスタ２９ａはオンされる。

【００５０】ゲート電圧分圧用トランジスタ２９ａがオ
ンされると、電源１１の逆バイアスがＩＧＢＴ１のゲー
ト−エミッタ端子間に供給されるので、ＩＧＢＴ１のゲ
ート電圧は低下する。ゲート電圧が低下すると、コレク
タ電流Ｉｃは減少する。

【００５１】このように、分圧用抵抗器２６ｃ、２６ｄ
と基準電圧設定用抵抗器２７ｃ、２７ｄとの抵抗器比に
よる範囲内でＩＧＢＴ１のコレクタ電流Ｉｃの時間変化
率ｄＩｃ／ｄｔにフィードバック制御がかかるので、コ
レクタ電流Ｉｃの時間変化率を一定範囲内に設定するよ
うに制御できる。従って、上述のようにコレクタ電流Ｉ
ｃの時間変化率ｄＩｃ／ｄｔを一定範囲内に設定するこ
とにより、ツェナーダイオードなどの温度特性のある素
子を用いることなく、ＩＧＢＴ１のターンオン時および
ターンオフ時に配線インダクタンス５に発生する跳ね上
がり電圧ΔＶを抑制することができる。

【００５２】実施の形態２．図３は、この発明の実施の
形態２に係る絶縁ゲートトランジスタの駆動回路を示す
図である。図において、図１、２に対応する部分には同
一符号を付して説明する。図３において、２９ｂはｎｐ
ｎ型のゲート電圧分圧用トランジスタ、３０は定電流設
定用抵抗器、３１ａ、３１ｂは定電流用トランジスタで
ある。なお、ゲート電圧分圧用トランジスタ２９ｂ、定
電流設定用抵抗器３０および定電流駆動用スイッチ素子
としての定電流用トランジスタ３１ａ、３１ｂはゲート
電圧制御手段を構成し、また、オペアンプ２８ｂは実施
の形態１のものと同様であるが、極性が逆に設定されて
いる。

【００５３】ここで、ＩＧＢＴ１のターンオフ時の動作
について説明する。信号入力端２２からオフ信号が入力
されると、ゲートオフ用トランジスタ９がオンされるこ
とにより、ＩＧＢＴ１のゲート−エミッタ端子間静電容
量ＣＧＥに帯電している電荷が放電される。これによ
り、ＩＧＢＴ１のゲート端子電圧およびエミッタ端子電
圧が共に変化して、ゲート−エミッタ端子間電圧ＶＧＥ
がスレッショルド電圧Ｖｔｈまで低下すると、ＩＧＢＴ
１がオフされるので、ＩＧＢＴ１のコレクタ電流Ｉｃは
遮断される。

【００５４】このように、オフ信号が入力されてからＩ
ＧＢＴ１のコレクタ電流Ｉｃが遮断されるまでの間のオ
ペアンプ２８の出力はＨレベルとなっており、ゲート電
圧分圧用トランジスタ２９ｂはオンされている。このと
き、ゲートオフ用トランジスタ９にはＩｃ９＝Ｖｂｅ／
Ｒ３０ｂで表される定電流が流れる。ここに、Ｖｂｅは
トランジスタ３１ｂのベース−エミッタ端子間電圧、Ｒ
３０ｂは抵抗器３０ｂの抵抗器値である。なお、このと
き、ゲート電圧分圧用トランジスタ２９ｂは完全にオン
しており、コレクタ−エミッタ端子間電圧は無視できる
ものとする。

【００５５】ＩＧＢＴ１のコレクタ電流Ｉｃが遮断され
ると、内部インダクタンス５ａにはＶ＝Ｌ・ｄＩｃ／ｄ
ｔで表される電圧Ｖが発生する。この電圧Ｖを分圧用抵
抗器２６ｃ、２６ｄで分圧した検出電圧が、供給電源電
圧を基準電圧設定用抵抗器２７ｃ、２７ｄで分圧された
基準電圧より高くなると、オペアンプ２８の出力はＬレ
ベルとなり、ゲート電圧分圧用トランジスタ２９ｂはオ
フされる。

【００５６】この結果、ゲート電圧分圧用トランジスタ
２９ｂのコレクタ−エミッタ端子間に電圧が生じる。従
って、ゲートオフ用トランジスタ９のコレクタ電流Ｉｃ
９は、Ｉｃ９＝（Ｖｂｅ−Ｖｃｅ）／Ｒ３０ｂとなるの
で、定電流値を下げることができる。

【００５７】ゲートオフ用トランジスタ９のコレクタ電
流Ｉｃ９が減少することにより、ＩＧＢＴ１のゲート−
エミッタ端子間電圧ＶＧＥの変化が緩やかになると、Ｉ
ＧＢＴ１のコレクタ電流Ｉｃの電流の時間変化率ｄＩｃ
／ｄｔは低下する。従って、内部インダクタンス５ａに
発生する電圧（Ｖ＝Ｌ・ｄＩｃ／ｄｔ）が低下するの
で、この結果、分圧用抵抗器２６ｃ、２６ｄの検出電圧
が基準電圧設定用抵抗器２７ｃ、２７ｄによる基準電圧
より低くなると、オペアンプ２８ｂの出力はＨレベルと
なり、ゲートオフ用トランジスタ２９ｂはオンされる。

【００５８】以上、ターンオフ時の動作について説明を
行ったが、ターンオン時についても同様のフィードバッ
ク制御を行うことができるので、コレクタ電流Ｉｃの時
間変化率ｄＩｃ／ｄｔを一定範囲内に設定することがで
き、この結果、ＩＧＢＴ１のターンオン時およびターン
オフ時において、配線インダクタンス５に発生する跳ね
上がり電圧ΔＶを抑制することができる。

【００５９】実施の形態３．図４は、この発明の実施の
形態３に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、絶縁ゲートトランジス
タとしてのＩＧＢＴ４０は、並列接続された電流センス
用半導体素子４０ａを備えており、４１は、そのリアク
トルである。また、実施の形態１、２および従来技術と
同様の構成要素には同一符号を付して説明を行う。

【００６０】電流検出素子としての電流センス用半導体
素子４０ａは、ＩＧＢＴ４０のメインチップの面積に対
して数千分の１の面積を有し、ＩＧＢＴ４０のコレクタ
電流ＩｃをモニタするためにＩＧＢＴ４０に備えられて
いる。この電流センス用半導体素子４０ａには、メイン
チップであるＩＧＢＴ４０との面積比率分の電流が流れ
るため、この面積比率を用いればコレクタ電流Ｉｃを算
出することができる。

【００６１】ここで、ＩＧＢＴ４０のターンオフ時の動
作の説明を行う。ＩＧＢＴ４０がターンオフされると、
電流センス用半導体素子４０ａに検出される電流が減少
する。この結果、リアクトル４１にはノード４１ｂの電
位がノード４１ａの電位より高くなるように電圧が発生
する。この電圧を直列接続された一対の抵抗器としての
分圧用抵抗器２６ｃ、２６ｄで分圧し、基準電圧と比較
した結果、分圧用抵抗器２６ｃ、２６ｄで検出された電
圧が基準電圧より高ければ、オペアンプ２８の出力はＨ
レベルとなり、ｐｎｐ型のゲート電圧分圧用トランジス
タ２９ａがオフされることによりＩＧＢＴ４０のゲート
電圧は低下する。

【００６２】ＩＧＢＴ４０のゲート電圧が低下すると、
電流センス用半導体素子４０ａで検出される電流値が減
少し、この電流の時間変化率が低下することにより、分
圧用抵抗器２６ｃ、２６ｄの検出電圧が基準電圧設定用
抵抗器２７ｃ、２７ｄによる基準電圧より低くなると、
オペアンプ２８の出力はＬレベルとなる。これによっ
て、ｐｎｐ型のゲート電圧分圧用トランジスタ２９ａは
オンされて、ＩＧＢＴ４０のゲート電圧は上昇し、コレ
クタ電流Ｉｃが増加する。以上、ＩＧＢＴ４０のターン
オフ時の動作について説明を行ったが、ＩＧＢＴ４０の
ターンオン時においても同様の制御を行うことができ
る。

【００６３】このように、ＩＧＢＴ４０のターンオン時
およびターンオフ時に、フィードバック制御が行われる
ことにより、コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄ
ｔを分圧用抵抗器２６ａ、２６ｂと基準電圧設定用抵抗
器２７ｃ、２７ｄとの抵抗器比で設定される一定範囲内
に設定することができるので、ＩＧＢＴ４０のターンオ
ン時およびターンオフ時に配線インダクタンス５に発生
する跳ね上がり電圧ΔＶを抑制することができる。

【００６４】実施の形態４．図５は、この発明の実施の
形態４に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。実施の形態１乃至３および従来の技
術と同様の構成には同一の符号を付して説明する。図に
おいて、電源両端間に配設された可変電源としての逆バ
イアス供給電源２３は、その電圧出力端子がＩＧＢＴ１
のエミッタ端子１ｅに接続されており、ゲート−エミッ
タ端子間に逆バイアスを供給できるようになっている。
また、ＩＧＢＴ１にゲート電圧を供給するための単一の
電源としての駆動回路用電源２４（正バイアス供給電
源）が１つ設けられている。

【００６５】逆バイアス供給電源２３は、制御回路２０
からの制御指令に基づいてゲート−エミッタ端子間に逆
バイアスを供給する。信号入力端２２にオン信号が入力
された場合は、ゲートオン用トランジスタ８がオンされ
るので、駆動回路用電源２４からＩＧＢＴ１のゲート−
エミッタ端子間に供給される正バイアスと、逆バイアス
供給電源２３から供給される逆バイアスとを合成したバ
イアスがＩＧＢＴ１のゲート−エミッタ端子間に供給さ
れる。一方、信号入力端２２にオフ信号が入力されたと
きには、ゲートオン用トランジスタ８はオフされ、ゲー
トオフ用トランジスタ９がオンされるので、ＩＧＢＴ１
のゲート−エミッタ端子間に逆バイアス供給電源２３の
出力電圧が直接供給される。

【００６６】次にＩＧＢＴ１を駆動する際の動作につい
て説明する。図において、信号入力端２２にオン信号が
入力される場合における駆動回路用電源２４の出力電圧
が２０Ｖであり、逆バイアス供給電源の出力電圧が−５
Ｖであるとする。

【００６７】信号入力端２２にオン信号が入力される
と、ゲートオン用トランジスタ８がオンされると共に、
逆バイアス供給電源２３がＩＧＢＴ１のゲート−エミッ
タ端子間に逆バイアス（−５Ｖ）を供給するので、ＩＧ
ＢＴ１のゲート−エミッタ端子間電圧ＶＧＥは、２０−
５＝１５Ｖに向かって上昇し、抵抗器７とゲート−エミ
ッタ端子間静電容量ＣＧＥで決定される時定数による時
間でスレッショルド電圧Ｖｔｈに到達すると、ＩＧＢＴ
１はオンされる。

【００６８】また、信号入力端２２にオフ信号が入力さ
れると、逆バイアス供給電源２３の出力電圧が−１５Ｖ
になる。このとき、ゲートオン用トランジスタ８はオフ
されて、ゲートオフ用トランジスタ９がオンされると共
に、逆バイアス供給電源２３の出力電圧（−１５Ｖ）が
直接ＩＧＢＴ１のゲート−エミッタ端子間に供給され
る。

【００６９】従って、ＩＧＢＴ１のゲート−エミッタ端
子間電圧ＶＧＥは−１５Ｖに向かって低下し、抵抗器７
とゲート−エミッタ端子間静電容量ＣＧＥおよびコレク
タ−ゲート端子間静電容量ＣＣＧで決定される時定数に
よる時間でスレッショルド電圧Ｖｔｈに到達すると、Ｉ
ＧＢＴ１はオフされる。

【００７０】このとき、ＩＧＢＴ１のコレクタ電流Ｉｃ
は減少し、その電流変化率ｄＩｃ／ｄｔが低下すること
により、分圧用抵抗器２６ｃ、２６ｄの検出電圧が基準
電圧設定用抵抗器２７ｃ、２７ｄの基準電圧より高くな
ると、オペアンプ２８の出力がＨレベルからＬレベルに
なる。この結果、逆バイアス供給電源２３の出力電圧は
−５Ｖとなる。従って、ＩＧＢＴ１のゲート−エミッタ
端子間電圧は−５Ｖに向かって低下することになるの
で、ＩＧＢＴ１のコレクタ電流Ｉｃは、それまでよりも
緩やかに減少し、その時間変化率は低下する。

【００７１】さらに、コレクタ電流Ｉｃの時間変化率が
低下して、分圧用抵抗器２６ｃ、２６ｄの検出電圧が基
準電圧設定用抵抗器２７ｃ、２７ｄによる基準電圧より
低くなると、オペアンプ２８ａの出力がＬレベルからＨ
レベルへと変化する。この結果、逆バイアス供給電源２
３の出力電圧は−１５Ｖとなり、上述の動作が繰り返し
行われてフィードバック制御が行われる。このようにし
て、ＩＧＢＴ１のコレクタ電流Ｉｃの時間変化率を一定
の範囲内に設定することができる。

【００７２】以上の説明では、従来技術（図１１）の場
合と動作が同一になるようにゲート−エミッタ間電圧を
設定したため、ゲート−エミッタ端子間静電容量ＣＧＥ
が等しいので、ゲート抵抗器７が同じ値であれば時定数
は変わらず、信号入力端２２に信号が入力されてからＩ
ＧＢＴ１が動作するまでの時間が同一となる。また、外
部入力電源電圧を低く（２０Ｖ）することができるの
で、制御回路２０により発生する駆動回路全体のロスを
低減することができ、さらに、回路を簡単に構成できる
ため、設計の自由度が広がり、また、効率向上を図るこ
とも可能である。

【００７３】なお、信号入力端２２にオン信号が入力さ
れた場合の逆バイアス供給電源２３の出力電圧を２Ｖ、
オフ信号が入力された場合の出力電圧を１８Ｖに設定す
れば、ＩＧＢＴ１のゲート−エミッタ端子間電圧ＶＧＥ
として±１８Ｖを供給することが可能となり、この場
合、入力信号からＩＧＢＴ１の動作までの時間を短縮す
ることができる。このように、駆動回路用電源２１及び
逆バイアス供給電源２３の出力電圧の設定は、ＩＧＢＴ
１のＶＧＥ最大電圧定格内であれば、自由に設定するこ
とができる。

【００７４】実施の形態５．図７は、この発明の実施の
形態５に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、実施の形態１（図２）
と同一箇所には同一符号を付して説明を省略する。５０
はコンデンサであり抵抗器５１ａと抵抗器２６ｄに直列
に接続されている。なお、コンデンサ５０と、分圧用抵
抗器５１ａ、５１ｂとは電圧変化率検出手段を構成す
る。

【００７５】次にＩＧＢＴ１のターンオフ時の動作につ
いて説明する。信号入力端２２にオフ信号が入力される
と、ゲートオフ用トランジスタ９がオンされるので、ゲ
ート抵抗器７を通じてＩＧＢＴ１のゲート−エミッタ端
子間静電容量ＣＧＥに帯電している電荷が放電されて、
ゲート−エミッタ端子間電圧ＶＧＥが低下し始める。

【００７６】ゲート−エミッタ端子間電圧ＶＧＥが低下
し始めてからＶＧＥが一定となる領域（図１２参照）を
過ぎると、再びＩＧＢＴ１のコレクタ電流Ｉｃは減少
し、ゲート−エミッタ端子間電圧ＶＧＥがスレッショル
ド電圧Ｖｔｈに到達すると、ＩＧＢＴ１がオフされてコ
レクタ電流Ｉｃが遮断される。コレクタ電流Ｉｃが遮断
されると、ＩＧＢＴ１のコレクタ−エミッタ端子間電圧
ＶＣＥは上昇する。

【００７７】従って、コンデンサ５０にはＩ５０＝Ｃ・
ｄＶＣＥ／ｄｔの電流が流れる。この電流を分圧用抵抗
器５１ａ、５１ｂで分圧した電圧がオペアンプ２８に入
力され、また、基準電圧設定用抵抗器２７ｃ、２７ｄで
分圧された基準電圧もオペアンプ２８に入力される。こ
の結果、分圧用抵抗器５１ａ、５１ｂ側の検出電圧が基
準電圧より低いとオペアンプ２８の出力はＨレベルとな
り、ｐｎｐ型のゲート電圧分圧用トランジスタ２９ａは
オフされる。

【００７８】一方、コレクタ−エミッタ端子間電圧の時
間変化率ｄＶＣＥ／ｄｔが大きくなりコンデンサ５０に
流れる電流Ｉ５０が増加することにより、分圧用抵抗器
５１ａ、５１ｂ側の検出電圧が基準電圧より高くなる
と、オペアンプ２８の出力はＬレベルとなり、ゲート電
圧分圧用トランジスタ２９ａはオンされる。ゲート電圧
分圧用トランジスタ２９ａがオンされると、ＩＧＢＴ１
のゲート端子には、ゲート抵抗器７とゲート電圧分圧用
抵抗器２５ａで分圧された電圧が供給されて、ゲート端
子電圧は上昇する。

【００７９】このようにゲート電圧が上昇することによ
ってＩＧＢＴ１が再びオンされると、コレクタ電圧は低
下する。すなわち、分圧用抵抗器５１ａ、５１ｂおよび
基準電圧設定用抵抗器２７ｃ、２７ｄの抵抗器比で設定
された電圧変化率ｄＶＣＥ／ｄｔにてフィードバック制
御がかかったことになり、コレクタ電圧の電圧変化率は
一定範囲内に設定される。

【００８０】従って、コレクタ−エミッタ端子間電圧の
時間変化率ｄＶＣＥ／ｄｔによって発生する電流を分圧
用抵抗器５１ａ、５１ｂと基準電圧設定用抵抗器２７
ｃ、２７ｄの設定によりフィードバック制御できるの
で、ＩＧＢＴ１のターンオン時およびターンオフ時に配
線インダクタンス５に発生する跳ね上がり電圧ΔＶを抑
制することができる。

【００８１】実施の形態６．図８は、この発明の実施の
形態６に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、図３に示すものと同一
物には同一符号を付して説明する。また、実施の形態５
（図７）と同様に、コンデンサ５０は抵抗器５１ａおよ
び抵抗器５１ｂに直列に接続されている。

【００８２】次に、ＩＧＢＴ１のターンオフ時の動作に
ついて説明する。信号入力端２２にオフ信号が入力され
ると、ゲートオフ用トランジスタ９がオンされることに
より、ＩＧＢＴ１のゲート−エミッタ端子間静電容量Ｃ
ＧＥに帯電した電荷が放電されて、ゲート−エミッタ端
子間電圧ＶＧＥがスレッショルド電圧Ｖｔｈに到達する
と、ＩＧＢＴ１がオフされてコレクタ電流Ｉｃが遮断さ
れる。

【００８３】このように信号入力端２２にオフ信号が入
力されてからコレクタ電圧が低下し始めるまでは、オペ
アンプ２８はＨレベルを出力しており、ｎｐｎ型のゲー
ト電圧分圧用トランジスタ２９ｂはオンされている。こ
のとき、ゲートオフ用トランジスタ９には、定電流が流
れることになる。

【００８４】次にＩＧＢＴ１のコレクタ電圧ＶＣＥが立
ち上がると、コンデンサ５０にはＬ・ｄＩ５／ｄｔで表
される電流が流れる。この電流により発生する電圧を抵
抗器５１ａ、５１ｂで分圧した電圧が電源電圧を抵抗器
２７ｃ、２７ｄで分圧した基準電圧より高くなると、オ
ペアンプ２８ｂの出力はＬレベルになる。

【００８５】オペアンプ２８ｂからＬレベルが出力され
ると、ゲート電圧分圧用トランジスタ２９ｂはオフされ
る。この結果、トランジスタ２９ｂのコレクタ−エミッ
タ端子間が遮断され、コレクタ−エミッタ端子間に電圧
ＶＣＥが発生する。従って、ゲートオフ用トランジスタ
９のコレクタ電流Ｉｃ９は、Ｉｃ９＝（ＶＢＥ−ＶＣ
Ｅ）／Ｒ３０ｂとなり、トランジスタ９のコレクタ電流
Ｉｃ９が減少する。

【００８６】ゲートオフ用トランジスタ９のコレクタ電
流Ｉｃ９が減少することにより、ＩＧＢＴ１のゲート−
エミッタ端子間電圧ＶＧＥの変化が緩やかになり、ＩＧ
ＢＴ１のコレクタ−エミッタ端子間電圧ＶＣＥの電圧変
化率も低くなる。従って、コンデンサ５０に流れる電流
Ｉ５０（＝Ｃ・ｄＶＣＥ／ｄｔ）も低下して、分圧用抵
抗器５１ａ、５１ｂの検出電圧が基準電圧設定用抵抗器
２７ｃ、２７ｄによる基準電圧より低くなると、オペア
ンプ２８ｂの出力はＨレベルとなるので、再びトランジ
スタ２９ｂはオンする。

【００８７】このように、フィードバック制御が繰り返
されることにより、ＩＧＢＴ１のコレクタ−エミッタ端
子間電圧ＶＣＥの時間変化率を一定範囲内に収めること
ができるので、ＩＧＢＴ１のターンオン時およびターン
オフ時に配線インダクタンス５に発生する跳ね上がり電
圧ΔＶを抑制することができる。

【００８８】実施の形態７．図９は、この発明の実施の
形態７に係る絶縁ゲートトランジスタの駆動回路の外形
を概略的に示す斜視図である。図において、ＩＧＢＴ１
と駆動回路７０とはシールド板７１によって隔離されて
いる。シールド板７１は、磁気遮蔽用のシールドであ
り、ＩＧＢＴ１の上部を覆うように配設されるととも
に、ＩＧＢＴ１のエミッタ端子１Ｅと電気的に接続され
ている。

【００８９】シールド板７１には、ＩＧＢＴ１のエミッ
タ端子１ｅ、エミッタ端子１Ｅおよびゲート端子１Ｇに
対応した孔部７１ａ、７１ｂ、７１ｃが備えられてい
る。ＩＧＢＴ１のエミッタ端子１ｅ、エミッタ端子１Ｅ
およびゲート端子１Ｇは、これらの孔部を通じて駆動回
路７０に接続されており、配線はシールドの上側（シー
ルドに対して駆動回路が配設されている側）を通してあ
る。

【００９０】このように、ＩＧＢＴ１のエミッタ端子１
Ｅと同電位のシールド板７１を設けることにより、ＩＧ
ＢＴ１が発生する磁束による駆動回路の誤動作を抑制す
ることができるので、ＩＧＢＴ１のコレクタ電流Ｉｃの
時間変化率を一定範囲内に設定する制御を確実に行うこ
とができる。

【００９１】

【発明の効果】この発明の絶縁ゲートトランジスタは、
絶縁ゲートトランジスタのゲート端子に接続され、ゲー
トオン指令またはゲートオフ指令に応じて絶縁ゲートト
ランジスタをオン／オフするためのゲート駆動手段と、
ゲートオン指令またはゲートオフ指令に基づいて、ゲー
ト駆動手段の駆動制御を行う制御手段と、絶縁ゲートト
ランジスタのコレクタ電流の時間変化率を電圧として検
出する電流変化率検出手段と、電流変化率検出手段が検
出する検出電圧の比較基準としての電圧を検出する基準
電圧検出手段と、電流検出手段の検出電圧と基準電圧と
を比較する比較手段と、比較手段の比較結果に基づい
て、コレクタ電流の時間変化率が一定範囲内となるよう
に、絶縁ゲートトランジスタのゲート電圧を制御するゲ
ート電圧制御手段と、を備えるので、コレクタ電流の時
間変化率を一定範囲内に設定することにより、ツェナー
ダイオードなどの温度特性のある素子を用いることな
く、絶縁ゲートトランジスタのターンオン時およびター
ンオフ時に配線インダクタンスに発生する跳ね上がり電
圧を抑制することができる。

【００９２】この発明の他の実施の形態に係る絶縁ゲー
トトランジスタの駆動回路は、絶縁ゲートトランジスタ
のゲート端子に接続され、ゲートオン指令またはゲート
オフ指令に応じて絶縁ゲートトランジスタをオン／オフ
するためのゲート駆動手段と、ゲートオン指令またはゲ
ートオフ指令に基づいて、ゲート駆動手段の駆動制御を
行う制御手段と、絶縁ゲートトランジスタのコレクタ−
エミッタ端子間電圧の時間変化率を検出するために、当
該コレクタ−エミッタ端子間電圧を検出する電圧変化率
検出手段と、電圧変化率検出手段が検出する検出電圧の
比較基準としての電圧を検出する基準電圧検出手段と、
電圧変化率検出手段の検出電圧と基準電圧とを比較する
比較手段と、比較手段の比較結果に基づいて、コレクタ
−エミッタ端子間電圧の時間変化率が一定範囲内となる
ように、絶縁ゲートトランジスタのゲート電圧を制御す
るゲート電圧制御手段と、を備えるので、絶縁ゲートト
ランジスタのコレクタ−エミッタ端子間電圧の時間変化
率によって内部インダクタンスに発生する電圧を分圧用
抵抗器と基準電圧設定用抵抗器の設定によりフィードバ
ック制御できるので、絶縁ゲートトランジスタのターン
オン時およびターンオフ時に配線インダクタンスに発生
する跳ね上がり電圧を抑制できる。

【００９３】また、前記電流変化率検出手段は、直列接
続された一対の抵抗器を備え、一対の抵抗器は、絶縁ゲ
ートトランジスタのエミッタ端子の内部インダクタンス
に並列接続されると共に、その接続点が比較手段の入力
端に接続されていることを特徴とするので、抵抗器の抵
抗比を変えることにより、電流変化率を任意に設定する
ことができる。

【００９４】また、前記絶縁ゲートトランジスタはコレ
クタ電流を検出するための電流検出素子を備え、前記電
流変化率検出手段は直列接続された一対の抵抗器を備
え、一対の抵抗器は当該電流検出素子のリアクトルに並
列接続されると共に、その接続点が比較手段の入力端に
接続されていることを特徴とするので、電流検出素子を
流れる電流の時間変化率を測定すれば、フィードバック
制御できるので、絶縁ゲートトランジスタのターンオン
時およびターンオフ時に配線インダクタンスに発生する
跳ね上がり電圧を抑制することができる。

【００９５】また、前記電圧変化率検出手段は、絶縁ゲ
ートトランジスタのコレクタ−エミッタ端子間に設けら
れたコンデンサおよび抵抗器であることを特徴とするの
で、簡単な構成により、電圧変化率を計測することによ
り絶縁ゲートトランジスタのターンオン時およびターン
オフ時に配線インダクタンスに発生する跳ね上がり電圧
を抑制することができる。

【００９６】また、前記基準電圧検出手段は、直列接続
された一対の抵抗器を備え、一対の抵抗器は、電源両端
間に設けられると共に、その接続点が比較手段の入力端
に接続されていることを特徴とするので、抵抗器の抵抗
比を変えることにより、基準電圧を任意に設定すること
ができる。

【００９７】また、前記ゲート電圧制御手段は、ゲート
駆動手段を定電流駆動させるための定電流駆動用スイッ
チ素子および定電流設定用抵抗器を備え、定電流駆動用
スイッチ素子は、オンすることにより、絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間に帯電している電荷
を放電して絶縁ゲートトランジスタのゲート電圧を制御
すると共に、定電流設定用抵抗器は、ゲート駆動手段に
流れる電流を制限することを特徴とするので、定電流値
の設定を変えるだけで、ゲート電圧を変化させるときの
トランジスタの定電流設定用抵抗器および電流変化率検
出手段を比較的容易に設計することができる。

【００９８】また、前記ゲート端子電圧を可変制御する
ための可変電源をさらに備え、可変電源は、単一の電源
両端間に設けられると共に、絶縁ゲートトランジスタの
エミッタ端子に接続され、制御手段の制御指令および比
較手段の検出結果に基づいて絶縁ゲートトランジスタの
ゲート端子電圧を可変制御することができることを特徴
とするので、駆動回路中の損失を少なくして効率向上を
図ることができると共に、回路を簡単に構成できるの
で、設計の自由度が広がる。

【００９９】さらに、磁気遮蔽用のシールドを備え、シ
ールドは絶縁ゲートトランジスタと駆動回路との間に設
けられると共に、絶縁ゲートトランジスタのエミッタ端
子に電気的に接続されていることを特徴とするので、絶
縁ゲートトランジスタの内部インダクタンスの発生電圧
を検出する際に、絶縁ゲートトランジスタのスイッチン
グ時の磁束変化による電流変化率検出の誤検出を防止す
ることができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図２】 この発明の実施の形態１に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図３】 この発明の実施の形態２に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図４】 この発明の実施の形態３に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図５】 この発明の実施の形態４に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図６】 この発明の実施の形態４に係る絶縁ゲートト
ランジスタの駆動回路により駆動される絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間電圧の変化の様子を
概略的に示す図である。

【図７】 この発明の実施の形態５に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図８】 この発明の実施の形態６に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。

【図９】 この発明の実施の形態７に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す斜視図である。

【図１０】 従来の絶縁ゲートトランジスタの駆動回路
として特開平５−３３６７３２に記載されているゲート
駆動回路を適用したチョッパ回路を示す図である。

【図１１】 従来の絶縁ゲートトランジスタの駆動回路
による絶縁ゲートトランジスタの動作を示す図である。

【図１２】 従来の絶縁ゲートトランジスタの駆動回路
として特開平７−９９４２９号に記載された駆動回路を
概略的に示す図である。

【図１３】 従来の絶縁ゲートトランジスタの駆動回路
の外形を概略的に示す斜視図である。

【図１４】 従来の絶縁ゲートトランジスタの駆動回路
において、単一電源から二つの電源供給を得る方法を概
略的に示す図である。

【図１５】 従来の絶縁ゲートトランジスタの駆動回路
において、単一電源から二つの電源供給を得る方法を概
略的に示す図である。

【符号の説明】

１ ＩＧＢＴ（絶縁ゲートトランジスタ）、８ ゲート
オン用トランジスタ（ゲート駆動手段）、９ ゲートオ
フ用トランジスタ（ゲート駆動手段）、２０制御回路
（制御手段）、２３ 逆バイアス供給電源（可変電
源）、２５、２５ａゲート電圧分圧用抵抗器（ゲート電
圧制御手段）、２６ａ、２６ｂ、２６ｃ、２６ｄ 分圧
用抵抗器（電流変化率検出手段）、２７ａ、２７ｂ、２
７ｃ、２７ｄ 基準電圧設定用抵抗器（基準電圧検出手
段）、２８、２８ａ、２８ｂ オペアンプ（比較手
段）、２９、２９ａ、２９ｂ ゲート電圧分圧用トラン
ジスタ（ゲート電圧制御手段）、３０ａ、３０ｂ 定電
流設定用抵抗器（ゲート電圧制御手段）、３１ａ、３１
ｂ 定電流用トランジスタ（定電流駆動用スイッチ素
子）、４０ａ 電流センス用半導体素子（電流検出素
子）、４１ リアクトル、５０コンデンサ（電圧変化率
検出手段）、５１ａ、５１ｂ 分圧用抵抗器（電圧変化
率検出手段）、７１ シールド板（シールド）。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁ゲートトランジスタのゲート端子に
   接続され、ゲートオン指令またはゲートオフ指令に応じ
   て前記絶縁ゲートトランジスタをオン／オフするための
   ゲート駆動手段と、 ゲートオン指令またはゲートオフ指令に基づいて、前記
   ゲート駆動手段の駆動制御を行う制御手段と、 前記絶縁ゲートトランジスタのコレクタ電流の時間変化
   率を電圧として検出する電流変化率検出手段と、 前記電流変化率検出手段が検出する検出電圧の比較基準
   としての電圧を検出する基準電圧検出手段と、 前記電流検出手段の検出電圧と前記基準電圧とを比較す
   る比較手段と、 前記比較手段の比較結果に基づいて、前記コレクタ電流
   の時間変化率が一定範囲内となるように、前記絶縁ゲー
   トトランジスタのゲート電圧を制御するゲート電圧制御
   手段と、 を備えた絶縁ゲートトランジスタの駆動回路。
2. 【請求項２】 絶縁ゲートトランジスタのゲート端子に
   接続され、ゲートオン指令またはゲートオフ指令に応じ
   て前記絶縁ゲートトランジスタをオン／オフするための
   ゲート駆動手段と、 ゲートオン指令またはゲートオフ指令に基づいて、前記
   ゲート駆動手段の駆動制御を行う制御手段と、 前記絶縁ゲートトランジスタのコレクタ−エミッタ端子
   間電圧の時間変化率を検出するために、当該コレクタ−
   エミッタ端子間電圧を検出する電圧変化率検出手段と、 前記電圧変化率検出手段が検出する検出電圧の比較基準
   としての電圧を検出する基準電圧検出手段と、 前記電圧変化率検出手段の検出電圧と前記基準電圧とを
   比較する比較手段と、 前記比較手段の比較結果に基づいて、前記コレクタ−エ
   ミッタ端子間電圧の時間変化率が一定範囲内となるよう
   に、前記絶縁ゲートトランジスタのゲート電圧を制御す
   るゲート電圧制御手段と、 を備えた絶縁ゲートトランジスタの駆動回路。
3. 【請求項３】 前記電流変化率検出手段は、直列接続さ
   れた一対の抵抗器を備え、前記一対の抵抗器は、前記絶
   縁ゲートトランジスタのエミッタ端子の内部インダクタ
   ンスに並列接続されると共に、その接続点が前記比較手
   段の入力端に接続されていることを特徴とする請求項１
   に記載の絶縁ゲートトランジスタの駆動回路。
4. 【請求項４】 前記絶縁ゲートトランジスタはコレクタ
   電流を検出するための電流検出素子を備え、前記電流変
   化率検出手段は直列接続された一対の抵抗器を備え、前
   記一対の抵抗器は当該電流検出素子のリアクトルに並列
   接続されると共に、その接続点が前記比較手段の入力端
   に接続されていることを特徴とする請求項１に記載の絶
   縁ゲートトランジスタの駆動回路。
5. 【請求項５】 前記電圧変化率検出手段は、前記絶縁ゲ
   ートトランジスタのコレクタ−エミッタ端子間に設けら
   れたコンデンサおよび抵抗器であることを特徴とする請
   求項２に記載の絶縁ゲートトランジスタの駆動回路。
6. 【請求項６】 前記基準電圧検出手段は、直列接続され
   た一対の抵抗器を備え、前記一対の抵抗器は、電源両端
   間に設けられると共に、その接続点が前記比較手段の入
   力端に接続されていることを特徴とする請求項１乃至請
   求項５のいずれかに記載の絶縁ゲートトランジスタの駆
   動回路。
7. 【請求項７】 前記ゲート電圧制御手段は、前記ゲート
   駆動手段を定電流駆動させるための定電流駆動用スイッ
   チ素子および定電流設定用抵抗器を備え、前記定電流駆
   動用スイッチ素子は、オンすることにより、前記絶縁ゲ
   ートトランジスタのゲート−エミッタ端子間に帯電して
   いる電荷を放電して前記絶縁ゲートトランジスタのゲー
   ト電圧を制御すると共に、前記定電流設定用抵抗器は、
   前記ゲート駆動手段に流れる電流を制限することを特徴
   とする請求項１乃至請求項６のいずれかに記載の絶縁ゲ
   ートトランジスタの駆動回路。
8. 【請求項８】 ゲート端子電圧を可変制御するための可
   変電源をさらに備え、前記可変電源は、単一の電源両端
   間に設けられると共に、前記絶縁ゲートトランジスタの
   エミッタ端子に接続され、前記制御手段の制御指令およ
   び前記比較手段の検出結果に基づいて前記絶縁ゲートト
   ランジスタのゲート端子電圧を可変制御することができ
   ることを特徴とする請求項１乃至請求項７のいずれかに
   記載の絶縁ゲートトランジスタの駆動回路。
9. 【請求項９】 磁気遮蔽用のシールドをさらに備え、前
   記シールドは前記絶縁ゲートトランジスタと駆動回路と
   の間に設けられると共に、前記絶縁ゲートトランジスタ
   のエミッタ端子に電気的に接続されていることを特徴と
   する請求項１乃至請求項８のいずれかに記載の絶縁ゲー
   トトランジスタの駆動回路。