JP2004080280A - 同期補足回路 - Google Patents
同期補足回路 Download PDFInfo
- Publication number
- JP2004080280A JP2004080280A JP2002236744A JP2002236744A JP2004080280A JP 2004080280 A JP2004080280 A JP 2004080280A JP 2002236744 A JP2002236744 A JP 2002236744A JP 2002236744 A JP2002236744 A JP 2002236744A JP 2004080280 A JP2004080280 A JP 2004080280A
- Authority
- JP
- Japan
- Prior art keywords
- copy
- shift register
- fhz
- gold code
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】周波数fHzのクロックに同期して入力される受信Gold符号1と周波数2fHzのクロックに同期して入力される前記受信Gold符号1の複製18との相互相関を演算する積算回路5と、前記周波数fHzのクロックの256クロックごとに前記受信Gold符号1の複製18を他の複製19と入れ替える選択回路14およびタイミング制御回路16とを含む。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、同期補足回路に関し、特に衛星通信システムにおけるスペクトラム拡散通信方式、特にDS(direct sequence)方式を用いる通信系において、スペクトルの逆拡散を行うために行う初期同期の捕捉を高速に行うことを可能とした同期補足回路に関する。
【0002】
【従来の技術】
スペクトラム拡散通信方式、特にDS方式において、受信側では、受信機において受信された受信拡散信号をA/D(アナログ/デジタル)変換し、そのA/D変換された拡散符号(以下、受信拡散符号という)と送信側でスペクトル拡散を行うために使用した拡散符号の複製を用いて、スペクトルの逆拡散が行われる。
【0003】
逆拡散を行うためにまず、初期同期の捕捉を行う必要があり、この捕捉は、受信拡散符号と受信側で有する拡散符号発生回路により得られる拡散符号(以下、ローカル拡散符号という)との相互相関をとり、その相関関係より同期位置を検出することによって行われる。
【0004】
しかし、数千倍程度の拡散率の拡散符号を用いた場合では、この相互相関をとるために用いる相関器(これはシフトレジスタ等により構成される)のハードウエア規模が致命的に増大をすることとなる。このため従来は、図3の従来の同期捕捉回路の一例の構成図に示すような方法でハードウエア規模の増大を回避していた。その方法及び特徴を簡単に以下に示す。
【0005】
同図を参照すると、従来の同期捕捉回路の一例は受信Gold符号用シフトレジスタ2と、ローカルGold符号ラッチ3と、ローカルGold符号用シフトレジスタ4 と、積算回路及び相関値メモリ5と、タイミング発生回路6と、ローカルGold符号発生回路7とを含んで構成される。
【0006】
まず拡散符号をいわゆるGold符号(PN(pseudo noise)系列の一種)とし、初期同期の条件として、一例として11段のGold符号(1周期は2047チップ) で、受信Gold符号用シフトレジスタ2、ローカルGold符号ラッチ3、ローカルGold符号用シフトレジスタ4の相関値計算用のシフトレジスタの段数を512とする場合を例に取る。
【0007】
図2は1周期分の受信拡散符号とローカル拡散符号との相互相関値カーブの一例を示す図である。同図に示すような相関カーブを得るためには、以下の手順を追う必要がある。
【0008】
(1)受信Gold符号用シフトレジスタ2は受信Gold符号をfHzの速度で、シフトさせるシフトレジスタであり、ローカルGold符号ラッチ3は、2047周期のローカルGold符号を512チップ間隔(fHz/512)でラッチするレジスタである。また、ローカルGold符号用シフトレジスタ4 はローカル Gold符号をfHzの速度でシフトさせるシフトレジスタである。
【0009】
(2) 今、受信Gold符号用シフトレジスタ2及びローカルGold符号用シフトレジスタ4 にそれぞれ、受信Gold符号、ローカル Gold符号が入力され、次々にシフトされている。ある時刻のとき、受信Gold符号及びローカルGold符号が、受信Gold符号用シフトレジスタ2及びローカルGold符号用シフトレジスタ4 の左端にセットされ、このときの受信Gold符号、ローカル Gold符号をRG1とおくと、時刻がfHzの511クロック後、右端からそれぞれ、受信Gold符号用シフトレジスタ2にはRG1,RG2,RG3,・・・ ,RG512がラッチされる。
【0010】
この瞬間、ローカルGold符号用シフトレジスタ4 には、LG1,LG2,LG3,・・・,LG512がラッチされているとして、ローカルGold符号用シフトレジスタ4 の内容をそのまま、ローカルGold符号ラッチ3にラッチする。次の瞬間には、ローカルGold符号用シフトレジスタ4の左端にはローカルGold符号としてRG513がセットされ、ローカルGold符号発生回路7からの符号はRG514である。
【0011】
(3)このときの時刻をτ=0とし、受信Gold符号用シフトレジスタ2とローカルGold符号ラッチ3とのレジスタの状態間の一致数を積算する積算回路(積算回路及び相関値メモリ5内の)により積算された値をCr1〔τ〕とおくと、
【0012】
【数1】
となる。
【0013】
さらに、fHzの1 クロック後の積算値Cr1(1)は、ローカルGold符号ラッチ3にラッチされているローカルGold符号の状態は変化せず、受信Gold符号1のみが1 クロック分右にシフトするので、
【0014】
【数2】
と書ける。同様に511クロック後には、相関値Cr1(511)は、
【0015】
【数3】
と書け、一般的に時刻n後には、相関値Cr1(n)は、
【0016】
【数4】
と書ける。続いて、512クロック経過時、ローカルGold符号用シフトレジスタ4 には、すでに右端から、LG513,LG514,LG515,・・・,LG1024がラッチされており、この瞬間、また、ローカルGold符号用シフトレジスタ4 の内容をそのまま、ローカルGold符号ラッチ3にラッチする。
【0017】
(4)受信Gold符号用シフトレジスタ2とローカルGold符号ラッチ3とのレジスタの状態間の一致数を積算する積算回路(積算回路及び相関値メモリ5内の)により積算された値をCr2とおくと、
【0018】
【数5】
と書け、一般的に時刻n後には、相関値Cr2(n)は、
【0019】
【数6】
と書ける。このような操作を後2回( 計4回) 繰り返すことにより、部分相関値Cr1, Cr2, Cr3, Cr4が得られる。これらの部分相関値の和をとることにより、Gold符号の1 周期分の積算値が得られることになる。1 周期分の相関値をCRとおくと、時刻n(位相)がずれた場合の積算値CR(n)は、
【0020】
【数7】
と書け、nは0〜511までの値をとり、図2中の512位相分(n=1−512)の相関値が得られた。
【0021】
(5) 上記の操作(2)〜(4)を計4回、繰り返すことにより1 周期分の位相(2048)の相関カーブが得られる。
【0022】
上述したように、ハードウエア規模の増大は、ローカル拡散符号と同じサンプリング周波数で動作する相関器を数回繰り返し用いることによって回避できるが、シフトレジスタの段数に応じてこの繰り返し数が増大し、逆に、処理時間、すなわち初期同期捕捉時間の増加を招き、通信、特に高速性が要求されるバースト通信において問題となっている。
【0023】
【発明が解決しようとする課題】
前述のように、従来では、初期同期の捕捉において、ハードウエア規模の増大(消費電力の増大)を回避するために、段数の少ない相関器(シフトレジスタ)を数回繰り返し用いることによって相互相関をとっていた。しかし、これでは高速性が要求されるバースト通信において、初期同期の捕捉時間の増加を招くという問題があった。
【0024】
そこで、本発明の目的は、ハードウエア規模をほとんど増大させることなく、高速な初期同期捕捉を実現すること、言い換えれば、初期同期補足時間を増加させることなく、ハードウエア規模の減少(低消費電力化)の実現が可能な同期補足回路を提供することにある。
【0025】
【課題を解決するための手段】
本発明による同期補足回路は、周波数fHzのクロックに同期して入力される受信拡散符号と周波数2fHzのクロックに同期して入力される前記受信拡散符号の複製との相互相関を演算する相互相関演算手段と、前記周波数fHzのクロックのn(nは正の整数)クロックごとに前記受信拡散符号の複製を他の複製と入れ替える複製選択制御手段とを含むことを特徴とする。
【0026】
本発明によれば、上記構成を有することにより、ハードウエア規模をほとんど増大させることなく、高速な初期同期捕捉を実現すること、言い換えれば、初期同期補足時間を増加させることなく、ハードウエア規模の減少(低消費電力化)の実現が可能となる。
【0027】
本発明は従来のシフトレジスタ2,4が512段構成であった(図3参照)ところ、これを256段構成のシフトレジスタ8,10(図1参照)で置き換えても高速な初期同期捕捉が可能な技術を提供する。
【0028】
図1を参照すると、シフトレジスタ8はfHzの速度でシフトするレジスタ、ローカルGold符号用レジスタ10,11はその2倍の2fHzの速度でシフトするレジスタである。ローカルGold符号発生回路12,13にはローカルGold符号が格納されている。選択回路14はローカルGold符号発生回路12,13のローカルGold符号をローカルGold符号用レジスタ10,11のどちらに格納するかの選択を行う。タイミング制御回路16はローカルGold符号発生回路12,13に格納されたローカルGold符号を何番目の符号から取り出すか、換言すればそのローカルGold符号をどの位相から取り出すかを制御する。
【0029】
今、シフトレジスタ8に1番目から256番目までの受信Gold符号が、ローカルGold符号用レジスタ10に1番目から256番目までのローカルGold符号がそれぞれ格納されているものとする。シフトレジスタ8の256個の受信Gold符号は受信Gold符号ラッチ9にラッチされる。積算回路及び相関値メモリ5は受信Gold符号ラッチ9の符号とローカルGold符号用レジスタ10の符号との相関値の積算を行う。
【0030】
2fHzの512クロックまで相関値の積算が行われると、2fHzの512クロックはfHzの256クロックに相当するため、512クロック経過時にシフトレジスタ8にはすでに257番目から512番目までの受信Gold符号が格納されている。そして、このシフトレジスタ8の内容は受信Gold符号ラッチ9にラッチされる。
【0031】
一方、タイミング制御回路16は選択回路14に予めローカルGold符号発生回路13から257番目から512番目までのローカルGold符号をローカルGold符号用レジスタ11に格納させておき、2fHzの512クロック経過時にこのローカルGold符号用レジスタ11の内容をローカルGold符号用レジスタ10にラッチさせる。そして、受信Gold符号ラッチ9にラッチされた257番目から512番目までの受信Gold符号とローカルGold符号用レジスタ10にラッチされたローカルGold符号との相関値の積算が引き続き行われる。
【0032】
このようにして、1番目から256番目までの拡散符号の相関値と、257番目から512番目までの拡散符号の相関値が256段のシフトレジスタを用いて行われる。513番目以降の拡散符号の相関値の計算も上記動作の繰り返しとなる。
【0033】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。図1は本発明に係る同期補足回路の最良の実施の形態の構成図である。同図を参照すると、同期補足回路は、受信機において受信された拡散信号をA/D変換することにより得られる受信拡散符号1(同図中1の受信Gold符号とは、この受信拡散符号を指す)と、この受信拡散符号1をシフトさせる受信Gold符号用シフトレジスタ8と、この受信Gold符号用シフトレジスタ8の内容を一時的に記憶させる受信Gold符号ラッチ9と、このラッチ9に記憶させるタイミング信号17を発生させるタイミング発生回路15と、受信拡散符号1の複製である2 つのローカル拡散符号18,19を発生させるローカルGold符号発生回路12,13と、これらの符号をシフトさせるローカルGold符号用シフトレジスタ10,11と、この2つのローカル拡散符号18,19とシフトレジスタ間の接続関係を制御する選択回路14と、この接続関係及び切り替えるタイミングを発生させ、かつ、ローカル拡散符号18,19の位相を制御信号20を用いて制御するタイミング制御回路16と、受信拡散符号1とローカル拡散符号18,19との相互相関を計算する相関器 (たとえば、Exclusive−OR回路)21と、この相関器21から得られた相関値を積算しかつ相関値を格納する積算回路及び相関値メモリ5とを含んで構成される。
【0034】
本発明の動作においては、相関値を如何にハードウエア規模を少なく、高速に得るかを目的としているが、その方法は、相関値を計算するための初期条件としては、従来の場合と同様に考え、その手順を以下に示す。但し、各レジスタは一例として256段のレジスタであり、従来の場合に比べて半分となる。
【0035】
(1)受信Gold符号用シフトレジスタ8は受信Gold符号1をfHzの速度で、シフトさせるシフトレジスタであり、受信Gold符号ラッチ9は、2047周期のローカルGold符号を256チップ間隔でラッチするレジスタである。また、ローカルGold符号用シフトレジスタ10,11はローカルGold符号18,19を2fHzの速度でシフトさせるシフトレジスタである。
【0036】
(2) 今、受信Gold符号用シフトレジスタ8及びローカルGold符号用シフトレジスタ10,11にそれぞれ、受信Gold符号1、ローカルGold符号18,19が入力され、次々にシフトされている。選択回路14は、ローカルGold符号発生回路12,13のローカルGold符号18,19を選択する回路であり、ある時刻においては、選択回路14では、ローカルGold符号用シフトレジスタ10とローカルGold符号発生回路12が、ローカルGold符号用シフトレジスタ11とローカルGold符号発生回路13がそれぞれ接続されているとする。
【0037】
受信Gold符号1及びローカルGold符号18,19が、受信Gold符号用シフトレジスタ8及びローカルGold符号用シフトレジスタ10,11の左端にセットされ、このときの受信Gold符号1、ローカルGold符号18, ローカル Gold符号19をRG1、L1G1、L2G1とおくと、時刻τがfHzの255クロック後、右端からそれぞれ、受信Gold符号用シフトレジスタ8にはRG1,RG2,RG3,・・・,RG 256がラッチされる。
【0038】
この瞬間、ローカルGold符号用シフトレジスタ10には、L 1G 1,L 1G 2,L 1G 3,・・・,L 1G 256が、ローカルGold符号用シフトレジスタ11には、L 2G 1,L 2G 2,L 2G 3,・・・,L 2G 256がセットされているとして、受信Gold符号用シフトレジスタ8の内容をそのまま、受信Gold符号ラッチ9にラッチする。
【0039】
(3)受信Gold符号ラッチ9とローカルGold符号用シフトレジスタ10とのレジスタの状態間の一致数を積算する積算回路及び相関値を格納する相関値メモリ5内の積算回路により積算された値をCr11(τ)とおくと、
【0040】
【数8】
と書ける。さらに、2fHzの1 クロック後の積算値Cr1(1)は、受信Gold符号ラッチ9にラッチされている受信Gold符号1の状態は変化せず、ローカルGold符号用シフトレジスタ10のローカル Gold符号18のみが2fHzの1 クロック分右にシフトするので、
【0041】
【数9】
と書ける。但し、このとき、ローカルGold符号用シフトレジスタ11のローカル Gold符号19は、2fHzの1 クロック分右にシフトしている。同様に511クロック後には、相関値Cr1(511)は、
【0042】
【数10】
と書け、一般的に時刻n後には、相関値Cr1(n)は、
【0043】
【数11】
と書ける。続いて、512クロック経過時(受信Gold符号用シフトレジスタ8はfHzクロックで動作しているため、2fHzの512クロックは、fHzの256クロック分に相当する)、受信Gold符号用シフトレジスタ8には、すでに右端から、RG257,RG258,RG259,・・・,RG512がラッチされており、この瞬間、また、受信Gold符号用シフトレジスタ8の内容をそのまま、受信Gold符号ラッチ9にラッチする。
【0044】
また、ローカルGold符号用シフトシフトレジスタ11には、すでに右端から、ローカル Gold発生回路13から、L2G257,L2G258,L2G260,・・・,
L2G512がラッチされており、この瞬間、ローカルGold符号用シフトシフトレジスタ11の内容をそのまま、ローカルGold符号用シフトシフトレジスタ10にラッチし、同時に選択回路14によりローカルGold符号用シフトシフトレジスタ10とGold符号発生回路13との接続に、かつローカルGold符号用シフトシフトレジスタ11とGold符号発生回路12との接続にそれぞれ切り替えられる。
【0045】
(4) 上記(3)と同様に、受信Gold符号ラッチ9とローカルGold符号用シフトシフトレジスタ10とのレジスタの状態間の一致数を積算する積算回路(積算回路及び相関値メモリ5内)により積算された値をCr12(τ)とおくと、
【0046】
【数12】
と書ける。
さらに、2fHzの1 クロック後の積算値Cr2(1)は、受信Gold符号号ラッチ9にラッチされている受信Gold符号1の状態は変化せず、ローカルGold符号用シフトシフトレジスタ10のローカルGold符号18のみが2fHzの1 クロック分右にシフトするので、
【0047】
【数13】
と書ける。但し、このとき、ローカルGold符号用シフトシフトレジスタ11のローカルGold符号19は、2fHzの1 クロック分右にシフトしている。同様に511クロック後には、相関値Cr2(511)は、
【0048】
【数14】
と書け、一般的に時刻n後には、相関値Cr12(n)は、
【0049】
【数15】
と書ける。続いて、1024クロック経過時(受信Gold符号用シフトレジスタ8は
fHzクロックで動作しているため、2fHzの1024クロックは、fHzの512クロック分に相当する)、受信Gold符号用シフトレジスタ8には、すでに右端から、RG513,RG514,RG515,・・・,RG768がラッチされており、この瞬間、また、受信Gold符号用シフトレジスタ8の内容をそのまま、受信Gold符号ラッチ9にラッチする。また、ローカルGold符号用シフトレジスタ11には、すでに右端から、ローカルGold符号発生回路13から、L1G513,L1G514,L1G515,・・・,L1G768がラッチされている(Cr2(n)を計算している間の512クロック中にローカルGold符号用シフトレジスタ11に位相を合わせてラッチされるようにローカルGold符号発生回路13の位相をタイミング制御回路16により制御する) 。
【0050】
また、この瞬間同時に、ローカルGold符号用シフトレジスタ11の内容をそのまま、ローカルGold符号用シフトレジスタ10にラッチし、同時に選択回路14をローカルGold符号用シフトレジスタ11とローカルGold符号発生回路13との接続に、かつローカルGold符号用シフトレジスタ10とローカルGold符号発生回路12との接続に切替える。
【0051】
ここで、L1Gk=L2Gk=LGkとすれば、fHzの512クロック経過後、以下の部分相関値CR1(n)が得られることになる。
【0052】
【数16】
この(16)式は、上記(4)式と同じであり、従来の処理を本ハードウエア規模で実現可能となったことになる。
【0053】
(5) 上記(3)、(4)の操作を後3回( 計4回) 繰り返すことにより、部分相関値Cr11,Cr12,Cr21,Cr22, Cr31,Cr32,Cr41,Cr42が得られる。これらの部分相関値の和をとることにより、Gold符号の1 周期分の積算値を得られることになる。1 周期分の相関値をCRとおくと、時刻n( 位相) がずれた場合の積算値CR(n)は、
【0054】
【数17】
であり、n は、0〜511までの値をとり、図2中の512位相分(n=1−512)の相関値が得られた。
【0055】
(6) 上記の操作(2)〜(5)を計4回、繰り返すことにより1 周期分の位相(2048)の相関カーブが得られる。
【0056】
【発明の効果】
以上説明したように本発明による同期補足回路は、周波数fHzのクロックに同期して入力される受信拡散符号と周波数2fHzのクロックに同期して入力される前記受信拡散符号の複製との相互相関を演算する相互相関演算手段と、前記周波数fHzのクロックのn(nは正の整数)クロックごとに前記受信拡散符号の複製を他の複製と入れ替える複製選択制御手段とを含むため、ハードウエア規模をほとんど増大させることなく、高速な初期同期捕捉を実現すること、言い換えれば、初期同期補足時間を増加させることなく、ハードウエア規模の減少(低消費電力化)の実現が可能となる。
【0057】
より具体的に説明すると、従来の相関値の計算回路では、512の位相差分の相関値カーブを得るために512段のシフトレジスタ2とラッチ3とシフトレジスタ4と相関値を計算するためのExclusive−OR回路21とを必要としたが、本発明の回路では、256段数のシフトレジスタ8と、ラッチ9と、シフトレジスタ10及び11と、Exclusive−OR回路21とで構成でき、約半分弱のゲート規模の縮小になる。
【0058】
また、本発明では、ローカル拡散符号18,19をシフトさせるシフトレジスタ10,11の動作クロックは受信拡散符号1の2 倍であったが、この速度を4 倍にすれば、256段のシフトレジスタを128段にすることが可能となり、さらにゲート規模の縮小となる。また、同様に従来の例と同様512段のシフトレジスタを用いれば、回路規模は約1 .3 倍と増加するが、初期同期補足時間(1周期分の相関値カーブを得るまでの時間)が半分に短縮させることになり、初期同期捕捉時間の高速化を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る同期補足回路の最良の実施の形態の構成図である。
【図2】1周期分の受信拡散符号とローカル拡散符号との相互相関値カーブの一例を示す図である。
【図3】従来の同期捕捉回路の一例の構成図である。
【符号の説明】
5 積算回路及び相関値メモリ
8 受信Gold符号用シフトレジスタ
9 受信Gold符号ラッチ
10,11 ローカルGold符号用シフトレジスタ
12,13 ローカルGold符号発生回路
14 選択回路
15 タイミング発生回路
16 タイミング制御回
21 相関器
Claims (6)
- 周波数fHzのクロックに同期して入力される受信拡散符号と周波数2fHzのクロックに同期して入力される前記受信拡散符号の複製との相互相関を演算する相互相関演算手段と、前記周波数fHzのクロックのn(nは正の整数)クロックごとに前記受信拡散符号の複製を他の複製と入れ替える複製選択制御手段とを含むことを特徴とする同期補足回路。
- 前記複製選択制御手段は前記受信拡散符号の位相と同一位相の前記他の複製を選択することを特徴とする請求項1記載の同期補足回路。
- 前記相互相関演算手段は前記受信拡散符号を周波数fHzのクロックでシフトし格納するn段の第1シフトレジスタと、前記周波数fHzのクロックのnクロックごとに前記n段の第1シフトレジスタに格納された受信拡散符号をラッチするn段ラッチと、周波数2fHzのクロックで前記受信拡散符号の複製をシフトし格納するn段の第2シフトレジスタと、前記n段ラッチにラッチされた受信拡散符号と前記n段の第2シフトレジスタに格納された前記受信拡散符号の複製との相関値演算を行う相関値演算手段とを含み、
前記複製選択制御手段は前記受信拡散符号の複製を発生する第1複製発生手段と、前記受信拡散符号の他の複製を発生する第2複製発生手段と、前記複製または他の複製を周波数2fHzのクロックでシフトし格納するn段の第3シフトレジスタと、前記第1複製発生手段で発生した複製と前記第2複製発生手段で発生した他の複製とをそれぞれ前記第2シフトレジスタまたは前記第3シフトレジスタに格納する選択手段と、前記周波数fHzのクロックのnクロックごとに前記選択手段に前記第1および第2複製発生手段と前記第2および第3シフトレジスタとの接続を切替えさせるタイミング制御手段とを含むことを特徴とする請求項1または2記載の同期補足回路。 - 前記タイミング制御手段は前記周波数fHzのクロックのnクロックごとに前記第3シフトレジスタの内容を前記第2シフトレジスタにラッチさせることを特徴とする請求項3記載の同期補足回路。
- 前記相互相関演算手段は周波数fHzのクロックに同期して入力される受信拡散符号と周波数2m (mは2以上の整数)fHzのクロックに同期して入力される前記受信拡散符号の複製との相互相関をとることを特徴とする請求項1または2記載の同期補足回路。
- スペクトラム拡散通信方式の通信システムに用いられることを特徴とする請求項1から5いずれか記載の同期補足回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002236744A JP4029690B2 (ja) | 2002-08-15 | 2002-08-15 | 同期補足回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002236744A JP4029690B2 (ja) | 2002-08-15 | 2002-08-15 | 同期補足回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080280A true JP2004080280A (ja) | 2004-03-11 |
JP4029690B2 JP4029690B2 (ja) | 2008-01-09 |
Family
ID=32020781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002236744A Expired - Lifetime JP4029690B2 (ja) | 2002-08-15 | 2002-08-15 | 同期補足回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4029690B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339924A (ja) * | 2005-06-01 | 2006-12-14 | Nec Corp | スペクトラム拡散通信システム及びそれに用いる復調回路 |
CN115037331A (zh) * | 2022-08-10 | 2022-09-09 | 中国电子科技集团公司第十研究所 | 一种基于逆向外推的异步突发信号定时同步方法 |
-
2002
- 2002-08-15 JP JP2002236744A patent/JP4029690B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339924A (ja) * | 2005-06-01 | 2006-12-14 | Nec Corp | スペクトラム拡散通信システム及びそれに用いる復調回路 |
JP4701840B2 (ja) * | 2005-06-01 | 2011-06-15 | 日本電気株式会社 | スペクトラム拡散通信システム及びそれに用いる復調回路 |
CN115037331A (zh) * | 2022-08-10 | 2022-09-09 | 中国电子科技集团公司第十研究所 | 一种基于逆向外推的异步突发信号定时同步方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4029690B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07297685A (ja) | 2のn乗の長さの擬似乱数系列の発生装置 | |
KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
JP3872220B2 (ja) | 拡散帯域通信システムの受信装置 | |
JP3722844B2 (ja) | デジタルマッチトフィルタ | |
JPH10510693A (ja) | 通信システムにおける符号曖昧性を有する擬似乱数シーケンスに対する同期方法 | |
JP2000036774A (ja) | 相関検出装置及びcdma受信装置 | |
JP2004080280A (ja) | 同期補足回路 | |
JPH10303782A (ja) | Cdma受信装置 | |
JP3333454B2 (ja) | 相関検出装置及び相関検出装置の逆拡散符号切換え方法 | |
US6539048B2 (en) | Ring matched filter for synchronizing to a spreading code | |
US6731675B2 (en) | Receiving device for spread spectrum communication system | |
JP2006203354A (ja) | スペクトル拡散通信装置 | |
JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
KR100768612B1 (ko) | 동기 검출 장치 | |
JP3817529B2 (ja) | 超広帯域位置変調型パルス発生器の制御方法 | |
JP2001177438A (ja) | 初期同期捕捉回路 | |
JP3453100B2 (ja) | マッチドフィルタおよびマッチドフィルタにおける演算方法 | |
JP3869760B2 (ja) | マッチトフィルタ | |
JP4298079B2 (ja) | 同期保持回路 | |
JP2000269855A (ja) | マッチドフィルタ | |
JP2003234677A (ja) | 同期検出回路 | |
JP4332270B2 (ja) | 伝送遅延を判定する装置およびその方法 | |
JPH01319341A (ja) | Pn符号捕捉回路 | |
JP2000324018A (ja) | マッチトフィルタ | |
JP2000101477A (ja) | Cdma受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4029690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |