JP4298079B2 - 同期保持回路 - Google Patents
同期保持回路 Download PDFInfo
- Publication number
- JP4298079B2 JP4298079B2 JP23909299A JP23909299A JP4298079B2 JP 4298079 B2 JP4298079 B2 JP 4298079B2 JP 23909299 A JP23909299 A JP 23909299A JP 23909299 A JP23909299 A JP 23909299A JP 4298079 B2 JP4298079 B2 JP 4298079B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sequence
- code
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スペクトラム拡散方式受信装置ならびに同期保持回路および同期保持方法に関し、特に、受信信号における拡散符号の符号位相に対して発生させた信号における拡散符号、すなわち同期符号の符号位相を捕捉することにより同期が確立されたのち、この捕捉した符号の同期を維持する、たとえばCDMA方式の受信装置などに適用して好適なものである。
【０００２】
【従来の技術】
近年、移動通信システム方式の一つとして単位周波数あたりの電力が小さく済み、干渉や妨害に対して強いスペクトラム拡散通信方式が注目されている。その方式の中でも、現在、符号分割多元接続（Code Division Multiple Access: CDMA ）方式は脚光をあびている。一般的に、この方式を用いた装置は、通信する情報をディジタル化して、たとえば PSK（Phase Shift Keying）変調を施し、この変調したデータを疑似雑音符号（Pseudorandom Noise code:以下、PN符号という）などの拡散符号を用いて広帯域にし、この信号を無線周波数の信号にして送信を行う。また、この方式の受信は、受信した信号に対して送信において使用した拡散符号と同一の符号を用いて逆拡散を行い、上述した変調に対するディジタル復調を施して、通信情報の再現を行っている。
【０００３】
この種のシステムでは通信を行う際に、受信装置の同期信号と受信信号の搬送波と同調させるだけでなく、上述した手順で通信を行うことから、送信側の拡散符号（すなわち、受信系列）と受信側の拡散符号（すなわち、同期系列）との符号同期も所定の範囲内に捕捉する同期捕捉も行っている。同期捕捉には、たとえば特開平8-32547 号公報や特開平9-55716 号公報に記載されたように各種の手法が提案されている。同期捕捉されている場合には、さらに捕捉した符号の同期を保持するように両者の符号系列の同期追従が行われる（同期保持モード）。この同期追従とは、送信側と受信側に備えた発振器が独立に発振した信号をタイミングに用いてPN符号を発生させていることから生じるチップ位相のずれを補正することである。この他にも同期追従をもたらす原因にはフェージングやマルチパス等によっても生じることがある。これが生じると、受信状態は不安定な状態として現れる。
【０００４】
より安定な受信を行うために、受信装置は、上述したように受信系列の１チップ分に比べて十分に高い精度で同期系列のチップ位相を変動させてこの位相ずれ分を補正してやればよい。実際に、受信装置は、この補正用の構成要素として、たとえばマッチト・フィルタや遅延同期回路（Delay Locked Loop:以下、DLL という）等を適用している。
【０００５】
DLL 回路は、互いに１チップ位相分ずらして生成した２つの同期系列と、受信系列との各相関値を相関器で算出し、得られた相関値の差を同期系列と受信系列との符号位相のずれ量として検出する。DLL 回路は、検出したずれ量を基にPN符号の生成タイミングを担う発振器を制御する。このような制御から判るように、DLL 回路は、受信系列と同期系列との相関値を逐次的に算出するように構成されているので、回路構成は、マッチト・フィルタに比べて小さな規模で済ますことができる。DLL 回路は集積化にも適している。
【０００６】
【発明が解決しようとする課題】
ところで、移動体端末機には、ユーザの要望、たとえば安価、携帯性、および電池の長寿命化等という要望に対応してより一層の部品点数の削減（高集積化）、小型軽量化、および省電力化が望まれている。移動体端末機は、個々の製品の特色を出すために様々な機能の追加も行われている。
【０００７】
しかしながら、このような状況から、移動体端末機は、たとえば前述したDLL 回路を単に集積化させても要求を満たすことが難しくなりつつある。
【０００８】
本発明はこのような従来技術の欠点を解消し、同期追従の際に検出する符号位相のずれおよびそのずれ補正を従来の構成よりも小さく済ませることのできる同期保持回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上述の課題を解決するために、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第１の信号の符号系列の値を２倍にする逓倍手段と、第２の信号と第３の信号とを切替選択する第１の選択手段と、複数の入力信号の中から一入力信号を選択する第２の選択手段と、第２の信号の符号位相および第３の信号の符号位相に応動して第１の選択手段および第２の選択手段の切替選択を制御する第１の切替制御手段と、第１および第２の選択手段からそれぞれ供給される信号を基に相関演算する乗算手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第３の選択手段と、この第３の選択手段の切替選択を第２の信号と第３の信号の値の比較判断により行う第２の切替制御手段と、第３の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第２の選択手段には、逓倍手段の出力と第１の信号とを供給し、第３の選択手段には、固定値出力手段と乗算手段からの信号をそれぞれ供給する。
【００１３】
また、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、この制御系列生成手段を第２の信号の符号位相と第３の符号位相に応動して制御する制御手段と、第１の信号の符号を反転する第２の反転手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力を反転する第３の反転手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、第２の反転手段の出力、逓倍手段の出力、第３の反転手段の出力および固定値出力手段の出力を供給し、制御系列生成手段からの制御系列に応動して選択する。
【００１４】
また、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、この制御系列生成手段を第２の信号の符号位相と第３の符号位相に応動して制御する制御手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力を反転する第３の反転手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、逓倍手段の出力、第３の反転手段の出力および固定値出力手段の出力を供給し、制御系列生成手段からの制御系列に応動して選択する。
【００１５】
さらに、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号の値の比較判断により切替制御を行う第２の切替制御手段と、第２の信号の符号位相と第３の符号位相に応動して第２の切替制御手段を制御する制御手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力と第２の信号とを基に相関演算する乗算手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、乗算手段の出力、および固定値出力手段の出力を供給し、第２の切替制御手段からの切替信号に応動して選択する。
【００１８】
【発明の実施の形態】
次に添付図面を参照して本発明によるスペクトラム拡散方式受信装置の実施例を詳細に説明する。
【００１９】
本発明のスペクトラム拡散方式受信装置は、同期保持手段の一つの演算手段に受信系列（第１の信号）、同期系列（第２の信号）および同期系列を遅延反転させた遅延反転系列を供給し、受信系列と同期系列との相関を示す第１の相関値と、受信系列と遅延反転系列との相関を示す第２の相関値との差を算出する。この算出結果は第１の信号と第２の信号における符号位相のずれを反映している。タイミング制御手段は、供給される算出結果を用いてタイミング供給手段に制御信号を出力することにより、タイミング供給手段の動作を制御する。この結果、タイミング供給手段の出力信号に基づいて符号発生手段が所定の拡散符号系列を生成するので、第１の信号の符号位相に第２の信号の符号位相を追従させることができるようになる。
【００２０】
本発明を適用した実施例のCDMA方式の携帯電話10の受信部の構成および動作について図１〜図11を参照しながら説明する。実施例のCDMA方式の携帯電話10には、図示しない送信部が備えられている。本実施例では、CDMA方式の携帯電話における受信部が主要な構成・動作となることから、説明の簡素化のため以下、受信部を中心に説明する。携帯電話10には、図１に示すように、空中線（アンテナ）12、仮復調部14、発振器16、符号発生器18、同期調整部20、および復調部22が含まれている。
【００２１】
空中線12は、発信者の送信装置、基地局を介して送信された電波を受信するアンテナである。空中線12での受信信号には、１次および２次変調された送信情報が含まれている。空中線12は仮復調部14に接続されている。
【００２２】
仮復調部14には、高周波増幅器14a 、周波数変換部14b 、１次復調器14c 、および整合部14d が備えられている。仮復調部14は、変調された受信信号の搬送波を除き、１次変調された信号を復調する機能を有する。高周波増幅器14a は、空中線12を介して供給される受信信号を後段の処理に適した信号レベルに増幅するアンプである。高周波増幅器14a は、増幅した受信信号を周波数変換部14b に出力する。
【００２３】
周波数変換部14b は、受信信号の周波数をベースバンドに変換する機能を有する。周波数変換部14b は、ベースバンドにした受信信号を１次復調器14c に供給する。１次復調器14c は、送信側で行った１次変調を復調する復調器である。１次復調器14c には、１次変調形式に対応して、たとえば、PSK 復調器等が用いられる。１次復調器14c は１次復調した信号を整合部14d に出力する。整合部14d は、供給される１次復調した信号を同期調整部20および復調部22で用いる受信系列にする信号の入出力整合機能を有する。整合部14d は、図示しないが入力信号を所定のタイミングでサンプリングするサンプリング部と、サンプリングした値（すなわち、チップレベル）を量子化するA/D 変換部とを備える。整合部14d は、受信した１次復調した信号をこのチップレベルの量子化により所定の符号長の数値にする。これが受信系列14A である。整合部14d は、受信系列14A を同期調整部20および復調部22にそれぞれ供給する。
【００２４】
発振器16には、たとえば、電圧制御発振器（VCO: Voltage-Controlled Oscillator）を用いる。VCO は、一般に印加する電圧に応じて発振周波数を変化させる。発振器16は、後述する同期保持回路20c の制御対象である。発振器16は、符号発生器18の出力する符号の位相の制御が行える程度の精度を有するものである。
【００２５】
符号発生器18は、送信時に用いた拡散符号系列と同一の符号系列を同期系列18A として生成する。符号発生器18は、所定の演算により、拡散符号系列として、たとえば、疑似雑音符号（PN符号）を生成する演算器を含む。演算器には、たとえば、線形帰還シフトレジスタを用いる。線形帰還シフトレジスタにすべて0 以外の初期値を与えてPN符号の一つである、いわゆる、M 系列を拡散符号として生成する。符号発生器18は、発生した拡散符号を記憶するメモリも備える。符号発生器18は発振器16から供給される信号のタイミングに応じてたとえば、PN符号を同期調整部20と復調部22に供給する。
【００２６】
同期調整部20には、切替スイッチ20a 、同期捕捉回路20b 、同期保持回路20c 、および発振器20d が備えられている。切替スイッチ20a には端子a に仮復調部14からの受信系列14A が供給される。切替スイッチ20a には、後述する切替信号22A も供給される。切替スイッチ20a は、切替信号22A に応じてスイッチを切り換える。切替スイッチ20a の端子b は同期捕捉回路20b に接続されている。また、切替スイッチ20a の端子c は同期保持回路20c に接続されている。
【００２７】
同期捕捉回路20b は、切替スイッチ20a を介して供給される受信系列14A と符号発生器18からの同期系列18A との符号同期が所定の同期制御範囲内にあるかどうかの判定に相関器を用いる。この相関器には、たとえば、スライディング相関器がある。同期捕捉回路20b は、相関器の符号同期の捕捉が得られるまで符号の半周期を最小単位に符号発生器18に出力する。このとき、符号発生器18は同期捕捉回路20b からの出力を制御信号として用い、この制御により最小単位ずつずれたPN符号を出力する。同期捕捉回路20b は、この出力に際してこの最小単位のずらしタイミングを発振器20d から取り込む。
【００２８】
同期保持回路20c には、図２に示すように、遅延反転部200 、相関値計算部202 、および制御値算出部204 が備えられている。遅延反転部200 は、供給される信号の位相を所定の量だけ遅らせる回路を含んでいる。遅延反転部200 は、図示しないが本実施例で符号発生器18から供給される同期系列18A の符号一つの時間を符号周期とし、この符号周期分だけ遅らせる遅延器と、この遅延した同期系列18A の符号を反転する反転器とを有している。この反転器は、供給される信号やビットデータを扱い、入力データのレベル、または正負の符号（符号の値の極性）を反転する回路である。この反転器は、同期系列18A が 0と1 の２値をとる適用例ではレベル反転を行うように構成され、-1と+1の２値をとる適用例では極性の反転を行うように構成される。遅延反転部200 は、同期系列18A を遅延反転させ、この出力を同期系列18B として相関値計算部202 に送る。なお、遅延反転部200 は遅延量をたとえば、電圧、量子化した情報として出力する機能をもたせてもよい。図示しないが遅延反転部200 はこの情報を制御値算出部204 に出力してもよい。
【００２９】
相関値計算部202 は、本発明の特徴を備えた構成を含んでいる。相関値計算部202 には、同期系列18A と遅延反転された同期系列18B が供給されるとともに、受信系列14A も供給される。相関値計算部202 には、受信系列14A と同期系列18A 、受信系列14A と同期系列18B 、およびそれぞれの相関値の差を累算する構成が用いられている。相関値計算部202 は、演算を符号毎に逐次的に行ってもよいし、所定の符号区間毎にまとめて演算してもよい。より具体的な構成は、後段で詳述する。相関値算出部202 は、累算した相関値の差を制御値算出部204 に出力する。
【００３０】
制御値算出部204 は、具体的に図示しないが累算した相関値の差に補正を施して発振器16に供給する制御値を生成する機能を有する。制御原理については後段で詳述する。まず、真の同期タイミングの位置は、受信系列14A と同期系列18A が一致しているとき、同期系列18A と同期系列18B の差である符号周期の半値幅分ずらした位置に相当する。累算した相関値の差の半値は受信系列14A と同期系列18A とがずれていることから同期タイミングの位置もずれている。基本的に累算した相関値の差の半値と符号周期の半値との差が、受信系列14A と同期系列18A に伴って生じる同期タイミング位置のずれ分になる。この差が制御量に相当する。この原理を実現するように、制御値算出部204 には、たとえば累算した相関値の差と符号周期との間の差を算出する減算器と、算出した値に1/2 を乗算する乗算器と、乗算器の出力を電圧または制御値に変換する変換部とを有する。制御値算出部204 は、算出した制御値を発振器16に出力する。これにより、発振器16、符号発生器18および同期保持回路20c でループが形成される。なお、前述した符号周期は、遅延反転部200 からの遅延周期の値を用いてもよい。
【００３１】
図１に戻って、復調部22には、逆拡散部22a 、インターフェース回路22b 、および音声復号部（D/A ）22c が備えられている。逆拡散部22a は、仮復調部14からの受信系列14A に逆拡散を施す逆拡散回路（図示せず）を有する。逆拡散部22a には符号発生器18から同期系列18A が供給されている。逆拡散回路は、受信系列18A に逆拡散処理を行う際に同期系列18A を用いる。逆拡散部22a は両系列の比較を行い、通信情報を再現してインターフェース回路22b および音声復号部22c に出力する。逆拡散部22a での出力形式は、通常、送信装置における伝送ビットの形式をとる。逆拡散部22には、詳細に図示しないがしきい値判定部220 を備えてもよい。しきい値判定部220 は、受信系列14A と同期系列18A の拡散符号の位相を、たとえば比較して位相差分を信号レベルで表す。さらに、しきい値判定部220 は、信号レベルが同期捕捉範囲にあるかどうかあらかじめ設定しておいたスレッショルドレベルと比較し、判定する判定回路を有する。判定回路は、判定に応じた切替信号22A を切替スイッチ20a に出力する。この結果、同期捕捉と同期保持のモードが切り替えられる。
【００３２】
インターフェース回路22b は、ディジタル信号を出力する回路である。インターフェース回路22b には、逆拡散部22a から得られた伝送ビット列を所定の情報ビット列に変換する処理回路が備えられている。伝送ビット列は、前述したように送信装置で用いる符号と同じ形式である。この形式には、情報ビットを冗長化させる、たとえば、畳込み符号やリードソロモン符号等がある。また、このような伝送ビット列が供給されることを利用してインターフェース回路22b には誤り訂正処理回路を設けてもよい。インターフェース回路22b は、データ通信等に用いて好適なものである。
【００３３】
音声復号部22c は、伝送ビット列を復号するとともに、復号したデータをアナログ信号にして出力する回路である。音声復号部22c には、逆拡散部22a から得られた伝送ビット列を復号する復号回路を有する。また、音声復号部22c は、復号したデータをアナログ信号に変換するD/A 変換回路が備えられている。アナログ信号の形式は、音声信号に限定されない。復調部22は、前述したように復調してインターフェース回路22b および音声復号部22c から各種対応した復号信号を出力する。
【００３４】
本実施例の同期保持回路20c に対する構成の比較を図３および図４を用いて行う。図３の同期保持回路30は、従来の構成を示している。発振器16、および符号発生器18は、本実施例と共通する構成である。また、同期保持回路30に供給される入力信号は、本実施例と同じ信号であり、同じ参照符号で示す。同期保持回路30は、遅延器300 、相関値計算部302, 304および制御値算出部306 を含む。遅延器300 は、符号発生器18からの同期系列18A を符号の位相を１位相分遅延させる回路で、遅延器200 と同じである。遅延器300 は、供給される同期系列18A を遅延して同期系列18B にして相関値計算部304 に送る。
【００３５】
相関値計算部302, 304は、それぞれ、受信系列14A と同期系列18A 、受信系列14A と同期系列18B の相関値を算出するように、図４の構成を用いている。相関値計算部302, 304は同じ構成なので、相関値計算部302 について構成を概略説明する。相関値計算部302 は、乗算器302a、加算器302b、および累算器302cを有している。乗算器302 は供給される受信系列14A と同期系列18A の２入力同士を乗算する構成を備えている。加算器302bは一端側に乗算器302aからの出力と他端側に累算器302cからの出力とを加算する回路を有する。加算器302bはこの加算結果を累算器302cに出力する。塁算器302cは加算結果を保持した値に累算させるとともに、累算結果を加算器302bに乗算器302aの出力タイミングに合わせて出力する構成を持つ。図４が示すように、加算器302bと累算器302cで帰還ループを形成している。累算器302cは、累算結果を算出の都度出力してもよいが、所定の期間中にわたる累算した結果を相関値として出力させるとよい。
【００３６】
制御値算出部306 は、供給された２つの相関値の差を算出するとともに、算出した差を制御値として使用可能な形式の信号にする回路を有する。
【００３７】
図２と図３の構成からの比較を簡単に説明する。従来の同期保持回路30は、受信系列14A と同期系列18A 、受信系列14A と同期系列18B の相関値をそれぞれ算出するため、２つの相関値計算部302, 304を用いている。これに対して、本実施例の同期保持回路20c には、受信系列14A の他に、相関の対象となる同期系列18A, 18Bの両方とも相関値算出部202 に供給されている。そして、相関値計算部202 は、この一つだけで相関値計算部302, 304の相関値をそれぞれ算出するだけでなく、これらの差も算出している。この比較から明らかなように、同期保持回路20c は、従来の同期保持回路30に比べて相関値算出部を半分で済ませている。本実施例はこの構成を用いることにより、構成の冗長性を改善し、同期保持回路を従来よりも小さい実装面積で行える。また、本実施例の同期保持回路20c は、相関計算を一つのブロックで行うことから、従来の構成ように複数の相関器を有する場合、各相関器の特性を厳密に揃える調整・出力信号の直線性等の煩雑な作業もなくすことができる。より具体的な構成は後述する。
【００３８】
具体的な構成を示す前に、本実施例の同期保持回路20c の動作原理について図５の符号位相と同期関係および図６の模式図を参照しながら説明する。受信系列14A,同期系列18A, 18Bは同じ拡散符号系列であることは前述した通りである。この拡散符号系列は、図５に示す一つの符号周期Δを k個まとめて表される。符号系列同士の相関は、k 個の繰返しを用いて行う。このことから、相関長は kΔということができる。拡散符号系列は、個々の符号の区別に符号番号n を用いる。受信系列14A のR[n], 同期系列18A, 18BのS[n]は個々の符号番号n での値である。これら拡散符号系列の相対的なサンプリング間隔の大きさは、 aで表す。また、図５の受信系列14A のサンプリングは、拡散符号の周期の半分で a＝1/2 、すなわち２倍のオーバーサンプリングを行っていることを示している。本実施例では、特に、受信系列14A をサンプリングして得られた系列をサンプリング系列r[t]で表す。記号t は時間を示す。したがって、サンプリングに基づいて表す時間t は、 aΔでも表される。
【００３９】
受信系列14A と携帯電話10で生成した同期系列との符号位相のずれを検出するため、受信系列14A に対して符号位相量が｜ aΔ｜ずつずれた２つの同期系列を生成する。すなわち、受信系列14A に対して符号位相が-aΔの場合に対応する同期位相18A を、たとえば、符号発生器18で生成する。そして、他方の同期系列18B は、同期系列18A を遅延反転部200 で遅延量Δだけ遅延させる。この結果、同期系列18B は受信系列14A に対して符号位相が+aΔ分だけ遅延した符号系列になる。
【００４０】
図５に示す受信系列14A に対するサンプリングが２倍のオーバーサンプリングを行っていることから、この場合の符号位相のずらし量は a＝1/2 となる。この同期系列18A, 18Bを用いて、受信系列14A との相関値を算出する。受信系列14A と同期系列18A との相関値をC1、受信系列14A と同期系列18B との相関値をC2とすると、相関値C1, C2は、サンプリング系列r[t]と受信系列S[n]の乗算結果の総和として、それぞれ、式(1) 、式(2)
【００４１】
【数１】
により算出する。ここで、変数n は0, 1, 2,・・・, (k-1)の符号番号で、変数N は任意の自然数である。
【００４２】
なお、サンプリング系列r[t]は、受信系列14A の値R[t]の確率的な表現で、この値は２値に限定されない。
【００４３】
次に相関長 kΔの関係について説明する。説明を簡単化するため、それぞれ、サンプリング系列r[-aΔ] から r[(k-1-a)Δ] 、r[+aΔ] から r[(k-1+a)Δ] 、同期系列において相関長毎に繰り返される符号をS[0]からS[k-1]を用いて相関を求める。すなわち、処理開始するオフセット分を表す変数N をゼロに設定する。これにより、式(1) および式(2) は
【００４４】
【数２】
と簡略化することができる。相関値C1, C2はそれぞれ、 k個のサンプリング系列と受信系列の乗算結果の総和として算出される。
【００４５】
ここで、相関長 kΔ毎に符号が繰り返されることから、任意の時刻t における符号を符号番号n で表すことができる（剰余として、 n＝mod(N, kΔ) ）。これにより、受信系列R[n]、同期系列S[n]は、k 個で表すこともできる。
【００４６】
相関値C1から相関値C2を減算すると、式(3) および式(4) を用いて、式(5)
【００４７】
【数３】
により相関長 kΔ分の相関値の差CDが得られる。この相関値の差CDから同期タイミングの補正について説明する。相関値の差CDが一致しているとき、図５の受信系列14A の符号境界を同期タイミング位置St（矢印A ）にとっている。この関係を相対的に時間に対する相関値で模式的に表すと、同期タイミングは図６(a) に示す位置Stに設定することが判る。
【００４８】
ところで、同期保持のモードでは算出した相関値の差CDがゼロでない値をとる場合がある（図６(b) を参照）。時間に対する相関値の曲線60は実線で示すように実際、平行移動はしない。しかしながら、受信系列と同期系列の同期関係に着目して見ると、破線で示す相関値の曲線62で同期をとった場合に相当している。このときの同期タイミングは位置Sfになる。同期に関して先の一致した位置Stと位置Sfの差が同期のずれΔs である。図６(b) の場合、受信系列14A に対して同期系列の同期が遅れたタイミングにあることを示している。同期のずれΔs は、たとえば同期のずれ方向を正負の符号で表すことができる。本実施例では制御値算出部204 において供給される相関値の差CDから同期のずれΔs を換算するとともに、同期のずれΔs を補正するように制御値を生成する。また、同期のずれ方向を戻すように一定の制御値を出力するようにしてもよい。発振器16は、供給される制御値に応じて発振周波数を変化させる。符号発生器18は、前述したように発振器16からの信号をタイミングにして符号発生するので、受信系列と同期系列との同期を保持するように動作することになる。
【００４９】
次により具体的な同期保持回路20c の第１の実施例について図７を用いて説明する。本実施例は、同期保持回路20c のうち、相関値計算部202 の特徴を説明する。相関値計算部202 には、セレクタ202a、系列カウント制御部202b、乗算器202cおよび累算部202dが備えられている。
【００５０】
セレクタ202aは、２入力１出力を切替信号に応じて切り替えるスイッチである。本実施例でセレクタ202aは、符号発生器18からの同期系列18A とこの同期系列18A を遅延反転させた同期系列18B が供給される。セレクタ202aは、乗算器202cに選択を出力する。系列カウンタ制御部202bは、同期系列カウンタを含む。図２に図示していないが系列カウンタ制御部202bには、同期系列カウンタの初期値20A とともにクロックが供給される。初期値20A は開始時の符号の系列番号n である。系列番号n は相関長 kΔ内（ k個）のいずれか一つが該当する。系列カウンタ制御部202bは、セレクタ202aに供給する切替信号を出力する。切替信号は、 1/2Δ毎に選択対象を切り替える。
【００５１】
乗算器202cは、２入力の信号に乗算を施す演算回路である。２入力は、それぞれ受信系列14A と同期系列18A, 18Bのいずれか一方の選択された同期系列である。乗算器202cは、このように乗算することで相関値C1, -C2 を交互に累算部202dに出力する。累算部202dは、加算器2020および累算器2022を含む。特に、累算器2022は、累算結果を一時保持し、乗算器202cからの出力が加算器2020の一端202A側に供給された際に同期して保持した累算結果を加算器2020の他端202B側に出力する。累算器2022は、あらかじめ設定した累算回数を終了すると、相関値の差の総和が得られる。これらを含む相関値計算部202 は、この算出した相関値の差CDを制御値算出部204 に出力する。
【００５２】
前述した原理で相関値の差CDは、乗算結果の総和で表される相関値C1, C2をそれぞれ、求めた後、相関値C1, C2の差を演算する手順を説明した（式(5) を参照）。しかしながら、演算の手順は、この方法に限定されるものでなく、交互に得られる相関値C1, C2を算出し、相関値C1, C2の所定の回数の累算結果から、相関値C1, C2の差を求めても同じ結果が得られる。この後者の関係は式(6)
【００５３】
【数４】
で表される。式(6) は、前述した式(5) を整理した形式である。ここで、変数m は系列カウント制御部202bの切替信号に対応し、セレクタ202aの出力選択を行っている。本実施例において、符号周期は 1Δで２倍のオーバーサンプリングを行っていることから、相関演算は、Δ/2以内に行うとよい。
【００５４】
セレクタ202aから供給される同期系列と受信系列14A を乗算器202cで乗算すると、個々の対の相関値を算出することになる。累算部202dでこの相関値に付された符号を考慮して加算し、累算すると、相関値の差CDが一つの相関値計算部202 で得られる。これにより、回路構成の冗長性を改善することができる。さらに、回路規模の縮小により、消費電力も抑えることができるようになる。
【００５５】
次に同期保持回路20c の第２の実施例について図８を参照しながら説明する。先の実施例の構成要素と共通する部分には、同じ参照符号を付して説明を省略する。同期保持回路20c の特徴である本実施例の相関値計算部202 には、セレクタ202a、系列カウント制御部202b、乗算器202cおよび累算部202dの他に、倍数器202e、セレクタ202f、固定値出力部202g、セレクタ202h、および比較回路202iが備えられている。
【００５６】
倍数器202eは、入力を２倍にする演算器である。入力信号が符号系列のようにディジタル信号の場合、倍数器202eにはシフトレジスタが用いられる。特に、２値符号に適用するとき、シフトレジスタは桁を上位の桁に１つシフトさせるだけで容易に出力を２倍のデータにする。倍数器202eには、受信系列14A が供給される。倍数器202eは、出力端とセレクタ202fの入力端を接続している。
【００５７】
セレクタ202f, 202hは、ともに２入力１出力の切替スイッチである。セレクタ202hについては後段でさらに説明する。セレクタ202fは、受信系列14A を入力端の一方の側に入力し、他方の側の入力端が倍数器202eと接続関係にある。セレクタ202fは、セレクタ202aと同様に系列カウント制御部202bからの切替信号に応じて切り替えを行うように構成されている。ただし、図８に示すように系列カウント制御部202bが、たとえば、カウント値をセレクタ202a, 202fに出力するだけのような場合、セレクタ202fは、単なる切替スイッチではなく、カウント値に応じて出力を選択する機能を有していることは言うまでもない。セレクタ202fは、出力端と乗算器202cの一端20C 側とをつないでいる。固定値出力部202gは、あらかじめ設定した値だけを出力する回路である。設定する値としては、「0 」である。
【００５８】
セレクタ202hは、セレクタ202hの一方の入力端20D と乗算器202cの出力端を接続し、セレクタ202hの他方の入力端20E と固定値出力部202gの出力端を接続している。セレクタ202hは、この入力した乗算器202cの出力と固定値出力部202gの出力を比較回路202iからの切替信号に応じて切り替えて、累算部202dに出力する。
【００５９】
比較回路202iは、２つの信号を比較し、比較結果が等しいかどうかに対応した信号を出力する回路である。本実施例では、比較回路202iには、同期系列18A, 18Bが供給される。比較回路202iは、同期系列18A, 18Bの符号をΔ/2毎に比較し、比較結果に応じた信号をセレクタ202hの切替信号としてセレクタ202hに出力する。
【００６０】
本実施例における相関値計算部202 の動作を説明する。受信系列14A は倍数器202eとセレクタ202fに供給される。倍数器202eで２倍にした受信系列14B がセレクタ202fに供給される。系列カウント制御部202bに供給される初期値20A に応じて切替信号を生成する。初期値20A がたとえば、系列番号n において、 n＝0 （初項）または n＝k-1 （終項）のとき、受信系列14A をそのまま出力するように系列カウント制御部202bで切替信号が生成される。系列番号 n≠0 ≠k-1 のとき、倍数器202eからの受信系列14B を出力するように系列カウント制御部202bで切替信号が生成される。
【００６１】
この切替信号は、セレクタ202aにも供給されている。セレクタ202aは供給される切替信号に応じて同期系列18A, 18Bのいずれかを選択する。同期系列18A, 18Bの互いの周期の差を 1Δとする場合、２倍のサンプリングしているのでサンプリング間隔a はΔ/2になる。したがって、 1Δを2aΔで表すことができる。この関係を用いれば、[(n+1-a)Δ] ＝[(n+2a-a) Δ] ＝[(n+a)Δ] と整理される。サンプリング値r[t]は、これにより、
【００６２】
【数５】
になる。
【００６３】
この関係にあるとき、図５の各系列のタイミング関係を見ると、一致している区間と一致していない区間とがある。それぞれの区間での相関値を算出し、この相関値の差CDを求めると、式(8)
【００６４】
【数６】
という式になる。サンプリング系列と同期系列18A の相関において、第１項は初項の相関、第２項は、符号の系列番号 n＝1 〜(k-1) までの和により相関値C1を表している。また、第３項および第４項はそれぞれ、サンプリング系列と同期系列18B の相関における系列番号 n＝0 〜(k-2) までの(k-1) 個の相関と終項(k-1) の相関を表している。したがって、相関値の差CDは、第１および第２項の和と第３および第４項の和との差で表される。
【００６５】
式(8) の第２項を第３項の総和の範囲に合わせると、相関値の差CDは、
【００６６】
【数７】
と変形した第３項を含む式(9) が得られる。この式(9) に前述した式(7) の関係を適用すると、式(9) は、
【００６７】
【数８】
にまとめることができる。式(10)の第３項に着目して、サンプリング系列と同期系列18A, 18B、それぞれの相関が等しいとき、第３項の相前後する符号S[n+1], S[n]の差はゼロになる（S[n+1]-S[n] ＝0 ）。また、この相前後する相関が異なるとき、第３項の相前後する符号S[n+1], S[n]の差を1 にする（S[n+1]-S[n] ≠0 ）。この関係をまとめると、式(11)
【００６８】
【数９】
で表される。
この関係式(11)を式(10)に適用すると、式(12)
【００６９】
【数１０】
が得られる。
【００７０】
式(12)を実現するように、セレクタ202fは供給される式(12)の第１項および第２項に対応した受信系列14A と、第３項に対応した受信系列14B とを選択して乗算器202cに出力する。受信系列14A はサンプリング系列に相当している。乗算器202cには、セレクタ202aにより選択した同期系列が供給される。供給される各系列の乗算を行うとともに、式(12)の第３項のδに対応する処理を比較回路202iで行う。比較回路202iではこの比較に同期系列18A, 18Bを用いている。この比較回路202iでは、相前後する符号の値の比較結果がセレクタ202hに供給される際に、セレクタ202hでは相関値が同じになる場合、固定値出力部202gの出力「0 」が選択され、それ以外のとき乗算器202cの出力が選択される。累算部202dでの累算により相関値の差CDが得られる。この構成では、先の実施例における2k回 /Δの演算に比べて式(12)から明らかなように(k+1) 回/ Δで済ませることができる。これにより、消費電力の削減が可能になる。
【００７１】
この第２の実施例の変形例について図９を参照して説明する。この変形例の相関値計算部202 は、図９に示すように第２の実施例の構成のうち、セレクタ202a, 202fが省略された構成である。参照符号は同じものを用いている。相関値計算部202 において乗算器202cには、受信系列14A に倍数演算が施された符号系列と同期系列18A とが供給される。乗算器202cの乗算結果がセレクタ202hに供給される。セレクタ202hには、この他に、受信系列14A および固定値出力部202gから「0 」が供給されている。
【００７２】
この３入力は比較回路202iの切替信号に応じて行われる。比較回路202iではこの３入力の選択に対応するため３値の切替信号を生成する。３値の分類条件は、式(12)の３項に対応している。すなわち、第１項の系列番号が初項、第２項の系列番号が終項で、それぞれ系列番号の値を「0 」、「1 」と異なる値に固定する。式(12)の第１項または第２項が0 になる。このように固定することにより、拡散符号系列の平衡が保たれる。比較結果が初項を示している場合、比較回路202iで切替信号がセレクタ202hでの選択を固定値出力部202gからの信号、すなわち「0 」を選択するように生成される。また、比較結果が終項を示す場合、比較回路202iで切替信号がセレクタ202hでの選択を受信系列14A をそのまま出力するように生成される。これ以外の場合、第３項に対応し個々の演算結果を出力するように切替信号を生成する。この切替信号に応じて入力を切り替えて累算部202dに供給することにより相関値の差CDが得られる。
【００７３】
このように構成しても、相関値の差CDの得られることが判った。この構成は、第２の実施例の構成よりも構成要素を少なくできるので、相関値計算部202 の構成の簡素化に寄与する。回路規模をさらに小さくでき、消費電力の改善に寄与できる。
【００７４】
次に同期保持回路20c の第３の実施例について図10の相関値計算部202 を参照しながら説明する。これまでの実施例で用いたと同じ構成要素には同じ参照符号を付して説明を省略する。本実施例では、第２の実施例の変形例と同様に一つのセレクタ202hで供給される信号の選択に対応する。そして、新たに反転器202j, 202kを構成に含めている。また、比較回路202iの代わりに、制御系列生成部202mを用いている。さらに各要素を説明する。反転器202j, 202kは、入力した符号の数値の正負を反転させる回路を有する。ここで用いる反転器は、たとえば、レジスタを含んでいてもよい。一旦、２値符号で表した値をこのレジスタに取り込んだ後、ビット毎に反転させる。
【００７５】
制御系列生成部202mは、同期系列18A, 18Bの２つの符号系列の差を算出し、この算出結果を制御系列として生成する演算回路である。具体的に示すと、制御系列生成部202mは同期系列18A の値S-、同期系列18B の値S+として(S- −S+) の演算を行う回路を有する。この演算結果は、この場合も正負、0 の３値形式になる。また、演算を行わず、あらかじめ同期系列の２入力に応じて演算結果を、たとえばROM に書き込んでおくようにしてもよい。この場合、逐次計算を行わずに済むので消費電力を抑えることができる。
【００７６】
ところで、セレクタ202hは５つの信号を供給する信号ラインと接続している。この５つの信号を選択するように制御系列生成部202mは切替信号を３ビットで表し、セレクタ202hに供給する。
【００７７】
このような構成・接続を行っている相関値計算部202 の動作を説明する。本実施例で用いる制御系列は、制御系列生成部202mで生成される。差(S- −S+) は、前述したように３値で、式(12)の第３項に対応している。この他、式(12)の第１項および第２項に対応した入力をも選択することになる。この２項の対応には、系列カウント制御部202aからの制御信号としてカウント値が供給されるようにしてもよい。また、この２項（初項、終項）の対応関係を示す情報でもよい。
【００７８】
ここで、さらに制御系列について説明する。制御系列は、各同期系列の値およびその差を{S-, S+, (S-−S+)}で表す。制御系列には、次の４種類がある。２進数で表すと、{0, 0, 00}, {0, 1, 11}, {1, 0, 01}, {1, 1, 00}という関係が得られる。差を10進数で表すと、「00」＝0,「11」＝-1, 「01」＝+1を示す。このような制御系列および前述した２項の選択も加味して、切替信号は３ビットで表す。セレクタ202hにおける切替信号と出力選択との関係は、初項を示す情報が供給されたとき、制御系列の値にかかわらず、受信系列14A をそのまま出力する選択、終項を示す情報が供給されたとき、制御系列の値にかかわらず、受信系列14A をそのまま出力する選択、制御系列の値が正のとき、倍数器202eの出力の選択、制御系列の値が負のとき、反転器202kの出力の選択および制御系列の値が0 のとき、固定値出力部202gの出力の選択を、それぞれ行う。
【００７９】
このようにセレクタ202hで出力選択した値を累算部202dに供給すると、式(12)で表した相関値の差CDが得られる。本実施例は、このように構成するとともに、同期系列が十分に短い場合、制御系列生成部202mに演算結果を記憶させておくことが可能になる。この制御系列生成部202mは、先の第２の実施例に用いた比較回路202iに比べて小さい実装面積で済ませることができる。これにより回路規模をより小さくすることができる。
【００８０】
次に第３の実施例の変形例について図11を参照して説明する。この変形例の相関値計算部202 は、図11に示すように第３の実施例の構成のうち、反転器202jが省略された構成である。参照符号は同じものを用いている。固定値出力部202gからは「0 」が供給されている。
【００８１】
相関値計算部202 の動作を説明する。また、相関をとる区間の拡散符号系列は、初項を0,終項を1 に設定する。この場合、相関検出区間は、同期系列の１周期に対応する。これにより、同期系列S[0]＝0,終項 S[k-1] ＝1 に固定される。固定する初項、終項の関係は、この逆でもよい。
【００８２】
ところで、これまで同期系列として[0,1] の２値をとる場合を説明してきたが、本実施例では、同期系列に[-1,1]の２値をとるものとする。同期系列に[-1,1]の２値をとる場合、式(12)における第１項および第２項の演算は、サンプリング系列r[t]の値に-1または+1を乗算することに相当する。この処理は、以下の切替信号を生成することで代用している。すなわち、制御系列生成部202mにおいて、たとえば供給されるカウント値が0 、かつ同期系列18A が初項の入力タイミングでは、セレクタ202hを介して受信系列14A が制御系列にかかわらず選択されるように切替信号が生成される。また、たとえば、供給されるカウント値が(k-1) 、かつ同期系列18A が終項の入力タイミングでは、セレクタ202hを介して固定値出力部202gからの出力が制御系列にかかわらず選択されるように切替信号が生成される。
【００８３】
そして、式(12)の第３項に対応する演算は、同期系列の値S-, S+が+1, -1のとき、サンプリング系列の値r[t]を２倍した、倍数器202eからの出力を選択することに相当する。また、この演算は、同期系列の値S-, S+が-1, +1のとき、サンプリング系列の値r[t]を-2倍した、反転器202kからの出力を選択することに相当する。そして、第３項の演算においてこれら２つの場合以外の演算は、固定値出力部202gからの出力を選択することになる。この演算は、２つの同期系列の値が等しいときに相当する。これは、同期系列18A が終項の入力時の切替信号と同じである。これにより、切替信号は役割を共用できる。したがって、制御系列生成部202mは、第３の実施例に比べてこの変形例では５値から４値でセレクタ202hを切替制御できるようになる。切替信号のビットも３ビットから２ビットと少なくて済む。
【００８４】
このように変形した構成にして、反転器を一つ減らすとともに、切替信号のビットも一つ削減することにより、回路の実装面積を2/3 にすることができる。
【００８５】
以上のように携帯電話10を構成することにより、同期系列18A と遅延反転部200 を介した同期系列18B を相関値計算部202 に供給するとともに、受信系列14A と同期系列18A, 18Bとの相関値をそれぞれ算出し、相関値計算部202 だけで相関値の差までも算出し、この算出した出力を補正量として制御値算出部204 に供給することができ、制御値算出部204 で制御量を出力する。この制御により、発振器16、符号発生器18が制御されて、受信系列14A との符号同期を維持するように制御される。この制御のデータである相関値の差を一つだけで済ませることから、回路の実装面積を大幅に削減することができる。また、回路規模の低下にともなって回路の消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできるようになる。
【００８６】
なお、本発明で行う符号同期は、受信系列の同期タイミングの位置が同期系列の中央位置になっているので、復調時にこの分の受信系列の位相を考慮しておくとよい。
【００８７】
【発明の効果】
このように本発明のスペクトラム拡散方式受信装置および同期保持回路によれば、補正制御手段において符号発生手段が出力する符号系列の第２の信号と遅延反転手段を介した第３の信号を演算手段に供給するとともに、第１の信号と第２の信号, 第３の信号との相関値をそれぞれ算出し、この演算手段だけで相関値の差までも算出し、この算出した出力を補正量としてタイミング制御手段に供給することができ、タイミング制御手段で制御量を出力する。この制御により、発振手段、符号発生手段が制御されて、第１の信号との符号同期を維持するように制御される。この制御のデータである相関値の差を一つだけで済ませることから、回路の実装面積を大幅に削減することができる。また、回路規模の低下にともなって回路の消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできる。
【００８８】
また、本発明の同期保持方法によれば、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミングの供給を制御する際に、第２の信号の符号位相を遅延させ、この第２の信号の反転した第３の信号を生成して、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、第３の信号と第２の信号に対する相関処理により得られる第２の相関値とを算出する際に、第１の相関値と第２の相関値の算出する符号区間を符号区間の最初の符号、最後の符号およびこの最初の符号とこの最後の符号との間の符号の３つに分けて演算することにより、演算回数を改善して処理の簡素化を図り、得られた第１の相関値と第２の相関値を用いてこれら相関値の差を算出している。この演算回数の改善により、ハードウェアの回路構成も改善する。これは、回路の実装面積を大幅に削減するとともに、回路による消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできる。
【図面の簡単な説明】
【図１】本発明に係るスペクトラム拡散方式受信装置を携帯電話に適用した際の概略的な構成を示すブロック図である。
【図２】図１に用いた同期保持回路および遅延同期ループの基本構成を示すブロック図である。
【図３】図２の比較に用いた従来の同期保持回路および遅延同期ループの基本構成を示すブロック図である。
【図４】図３の相関値計算部の概略的な構成を示すブロック図である。
【図５】図１の携帯電話に供給される受信系列と生成した同期系列との関係を示すタイミングチャートである。
【図６】図５のタイミング関係において、符号の同期と同期ずれの関係を模式的に示す図である。
【図７】図２の同期保持回路に適用する相関値計算部の第１の実施例における構成を示すブロック図である。
【図８】図２の同期保持回路に適用する相関値計算部の第２の実施例における構成を示すブロック図である。
【図９】図８の相関値計算部における第２の実施例の変形例の構成を示すブロック図である。
【図１０】図２の同期保持回路に適用する相関値計算部の第３の実施例における構成を示すブロック図である。
【図１１】図10の相関値計算部における第３の実施例の変形例の構成を示すブロック図である。
【符号の説明】
10 携帯電話
12 空中線
14 仮復調部
16 発振器
18 符号発生器
20 同期調整部
22 復調部
20c 同期保持回路
202 相関値計算部
【発明の属する技術分野】
本発明は、スペクトラム拡散方式受信装置ならびに同期保持回路および同期保持方法に関し、特に、受信信号における拡散符号の符号位相に対して発生させた信号における拡散符号、すなわち同期符号の符号位相を捕捉することにより同期が確立されたのち、この捕捉した符号の同期を維持する、たとえばCDMA方式の受信装置などに適用して好適なものである。
【０００２】
【従来の技術】
近年、移動通信システム方式の一つとして単位周波数あたりの電力が小さく済み、干渉や妨害に対して強いスペクトラム拡散通信方式が注目されている。その方式の中でも、現在、符号分割多元接続（Code Division Multiple Access: CDMA ）方式は脚光をあびている。一般的に、この方式を用いた装置は、通信する情報をディジタル化して、たとえば PSK（Phase Shift Keying）変調を施し、この変調したデータを疑似雑音符号（Pseudorandom Noise code:以下、PN符号という）などの拡散符号を用いて広帯域にし、この信号を無線周波数の信号にして送信を行う。また、この方式の受信は、受信した信号に対して送信において使用した拡散符号と同一の符号を用いて逆拡散を行い、上述した変調に対するディジタル復調を施して、通信情報の再現を行っている。
【０００３】
この種のシステムでは通信を行う際に、受信装置の同期信号と受信信号の搬送波と同調させるだけでなく、上述した手順で通信を行うことから、送信側の拡散符号（すなわち、受信系列）と受信側の拡散符号（すなわち、同期系列）との符号同期も所定の範囲内に捕捉する同期捕捉も行っている。同期捕捉には、たとえば特開平8-32547 号公報や特開平9-55716 号公報に記載されたように各種の手法が提案されている。同期捕捉されている場合には、さらに捕捉した符号の同期を保持するように両者の符号系列の同期追従が行われる（同期保持モード）。この同期追従とは、送信側と受信側に備えた発振器が独立に発振した信号をタイミングに用いてPN符号を発生させていることから生じるチップ位相のずれを補正することである。この他にも同期追従をもたらす原因にはフェージングやマルチパス等によっても生じることがある。これが生じると、受信状態は不安定な状態として現れる。
【０００４】
より安定な受信を行うために、受信装置は、上述したように受信系列の１チップ分に比べて十分に高い精度で同期系列のチップ位相を変動させてこの位相ずれ分を補正してやればよい。実際に、受信装置は、この補正用の構成要素として、たとえばマッチト・フィルタや遅延同期回路（Delay Locked Loop:以下、DLL という）等を適用している。
【０００５】
DLL 回路は、互いに１チップ位相分ずらして生成した２つの同期系列と、受信系列との各相関値を相関器で算出し、得られた相関値の差を同期系列と受信系列との符号位相のずれ量として検出する。DLL 回路は、検出したずれ量を基にPN符号の生成タイミングを担う発振器を制御する。このような制御から判るように、DLL 回路は、受信系列と同期系列との相関値を逐次的に算出するように構成されているので、回路構成は、マッチト・フィルタに比べて小さな規模で済ますことができる。DLL 回路は集積化にも適している。
【０００６】
【発明が解決しようとする課題】
ところで、移動体端末機には、ユーザの要望、たとえば安価、携帯性、および電池の長寿命化等という要望に対応してより一層の部品点数の削減（高集積化）、小型軽量化、および省電力化が望まれている。移動体端末機は、個々の製品の特色を出すために様々な機能の追加も行われている。
【０００７】
しかしながら、このような状況から、移動体端末機は、たとえば前述したDLL 回路を単に集積化させても要求を満たすことが難しくなりつつある。
【０００８】
本発明はこのような従来技術の欠点を解消し、同期追従の際に検出する符号位相のずれおよびそのずれ補正を従来の構成よりも小さく済ませることのできる同期保持回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上述の課題を解決するために、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第１の信号の符号系列の値を２倍にする逓倍手段と、第２の信号と第３の信号とを切替選択する第１の選択手段と、複数の入力信号の中から一入力信号を選択する第２の選択手段と、第２の信号の符号位相および第３の信号の符号位相に応動して第１の選択手段および第２の選択手段の切替選択を制御する第１の切替制御手段と、第１および第２の選択手段からそれぞれ供給される信号を基に相関演算する乗算手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第３の選択手段と、この第３の選択手段の切替選択を第２の信号と第３の信号の値の比較判断により行う第２の切替制御手段と、第３の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第２の選択手段には、逓倍手段の出力と第１の信号とを供給し、第３の選択手段には、固定値出力手段と乗算手段からの信号をそれぞれ供給する。
【００１３】
また、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、この制御系列生成手段を第２の信号の符号位相と第３の符号位相に応動して制御する制御手段と、第１の信号の符号を反転する第２の反転手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力を反転する第３の反転手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、第２の反転手段の出力、逓倍手段の出力、第３の反転手段の出力および固定値出力手段の出力を供給し、制御系列生成手段からの制御系列に応動して選択する。
【００１４】
また、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、この制御系列生成手段を第２の信号の符号位相と第３の符号位相に応動して制御する制御手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力を反転する第３の反転手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、逓倍手段の出力、第３の反転手段の出力および固定値出力手段の出力を供給し、制御系列生成手段からの制御系列に応動して選択する。
【００１５】
さらに、上述の課題を解決するための本発明の他の態様による同期保持回路は、情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、この符号発生手段が出力する符号系列を第２の信号にし、第１の信号と第２の信号の拡散符号系列の位相を同期させる同期保持回路において、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正してタイミング供給手段を制御する補正制御手段を含み、補正制御手段は、第２の信号の符号位相を遅延させるとともに、第２の信号を反転する遅延反転手段と、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、遅延反転手段からの出力を第３の信号とした際にこの第３の信号と第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、この演算手段の出力する相関値の差に基づいて位相差を補正する制御をタイミング供給手段に施すタイミング制御手段とを含み、演算手段は、第２の信号と第３の信号の値の比較判断により切替制御を行う第２の切替制御手段と、第２の信号の符号位相と第３の符号位相に応動して第２の切替制御手段を制御する制御手段と、第１の信号の符号系列の値を２倍にする逓倍手段と、この逓倍手段の出力と第２の信号とを基に相関演算する乗算手段と、所定の値を出力する固定値出力手段と、複数の入力信号の中から一入力信号を選択する第４の選択手段と、この第４の選択手段の選択結果とこの選択結果の一つ前の保持した値を加算し、この加算結果を累算する累算手段とを含み、第４の選択手段には、第１の信号、乗算手段の出力、および固定値出力手段の出力を供給し、第２の切替制御手段からの切替信号に応動して選択する。
【００１８】
【発明の実施の形態】
次に添付図面を参照して本発明によるスペクトラム拡散方式受信装置の実施例を詳細に説明する。
【００１９】
本発明のスペクトラム拡散方式受信装置は、同期保持手段の一つの演算手段に受信系列（第１の信号）、同期系列（第２の信号）および同期系列を遅延反転させた遅延反転系列を供給し、受信系列と同期系列との相関を示す第１の相関値と、受信系列と遅延反転系列との相関を示す第２の相関値との差を算出する。この算出結果は第１の信号と第２の信号における符号位相のずれを反映している。タイミング制御手段は、供給される算出結果を用いてタイミング供給手段に制御信号を出力することにより、タイミング供給手段の動作を制御する。この結果、タイミング供給手段の出力信号に基づいて符号発生手段が所定の拡散符号系列を生成するので、第１の信号の符号位相に第２の信号の符号位相を追従させることができるようになる。
【００２０】
本発明を適用した実施例のCDMA方式の携帯電話10の受信部の構成および動作について図１〜図11を参照しながら説明する。実施例のCDMA方式の携帯電話10には、図示しない送信部が備えられている。本実施例では、CDMA方式の携帯電話における受信部が主要な構成・動作となることから、説明の簡素化のため以下、受信部を中心に説明する。携帯電話10には、図１に示すように、空中線（アンテナ）12、仮復調部14、発振器16、符号発生器18、同期調整部20、および復調部22が含まれている。
【００２１】
空中線12は、発信者の送信装置、基地局を介して送信された電波を受信するアンテナである。空中線12での受信信号には、１次および２次変調された送信情報が含まれている。空中線12は仮復調部14に接続されている。
【００２２】
仮復調部14には、高周波増幅器14a 、周波数変換部14b 、１次復調器14c 、および整合部14d が備えられている。仮復調部14は、変調された受信信号の搬送波を除き、１次変調された信号を復調する機能を有する。高周波増幅器14a は、空中線12を介して供給される受信信号を後段の処理に適した信号レベルに増幅するアンプである。高周波増幅器14a は、増幅した受信信号を周波数変換部14b に出力する。
【００２３】
周波数変換部14b は、受信信号の周波数をベースバンドに変換する機能を有する。周波数変換部14b は、ベースバンドにした受信信号を１次復調器14c に供給する。１次復調器14c は、送信側で行った１次変調を復調する復調器である。１次復調器14c には、１次変調形式に対応して、たとえば、PSK 復調器等が用いられる。１次復調器14c は１次復調した信号を整合部14d に出力する。整合部14d は、供給される１次復調した信号を同期調整部20および復調部22で用いる受信系列にする信号の入出力整合機能を有する。整合部14d は、図示しないが入力信号を所定のタイミングでサンプリングするサンプリング部と、サンプリングした値（すなわち、チップレベル）を量子化するA/D 変換部とを備える。整合部14d は、受信した１次復調した信号をこのチップレベルの量子化により所定の符号長の数値にする。これが受信系列14A である。整合部14d は、受信系列14A を同期調整部20および復調部22にそれぞれ供給する。
【００２４】
発振器16には、たとえば、電圧制御発振器（VCO: Voltage-Controlled Oscillator）を用いる。VCO は、一般に印加する電圧に応じて発振周波数を変化させる。発振器16は、後述する同期保持回路20c の制御対象である。発振器16は、符号発生器18の出力する符号の位相の制御が行える程度の精度を有するものである。
【００２５】
符号発生器18は、送信時に用いた拡散符号系列と同一の符号系列を同期系列18A として生成する。符号発生器18は、所定の演算により、拡散符号系列として、たとえば、疑似雑音符号（PN符号）を生成する演算器を含む。演算器には、たとえば、線形帰還シフトレジスタを用いる。線形帰還シフトレジスタにすべて0 以外の初期値を与えてPN符号の一つである、いわゆる、M 系列を拡散符号として生成する。符号発生器18は、発生した拡散符号を記憶するメモリも備える。符号発生器18は発振器16から供給される信号のタイミングに応じてたとえば、PN符号を同期調整部20と復調部22に供給する。
【００２６】
同期調整部20には、切替スイッチ20a 、同期捕捉回路20b 、同期保持回路20c 、および発振器20d が備えられている。切替スイッチ20a には端子a に仮復調部14からの受信系列14A が供給される。切替スイッチ20a には、後述する切替信号22A も供給される。切替スイッチ20a は、切替信号22A に応じてスイッチを切り換える。切替スイッチ20a の端子b は同期捕捉回路20b に接続されている。また、切替スイッチ20a の端子c は同期保持回路20c に接続されている。
【００２７】
同期捕捉回路20b は、切替スイッチ20a を介して供給される受信系列14A と符号発生器18からの同期系列18A との符号同期が所定の同期制御範囲内にあるかどうかの判定に相関器を用いる。この相関器には、たとえば、スライディング相関器がある。同期捕捉回路20b は、相関器の符号同期の捕捉が得られるまで符号の半周期を最小単位に符号発生器18に出力する。このとき、符号発生器18は同期捕捉回路20b からの出力を制御信号として用い、この制御により最小単位ずつずれたPN符号を出力する。同期捕捉回路20b は、この出力に際してこの最小単位のずらしタイミングを発振器20d から取り込む。
【００２８】
同期保持回路20c には、図２に示すように、遅延反転部200 、相関値計算部202 、および制御値算出部204 が備えられている。遅延反転部200 は、供給される信号の位相を所定の量だけ遅らせる回路を含んでいる。遅延反転部200 は、図示しないが本実施例で符号発生器18から供給される同期系列18A の符号一つの時間を符号周期とし、この符号周期分だけ遅らせる遅延器と、この遅延した同期系列18A の符号を反転する反転器とを有している。この反転器は、供給される信号やビットデータを扱い、入力データのレベル、または正負の符号（符号の値の極性）を反転する回路である。この反転器は、同期系列18A が 0と1 の２値をとる適用例ではレベル反転を行うように構成され、-1と+1の２値をとる適用例では極性の反転を行うように構成される。遅延反転部200 は、同期系列18A を遅延反転させ、この出力を同期系列18B として相関値計算部202 に送る。なお、遅延反転部200 は遅延量をたとえば、電圧、量子化した情報として出力する機能をもたせてもよい。図示しないが遅延反転部200 はこの情報を制御値算出部204 に出力してもよい。
【００２９】
相関値計算部202 は、本発明の特徴を備えた構成を含んでいる。相関値計算部202 には、同期系列18A と遅延反転された同期系列18B が供給されるとともに、受信系列14A も供給される。相関値計算部202 には、受信系列14A と同期系列18A 、受信系列14A と同期系列18B 、およびそれぞれの相関値の差を累算する構成が用いられている。相関値計算部202 は、演算を符号毎に逐次的に行ってもよいし、所定の符号区間毎にまとめて演算してもよい。より具体的な構成は、後段で詳述する。相関値算出部202 は、累算した相関値の差を制御値算出部204 に出力する。
【００３０】
制御値算出部204 は、具体的に図示しないが累算した相関値の差に補正を施して発振器16に供給する制御値を生成する機能を有する。制御原理については後段で詳述する。まず、真の同期タイミングの位置は、受信系列14A と同期系列18A が一致しているとき、同期系列18A と同期系列18B の差である符号周期の半値幅分ずらした位置に相当する。累算した相関値の差の半値は受信系列14A と同期系列18A とがずれていることから同期タイミングの位置もずれている。基本的に累算した相関値の差の半値と符号周期の半値との差が、受信系列14A と同期系列18A に伴って生じる同期タイミング位置のずれ分になる。この差が制御量に相当する。この原理を実現するように、制御値算出部204 には、たとえば累算した相関値の差と符号周期との間の差を算出する減算器と、算出した値に1/2 を乗算する乗算器と、乗算器の出力を電圧または制御値に変換する変換部とを有する。制御値算出部204 は、算出した制御値を発振器16に出力する。これにより、発振器16、符号発生器18および同期保持回路20c でループが形成される。なお、前述した符号周期は、遅延反転部200 からの遅延周期の値を用いてもよい。
【００３１】
図１に戻って、復調部22には、逆拡散部22a 、インターフェース回路22b 、および音声復号部（D/A ）22c が備えられている。逆拡散部22a は、仮復調部14からの受信系列14A に逆拡散を施す逆拡散回路（図示せず）を有する。逆拡散部22a には符号発生器18から同期系列18A が供給されている。逆拡散回路は、受信系列18A に逆拡散処理を行う際に同期系列18A を用いる。逆拡散部22a は両系列の比較を行い、通信情報を再現してインターフェース回路22b および音声復号部22c に出力する。逆拡散部22a での出力形式は、通常、送信装置における伝送ビットの形式をとる。逆拡散部22には、詳細に図示しないがしきい値判定部220 を備えてもよい。しきい値判定部220 は、受信系列14A と同期系列18A の拡散符号の位相を、たとえば比較して位相差分を信号レベルで表す。さらに、しきい値判定部220 は、信号レベルが同期捕捉範囲にあるかどうかあらかじめ設定しておいたスレッショルドレベルと比較し、判定する判定回路を有する。判定回路は、判定に応じた切替信号22A を切替スイッチ20a に出力する。この結果、同期捕捉と同期保持のモードが切り替えられる。
【００３２】
インターフェース回路22b は、ディジタル信号を出力する回路である。インターフェース回路22b には、逆拡散部22a から得られた伝送ビット列を所定の情報ビット列に変換する処理回路が備えられている。伝送ビット列は、前述したように送信装置で用いる符号と同じ形式である。この形式には、情報ビットを冗長化させる、たとえば、畳込み符号やリードソロモン符号等がある。また、このような伝送ビット列が供給されることを利用してインターフェース回路22b には誤り訂正処理回路を設けてもよい。インターフェース回路22b は、データ通信等に用いて好適なものである。
【００３３】
音声復号部22c は、伝送ビット列を復号するとともに、復号したデータをアナログ信号にして出力する回路である。音声復号部22c には、逆拡散部22a から得られた伝送ビット列を復号する復号回路を有する。また、音声復号部22c は、復号したデータをアナログ信号に変換するD/A 変換回路が備えられている。アナログ信号の形式は、音声信号に限定されない。復調部22は、前述したように復調してインターフェース回路22b および音声復号部22c から各種対応した復号信号を出力する。
【００３４】
本実施例の同期保持回路20c に対する構成の比較を図３および図４を用いて行う。図３の同期保持回路30は、従来の構成を示している。発振器16、および符号発生器18は、本実施例と共通する構成である。また、同期保持回路30に供給される入力信号は、本実施例と同じ信号であり、同じ参照符号で示す。同期保持回路30は、遅延器300 、相関値計算部302, 304および制御値算出部306 を含む。遅延器300 は、符号発生器18からの同期系列18A を符号の位相を１位相分遅延させる回路で、遅延器200 と同じである。遅延器300 は、供給される同期系列18A を遅延して同期系列18B にして相関値計算部304 に送る。
【００３５】
相関値計算部302, 304は、それぞれ、受信系列14A と同期系列18A 、受信系列14A と同期系列18B の相関値を算出するように、図４の構成を用いている。相関値計算部302, 304は同じ構成なので、相関値計算部302 について構成を概略説明する。相関値計算部302 は、乗算器302a、加算器302b、および累算器302cを有している。乗算器302 は供給される受信系列14A と同期系列18A の２入力同士を乗算する構成を備えている。加算器302bは一端側に乗算器302aからの出力と他端側に累算器302cからの出力とを加算する回路を有する。加算器302bはこの加算結果を累算器302cに出力する。塁算器302cは加算結果を保持した値に累算させるとともに、累算結果を加算器302bに乗算器302aの出力タイミングに合わせて出力する構成を持つ。図４が示すように、加算器302bと累算器302cで帰還ループを形成している。累算器302cは、累算結果を算出の都度出力してもよいが、所定の期間中にわたる累算した結果を相関値として出力させるとよい。
【００３６】
制御値算出部306 は、供給された２つの相関値の差を算出するとともに、算出した差を制御値として使用可能な形式の信号にする回路を有する。
【００３７】
図２と図３の構成からの比較を簡単に説明する。従来の同期保持回路30は、受信系列14A と同期系列18A 、受信系列14A と同期系列18B の相関値をそれぞれ算出するため、２つの相関値計算部302, 304を用いている。これに対して、本実施例の同期保持回路20c には、受信系列14A の他に、相関の対象となる同期系列18A, 18Bの両方とも相関値算出部202 に供給されている。そして、相関値計算部202 は、この一つだけで相関値計算部302, 304の相関値をそれぞれ算出するだけでなく、これらの差も算出している。この比較から明らかなように、同期保持回路20c は、従来の同期保持回路30に比べて相関値算出部を半分で済ませている。本実施例はこの構成を用いることにより、構成の冗長性を改善し、同期保持回路を従来よりも小さい実装面積で行える。また、本実施例の同期保持回路20c は、相関計算を一つのブロックで行うことから、従来の構成ように複数の相関器を有する場合、各相関器の特性を厳密に揃える調整・出力信号の直線性等の煩雑な作業もなくすことができる。より具体的な構成は後述する。
【００３８】
具体的な構成を示す前に、本実施例の同期保持回路20c の動作原理について図５の符号位相と同期関係および図６の模式図を参照しながら説明する。受信系列14A,同期系列18A, 18Bは同じ拡散符号系列であることは前述した通りである。この拡散符号系列は、図５に示す一つの符号周期Δを k個まとめて表される。符号系列同士の相関は、k 個の繰返しを用いて行う。このことから、相関長は kΔということができる。拡散符号系列は、個々の符号の区別に符号番号n を用いる。受信系列14A のR[n], 同期系列18A, 18BのS[n]は個々の符号番号n での値である。これら拡散符号系列の相対的なサンプリング間隔の大きさは、 aで表す。また、図５の受信系列14A のサンプリングは、拡散符号の周期の半分で a＝1/2 、すなわち２倍のオーバーサンプリングを行っていることを示している。本実施例では、特に、受信系列14A をサンプリングして得られた系列をサンプリング系列r[t]で表す。記号t は時間を示す。したがって、サンプリングに基づいて表す時間t は、 aΔでも表される。
【００３９】
受信系列14A と携帯電話10で生成した同期系列との符号位相のずれを検出するため、受信系列14A に対して符号位相量が｜ aΔ｜ずつずれた２つの同期系列を生成する。すなわち、受信系列14A に対して符号位相が-aΔの場合に対応する同期位相18A を、たとえば、符号発生器18で生成する。そして、他方の同期系列18B は、同期系列18A を遅延反転部200 で遅延量Δだけ遅延させる。この結果、同期系列18B は受信系列14A に対して符号位相が+aΔ分だけ遅延した符号系列になる。
【００４０】
図５に示す受信系列14A に対するサンプリングが２倍のオーバーサンプリングを行っていることから、この場合の符号位相のずらし量は a＝1/2 となる。この同期系列18A, 18Bを用いて、受信系列14A との相関値を算出する。受信系列14A と同期系列18A との相関値をC1、受信系列14A と同期系列18B との相関値をC2とすると、相関値C1, C2は、サンプリング系列r[t]と受信系列S[n]の乗算結果の総和として、それぞれ、式(1) 、式(2)
【００４１】
【数１】
【００４２】
なお、サンプリング系列r[t]は、受信系列14A の値R[t]の確率的な表現で、この値は２値に限定されない。
【００４３】
次に相関長 kΔの関係について説明する。説明を簡単化するため、それぞれ、サンプリング系列r[-aΔ] から r[(k-1-a)Δ] 、r[+aΔ] から r[(k-1+a)Δ] 、同期系列において相関長毎に繰り返される符号をS[0]からS[k-1]を用いて相関を求める。すなわち、処理開始するオフセット分を表す変数N をゼロに設定する。これにより、式(1) および式(2) は
【００４４】
【数２】
【００４５】
ここで、相関長 kΔ毎に符号が繰り返されることから、任意の時刻t における符号を符号番号n で表すことができる（剰余として、 n＝mod(N, kΔ) ）。これにより、受信系列R[n]、同期系列S[n]は、k 個で表すこともできる。
【００４６】
相関値C1から相関値C2を減算すると、式(3) および式(4) を用いて、式(5)
【００４７】
【数３】
【００４８】
ところで、同期保持のモードでは算出した相関値の差CDがゼロでない値をとる場合がある（図６(b) を参照）。時間に対する相関値の曲線60は実線で示すように実際、平行移動はしない。しかしながら、受信系列と同期系列の同期関係に着目して見ると、破線で示す相関値の曲線62で同期をとった場合に相当している。このときの同期タイミングは位置Sfになる。同期に関して先の一致した位置Stと位置Sfの差が同期のずれΔs である。図６(b) の場合、受信系列14A に対して同期系列の同期が遅れたタイミングにあることを示している。同期のずれΔs は、たとえば同期のずれ方向を正負の符号で表すことができる。本実施例では制御値算出部204 において供給される相関値の差CDから同期のずれΔs を換算するとともに、同期のずれΔs を補正するように制御値を生成する。また、同期のずれ方向を戻すように一定の制御値を出力するようにしてもよい。発振器16は、供給される制御値に応じて発振周波数を変化させる。符号発生器18は、前述したように発振器16からの信号をタイミングにして符号発生するので、受信系列と同期系列との同期を保持するように動作することになる。
【００４９】
次により具体的な同期保持回路20c の第１の実施例について図７を用いて説明する。本実施例は、同期保持回路20c のうち、相関値計算部202 の特徴を説明する。相関値計算部202 には、セレクタ202a、系列カウント制御部202b、乗算器202cおよび累算部202dが備えられている。
【００５０】
セレクタ202aは、２入力１出力を切替信号に応じて切り替えるスイッチである。本実施例でセレクタ202aは、符号発生器18からの同期系列18A とこの同期系列18A を遅延反転させた同期系列18B が供給される。セレクタ202aは、乗算器202cに選択を出力する。系列カウンタ制御部202bは、同期系列カウンタを含む。図２に図示していないが系列カウンタ制御部202bには、同期系列カウンタの初期値20A とともにクロックが供給される。初期値20A は開始時の符号の系列番号n である。系列番号n は相関長 kΔ内（ k個）のいずれか一つが該当する。系列カウンタ制御部202bは、セレクタ202aに供給する切替信号を出力する。切替信号は、 1/2Δ毎に選択対象を切り替える。
【００５１】
乗算器202cは、２入力の信号に乗算を施す演算回路である。２入力は、それぞれ受信系列14A と同期系列18A, 18Bのいずれか一方の選択された同期系列である。乗算器202cは、このように乗算することで相関値C1, -C2 を交互に累算部202dに出力する。累算部202dは、加算器2020および累算器2022を含む。特に、累算器2022は、累算結果を一時保持し、乗算器202cからの出力が加算器2020の一端202A側に供給された際に同期して保持した累算結果を加算器2020の他端202B側に出力する。累算器2022は、あらかじめ設定した累算回数を終了すると、相関値の差の総和が得られる。これらを含む相関値計算部202 は、この算出した相関値の差CDを制御値算出部204 に出力する。
【００５２】
前述した原理で相関値の差CDは、乗算結果の総和で表される相関値C1, C2をそれぞれ、求めた後、相関値C1, C2の差を演算する手順を説明した（式(5) を参照）。しかしながら、演算の手順は、この方法に限定されるものでなく、交互に得られる相関値C1, C2を算出し、相関値C1, C2の所定の回数の累算結果から、相関値C1, C2の差を求めても同じ結果が得られる。この後者の関係は式(6)
【００５３】
【数４】
【００５４】
セレクタ202aから供給される同期系列と受信系列14A を乗算器202cで乗算すると、個々の対の相関値を算出することになる。累算部202dでこの相関値に付された符号を考慮して加算し、累算すると、相関値の差CDが一つの相関値計算部202 で得られる。これにより、回路構成の冗長性を改善することができる。さらに、回路規模の縮小により、消費電力も抑えることができるようになる。
【００５５】
次に同期保持回路20c の第２の実施例について図８を参照しながら説明する。先の実施例の構成要素と共通する部分には、同じ参照符号を付して説明を省略する。同期保持回路20c の特徴である本実施例の相関値計算部202 には、セレクタ202a、系列カウント制御部202b、乗算器202cおよび累算部202dの他に、倍数器202e、セレクタ202f、固定値出力部202g、セレクタ202h、および比較回路202iが備えられている。
【００５６】
倍数器202eは、入力を２倍にする演算器である。入力信号が符号系列のようにディジタル信号の場合、倍数器202eにはシフトレジスタが用いられる。特に、２値符号に適用するとき、シフトレジスタは桁を上位の桁に１つシフトさせるだけで容易に出力を２倍のデータにする。倍数器202eには、受信系列14A が供給される。倍数器202eは、出力端とセレクタ202fの入力端を接続している。
【００５７】
セレクタ202f, 202hは、ともに２入力１出力の切替スイッチである。セレクタ202hについては後段でさらに説明する。セレクタ202fは、受信系列14A を入力端の一方の側に入力し、他方の側の入力端が倍数器202eと接続関係にある。セレクタ202fは、セレクタ202aと同様に系列カウント制御部202bからの切替信号に応じて切り替えを行うように構成されている。ただし、図８に示すように系列カウント制御部202bが、たとえば、カウント値をセレクタ202a, 202fに出力するだけのような場合、セレクタ202fは、単なる切替スイッチではなく、カウント値に応じて出力を選択する機能を有していることは言うまでもない。セレクタ202fは、出力端と乗算器202cの一端20C 側とをつないでいる。固定値出力部202gは、あらかじめ設定した値だけを出力する回路である。設定する値としては、「0 」である。
【００５８】
セレクタ202hは、セレクタ202hの一方の入力端20D と乗算器202cの出力端を接続し、セレクタ202hの他方の入力端20E と固定値出力部202gの出力端を接続している。セレクタ202hは、この入力した乗算器202cの出力と固定値出力部202gの出力を比較回路202iからの切替信号に応じて切り替えて、累算部202dに出力する。
【００５９】
比較回路202iは、２つの信号を比較し、比較結果が等しいかどうかに対応した信号を出力する回路である。本実施例では、比較回路202iには、同期系列18A, 18Bが供給される。比較回路202iは、同期系列18A, 18Bの符号をΔ/2毎に比較し、比較結果に応じた信号をセレクタ202hの切替信号としてセレクタ202hに出力する。
【００６０】
本実施例における相関値計算部202 の動作を説明する。受信系列14A は倍数器202eとセレクタ202fに供給される。倍数器202eで２倍にした受信系列14B がセレクタ202fに供給される。系列カウント制御部202bに供給される初期値20A に応じて切替信号を生成する。初期値20A がたとえば、系列番号n において、 n＝0 （初項）または n＝k-1 （終項）のとき、受信系列14A をそのまま出力するように系列カウント制御部202bで切替信号が生成される。系列番号 n≠0 ≠k-1 のとき、倍数器202eからの受信系列14B を出力するように系列カウント制御部202bで切替信号が生成される。
【００６１】
この切替信号は、セレクタ202aにも供給されている。セレクタ202aは供給される切替信号に応じて同期系列18A, 18Bのいずれかを選択する。同期系列18A, 18Bの互いの周期の差を 1Δとする場合、２倍のサンプリングしているのでサンプリング間隔a はΔ/2になる。したがって、 1Δを2aΔで表すことができる。この関係を用いれば、[(n+1-a)Δ] ＝[(n+2a-a) Δ] ＝[(n+a)Δ] と整理される。サンプリング値r[t]は、これにより、
【００６２】
【数５】
【００６３】
この関係にあるとき、図５の各系列のタイミング関係を見ると、一致している区間と一致していない区間とがある。それぞれの区間での相関値を算出し、この相関値の差CDを求めると、式(8)
【００６４】
【数６】
【００６５】
式(8) の第２項を第３項の総和の範囲に合わせると、相関値の差CDは、
【００６６】
【数７】
【００６７】
【数８】
【００６８】
【数９】
この関係式(11)を式(10)に適用すると、式(12)
【００６９】
【数１０】
【００７０】
式(12)を実現するように、セレクタ202fは供給される式(12)の第１項および第２項に対応した受信系列14A と、第３項に対応した受信系列14B とを選択して乗算器202cに出力する。受信系列14A はサンプリング系列に相当している。乗算器202cには、セレクタ202aにより選択した同期系列が供給される。供給される各系列の乗算を行うとともに、式(12)の第３項のδに対応する処理を比較回路202iで行う。比較回路202iではこの比較に同期系列18A, 18Bを用いている。この比較回路202iでは、相前後する符号の値の比較結果がセレクタ202hに供給される際に、セレクタ202hでは相関値が同じになる場合、固定値出力部202gの出力「0 」が選択され、それ以外のとき乗算器202cの出力が選択される。累算部202dでの累算により相関値の差CDが得られる。この構成では、先の実施例における2k回 /Δの演算に比べて式(12)から明らかなように(k+1) 回/ Δで済ませることができる。これにより、消費電力の削減が可能になる。
【００７１】
この第２の実施例の変形例について図９を参照して説明する。この変形例の相関値計算部202 は、図９に示すように第２の実施例の構成のうち、セレクタ202a, 202fが省略された構成である。参照符号は同じものを用いている。相関値計算部202 において乗算器202cには、受信系列14A に倍数演算が施された符号系列と同期系列18A とが供給される。乗算器202cの乗算結果がセレクタ202hに供給される。セレクタ202hには、この他に、受信系列14A および固定値出力部202gから「0 」が供給されている。
【００７２】
この３入力は比較回路202iの切替信号に応じて行われる。比較回路202iではこの３入力の選択に対応するため３値の切替信号を生成する。３値の分類条件は、式(12)の３項に対応している。すなわち、第１項の系列番号が初項、第２項の系列番号が終項で、それぞれ系列番号の値を「0 」、「1 」と異なる値に固定する。式(12)の第１項または第２項が0 になる。このように固定することにより、拡散符号系列の平衡が保たれる。比較結果が初項を示している場合、比較回路202iで切替信号がセレクタ202hでの選択を固定値出力部202gからの信号、すなわち「0 」を選択するように生成される。また、比較結果が終項を示す場合、比較回路202iで切替信号がセレクタ202hでの選択を受信系列14A をそのまま出力するように生成される。これ以外の場合、第３項に対応し個々の演算結果を出力するように切替信号を生成する。この切替信号に応じて入力を切り替えて累算部202dに供給することにより相関値の差CDが得られる。
【００７３】
このように構成しても、相関値の差CDの得られることが判った。この構成は、第２の実施例の構成よりも構成要素を少なくできるので、相関値計算部202 の構成の簡素化に寄与する。回路規模をさらに小さくでき、消費電力の改善に寄与できる。
【００７４】
次に同期保持回路20c の第３の実施例について図10の相関値計算部202 を参照しながら説明する。これまでの実施例で用いたと同じ構成要素には同じ参照符号を付して説明を省略する。本実施例では、第２の実施例の変形例と同様に一つのセレクタ202hで供給される信号の選択に対応する。そして、新たに反転器202j, 202kを構成に含めている。また、比較回路202iの代わりに、制御系列生成部202mを用いている。さらに各要素を説明する。反転器202j, 202kは、入力した符号の数値の正負を反転させる回路を有する。ここで用いる反転器は、たとえば、レジスタを含んでいてもよい。一旦、２値符号で表した値をこのレジスタに取り込んだ後、ビット毎に反転させる。
【００７５】
制御系列生成部202mは、同期系列18A, 18Bの２つの符号系列の差を算出し、この算出結果を制御系列として生成する演算回路である。具体的に示すと、制御系列生成部202mは同期系列18A の値S-、同期系列18B の値S+として(S- −S+) の演算を行う回路を有する。この演算結果は、この場合も正負、0 の３値形式になる。また、演算を行わず、あらかじめ同期系列の２入力に応じて演算結果を、たとえばROM に書き込んでおくようにしてもよい。この場合、逐次計算を行わずに済むので消費電力を抑えることができる。
【００７６】
ところで、セレクタ202hは５つの信号を供給する信号ラインと接続している。この５つの信号を選択するように制御系列生成部202mは切替信号を３ビットで表し、セレクタ202hに供給する。
【００７７】
このような構成・接続を行っている相関値計算部202 の動作を説明する。本実施例で用いる制御系列は、制御系列生成部202mで生成される。差(S- −S+) は、前述したように３値で、式(12)の第３項に対応している。この他、式(12)の第１項および第２項に対応した入力をも選択することになる。この２項の対応には、系列カウント制御部202aからの制御信号としてカウント値が供給されるようにしてもよい。また、この２項（初項、終項）の対応関係を示す情報でもよい。
【００７８】
ここで、さらに制御系列について説明する。制御系列は、各同期系列の値およびその差を{S-, S+, (S-−S+)}で表す。制御系列には、次の４種類がある。２進数で表すと、{0, 0, 00}, {0, 1, 11}, {1, 0, 01}, {1, 1, 00}という関係が得られる。差を10進数で表すと、「00」＝0,「11」＝-1, 「01」＝+1を示す。このような制御系列および前述した２項の選択も加味して、切替信号は３ビットで表す。セレクタ202hにおける切替信号と出力選択との関係は、初項を示す情報が供給されたとき、制御系列の値にかかわらず、受信系列14A をそのまま出力する選択、終項を示す情報が供給されたとき、制御系列の値にかかわらず、受信系列14A をそのまま出力する選択、制御系列の値が正のとき、倍数器202eの出力の選択、制御系列の値が負のとき、反転器202kの出力の選択および制御系列の値が0 のとき、固定値出力部202gの出力の選択を、それぞれ行う。
【００７９】
このようにセレクタ202hで出力選択した値を累算部202dに供給すると、式(12)で表した相関値の差CDが得られる。本実施例は、このように構成するとともに、同期系列が十分に短い場合、制御系列生成部202mに演算結果を記憶させておくことが可能になる。この制御系列生成部202mは、先の第２の実施例に用いた比較回路202iに比べて小さい実装面積で済ませることができる。これにより回路規模をより小さくすることができる。
【００８０】
次に第３の実施例の変形例について図11を参照して説明する。この変形例の相関値計算部202 は、図11に示すように第３の実施例の構成のうち、反転器202jが省略された構成である。参照符号は同じものを用いている。固定値出力部202gからは「0 」が供給されている。
【００８１】
相関値計算部202 の動作を説明する。また、相関をとる区間の拡散符号系列は、初項を0,終項を1 に設定する。この場合、相関検出区間は、同期系列の１周期に対応する。これにより、同期系列S[0]＝0,終項 S[k-1] ＝1 に固定される。固定する初項、終項の関係は、この逆でもよい。
【００８２】
ところで、これまで同期系列として[0,1] の２値をとる場合を説明してきたが、本実施例では、同期系列に[-1,1]の２値をとるものとする。同期系列に[-1,1]の２値をとる場合、式(12)における第１項および第２項の演算は、サンプリング系列r[t]の値に-1または+1を乗算することに相当する。この処理は、以下の切替信号を生成することで代用している。すなわち、制御系列生成部202mにおいて、たとえば供給されるカウント値が0 、かつ同期系列18A が初項の入力タイミングでは、セレクタ202hを介して受信系列14A が制御系列にかかわらず選択されるように切替信号が生成される。また、たとえば、供給されるカウント値が(k-1) 、かつ同期系列18A が終項の入力タイミングでは、セレクタ202hを介して固定値出力部202gからの出力が制御系列にかかわらず選択されるように切替信号が生成される。
【００８３】
そして、式(12)の第３項に対応する演算は、同期系列の値S-, S+が+1, -1のとき、サンプリング系列の値r[t]を２倍した、倍数器202eからの出力を選択することに相当する。また、この演算は、同期系列の値S-, S+が-1, +1のとき、サンプリング系列の値r[t]を-2倍した、反転器202kからの出力を選択することに相当する。そして、第３項の演算においてこれら２つの場合以外の演算は、固定値出力部202gからの出力を選択することになる。この演算は、２つの同期系列の値が等しいときに相当する。これは、同期系列18A が終項の入力時の切替信号と同じである。これにより、切替信号は役割を共用できる。したがって、制御系列生成部202mは、第３の実施例に比べてこの変形例では５値から４値でセレクタ202hを切替制御できるようになる。切替信号のビットも３ビットから２ビットと少なくて済む。
【００８４】
このように変形した構成にして、反転器を一つ減らすとともに、切替信号のビットも一つ削減することにより、回路の実装面積を2/3 にすることができる。
【００８５】
以上のように携帯電話10を構成することにより、同期系列18A と遅延反転部200 を介した同期系列18B を相関値計算部202 に供給するとともに、受信系列14A と同期系列18A, 18Bとの相関値をそれぞれ算出し、相関値計算部202 だけで相関値の差までも算出し、この算出した出力を補正量として制御値算出部204 に供給することができ、制御値算出部204 で制御量を出力する。この制御により、発振器16、符号発生器18が制御されて、受信系列14A との符号同期を維持するように制御される。この制御のデータである相関値の差を一つだけで済ませることから、回路の実装面積を大幅に削減することができる。また、回路規模の低下にともなって回路の消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできるようになる。
【００８６】
なお、本発明で行う符号同期は、受信系列の同期タイミングの位置が同期系列の中央位置になっているので、復調時にこの分の受信系列の位相を考慮しておくとよい。
【００８７】
【発明の効果】
このように本発明のスペクトラム拡散方式受信装置および同期保持回路によれば、補正制御手段において符号発生手段が出力する符号系列の第２の信号と遅延反転手段を介した第３の信号を演算手段に供給するとともに、第１の信号と第２の信号, 第３の信号との相関値をそれぞれ算出し、この演算手段だけで相関値の差までも算出し、この算出した出力を補正量としてタイミング制御手段に供給することができ、タイミング制御手段で制御量を出力する。この制御により、発振手段、符号発生手段が制御されて、第１の信号との符号同期を維持するように制御される。この制御のデータである相関値の差を一つだけで済ませることから、回路の実装面積を大幅に削減することができる。また、回路規模の低下にともなって回路の消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできる。
【００８８】
また、本発明の同期保持方法によれば、第１の信号の符号位相と第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミングの供給を制御する際に、第２の信号の符号位相を遅延させ、この第２の信号の反転した第３の信号を生成して、第１の信号と第２の信号に対する相関処理により得られる第１の相関値と、第３の信号と第２の信号に対する相関処理により得られる第２の相関値とを算出する際に、第１の相関値と第２の相関値の算出する符号区間を符号区間の最初の符号、最後の符号およびこの最初の符号とこの最後の符号との間の符号の３つに分けて演算することにより、演算回数を改善して処理の簡素化を図り、得られた第１の相関値と第２の相関値を用いてこれら相関値の差を算出している。この演算回数の改善により、ハードウェアの回路構成も改善する。これは、回路の実装面積を大幅に削減するとともに、回路による消費電力も少なくすることができるので、搭載した機器のバッテリ寿命を長くすることもできる。
【図面の簡単な説明】
【図１】本発明に係るスペクトラム拡散方式受信装置を携帯電話に適用した際の概略的な構成を示すブロック図である。
【図２】図１に用いた同期保持回路および遅延同期ループの基本構成を示すブロック図である。
【図３】図２の比較に用いた従来の同期保持回路および遅延同期ループの基本構成を示すブロック図である。
【図４】図３の相関値計算部の概略的な構成を示すブロック図である。
【図５】図１の携帯電話に供給される受信系列と生成した同期系列との関係を示すタイミングチャートである。
【図６】図５のタイミング関係において、符号の同期と同期ずれの関係を模式的に示す図である。
【図７】図２の同期保持回路に適用する相関値計算部の第１の実施例における構成を示すブロック図である。
【図８】図２の同期保持回路に適用する相関値計算部の第２の実施例における構成を示すブロック図である。
【図９】図８の相関値計算部における第２の実施例の変形例の構成を示すブロック図である。
【図１０】図２の同期保持回路に適用する相関値計算部の第３の実施例における構成を示すブロック図である。
【図１１】図10の相関値計算部における第３の実施例の変形例の構成を示すブロック図である。
【符号の説明】
10 携帯電話
12 空中線
14 仮復調部
16 発振器
18 符号発生器
20 同期調整部
22 復調部
20c 同期保持回路
202 相関値計算部
Claims (5)
- 情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に前記拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、該符号発生手段が出力する符号系列を第２の信号にし、前記第１の信号と前記第２の信号の拡散符号系列の位相を同期させる同期保持回路において、該回路は、
前記第１の信号の符号位相と前記第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミング供給手段を制御する補正制御手段を含み、
前記補正制御手段は、前記第２の信号の符号位相を遅延させるとともに、前記第２の信号を反転する遅延反転手段と、
前記第１の信号と前記第２の信号に対する相関処理により得られる第１の相関値と、前記遅延反転手段からの出力を第３の信号とした際に該第３の信号と前記第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、
該演算手段の出力する相関値の差に基づいて前記位相差を補正する制御を前記タイミング供給手段に施すタイミング制御手段とを備え、
前記演算手段は、
前記第１の信号の符号系列の値を２倍にする逓倍手段と、
前記第２の信号と前記第３の信号とを切替選択する第１の選択手段と、
複数の入力信号の中から一入力信号を選択する第２の選択手段と、
前記第２の信号の符号位相および前記第３の信号の符号位相に応動して前記第１の選択手段および前記第２の選択手段の切替選択を制御する第１の切替制御手段と、
前記第１および前記第２の選択手段からそれぞれ供給される信号を基に相関演算する乗算手段と、
所定の値を出力する固定値出力手段と、
複数の入力信号の中から一入力信号を選択する第３の選択手段と、
該第３の選択手段の切替選択を前記第２の信号と前記第３の信号の値の比較判断により行う第２の切替制御手段と、
前記第３の選択手段の選択結果と該選択結果の一つ前の保持した値を加算し、該加算結果を累算する累算手段とを含み、
前記第２の選択手段には、前記逓倍手段の出力と前記第１の信号とを供給し、
前記第３の選択手段には、前記固定値出力手段と前記乗算手段からの信号をそれぞれ供給することを特徴とする同期保持回路。 - 情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に前記拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、該符号発生手段が出力する符号系列を第２の信号にし、前記第１の信号と前記第２の信号の拡散符号系列の位相を同期させる同期保持回路において、該回路は、
前記第１の信号の符号位相と前記第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミング供給手段を制御する補正制御手段を含み、
前記補正制御手段は、前記第２の信号の符号位相を遅延させるとともに、前記第２の信号を反転する遅延反転手段と、
前記第１の信号と前記第２の信号に対する相関処理により得られる第１の相関値と、前記遅延反転手段からの出力を第３の信号とした際に該第３の信号と前記第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、
該演算手段の出力する相関値の差に基づいて前記位相差を補正する制御を前記タイミング供給手段に施すタイミング制御手段とを備え、
前記演算手段は、前記第２の信号と前記第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、
該制御系列生成手段を前記第２の信号の符号位相と前記第３の符号位相に応動して制御する制御手段と、
前記第１の信号の符号を反転する第２の反転手段と、
前記第１の信号の符号系列の値を２倍にする逓倍手段と、
該逓倍手段の出力を反転する第３の反転手段と、
所定の値を出力する固定値出力手段と、
複数の入力信号の中から一入力信号を選択する第４の選択手段と、
該第４の選択手段の選択結果と該選択結果の一つ前の保持した値を加算し、該加算結果を累算する累算手段とを含み、
前記第４の選択手段には、前記第１の信号、前記第２の反転手段の出力、前記逓倍手段の出力、前記第３の反転手段の出力および前記固定値出力手段の出力を供給し、前記制御系列生成手段からの制御系列に応動して選択することを特徴とする同期保持回路。 - 情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に前記拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、該符号発生手段が出力する符号系列を第２の信号にし、前記第１の信号と前記第２の信号の拡散符号系列の位相を同期させる同期保持回路において、該回路は、
前記第１の信号の符号位相と前記第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミング供給手段を制御する補正制御手段を含み、
前記補正制御手段は、前記第２の信号の符号位相を遅延させるとともに、前記第２の信号を反転する遅延反転手段と、
前記第１の信号と前記第２の信号に対する相関処理により得られる第１の相関値と、前記遅延反転手段からの出力を第３の信号とした際に該第３の信号と前記第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、
該演算手段の出力する相関値の差に基づいて前記位相差を補正する制御を前記タイミング供給手段に施すタイミング制御手段とを備え、
前記演算手段は、
前記第２の信号と前記第３の信号とを用いて減算して得られる値の取り得る範囲が複数の値にわたる際に、複数の値を用いて表される制御系列を生成する制御系列生成手段と、
該制御系列生成手段を前記第２の信号の符号位相と前記第３の符号位相に応動して制御する制御手段と、
前記第１の信号の符号系列の値を２倍にする逓倍手段と、
該逓倍手段の出力を反転する第３の反転手段と、
所定の値を出力する固定値出力手段と、
複数の入力信号の中から一入力信号を選択する第４の選択手段と、
該第４の選択手段の選択結果と該選択結果の一つ前の保持した値を加算し、該加算結果を累算する累算手段とを含み、
前記第４の選択手段には、前記第１の信号、前記逓倍手段の出力、前記第３の反転手段の出力および前記固定値出力手段の出力を供給し、前記制御系列生成手段からの制御系列に応動して選択することを特徴とする同期保持回路。 - 情報を含む原信号を所定の拡散符号系列によりスペクトラム拡散変調した信号を受信して受信系列とする第１の信号を得るとともに、内蔵するタイミングを供給するタイミング供給手段から得られる信号のタイミングを基に前記拡散符号系列と同じく生成した符号系列を出力する符号発生手段を用い、該符号発生手段が出力する符号系列を第２の信号にし、前記第１の信号と前記第２の信号の拡散符号系列の位相を同期させる同期保持回路において、該回路は、
前記第１の信号の符号位相と前記第２の信号の符号位相との位相差を検出し、検出した位相差を補正して前記タイミング供給手段を制御する補正制御手段を含み、
前記補正制御手段は、前記第２の信号の符号位相を遅延させるとともに、前記第２の信号を反転する遅延反転手段と、
前記第１の信号と前記第２の信号に対する相関処理により得られる第１の相関値と、前記遅延反転手段からの出力を第３の信号とした際に該第３の信号と前記第２の信号に対する相関処理により得られる第２の相関値との差を演算する演算手段と、
該演算手段の出力する相関値の差に基づいて前記位相差を補正する制御を前記タイミング供給手段に施すタイミング制御手段とを備え、
前記演算手段は、
前記第２の信号と前記第３の信号の値の比較判断により切替制御を行う第２の切替制御手段と、
前記第２の信号の符号位相と前記第３の符号位相に応動して前記第２の切替制御手段を制御する制御手段と、
前記第１の信号の符号系列の値を２倍にする逓倍手段と、
該逓倍手段の出力と前記第２の信号とを基に相関演算する乗算手段と、
所定の値を出力する固定値出力手段と、
複数の入力信号の中から一入力信号を選択する第４の選択手段と、
該第４の選択手段の選択結果と該選択結果の一つ前の保持した値を加算し、該加算結果を累算する累算手段とを含み、
前記第４の選択手段には、前記第１の信号、前記乗算手段の出力、および前記固定値出力手段の出力を供給し、前記第２の切替制御手段からの切替信号に応動して選択することを特徴とする同期保持回路。 - 請求項１乃至請求項４の何れか１項に記載の同期保持回路を有する通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23909299A JP4298079B2 (ja) | 1999-08-26 | 1999-08-26 | 同期保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23909299A JP4298079B2 (ja) | 1999-08-26 | 1999-08-26 | 同期保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069033A JP2001069033A (ja) | 2001-03-16 |
| JP4298079B2 true JP4298079B2 (ja) | 2009-07-15 |
Family
ID=17039705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23909299A Expired - Fee Related JP4298079B2 (ja) | 1999-08-26 | 1999-08-26 | 同期保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4298079B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027993A1 (fr) * | 2000-09-26 | 2002-04-04 | Kawasaki Microelectronics, Inc. | Procede et dispositif de desetalement |
| JP3462477B2 (ja) | 2001-04-05 | 2003-11-05 | 松下電器産業株式会社 | 相関検出装置および相関検出方法 |
-
1999
- 1999-08-26 JP JP23909299A patent/JP4298079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001069033A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463657A (en) | Detection of a multi-sequence spread spectrum signal | |
| US6370130B1 (en) | Spread spectrum communication system | |
| EP0852430A2 (en) | Initial synchronization DS-CDMA asynchronous cellular system | |
| JP4617618B2 (ja) | スペクトラム拡散信号の拡散符号同期検出方法および装置 | |
| KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
| CA2123735A1 (en) | All digital maximum likelihood based spread spectrum receiver | |
| JPH08172417A (ja) | スペクトラム拡散通信装置 | |
| JP2001007734A (ja) | Ｃｄｍａ通信システムのコード同期取得方法及びその装置 | |
| JPH10303783A (ja) | スペクトル直接拡散通信システムにおける復調装置及び同システムにおける相関器 | |
| US8073084B1 (en) | Correlation apparatus and method for accommodating spreading code frequency offset | |
| JPH11168407A (ja) | スペクトル拡散通信装置 | |
| US6728306B1 (en) | Method and apparatus for synchronizing a DS-CDMA receiver | |
| JP4298079B2 (ja) | 同期保持回路 | |
| KR19990006788A (ko) | 고주파확산 통신시스템 | |
| JP3890867B2 (ja) | 受信機および送受信機 | |
| US20100002678A1 (en) | Mobile radio terminal and radio communication method | |
| JP4169352B2 (ja) | デジタル電気通信受信器の精密同期化方法及びデバイス | |
| JP3839636B2 (ja) | 受信装置 | |
| Namgoong et al. | Minimizing power consumption in direct sequence spread spectrum correlators by resampling IF samples-Part I: performance analysis | |
| KR100353840B1 (ko) | 무선통신 시스템에서의 셀 탐색 장치 및 그 방법 | |
| KR20030080139A (ko) | 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법 | |
| JP2000216703A (ja) | 直接拡散受信デ―タの誤り推定装置および直接拡散受信装置 | |
| KR100354164B1 (ko) | 신호 복조 장치 | |
| JP2596988B2 (ja) | スペクトラム拡散通信方式および装置 | |
| JPH0677931A (ja) | スペクトル拡散信号の受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060728 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |