KR20000029073A

KR20000029073A - 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치

Info

Publication number: KR20000029073A
Application number: KR1019990044525A
Authority: KR
Inventors: 번스제프리프랜시스
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1998-10-14
Filing date: 1999-10-14
Publication date: 2000-05-25
Also published as: EP0994573A2; JP2000138649A; US6141374A; CA2280349A1

Abstract

벡터 발생기는 코드 분할 다원 접속(CDMA) 복조기의 정합 필터 상관기를 위한 정합 필터 PN 벡터로서 하나 이상의 의사 랜덤 노이즈 PN 시퀀스를 발생한다. 이 로컬 PN 코드 시퀀스의 주기 및 클록은 시간 기준으로서 사용되고, 각각의 정합 필터 PN 벡터는 로컬 PN 코드 시퀀스에 대해 공지의 코드 위상 오프셋을 가진다. 64 칩 시퀀스 등의 데이터 심볼 기간 정도의 칩 길이를 갖는 정합 필터 PN 벡터는 로컬 PN 코드 시퀀스의 기간에 비해 짧은 시간 기간 내에서 발생된다. 로컬 PN 코드 시퀀스의 상태는 로컬 PN 코드 시퀀스로부터 주기적으로 포획되고, 이 상태는 유사 PN 코드 시퀀스를 발생하는 PN 발생기에 의해 사용되지만 더 높은 속도로 클록된다. 그 결과, 일련의 오프셋 PN 코드 시퀀스가 로컬 PN 코드 시퀀스에 앞서 발생된다. 단일 또는 평행의 오프셋 마스크와 결합함으로써, 임의의 원하는 정합 필터 PN 벡터가 로컬 PN 코드 시퀀스의 기간과 비교했을 때 짧은 기간 내에서 오프셋 PN 코드 시퀀스로부터 발생된다. 각 정합 필터 PN 벡터의 발생 시간은 지속 시간 중 1칩 기간이다. RAKE 수신기의 벡터 상관기는 CDMA 통신 시스템에서 벡터 발생기를 사용한다. 그 결과, 벡터 발생기는 정합 필터, 다중 핑거 탐색을 위한 정합 필터 PN 벡터를 갖는 벡터 상관기를 제공한다. 벡터 발생기는 정합 필터 PN 벡터의 시간 다중 처리된 발생을 허용한다.

Description

시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈 벡터 발생 방법 및 장치{Method and apparatus for generating multiple matched-filter vectors in a CDMA demodulator}

본 발명은 CDMA 복조기에서의 고속 다중 상관 관계를 위한 다중 PN 정합 필터 벡터의 발생에 관한 것이다.

몇몇 코드 분할 다원 접속(CDMA) 표준이 제안되어 왔고, 하나의 이와 같은 표준은 셀룰러 전화기에 적용된 IS-95 표준이 있다. 많은 CDMA 시스템으로서, IS-95는 기지국 및 데이터를 위한 파일럿 채널 또는 기지국과 사용자가 송수신하기 위한 메시지, 채널 모두를 사용한다. 기지국과 이 기지국과 송수신하는 사용자는 각각 할당되고 채널의 스프레드 스펙트럼 "확장(spreading)"을 위한 의사 노이즈(PN, pseudo-noise) 코드 시퀀스로 알려진 의사 랜덤 시퀀스를 사용한다. 각 사용자 송수신기에 있어서, PN 코드 시퀀스는 송수신기에 의해 송신된 데이터를 보급하고 송수신기에 의해 수신된 데이터를 디스프레드하기 위해 사용된다. PN 코드 시퀀스는 동상(I) 및 직각 위상(Q) 채널 모두에 사용되고, 공지의 비트 수를 갖는 시퀀스이며, 소정 클록 속도로 송신된다.

PN 코드 시퀀스의 각 비트 기간, 또는 위상 트랜지션은 칩으로서 정의되고, 이 칩은 각 데이터 심볼의 비트 기간의 일부이다. 그 결과, PN 코드 시퀀스는 데이터 주파수 스펙트럼을 주파수 "스프레드"하기 위해 데이터 시퀀스와 결합된다. IS-95에 있어서, 예를 들면 64 칩은 하나의 데이터 심볼을 나타낸다. 파일럿 채널과 가가 사용자는 또한 각각의 스프레드 채널 신호가 직교하도록 하기 위해 스프레드 채널과 결합되는 상이한 월시 코드가 할당된다. 파일럿 채널은 모두 제로 월시 코드가 할당된다. I와 Q 채널의 PN 코드 시퀀스를 갖는 제로 월시 코드의 배타적 OR 조합은 각각 변경되지 않는 파일럿 채널의 PN 코드 시퀀스를 남긴다. 데이터 심볼 파일럿 채널에는 공급되거나 전송되지 않는다.

신호가 전송될 때를 결정하고 송신된 신호의 수신 및 처리를 동기화하기 위해, IS-95는 샘플링된 수신 신호를 갖는 예를 들면 IS-95 파일럿 에포크(pilot epoch)의 PN 코드 시퀀스의 동기 부분과 상호 관련된 탐색 핑거를 지정한다. 파일럿 에포크는 파일럿 신호의 의사 노이즈(PN) 코드 시퀀스가 반복하는 시간 구간이다. IS-95 파일럿 에포크의 공지된 부분은 롤오버 상태가 이어지는 I위상과 Q위상 PN 시퀀스 발생기로부터 출력되는 제 1의 64 칩이다. 파일럿 에포크의 시작은 롤오버 상태이고 I 이상 샘플 시퀀스와 Q 위상 샘플 시퀀스 PN 발생기가 PN 코드 발생기의 모든 레지스터 단에서 동일한 로직 값을 가지는 상태이다. IS-95 시스템은 PN 코드 시퀀스에 잉여 값을 삽입하여 PN 코드 시퀀스가 2의 배수가 된다. 추가의 로직은 잉여 값을 14 연속 1 또는 0이 이어지는 각각의 시퀀스에 삽입하기 위해 필요로 된다. 잉여 값은 2¹⁵칩 기간 PN 시퀀스를 빌린다. 그 결과, IS-95와 같은 시스템에 있어서, 파일럿 에포크의 시작에서 제 1 레지스터 단의 값은 모두가 제로 레지스터 상태에서 다음 상태로 트랜지션하기 전에 로직 "1"로 된다.

통신 채널로부터 수신된 스프레드 신호의 복조는 스프레드 신호에 내장된 PN 코드 시퀀스를 갖는 PN 코드 시퀀스의 국부적으로 발생된 버전의 동기화를 필요로 한다. 이 후, 동기화되고 국부적으로 발생된 PN 코드 시퀀스는 수신된 신호에 대해 상관되고 교차 상관이 2개 사이에서 추출된다. 추출된 교차 상관 신호는 디스프레드 데이터 신호이다. IS-95 시스템에 있어서, 복조는 로컬 코드 시퀀스 쌍, I 위상 스프레드 데이터 채널(I채널)에 대해 하나 그리고 Q 위상 스프레드 데이터 채널(Q 채널)에 대해 하나를 통신 채널로부터 수신된 신호에 내장된 PN 코드 시퀀스의 동일 쌍과 먼저 동기화 함으로써 시작된다.

통신 시스템은 송신된 신호의 일부 또는 경로가 수신기에 도착하는 송신 경로 왜곡을 받으며, 각 신호는 상이한 시간 오프셋 및/또는 캐리어 위상 회전을 가진다. 그 결과, 송신 신호는 수신 신호의 다양성으로서 나타나고, 각각은 상이한 딜레이, 이득 및 위상과 같은 송신 신호에 대한 패러미터에 변형을 갖는다. 또한, 송신기와 수신기간의 상대 이동은 수신 신호의 변형에 기여한다. 수신기는 바람직하게는 수신 신호의 다양성으로부터 송신 신호를 재구성한다.

다경로 스프레드 스펙트럼 신호의 수신을 위해 특히 적합한 수신기의 형태는 RAKE 수신기이다. RAKE 수신기는 각 다경로 신호를 로컬 PN 코드 시퀀스의 오프셋 버전과 교차 상관시키기 위해 수 개의 탐색 핑거를 포함한다. RAKE 수신기는 여러 경로부터 수신된 다경로 신호를 알맞게 결합하여 높은 신호 대 노이즈 비(SNR)를 갖는 추출된 교차 상관 신호를 제공한다. RAKE 수신기는 정합 필터와 유사하고 여기서 정합 필터의 탭과 같은 각 탐색 핑거의 경로 이득은 수신된 다경로, 스프레드 스펙트럼 신호를 정확하게 검출하기 위해 측정된다. 송신된 신호는 그것이 송신 채널을 통해 수신기(즉, 다경로 효과, 레일레이 페이딩 및 도플러 이동)를 통과할 때 많은 형태의 왜곡이 있게 되므로, 수신기는 수신기에서 왜곡된 것과 같이 송신 신호를 사용하여 경로 이득을 추정해야 한다. 따라서, 검출된 수신 신호는 단지 RAKE 수신기의 각 탐색 핑거의 경로 이득 추정만큼이나 양호할 것이다.

미국 특허 5,448,600; 5,442,661; 5,442,627; 5,361,276; 5,327,455, 5,305,349 및 5,237,586 호는 본 명세서에 참조되어 있으며, 이들 각각은 RAKE 수신기에 대해 개시하고 있다. RAKE 수신기에 있어서, 각각의 부분 칩 증분에 있어서, 파일럿 에포크와의 상관이 행해지고, 여기서 예측 시퀀스, x_r(n) =x_i(n)의 켤레 복소수를 사용하여,

(1)

및

(2)

으로서 나타내어진다.

여기서: n과 m은 정수 카운터

cc_r(n)은 교차 상관의 실수 성분

cc_i(n)은 교차 상관의 허수 성분

y는 샘플된 수신 신호

x는 기준 시퀀스(정합 필터 PN 시퀀스)

τ는 부분 칩이다.

따라서, 식 (1) 및 (2)로부터 알 수 있는 것과 같이, 4개의 실수 상관이 하나의 복합 상관을 행하는 처리에서 행해진다.

국부적으로 발생된 PN 코드 시퀀스("국부 PN 코드 시퀀스" 또는 "기준 PN 코드 시퀀스")는 수신된 신호에 대해 정합 필터 상관을 위해 기준 PN 시퀀스 또는 정합 필터 PN 벡터를 발생하기 위한 기본 요소를 제공한다. 각각의 PN 코드 시퀀스는 2^N-1칩(PN 값)으로 결정되고, 여기서 N은 1보다 큰 정수이다. PN 코드 시퀀스는 IS-95 시스템 사이에서 동일하고, 하나의 칩에 의해 증가되어 2²⁵칩의 주기를 갖는 시퀀스를 제공한다. 또, 이러한 PN 코드 시퀀스는 IS-95 시스템의 "짧은" 코드로서 알려져 있다. 각 기지국의 PN 코드 시퀀스는 기지국에 대해 PN 코드 시퀀스 유니크의 코드 위상 오프셋을 갖는 IS-95를 기초로 하는 CDMA 통신 시스템에서 포워드 채널 확장을 위해 사용된다. 그러므로, 기지국사이에서 미분하기 위해, 각 기지국은 PN 코드 시퀀스의 유일한 시간 오프셋을 할당한다.

PN 코드 발생기는 15차의 다항식을 반복적으로 사용하여 I 및 Q 채널의 각각에 대한 코드를 제공하므로 예를 들면 2¹⁵-1 칩의 기간으로 된다. 이와 같은 PN 코드 발생기를 위한 하드웨어 실현은 15단을 가진 시프트 레지스터이며 선택된 시프트 레지스터와 함께 출력은 모듈로-2 가산에 결합되어 시프트 레지스터의 시작에 순환적인 입력 값인 다음의 PN 코드 시퀀스 값을 형성한다.

도 1에는 PN 코드 시퀀스를 발생시키기 위해 사용되어도 되는 일반화된 의사 노이즈(PN) 발생기가 도시되어 있다. 도 1에 도시된 발생기의 하드웨어 구현은 피보내시 형(Fibonacci type)이지만, 다른 형태의 발생기 예를 들면 갈로이스 형(Galois type)이 사용된다. 도 1에 도시된 일반화된 PN 발생기(100)는 시프트 레지스터9102), 이득 증폭기(104), 및 모듈로-2 가산기(110). PN 발생기(100)는 또한 레지스터(111, 112) 및 선택 딜레이(113)를 포함한다. 도 1에 있어서, 이득 증폭기(104)는 발생 다항식 G의 발생 다항 계수인 이득 값 g_[n:0]을 가진다. 또한 S=S_[n:0]은 시프트 레지스터(102)의 상태이다.

이 기술에서 공지된 것과 같이, PN 발생기(100)은 다음과 같은 방식으로 코드를 발생한다. 먼저, 시프트 레지스터(102)는 다항 "시드(seed)" 값으로 로드된다. 시드 값은 통상적으로 결과 PN 시퀀스의 일부를 형성하는 시트프 레지스터의 하나의 상태이다. 이 후, 각 클록 사이클에 대해, 시프트 레지스터의 값은 이득 증폭기(104)를 통해 모듈로-2 가산기(110)에서 결합된다. 각각의 이득 증폭기(104)는 발생 다항 계수에 따라 시프트 레지스터(102)의 각 대응하는 단의 값을 조정한다. 이것은 순환 공정이다. 즉 모듈로-2 가산기(110)에서의 값은 이때 시프트 레지스터(102)의 제 1 요소에 Q가되고 마지막 요소는 버려진다. 시프트 레지스터(102)의 각 상태는 예를 들면 I와 Q 채널 각각에 대해 사용하기 위한 저장 레지스터(111, 112)에 로드된다. 딜레이(113)는 저장 레지스터(111, 112)로부터 제공된 PN 시퀀스 사이의 공지된 코드 위상 오프셋을 제공하기 위해 사용된다.

IS-95 시스템은 PN 코드 시퀀스에 잉여 값을 삽입함으로써 PN 코드 시퀀스를 증가시키므로 PN 코드 시퀀스는 2의 배수이다. 추가 로직(도 1에 도시하지 않음)이 14 연속 1 또는 O이 이어지는 각 시퀀스로 잉여 값을 삽입한다. 잉여 값은 215 칩 기간 PN 시퀀스를 빌린다. 또, 이 기술 분야에서 공지된 것과 같이, 제 1 코드 위상을 갖는 주기적인 비트 시퀀스는 다른 시퀀스와 결합되어 제 2 코드 위상을 갖는 동일 주기 비트 시퀀스를 형성한다. 이러한 공정은 마스킹으로 알려져 있다. 결과적으로, 시퀀스의 지연 또는 오프셋된 버전은 선택된 마스크를 갖는 시프트 레지스터(102)의 적당한 상태의 비트의 모듈로-2 가산에 의해 발생된다. 또, 마스크된 시퀀스를 보정하기 위한 추가의 로직은 PN 코드 시퀀스가 증가되면 필요로 된다.

이 기술 분야에서 숙련된 사람에게는 명백한 것과 같이, 정합 필터 상관기를 사용하는 스프레드 스펙트럼 시스템의 수신기에 있어서, 많은 정합 필터 PN 벡터가 수신기에서 발생되어야 한다. 예를 들면, 수신기의 획득 모드에 있어서 수신기는 파일럿 신호가 존재하는지의 여부를 판정한다. 획득 모드에 있어서, 탐색 핑거는 파일럿 신호를 배치하기 위해 파일럿 에포크의 모든 부분 칩 오프셋을 통해 탐색해야 한다. 전술한 바와 같이, 각 복합 상관은 실질적으로 4개의 리얼 상관을 필요로 한다. RAKE 수신기내의 탐색 핑거의 상관은 종종 다중, 부분 칩 오프셋에 대해 동시에 예를 들면 기지국간의 초기 탐색 또는 핸드오프 중에 행해진다. 수신기가 수 개의 기지국을 트랙하면, 핸드오프를 위해 필요한 것과 같이, 획득 모드 처리가 각 기지국의 파일럿에 대해 일어나야 한다.

또한, 파일럿 신호가 존재할 때 동기화가 달성될지라도, 수신기의 데이터 검출 모드는 특정 수신기를 위해 의도된 서명 시퀀스를 검출한다. 이 서명 시퀀스는 IS-95D서 보안을 위한 "긴" PN 코드 시퀀스이어도 된다(즉, "긴" PN 코드의 시퀀스는 "짧은" PN 코드의 시퀀스보다 길다). 데이터 검출 모드에는 수 개의 서브 모드가 있다. 서브 모드는 페이징 데이터 모드, 동기화 데이터 모드, 및 트래픽 모드를 포함한다.

IS-95 시스템에 있어서, 페이징 데이터 및 트래픽 모드 중, 탐색 핑거는 기지국 파일럿 에포크의 모든 제로 상태가 이어지는 제 1의 64 또는 128 칩의 도착시간에 대해 한정된 탐색 범위에 걸쳐 다른 신호에 대해 스캔되어야 한다. 탐색 기능이 실시간으로 수행되면, 64 칩 정합 필터를 사용하며, 다수의 어큐뮬레이터는 (64 칩)X (칩 당 8 오프셋)X (복합 상관 당 4개의 리얼 상관)으로 계산된다. 그 결과, 2048 어큐뮬레이터가 필요로 된다. 실제로는 2048 어큐뮬레이터를 제공할 필요가 없으므로, 종래 기술의 상관기는 제공된 하드웨어의 양과 다중 시간 오프셋 상관을 구현함으로써 예를 들면 병렬로 다중 시리얼 어큐뮬레이터를 작동시킴으로써 탐색 기능을 완성하는 데 필요한 시간 사이의 트레이드 오프를 받아들인다.

동시 상관 동작은 다중 병렬 상관기와 벡터 발생기를 사용하여 달성된다. 다중 정합 필터 PN 벡터를 발생하기 위한 종래의 방법은 다음과 같은 것을 포함한다. 먼저, 한 세트의 다중 병렬 PN 코드 시퀀스 발생기를 사용하며, 그 각각은 상이한 오프셋을 갖는 PN 코드 시퀀스를 발생한다. 불행하게도 수신기는 너무나 많은 상이한 탐색 동작을 행하므로, 이러한 수단은 하드웨어의 비실용적인 양을 필요로 한다. 둘째, 단일 PN 코드 시퀀스 발생기는 평행 마스크 세트를 사용하며, 각각의 마스크는 로컬 PN 코드 시퀀스와 결합되어 상이한 오프셋을 가진 PN 시퀀스를 발생한다. 평행 시퀀스는 시프트 레지스터에 수집되고 필요한 경우 상관기에 인가된다. 이러한 접근 방법의 이점은 비교적 낮은 클록 속도(1.2288)가 필요로 된다는 것이다. 그러나, 고정밀도의 상관 스케쥴링 융통성이 요구되고 수 개의 정합 필터 PN 벡터가 단일 심볼에 요구되는 고속 데이터 또는 기지국 핸드오프에 있어서, 64 비트 시프트 레지스터의 많은 양이 필요로 된다.

도 1은 PN 코드 시퀀스를 발생하기 위해 사용되는 종래 기술의 일반화된 의사 노이즈(PN) 발생기를 나타낸 도면.

도 2는 본 발명의 실시예에 따른 벡터 발생기를 나타낸 도면.

도 3은 도 2의 벡터 발생기에 의해 사용된 마스크-오프셋 회로를 나타낸 도면.

도 4는 도 3의 마스크-오프셋 회로에 의해 사용되는 마스킹 회로를 나타낸 도면.

도 5는 본 발명의 실시예에 따라 벡터 발생기의 전형적인 타이밍도를 설명한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

200 : 벡터 발생기 202 : 기준 PN 발생기

204 : 클록 분주기 206 : 상태 레지스터

208 : 패스트 포워드 PN 발생기 210 : 카운터

212 : 마스크-오프셋 회로 220 : 벡터 발생기 컨트롤

222 : 정합-필터 상관기

본 발명은 초기 상태 및 제 1 클록 속도를 가진 기준 PN 시퀀스로부터 적어도 하나의 정합-필터 벡터를 발생하는 벡터 발생기에 관한 것이다. 일 실시예에 있어서, 기준 PN 시퀀스의 초기 상태가 포획되고 적어도 하나의 패스트-포워드 PN 시퀀스가 포획된 초기 상태로부터 발생된다. 패스트 포워드 PN 시퀀스는 기준 PN 시퀀스의 칩(chip) 값과 등가의 칩 값의 시퀀스이고 제 1 클록 속도보다 큰 제 2 클록 속도에서 발생된다. 각 정합 필터 벡터는 기준 PN 시퀀스의 코드 위상과 비교했을 때 대응하는 코드 위상 오프셋을 가진 하나의 패스트 포워드 PN 시퀀스에 대응한다.

본 발명의 다른 실시예에 있어서, 벡터 발생기는 마스크 오프셋 회로를 더 구비하며, 이 마스크 오프셋 회로는 패스트 포워드 PN 시퀀스를 수신하고 마스크 값은 패스트 포워드 PN 시퀀스에 인가하여 정합 필터 벡터를 발생한다. 패스트 포워드 PN 시퀀스와 결합된 마스크 값은 기준 PN 시퀀스의 칩 값과 등가이며 마스크 값에 의해 결정된 기준 PN 시퀀스의 코드 위상으로부터 코드 위상 오프셋을 가진 칩 값의 시퀀스를 제공한다.

본 발명의 다른 면, 특징 및 이점은 다음의 설명, 특허청구범위 및 첨부 도면으로부터 보다 분명하게 될 것이다.

도 2에는 본 발명의 일 실시예에 따른 벡터 발생기(200)가 도시되어 있다. 벡터 발생기(200)는 1세트의 마스크와 로컬 PN 시퀀스의 패스트 포워드 오프셋 상태 모두를 사용해도 된다. 도 2에 도시된 것과 같이, 벡터 발생기(200)는 기준 PN 발생기(202), 클록 분주기(204), 상태 레지스터(206), 패스트 포워드(FF) PN 발생기(208), 선택 카운터(210) 및 마스크 오프셋 회로(212)를 구비한다.

또한, 도 2에는 벡터 발생기 컨트롤(220) 및 본 발명의 벡터 발생기를 사용해도 되는 벡터 상관기의 정합-필터 상관기(222)가 도시되어 있다. 정합 필터 상관기(222)는 I-채널과 Q-채널, I/Q REC의 샘플링된 신호와 결합된 PN 코드 벡터의 교차-상관 검출을 위해 탐색 핑거(search finger)를 부여한다. 벡터 발생기 컨트롤(220)은 정합 필터 상관기(222)에 제공되는 특정 PN 코드 벡터를 지정하는 벡터 발생기(200)에 신호를 공급한다. 바람직하게는, 벡터 상관기는 정합 필터 상관기(222)에 의해 탐색 핑거의 파이프라인 처리를 사용하도록 최적화되어도 된다. 이와 같은 처리는 수 개의 IS-95 기지국의 파일럿 신호에 동기화하거나 이 파일럿 신호의 트랙킹의 이점을 허용한다.

도 1을 참조하여 기술한 것과 같이 이 기술 분야에서 잘 알려진 것처럼, 부호 PN 발생기(202)와 FF PN 발생기(208)은 각각 PN 코드 시퀀스를 발생한다. 이하에 기준 PN 발생기(02)로부터 단일 로컬 PN 코드 시퀀스에 대한 벡터 발생을 기술하지만, 본 발명은 이에 제한되는 것은 아니다. I-채널과 Q-채널에 대한 PN 코드 시퀀스는 기준에 대해 동일 또는 상이한 코드 위상 오프셋의 어느 하나를 갖는 동일 PN 코드 시퀀스이어도 된다. 그러나 IS-95와 같은 시스템에 있어서, I-채널과 Q-채널을 위한 PN 코드 시퀀스는 상이한 PN 코드 시퀀스이어도 된다. 예를 들면, 기준 및 패스트 포워드 PN 발생기(202, 208)는 각각 복제되어 쌍을 이루는 오프셋 PN 코드 시퀀스를 I-채널과 Q-채널의 수신된 값(I/Q rec)과의 상관을 위한 정합-필터 PN 벡터 쌍으로서 발생해도 된다.

상태 레지스터(206)는 기준 PN 발생기(202)에 의해 발생된 로컬 PN 코드 시퀀스의 기준 상태 λ_REF를 저장한다. 이러한 로컬 PN 코드는 기준 코드 위상에 대해 제로(0) 코드 위상 오프셋을 갖는 자주 코드(free running code)이다. PN 로컬 코드 시퀀스는 예를 들면 초 당 1.2288 메가 칩(Mcps)으로 클록된다. 상태 레지스터(206)의 기준 상태 λ_REF는 기준 PN 발생기(202)의 시프트 레지스터에 포함되는 로컬 PN 시퀀스내의 특정 상태 값이다. 포획된 특정 기준 상태는 벡터 발생기 컨트롤(222)에 의해 지정되고 상태 레지스터(206)에 의해 클록 트랜지션 및/또는 허용 신호 EN를 통해 포획된다. EN신호는 벡터 발생기 컨트롤(220)에 의해 발생된 별도의 신호이거나 기준 PN 발생기(202) 또는 데이터 심볼 클록의 어느 하나의 클록으로부터 얻어진 클록 신호이어도 된다. 도 2에 도시된 것과 같이, 기준 PN 발생기(202)의 클록은 분주기(204)에 의해 나누어져서 나누어진 신호를 상태 레지스터(206)에 제공한다. 또한, 각각 나누어진 클록 트랜지션의 연속 상태의 포획을 인에이블 또는 디스에이블할 수 있는 별도의 EN신호가 도시되어 있다.

FF PN 발생기(208)는 상태 레지스터(206)의 기준 상태 λ_REF가 로드되고 패스트 포워드 PN 코드 시퀀스를 발생하며, 이 패스트 포워드 PN 시퀀스는 로컬 PN 코드 시퀀스와 동일한 오프셋 PN 코드 시퀀스이거나 동일한 기준 상태로부터 기준 PN 발생기(202)에 의해 발생된 코드 시퀀스의 일부이다. FF PN 발생기(208)은 벡터 발생기 컨트롤(220)에 의해 제공된 INIT 신호에 따라 기준 상태를 로드한다. 오프셋 PN 코드 시퀀스는 전부 로컬 PN 코드 시퀀스이지만, 통상적으로 로컬 PN 코드 시퀀스의 일부이다. 오프셋 PN 시퀀스의 길이는 연속 INIT 신호와 FF PN 발생기(208)의 클록 속도 사이의 기간에 의해 정해진다. EN 신호가 연속 기준 상태와 함께 상태 레지스터(206)의 값을 갱신하지 않으면 하나의 기준 상태로부터 동일한 시퀀스를 반복적으로 발생하기 위해 사용된다. 이 경우의 각 정합 필터 PN 벡터의 발생 시간은 지속 기간 중 1-칩 기간이다. 또, 선택 카운터(210)는 FF PN 발생기(208)에 의해 발생된 시퀀스의 오프셋에 관련된 카운터 값을 제공하는 FF PN 발생기(208)의 클록 속도로 클록된다. 또한, INIT 신호와 EN 신호는 EN 신호와 함께 기준 상태를 주기적으로 선택하고 INIT 신호와 함께 각 기준 상태로부터 특정 시퀀스를 발생함으로써 오프셋 PN 코드 시퀀스의 주기 시퀀스를 발생시키기 위해 함께 사용되어도 된다.

통상적으로, 상태 레지스터(206)는 1) 벡터 발생기 컨트롤(220)에 의해 결정된 시퀀스의 동일 기준 상태 또는 다른 특정 상태, 또는 2) 데이터 심볼 클록의 각 클록 기간에 대한 연속 기준 상태 중 어느 하나로 갱신된다. 예를 들면, 전술한 바와 같이, 1.2288 MHz에서 기준 PN 발생기(202)의 클록은 데이터 심볼의 다수의 칩 예를 들면 64로 분할되어 상태 레지스터(206)에 대해 19.2 KHz의 분할 클록 신호를 제공한다. 이것은 정합 필터 상관기(222)에 의한 상관 관계가 데이터 심볼 기간에 걸쳐 일어나도록 하기 위해 사용된다. 또, FF PN 발생기(208)는 상태 레지스터(206)내의 기준 상태의 초기 코드 위상에 대해 특정 시간 지연으로 시작하는 오프셋 PN 시퀀스를 제공해도 된다. 시간 지연은 클록 신호를 디스에이블하거나 별도의 EN 신호에 의해 FF PN 발생기(208)의 시작을 지연시킴으로써 제공된다. 결과적으로, 이러한 시간 지연은 PN 발생기 또는 심볼 클록이 분할된 , 기준 PN 발생기의 클록 모두와 결합될 필요는 없다. 각 오프셋 PN 코드 시퀀스 또는 그 일부는 정합 필터 PN 벡터를 형성한다.

또, FF PN 발생기(208)은 전형적인 IS-95 시스템에서 1.2288 MHz인 로컬 PN 코드 시퀀스의 클록보다 높은 주파수에서 클록된다. 예를 들면, 78.864 MHz의 높은 클록 속도는 78.864Mcps의 오프셋 PN 코드 시퀀스를 클록한다. 이러한 높은 클록 속도에 의해, 64까지 오프셋 PN 코드 시퀀스가 기준 PN 코드 시퀀스의 기간동안 FF PN 발생기(208)에 의해 제공된다. 심볼 클록에 기초하여 각 기준 상태를 포획할 수 있는 능력과 결합된 FF PN 발생기(208)의 높은 클록 속도는 다중 오프셋 PN 코드 시퀀스의 발생을 허용하고, 각각은 기준 PN 발생기(202)의 로컬 PN 시퀀스에 앞서 상이한 코드 위상 오프셋을 갖는다.

마스크 오프셋 회로(212)는 오프셋 PN 코드 시퀀스를 갖는 특정 마스크 값을 조합하여 정합 필터 상관기(222)를 구동하기 위해 사용되는 정합 필터 PN 벡터를 제공한다, 예를 들면, 코드 위상 오프셋 Φ_off1을 갖는 내장된 시퀀스와의 상호관련을 위한 벡터를 발생하기 위해, 코드 위상 오프셋(Φ_off1-64)을 갖는 시퀀스를 발생하기 위한 마스크 값은 주어진 오프셋 PN 코드 시퀀스와 결합된다. 추가의 64-칩 오프셋은 벡터 발생 시간에 대해 어카운트하기 위해 가산된다. 제 2 내장된 시퀀스가 존재하면, 오프셋 λ_off2와의 관련성을 위한 시퀀스를 발생하기 위해 동일한 기준 상태가 사용되지만 마스크(Φ_off2-64)가 적용된다. 이러한 예는 수신기가 IS-95 시스템에서 2개의 기지국의 2개의 상이한 파일럿 코드를 트랙하는 경우에 상응한다. 각각의 내장된 시퀀스는 제 1 내장된 시퀀스와 비교했을 때때 공지의 코드 위상 오프셋을 가지므로, 단일 오프셋 PN 코드 시퀀스가 발생되고, 2개의 파일럿 코드 상관을 위해 각각 정합 필터 PN 벡터는 각각의 마스크 값을 발생한다.

도 3은 CDMA 복조기의 정합 필터 상관기(222)를 구동하기 위해 사용되는 벡터 발생기(200)의 마스크 오프셋 회로(212)를 나타낸 블록도이다. 패스트 포워드 PN 발생기(208)는 전술한 바와 같이 동작하여 마스크 회로(212)에 로컬 PN 코드 시퀀스의 다중 버전을 제공한다. 마스크 오프셋 회로(212)의 실시예는 마스크 테이블(302), 마스킹 회로(303), 및 시프트 레지스터 어레이(304)를 구비한다. 또, 시스템은 선택 회로(306)를 구비해도 된다. 시프트 레지스터 어레이(304)는 더블 64비트 와이드 시프트 레지스터(double 64-bit-wide shift register), 또는 시프트 레지스터의 어레이이어도 되고, 선택 회로(306)는 MUX이어도 된다. 또한, 배타적-OR(exclusive-or; XOR)는 정합 필터 PN 벡터가 직교 월시 코드(orthogonal Walsh code)와 같은 다른 코드 벡터와 결합되는 것이면 선택 회로(306)와 함께 포함되어도 된다. IS-95에 있어서, 예를 들면 데이터 채널을 위한 정합 필터 벡터는 월시 코드 벡터와 오프셋 PN 코드 시퀀스 모두로부터의 복합 벡터로서 결합되어도 된다.

FF PN 발생기(208)는 IS-95 시스템의 동상(in-phase)와 직각 위상 채널(quadrature-phase channel) 모두와의 상관을 위한 정합 필터 PN 벡터(I-seq 와 Q-seq)로서 오프셋 코드 시퀀스를 발생한다. 전술한 바와 같이, 또한 카운터(210)는 카운터 값을 제공한다. 마스크 오프셋 회로(212)는 마스크 테이블(302)을 포함하며 이 테이블로부터 마스크의 값이 i) 벡터 발생기로부터의 제어 신호 MCTRL와 ii)카운터 값 φ_counter중 적어도 하나에 기초하여 선택된다. 이 때 이들 마스크 값은 마스크 회로(303)에 제공되고, 이 마스크 회로는 이들 마스크 값을 오프셋 PN 코드화 결합하여 정합 필터 PN 벡터를 형성한다. 마스킹 회로는 또한 전체 오프셋 PN 코드 시퀀스 또는 FF PN 발생기(208)의 연속 상태를 수신한다. 마스킹 회로(303)의 정합 필터 PN 벡터는 시프트 레지스터 어레이(304)에 제공되어 저장된다.

전술한 바와 같이, 오프셋 PN 코드 시퀀스 또는 그 일부는 64 칩의 긴 시퀀스인 정합 필터 PN 벡터이다. I채널 및 Q 채널 내에서 수신된 신호의 값이 사용되므로(I/Qrec), 2배의, 64 비트 와이드 레지스터가 I채널과 Q채널에 대해 양 정합 필터 PN 벡터를 저장한다. 선택 회로(306)는 또한 시프트 레지스터 어레이(304)로부터 CDMA 수신기의 정합 필터 상관기(222)(도 2)에 제공되는 정합 필터 PN 벡터(I-seq와 Q-seq)를 선택한다. 또, 시프트 레지스터 어레이(304)는 많은 상이한 마스크 값으로부터 발생된 엔트리로서 많은 정합 필터 PN 벡터를 저장하는 예를 들면 64 비트 와이드 레지스터의 큰 어레이이다. 이 경우, 선택 회로(306)는 다중 시프트 레지스터 어레이 엔트리를 선택하기 위해 보다 복잡한 어드레스 로직을 필요로 한다.

도 4을 참조하면, FF PN 발생기(208)로부터 제공된 오프셋 PN 코드 시퀀스로부터 정합 필터 PN 벡터를 발생하기 위해 사용되는 마스킹 회로(303)를 도시한다. 설명된 것과 같이, 마스킹 회로(3030)는 FF PN 발생기(208)의 연속 상태로부터 정합 필터 벡터를 발생한다. 또, 도 4에 도시된 것과 같은 FF PN 발생기(208)는 n 단, 0보다 큰 정수 n, 이득 증폭기(404), 및 모듈로-2 가산기(410)를 가진 시프트 레지스터(402)를 포함한다. 마스킹 회로(303)는 마스크 테이블(302)(도 3)로부터 마스크 값 M=m_[n-1:0]을 수신하는 마스크 레지스터(412), AND 게이트인 합성기(414) 및 모듈로-2 가산기(416)를 포함한다. 이득 증폭기(404)는 PN 다항식 G의 다항 계수인 값 g_[n:0]을 가진다. 또, 시프트 레지스터(402)에서의 단(stage)의 값은 S=s_[n:1]이고, 마스크 레지스터(412)의 마스크 값은 M=m_[n-1:0]이다.

시프트 레지스터(402)는 도 2에 대해 기술되어 있는 것과 같이 기준 상태로 로드된다. 이 때, 각 클록 사이클에 대해, 시프트 레지스터 단의 값 S= 이득 증폭기(404)를 통한 다항 계수 g_[n:1]로 승산되고 모듈로-2 가산기(410)에j 결합되어 새로운 값 s₀을 제공한다. 이것은 주기적인 공정이다. 이 후 값 s₀은 시프트 레지스터(402)의 제 1 요소에 부가되고 마지막 요소 s_n는 버려진다. 시프트 레지스터(402)의 각 상태에 있어서, 오프셋 딜레이에 의해 이동되는 PN 시퀀스의 값에 대응하는 새로운 상태가 제공된다. 시프트 레지스터(102)의 상태를 마스크 레지스터(412)에 저장된 대응하는 마스크 값과 대응시킴으로써 이러한 새로운 상태가 발생한다. 마스크 값 M= m_[n-1:0]은합성기(414)에 의해 시프트 레지스터(402)의 상태와 결합된다. 이후 결합된 마스크와 레지스터단의 값은 가산기(416)에 의해 가산된 모듈로-2이므로 오프셋 시퀀스 O_[n-1]의 새로운 상태의 값 o_i을제공한다.

IS-95와 같은 몇몇 시스템은 잉여 값을 PN 코드 시퀀스에 삽입하므로 PN 코드 시퀀스는 2의 배수이다. 추가의 로직이 잉여 값은 14 연속 1 또는 0이 이어지는 각 시퀀스에 삽입하기 위해 필요로 된다. 또한, 추가의 마스크 시퀀스를 정정하기 위한 추가의 로직이 사용되어도 된다.

마스크 오프셋 회로(302)의 하나의 다른 수단은 시퀀스 카운터와 판독 전용 메모리(ROM)를 포함한다. ROM은 PN 시퀀스를 저장하고, 시퀀스 카운터는 마스크 값과 현재의 카운터 값 φ_counter을 사용하여 판독 값을 시작하기 위한 ROM의 저장된 시퀀스에서 포인트를 선택한다. 도 3의 마스크 오프셋 회로(302)의 또 다른 수단은 단순히 예를 들면 ROM에 저장된 정합 필터 벡터의 큰 테이블이다. 기준 PN 발생기의 기준 상태, 마스크 값 및/또는 카운터 값은 이후 메모리 어드레스 처리 모듈에 의해 사용되어 메모리로부터 원하는 정합 필터 PN 벡터를 선택한다. 효율적인 메모리 저장 구조는 예를 들면 트리 구조가 테이블의 탐색시간을 감소시키기 위해 사용된다.

그 결과, 본 발명에 따른 벡터 발생기(200)는 많은 자유도를 갖는 정합 필터 PN 벡터의 발생을 허용한다. 기준 PN 발생기(202)의 각 연속 상태는 로컬 PN 코드 시퀀스(즉 IS-95에 대해 파일럿 코드 롤오버)의 임의의 제로 코드 위상 상태의 칩 포워드(또는 리버스) 수로서 유닛을 갖는 상태 번호 λ_L(t)로 정의된다. FF PN 발생기(208)의 각 상태는 로컬 PN 코드 시퀀스(즉, 로컬 상태 벡터)의 포획 기준 상태의 칩 포워드(또는 리버스)의 수로서 유닛을 갖는 상태 번호 λ_F로 정의된다. 각 상태는 주기 시간으로 정의되며, PN 시퀀스 발생기의 클록 속도가 다르기 때문에 시퀀스 발생에 따른 시간에 따라 변한다. 마스크 오프셋 회로(212)에 있어서, 마스크 값의 마스크 시퀀스 코드 위상 오프셋은 칩의 수 Δ_M으로 정의된다. 상태간의 차이로서 정의되는 오프셋은 고정된 값이며 칩 폭보다 작다. 그러나 마스크 오프셋은 칩의 정수이다.

예를 들면 t=t₁에서의 새로운 상태 λ_N(t)는 정합 필터 PN 벡터로서 PN 시퀀스를 발생하기 위해 사용되며 수학식 1로서 정의된다.

정합 필터 벡터는 이러한 새로운 상태 λ_N(t)로부터 발생된 시퀀스의 일부인 시퀀스이며, 그 부분은 길이 R 칩(즉, R은 통상 레지스터의 길이 정수임)이다. 또한, 딜레이 τ_cr은 목표 상태 λ_T(t)에서 발생된 정합 필터 PN 벡터의 발생 시간(t=t₁)에서의 포인트와 정합 필터 PN 벡터를 목표 벡터와 비교했을 때 시간 t=t₁+τ_cr에서의 포인트 사이에서 일어난다. 이러한 시간 지연 τ_cr은 고려될 추가의 오프셋 팩터 Φ_τcr(기준 상태와 비교 시간 사이의 시간 지연의 칩 수). 그러므로, 정합 필터 벡터는 수학식 2로 주어진 것과 같은 오프셋 Φ(t=t₁+τ_cr)을 가진다.

수학식 1과 수학식 2을 결합하면, 벡터 발생기(200)는 수학식 3으로 주어진 것과 같이 목표 벡터 상태 λ_T와 관련된 오프셋 Φ_VEC을갖는 새로운 상태로부터 정합 필터 PN 벡터를 제공한다.

따라서, 본 발명에 따른 벡터 발생기(200)는 4배의 자유도를 허용하므로 목표 벡터에 비해 정합 필터 PN 벡터 또는 오프셋 기준 시퀀스 프래그먼트를 제공한다.

하나의 실시예에 있어서, 상태 레지스터(206)은 매 데이터 심볼 기간(즉, 64 칩 기간)마다 로컬 PN 코드 시퀀스의 연속 기준 상태를 포획한다. 이후 FF PN 발생기(208)의 클록 속도는 기준 PN 발생기(202)의 클록 속도보다 예를 들면 높은 64칩의 오프셋 PN 코드 시퀀스를 발생하기 위해 기준 PN 발생기(202)의 로컬 PN 코드 시퀀스의 각 클록 사이클에 대해 64 클록 기간을 전진한다. 다음에, 기준 PN 발생기(202)의 분할된 클록 속도는 벡터 발생기(200)가 있을 수 있는 기준 상태 번호 각각을 통해 순환하도록 한다. 벡터 발생기(200)는 상태 레지스터(206)로 포획하고, FF PN 발생기(208)로 로드되고, 기준 PN 발생기(202)의 시프트 레지스터의 각각의 연속하는 기준 상태는 INIT와 EN 신호에 응답한다.

실시예에 있어서, 64의 상이한 오프셋 PN 코드 시퀀스까지 1.2288MHz에서 로컬 PN 코드 시퀀스의 기간 내에서 발생된다. 각각은 기준 로컬 PN 코드 시퀀스의 초기 상태로부터 대응하는 코드 위상 오프셋을 가진다. 각 코드 위상 오프셋은 단일 칩, FF 발생기(208)의 클록을 인에이블하는 딜레이에 기초한 다중 칩 또는 연속 상태의 포획에 기초한 64칩의 정수 배와 동일하다. 각 오프셋 PN 코드 시퀀스 또는 그 일부는 모두 정합 필터 PN 벡터를 형성하거나 정합 필터 PN 벡터를 형성하기 위해 마스크 값과 조합되어 사용된다. 78.864 MHz로 클록되는 카운터(210)는 정합 필터 벡터로서 정의되는 각 오프셋 pn 코드 시퀀스의 코드 위상 오프셋에 대응하는 카운터 오프셋 값 φ_counter을 제공하기 위해 사용된다. 또한, 카운터 오프셋 값은 PN 코드 시퀀스의 오프셋 시퀀스에 대한 특정 마스크 값을 선택하기 위해 벡터 발생기 컨트롤(220)에 의해 사용된다.

카운터 값은 예를 들면 다중 파일럿 코드가 트랙킹되면 소정 수로 오프셋된다. 기지국간의 코드 위상 오프셋은 공지이므로, 예를 들면 IS-95를 갖는 경우에, 카운터는 현재 트랙킹된 파일럿 코드와 주위의 기지국의 파일럿 코드에 대한 기준으로서 사용된다.

도 5는 본 발명에 다른 벡터 발생기(200)의 타이밍도를 나타낸다. 앞에서의 실시예에 대해서 설명한 것과 같이, 모든 심볼 기간 중 상태 레지스터(2060는 연속 상태 λ_L(t)를 갖는 로컬 PN 시퀀스를 제공하는 기준 PN 발생기의 기준 상태 λ_REF를 포획한다. FF PN 발생기(208)는 심볼 기간에 64 클록 기간 전진하고 64 상태를 순환하고, 상태 λ_F(t)다중 오프셋 PN 코드 시퀀스를 발생한다. 오프셋 Φ_N-64는 로컬 PN 코드 위상 λ_L(t)로부터 원하는 오프셋 Φ_N에 대응하는 정합 필터 pn 벡터를 발생하기 위해 사용된다. 왜냐 하면 기준 상태는 상호 관련 지점 앞의 64 비트이기 때문이다. 각각의 정합 필터 PN 벡터는 심볼 얼라인되지만(로컬 제로 파일럿 롤오버로부터 64비트 배), 심볼 경계에 대해 시간 지연 τ_cm으로 보내진다.

시간 지연 τ_off1에 대응하는 Φ_off1를 갖는 내장된 시퀀스와 관련된 정합 필터 PN 벡터를 발생하기 위해, 오프셋 Φ_off1을 갖는 오프셋 PN 코드 시퀀스를 발생하기 위해 오프셋 Δ_M1에 대한 마스크 값이 사용된다. 마스크된 시퀀스는 내장된 시퀀스의 도착 64 비트와 정합된 벡터를 발생하고 시간 지연 τ_cr1이 인가된다. 시간 지연 τ_off2에 대응하는 오프셋 Φ_off2와 관련짓기 위한 시퀀스를 발생하기 위해, 동일 기준 상태 τ_L(t)가 사용되지만, 오프셋 Δ_M2에 대한 마스크 값이 인가된다. 시프트 레지스터 컨텐트는 시간 지연 τ_cr2이 인가되는 새로운 정합 필터 PN 벡터로 오버라이트된다.

도 5의 502상에 도시된 것과 같이, 심볼 기간 T_s동안, 기준 PN 발생기(2020)는 로컬 PN 코드 시퀀스 값(63 내지 127)에 대응하는 칩 값을 제공한다. 그 결과, 504는 상태 레지스터(206)내의 기준 상태로서 저장된 로컬 PN 코드 시퀀스의 제 1 의 15값(63 내지 77)을 나타낸다(15단의 선형 피드백 시프트 레지스터가 기준 및 FF PN 발생기(202 내지 208)에 의해 각각 사용되는 것으로 가정한다). 또한, 로컬 PN 코드 시퀀스 값(63 내지 127)에 대응하는 칩 값은 오프셋 PN 코드 시퀀스를 형성하지만 기간 (T_s/64)을 갖는다. 제 1 및 제 2 내장 PN 시퀀스는 Φ_off1의 오프셋을 가지며 제 2 내장 PN 시퀀스는 칩 값(63)으로부터 Φ_off2의 오프셋을 가진다. 각 오프셋 Φ_off1과 Φ_off2은 상이한 기지국의 PN 시퀀스에 대응한다.

제 1 및 제 2 마스크 값 Δ_M1과 Δ_M2가 510으로 도시된 것과 같이 검색된다. FF PN 발생기에 공급된 INIT 신호에 대한 타이밍은 512위에 도시되어 이다. 513과 514에서의 INIT의 연속 트랜지션은 각각 504의 오프셋 PN 코드 시퀀스와 등가인 2개의 64비트 오프셋 시퀀스를 발생한다. 도 5에 도시된 것과 같이, 제 1 및 제 2 마스크 값 Δ_M1과 Δ_M2의 검색은 상태 λ_L(t)로부터의 2개의 64비트 PN 코드 시퀀스의 발생과 동시에 발생하지만, 이와 같은 타이밍은 반드시 필요한 것은 아니다. 끝으로, 마스크 오프셋 회로(212)는 516위에 도시된 마스크 값과 오프셋 PN 코드 시퀀스를 결합하여 정합 필터 PN 벡터 쌍을 형성한다.

도 5는 506과 508의 내장 PN 시퀀스와 거의 동기되어 발생되는 정합 필터 벡터 쌍을 나타내지만(즉 시간 지연 τ_cr1과 τ_cr2에서 내보냄), 이것은 반드시 일어나는 것은 아니다. 그러나, 벡터 발생기는 도 5에 도시된 것과 같은 수 개의 정합 필터 벡터 쌍을 발생하며, 각 쌍은 다른 시간 지연 τ_cm에서 나온다. 각 시간 지연 τ_cm은 칩 폭 또는 칩 폭의 부분 중 어느 하나에 의해 코드 위상으로 분리되는 각 쌍에 기인한다. 그 결과 FF PN 발생기(208)는 공지의 오프셋과 다양한 시간 지연이 주어진 PN 시퀀스의 가능한 값의 모두를 통해 순환한다.

본 발명에 따른 벡터 발생기를 사용하는 벡터 상관기는 다중 칩 기준 및 데이터 벡터를 축적해도 되고, 병렬로 교차 상관 계산을 시작한다. 파이프라이닝 또는 다중 시리얼 상관 동작을 이용함으로써, 벡터 상관기는 병렬로 상관 동작의 다수를 도모하기 위해 단일 상관기 회로를 사용한다. 본 발명의 벡터 발생기는 이와 같은 벡터 상관기에 의해 정해진 코드 위상 오프셋과 함께 대응하는 다수의 정합 필터 PN 벡터를 발생한다. 본 발명의 벡터 발생기는 디자인 트레이드 오프 기회를 허용하여 증가된 벡터 발생기 제어 복잡성과 함께 벡터 상관기에 의해 필요로 되는 정합 필터 PN 벡터 저장 레지스터이 수를 감소시킨다. 또, 벡터 발생기는 보다 큰 융통성을 허용하여 고속 데이터 및/또는 핸드오프 상황에서 상관기 용량을 활용하기 위해 비 심볼 정합 필터 PN 벡터를 발생한다.

본 발명의 실시예를 회로의 처리에 대해 기술하였으나, 본 발명은 이에 한정되는 것은 아니다. 이 기술 분야에서 숙련된 사람에게는 명백한 것과 같이, 다양한 기능의 회로 소자가 또한 소프트웨어 프로그램의 처리 단계로서 디지털 도메인에 사용된다. 이와 같은 소프트웨어는 예를 디지털 신호 처리기, 마이크로 컨트롤러 또는 범용 컴퓨터에 사용되어도 된다.

본 발명의 특성을 설명하기 위해 기술되고 예시된 세목, 재료 및 부품의 배열에 있어서의 여러 가지 변경은 다음의 특허청구범위에 기재된 것과 같은 본 발명의 원리 및 범위를 이탈하지 않고 이 기술 분야에서 숙련된 사람에 의해 만들어질 수 있다는 것을 이해할 수 있을 것이다.

Claims

기준 의사 노이즈(PN; pseudo noise) 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 방법으로서, 상기 기준 PN 시퀀스는 초기 상태와 제 1 클록 속도를 가지며,

a) 상기 기준 PN 시퀀스의 초기 상태를 포획하는 단계, 및

b) 상기 포획된 초기 상태로부터 적어도 하나의 패스트-포워드(fast forward) PN 시퀀스를 발생하는 단계를 포함하고, 상기 패스트 포워드 PN 시퀀스는 상기 기준 PN 시퀀스의 칩 값과 동일한 칩 값을 가지며 상기 제 1 클록 속도보다 빠른 제 2 클록 속도를 가지며,

각각의 정합 필터 벡터는 상기 기준 PN 시퀀스의 상기 코드 위상과 비교했을 때 대응하는 코드 위상 오프셋을 가진 하나의 패스트 포워드 PN 시퀀스에 대응하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 상기 기준 PN 시퀀스의 하나 이상의 연속 상태를 포획하는 단계를 더 포함하고, 단계 b)는 각각의 연속하는 상태로부터 적어도 하나의 패스트 포워드 PN 시퀀스를 발생하는 단계 b1)를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 2 항에 있어서, 각 코드 위상에 대응하는 카운터 값을 제공하기 위해 상기 패스트 포워드 PN 시퀀스의 상기 제 2 클록 속도와 상기 초기 상태에 기초하여 카운팅하는 단계를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 상기 정합 필터 벡터를 형성하기 위해 상기 패스트 포워드 시퀀스에 적어도 하나의 마스크 벡터를 부가하는 단계 c)를 더 포함하고, 상기 정합 필터 벡터의 상기 대응하는 코드 위상 오프셋은 상기 마스크 벡터에 의해 결정되는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 4 항에 있어서, 각 코드 위상에 대응하는 카운터 값을 제공하기 위해 상기 패스트 포워드 PN 시퀀스의 상기 제 2 클록 속도와 상기 초기 상태에 기초하여 카운팅하는 단계 d)를 더 포함하고,

단계 c)는 상기 카운터 값에 기초하여 각각의 마스크 벡터를 선택하는 단계 c1)를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 5 항에 있어서, 상기 기지국의 파일럿 신호의 기지국 코드 위상 오프셋을 계산하는 단계 e)와, 상기 기지국 코드 위상 오프셋에 기초하여 단계 e)의 상기 카운터 값을 조정하는 단계 f)를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 4 항에 있어서, 동상 채널(In-phase channel)의 동상 정합 필터 벡터와 직각 위상 채널(Quadrature-phase channel)의 직각 위상 정합 필터 벡터를 제공하기 위해 단계 a), b) 및 c)를 반복하는 단계를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 7 항에 있어서, 동상 정합 필터 벡터와 직각 위상 정합 필터 벡터를 각각 저장하는 단계 f)와,

상기 저장된 동상 정합 필터 벡터와 상기 저장된 직각 위상 정합 필터 벡터를 교대로 제공하는 단계를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 송신된 스프레드 스펙트럼 채널 신호의 복수의 다경로 성분을 가진 수신 스프레드 스펙트럼 신호와의 상관을 위해, 상이한 코드 위상 오프셋을 각각 가진 복수의 정합 필터 벡터를 제공하기 위해 단계 a)와 단계 b)를 반복하는 단계를 더 포함하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 적어도 2개의 그룹으로 복수의 정합 필터 벡터를 제공하기 위해 단계 a)와 단계 b)를 반복하는 단계를 더 포함하고, 각 그룹의 각 정합 필터 벡터는 기지국의 파일럿 신호의 코드 위상 오프셋에 관련된 상이한 코드 위상 오프셋을 가지는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 단계 b)는 데이터 심볼 기간에 상기 기준 PN 시퀀스의 칩 수가 승산된 상기 제 1 클록 속도로서 제 2 클록 속도를 제공하는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 상기 발생 단계 b)는 데이터 심볼 클록의 각 트랜지션에 대해 패스트 포워드 PN 시퀀스를 발생하고, 상기 제 1 클록 속도는 상기 데이터 심볼 클록의 상기 클록 속도보다 느린 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
제 1 항에 있어서, 상기 패스트 포워드 PN 시퀀스에 기초하여, 시퀀스 테이블로부터 적어도 하나의 정합 필터 벡터를 검색하는 단계를 더 포함하고, 상기 테이블에 저장된 각각의 정합 필터 벡터는 상기 기준 PN 시퀀스의 상이한 코드 위상 오프셋을 가지는 기준 PN 시퀀스로부터의 적어도 하나의 정합 필터 벡터 발생 방법.
기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기로서, 상기 기준 PN 시퀀스는 초기 상태와 제 1 클록 속도를 가지며,

상기 기준 PN 시퀀스의 초기 상태를 포획하도록 되어 있는 레지스터, 및

상기 포획된 초기 상태로부터 적어도 하나의 패스트 포워드 PN 시퀀스를 발생하도록 되어 있는 패스트 포워드 PN 발생기를 포함하고,

상기 패스트 포워드 PN 시퀀스는 상기 기준 PN 시퀀스의 칩 값과 동일한 칩 값을 가지며 상기 패스트 포워드 PN 시퀀스를 제공하는 상기 패스트 포워드 PN 발생기는 상기 제 1 클록 속도보다 빠른 제 2 클록 속도를 가지며,

각각의 정합 필터 벡터는 상기 기준 PN 시퀀스의 상기 코드 위상과 비교했을 때 대응하는 코드 위상 오프셋을 가진 하나의 패스트 포워드 PN 시퀀스에 대응하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 상기 레지스터는 상기 기준 PN 시퀀스의 하나 이상의 연속 상태를 포획하고, 상기 패스트 포워드 PN 발생기는 각각의 연속 상태로부터 적어도 하나의 패스트 포워드 PN 시퀀스를 발생하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 15 항에 있어서, 상기 패스트 포워드 PN 시퀀스의 상기 제 2 클록 속도와 상기 초기 상태에 기초하여 각 코드 위상에 대응하는 카운터 값을 형성하도록 되어 있는 카운터를 더 포함하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 마스크 오프셋 회로를 더 포함하고, 상기 마스크 오프셋 회로는 상기 정합 필터 벡터를 형성하기 위해 적어도 하나의 마스크 벡터를 상기 패스트 포워드 PN 시퀀스에 부가하도록 되어 있고, 상기 정합 필터 벡터의 상기 대응하는 코드 위상 오프셋은 상기 마스크 벡터에 의해 결정되는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 17 항에 있어서, 상기 패스트 포워드 PN 시퀀스의 제 2 클록 속도와 상기 초기 상태에 기초하여 각 코드 위상 오프셋에 대응하는 카운터 값을 형성하도록 되어 있는 카운터, 및

마스크 테이블을 갖는 메모리를 더 포함하고,

상기 마스크 오프셋 회로는 상기 카운터 값에 기초하여 상기 마스크 테이블로부터 상기 마스크 벡터를 선택하도록 되어 있는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 18 항에 있어서, 마스크 오프셋 회로는 기지국의 파일럿 신호 코드 위상 오프셋에 대응하는 코드 위상 오프셋을 가진 정합 필터 벡터를 형성하기 위해 적어도 하나의 다른 마스크 벡터를 선택하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 17 항에 있어서, 상기 패스트 포워드 발생기는 동상 채널을 위한 정합 필터 벡터와 직각 위상 채널을 위한 정합 필터 벡터를 발생하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 20 항에 있어서, 상기 동상 및 직각 위상 채널의 각 정합 필터 벡터를 저장하도록 되어 있는 시프트 레지스터와,

각 저장된 정합 필터를 교대로 제공하도록 되어 있는 선택 회로를 더 포함하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 상기 패스트 포워드 PN 발생기는 송신된 스프레드 스펙트럼 채널 신호의 복수의 다경로 성분을 가진 수신된 스프레드 스펙트럼 신호와의 상관을 위해 상이한 코드 위상 오프셋을 각각 갖는 복수의 정합 필터 벡터를 제공하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 상기 패스트 포워드 PN 발생기는 적어도 2개의 그룹으로서 복수의 정합 필터 PN 시퀀스 벡터를 제공하고, 각 그룹의 각 정합 필터 벡터는 기지국의 파일럿 신호의 코드 위상 오프셋에 관련된 상기 상이한 코드 위상 오프셋을 가지는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 상기 제 2 클록 속도는 데이터 심볼 기간에 상기 기준 PN 시퀀스의 다수의 칩이 승산된 상기 제 1 클록 속도인 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 상기 패스트 포워드 PN 발생기는 데이터 심볼 클록의 각 트랜지션에 대해 패스트 포워드 PN 시퀀스를 발생하고, 상기 제 1 클록 속도는 상기 데이터 심볼 클록의 상기 클록 속도보다 느린 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
제 14 항에 있어서, 각각 상기 기준 PN 시퀀스의 상이한 코드 위상 오프셋을 가진 복수의 정합 필터 벡터를 저장하는 시퀀스 테이블을 가진 메모리를 더 포함하는 기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기.
기준 PN 시퀀스로부터 적어도 하나의 정합 필터 벡터를 발생하는 벡터 발생기를 가진 집적 회로로서, 상기 기준 PN 시퀀스는 초기 상태와 제 1 클록 속도를 가지며,

상기 기준 PN 시퀀스의 초기 상태를 포획하도록 되어 있는 레지스터와,

상기 포획된 초기 상태로부터 적어도 하나의 패스트 포워드 PN 시퀀스를 발생하도록 되어 있는 패스트 포워드 PN 발생기를 포함하고, 상기 패스트 포워드 PN 시퀀스는 상기 기준 PN 시퀀스의 칩 값과 동일한 칩 값을 가지며 상기 패스트 포워드 PN 발생기는 상기 제 1 클록 속도보다 빠른 제 2 클록 속도를 가진 상기 패스트 포워드 PN 시퀀스를 제공하고,

각각의 정합 필터 벡터는 상기 기준 PN 시퀀스의 코드 위상과 비교했을 때 대응하는 코드 위상 오프셋을 가진 하나의 패스트 포워드 PN 시퀀스에 대응하는 집적 회로.
제 27 항에 있어서, 마스크 오프셋 회로를 더 포함하고, 상기 마스크 오프셋 회로는 상기 정합 필터 벡터를 형성하기 위해 적어도 하나의 마스크 벡터를 상기 패스트 포워드 PN 시퀀스에 부가하도록 되어 있고, 상기 정합 필터 벡터의 대응하는 코드 위상 오프셋은 상기 마스크 벡터에 의해 결정되는 집적 회로.