JP2004048004A - Ｅｅｐｒｏｍ及びその製造方法 - Google Patents
Ｅｅｐｒｏｍ及びその製造方法 Download PDFInfo
- Publication number
- JP2004048004A JP2004048004A JP2003185830A JP2003185830A JP2004048004A JP 2004048004 A JP2004048004 A JP 2004048004A JP 2003185830 A JP2003185830 A JP 2003185830A JP 2003185830 A JP2003185830 A JP 2003185830A JP 2004048004 A JP2004048004 A JP 2004048004A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- oxide film
- device isolation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims description 59
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 230000000903 blocking effect Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
【課題】ＥＥＰＲＯＭ及びその製造方法を提供する。
【解決手段】ＥＥＰＲＯＭは半導体基板の表面に比べて凹形成されたトレンチ素子分離膜を含んでおり、半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域として活用する。これにより、平面レイアウト上に単位セルの大きさの増加なしにも実質的な有効チャンネル領域を拡張させてセル性能が向上できる。
【選択図】 図６
【解決手段】ＥＥＰＲＯＭは半導体基板の表面に比べて凹形成されたトレンチ素子分離膜を含んでおり、半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域として活用する。これにより、平面レイアウト上に単位セルの大きさの増加なしにも実質的な有効チャンネル領域を拡張させてセル性能が向上できる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は電源が供給されなくてもデータが消去されない不揮発性メモリ素子及びその製造方法に係り、より詳細にはＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）及びその製造方法に関する。
【０００２】
【従来の技術】
電気的に書き直し可能な不揮発性メモリをＥＥＰＲＯＭと呼んでいる。ＥＥＰＲＯＭとしては、フローティングゲート型、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型、またはＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型など種々な特徴を有する構造が提案された。
【０００３】
その中で、典型的なＳＯＮＯＳ型ＥＥＰＲＯＭは図１及び図２に示されている。図１は、ビットライン方向に切断した断面図であり、図２は、ゲート方向に切断した断面図である。図１及び図２を参照すれば、素子分離膜１５が形成された基板１０の上に下部酸化膜２０、窒化膜３０、上部酸化膜４０及びポリシリコン膜５０よりなる積層体がある。下部酸化膜２０は、トンネル酸化膜であり、窒化膜３０はメモリ（ストレージ）層であり、上部酸化膜４０は、充電電荷の損失を防ぐブロッキング膜の役割を果たし、ポリシリコン膜５０はゲートである。このような積層体の両側の基板１０内にはソース／ドレーン６０が形成されている。このようなＳＯＮＯＳ型ＥＥＰＲＯＭを駆動する方式は特許文献１に開示されている。
【０００４】
このようなＳＯＮＯＳ型の構造は非常に簡単であり、プログラム／消去時に使われる電圧がフローティングゲート型の構造に比べて相対的に低いので、セル縮少の側面でも有利である。ところが、ＥＥＰＲＯＭをさらに高集積化しようとすれば、その規格縮少による素子間の隔離及び活性領域面積の制限などの問題を解決する必要がある。
【０００５】
【特許文献１】
米国特許第６，０４０，９９５号明細書
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、従来のＥＥＰＲＯＭに比べてさらに高集積化できるＥＥＰＲＯＭを提供することである。
【０００７】
本発明が解決しようとする他の技術的課題は、セル性能の向上効果があり、これによって追加的なセルサイズの縮少可能なＳＯＮＯＳ型ＥＥＰＲＯＭの製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明によるＥＥＰＲＯＭは半導体基板の表面に対して凹形成されたトレンチ素子分離膜、前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿って形成されたトンネル酸化膜、前記トンネル酸化膜上に形成された窒化膜、前記窒化膜上に形成されたブロッキング酸化膜、及び前記ブロッキング酸化膜の上に形成されたポリシリコンゲート導電層、を含む。
【０００９】
前記ゲート導電層と前記ブロッキング酸化膜との界面のうち、前記素子分離膜とその上方で対向している部分は前記半導体基板の表面よりも下に位置できる。そして、前記素子分離膜に対して突出された半導体基板部のエッジは丸いことが望ましい。
【００１０】
従来のＳＯＮＯＳ型ＥＥＰＲＯＭは図２のＡ部分のように一般的な２次元的活性領域の下部酸化膜２０、窒化膜３０及び上部酸化膜４０部分のみをストレージとして使用する。しかし、本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは従来と同一であるが、活性領域の幅を増加させたような３次元的な効果を有する。これは半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域に活用できるので可能である。
【００１１】
前記他の技術的課題を達成するために、本発明によるＥＥＰＲＯＭの製造方法では、半導体基板上に活性領域と非活性領域とを定義した後、前記非活性領域に前記半導体基板の表面に対して凹状の素子分離膜を形成することによって前記素子分離膜の上側傍に露出された半導体基板部まで前記活性領域を拡張させる。前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿ってトンネル酸化膜を形成する。次いで、前記トンネル酸化膜上に窒化膜、ブロッキング酸化膜及びポリシリコンゲート導電層を順次に形成する。
【００１２】
前記凹状の素子分離膜を形成するためには、前記非活性領域に前記半導体基板の表面と実質的に平行なトレンチ素子分離膜を形成した後、前記素子分離膜が所定厚さに残るようにエッチングして凹状の素子分離膜を形成する。前記素子分離膜が所定厚さに残るようにエッチングする段階はＨＦを利用したウェットエッチバックを利用して行われる。
【００１３】
前記活性領域を拡張する段階後、前記素子分離膜に対して突出された半導体基板部のエッジを丸くする段階をさらに含むことが望ましい。この場合に、前記エッジにＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合液を適用してエッチングする方法が利用でき、あるいは前記エッジを酸化させた後、酸化済みの部分をウェットエッチングで除去する方法が利用できる。
【００１４】
前記トンネル酸化膜はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により酸化膜を蒸着した後、前記酸化膜にアニーリング段階を行って形成できるが、ここでアニーリング段階のガス雰囲気はＮ２Ｏ、ＮＯ、またはＮ２Ｏ及びＮＯの両方ともを含むことが望ましい。
【００１５】
本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは従来と同一であるが、活性領域の幅を増加させたような３次元的な効果を有することができる。これは半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部までも活性領域に活用できるので可能である。このように製作されたＳＯＮＯＳ活性領域の側壁にも窒化膜のストレージが形成され、これによってチャンネルを増加させることができる。したがって、プログラム／消去効率及び消去時のセル電流の性能が向上できる。
【００１６】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳述する。しかし、本発明の実施例は種々な他の形態に変形でき、本発明の範囲が下記に詳述する実施例によって限定されると解釈されてはならない。本発明の実施例は当業界の当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状はより明確な説明を強調するために誇張されたものであり、図面上で同じ符号は同じ要素を意味する。
【００１７】
図３ないし図６は、本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示すものであって、ゲート方向に切断した断面図である。
【００１８】
まず図３を参照すれば、半導体基板１１０を準備し、必要な場合に、イオン注入してウェル（図示せず）を形成する。次いで、半導体基板１１０上に活性領域と非活性領域とを区分するＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１１５を形成する。ＳＴＩ１１５は非活性領域に形成されるものであって、半導体基板１１０の表面と実質的に平行に形成される。
【００１９】
かかるＳＴＩ１１５を形成する方法は、公知の方法に従うことができる。例えば、半導体基板１１０に酸化膜及び窒化膜を形成した後、これらをパターニングしてトレンチを形成する部位に開口部を作る。次にパターニングされた酸化膜及び窒化膜をマスクとして使用して半導体基板１１０に３０００〜６０００Åのトレンチを形成する。次いで、トレンチ内部を絶縁物質で満たす。例えば、トレンチの内壁上に酸化膜ライナ及び／または窒化膜ライナを形成した後、その上に中温酸化膜（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＭＴＯ）を形成し、残りの部分にはギャップフィリング性能の優れた物質、例えば、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＨＤＰ−ＣＶＤ（ＨｉｇｈＤｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）法を利用して形成した酸化膜で埋め込む。かかる結果物の上面をＣＭＰまたはエッチバック法で平坦化する。この時に、パターニングされた窒化膜がＣＭＰ工程のストッパまたはエッチバックのストッパとして作用する。最後に、半導体基板１１０上に残っているパターニングされた酸化膜と窒化膜とを除去すれば、半導体基板１１０の表面よりも若干高いか、殆ど段差のない平行なＳＴＩ１１５が形成される。
【００２０】
図４を参照すれば、前記ＳＴＩ１１５が所定厚さに残るようにエッチングして半導体基板１１０の表面に対して凹状の素子分離膜１１５ａを形成する。トレンチ素子分離膜１１５ａに比べて上方に突出された半導体基板部は全部活性領域として活用できる。したがって、活性領域は素子分離膜１１５ａの上側傍に露出された半導体基板部までに拡張される。その結果、２次元的なレイアウトを変更しなくても活性領域を拡張させうる。
【００２１】
前記ＳＴＩ１１５をエッチングする時にはＨＦを利用したウェットエッチバックが利用できる。ＨＦはＨ２Ｏに希釈したものを利用するが、その温度は一般的に室温にする。ＨＦとＨ２Ｏとの比率は１：１０〜１：１０００にできる。ＨＦを適用する方法も、ディップ式またはスプレー式が利用できる。他の代案として、ＨＦをＮＨ４Ｆと混合してＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）の形で適用することもできる。このようなエッチング液の適用される時間を調節することによって所望の厚さの素子分離膜１１５ａを残す。
【００２２】
素子分離膜１１５ａが従来のフィールド酸化膜よりも薄くても活性領域が相対的に上方に突出していて効果的に素子間の隔離ができる。しかし、もし薄くなった素子分離膜１１５ａの厚さが問題であれば、図３を参照して説明した段階で、ＳＴＩ１１５を形成する時のトレンチをもっと深く形成することによって、残っている素子分離膜１１５ａを厚くする。
【００２３】
図５を参照すれば、素子分離膜１１５ａとそれに対して突出された半導体基板１１０との面に沿ってトンネル酸化膜１２０を形成する。トンネル酸化膜１２０は図４の結果物を熱酸化させて形成できる。他の代案として、トンネル酸化膜１２０はＬＰＣＶＤ法によってＭＴＯを蒸着した後、前記ＭＴＯにアニーリング段階を行って形成できる。この時のアニ−リングはガス雰囲気としてＮ２Ｏ、ＮＯ、またはＮ２Ｏ及びＮＯの両方ともを含むものを使用する。蒸着された状態のＭＴＯはその表面にシリコンダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）の欠陥がありがちである。Ｎ２ＯまたはＮＯ雰囲気でのアニ−リングはこのような欠陥をなくしてＭＴＯの漏れ電流特性及び信頼性を向上させる。
【００２４】
次いで、トンネル酸化膜１２０上にメモリ（ストレージ）層の窒化膜１３０を形成する。窒化膜１３０はトンネル酸化膜１２０を窒化処理して形成でき、あるいはＬＰＣＶＤ法によって窒化膜を蒸着して形成できる。その上に充電電荷の損失を防ぐブロッキング酸化膜１４０を形成する。ブロッキング酸化膜１４０も熱酸化法によって形成できる。
【００２５】
図６を参照すれば、ブロッキング酸化膜１４０の上にポリシリコンゲート導電層１５０を形成する。ゲート導電層１５０とブロッキング酸化膜１４０との界面のうち、素子分離膜１１５ａとその上方で対向している部分は半導体基板１１０の表面よりも下に位置する。ポリシリコンはＬＰＣＶＤ法で５００℃ないし７００℃に蒸着できる。不純物がドーピングされていない状態で蒸着した後、ＡｓまたはＰをイオン注入でドーピングして導電性を有するようにでき、蒸着時、インサイチュで不純物をドーピングしてドープトポリシリコン状態に蒸着することもできる。
【００２６】
図６から分かるように、本発明によるＥＥＰＲＯＭは半導体基板１１０の表面に対して凹形成されたトレンチ素子分離膜１１５ａ、素子分離膜１１５ａと素子分離膜１１５ａに対して突出された半導体基板１１０との面に沿って形成されたトンネル酸化膜１２０、トンネル酸化膜１２０上に形成された窒化膜１３０、窒化膜１３０上に形成されたブロッキング酸化膜１４０、及びブロッキング酸化膜１４０上に形成されたポリシリコンゲート導電層１５０、を含む。ゲート導電層１５０とブロッキング酸化膜１４０との界面のうち、素子分離膜１１５ａとその上方で対向している部分は半導体基板１１０の表面よりも下に位置する。
【００２７】
従来のＳＯＮＯＳ型ＥＥＰＲＯＭは、図２でＡに表示した部分のように一般的な２次元的活性領域の下部酸化膜２０、窒化膜３０及び上部酸化膜４０だけをストレージとして使用する。しかし、本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは同一であるが、活性領域の幅を増加させたような３次元的な効果を有することができる。これは半導体基板１１０の表面だけでなく素子分離膜１１５ａの上側傍に露出された半導体基板部までも活性領域に活用できるので可能である。
【００２８】
図７は、図６のＢ部分を拡大して示す図面である。図７のように、素子分離膜１１５ａの上側傍に露出された半導体基板部に追加的なストレージＤが形成されてこれが活用できるので、活性領域の幅を増加させる効果がある。これによって半導体基板１１０にも追加的なチャンネルＣが形成される。したがって、プログラム及び消去効率、並びに読み取り時のセル電流の性能向上が具現できる。性能が向上した部分ほどセルが縮少できるので、高集積化に有利に適用できる。すなわち、平面よりも拡張された活性領域を使用することによって、相対的に面積を拡張できて高集積化と素子密度の増加とができ、効果的に隔離された単位素子が形成できる。
【００２９】
図８及び図９は、本発明の他の実施例によって、ＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す単面図である。
まず、図３及び図４を参照して説明した段階まで進む。次いで、図８のように、素子分離膜１１５ａに対して突出された半導体基板部１１０のエッジを丸くして丸いエッジＥを形成する。
【００３０】
例えば、図４で示すような角張ったエッジにＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合液を適用してエッチングする方法が利用できる。エッジは前記混合液による攻撃を他の部分に比べて相対的に多く受けるので丸くなる。ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合比は１：１：５〜１：４：１００にできる。混合液の温度は５０℃ないし７５℃でありうる。
【００３１】
またはエッジを酸化させた後、酸化された部分をウェットエッチングで除去する方法が利用できる。図４の結果物を酸化雰囲気に露出させれば半導体基板１１０の露出された部分が酸化されるが、特に角張ったエッジ部で酸化が活発に起こり、エッジ部に形成された酸化膜は半導体物質と丸い界面とを形成する。ＨＦなどを利用したウェットエッチングでエッジ部に形成された酸化膜を除去すればエッジの丸い面が露出される。
【００３２】
図９を参照すれば、素子分離膜１１５ａとそれに対して突出された半導体基板１１０との面に沿ってトンネル酸化膜１２０を形成する。そして、その上に順に窒化膜１３０、ブロッキング酸化膜１４０及びポリシリコンゲート導電層１５０を形成する。
【００３３】
本実施例のように丸いエッジＥを形成すれば、角張ったエッジに電界が集中する現象を防止できる。エッジに電界集中することを防ぐことによってトンネル酸化膜１２０が劣化する不良を防止する。
【００３４】
ポリシリコンゲート導電層１５０を形成した後でシリサイド１５５をさらに形成する。例えば、コバルトシリサイド、タングステンシリサイドまたはチタンシリサイドをさらに形成できる。かかるシリサイド１５５はポリシリコンゲート導電層１５０の上にコバルト、タングステンまたはチタンを積層した後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）のような熱処理を行う。すると、ポリシリコンゲート導電層１５０から供給されたシリコンと積層された金属とが反応してシリサイド１５５が形成される。反応していない金属は後続して洗浄除去する。シリサイド１５５はポリシリコンに比べて抵抗が低いので、素子の駆動速度が改善できる。
【００３５】
【発明の効果】
以上では本発明の実施例について説明しているが、本発明は前記した実施例に限定されることではなくて、種々な変更や変形が可能である。本発明は特許請求の範囲によって定義される本発明の思想及び範疇内に含まれる代案、変形及び等価を含む。
【００３６】
本発明で提案するＥＥＰＲＯＭは、半導体基板の表面に比べて凹形成されたトレンチ素子分離膜を含んでおり、半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域として活用できる。したがって、平面レイアウト上に単位セルの大きさの増加なしにも実質的な有効チャンネル領域を拡張させてプログラム及び消去効率を増加させる。
【００３７】
したがって、本発明によれば、セル性能が向上でき、性能向上の部分ほどの追加的なセルサイズ縮少も可能である。したがって、高集積化及び素子のパッキング密度の向上ができる
【図面の簡単な説明】
【図１】従来のＳＯＮＯＳ型ＥＥＰＲＯＭを説明するための図面である。
【図２】従来のＳＯＮＯＳ型ＥＥＰＲＯＭを説明するための図面である。
【図３】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図４】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図５】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図６】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図７】図６のＢ部分を拡大して示す図である。
【図８】本発明の他の実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図９】本発明の他の実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【符号の説明】
１１０ 半導体基板
１１５ａ トレンチ素子分離膜
１２０ トンネル酸化膜
１３０ 窒化膜
１４０ ブロッキング酸化膜
１５０ ポリシリコンゲート導電層
【発明の属する技術分野】
本発明は電源が供給されなくてもデータが消去されない不揮発性メモリ素子及びその製造方法に係り、より詳細にはＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）及びその製造方法に関する。
【０００２】
【従来の技術】
電気的に書き直し可能な不揮発性メモリをＥＥＰＲＯＭと呼んでいる。ＥＥＰＲＯＭとしては、フローティングゲート型、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型、またはＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型など種々な特徴を有する構造が提案された。
【０００３】
その中で、典型的なＳＯＮＯＳ型ＥＥＰＲＯＭは図１及び図２に示されている。図１は、ビットライン方向に切断した断面図であり、図２は、ゲート方向に切断した断面図である。図１及び図２を参照すれば、素子分離膜１５が形成された基板１０の上に下部酸化膜２０、窒化膜３０、上部酸化膜４０及びポリシリコン膜５０よりなる積層体がある。下部酸化膜２０は、トンネル酸化膜であり、窒化膜３０はメモリ（ストレージ）層であり、上部酸化膜４０は、充電電荷の損失を防ぐブロッキング膜の役割を果たし、ポリシリコン膜５０はゲートである。このような積層体の両側の基板１０内にはソース／ドレーン６０が形成されている。このようなＳＯＮＯＳ型ＥＥＰＲＯＭを駆動する方式は特許文献１に開示されている。
【０００４】
このようなＳＯＮＯＳ型の構造は非常に簡単であり、プログラム／消去時に使われる電圧がフローティングゲート型の構造に比べて相対的に低いので、セル縮少の側面でも有利である。ところが、ＥＥＰＲＯＭをさらに高集積化しようとすれば、その規格縮少による素子間の隔離及び活性領域面積の制限などの問題を解決する必要がある。
【０００５】
【特許文献１】
米国特許第６，０４０，９９５号明細書
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、従来のＥＥＰＲＯＭに比べてさらに高集積化できるＥＥＰＲＯＭを提供することである。
【０００７】
本発明が解決しようとする他の技術的課題は、セル性能の向上効果があり、これによって追加的なセルサイズの縮少可能なＳＯＮＯＳ型ＥＥＰＲＯＭの製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明によるＥＥＰＲＯＭは半導体基板の表面に対して凹形成されたトレンチ素子分離膜、前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿って形成されたトンネル酸化膜、前記トンネル酸化膜上に形成された窒化膜、前記窒化膜上に形成されたブロッキング酸化膜、及び前記ブロッキング酸化膜の上に形成されたポリシリコンゲート導電層、を含む。
【０００９】
前記ゲート導電層と前記ブロッキング酸化膜との界面のうち、前記素子分離膜とその上方で対向している部分は前記半導体基板の表面よりも下に位置できる。そして、前記素子分離膜に対して突出された半導体基板部のエッジは丸いことが望ましい。
【００１０】
従来のＳＯＮＯＳ型ＥＥＰＲＯＭは図２のＡ部分のように一般的な２次元的活性領域の下部酸化膜２０、窒化膜３０及び上部酸化膜４０部分のみをストレージとして使用する。しかし、本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは従来と同一であるが、活性領域の幅を増加させたような３次元的な効果を有する。これは半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域に活用できるので可能である。
【００１１】
前記他の技術的課題を達成するために、本発明によるＥＥＰＲＯＭの製造方法では、半導体基板上に活性領域と非活性領域とを定義した後、前記非活性領域に前記半導体基板の表面に対して凹状の素子分離膜を形成することによって前記素子分離膜の上側傍に露出された半導体基板部まで前記活性領域を拡張させる。前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿ってトンネル酸化膜を形成する。次いで、前記トンネル酸化膜上に窒化膜、ブロッキング酸化膜及びポリシリコンゲート導電層を順次に形成する。
【００１２】
前記凹状の素子分離膜を形成するためには、前記非活性領域に前記半導体基板の表面と実質的に平行なトレンチ素子分離膜を形成した後、前記素子分離膜が所定厚さに残るようにエッチングして凹状の素子分離膜を形成する。前記素子分離膜が所定厚さに残るようにエッチングする段階はＨＦを利用したウェットエッチバックを利用して行われる。
【００１３】
前記活性領域を拡張する段階後、前記素子分離膜に対して突出された半導体基板部のエッジを丸くする段階をさらに含むことが望ましい。この場合に、前記エッジにＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合液を適用してエッチングする方法が利用でき、あるいは前記エッジを酸化させた後、酸化済みの部分をウェットエッチングで除去する方法が利用できる。
【００１４】
前記トンネル酸化膜はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により酸化膜を蒸着した後、前記酸化膜にアニーリング段階を行って形成できるが、ここでアニーリング段階のガス雰囲気はＮ２Ｏ、ＮＯ、またはＮ２Ｏ及びＮＯの両方ともを含むことが望ましい。
【００１５】
本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは従来と同一であるが、活性領域の幅を増加させたような３次元的な効果を有することができる。これは半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部までも活性領域に活用できるので可能である。このように製作されたＳＯＮＯＳ活性領域の側壁にも窒化膜のストレージが形成され、これによってチャンネルを増加させることができる。したがって、プログラム／消去効率及び消去時のセル電流の性能が向上できる。
【００１６】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳述する。しかし、本発明の実施例は種々な他の形態に変形でき、本発明の範囲が下記に詳述する実施例によって限定されると解釈されてはならない。本発明の実施例は当業界の当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状はより明確な説明を強調するために誇張されたものであり、図面上で同じ符号は同じ要素を意味する。
【００１７】
図３ないし図６は、本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示すものであって、ゲート方向に切断した断面図である。
【００１８】
まず図３を参照すれば、半導体基板１１０を準備し、必要な場合に、イオン注入してウェル（図示せず）を形成する。次いで、半導体基板１１０上に活性領域と非活性領域とを区分するＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１１５を形成する。ＳＴＩ１１５は非活性領域に形成されるものであって、半導体基板１１０の表面と実質的に平行に形成される。
【００１９】
かかるＳＴＩ１１５を形成する方法は、公知の方法に従うことができる。例えば、半導体基板１１０に酸化膜及び窒化膜を形成した後、これらをパターニングしてトレンチを形成する部位に開口部を作る。次にパターニングされた酸化膜及び窒化膜をマスクとして使用して半導体基板１１０に３０００〜６０００Åのトレンチを形成する。次いで、トレンチ内部を絶縁物質で満たす。例えば、トレンチの内壁上に酸化膜ライナ及び／または窒化膜ライナを形成した後、その上に中温酸化膜（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＭＴＯ）を形成し、残りの部分にはギャップフィリング性能の優れた物質、例えば、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＨＤＰ−ＣＶＤ（ＨｉｇｈＤｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）法を利用して形成した酸化膜で埋め込む。かかる結果物の上面をＣＭＰまたはエッチバック法で平坦化する。この時に、パターニングされた窒化膜がＣＭＰ工程のストッパまたはエッチバックのストッパとして作用する。最後に、半導体基板１１０上に残っているパターニングされた酸化膜と窒化膜とを除去すれば、半導体基板１１０の表面よりも若干高いか、殆ど段差のない平行なＳＴＩ１１５が形成される。
【００２０】
図４を参照すれば、前記ＳＴＩ１１５が所定厚さに残るようにエッチングして半導体基板１１０の表面に対して凹状の素子分離膜１１５ａを形成する。トレンチ素子分離膜１１５ａに比べて上方に突出された半導体基板部は全部活性領域として活用できる。したがって、活性領域は素子分離膜１１５ａの上側傍に露出された半導体基板部までに拡張される。その結果、２次元的なレイアウトを変更しなくても活性領域を拡張させうる。
【００２１】
前記ＳＴＩ１１５をエッチングする時にはＨＦを利用したウェットエッチバックが利用できる。ＨＦはＨ２Ｏに希釈したものを利用するが、その温度は一般的に室温にする。ＨＦとＨ２Ｏとの比率は１：１０〜１：１０００にできる。ＨＦを適用する方法も、ディップ式またはスプレー式が利用できる。他の代案として、ＨＦをＮＨ４Ｆと混合してＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）の形で適用することもできる。このようなエッチング液の適用される時間を調節することによって所望の厚さの素子分離膜１１５ａを残す。
【００２２】
素子分離膜１１５ａが従来のフィールド酸化膜よりも薄くても活性領域が相対的に上方に突出していて効果的に素子間の隔離ができる。しかし、もし薄くなった素子分離膜１１５ａの厚さが問題であれば、図３を参照して説明した段階で、ＳＴＩ１１５を形成する時のトレンチをもっと深く形成することによって、残っている素子分離膜１１５ａを厚くする。
【００２３】
図５を参照すれば、素子分離膜１１５ａとそれに対して突出された半導体基板１１０との面に沿ってトンネル酸化膜１２０を形成する。トンネル酸化膜１２０は図４の結果物を熱酸化させて形成できる。他の代案として、トンネル酸化膜１２０はＬＰＣＶＤ法によってＭＴＯを蒸着した後、前記ＭＴＯにアニーリング段階を行って形成できる。この時のアニ−リングはガス雰囲気としてＮ２Ｏ、ＮＯ、またはＮ２Ｏ及びＮＯの両方ともを含むものを使用する。蒸着された状態のＭＴＯはその表面にシリコンダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）の欠陥がありがちである。Ｎ２ＯまたはＮＯ雰囲気でのアニ−リングはこのような欠陥をなくしてＭＴＯの漏れ電流特性及び信頼性を向上させる。
【００２４】
次いで、トンネル酸化膜１２０上にメモリ（ストレージ）層の窒化膜１３０を形成する。窒化膜１３０はトンネル酸化膜１２０を窒化処理して形成でき、あるいはＬＰＣＶＤ法によって窒化膜を蒸着して形成できる。その上に充電電荷の損失を防ぐブロッキング酸化膜１４０を形成する。ブロッキング酸化膜１４０も熱酸化法によって形成できる。
【００２５】
図６を参照すれば、ブロッキング酸化膜１４０の上にポリシリコンゲート導電層１５０を形成する。ゲート導電層１５０とブロッキング酸化膜１４０との界面のうち、素子分離膜１１５ａとその上方で対向している部分は半導体基板１１０の表面よりも下に位置する。ポリシリコンはＬＰＣＶＤ法で５００℃ないし７００℃に蒸着できる。不純物がドーピングされていない状態で蒸着した後、ＡｓまたはＰをイオン注入でドーピングして導電性を有するようにでき、蒸着時、インサイチュで不純物をドーピングしてドープトポリシリコン状態に蒸着することもできる。
【００２６】
図６から分かるように、本発明によるＥＥＰＲＯＭは半導体基板１１０の表面に対して凹形成されたトレンチ素子分離膜１１５ａ、素子分離膜１１５ａと素子分離膜１１５ａに対して突出された半導体基板１１０との面に沿って形成されたトンネル酸化膜１２０、トンネル酸化膜１２０上に形成された窒化膜１３０、窒化膜１３０上に形成されたブロッキング酸化膜１４０、及びブロッキング酸化膜１４０上に形成されたポリシリコンゲート導電層１５０、を含む。ゲート導電層１５０とブロッキング酸化膜１４０との界面のうち、素子分離膜１１５ａとその上方で対向している部分は半導体基板１１０の表面よりも下に位置する。
【００２７】
従来のＳＯＮＯＳ型ＥＥＰＲＯＭは、図２でＡに表示した部分のように一般的な２次元的活性領域の下部酸化膜２０、窒化膜３０及び上部酸化膜４０だけをストレージとして使用する。しかし、本発明によるＳＯＮＯＳ型ＥＥＰＲＯＭは、セルの２次元的なレイアウトは同一であるが、活性領域の幅を増加させたような３次元的な効果を有することができる。これは半導体基板１１０の表面だけでなく素子分離膜１１５ａの上側傍に露出された半導体基板部までも活性領域に活用できるので可能である。
【００２８】
図７は、図６のＢ部分を拡大して示す図面である。図７のように、素子分離膜１１５ａの上側傍に露出された半導体基板部に追加的なストレージＤが形成されてこれが活用できるので、活性領域の幅を増加させる効果がある。これによって半導体基板１１０にも追加的なチャンネルＣが形成される。したがって、プログラム及び消去効率、並びに読み取り時のセル電流の性能向上が具現できる。性能が向上した部分ほどセルが縮少できるので、高集積化に有利に適用できる。すなわち、平面よりも拡張された活性領域を使用することによって、相対的に面積を拡張できて高集積化と素子密度の増加とができ、効果的に隔離された単位素子が形成できる。
【００２９】
図８及び図９は、本発明の他の実施例によって、ＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す単面図である。
まず、図３及び図４を参照して説明した段階まで進む。次いで、図８のように、素子分離膜１１５ａに対して突出された半導体基板部１１０のエッジを丸くして丸いエッジＥを形成する。
【００３０】
例えば、図４で示すような角張ったエッジにＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合液を適用してエッチングする方法が利用できる。エッジは前記混合液による攻撃を他の部分に比べて相対的に多く受けるので丸くなる。ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合比は１：１：５〜１：４：１００にできる。混合液の温度は５０℃ないし７５℃でありうる。
【００３１】
またはエッジを酸化させた後、酸化された部分をウェットエッチングで除去する方法が利用できる。図４の結果物を酸化雰囲気に露出させれば半導体基板１１０の露出された部分が酸化されるが、特に角張ったエッジ部で酸化が活発に起こり、エッジ部に形成された酸化膜は半導体物質と丸い界面とを形成する。ＨＦなどを利用したウェットエッチングでエッジ部に形成された酸化膜を除去すればエッジの丸い面が露出される。
【００３２】
図９を参照すれば、素子分離膜１１５ａとそれに対して突出された半導体基板１１０との面に沿ってトンネル酸化膜１２０を形成する。そして、その上に順に窒化膜１３０、ブロッキング酸化膜１４０及びポリシリコンゲート導電層１５０を形成する。
【００３３】
本実施例のように丸いエッジＥを形成すれば、角張ったエッジに電界が集中する現象を防止できる。エッジに電界集中することを防ぐことによってトンネル酸化膜１２０が劣化する不良を防止する。
【００３４】
ポリシリコンゲート導電層１５０を形成した後でシリサイド１５５をさらに形成する。例えば、コバルトシリサイド、タングステンシリサイドまたはチタンシリサイドをさらに形成できる。かかるシリサイド１５５はポリシリコンゲート導電層１５０の上にコバルト、タングステンまたはチタンを積層した後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）のような熱処理を行う。すると、ポリシリコンゲート導電層１５０から供給されたシリコンと積層された金属とが反応してシリサイド１５５が形成される。反応していない金属は後続して洗浄除去する。シリサイド１５５はポリシリコンに比べて抵抗が低いので、素子の駆動速度が改善できる。
【００３５】
【発明の効果】
以上では本発明の実施例について説明しているが、本発明は前記した実施例に限定されることではなくて、種々な変更や変形が可能である。本発明は特許請求の範囲によって定義される本発明の思想及び範疇内に含まれる代案、変形及び等価を含む。
【００３６】
本発明で提案するＥＥＰＲＯＭは、半導体基板の表面に比べて凹形成されたトレンチ素子分離膜を含んでおり、半導体基板の表面だけでなく素子分離膜の上側傍に露出された半導体基板部まで活性領域として活用できる。したがって、平面レイアウト上に単位セルの大きさの増加なしにも実質的な有効チャンネル領域を拡張させてプログラム及び消去効率を増加させる。
【００３７】
したがって、本発明によれば、セル性能が向上でき、性能向上の部分ほどの追加的なセルサイズ縮少も可能である。したがって、高集積化及び素子のパッキング密度の向上ができる
【図面の簡単な説明】
【図１】従来のＳＯＮＯＳ型ＥＥＰＲＯＭを説明するための図面である。
【図２】従来のＳＯＮＯＳ型ＥＥＰＲＯＭを説明するための図面である。
【図３】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図４】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図５】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図６】本発明の一実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図７】図６のＢ部分を拡大して示す図である。
【図８】本発明の他の実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【図９】本発明の他の実施例によってＳＯＮＯＳ型ＥＥＰＲＯＭを製造する方法を工程順序によって示す断面図である。
【符号の説明】
１１０ 半導体基板
１１５ａ トレンチ素子分離膜
１２０ トンネル酸化膜
１３０ 窒化膜
１４０ ブロッキング酸化膜
１５０ ポリシリコンゲート導電層
Claims (12)
- 半導体基板の表面に対して凹形成されたトレンチ素子分離膜と、
前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿って形成されたトンネル酸化膜と、
前記トンネル酸化膜上に形成された窒化膜と、
前記窒化膜上に形成されたブロッキング酸化膜と、
前記ブロッキング酸化膜上に形成されたポリシリコンゲート導電層と、を含むことを特徴とするＥＥＰＲＯＭ。 - 前記ゲート導電層と前記ブロッキング酸化膜との界面のうち、前記素子分離膜と上方で対向している部分は前記半導体基板の表面よりも下に位置することを特徴とする請求項１に記載のＥＥＰＲＯＭ。
- 前記素子分離膜に対して突出された半導体基板部のエッジが丸いことを特徴とする請求項１に記載のＥＥＰＲＯＭ。
- 半導体基板上に活性領域と非活性領域とを定義する段階と、
前記非活性領域に前記半導体基板の表面に対して凹状の素子分離膜を形成することによって前記素子分離膜の上側傍に露出された半導体基板部まで前記活性領域を拡張する段階と、
前記素子分離膜と前記素子分離膜に対して突出された半導体基板との面に沿ってトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に窒化膜、ブロッキング酸化膜及びポリシリコンゲート導電層を順次に形成する段階と、を含むことを特徴とするＥＥＰＲＯＭの製造方法。 - 前記凹状の素子分離膜を形成する段階は、
前記非活性領域に前記半導体基板の表面と実質的に平行なトレンチ素子分離膜を形成する段階と、
前記素子分離膜が所定厚さに残るようにエッチングして前記凹状の素子分離膜を形成する段階と、を含むことを特徴とする請求項４に記載のＥＥＰＲＯＭの製造方法。 - 前記素子分離膜が所定厚さに残るようにエッチングする段階は、ＨＦを利用したウェットエッチバックを利用して行うことを特徴とする請求項５に記載のＥＥＰＲＯＭの製造方法。
- 前記活性領域を拡張する段階後、
前記素子分離膜に対して突出された半導体基板部のエッジを丸くする段階をさらに含むことを特徴とする請求項４に記載のＥＥＰＲＯＭの製造方法。 - 前記素子分離膜に対して突出された半導体基板部のエッジを丸くするために、前記エッジにＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合液を適用してエッチングすることを特徴とする請求項７に記載のＥＥＰＲＯＭの製造方法。
- 前記素子分離膜に対して突出された半導体基板部のエッジを丸くするために、前記エッジを酸化させた後、酸化された部分をウェットエッチングで除去することを特徴とする請求項７に記載のＥＥＰＲＯＭの製造方法。
- 前記トンネル酸化膜を形成する段階は、
ＬＰＣＶＤ法によって酸化膜を蒸着する段階と、
前記酸化膜をアニーリングする段階と、を含み、
前記アニーリングする段階のガス雰囲気はＮ２Ｏ、ＮＯ、またはＮ２Ｏ及びＮＯの両方ともを含むことを特徴とする請求項４に記載のＥＥＰＲＯＭの製造方法。 - 前記窒化膜は、前記トンネル酸化膜を窒化処理して形成するか、又はＬＰＣＶＤ法によって窒化膜を蒸着して形成することを特徴とする請求項４に記載のＥＥＰＲＯＭの製造方法。
- 前記ポリシリコンゲート導電層を形成した後でコバルトシリサイド、タングステンシリサイドまたはチタンシリサイドをさらに形成することを特徴とする請求項４に記載のＥＥＰＲＯＭの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0039836A KR100475081B1 (ko) | 2002-07-09 | 2002-07-09 | Sonos형 eeprom 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004048004A true JP2004048004A (ja) | 2004-02-12 |
Family
ID=30113112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003185830A Pending JP2004048004A (ja) | 2002-07-09 | 2003-06-27 | Ｅｅｐｒｏｍ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6913969B2 (ja) |
| JP (1) | JP2004048004A (ja) |
| KR (1) | KR100475081B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352139A (ja) * | 2005-06-18 | 2006-12-28 | Seoul National Univ Industry Foundation | 曲面構造を有するソノスメモリ素子及びその製造方法 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2008004614A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2008210859A (ja) * | 2007-02-23 | 2008-09-11 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置のメモリセル |
| JP2009016615A (ja) * | 2007-07-05 | 2009-01-22 | Toshiba Corp | 半導体記憶装置 |
| US7714379B2 (en) | 2005-03-14 | 2010-05-11 | Samsung Electronics Co., Ltd. | SONOS floating trap memory device formed in recess with the lower surface of the conductive gate formed higher that the upper surface of the active region |
| US7843741B2 (en) | 2008-05-19 | 2010-11-30 | Samsung Electronics Co., Ltd. | Memory devices with selective pre-write verification and methods of operation thereof |
| US8139413B2 (en) | 2008-02-11 | 2012-03-20 | Samsung Electronics Co., Ltd. | Flash memory device |
| US8164134B2 (en) | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| KR100489517B1 (ko) * | 2002-09-05 | 2005-05-16 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR100474850B1 (ko) * | 2002-11-15 | 2005-03-11 | 삼성전자주식회사 | 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법 |
| KR100671667B1 (ko) * | 2004-06-14 | 2007-01-18 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP4836416B2 (ja) * | 2004-07-05 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7029976B1 (en) | 2005-01-21 | 2006-04-18 | Chartered Semiconductor Manufacturing. Ltd | Method for SONOS EFLASH integrated circuit |
| KR100643542B1 (ko) * | 2005-03-16 | 2006-11-10 | 삼성전자주식회사 | 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법 |
| KR100645065B1 (ko) | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
| US20070045717A1 (en) * | 2005-08-31 | 2007-03-01 | Stefano Parascandola | Charge-trapping memory device and method of production |
| CN100463144C (zh) * | 2005-09-20 | 2009-02-18 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法 |
| KR101157130B1 (ko) * | 2006-01-04 | 2012-06-22 | 에스케이하이닉스 주식회사 | 플래쉬 메모리 소자 및 그 제조 방법 |
| KR100829605B1 (ko) * | 2006-05-12 | 2008-05-15 | 삼성전자주식회사 | 소노스 타입의 비휘발성 메모리 장치의 제조 방법 |
| US7582560B2 (en) * | 2006-06-29 | 2009-09-01 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US7585746B2 (en) * | 2006-07-12 | 2009-09-08 | Chartered Semiconductor Manufacturing, Ltd. | Process integration scheme of SONOS technology |
| KR100764745B1 (ko) * | 2006-08-31 | 2007-10-08 | 삼성전자주식회사 | 반원통형 활성영역을 갖는 반도체 장치 및 그 제조 방법 |
| KR100807227B1 (ko) * | 2006-09-12 | 2008-02-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
| US8058161B2 (en) * | 2006-09-29 | 2011-11-15 | Texas Instruments Incorporated | Recessed STI for wide transistors |
| US7642144B2 (en) * | 2006-12-22 | 2010-01-05 | Texas Instruments Incorporated | Transistors with recessed active trenches for increased effective gate width |
| KR20090013474A (ko) * | 2007-08-02 | 2009-02-05 | 삼성전자주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| KR20090047774A (ko) * | 2007-11-08 | 2009-05-13 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| KR101394553B1 (ko) | 2007-11-08 | 2014-05-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| KR20090091560A (ko) * | 2008-02-25 | 2009-08-28 | 삼성전자주식회사 | 플래쉬 메모리 소자 및 그 제조방법 |
| KR101435588B1 (ko) * | 2008-06-23 | 2014-09-25 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| KR20100050721A (ko) * | 2008-11-06 | 2010-05-14 | 주식회사 동부하이텍 | 플래시 메모리 소자 및 그 제조 방법 |
| KR101587601B1 (ko) * | 2009-01-14 | 2016-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US8637916B2 (en) * | 2010-04-12 | 2014-01-28 | United Microelectronics Corp. | Semiconductor device with mini SONOS cell |
| US9006079B2 (en) * | 2012-10-19 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming semiconductor fins with reduced widths |
| KR102002942B1 (ko) | 2013-04-18 | 2019-07-24 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| KR102274750B1 (ko) | 2015-01-27 | 2021-07-07 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US9799755B2 (en) * | 2016-03-25 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing memory device and method for manufacturing shallow trench isolation |
| US10340282B1 (en) * | 2018-02-13 | 2019-07-02 | United Microelectronics Corp. | Semiconductor memory device and fabrication method thereof |
| CN108831919B (zh) * | 2018-05-04 | 2021-10-15 | 上海华力集成电路制造有限公司 | 平面栅mosfet |
| US10831978B2 (en) * | 2018-06-29 | 2020-11-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of regulating integrated circuit timing and power consumption |
| CN112071909A (zh) * | 2019-06-11 | 2020-12-11 | 芯恩（青岛）集成电路有限公司 | 三维金属-氧化物场效应晶体管及制备方法 |
| US11502163B2 (en) * | 2019-10-23 | 2022-11-15 | Nanya Technology Corporation | Semiconductor structure and fabrication method thereof |
| CN114975579A (zh) | 2021-02-24 | 2022-08-30 | 联华电子股份有限公司 | 存储器元件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318712A (ja) * | 1994-04-08 | 1994-11-15 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ素子 |
| JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2000306991A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | 半導体装置の製造方法 |
| JP2001358237A (ja) * | 2000-05-08 | 2001-12-26 | Hynix Semiconductor Inc | フラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法 |
| JP2002100686A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2003068894A (ja) * | 2001-08-29 | 2003-03-07 | Sharp Corp | 半導体記憶装置およびその形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3067268B2 (ja) * | 1991-05-10 | 2000-07-17 | ソニー株式会社 | 不揮発性半導体装置の製造方法 |
| KR0151623B1 (ko) * | 1994-12-07 | 1998-10-01 | 문정환 | 이이피롬 셀 및 그 제조방법 |
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| JP3566880B2 (ja) * | 1999-04-28 | 2004-09-15 | シャープ株式会社 | 素子分離領域の形成方法 |
| JP2001024073A (ja) * | 1999-07-13 | 2001-01-26 | Matsushita Electronics Industry Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6180538B1 (en) * | 1999-10-25 | 2001-01-30 | Advanced Micro Devices, Inc. | Process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device using rapid-thermal-chemical-vapor-deposition |
| US6720611B2 (en) * | 2002-01-28 | 2004-04-13 | Winbond Electronics Corporation | Fabrication method for flash memory |
| US6864151B2 (en) * | 2003-07-09 | 2005-03-08 | Infineon Technologies Ag | Method of forming shallow trench isolation using deep trench isolation |
| DE102004006505B4 (de) * | 2004-02-10 | 2006-01-26 | Infineon Technologies Ag | Charge-Trapping-Speicherzelle und Herstellungsverfahren |
| JP2006286720A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2002
- 2002-07-09 KR KR10-2002-0039836A patent/KR100475081B1/ko active IP Right Grant
-
2003
- 2003-05-28 US US10/446,970 patent/US6913969B2/en not_active Expired - Lifetime
- 2003-06-27 JP JP2003185830A patent/JP2004048004A/ja active Pending
-
2005
- 2005-06-09 US US11/149,396 patent/US7342280B2/en not_active Expired - Lifetime
-
2006
- 2006-05-31 US US11/444,186 patent/US7344949B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318712A (ja) * | 1994-04-08 | 1994-11-15 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ素子 |
| JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2000306991A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | 半導体装置の製造方法 |
| JP2001358237A (ja) * | 2000-05-08 | 2001-12-26 | Hynix Semiconductor Inc | フラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法 |
| JP2002100686A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2003068894A (ja) * | 2001-08-29 | 2003-03-07 | Sharp Corp | 半導体記憶装置およびその形成方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714379B2 (en) | 2005-03-14 | 2010-05-11 | Samsung Electronics Co., Ltd. | SONOS floating trap memory device formed in recess with the lower surface of the conductive gate formed higher that the upper surface of the active region |
| JP2006352139A (ja) * | 2005-06-18 | 2006-12-28 | Seoul National Univ Industry Foundation | 曲面構造を有するソノスメモリ素子及びその製造方法 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2008004614A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2008210859A (ja) * | 2007-02-23 | 2008-09-11 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置のメモリセル |
| JP4728266B2 (ja) * | 2007-02-23 | 2011-07-20 | Ｏｋｉセミコンダクタ株式会社 | 不揮発性半導体記憶装置のメモリセル |
| JP2009016615A (ja) * | 2007-07-05 | 2009-01-22 | Toshiba Corp | 半導体記憶装置 |
| US8139413B2 (en) | 2008-02-11 | 2012-03-20 | Samsung Electronics Co., Ltd. | Flash memory device |
| US7843741B2 (en) | 2008-05-19 | 2010-11-30 | Samsung Electronics Co., Ltd. | Memory devices with selective pre-write verification and methods of operation thereof |
| US8164134B2 (en) | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US8664707B2 (en) | 2009-06-09 | 2014-03-04 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040009645A1 (en) | 2004-01-15 |
| US7344949B2 (en) | 2008-03-18 |
| KR100475081B1 (ko) | 2005-03-10 |
| US6913969B2 (en) | 2005-07-05 |
| KR20040005331A (ko) | 2004-01-16 |
| US20050236680A1 (en) | 2005-10-27 |
| US7342280B2 (en) | 2008-03-11 |
| US20060234457A1 (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004048004A (ja) | Ｅｅｐｒｏｍ及びその製造方法 | |
| US7442987B2 (en) | Non-volatile memory devices including divided charge storage structures | |
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| US8609507B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| JP2005123518A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009212218A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002359308A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20060099690A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조방법 | |
| US20070023815A1 (en) | Non-volatile memory device and associated method of manufacture | |
| US7659179B2 (en) | Method of forming transistor using step STI profile in memory device | |
| KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 | |
| KR100741467B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20030124800A1 (en) | Method of forming a floating gate in a flash memory device | |
| JP2005285818A (ja) | 半導体装置およびその製造方法 | |
| US20060202259A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2005536039A (ja) | Ｎｒｏｍメモリセルアレイの製造方法 | |
| US7183158B2 (en) | Method of fabricating a non-volatile memory | |
| SG184616A1 (en) | Semiconductor memory device and method formanufacturing same | |
| KR20090103055A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| TWI464884B (zh) | 半導體裝置及其製造方法 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| CN111430452A (zh) | 多次可编程存储器的单元结构及其制作方法 | |
| JP4584736B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20060012695A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |