JP2004039736A - 半導体チップの搭載装置および搭載方法 - Google Patents
半導体チップの搭載装置および搭載方法 Download PDFInfo
- Publication number
- JP2004039736A JP2004039736A JP2002192170A JP2002192170A JP2004039736A JP 2004039736 A JP2004039736 A JP 2004039736A JP 2002192170 A JP2002192170 A JP 2002192170A JP 2002192170 A JP2002192170 A JP 2002192170A JP 2004039736 A JP2004039736 A JP 2004039736A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- substrate
- visible light
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000003384 imaging method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000032258 transport Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010626 work up procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
Abstract
【課題】半導体チップをパッケージに搭載する際の位置精度を上げることのできる半導体チップの搭載装置および搭載方法を提供する。
【解決手段】基板が載置されるステージ2と、可視光を透過する厚さに形成されたシリコンから成る半導体チップCを、片面側から保持し、ステージ2に載置された基板P上に運搬する半導体チップ運搬手段4と、前記ステージ2に対向する位置に配設され、前記半導体チップ運搬手段4に保持された前記半導体チップCを透過した可視光を映すことで、該ステージ2に載置された基板Pと該半導体チップCとに形成されたパターンCa,Pbを映す撮像手段6と、該撮像手段6によって映された前記基板Pおよび前記半導体チップCのパターンPb,Caを基に、該半導体チップCの該基板P上の搭載位置を合わせる位置合わせ手段とを備える。
【選択図】 図1
【解決手段】基板が載置されるステージ2と、可視光を透過する厚さに形成されたシリコンから成る半導体チップCを、片面側から保持し、ステージ2に載置された基板P上に運搬する半導体チップ運搬手段4と、前記ステージ2に対向する位置に配設され、前記半導体チップ運搬手段4に保持された前記半導体チップCを透過した可視光を映すことで、該ステージ2に載置された基板Pと該半導体チップCとに形成されたパターンCa,Pbを映す撮像手段6と、該撮像手段6によって映された前記基板Pおよび前記半導体チップCのパターンPb,Caを基に、該半導体チップCの該基板P上の搭載位置を合わせる位置合わせ手段とを備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体パッケージ等の基板に半導体チップをフリップチップ接続して搭載するための、半導体チップの搭載装置および搭載方法に関する。
【0002】
【従来の技術】
半導体パッケージ等の基板に半導体チップをフリップチップ接続して搭載する従来の方法を、図7〜9を用いて説明する。図7〜9は、基板としてのパッケージXに、シリコンから成る半導体チップYを搭載する従来の方法を示す説明図である。
従来の半導体チップの搭載方法においては、図7に示すように、保持部80によって半導体チップYを吸引して保持し、ステージ82に載置された基板としてのパッケージXの上方に運搬する。続いて、半導体チップYとパッケージXとの間にミラー86を挿入し、ミラー86の面が半導体チップYの面と45度の角度をなすように配することで、半導体チップYの接続面に形成されたパターンを、ステージ82の側方に水平に設けられたカメラ84に映す。カメラ84が接続された図示しない制御部は、パターンが映された画像を記憶する。
【0003】
続いて、図8に示すように、ミラー86を、図上、90度右回転させることで、パッケージXの上面の半導体チップ搭載領域に形成されたパターンをカメラ84に映す。前記制御部は、記憶した半導体チップYのパターンの画像と、映されているパッケージXのパターンの画像とを比較し、それを基に、図示しない駆動装置を制御してステージ82を水平方向に移動させることで、半導体チップYのパッケージX上の搭載位置を合わせる。
【0004】
続いて、図9に示すように、ミラー86を取り去り、半導体チップYを、下降させ、保持部80による吸引を解いてパッケージXの半導体チップ搭載領域上に載置し、図示しない加熱手段によって半導体チップYを加熱することで、半導体チップYの接続面に形成されたバンプをリフローさせて、半導体チップYをパッケージXにボンディングする。
【0005】
【発明が解決しようとする課題】
上記従来の半導体チップの搭載方法では、半導体チップYとパッケージXとの間に配されるミラーの角度の精度を維持することが難しく、そのため、ミラー86の微妙な角度のずれによって、パッケージX上の半導体チップYの搭載位置がずれてしまいやすいという課題がある。
【0006】
また、半導体チップYとパッケージXとの間にミラー86を配して位置合わせを行った後に、半導体チップYをパッケージX上に移動させるため、位置合わせを行ってから半導体チップY移動させる距離が大きい。そのため、パッケージX上の半導体チップYの搭載位置が、半導体チップYを移動させる装置の精度に依存して、ずれてしまいやすいという課題がある。
【0007】
本発明は上記課題を解決すべくなされ、その主たる目的は、半導体チップをパッケージに搭載する際の位置精度の良い半導体チップの搭載装置および搭載方法を提供することにある。また、その他の目的は、搭載効率がよく、また安価に構成できる半導体チップの搭載装置および搭載方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明に係る半導体チップの搭載装置は、上記課題を解決するために、以下の構成を備える。すなわち、基板に半導体チップをフリップチップ接続して搭載するための半導体チップの搭載装置であって、基板が載置されるステージと、可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、片面側から保持し、前記ステージに載置された基板上に運搬する半導体チップ運搬手段と、前記ステージに対向する位置に配設され、前記半導体チップ運搬手段に保持された前記半導体チップを透過した可視光を映すことで、該ステージに載置された基板と該半導体チップとに形成されたパターンを映す撮像手段と、該撮像手段によって映された前記基板および前記半導体チップのパターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ手段とを備えることを特徴とする。
さらに、前記半導体チップの厚さは、5〜20μmであることを特徴とする。これによれば、半導体チップを透過した可視光を映すことで基板のパターンと半導体チップのパターンとを撮像手段で映せるため、両パターンを接近させて重ねた状態で、基板と半導体チップとの位置合わせが行え、正確な位置合わせを行うことができる。
【0009】
さらに、前記可視光は、660〜760nmの波長の光を含むことを特徴とする。
これによれば、前記可視光はより半導体チップを透過しやすく、また、十分な位置精度を得ることができる。
【0010】
さらに、前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする。
これによれば、半導体チップを保持する力が複数箇所に分散され、半導体チップ運搬手段に保持された半導体チップの形状が歪むことがない。
【0011】
さらに、前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有することを特徴とする。
これによれば、半導体チップ運搬手段に遮られることなく、半導体チップを透過した可視光を撮像手段に映すことができる。
【0012】
また、本発明に係る半導体チップの搭載方法は、上記課題を解決するために、以下の構成を備える。すなわち、基板に半導体チップをフリップチップ接続して搭載する半導体チップの搭載方法であって、可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、半導体チップ運搬手段によって片面側から保持して、ステージに載置された基板上に運搬する運搬工程と、前記ステージに対向する位置に配設された撮像手段で前記半導体チップを透過した可視光を映すことで、前記基板と該半導体チップとに形成されたパターンを映し、該パターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ工程と、前記基板上の前記搭載位置に、前記半導体チップを取り付ける取り付け工程とを含むことを特徴とする。
さらに、前記半導体チップの厚さは、5〜20μmであることを特徴とする。
これによれば、半導体チップを透過した可視光を映すことで基板のパターンと半導体チップのパターンとを撮像手段で映すため、両パターンを接近させて重ねた状態で、基板と半導体チップとの位置合わせが行え、正確な位置合わせを行うことができる。
【0013】
さらに、前記可視光は、660〜760nmの波長の光を含むことを特徴とする。
これによれば、前記可視光はより半導体チップを透過しやすく、また、十分な位置精度を得ることができる。
【0014】
さらに、前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする。
これによれば、半導体チップを保持する力が複数箇所に分散され、半導体チップ運搬手段に保持された半導体チップの形状が歪むことがない。
【0015】
さらに、前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有し、前記位置合わせ工程は、前記半導体チップを透過した可視光を、前記透明部を透して前記撮像手段で映すことを特徴とする。
これによれば、半導体チップ運搬手段に遮られることなく、半導体チップを透過した可視光を撮像手段に映すことができる。
【0016】
【発明の実施の形態】
以下、本発明に係る半導体チップの搭載装置および搭載方法の好適な実施の形態を添付図面に基づいて詳細に説明する。
図1は、本実施の形態に係る半導体チップの搭載装置の構成を示す説明図である。
本実施の形態に係る半導体チップの搭載装置は、基板としてのパッケージPに、シリコンから成る半導体チップCをフリップチップ接続して取り付けるための装置である。本発明に係る半導体チップの搭載装置は、図1に示すように、パッケージPを保持するステージ2と、可視光を透過する厚さに形成された半導体チップCを、片面側から保持し、ステージ2に保持されたパッケージP上に運搬する半導体チップ運搬手段4と、ステージ2に対向する位置に配設された撮像手段としてのカメラ6と、CPUを備えた制御部12とを備える。
【0017】
ステージ2は、上面にパッケージPを載置する載置面が形成され、図示しないピンなどによって載置面上にパッケージPが取り付けられ、パッケージPを保持する。また、ステージ2は、制御部12が制御する駆動装置8によって、載置面が形成する平面内で自在に移動可能に設けられている。
【0018】
半導体チップ運搬手段4は、可視光を透過する厚さに形成された半導体チップCを吸引して保持する保持部4aと、保持部4aから延び、内部が半導体チップCを吸引するための空気が通る空洞に形成されたアーム4bと、アーム4bを介して保持部4aに保持された半導体チップCを移動させる駆動装置4cと、アーム4b内の空気を吸引する吸引装置4dとからなる。駆動装置4cおよび吸引装置4dは、制御部12によってその駆動が制御される。
【0019】
保持部4aは、アーム4bを介して、駆動装置4cによって移動される。保持部4aは、駆動装置4cによって、パッケージPに取り付けられる前の半導体チップCが載置されるトレー10内から、ステージ2上に載置されたパッケージPの半導体チップ搭載領域Pa上にわたって移動可能に設けられる。
なお、トレー10の外周には、載置された半導体チップCが風で飛ばされることがないよう、風よけのための壁部10aが形成される。
【0020】
保持部4aの半導体チップCの保持面4aa(下面)を示す図を、図2に示す。保持部4aの保持面4aaには、そのほぼ全面にわたって、複数の孔部4abが形成される。図3(保持部4aのA線での側断面図)に示されるように、それぞれの孔部4abは、アーム4b内の空洞に連通する。従って、吸引装置4dでアーム4b内の空気を吸引することで、孔部4abから空気が吸い込まれ、半導体チップCの片面をその全面にわたって複数箇所で吸引して、半導体チップCを保持面4aaに張り付かせて保持することができる。
なお、保持部4aはこの形態に限定されず、例えば、多孔質のセラミック基板等の多孔質体に形成し、多孔質体の上面側から空気を吸引してその孔内を負圧とすることで、多孔質体の下面側に半導体チップCを張り付かせて保持するよう構成しても良い。
【0021】
また、図2および図4に示すように、半導体チップ運搬手段4の保持部4aには、保持した半導体チップCまで可視光を透過する、ガラス等で構成される透明部4eが複数設けられる。透明部4eは、保持部4aに保持された半導体チップCを透過した可視光が、この透明部4eを透過してカメラ6に到達するようにするためのものである。
【0022】
図5に、本発明の半導体チップの搭載装置によってパッケージPに取り付けられる半導体チップCの、パッケージPへの接続面側からみた平面説明図を示す。半導体チップCの前記接続面には、パッケージPの半導体チップ搭載領域Paに半導体チップCを取り付けるための、半田等で構成されるバンプCbが形成される。また、前記接続面には、半導体チップCのパッケージP上の搭載位置の位置合わせに用いられるパターンとしての十文字のマーキングパターンCaが形成されている。マーキングパターンCaは、半導体チップCが保持部4aに保持された際に、透明部4e上に位置するように配設されている。
一方、パッケージPの半導体チップ搭載領域Paには、図1に示すように、半導体チップCのバンプCbと接続されるパッドPcが形成されている。また、半導体チップCのマーキングパターンCaと符合させて半導体チップの搭載位置の位置合わせを行うためのパターンとしての、十文字のマーキングパターンPbが形成されている。
【0023】
なお、マーキングパターンCaは、前記接続面ではなく、半導体チップCの配線パターンが形成された反対側の面上に形成しても良い。また、マーキングパターンCa、Pbの形状は十文字に限定されず、位置合わせに用いることができる形状であればどのような形状であっても良い。また、マーキングパターンCa、Pbの形成は、印刷によっても良いし、半導体チップCおよびパッケージPに形成される配線パターンの一部を十文字に形成してマーキングパターンCa、Pbとして使用しても良い。また、半導体チップCおよびパッケージPに形成される配線パターンや、バンプCbや、パッドPcを、位置合わせのためのパターンとして用いても良い。
【0024】
次に、本実施の形態に係る半導体チップの搭載装置が、パッケージPに半導体チップCを搭載する際の一連の動作を、図1を用いて説明する。
まず、作業の準備として、作業者は、トレー10内に、パッケージPに搭載する複数の半導体チップCを格納しておく。
次に、搭載動作の流れを説明する。まず、作業者は、パッケージPを、半導体チップ搭載領域Paが上面に露出するようにステージ2の載置面上に載置し、図示しないピンなどによってステージ2に取り付ける。続いて、作業者は制御部12の入力手段を操作して、半導体チップCの取り付けの実行を選択する。
なお、ここまでの作業は、搭載装置によって自動化してもよい。
【0025】
(運搬工程)
制御部12は、駆動装置4cを制御して、保持部4aをトレー10内の半導体チップC上に移動させる。続いて制御部12は、吸引装置4dを制御して、半導体チップCを、吸引して保持面4aaに保持させる。続いて、制御部12は駆動装置4cを制御して、半導体チップCを、パッケージPの半導体チップ搭載領域Pa上に移動させ、さらに、下降させて半導体チップ搭載領域Paに接近させる。
【0026】
(位置合わせ手段および位置合わせ工程)
この際、半導体チップCは可視光を透過する厚さに形成されているため、カメラ6には、マーキングパターンPb、Caが、半導体チップCおよび透明部4eを透して映される。続いて、制御部12によって、カメラ6に映された十文字のマーキングパターンPb、Caの画像が画像解析され、パッケージPと半導体チップCとの相対的な位置関係が解析される。制御部12は、その位置関係に基づいて駆動装置8または駆動装置4cを駆動させてパッケージPまたは半導体チップCを駆動させ、半導体チップCのパッケージP上の搭載位置の位置合わせを行う。
【0027】
位置合わせが終了すると、制御部12は、半導体チップCを、駆動装置4cによってわずかに下降させて半導体チップ搭載領域Paに接させ、吸引装置4dの吸引を停止して半導体チップ搭載領域Paに載置する。続いて、制御部12は、保持部4aをパッケージPから離すように移動させる。
【0028】
(半導体チップ取り付け手段および取り付け工程)
続いて、図示しない半導体チップ取り付け手段としての加熱手段、例えばボンダーによって、半導体チップCを加熱してバンプCbを融解して(半田リフロー)、バンプCbとパッドPcとを接合して、半導体チップCをパッケージPに取り付ける。
なお、保持部4aに加熱手段としてのヒータを組み込むことによって、保持部4aと加熱手段(ボンダー)とを一体に構成して、半導体チップCを半導体チップ搭載領域Paに載置した後、保持部4aを半導体チップCから離さずに、加熱手段を過熱させることによってバンプCbを融解し、半導体チップCをパッケージPに取り付けるよう構成しても良い。
また、半導体チップ取り付け手段としては、前記ボンダーに限定されず、例えばパッケージPを加熱炉に通す手段等を採用することができる。
【0029】
本実施の形態に係る半導体チップの搭載装置および搭載方法によれば、半導体チップCを透過した可視光を映すことでパッケージPの半導体チップ搭載領域PaのマーキングパターンPbと半導体チップCのマーキングパターンCaとを同時にカメラ6で映して位置合わせを行うため、半導体チップ搭載領域Paと半導体チップとを接近させ、マーキングパターンPbとマーキングパターンCaとを直接重ね合わせて位置合わせが行える。従って、従来の搭載方法のようにミラー86の角度の精度に依存することなく、正確な位置合わせを行うことができ、また、位置合わせ後の半導体チップCの移動距離も極めて短くなるため、機械精度に依存した位置ずれも小さく抑えることが可能となる。
【0030】
さらに、半導体チップCとパッケージPとの間にミラー86を挿入し、角度を変え、取り去るといった工程を行わないため、半導体チップの搭載を素早く行うことができ、搭載効率が良い。また、ミラー86が不要となるため、半導体チップの搭載装置を安価に構成することができる。
【0031】
また、半導体チップ運搬手段4の保持部4aは、半導体チップCを、保持面4aaのほぼ全面にわたって配置された孔部4ab、4ab・・の複数箇所で吸引して、保持面4aaに保持する。
可視光を透過する厚さに、非常に薄く形成された半導体チップCを、図7に示す従来の保持部80によって一箇所で吸引して持ち上げると、半導体チップCが歪んで正確な位置合わせができなくなったり、半導体チップCが破損してしまったりする。
一方、本発明にかかる半導体チップ運搬手段4によれば、半導体チップCを複数箇所で吸引して保持するため、保持する力は複数箇所に分散され、その形状をほとんど歪ませることなく、半導体チップCを保持面4aaに保持することができる。
【0032】
しかしながら、半導体チップCを、半導体チップ運搬手段4によって、半導体チップCのほぼ全面にわたって複数箇所で保持すると、半導体チップCを透過した可視光は、半導体チップ運搬手段4(の保持部4a)によって遮られて、カメラ6によって映すことができないという、新たな課題が発生する。
しかし、本実施の形態に係る半導体チップの搭載装置においては、半導体チップ運搬手段4(の保持部4a)に、保持した半導体チップCまで可視光を透過する透明部4eを設けることにより、半導体チップCを透過した可視光をカメラ6で映すことを可能とし、この課題を解決している。
なお、半導体チップCの片面のほぼ全面を保持する必要がなく、その片面の一部を半導体チップ運搬手段(の保持部)から露出させて保持することができる場合には、この透明部は必ずしも設けなくてもよい。
【0033】
さて、次に、シリコンからなる半導体チップCの厚さと、可視光の透過率の関係について、図6を用いて説明する。図6は、シリコンの厚さと、波長が660nm、720nmおよび760nmの可視光の透過率との関係を示すグラフである。
本実施の形態に係る半導体チップの搭載装置および搭載方法においては、透過率が約0.1%以上となるように、波長および半導体チップCの厚さを設定することが望ましい。
また、可視光の波長の上限としては、830nm程度の可視光や、さらには、赤外光を用いることもでき、波長が長くなるほど透過率を上げることができる。しかし、波長が長くなるほど解像度が下がって位置合わせ精度が落ちるため、位置合わせの精度を維持するために好適には760nm以下、さらに望ましくは660nm程度の波長の可視光を用いることが望ましい。また、波長660nmで0.1%以上の透過率を確保するために、半導体チップCの厚さは20μm以下とすることが望ましい。
【0034】
なお、マーキングパターンPb、Caがカメラ6により映りやすくするため、図1に示すように、可視光を発してマーキングパターンPb、Caを照らす発光体14を設けると好適である。発光体14は、例えば、発光体14を、カメラ6と隣接して設けたり、カメラ6のレンズの周囲に設けるなど、マーキングパターンPb、Caを照らす位置に配設すると良い。
【0035】
また、本実施の形態においては、半導体チップCにバンプCbが形成され、パッケージP(基板)にパッドPcが形成されているが、半導体チップC側にパッドを、パッケージP(基板)側にバンプを、それぞれ形成し、パッケージPのバンプをリフローさせて、半導体チップCをパッケージに取り付けるよう構成しても良い。
【0036】
【発明の効果】
本発明に係る半導体チップの搭載装置および搭載方法によれば、半導体チップをパッケージに搭載する際の位置精度が良いと共に、搭載効率がよく、また安価に構成できるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの搭載装置を示す説明図である。
【図2】半導体チップ運搬手段の保持部の保持面を示す図である。
【図3】半導体チップ運搬手段の保持部の側断面図である。
【図4】半導体チップ運搬手段の保持部の側断面図である。
【図5】半導体チップの、基板(パッケージ)への接続面の平面図である。
【図6】シリコンの厚さと可視光の透過率との関係を示すグラフである。
【図7】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【図8】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【図9】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【符号の説明】
2 ステージ
4 半導体チップ運搬手段
4a 保持部
4aa 保持面
4ab 孔部
4b アーム
4c 駆動装置
4d 吸引装置
4e 透明部
6 カメラ(撮像手段)
8 駆動装置
10 トレー
12 制御部
14 発光体
C 半導体チップ
Ca マーキングパターン(パターン)
Cb バンプ
P パッケージ
Pa 半導体チップ搭載領域
Pb マーキングパターン(パターン)
Pc パッド
【発明の属する技術分野】
本発明は、半導体パッケージ等の基板に半導体チップをフリップチップ接続して搭載するための、半導体チップの搭載装置および搭載方法に関する。
【0002】
【従来の技術】
半導体パッケージ等の基板に半導体チップをフリップチップ接続して搭載する従来の方法を、図7〜9を用いて説明する。図7〜9は、基板としてのパッケージXに、シリコンから成る半導体チップYを搭載する従来の方法を示す説明図である。
従来の半導体チップの搭載方法においては、図7に示すように、保持部80によって半導体チップYを吸引して保持し、ステージ82に載置された基板としてのパッケージXの上方に運搬する。続いて、半導体チップYとパッケージXとの間にミラー86を挿入し、ミラー86の面が半導体チップYの面と45度の角度をなすように配することで、半導体チップYの接続面に形成されたパターンを、ステージ82の側方に水平に設けられたカメラ84に映す。カメラ84が接続された図示しない制御部は、パターンが映された画像を記憶する。
【0003】
続いて、図8に示すように、ミラー86を、図上、90度右回転させることで、パッケージXの上面の半導体チップ搭載領域に形成されたパターンをカメラ84に映す。前記制御部は、記憶した半導体チップYのパターンの画像と、映されているパッケージXのパターンの画像とを比較し、それを基に、図示しない駆動装置を制御してステージ82を水平方向に移動させることで、半導体チップYのパッケージX上の搭載位置を合わせる。
【0004】
続いて、図9に示すように、ミラー86を取り去り、半導体チップYを、下降させ、保持部80による吸引を解いてパッケージXの半導体チップ搭載領域上に載置し、図示しない加熱手段によって半導体チップYを加熱することで、半導体チップYの接続面に形成されたバンプをリフローさせて、半導体チップYをパッケージXにボンディングする。
【0005】
【発明が解決しようとする課題】
上記従来の半導体チップの搭載方法では、半導体チップYとパッケージXとの間に配されるミラーの角度の精度を維持することが難しく、そのため、ミラー86の微妙な角度のずれによって、パッケージX上の半導体チップYの搭載位置がずれてしまいやすいという課題がある。
【0006】
また、半導体チップYとパッケージXとの間にミラー86を配して位置合わせを行った後に、半導体チップYをパッケージX上に移動させるため、位置合わせを行ってから半導体チップY移動させる距離が大きい。そのため、パッケージX上の半導体チップYの搭載位置が、半導体チップYを移動させる装置の精度に依存して、ずれてしまいやすいという課題がある。
【0007】
本発明は上記課題を解決すべくなされ、その主たる目的は、半導体チップをパッケージに搭載する際の位置精度の良い半導体チップの搭載装置および搭載方法を提供することにある。また、その他の目的は、搭載効率がよく、また安価に構成できる半導体チップの搭載装置および搭載方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明に係る半導体チップの搭載装置は、上記課題を解決するために、以下の構成を備える。すなわち、基板に半導体チップをフリップチップ接続して搭載するための半導体チップの搭載装置であって、基板が載置されるステージと、可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、片面側から保持し、前記ステージに載置された基板上に運搬する半導体チップ運搬手段と、前記ステージに対向する位置に配設され、前記半導体チップ運搬手段に保持された前記半導体チップを透過した可視光を映すことで、該ステージに載置された基板と該半導体チップとに形成されたパターンを映す撮像手段と、該撮像手段によって映された前記基板および前記半導体チップのパターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ手段とを備えることを特徴とする。
さらに、前記半導体チップの厚さは、5〜20μmであることを特徴とする。これによれば、半導体チップを透過した可視光を映すことで基板のパターンと半導体チップのパターンとを撮像手段で映せるため、両パターンを接近させて重ねた状態で、基板と半導体チップとの位置合わせが行え、正確な位置合わせを行うことができる。
【0009】
さらに、前記可視光は、660〜760nmの波長の光を含むことを特徴とする。
これによれば、前記可視光はより半導体チップを透過しやすく、また、十分な位置精度を得ることができる。
【0010】
さらに、前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする。
これによれば、半導体チップを保持する力が複数箇所に分散され、半導体チップ運搬手段に保持された半導体チップの形状が歪むことがない。
【0011】
さらに、前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有することを特徴とする。
これによれば、半導体チップ運搬手段に遮られることなく、半導体チップを透過した可視光を撮像手段に映すことができる。
【0012】
また、本発明に係る半導体チップの搭載方法は、上記課題を解決するために、以下の構成を備える。すなわち、基板に半導体チップをフリップチップ接続して搭載する半導体チップの搭載方法であって、可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、半導体チップ運搬手段によって片面側から保持して、ステージに載置された基板上に運搬する運搬工程と、前記ステージに対向する位置に配設された撮像手段で前記半導体チップを透過した可視光を映すことで、前記基板と該半導体チップとに形成されたパターンを映し、該パターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ工程と、前記基板上の前記搭載位置に、前記半導体チップを取り付ける取り付け工程とを含むことを特徴とする。
さらに、前記半導体チップの厚さは、5〜20μmであることを特徴とする。
これによれば、半導体チップを透過した可視光を映すことで基板のパターンと半導体チップのパターンとを撮像手段で映すため、両パターンを接近させて重ねた状態で、基板と半導体チップとの位置合わせが行え、正確な位置合わせを行うことができる。
【0013】
さらに、前記可視光は、660〜760nmの波長の光を含むことを特徴とする。
これによれば、前記可視光はより半導体チップを透過しやすく、また、十分な位置精度を得ることができる。
【0014】
さらに、前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする。
これによれば、半導体チップを保持する力が複数箇所に分散され、半導体チップ運搬手段に保持された半導体チップの形状が歪むことがない。
【0015】
さらに、前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有し、前記位置合わせ工程は、前記半導体チップを透過した可視光を、前記透明部を透して前記撮像手段で映すことを特徴とする。
これによれば、半導体チップ運搬手段に遮られることなく、半導体チップを透過した可視光を撮像手段に映すことができる。
【0016】
【発明の実施の形態】
以下、本発明に係る半導体チップの搭載装置および搭載方法の好適な実施の形態を添付図面に基づいて詳細に説明する。
図1は、本実施の形態に係る半導体チップの搭載装置の構成を示す説明図である。
本実施の形態に係る半導体チップの搭載装置は、基板としてのパッケージPに、シリコンから成る半導体チップCをフリップチップ接続して取り付けるための装置である。本発明に係る半導体チップの搭載装置は、図1に示すように、パッケージPを保持するステージ2と、可視光を透過する厚さに形成された半導体チップCを、片面側から保持し、ステージ2に保持されたパッケージP上に運搬する半導体チップ運搬手段4と、ステージ2に対向する位置に配設された撮像手段としてのカメラ6と、CPUを備えた制御部12とを備える。
【0017】
ステージ2は、上面にパッケージPを載置する載置面が形成され、図示しないピンなどによって載置面上にパッケージPが取り付けられ、パッケージPを保持する。また、ステージ2は、制御部12が制御する駆動装置8によって、載置面が形成する平面内で自在に移動可能に設けられている。
【0018】
半導体チップ運搬手段4は、可視光を透過する厚さに形成された半導体チップCを吸引して保持する保持部4aと、保持部4aから延び、内部が半導体チップCを吸引するための空気が通る空洞に形成されたアーム4bと、アーム4bを介して保持部4aに保持された半導体チップCを移動させる駆動装置4cと、アーム4b内の空気を吸引する吸引装置4dとからなる。駆動装置4cおよび吸引装置4dは、制御部12によってその駆動が制御される。
【0019】
保持部4aは、アーム4bを介して、駆動装置4cによって移動される。保持部4aは、駆動装置4cによって、パッケージPに取り付けられる前の半導体チップCが載置されるトレー10内から、ステージ2上に載置されたパッケージPの半導体チップ搭載領域Pa上にわたって移動可能に設けられる。
なお、トレー10の外周には、載置された半導体チップCが風で飛ばされることがないよう、風よけのための壁部10aが形成される。
【0020】
保持部4aの半導体チップCの保持面4aa(下面)を示す図を、図2に示す。保持部4aの保持面4aaには、そのほぼ全面にわたって、複数の孔部4abが形成される。図3(保持部4aのA線での側断面図)に示されるように、それぞれの孔部4abは、アーム4b内の空洞に連通する。従って、吸引装置4dでアーム4b内の空気を吸引することで、孔部4abから空気が吸い込まれ、半導体チップCの片面をその全面にわたって複数箇所で吸引して、半導体チップCを保持面4aaに張り付かせて保持することができる。
なお、保持部4aはこの形態に限定されず、例えば、多孔質のセラミック基板等の多孔質体に形成し、多孔質体の上面側から空気を吸引してその孔内を負圧とすることで、多孔質体の下面側に半導体チップCを張り付かせて保持するよう構成しても良い。
【0021】
また、図2および図4に示すように、半導体チップ運搬手段4の保持部4aには、保持した半導体チップCまで可視光を透過する、ガラス等で構成される透明部4eが複数設けられる。透明部4eは、保持部4aに保持された半導体チップCを透過した可視光が、この透明部4eを透過してカメラ6に到達するようにするためのものである。
【0022】
図5に、本発明の半導体チップの搭載装置によってパッケージPに取り付けられる半導体チップCの、パッケージPへの接続面側からみた平面説明図を示す。半導体チップCの前記接続面には、パッケージPの半導体チップ搭載領域Paに半導体チップCを取り付けるための、半田等で構成されるバンプCbが形成される。また、前記接続面には、半導体チップCのパッケージP上の搭載位置の位置合わせに用いられるパターンとしての十文字のマーキングパターンCaが形成されている。マーキングパターンCaは、半導体チップCが保持部4aに保持された際に、透明部4e上に位置するように配設されている。
一方、パッケージPの半導体チップ搭載領域Paには、図1に示すように、半導体チップCのバンプCbと接続されるパッドPcが形成されている。また、半導体チップCのマーキングパターンCaと符合させて半導体チップの搭載位置の位置合わせを行うためのパターンとしての、十文字のマーキングパターンPbが形成されている。
【0023】
なお、マーキングパターンCaは、前記接続面ではなく、半導体チップCの配線パターンが形成された反対側の面上に形成しても良い。また、マーキングパターンCa、Pbの形状は十文字に限定されず、位置合わせに用いることができる形状であればどのような形状であっても良い。また、マーキングパターンCa、Pbの形成は、印刷によっても良いし、半導体チップCおよびパッケージPに形成される配線パターンの一部を十文字に形成してマーキングパターンCa、Pbとして使用しても良い。また、半導体チップCおよびパッケージPに形成される配線パターンや、バンプCbや、パッドPcを、位置合わせのためのパターンとして用いても良い。
【0024】
次に、本実施の形態に係る半導体チップの搭載装置が、パッケージPに半導体チップCを搭載する際の一連の動作を、図1を用いて説明する。
まず、作業の準備として、作業者は、トレー10内に、パッケージPに搭載する複数の半導体チップCを格納しておく。
次に、搭載動作の流れを説明する。まず、作業者は、パッケージPを、半導体チップ搭載領域Paが上面に露出するようにステージ2の載置面上に載置し、図示しないピンなどによってステージ2に取り付ける。続いて、作業者は制御部12の入力手段を操作して、半導体チップCの取り付けの実行を選択する。
なお、ここまでの作業は、搭載装置によって自動化してもよい。
【0025】
(運搬工程)
制御部12は、駆動装置4cを制御して、保持部4aをトレー10内の半導体チップC上に移動させる。続いて制御部12は、吸引装置4dを制御して、半導体チップCを、吸引して保持面4aaに保持させる。続いて、制御部12は駆動装置4cを制御して、半導体チップCを、パッケージPの半導体チップ搭載領域Pa上に移動させ、さらに、下降させて半導体チップ搭載領域Paに接近させる。
【0026】
(位置合わせ手段および位置合わせ工程)
この際、半導体チップCは可視光を透過する厚さに形成されているため、カメラ6には、マーキングパターンPb、Caが、半導体チップCおよび透明部4eを透して映される。続いて、制御部12によって、カメラ6に映された十文字のマーキングパターンPb、Caの画像が画像解析され、パッケージPと半導体チップCとの相対的な位置関係が解析される。制御部12は、その位置関係に基づいて駆動装置8または駆動装置4cを駆動させてパッケージPまたは半導体チップCを駆動させ、半導体チップCのパッケージP上の搭載位置の位置合わせを行う。
【0027】
位置合わせが終了すると、制御部12は、半導体チップCを、駆動装置4cによってわずかに下降させて半導体チップ搭載領域Paに接させ、吸引装置4dの吸引を停止して半導体チップ搭載領域Paに載置する。続いて、制御部12は、保持部4aをパッケージPから離すように移動させる。
【0028】
(半導体チップ取り付け手段および取り付け工程)
続いて、図示しない半導体チップ取り付け手段としての加熱手段、例えばボンダーによって、半導体チップCを加熱してバンプCbを融解して(半田リフロー)、バンプCbとパッドPcとを接合して、半導体チップCをパッケージPに取り付ける。
なお、保持部4aに加熱手段としてのヒータを組み込むことによって、保持部4aと加熱手段(ボンダー)とを一体に構成して、半導体チップCを半導体チップ搭載領域Paに載置した後、保持部4aを半導体チップCから離さずに、加熱手段を過熱させることによってバンプCbを融解し、半導体チップCをパッケージPに取り付けるよう構成しても良い。
また、半導体チップ取り付け手段としては、前記ボンダーに限定されず、例えばパッケージPを加熱炉に通す手段等を採用することができる。
【0029】
本実施の形態に係る半導体チップの搭載装置および搭載方法によれば、半導体チップCを透過した可視光を映すことでパッケージPの半導体チップ搭載領域PaのマーキングパターンPbと半導体チップCのマーキングパターンCaとを同時にカメラ6で映して位置合わせを行うため、半導体チップ搭載領域Paと半導体チップとを接近させ、マーキングパターンPbとマーキングパターンCaとを直接重ね合わせて位置合わせが行える。従って、従来の搭載方法のようにミラー86の角度の精度に依存することなく、正確な位置合わせを行うことができ、また、位置合わせ後の半導体チップCの移動距離も極めて短くなるため、機械精度に依存した位置ずれも小さく抑えることが可能となる。
【0030】
さらに、半導体チップCとパッケージPとの間にミラー86を挿入し、角度を変え、取り去るといった工程を行わないため、半導体チップの搭載を素早く行うことができ、搭載効率が良い。また、ミラー86が不要となるため、半導体チップの搭載装置を安価に構成することができる。
【0031】
また、半導体チップ運搬手段4の保持部4aは、半導体チップCを、保持面4aaのほぼ全面にわたって配置された孔部4ab、4ab・・の複数箇所で吸引して、保持面4aaに保持する。
可視光を透過する厚さに、非常に薄く形成された半導体チップCを、図7に示す従来の保持部80によって一箇所で吸引して持ち上げると、半導体チップCが歪んで正確な位置合わせができなくなったり、半導体チップCが破損してしまったりする。
一方、本発明にかかる半導体チップ運搬手段4によれば、半導体チップCを複数箇所で吸引して保持するため、保持する力は複数箇所に分散され、その形状をほとんど歪ませることなく、半導体チップCを保持面4aaに保持することができる。
【0032】
しかしながら、半導体チップCを、半導体チップ運搬手段4によって、半導体チップCのほぼ全面にわたって複数箇所で保持すると、半導体チップCを透過した可視光は、半導体チップ運搬手段4(の保持部4a)によって遮られて、カメラ6によって映すことができないという、新たな課題が発生する。
しかし、本実施の形態に係る半導体チップの搭載装置においては、半導体チップ運搬手段4(の保持部4a)に、保持した半導体チップCまで可視光を透過する透明部4eを設けることにより、半導体チップCを透過した可視光をカメラ6で映すことを可能とし、この課題を解決している。
なお、半導体チップCの片面のほぼ全面を保持する必要がなく、その片面の一部を半導体チップ運搬手段(の保持部)から露出させて保持することができる場合には、この透明部は必ずしも設けなくてもよい。
【0033】
さて、次に、シリコンからなる半導体チップCの厚さと、可視光の透過率の関係について、図6を用いて説明する。図6は、シリコンの厚さと、波長が660nm、720nmおよび760nmの可視光の透過率との関係を示すグラフである。
本実施の形態に係る半導体チップの搭載装置および搭載方法においては、透過率が約0.1%以上となるように、波長および半導体チップCの厚さを設定することが望ましい。
また、可視光の波長の上限としては、830nm程度の可視光や、さらには、赤外光を用いることもでき、波長が長くなるほど透過率を上げることができる。しかし、波長が長くなるほど解像度が下がって位置合わせ精度が落ちるため、位置合わせの精度を維持するために好適には760nm以下、さらに望ましくは660nm程度の波長の可視光を用いることが望ましい。また、波長660nmで0.1%以上の透過率を確保するために、半導体チップCの厚さは20μm以下とすることが望ましい。
【0034】
なお、マーキングパターンPb、Caがカメラ6により映りやすくするため、図1に示すように、可視光を発してマーキングパターンPb、Caを照らす発光体14を設けると好適である。発光体14は、例えば、発光体14を、カメラ6と隣接して設けたり、カメラ6のレンズの周囲に設けるなど、マーキングパターンPb、Caを照らす位置に配設すると良い。
【0035】
また、本実施の形態においては、半導体チップCにバンプCbが形成され、パッケージP(基板)にパッドPcが形成されているが、半導体チップC側にパッドを、パッケージP(基板)側にバンプを、それぞれ形成し、パッケージPのバンプをリフローさせて、半導体チップCをパッケージに取り付けるよう構成しても良い。
【0036】
【発明の効果】
本発明に係る半導体チップの搭載装置および搭載方法によれば、半導体チップをパッケージに搭載する際の位置精度が良いと共に、搭載効率がよく、また安価に構成できるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの搭載装置を示す説明図である。
【図2】半導体チップ運搬手段の保持部の保持面を示す図である。
【図3】半導体チップ運搬手段の保持部の側断面図である。
【図4】半導体チップ運搬手段の保持部の側断面図である。
【図5】半導体チップの、基板(パッケージ)への接続面の平面図である。
【図6】シリコンの厚さと可視光の透過率との関係を示すグラフである。
【図7】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【図8】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【図9】従来の半導体チップの搭載装置および搭載方法を示す説明図である。
【符号の説明】
2 ステージ
4 半導体チップ運搬手段
4a 保持部
4aa 保持面
4ab 孔部
4b アーム
4c 駆動装置
4d 吸引装置
4e 透明部
6 カメラ(撮像手段)
8 駆動装置
10 トレー
12 制御部
14 発光体
C 半導体チップ
Ca マーキングパターン(パターン)
Cb バンプ
P パッケージ
Pa 半導体チップ搭載領域
Pb マーキングパターン(パターン)
Pc パッド
Claims (10)
- 基板に半導体チップをフリップチップ接続して搭載するための半導体チップの搭載装置であって、
基板が載置されるステージと、
可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、片面側から保持し、前記ステージに載置された基板上に運搬する半導体チップ運搬手段と、
前記ステージに対向する位置に配設され、前記半導体チップ運搬手段に保持された前記半導体チップを透過した可視光を映すことで、該ステージに載置された基板と該半導体チップとに形成されたパターンを映す撮像手段と、
該撮像手段によって映された前記基板および前記半導体チップのパターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ手段とを備えることを特徴とする半導体チップの搭載装置。 - 前記半導体チップの厚さは、5〜20μmであることを特徴とする請求項1記載の半導体チップの搭載装置。
- 前記可視光は、660〜760nmの波長の光を含むことを特徴とする請求項1または2記載の半導体チップの搭載装置。
- 前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする請求項1、2または3記載の半導体チップの搭載装置。
- 前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有することを特徴とする請求項1、2、3または4記載の半導体チップの搭載装置。
- 基板に半導体チップをフリップチップ接続して搭載する半導体チップの搭載方法であって、
可視光を透過する厚さに形成されたシリコンから成る前記半導体チップを、半導体チップ運搬手段によって片面側から保持して、ステージに載置された基板上に運搬する運搬工程と、
前記ステージに対向する位置に配設された撮像手段で前記半導体チップを透過した可視光を映すことで、前記基板と該半導体チップとに形成されたパターンを映し、該パターンを基に、該半導体チップの該基板上の搭載位置を合わせる位置合わせ工程と、
前記基板上の前記搭載位置に、前記半導体チップを取り付ける取り付け工程とを含むことを特徴とする半導体チップの搭載方法。 - 前記半導体チップの厚さは、5〜20μmであることを特徴とする請求項6記載の半導体チップの搭載方法。
- 前記可視光は、660〜760nmの波長の光を含むことを特徴とする請求項6または7記載の半導体チップの搭載装置。
- 前記半導体チップ運搬手段は、前記半導体チップを複数箇所で吸引して保持することを特徴とする請求項6、7または8記載の半導体チップの搭載方法。
- 前記半導体チップ運搬手段は、保持した前記半導体チップまで可視光を透過する透明部を有し、
前記位置合わせ工程は、前記半導体チップを透過した可視光を、前記透明部を透して前記撮像手段で映すことを特徴とする請求項6、7、8または9記載の半導体チップの搭載方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192170A JP2004039736A (ja) | 2002-07-01 | 2002-07-01 | 半導体チップの搭載装置および搭載方法 |
DE60312929T DE60312929T2 (de) | 2002-07-01 | 2003-06-25 | Apparat zur Befestigung von Halbleiterchips und eine Methode zur Befestigung |
EP03014236A EP1378932B1 (en) | 2002-07-01 | 2003-06-25 | Semiconductor chip mounting apparatus and mounting method |
US10/603,769 US20040001140A1 (en) | 2002-07-01 | 2003-06-26 | Semiconductor chip mounting apparatus and mounting method |
TW092117607A TW200405398A (en) | 2002-07-01 | 2003-06-27 | Semiconductor chip mounting apparatus and mounting method |
CNA031483216A CN1472785A (zh) | 2002-07-01 | 2003-06-27 | 半导体芯片安装设备和安装方法 |
KR1020030043484A KR20040004084A (ko) | 2002-07-01 | 2003-06-30 | 반도체 칩 탑재 장치 및 탑재 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192170A JP2004039736A (ja) | 2002-07-01 | 2002-07-01 | 半導体チップの搭載装置および搭載方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004039736A true JP2004039736A (ja) | 2004-02-05 |
Family
ID=29720232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002192170A Pending JP2004039736A (ja) | 2002-07-01 | 2002-07-01 | 半導体チップの搭載装置および搭載方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20040001140A1 (ja) |
EP (1) | EP1378932B1 (ja) |
JP (1) | JP2004039736A (ja) |
KR (1) | KR20040004084A (ja) |
CN (1) | CN1472785A (ja) |
DE (1) | DE60312929T2 (ja) |
TW (1) | TW200405398A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604098B1 (ko) | 2005-04-20 | 2006-07-24 | 한미반도체 주식회사 | 반도체 패키지 픽업장치 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007015579B4 (de) * | 2007-03-28 | 2009-04-09 | Siemens Ag | Vorrichtung zum Entfernen von Lotresten und Verfahren zu deren Betrieb |
JP2009147068A (ja) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | 半導体装置の製造方法及び製造装置 |
DE102011079407A1 (de) | 2011-07-19 | 2013-01-24 | Siemens Aktiengesellschaft | Träger mit einer mit flüssigem Lot benetzbaren Testfläche sowie Verfahren zu dessen Anwendung |
CN104303277B (zh) * | 2012-12-21 | 2017-05-10 | 株式会社新川 | 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法 |
JP6849468B2 (ja) * | 2017-02-13 | 2021-03-24 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
US10446681B2 (en) | 2017-07-10 | 2019-10-15 | Micron Technology, Inc. | NAND memory arrays, and devices comprising semiconductor channel material and nitrogen |
US10559466B2 (en) | 2017-12-27 | 2020-02-11 | Micron Technology, Inc. | Methods of forming a channel region of a transistor and methods used in forming a memory array |
US10297611B1 (en) | 2017-12-27 | 2019-05-21 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
KR102272618B1 (ko) * | 2020-01-03 | 2021-07-05 | 주식회사 제이스텍 | 디스플레이 패널과 cof의 수직 정렬 및 접합장치 |
US11538919B2 (en) | 2021-02-23 | 2022-12-27 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61259539A (ja) * | 1985-05-14 | 1986-11-17 | Nec Corp | 半導体装置の製造装置 |
US4911543A (en) * | 1988-05-31 | 1990-03-27 | Hodgson R W | Microscope viewing apparatus for viewing a specimen image and an optical overlay pattern image in a comparison manner |
US5627913A (en) * | 1990-08-27 | 1997-05-06 | Sierra Research And Technology, Inc. | Placement system using a split imaging system coaxially coupled to a component pickup means |
US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5702049A (en) * | 1995-06-07 | 1997-12-30 | West Bond Inc. | Angled wire bonding tool and alignment method |
-
2002
- 2002-07-01 JP JP2002192170A patent/JP2004039736A/ja active Pending
-
2003
- 2003-06-25 EP EP03014236A patent/EP1378932B1/en not_active Expired - Fee Related
- 2003-06-25 DE DE60312929T patent/DE60312929T2/de not_active Expired - Fee Related
- 2003-06-26 US US10/603,769 patent/US20040001140A1/en not_active Abandoned
- 2003-06-27 TW TW092117607A patent/TW200405398A/zh unknown
- 2003-06-27 CN CNA031483216A patent/CN1472785A/zh active Pending
- 2003-06-30 KR KR1020030043484A patent/KR20040004084A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604098B1 (ko) | 2005-04-20 | 2006-07-24 | 한미반도체 주식회사 | 반도체 패키지 픽업장치 |
WO2006112651A1 (en) * | 2005-04-20 | 2006-10-26 | Hanmi Semiconductor Co., Ltd. | Semiconductor package pickup apparatus |
JP2008538453A (ja) * | 2005-04-20 | 2008-10-23 | ハンミ セミコンダクター カンパニー リミテッド | 半導体パッケージピックアップ装置 |
JP4679638B2 (ja) * | 2005-04-20 | 2011-04-27 | ハンミ セミコンダクター カンパニー リミテッド | 半導体パッケージピックアップ装置 |
US8070199B2 (en) | 2005-04-20 | 2011-12-06 | Hanmi Semiconductor, Inc. | Apparatus for picking up semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
EP1378932B1 (en) | 2007-04-04 |
CN1472785A (zh) | 2004-02-04 |
EP1378932A2 (en) | 2004-01-07 |
DE60312929D1 (de) | 2007-05-16 |
EP1378932A3 (en) | 2005-01-26 |
KR20040004084A (ko) | 2004-01-13 |
TW200405398A (en) | 2004-04-01 |
US20040001140A1 (en) | 2004-01-01 |
DE60312929T2 (de) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2005112537A9 (ja) | 部品供給ヘッド装置及び部品実装ヘッド装置 | |
JP5558073B2 (ja) | ボンディング装置 | |
JP2004039736A (ja) | 半導体チップの搭載装置および搭載方法 | |
JP2007019207A (ja) | 部品実装装置および部品実装方法 | |
TW202305999A (zh) | 晶片搬送裝置及黏晶機 | |
JP2008060137A (ja) | 実装装置のチップ供給方法、及びその実装装置 | |
TWI741256B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
JP2000150970A (ja) | 発光素子のボンディング方法および装置 | |
JP3152091B2 (ja) | 電子部品実装装置 | |
WO2020261892A1 (ja) | 電子部品実装構造、その実装方法、led表示パネル及びledチップ実装方法 | |
TWI717750B (zh) | 用於覆晶雷射接合之系統 | |
JPH0825035A (ja) | はんだ転写方法および装置 | |
JP2013093509A (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
JP2001308149A (ja) | Fpc用半導体実装装置及び方法 | |
JP5372366B2 (ja) | 実装方法および実装装置 | |
JP4102990B2 (ja) | ボンディング方法とその装置 | |
JP2007005336A (ja) | 電子部品装着装置、電子部品装着方法および保持ツール | |
JPH08139096A (ja) | 電子部品及び電子部品の実装方法並びに電子部品の実装装置 | |
KR102272618B1 (ko) | 디스플레이 패널과 cof의 수직 정렬 및 접합장치 | |
JPH10308431A (ja) | 半導体素子搭載装置 | |
JP3211801B2 (ja) | エキストラボールの検出方法 | |
JP2811930B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
JPH0969540A (ja) | チップ画像認識装置 | |
JPH06140470A (ja) | フリップチップボンディング装置 | |
KR20240085712A (ko) | 마이크로led소자 리페어 장치 |