JP2013093509A - 半導体装置の製造方法、及び半導体製造装置 - Google Patents
半導体装置の製造方法、及び半導体製造装置 Download PDFInfo
- Publication number
- JP2013093509A JP2013093509A JP2011235897A JP2011235897A JP2013093509A JP 2013093509 A JP2013093509 A JP 2013093509A JP 2011235897 A JP2011235897 A JP 2011235897A JP 2011235897 A JP2011235897 A JP 2011235897A JP 2013093509 A JP2013093509 A JP 2013093509A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- camera
- mounted body
- suction tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
【課題】吸着ツールに対する半導体チップの位置ずれを補正して被搭載体に搭載可能となり、被搭載体に対する半導体チップの位置精度の向上が図れる半導体装置の製造方法、および、製造装置を提供する。
【解決手段】半導体チップ2を吸着ツール12で吸着する工程と、吸着ツールに吸着された半導体チップの裏面から赤外線カメラ13で赤外線画像を撮影することにより半導体チップの表面にあるアライメントマークの位置を検出する工程と、赤外線カメラによって検出されたアライメントマークの位置に基づいて吸着ツールに対する半導体チップの位置ズレを補正して半導体チップを被搭載体3に搭載する工程と、を含む。
【選択図】図2
【解決手段】半導体チップ2を吸着ツール12で吸着する工程と、吸着ツールに吸着された半導体チップの裏面から赤外線カメラ13で赤外線画像を撮影することにより半導体チップの表面にあるアライメントマークの位置を検出する工程と、赤外線カメラによって検出されたアライメントマークの位置に基づいて吸着ツールに対する半導体チップの位置ズレを補正して半導体チップを被搭載体3に搭載する工程と、を含む。
【選択図】図2
Description
本発明は、半導体チップを被搭載体に搭載した半導体装置の製造方法、及び半導体製造装置にする。
ダイシングされたウェハから取り出した半導体チップを被搭載体(リードフレーム、配線基板、チップ等)に搭載した半導体装置を製造するためには、ダイボンダ、フリップチップボンダ、チップマウンタ等の半導体製造装置が用いられる。このような半導体製造装置では、ダイシングされたウェハから半導体チップを吸着ツールで吸着し、吸着ツールに吸着された半導体チップを被搭載体上に運んで、半導体チップを被搭載体に対して位置合せして、半導体チップを被搭載体に搭載して、吸着ツールの吸着を解除する。従来の半導体製造装置では、ダイシンダされたウェハからチップを吸着する際、可視光線画像を撮影するカメラで、半導体チップの表面に設けられたアライメントマーク(例えば、特許文献1参照)を認識し位置確認してから、吸着ツールに半導体チップを吸着している。
以下の分析は、本願発明者により与えられる。
しかしながら、従来の半導体製造装置では、吸着ツール12で半導体チップ2を吸着する前に、半導体チップ2の表面のアライメントマークを認識しているため、吸着ツール12での吸着時又は吸着後に半導体チップ2の位置ズレが発生すると、半導体チップ2の位置ズレを検出する手段がなかった(図6参照)。そのため、吸着時又は吸着後に半導体チップ2の位置ズレが発生すると、吸着ツール12に対する半導体チップ2の位置がずれた状態で、半導体チップ2が被搭載体3に搭載されるという問題があった。
一方、TSV(Through Silicon Via:シリコン貫通電極)構造の半導体チップ(図8の2´)を積層した積層チップ4のように、積層時の位置精度が要求されるものについては、積層チップ4(最上部の半導体チップ2´)の表面のアライメントマーク等(図8の37、38に相当)、及び、吸着された半導体チップ2´の裏面のアライメントマーク等(図8の22、24に相当)のそれぞれを可視光線カメラ18、19で認識し、位置補正を行ってから積層している(図7参照)。半導体チップ2´の裏面にアライメントマーク等(図8の22、24に相当)を作成すると、半導体チップ2´において素子領域(図8の21)に割り当てる面積が小さくなったり、半導体チップ2´におけるシリコン基板(図8の25)においてTSV材料(例えば、銅)による拡散汚染のおそれがあった。
本発明の第1の視点においては、半導体装置の製造方法において、半導体チップを吸着ツールで吸着する工程と、前記吸着ツールに吸着された前記半導体チップの裏面から赤外線カメラで赤外線画像を撮影することにより前記半導体チップの表面にあるアライメントマークの位置を検出する工程と、前記赤外線カメラによって検出された前記アライメントマークの位置に基づいて前記吸着ツールに対する前記半導体チップの位置ズレを補正して前記半導体チップを被搭載体に搭載する工程と、を含むことを特徴とする。
本発明の第2の視点においては、半導体製造装置において、半導体チップを吸着する吸着ツールと、前記吸着ツールに吸着された前記半導体チップの移動又は回動を可能にするヘッドと、前記吸着ツールに吸着された前記半導体チップの裏面から赤外線画像を撮影することにより前記半導体チップの表面にあるアライメントマークの位置を検出する赤外線カメラと、前記赤外線カメラによって検出された前記アライメントマークの位置に基づいて前記吸着ツールに対する前記半導体チップの位置ズレを補正して前記半導体チップを被搭載体に搭載するように前記ヘッドを制御する制御部と、を備えることを特徴とする。
本発明によれば、吸着ツールで半導体チップを吸着した後に、半導体チップの裏面側から赤外線画像を撮影することで、チップ内部を透過させて、吸着ツールで隠れたチップ表面側のアライメントマークを検出できるようになり、吸着ツールに対する半導体チップの位置ずれを補正して被搭載体に搭載可能となり、被搭載体に対する半導体チップの位置精度の向上が図れる。また、TSV(シリコン貫通電極)構造の半導体チップのように裏面側にも配置していたアライメントマークが不要となり、半導体チップの素子領域に割り当てる面積を拡大できる。また、TSV材料(例えば、銅)の拡散汚染も低減できる。
[実施形態1]
本発明の実施形態1に係る半導体製造装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体製造装置の構成を模式的に示したブロック図である。図2は、本発明の実施形態1に係る半導体製造装置の動作を模式的に示した(A)吸着時の図、(B)アライメントマーク検出時の図、(C)圧着時の図である。図3は、本発明の実施形態1に係る半導体製造装置のアライメントマークの検出結果に基づいて位置補正して圧着する動作の流れを示したイメージ図である。
本発明の実施形態1に係る半導体製造装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体製造装置の構成を模式的に示したブロック図である。図2は、本発明の実施形態1に係る半導体製造装置の動作を模式的に示した(A)吸着時の図、(B)アライメントマーク検出時の図、(C)圧着時の図である。図3は、本発明の実施形態1に係る半導体製造装置のアライメントマークの検出結果に基づいて位置補正して圧着する動作の流れを示したイメージ図である。
半導体製造装置10は、ダイシングされたウェハ1から半導体チップ2を取り出して、取り出した半導体チップ2を、被搭載体3(例えば、リードフレーム、配線基板、チップ等;図2では配線基板をイメージ)に圧着(搭載)することにより半導体装置を製造する装置である(図1〜図3参照)。半導体製造装置10の例として、ダイボンダ、チップマウンタ等が挙げられる。半導体製造装置10は、赤外線(IR;infrared、波長約0.1μm〜1mm)を用いたチップ位置認識機能を有する。半導体製造装置10は、ヘッド11と、吸着ツール12と、IRカメラ13と、制御部14と、ステージ15と、ステージ16と、可視光線カメラ17と、可視光線カメラ18と、を有する。
ヘッド11は、吸着ツール12に吸着された半導体チップ2を、ステージ15上からステージ16上に搬送することが可能なツールである(図1〜図3参照)。ヘッド11の下側の先端部には、吸着ツール12が取り付けられている。ヘッド11は、電気機械的に吸着ツール12をXYZ軸方向(左右、前後、上下)の移動、及び、水平面での回動が可能な機能を有する。ヘッド11は、制御部14に電気的に接続されており、制御部14により吸着ツール12のXYZ軸方向の移動、及び、水平面での回転が制御される。
吸着ツール12は、半導体チップ2を着脱可能に吸着するツールである(図1〜図3参照)。吸着ツール12の下面は、半導体チップ2を吸着する吸着面となっている。吸着ツール12は、ヘッド11の下側の先端部にて、吸着面が水平となるように取り付けられている。吸着ツール12は、電気機械的に気体を吸引(排気)することで半導体チップ2を吸着する機能を有する。吸着ツール12は、制御部14に電気的に接続されており、制御部14により半導体チップ2の吸着の着脱が制御される。
IRカメラ13は、赤外線(IR)画像を撮影することが可能な光学機器である(図1、図2(B)、図3参照)。IRカメラ13は、吸着ツール12(ヘッド11)に対する半導体チップ2の位置(吸着位置)を認識するために用いられる。IRカメラ13は、ステージ15上からステージ16上へ半導体チップ2を搬送する経路の途中に配置され、搬送されて一時的に停止した半導体チップ2の裏面側から撮影する。IRカメラ13は、半導体チップ2の裏面から赤外線画像を撮影することで、チップ裏面からチップ内部を透過させてチップ表面に形成されたアライメントマーク等(図4の表面側バンプ電極37、表面側アライメントマーク38)を認識(検出)することができる。なお、半導体チップ2は、チップ裏面にアライメントマーク等(図8の貫通電極22、裏面用アライメントマーク24に相当)が形成されていないものである。IRカメラ13は、制御部14に電気的に接続されており、制御部14により赤外線画像の撮影が制御される。
制御部14は、各機能部11〜13、15〜18の動作を制御するコンピュータである(図1参照)。制御部14は、所定のプログラムに基づいて制御処理及び情報処理を行う。制御部14は、各機能部11〜13、15〜18と電気的に接続されている。制御部14の動作(制御処理及び情報処理)については、後述する。
ステージ15は、ダイシングされたウェハ1を搭載する搭載台である(図1、図2(A)参照)。ステージ15は、電気機械的にウェハ1をXY軸方向(左右、前後)の移動、及び、水平面での回動が可能な機能を有する。ステージ15は、制御部14に電気的に接続されており、制御部14によりウェハ1のXY軸方向の移動、及び、水平面での回転が制御される。
ステージ16は、被搭載体3を搭載する搭載台である(図1、図2(C)参照)。ステージ16は、電気機械的に被搭載体3をXY軸方向(左右、前後)の移動、及び、水平面での回動が可能な機能を有する。ステージ16は、制御部14に電気的に接続されており、制御部14により被搭載体3のXY軸方向の移動、及び、水平面での回転が制御される。
可視光線カメラ17は、可視光線(波長約360nm〜830mm)画像を撮影することが可能な光学機器である(図1、図2(A)参照)。可視光線カメラ17は、ステージ15上のウェハ1又は半導体チップ2の位置を認識するために用いられる。可視光線カメラ17は、ステージ15上のウェハ1又は半導体チップ2の表面を撮影する。可視光線カメラ17は、半導体チップ2の表面から可視光線画像を撮影することで、チップ表面に形成されたアライメントマーク等(図4の表面側バンプ電極37、表面側アライメントマーク38)を認識することができる。可視光線カメラ17は、制御部14に電気的に接続されており、制御部14により可視光線画像の撮影が制御される。
可視光線カメラ18は、可視光線(波長約360nm〜830mm)画像を撮影することが可能な光学機器である(図1、図2(C)参照)。可視光線カメラ18は、ステージ16上の被搭載体3の位置を認識するために用いられる。可視光線カメラ18は、ステージ16上の被搭載体3を撮影する。可視光線カメラ18は、被搭載体3の可視光線画像を撮影することで、被搭載体3の位置を認識することができる。可視光線カメラ18は、制御部14に電気的に接続されており、制御部14により可視光線画像の撮影が制御される。
なお、半導体チップ2は、シリコン基板25上に素子27(例えば、MOSFET)が形成され、素子27を含むシリコン基板25上に層間絶縁膜28〜32が形成され、層間絶縁膜28〜32において配線33a、33b、ビルドアップ配線34、配線35a、35bが形成され、配線35a、35bを含む層間絶縁膜32上にカバー膜36が形成され、カバー膜36上に配線35aに通ずる表面側バンプ電極37と、配線35bに通ずる表面側アライメントマーク38とが形成され、カバー膜36上に表面側バンプ電極37及び表面側アライメントマーク38と接触しないポリイミド膜39が形成され、シリコン基板25の底面にカバー膜26が形成されている(図4参照)。半導体チップ2は、図8の半導体チップ2´に対して貫通電極22及び裏面用アライメントマーク24に相当する部分がないものである。
次に、本発明の実施形態1に係る半導体製造装置の動作(制御部14の動作)について説明する。
まず、制御部14は、可視光線カメラ17を用いてステージ15上のダイシングされたウェハ1の半導体チップ2の位置を認識し、認識した半導体チップ2の位置に基づいて吸着ツール12を半導体チップ2の位置に合わせ、吸着ツール12で半導体チップ2を吸着し、半導体チップ2をピックアップするようにヘッド11を制御する(ステップA1;図2(A)参照)。
次に、制御部14は、吸着ツール12に吸着された半導体チップ2をIRカメラ13の上方まで搬送するようにヘッド11を制御し、IRカメラ13を用いて半導体チップ2の裏面から赤外線画像を撮影し、撮影した赤外線画像に基づいて吸着ツール12(ヘッド11)に対する半導体チップ2の位置ズレを認識する(ステップA2;図2(B)参照)。半導体チップ2の裏面側から赤外線画像を撮影することで、チップ内部を透過させて、吸着ツール12で隠れたチップ表面側のアライメントマーク等(37、38)を検出できるようになる。
次に、制御部14は、可視光線カメラ18を用いてステージ16上の被搭載体3の位置を認識する(ステップA3;図2(C)参照)。なお、ステップA3は、ステップA2と同時又は前に行ってもよい。
最後に、制御部14は、吸着ツール12に吸着された半導体チップ2をステージ16上の被搭載体3の上方に搬送し、認識した吸着ツール12(ヘッド11)に対する半導体チップ2の位置ズレを補正(ヘッド11をXY軸方向及び回転方向に制御)し、認識した被搭載体3の位置に半導体チップ2の位置が合うようにヘッド11を制御し、その後、吸着ツール12での吸着を解除する(ステップA4;図2(C)参照)。これにより、吸着時や吸着後に生じる半導体チップ2の位置ずれを反映して被搭載体3との位置合せを行うことができる(図3参照)。なお、吸着ツール12に対する半導体チップ2の位置ズレの補正は、被搭載体3の上方で行っているが、半導体チップ2の赤外線画像を撮影した後に行えばよい。
実施形態1によれば、吸着ツール12で半導体チップ2を吸着した後に、半導体チップ2の裏面側から赤外線画像を撮影することで、チップ内部を透過させて、吸着ツール12で隠れたチップ表面側のアライメントマーク等(37、38)を検出できるようになり、吸着ツール12(ヘッド11)に対する半導体チップ2の位置ずれを補正して被搭載体3に搭載可能となり、被搭載体3に対する半導体チップ2の位置精度の向上が図れる。
また、実施形態1によれば、図8のTSV(Through Silicon Via:シリコン貫通電極)構造の半導体チップ2´のように裏面側にも配置していたアライメントマーク等(22、24)が不要となり、図4(A)のように半導体チップ2の素子領域21に割り当てる面積を拡大できる。また、TSV材料(例えば、銅)の拡散汚染も低減できる。
さらに、実施形態1によれば、今後さらに小チップ化、小パッケージ化が進み、またTSV構造ではさらに狭ピッチ化が要求されることから、実施形態1に係る技術のニーズが高まると予想される。
[実施形態2]
本発明の実施形態2に係る半導体製造装置について図面を用いて説明する。図5は、本発明の実施形態2に係る半導体製造装置のアライメントマークの検出結果に基づいて位置補正して圧着する動作の流れを示したイメージ図である。
本発明の実施形態2に係る半導体製造装置について図面を用いて説明する。図5は、本発明の実施形態2に係る半導体製造装置のアライメントマークの検出結果に基づいて位置補正して圧着する動作の流れを示したイメージ図である。
実施形態2に係る半導体製造装置は、赤外線を用いたチップ位置認識機能をフリップチップボンダに適用したものである。従来のフリップチップボンダでは、もともと裏面認識用の可視光線カメラ(図7の19参照)を有するが、実施形態2に係る半導体製造装置では、従来のフリップチップボンダにおける裏面認識用の可視光線カメラを赤外線カメラに置き換えたものである。実施形態2に係る半導体製造装置の基本的な構成、原理、及び動作は、実施形態1に係る半導体製造装置と同様である。
実施形態2によれば、実施形態1と同様な効果を奏する。
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
また、本発明の全開示(請求の範囲及び図面を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施例の各要素、各図面の各要素等を含む)の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 ウェハ
2、2´ 半導体チップ
3 被搭載体
4 積層チップ
10 半導体製造装置
11 ヘッド
12 吸着ツール
13 IRカメラ
14 制御部
15 ステージ
16 ステージ
17 可視光線カメラ(他のカメラ)
18 可視光線カメラ(カメラ)
19 可視光線カメラ
21 素子領域
22 貫通電極
23 絶縁リング
24 裏面用アライメントマーク
25 シリコン基板
26 カバー膜
27 素子
28〜32 層間絶縁膜
33a、33b 配線
34 ビルドアップ配線
35a、35b 配線
36 カバー膜
37 表面側バンプ電極
38 表面側アライメントマーク
39 ポリイミド膜
2、2´ 半導体チップ
3 被搭載体
4 積層チップ
10 半導体製造装置
11 ヘッド
12 吸着ツール
13 IRカメラ
14 制御部
15 ステージ
16 ステージ
17 可視光線カメラ(他のカメラ)
18 可視光線カメラ(カメラ)
19 可視光線カメラ
21 素子領域
22 貫通電極
23 絶縁リング
24 裏面用アライメントマーク
25 シリコン基板
26 カバー膜
27 素子
28〜32 層間絶縁膜
33a、33b 配線
34 ビルドアップ配線
35a、35b 配線
36 カバー膜
37 表面側バンプ電極
38 表面側アライメントマーク
39 ポリイミド膜
Claims (6)
- 半導体チップを吸着ツールで吸着する工程と、
前記吸着ツールに吸着された前記半導体チップの裏面から赤外線カメラで赤外線画像を撮影することにより前記半導体チップの表面にあるアライメントマークの位置を検出する工程と、
前記赤外線カメラによって検出された前記アライメントマークの位置に基づいて前記吸着ツールに対する前記半導体チップの位置ズレを補正して前記半導体チップを被搭載体に搭載する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記被搭載体の位置をカメラで検出する工程を含み、
前記半導体チップを被搭載体に搭載する工程では、前記カメラで検出された前記被搭載体の位置に前記半導体チップの位置が合うようにして前記半導体チップを被搭載体に搭載することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記半導体チップを吸着ツールで吸着する工程では、ダイシングしたウェハにおける半導体チップの位置を他のカメラで検出し、前記他のカメラで検出された前記半導体チップの位置に基づいて前記半導体チップを吸着ツールで吸着し、
前記アライメントマークの位置を検出する工程では、前記ウェハから前記被搭載体に前記半導体チップを搬送する経路の途中で前記アライメントマークの位置を検出することを特徴とする請求項1又は2記載の半導体装置の製造方法。 - 半導体チップを吸着する吸着ツールと、
前記吸着ツールに吸着された前記半導体チップの移動又は回動を可能にするヘッドと、
前記吸着ツールに吸着された前記半導体チップの裏面から赤外線画像を撮影することにより前記半導体チップの表面にあるアライメントマークの位置を検出する赤外線カメラと、
前記赤外線カメラによって検出された前記アライメントマークの位置に基づいて前記吸着ツールに対する前記半導体チップの位置ズレを補正して前記半導体チップを被搭載体に搭載するように前記ヘッドを制御する制御部と、
を備えることを特徴とする半導体製造装置。 - 前記被搭載体の位置を検出するカメラを備え、
前記制御部は、前記カメラで検出された前記被搭載体の位置に前記半導体チップの位置が合うように前記ヘッドを制御することを特徴とする請求項4記載の半導体製造装置。 - ダイシングしたウェハにおける半導体チップの位置を検出する他のカメラを備え、
前記制御部は、前記他のカメラで検出された前記半導体チップの位置に基づいて前記吸着ツールが前記半導体チップを吸着できるように前記ヘッド及び前記吸着ツールを制御し、
前記赤外線カメラは、前記ウェハから前記被搭載体に前記半導体チップを搬送する経路の途中に配置されていることを特徴とする請求項4又は5記載の半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011235897A JP2013093509A (ja) | 2011-10-27 | 2011-10-27 | 半導体装置の製造方法、及び半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011235897A JP2013093509A (ja) | 2011-10-27 | 2011-10-27 | 半導体装置の製造方法、及び半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013093509A true JP2013093509A (ja) | 2013-05-16 |
Family
ID=48616404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011235897A Pending JP2013093509A (ja) | 2011-10-27 | 2011-10-27 | 半導体装置の製造方法、及び半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013093509A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063104A (zh) * | 2016-11-07 | 2018-05-22 | 先进科技新加坡有限公司 | 用于调整接合装置的部件之间的相对位置的*** |
CN114609511A (zh) * | 2022-05-10 | 2022-06-10 | 上海菲莱测试技术有限公司 | 一种硅基液晶老化检测设备 |
CN114758969A (zh) * | 2022-04-18 | 2022-07-15 | 无锡九霄科技有限公司 | 晶圆片背面视觉检测结构、检测方法和相关设备 |
-
2011
- 2011-10-27 JP JP2011235897A patent/JP2013093509A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063104A (zh) * | 2016-11-07 | 2018-05-22 | 先进科技新加坡有限公司 | 用于调整接合装置的部件之间的相对位置的*** |
CN114758969A (zh) * | 2022-04-18 | 2022-07-15 | 无锡九霄科技有限公司 | 晶圆片背面视觉检测结构、检测方法和相关设备 |
CN114758969B (zh) * | 2022-04-18 | 2023-09-12 | 无锡九霄科技有限公司 | 晶圆片背面视觉检测结构、检测方法和相关设备 |
CN114609511A (zh) * | 2022-05-10 | 2022-06-10 | 上海菲莱测试技术有限公司 | 一种硅基液晶老化检测设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6407827B2 (ja) | 半導体チップボンディング装置及びその動作方法 | |
CN110226220B (zh) | 接合装置和接合方法 | |
JP6510837B2 (ja) | ボンディング装置及びボンディング方法 | |
JP2016197630A (ja) | ボンディング装置及びボンディング方法 | |
JP2009044044A (ja) | 電子部品実装方法及び装置 | |
CN107424942B (zh) | 半导体制造装置及制造方法 | |
JP2008060137A (ja) | 実装装置のチップ供給方法、及びその実装装置 | |
JP2007276065A (ja) | 基板吸着保持装置及び配線基板ユニットの製造装置 | |
JP4482598B2 (ja) | ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法 | |
JP2013093509A (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
JP2010135574A (ja) | 移載装置 | |
KR101617806B1 (ko) | 반도체 패키지 제조장치용 픽커 헤드의 위치 설정 방법 | |
JP2000150970A (ja) | 発光素子のボンディング方法および装置 | |
JP6849468B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP4343989B1 (ja) | ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム | |
JP2005251978A (ja) | 電子部品装着装置および電子部品の装着方法 | |
JP2007266425A (ja) | 実装装置および実装方法 | |
JP2009054964A (ja) | ウェハ移載装置と、これを有する半導体製造装置 | |
JP3451189B2 (ja) | チップ認識装置およびこれを備えたチップ実装装置 | |
JP4262171B2 (ja) | 半導体チップの実装装置及び実装方法 | |
JP5516684B2 (ja) | ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置 | |
JP6760777B2 (ja) | 部品実装装置 | |
JP3617483B2 (ja) | 電子部品実装方法 | |
JP2004288715A (ja) | ダイボンダ | |
JP2001332586A (ja) | 半導体装置の製造方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |