CN1472785A - 半导体芯片安装设备和安装方法 - Google Patents

半导体芯片安装设备和安装方法 Download PDF

Info

Publication number
CN1472785A
CN1472785A CNA031483216A CN03148321A CN1472785A CN 1472785 A CN1472785 A CN 1472785A CN A031483216 A CNA031483216 A CN A031483216A CN 03148321 A CN03148321 A CN 03148321A CN 1472785 A CN1472785 A CN 1472785A
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
visible light
conveyer
workbench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031483216A
Other languages
English (en)
Inventor
村山启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1472785A publication Critical patent/CN1472785A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种半导体芯片安装设备，当将半导体芯片安装在封装时能够提高定位精度，该设备包括其上承载基板的工作台，从工作台上直接照射基板的可见光源，半导体芯片传送装置，从一个表面保持由硅组成的半导体芯片并将它传送到承载在工作台上的基板上，该半导体芯片有一个可见光可以穿过的厚度，俘获装置，设置在面向工作台的一个位置处，并俘获穿过半导体芯片传送装置所保持的半导体芯片的可见光，以俘获形成在工作台上承载的基板上和半导体芯片上的图形，以及定位装置，根据俘获装置俘获的基板和半导体芯片的图形在基板上定位半导体芯片。

Description

半导体芯片安装设备和安装方法
技术领域
本发明涉及半导体芯片安装设备以及通过倒装芯片结合法将半导体芯片安装在半导体封装或其它基板上的安装方法。
背景技术
下面使用图7到9介绍通过倒装芯片结合将半导体芯片安装在半导体封装或其它基板上的常规方法。图7到9示出了将由硅组成的半导体芯片Y安装在用做基板的封装X上的常规方法。
在安装半导体芯片的常规方法中，如图7所示，夹具80夹紧并固定半导体芯片Y，并将它传送到工作台82上承载的用做基板的封装X上。接下来，镜子86插在半导体芯片Y和封装X之间并将其安排成镜子86的表面与半导体芯片Y的表面形成45度角，以在水平地提供在工作台82侧面的照相机84处获得形成在半导体芯片Y结合面上的图形。与照相机84相连接的控制器(未示出)存储受保护图形的图像。
接下来，如图8所示，镜子86在图中顺时针旋转90度以在照相机84处获取在封装X顶面上的半导体芯片安装区域上形成的图形。控制器比较存储的半导体芯片Y的图形图像和俘获的封装X的图形图像，并根据结果控制驱动单元(未示出)在水平方向中移动工作台82，由此与封装X上的半导体芯片Y的安装位置匹配。
接下来，如图9所示，取走镜子86，降低半导体芯片Y，通过夹具80将其释放，并将其放置在封装X的半导体芯片安装区域上，使用加热装置(未示出)加热半导体芯片Y以使形成在半导体芯片Y的结合面上的突点回流，并将半导体芯片结合到封装X。
采用安装半导体芯片的常规方法，很难保持放置在半导体芯片Y和封装X之间镜子的角度精确性。镜子86角度的轻微偏差容易导致封装X上半导体芯片Y的安装位置偏差。
此外，在半导体芯片Y和封装X之间设置和定位镜子86之后，在封装X上移动半导体芯片Y，所以定位之后，半导体芯片Y的移动距离很大。因此，存在由于移动半导体芯片Y的单元的精度而导致的封装X上半导体芯片Y的安装位置偏差的问题。
发明内容
本发明的一个目的是提供一种当在封装上安装半导体芯片时具有良好位置精度的半导体芯片安装设备以及安装方法。另一目的是提供一种具有良好的效率和低成本的半导体芯片安装设备以及安装方法。
为实现以上目的，根据本发明的第一方案，提供一种通过倒装结合将半导体芯片安装在基板上的半导体芯片安装设备，包括：其上承载基板的工作台；从工作台上直接照射基板的可见光源；半导体芯片传送装置，用于从一个表面保持由硅组成的半导体芯片并将它传送到承载在工作台上的基板上，该半导体芯具有一个可见光可以穿透的厚度；俘获装置，设置在面向工作台一个位置处，用于俘获穿过半导体芯片传送装置保持的半导体芯片的可见光的，以俘获形成在工作台上承载的基板上和半导体芯片上的图形；以及，定位装置，根据俘获装置俘获的基板和半导体芯片的图形在板上定位半导体芯片。
优选半导体芯片的厚度为5到20μm。
根据此，由于俘获穿过半导体芯片的可见光以俘获基板的图形和半导体芯片的图形，因此可以定位基板和半导体芯片，并将它们将精确地定位在两个图形接近并重叠的状态中。
优选地，可见光包括波长660和760nm的光。根据此，可见光可以更容易穿过半导体芯片并且可以获得足够的定位精度。小于660nm波长的光容易被半导体芯片吸收，并且很难穿过。另一方面，大于760nm波长的光不能确保足够的定位精度。
优选地，半导体芯片传送装置在多个位置夹取并保持半导体芯片。根据此，保持半导体芯片的力分散在多个位置之中，由半导体芯片传送装置保持的半导体芯片形状不会弯曲。
优选地，半导体芯片传送装置具有可见光可以穿过其而到达所保持的半导体芯片的透明部分。根据此，可以通过俘获装置俘获穿过半导体芯片同时没有被半导体芯片传送装置阻挡的可见光。
根据本发明的第二方案，提供一种通过倒装结合将半导体芯片安装在基板上的半导体芯片的安装方法，包括以下步骤：通过半导体芯片传送装置由一个表面保持由硅组成的半导体芯片，并将它传送到工作台上承载的基板上，该半导体芯片具有一个可见光可以穿过的厚度；用可见光从工作台上直接照射基板；由设置在面向工作台一个位置处的俘获装置俘获穿过半导体芯片的可见光，由此俘获基板和半导体芯片形成的图形；并且，根据图形将半导体芯片定位在基板上，并且将半导体芯片安装到基板上的安装位置。
优选地，半导体芯片的厚度为5到20μm。根据此，由于俘获穿过半导体芯片的可见光以俘获基板的图形和半导体芯片的图形，因此可以定位基板和半导体芯片，并将它们将精确地定位在两个图形接近并重叠的状态中。
优选地，可见光包括波长660至760nm的光。根据此，可见光可以更容易穿过半导体芯片并且可以获得足够的定位精度。
优选地，半导体芯片传送装置在多个位置夹取并保持半导体芯片。根据此，保持半导体芯片的力分散在多个位置之中，由半导体芯片传送装置保持的半导体芯片形状不会弯曲。
优选地，半导体芯片传送装置具有可见光可以穿过到达所保持的半导体芯片的透明部分，定位步骤使可见光通过透明部分穿过半导体芯片并被俘获装置俘获。根据此，可以通过俘获装置俘获穿过半导体芯片同时没有被半导体芯片传送装置阻挡的可见光。
附图简介
从下面参考附图给出的优选实施例的说明中，本发明的这些和其它目的和特点将变得更清楚，其中：
图1示出了根据本发明的半导体芯片安装设备；
图2示出了半导体芯片传送装置的夹具的保持表面的平面图；
图3示出了半导体芯片传送装置的夹具的侧剖视图；
图4示出了半导体芯片传送装置的夹具的侧剖视图；
图5示出了半导体芯片与基板(封装)的结合面的平面图；
图6示出了硅的厚度和可见光的透射率之间的关系曲线；
图7示出了常规的半导体芯片安装设备及安装方法；
图8示出了常规的半导体芯片安装设备及安装方法；以及
图9示出了常规的半导体芯片安装设备及安装方法；
优选实施例的说明
下面参考附图详细地介绍本发明的优选实施例。
图1示出了根据第一实施例的半导体芯片安装设备的结构图。根据本实施例的半导体芯片安装设备用于通过倒装结合将硅制成的半导体芯片C安装在用做基板的封装P上。如图1所示，根据本发明的半导体芯片安装设备提供有用于保持封装P的工作台2、直接从工作台2上照射封装(基板)P的可见光源14、从一个表面保持半导体芯片C(该半导体芯片形成有一可见光可以穿过的厚度)并将它传送到保持在工作台2上的封装P上的半导体芯片传送装置、用做俘获装置设置在面向工作台2的位置处的照相机6、以及提供有CPU的控制器12。
工作台2形成为在它的上表面有承载表面用于承载封装P。未示出的销等用于将封装P附着在承载表面上并保持该封装P。通过控制器12控制的驱动单元8，工作台2能够在承载表面形成的平面中自由移动。
半导体芯片传送装置4包括夹取和保持形成有可见光可以穿过的厚度的半导体芯片C的夹具4a，从夹具4a延伸出并且其内形成有夹取半导体芯片C的空气可以穿过的空腔的臂4b，移动通过臂4b由夹具4a保持的半导体芯片C的驱动单元4c、以及吸取臂4b中空气的夹取装置4d。驱动单元4c和夹取装置4d可以通过控制器12来控制。
借助臂4b通过驱动单元4c移动夹具4a。由在将半导体芯片放置在工作台2上之前承载半导体芯片C的料盘10，通过驱动单元4c，夹具4a在承载在工作台2上的封装P的半导体芯片安装区域Pa上移动。注意料盘10的外周边形成有用于保护的壁10a，以便承载的半导体芯片C不掉出。
保持半导体芯片C的夹具4a的表面4aa(底面)显示在图2中。在夹具4a的保持表面4aa的基本上整个表面上形成有多个孔4ab。如图3所示(沿夹具4a的线A的侧剖视图)，孔4ab与臂4b中的空腔相通。因此，通过从臂4b中抽取空气夹住器件4a，从孔4ab吸取空气。可以在整个表面的多个位置处夹取半导体芯片C的一个表面，并使它吸附到保持表面4aa以保持半导体芯片C。注意夹具4a不限于这种类型。例如，通过由例如多孔陶瓷基板的多孔体形成它并从多孔体的上表面抽取空气使孔处于负压，可以使半导体芯片C吸附并保持在多孔体的下表面。
此外，如图2和4所示，半导体芯片的传送装置4的夹具4a提供有由玻璃等制成的透明部分，可见光可以穿过达到保持的半导体芯片C。透明部分4e使可见光穿过保持在夹具4a上的半导体芯片C达到照相机6。
图5示出了带有半导体芯片C的封装P的结合面，其中通过根据本发明的半导体芯片安装设备将半导体芯片C附着到封装P上。半导体芯片C的结合面形成有由焊料等制成的突点Cb，用于将半导体芯片C附着到封装P的半导体芯片安装区域Pa。此外，结合面形成有十字形标记的图形Ca，用做在封装P上定位半导体芯片C的安装位置的图形。当半导体芯片C由夹具4a保持时，设置标记图形Ca以定位在透明部分4e上。另一方面，如图1所示，封装P的半导体芯片安装区域Pa形成有连接半导体芯片C的突点Cb的焊盘Pc。此外，它形成有十字形标记图形Pb，用做定位半导体芯片的安装位置图形，与半导体芯片C的标记图形Ca匹配。
注意标记图形Ca也可以不形成在结合面上，而是在形成半导体芯片C的互连图形的相对表面上。此外，标记图形Ca和Pb不限于十字形，并且可以为用于定位的任何形状。此外，可以通过印刷形成标记图形Ca和Pb，或者在半导体芯片C和封装P上形成的一部分互连图形形成十字形，并用做标记图形Ca和Pb。此外，形成在半导体芯片C和封装P上的互连图形、突点Cb以及焊盘Pb也可以用做定位的图形。
接下来，使用图1介绍当根据本实施例的半导体芯片安装设备将半导体芯片安装在封装P上时的一系列操作。首先，在准备工作中，工人将多个将安装在封装P上的半导体芯片C存放在料盘10中。接下来，介绍安装操作的流程。首先，工人将封装P放置在工作台2的承载表面上，由此它的半导体芯片安装区域Pa暴露在顶面上并通过未示出的销安装到工作台2。接下来，工人操作控制器12的输入装置，以选择安装半导体芯片C。注意一直到这里的工作都由安装设备自动进行。
(传送步骤)
控制器12控制驱动单元4c以使夹具4a移动到料盘10中的半导体芯片C上。接下来，控制器12控制夹取装置4d以夹取半导体芯片C并保持在保持表面4aa。接下来，控制器12控制驱动单元4c以移动封装P的半导体芯片安装区域Pa上的半导体芯片C并降低它接近半导体芯片安装区域Pa。
(定位装置和定位步骤)
此时，半导体芯片C形成为可以穿过可见光的厚度，由此照相机6通过半导体芯片C和透明部分4e俘获标记图形Pb和Ca。接下来，控制器12分析由照相机6俘获的十字形标记图形Pb和Ca的图像，并分析封装P和半导体芯片C之间的相对位置关系。控制器12根据该位置关系驱动驱动单元8或驱动单元4c以驱动封装P或半导体芯片C并将半导体芯片C定位在封装P上。
定位结束之后，通过驱动单元4c控制器12轻微地降低了半导体芯片C，使它接触半导体芯片安装区域Pa，然后停止夹取装置4d的操作将它放置在半导体芯片安装区域Pa上。接下来，控制器12移动夹具4a离开封装P。
(半导体芯片固定装置和固定步骤)
接下来，使用如接合器的加热装置作为未示出的半导体芯片的固定装置加热半导体芯片C以熔化突点C(焊料回流)、粘结突点Cb和焊盘Pc，由此将半导体芯片C固定到封装P。注意也可以引入加热器作为夹具4a中的加热装置以形成一体的夹具4a和加热装置(接合器)，将半导体芯片C放置在半导体芯片安装区域Pa上，然后使加热装置升温熔化突点Cb同时不移动夹具4a离开半导体芯片C并将半导体芯片C固定到封装P。此外，半导体芯片的固定装置不限于以上的接合器。还可以使用使封装P穿过加热炉的装置。
根据本实施例的半导体芯片安装设备及安装方法，俘获穿过半导体芯片C的可见光被俘获，同时通过使半导体芯片安装区域Pa和半导体芯片相互靠近，照相机6同时俘获封装P的半导体芯片安装区域Pa的标记图形Pb和半导体芯片C的标记图形Ca，然后标记图形Pb和标记图形Ca直接重叠用于定位。因此，可以精确地定位芯片，同时不像常规安装方法中那样依赖镜子86角度的精度。此外，由于定位之后半导体芯片C的移动距离变得极短，因此可以避免由于机械精度低而引起的定位偏差。
此外，由于不存在半导体芯片C和封装P之间***镜子86、改变它的角度以及取出的步骤，因此可以快速地安装半导体芯片并得到良好的安装效率。此外，由于不需要镜子86，可以在较低成本的情况下得到半导体芯片安装设备。
此外，半导体芯片传送装置4a的夹具4a在保持表面4aa的基本上整个表面上排列的多个孔4ab，4ab...处夹取半导体芯片C以保持该保持表面4aa。如果通过图7所示的常规夹具80在一个位置处夹取和提升形成具有极小可穿过可见光厚度的半导体芯片C，那么半导体芯片C将弯曲不可能精确地定位或导致半导体芯片C最终被损坏。另一方面，根据本发明的半导体芯片传送装置4，半导体芯片C被夹取和保持在多个位置处，由此保持力分散到多个位置，可以将半导体芯片C保持在保持表面4aa同时几乎没有任何形状弯曲。
然而，如果通过半导体芯片传送装置4在半导体芯片的基本上整个表面上的多个位置处保持半导体芯片C，那么穿过半导体芯片C的可见光将被半导体芯片传送装置4(夹具4a)阻断，并产生不能被照相机6俘获的新问题。在根据本实施例的半导体芯片安装设备中，通过提供具有透明部分4e的半导体芯片传送装置4(夹具4a)，可见光穿过透明部分4e到达所保持的半导体芯片C，穿过半导体芯片C的可见光由照相机6俘获，这样就可以解决该问题。注意不需要保持半导体芯片C的一侧的基本上整个表面。当可以使一个表面的部分从用于保持的半导体芯片传送装置(夹具)露出时不需要提供透明部分。
接下来，使用图6介绍由硅制成的半导体芯片C的厚度和可见光的透射率之间的关系。图6示出了硅的厚度和波长为660nm、720nm和760nm的可见光的透射率之间的关系曲线。在根据本实施例的半导体芯片安装设备和安装方法中，优选设置半导体芯片C的波长和厚度以得到约0.1％的透射率。此外，作为可见光波长的上限，可以使用约830nm的可见光或紫外线光。如果波长更长还可以提高透射率。然而，波长越长，清晰度越低，并且定位精度越低，所以为保持定位精度，优选使用不大于760nm波长的可见光，更优选约660nm、为了在波长660nm下保证至少0.1％的透射率，半导体芯片C的厚度优选不大于20μm。
注意为了易于照相机6俘获标记图形Pb和Ca，如图1所示，优选提供光发射器14以发出可见光照射标记图形Pb和Ca。光发射器14例如与照相机6结合，提供在照相机6透镜的周围，或者提供在照射标记图形Pb和Ca的位置处。
此外，在本实施例中，半导体芯片C提供有突点Cb，同时封装P(基板)形成有焊盘Pc，但还可以在半导体芯片C侧形成焊盘，在封装P(基板)侧形成突点以及回流封装P的突点将半导体芯片C安装到封装上。
根据本发明的半导体芯片安装设备及安装方法，就在封装上安装半导体芯片来说是有良好定位精度、良好的安装效率和较低的成本。
虽然为了说明参考具体的实施例介绍了本发明，显然本领域的技术人员可以进行多种修改同时不脱离本发明的基本概念和范围。

Claims (12)

1.一种半导体芯片安装设备，通过倒装结合将半导体芯片安装在基板上，该设备包括：
其上承载基板的工作台，
从工作台上直接照射基板的可见光源，
半导体芯片传送装置，用于从一个表面保持由硅组成的半导体芯片并将它传送到承载在工作台上的所述基板上，该半导体芯片具有一个可见光可以穿过的厚度，
俘获装置，设置在面向所述工作台的一个位置上，俘获穿过所述半导体芯片传送装置保持的所述半导体芯片的可见光，以俘获形成在所述工作台上承载的基板上和所述半导体芯片上的图形，以及
定位装置，根据俘获装置俘获的所述基板和所述半导体芯片的图形在所述基板上定位所述半导体芯片。
2.根据权利要求1的半导体芯片安装设备，其中半导体芯片的厚度为5到20μm。
3.根据权利要求1的半导体芯片安装设备，其中所述可见光包括波长为660到760nm的光。
4.根据权利要求1的半导体芯片安装设备，其中所述半导体芯片传送装置在多个位置夹取和保持所述半导体芯片。
5.根据权利要求4的半导体芯片安装设备，其中所述半导体芯片传送装置提供有至少一个透明部分，在除所述透明部分之外的整个表面上夹取和保持所述半导体芯片。
6.根据权利要求1的半导体芯片安装设备，其中所述半导体芯片传送装置具有可见光可以穿过达到所保持的半导体芯片的透明部分。
7.一种半导体芯片的安装方法，通过倒装结合将半导体芯片安装在基板上，该方法包括以下步骤：
通过半导体芯片传送装置由一个表面保持由硅组成半导体芯片并将它传送到工作台上承载的基板上，该半导体芯片具有一个可见光可以穿过的厚度，
用可见光从工作台上直接照射基板，
由设置在面向所述工作台的一个位置上的俘获装置俘获穿过所述半导体芯片的可见光，由此俘获所述基板和所述半导体芯片形成的图形，并根据图形将所述半导体芯片定位在所述基板上，以及
将所述半导体芯片安装在所述基板上的安装位置上。
8.根据权利要求7的半导体芯片安装方法，其中半导体芯片的厚度为5到20μm。
9.根据权利要求7的半导体芯片安装方法，其中所述可见光包括波长为660到760nm的光。
10.根据权利要求7的半导体芯片安装方法，其中所述半导体芯片传送装置在多个位置夹取和保持所述半导体芯片。
11.根据权利要求10的半导体芯片安装方法，其中所述半导体芯片传送装置提供有至少一个透明部分，在除所述透明部分之外的整个表面上夹取和保持所述半导体芯片。
12.根据权利要求7的半导体芯片安装方法，其中所述半导体芯片传送装置具有可见光可以穿过达到所保持的半导体芯片的透明部分，以及
定位步骤使可见光通过透明部分穿过半导体芯片并被俘获装置俘获。
CNA031483216A 2002-07-01 2003-06-27 半导体芯片安装设备和安装方法 Pending CN1472785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002192170A JP2004039736A (ja) 2002-07-01 2002-07-01 半導体チップの搭載装置および搭載方法
JP192170/2002 2002-07-01

Publications (1)

Publication Number Publication Date
CN1472785A true CN1472785A (zh) 2004-02-04

Family

ID=29720232

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031483216A Pending CN1472785A (zh) 2002-07-01 2003-06-27 半导体芯片安装设备和安装方法

Country Status (7)

Country Link
US (1) US20040001140A1 (zh)
EP (1) EP1378932B1 (zh)
JP (1) JP2004039736A (zh)
KR (1) KR20040004084A (zh)
CN (1) CN1472785A (zh)
DE (1) DE60312929T2 (zh)
TW (1) TW200405398A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303277A (zh) * 2012-12-21 2015-01-21 株式会社新川 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
CN108428643A (zh) * 2017-02-13 2018-08-21 捷进科技有限公司 半导体制造装置和半导体器件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604098B1 (ko) 2005-04-20 2006-07-24 한미반도체 주식회사 반도체 패키지 픽업장치
DE102007015579B4 (de) * 2007-03-28 2009-04-09 Siemens Ag Vorrichtung zum Entfernen von Lotresten und Verfahren zu deren Betrieb
JP2009147068A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
DE102011079407A1 (de) 2011-07-19 2013-01-24 Siemens Aktiengesellschaft Träger mit einer mit flüssigem Lot benetzbaren Testfläche sowie Verfahren zu dessen Anwendung
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
KR102272618B1 (ko) * 2020-01-03 2021-07-05 주식회사 제이스텍 디스플레이 패널과 cof의 수직 정렬 및 접합장치
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259539A (ja) * 1985-05-14 1986-11-17 Nec Corp 半導体装置の製造装置
US4911543A (en) * 1988-05-31 1990-03-27 Hodgson R W Microscope viewing apparatus for viewing a specimen image and an optical overlay pattern image in a comparison manner
US5627913A (en) * 1990-08-27 1997-05-06 Sierra Research And Technology, Inc. Placement system using a split imaging system coaxially coupled to a component pickup means
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303277A (zh) * 2012-12-21 2015-01-21 株式会社新川 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
CN104303277B (zh) * 2012-12-21 2017-05-10 株式会社新川 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
CN108428643A (zh) * 2017-02-13 2018-08-21 捷进科技有限公司 半导体制造装置和半导体器件的制造方法

Also Published As

Publication number Publication date
DE60312929D1 (de) 2007-05-16
DE60312929T2 (de) 2007-09-06
US20040001140A1 (en) 2004-01-01
JP2004039736A (ja) 2004-02-05
TW200405398A (en) 2004-04-01
EP1378932B1 (en) 2007-04-04
EP1378932A3 (en) 2005-01-26
KR20040004084A (ko) 2004-01-13
EP1378932A2 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
CN1043540C (zh) 光波导线路与光纤之间的连接方法
CN1472785A (zh) 半导体芯片安装设备和安装方法
CN1314125C (zh) 用于光学设备的模块及其制造方法
KR100913579B1 (ko) 구동용 회로기판의 본딩장치 및 그 방법
CN1767727A (zh) 导电球接合方法和导电球接合装置
CN105009314A (zh) 发光装置、发光元件安装方法以及发光元件用安装装置
CN101032843A (zh) 晶片分割方法
JP2009295853A (ja) 素子転写装置、素子転写方法及び表示装置の製造方法
CN1672855A (zh) 超声波焊线方法及其焊线装置
CN1834787A (zh) 接近型曝光装置
CN111243999A (zh) 微元件的转移装置及转移方法
CN1366337A (zh) 接合头及部件安装装置
CN1665004A (zh) 器件安装方法和器件输送装置
CN116779732A (zh) 一种Micro-LED芯片批量转移装置及批量转移焊接方法
CN103579064B (zh) 板状工件中心检测方法
KR102427131B1 (ko) 칩 본딩 장치
CN1822761A (zh) 部件搭载装置
TW202347464A (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
EP1079420A3 (en) Inspection apparatus
JP3778676B2 (ja) 部品搭載装置
CN110676202A (zh) 取放对位装置及其方法
KR20190032193A (ko) 웨이퍼의 가공 방법
JP2021007139A (ja) 電子部品実装構造、その実装方法、ｌｅｄ表示パネル及びｌｅｄチップ実装方法
JP3574941B2 (ja) 光照射用ボンディングヘッド
KR20210049587A (ko) 비전 유닛 및 이를 포함하는 칩 본딩 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication