TW200405398A - Semiconductor chip mounting apparatus and mounting method - Google Patents

Semiconductor chip mounting apparatus and mounting method Download PDF

Info

Publication number
TW200405398A
TW200405398A TW092117607A TW92117607A TW200405398A TW 200405398 A TW200405398 A TW 200405398A TW 092117607 A TW092117607 A TW 092117607A TW 92117607 A TW92117607 A TW 92117607A TW 200405398 A TW200405398 A TW 200405398A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
substrate
mounting
visible light
stage
Prior art date
Application number
TW092117607A
Other languages
English (en)
Inventor
Kei Murayama
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200405398A publication Critical patent/TW200405398A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

玖、發明說明： 【發明所屬之技術領域】 發明領域 本毛明有關於一種半導體晶片女裝裝置以及一種藉由 覆晶接合法將半導體晶片安裝於半導體封裝體或其它基材 上之安裝方法。 【先前技询^】 發明背景 以第7圖至第9圖來解釋利用覆晶接合法，將半導體晶 片安裝於半導體封裝體或其它基材上之習用方法。第7圖至 第9圖係解釋習知用於將以矽構成之半導體晶片γ安裴於作 為基材之封裝體X上之概略圖。 如第7圖所示，於安裝半導體晶片之習知方法中，握持 器80夾住且握持半導體晶片γ，並將其運送至作為基材且裝 載於臺82上的封裝體χ上方。接著於半導體晶片γ與封裝 體X間插置一鏡子86，並安置成鏡子86之表面與半導體晶片 Y之表面形成45度角，以便在水平設置於臺82之側邊的照相 機84上記錄到半導體晶片γ之接合表面上所形成之圖案。一 連接照相機84而圖中未示出之控制器，儲存受到保護之圖 案的影象。 接著如第8圖所示，令鏡子86順時針轉動卯度，以利於 照相機84上記錄到封裝體χ之頂表面上之半導體晶片安裝 區域上所形成之圖案。由該控制器比較儲存的半導體晶片Y 之圖案的影象以及所記錄到之封裝體χ之圖案的影象。以此 200405398 控制為基準，以圖中未示出之驅動單元於水平方向上移動 臺82,藉此使得半導體晶片Y之安裝位置配合於封裝體X 上。 接著如第9圖所示，取走鏡子86，降低半導體晶片Y並 5 從握持器80鬆開，並置於封裝體X之半導體晶片安裝區域 上，以及使用圖中未示出之加熱構件加熱半導體晶片Y，以 便使形成於半導體晶片Y之接合表面上之凸塊重流，因而使 半導體晶片接合至封裝體X。 總結本發明欲解決之問題，習知安裝半導體晶片之方 10 法很難維持安置於半導體晶片Y與封裝體X間鏡子之角度 的準確度。鏡子86角度些微的偏差，即容易導致於封裝體X 上半導體晶片Y之安裝位置的偏差。 再者，在安置與定位介於半導體晶片Y與封裝體X間之 鏡子86之後，半導體晶片Y被移至封裝體X的上方，所以定 15 位後，半導體晶片Y之移動距離大。因此，會產生一個問題， 即封裝體X上半導體晶片Y之安裝位置會因用於移動半導 體晶片Y之單元的準確度而產生偏差。 【發明内容】 發明概要 20 本發明之標的為提供一種半導體晶片安裝裝置以及一 種於將一半導體晶片安裝於一封裝體上時，具良好位置準 確度之安裝方法。另一標的係提供一種半導體晶片安裝裝 置以及一種具有良好效率與低成本之安裝方法。 為達致上述標的，本發明之第一態樣為提供一種半導 6 200405398 體晶片安裝裝置，供用於藉由覆晶接合法來將-半導體b1 片安裝於一基材上’其包含-臺，其上承載該基材；一习 見光源，供詩直接㈣臺之上謂射該基材；—半導截 晶片運送構件，供祕從-麵赌持該半導體晶片，錢 +導體晶片_構成且形成可見光可通過之厚度以及達 ，該半導體晶片至由該臺承載之基材上；—記錄構件，其 安置在面n之位置且記錄通過由該半導體晶片運送損 件所握持之半導體晶片的可見光，以便記錄形成於由該臺 承載之基材上以及該半導體晶片上之圖案；以及一定位槽 件’供用於依據該記錄構件所記錄到之該基材與該半導體 晶片上之圖案’來將該半導體晶片定位於該基材上。 較佳地，該半導體晶片之厚度係5至2〇 μιη。 據此，因為記錄了通過該半導體晶片之可見光，便可 記錄到該基材上之圖案以及該半導體晶片上之圖案，因此 15
能定位該基材與該半導體晶片，並在兩個圖案靠近並疊置 的狀態下準確地將他們定位。 較佳地，該可見光包括波長為66〇至76〇 nm之光。據 此，可更容易地使可見光通過該半導體晶片且可獲得足夠 的定位準確性。波長低於660 nm之光容易被該半導體晶片 20吸收，因而很難通過該半導體晶片。另一方面，波長大於 760 nm之光無法確保足夠定位準確性。 較佳地，該半導體晶片運送構件在複數個位置處夾住 並握持該半導體晶片。據此，用於握持該半導體晶片之力 量可被分散在複數個位置之間，而由該半導體晶片運送構 7 200405398 件所握持之半導體晶片不會變形。 較佳地，該半導體晶片運送構件具有一透明部分，可 見光可通過該透明部分至被握持的半導體晶片。據此，其 可藉由一記錄構件，在不被該半導體晶片運送構件阻擋的 5 情況下記錄到通過該半導體晶片之可見光。 根據本發明之第二個態樣，本發明提供一種半導體晶 片安裝方法，供用於藉由覆晶接合法將一半導體晶片安穿 於一基材上，該方法包含下列步驟：以一半導體晶片運送 ι〇構件從一表面握持一半導體晶片，該半導體晶片由矽構成 °且形成一可見光可通過之厚度，以及將該半導體晶片運送 至由一臺所承載之基材上；從該臺之上方直接將可見光照 射在該基材上；以一安置在面對該臺之位置處之記錄構 件，記錄通過該半導體晶片的可見光，藉此記錄由該基材 與3亥半導體晶片形成之圖案，以及依據該圖案將該半導體 5晶片定位在該基材上；以及將該半導體晶片貼附至該基材 上之安裝位置。 較佳地，該半導體晶片之厚度係5至2〇 μηι。據此，因 為記錄了通過該半導體晶片之可見光，便可記錄到該基材 上之圖案以及該半導體晶片上之圖案，因此能定位該基材 與该半導體晶片，並在兩個圖案靠近並疊置的狀態下準確 地將他們定位。 較仏地’该可見光包括波長為660至760 nm之光。據 此’可更容易地使可見光通過該半導體晶片且可獲得足夠 的定位準確性。 )0 8 200405398 較佳地，該半導體晶片運送構件在複數個位置處夾住 . 並握持該半導體晶片。據此’用於握持該半導體晶片之力 at 量可被分散在複數個位置之間，而由該半導體晶片運送構 件所握持之半導體晶片不會變形。 5 較佳地，該半導體晶片運送構件具有一透明部分，可 見光可通過該透明部分至被握持的半導體晶片，且該定位 步驟令通過該半導體晶片之可見光通過該透明部分，並以 該記錄構件記錄之。據此，其可藉由一記錄構件，在不被 φ 該半導體晶片運送構件阻擋的情況下記錄到通過該半導體 10 晶片之可見光。 圖式簡單說明 本發明之此等以及其它標的與特徵，將因下列較佳具 體例的說明，且參照伴隨之圖例而變得更為清楚。 第1圖係本發明之半導體晶片安裝裝置的圖示； 15 第2圖係半導體晶片運送構件之握持器之握持表面的 平面圖； 第3圖係半導體晶片運送構件之握持器的側斷面圖； 第4圖係半導體晶片運送構件之握持器的側斷面圖； 第5圖係半導體晶片接合至基材（封裝體)之接合表面的 20 平面圖； 第6圖係矽之厚度與可見光之透光率間之關係圖； - 第7圖係習知半導體晶片安裝裝置與安裝方法之圖示； 第8圖係習知半導體晶片安裝裝置與安裝方法之圖 示；以及 9 第9圖係習知半導體晶片安裝裝置與安裝方法之圖示。 【貨"方式】 較佳實施例之詳細說明 本發明之較佳具體例將於下文中參照所附之圖表來詳 細說明。 第1圖係解釋本發明第一具體例之半導體晶片安裝裝 置之配置的圖示。此具體例之半導體晶片安裝裝置係用 於’以覆晶接合法將由矽製成之半導體晶片C安裝於作為基 材之封裝體P上。如第丨圖所示，本發明之半導體晶片安裝 裝置提供一供用於支承封裝體P之臺2 ; —供用於從臺2上方 直接照射封裝體(基材)p之可見光源14 ; 一半導體晶片運送 構件4，供用於從一表面握持半導體晶片c，該半導體晶片 形成一可見光可通過之厚度，以及將該半導體晶片運送至 由堂2所支承之封裝體p的上方；一作為記錄構件之照相機 6，安置於面向臺2之位置；以及一裝有CPU2控制器12。 於臺2之頂表面上形成一用於承載封裝體p之承载表 面。圖示中未顯示出之接腳被用於貼附該承載表面上之封 裝體P並握持住該封裝體P。臺2被設計成能夠藉由一經控制 器12所控制之驅動單元8，自由地在由該承載表面所形成之 平面上移動。 半導體晶片運送構件4係由下列構成：_握持器知，用 於夾住與握持所形成之厚度為可見光可通過之半導體曰片 C ; 一臂4b，從握持器乜延伸出且於其内部形成一空穴，上 工八i、夾住半‘體晶片C之空氣通過；—驅動單元如，其透 過臂4b來移動由握持器4a所握持之半導體晶片c;以及一夾 鉗元件4d，用於吸臂4b中之空氣。驅動單元4c與夾鉗元件 4d由控制器12控制。 握持器4a係藉由驅動單元4C透過臂扑來移動。藉由驅 動單元4c，握持器4a可在半導體晶片c被置放於臺2上之前 承載半導體晶片C之盤子1〇内部，至承載於臺2上之封裴體p 之半導體晶片安裝區域Pa間移動。注意，盤子1〇的外周圍 係由牆10a形成以作為屏障，這樣承載的半導體晶片c才不 會被吹落。 於第2圖中顯示用於握持半導體晶片c之握持器如的表 面4aa(底表面）之圖示。握持器如的表面4奶係由實質上遍及 其整個表面之複數個孔4ab所構成。如第3圖所示（沿著握持 淼4a之線A之側斷面圖），孔4ab與臂4b中之腔穴相通。因 此’藉由夾钳元件4d抽出臂4b内部的空氣，空氣會從孔4ab 被吸入。藉由使半導體晶片c黏附至握持表面4aa，在遍及 整個表面之複數個位置處夾住半導體晶片c之一個表面以 及握持半導體晶片C係可能的。注意，握持器如並不限於此 類型。例如，其可由諸如多孔性陶瓷基材之多孔性體形成， 且從该多孔性體之頂表面吸空氣，以使得該等孔呈負壓狀 悲，這樣能使半導體晶片C黏附至該多孔性體之頂表面且由 g亥多孔性體之頂表面握持。 進一步如第2圖與第4圖所示，半導體晶片運送構件4 之握持裔4a提供有複數個由玻璃製成之透明部件如，其讓 可見光通過至被握持之半導體晶片C。透明部件46係用於使 可見光可通過被握持純所握持之半導體晶片c至照相機 a仏么且 7IT卞守肢啡 5 片C貼附至封裝體p時，以與封㈣？接合之接合表面觀之纪 解釋性平面圖。半導體晶片C之接合表面形成有以焊料㈣
成2凸塊，供用於貼附半導體晶片G封襄體P的半導體曰曰E 片安裝區域Pa。另外，該接合表㈣成有十字形標記圖案
Ca ’作為用於定位半導體晶片c於封裝體p上之安裝位置的 10 圖案。標記圖案Ca係安置成當半導體晶⑽皮握持器如握持 住時，被定位在透明部件4吐。另—方面，如第丨圖所示， 封裝體P之半導體晶片安裝區域形成有與半導體晶片〔之凸 =連結的墊Pe。此外，其形成十字形標記圖㈣，該圖 1為定位該半導體晶片之安裝位置，並與半導體晶片C 之標記圖案Ca相配合。 15
，注意，標記圖案Ca不僅可形成於接合表面上，也可在 形成有半導體晶片C之互連圖案的相對表面上。另外， 20 圖案Ca與職不限於十㈣，㈣為任何可祕定^形 /再者，標記圖案Ca_亦可藉由印刷所形成，或 導體晶片C與封裝體p上形成之互連圖案的部分可形成 :而作為標記圖案c_pb。再者，於半導體晶片⑶封裝 用之成之互連圖案、凸塊⑽及塾可作為供定位 用 < 圖案。 進步，將利用第1圖來解釋以本發明 裝裝置’將半—安裝至封嫌上時二二： G 12 首先，在工作準備方面，工作者存放複數個供安裝在封裝 體P上之半導體晶片c於盤子10中。接著，解釋安裝操作之 流程。首先，該工作者置一封裝體p於臺2之承載表面上， 藉此曝露封裝體P之半導體晶片安裝區域〜之頂表面，且藉 由圖示未示出之接腳將封裝體p貼附於臺2。進一步，該工 作者操作控制器12之輸入構件，選擇貼附半導體晶片c。注 思，此工作可由該安裝裝置自動化來進行。 (運送步驟） 控制器12控制驅動單元4c，以使得握持器如移動至盤 子ίο中半導體晶片c的上方。下一步，控制器12控制該夹鉗 兀件4d以夾住半導體晶片c，並在握持表面4抓處握持該半 導體晶片C。下一步，控制器12控制驅動單元4c，以移動半 導體晶片C至封裝體P之半導體晶片安裝區域的上方，之後 令其下降至靠近半導體晶片安裝區域Pa。 (定位構件與定位步驟） 此時，因半導體晶片C係形成可見光可通過之厚度，所 以照相機6可透過半導體晶片c與透明部件4e而記錄標記圖 案Pb與Ca。下一步，控制器12分析由照相機6所記錄到之十 字形標記圖案Pb與Ca之影象，並分析封裝體p與半導體晶片 C間相對位置的關係。控制器12依據此位置的關係來驅動驅 動單元8或驅動單元4c，以便驅動封袭體p或半導體晶片c， 並將半導體晶片C定位在封裝體P上。 在結束定位之後，控制器12藉由驅動單元4c稍微地降 低半$體晶片C’以使其與半導體晶片安裝區域卩&接觸，之 200405398
(半導體㉟貼附構件舰附步驟) 下-步’使用圖示中未示出之半導體晶片貼附構件之
貼附至封裝體P。注意， i)加熱半導體晶片C，以熔化凸塊 t鬼Cb和墊Pc，藉此將半導體晶片c 亦可能併入作為加熱構件之加熱器 以僻汗<加熱器 於握持器4a中，以便形成整體式握持器如與該加妖構 1〇著器）。置半導體晶片C於半導體晶片安裝區域pa上狹後 使該加熱構件在不需將握持純從半導體晶片以移動開 之情況下加熱至凸塊似t，並將半導體晶片⑽附至封裝體 P。下-步，該半導體晶片貼附構件不限於上述黏著器，其 亦可能使用一可使封裝體p通過熱熔爐之構件。 15 ⑽本發明之半導體晶片安裝裝置與安裝方法，記錄 通過半導體晶Μ之可見光，以便由照相機6同時記錄半導 體曰曰片女裝區域Pa與半導體晶片靠近時，封裝體ρ之半導體 晶片安裝區域Pa之標記圖案Pb以及該半導體晶片c之標記 圖案Ca’之後可直接疊置標記圖案Pb與標記圖案&以供定 20位。因此，其可在不需依賴習知安裝方法中，鏡子之角度 的準確度之情況下’準確地定位該晶片。再者，因為在定 位後’半導體晶片C的移動距離極短’因此其可控制因機械 準確性低而產生之定位差異。 再者’因為沒有在半導體晶片C與封裝體p間***鏡子 14 86改艾鏡子角度以及將鏡子取出之步驟，所以其可快速 地安裝半導體晶片且獲得良好的安裝效率。再者，因為不 需要鏡子86,和可赠低的成本獲㈣半導體安裳裝置。 5 再者’半導體觀構件4之握肺4a在實f上遍及握持 ^面4犯的整個表面之複數個孔杨、4ab···之位置處失住半 導體晶片c，以便握持表面4aa。如果以如第7圖中所示之習 知握持器80，在單_位置夾住以及舉起厚度為可見光可通 k之極薄厚度之半導體晶片c，半導體晶片⑽會彎曲，使 得不能準確定位或導致半導體晶K最後受。另一方 10面’根據本發明之半導體晶片運送構件4，半導體晶片⑽ 在複數個位置被夾住與握持，因此握持力會分散至複數個 位置’其可能在幾乎不會使半導體晶片c的形狀受到任何彎 曲的情況下，於握持表面4aa處握持半導體晶片C。 d而，假如半導體晶片C係藉由半導體晶片運送構件 15 4 ’在橫越半導體晶片整個表面之複數個位置被 握持住，則通過半導體晶片C之可見光會被半導體晶片運送 構件4(握持器4a)擋住，將會產生照相機6無法記錄到影象之 新的問題。然而根據本發明之半導體晶片安裝裝置，其提 供具有供可見光通過至被握持住之半導體晶片C之透明部 20件如的半導體晶片運送構件4(握持 器4)，所以照相機6可以 §己錄到通過半導體晶片C之可見光，此問題即獲得解決。注 意’並不需要實質上握持住半導體晶片C之一側的整個表 面。當有部分表面曝露出該半導體晶片運送構件（握持器） 以供握持時，亦可不需提供透明部件。 15 £42 再者，由矽製成之半導體晶片C之厚度與可見光之透光 率間的關係以第6圖來解釋。第6圖係矽的厚度與波長660 nm、720 nm和760 nm之可見光的透光率間之關係圖表。於 本發明之半導體晶片安裝裝置與安裝方法中，該波長與半 導體晶片C之厚度較佳係設定成透光率約〇1%。再者，作為 该可光見之波長的上限，其可能使用約83〇 nm之可見光或 紫外光。較長的波長亦可能提高透光率。然而較長的波長 會產生較低的解析度以及較低的定位準確性。因此為維持 定位準確性，較佳係使用波長不超過760 rnn之可見光，較 佳不超過660 nm。再者，為確保在波長66〇 nm下之透光率 至少〇·ι%，所製成之半導體晶片c之厚度較佳不超過2〇 μπι 〇 注意’為促進照相機6記錄標記圖案以與以，如第旧 所不’較佳係提供_光發射器14，以便發射出可見光以照 射標記圖案Pb與Ca。光發射器14係供例如，連結照相機6、 設在照相機6之鏡片的周圍或其它設在供照射標記圖案Pb 與Ca之位置。 再者，於此具體例中，半導體晶片c上形成有凸塊cb， 而封衣體P(基材)上形成有塾Pc，但其亦可能在半導體晶片 、言側形成墊，而在封裝體P(基材）那一側形成凸塊，然 後重流封裝體P之凸塊，以將半導體晶片C貼附至該封裝體。 根據本發明之半導體安裝裝置與安裝方法，其具有下 列效果，t安裝該半導體晶片於該封裝體上時具良好 準確度’安裝效率好，低成本。 200405398 5 10 15 示 雖然本發明仙參照選為例示目_之特定具體例來 作祝明’㈣親為數眾多之修飾物可由孰 不逸離本發明之基本概讀範圍之情況下製^ 在 【囷式簡單說明】 第1圖係本發明之半導體晶片安裝裝置的圖示； 平面Γ圖料導體^運送構件之簡器之㈣表面的 第3圖係半導體晶片運送構件之握持器的側斷面圖. 第4圖係半導體晶片運送構件之握持器的側斷面圖. 第5圖係半導體晶片接合至基材(封裳體)之接合表面的 十面圖， 第6圖_之厚度與可見光之透光率間之關係圖； 第7圖係習知半導體晶片安襄裝置與安裝方法之圖示. 弟8圖係習知半導體晶片安袭裝置與安裝方 :以及 ㈡ 第9圖係習知半導體晶片錢裝置與安裝方法之圖示。 圖式之主要元件代表符就表 mm b u ^ Y···半導體晶片 Χ···封裝體 80···握持器 82·.·臺 86···鏡子 84···照相機 C··.半導體晶片 ea···標記圖案 Cb·..凸塊 p···封裝體 Pa·.·半導體晶片安裝區域 Pb···標記圖案 Pc···墊 2·..臺 17 >44 200405398 4...半導體晶片運送構件 6...照相機 4a...握持器 8...驅動單元 4aa—握持表面 10…盤子 4ab...孔 10a...牆 4b·.·臂 12...控制器 4c···驅動單元 14...光發射器 4d·.·爽甜το件 A、B···線 4e...透明部件
18

Claims (1)

  1. 拾、申請專利範圍： 1·-種半導體晶片安裝裝置，供用於藉由覆晶接合法將一 半導體晶片安裝於一基材上，其包含： 臺’其上承載該基材， 一可見光源，供用於直接從該臺之上方照射該基 材， 一 一半導體晶片運送構件，供用於從一個表面握持該 半‘體晶片，該半導體晶片由矽構成且形成一可見光可 L過之厚度，以及運送該半導體晶片至由該臺承載之基 10 材上， 一記錄構件，其安置在面對該臺之位置且記錄通過 由該半導體晶片運送構件所握持之半導體晶片的可見 光’以便記錄形成於由該臺承載之基材上以及該半導體 晶片上之圖案，以及 15 一定位構件，供用於依據該記錄構件所記錄到之該 基材與料導體晶片上之圖案，來將該半導體晶片定位 於該基材上。 2·如申請專利範圍第！項之半導體晶片安裝裝置，其令該 半導體晶片之厚度係5至20 μιη 〇 2〇 3.如_請專利範圍第！項之半導體晶片安裝裝置，其中該 可見光包括波長為660至760 nm之光。 4.如申請專利範圍第1項之半導體晶片安裝裝置，其中該 半導體晶片運送構件在複數個位置處夾住並握持該半 導體晶片。 b4fc 19 5·如申請專利範圍第4項之半導體晶片安裝裝置，其中該 半:體晶片運送構件設置有至少-個透明部分，且在該 半V體Β曰片運送構件之整個表面而不是在該透明部分 處，夹住與握持該半導體晶片。 ^申°月專利圍第1項之半導體晶片安裝裝置，其中該 半導體晶片運送構件具有—透明部分，可見光可通過該 透明部分直至被握持的半導體晶片。 7 ·種半導體晶片安裝方法，供用於藉由覆晶接合法將一 半導體晶片安裝於一基材上，其包含： 以一半導體晶片運送構件從一表面握持一半導體 晶片，該半導體晶片岭構纽形成—可見光可通過之 厚度’以及㈣半導體"運送至由—細承載之基材 上， 從該臺之上方直接將可見光照射在該基材上， 以一安置在面對該臺之位置處之記錄構件，記錄通 過该半導體晶片的可見光，藉此記錄由該基材與該半導 體晶片形成之圖案，以及依據該圖案將該半導體晶片定 位在該基材上，以及 將該半導體晶片貼附至該基材上之安裝位置。 8·如申請專利範圍第7項之半導體晶片安裝方法，其中該 半導體晶片之厚度係5至20 μηι。 9·如申請專利範圍第7項之半導體晶片安裝方法，其中該 可見光包括波長為660至760 nm之光。 10·如申請專利範圍第7項之半導體晶片安裝方法，其中該 200405398 半導體晶片運送構件在複數個位置處夾住並握持該半 導體晶片。 11. 如申請專利範圍第10項之半導體晶片安裝方法，其中該 半導體晶片運送構件設置有至少一個透明部分，且在該 5 半導體晶片運送構件之整個表面而不是在該透明部分 處’炎住與握持該半導體晶片。 12. 如申請專利範圍第7項之半導體晶片安裝方法，其中： 該半導體晶片運送構件具有一透明部分，可見光可 通過該透明部分直至被握持的半導體晶片，以及 10 該定位步驟令通過該半導體晶片之可見光通過該 透明部分，並以該記錄構件記錄之。 21
TW092117607A 2002-07-01 2003-06-27 Semiconductor chip mounting apparatus and mounting method TW200405398A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002192170A JP2004039736A (ja) 2002-07-01 2002-07-01 半導体チップの搭載装置および搭載方法

Publications (1)

Publication Number Publication Date
TW200405398A true TW200405398A (en) 2004-04-01

Family

ID=29720232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092117607A TW200405398A (en) 2002-07-01 2003-06-27 Semiconductor chip mounting apparatus and mounting method

Country Status (7)

Country Link
US (1) US20040001140A1 (zh)
EP (1) EP1378932B1 (zh)
JP (1) JP2004039736A (zh)
KR (1) KR20040004084A (zh)
CN (1) CN1472785A (zh)
DE (1) DE60312929T2 (zh)
TW (1) TW200405398A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604098B1 (ko) 2005-04-20 2006-07-24 한미반도체 주식회사 반도체 패키지 픽업장치
DE102007015579B4 (de) * 2007-03-28 2009-04-09 Siemens Ag Vorrichtung zum Entfernen von Lotresten und Verfahren zu deren Betrieb
JP2009147068A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
DE102011079407A1 (de) * 2011-07-19 2013-01-24 Siemens Aktiengesellschaft Träger mit einer mit flüssigem Lot benetzbaren Testfläche sowie Verfahren zu dessen Anwendung
KR101603536B1 (ko) * 2012-12-21 2016-03-15 가부시키가이샤 신가와 플립 칩 본더 및 본딩 스테이지의 평탄도 및 변형량 보정 방법
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
KR102272618B1 (ko) * 2020-01-03 2021-07-05 주식회사 제이스텍 디스플레이 패널과 cof의 수직 정렬 및 접합장치
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259539A (ja) * 1985-05-14 1986-11-17 Nec Corp 半導体装置の製造装置
US4911543A (en) * 1988-05-31 1990-03-27 Hodgson R W Microscope viewing apparatus for viewing a specimen image and an optical overlay pattern image in a comparison manner
US5627913A (en) * 1990-08-27 1997-05-06 Sierra Research And Technology, Inc. Placement system using a split imaging system coaxially coupled to a component pickup means
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method

Also Published As

Publication number Publication date
DE60312929D1 (de) 2007-05-16
DE60312929T2 (de) 2007-09-06
EP1378932A2 (en) 2004-01-07
CN1472785A (zh) 2004-02-04
JP2004039736A (ja) 2004-02-05
US20040001140A1 (en) 2004-01-01
EP1378932A3 (en) 2005-01-26
EP1378932B1 (en) 2007-04-04
KR20040004084A (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
JP5558073B2 (ja) ボンディング装置
TW200405398A (en) Semiconductor chip mounting apparatus and mounting method
TW201941315A (zh) 黏晶裝置及半導體裝置的製造方法
TW202305999A (zh) 晶片搬送裝置及黏晶機
KR102169271B1 (ko) Led 구조체 전사 장치
JP2012156473A (ja) 部品移載装置および部品移載方法
KR102501497B1 (ko) 턴테이블 방식의 프로브핀 레이저 본딩장치
TW201505110A (zh) 熱壓鍵合過程中固定多個半導體器件的設備和鍵合方法
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
TWI677047B (zh) 半導體製造裝置及半導體裝置的製造方法
JP2009200203A (ja) ダイボンディング装置及びダイボンディング方法
TWI711088B (zh) 半導體元件貼合設備
JP2003045825A (ja) 半導体ウェハのダイシング装置およびダイシング方法
TWI717750B (zh) 用於覆晶雷射接合之系統
WO2020261892A1 (ja) 電子部品実装構造、その実装方法、ｌｅｄ表示パネル及びｌｅｄチップ実装方法
TW202139273A (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
JP2013093509A (ja) 半導体装置の製造方法、及び半導体製造装置
TWI473180B (zh) Wafer bonding device
KR20210049590A (ko) 칩 본딩 장치
TW477021B (en) Method of precisely accessing and placing chip to align the substrate during flip chip bonding process
US11135828B2 (en) Protective member forming apparatus
JPS59186334A (ja) ボンデイング装置
JP6999841B1 (ja) ボンディング方法およびボンディング装置使用方法
TW202425103A (zh) 半導體製造裝置及半導體裝置之製造方法
TW202245305A (zh) 接合裝置及固體攝像裝置之製造方法