JP2003197846A - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置

Info

Publication number
JP2003197846A
JP2003197846A JP2001398158A JP2001398158A JP2003197846A JP 2003197846 A JP2003197846 A JP 2003197846A JP 2001398158 A JP2001398158 A JP 2001398158A JP 2001398158 A JP2001398158 A JP 2001398158A JP 2003197846 A JP2003197846 A JP 2003197846A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
lead
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001398158A
Other languages
English (en)
Other versions
JP3638136B2 (ja
Inventor
Atsushi Fukui
淳 福井
Keiichi Tsujimoto
圭一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2001398158A priority Critical patent/JP3638136B2/ja
Priority to US10/324,892 priority patent/US6809409B2/en
Publication of JP2003197846A publication Critical patent/JP2003197846A/ja
Application granted granted Critical
Publication of JP3638136B2 publication Critical patent/JP3638136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 封止樹脂との密着性が良好で、実装時のショ
ート不良のない信頼性の高い半導体装置を提供する。 【解決手段】半導体チップ４を搭載する半導体チップ搭
載領域１と、前記半導体チップ搭載領域１から所定の間
隔を隔てて形成された複数のリード２とを具備し、前記
半導体チップ搭載領域１は、前記リード２の底面よりも
上方に底面を有し、かつ前記底面から突出せしめられた
少なくとも１つの突出部１Ｐを有し、前記突出部の先端
面が、前記リード２の底面と一致するように構成されて
いることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームお
よびこれを用いた半導体装置にかかり、特に、樹脂封止
体の側面ではなく、底面にリードが露出するように形成
された半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器に装着される半導体装置
は、携帯電話、ＰＤＡなどの携帯用端末等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】そしてその小型化、薄型化および軽量化、
さらには高集積化を実現すべく、半導体装置の実装にお
いては種々の提案がなされており、リードフレーム、Ｔ
ＡＢ（Tape Automated Bonding）テープを使用するＴ
ＢＧＡ、フレキシブルなプリント基板を使用するＰＢＧ
ＡやＣＳＰ（チップサイズパッケージ）と呼ばれる、チ
ップのサイズと同等のウェハスケールＣＳＰ、またはチ
ップサイズよりも若干大きいサイズのＣＳＰなどが開発
されている。なかでもＳＯＮ（Small Outline Non-lead
ed package）、ＱＦＮ（Quad FlatNon-leaded packag
e）と呼ばれる、樹脂封止体の側面ではなく、底面にリ
ードが露出するように形成されたタイプの半導体装置が
注目されている。
【０００４】例えばＱＦＮタイプの半導体装置は図９
（ａ）に斜視図および図９（ｂ）に裏面図、図１０に断
面図を示すように、リード２は封止樹脂６からなるパッ
ケージの側面には突出することなく、裏面に露呈してお
り、小型でかつコンパクトな面実装タイプの半導体装置
を構成するものである。
【０００５】このような半導体装置では、半導体チップ
4を搭載するための半導体チップ搭載領域（パッド）１
が封止樹脂６から露呈しており、リード１と同一面上に
形成されている。この構造ではプリント基板１０への装
着に際しては、図１２に示すように、プリント基板１０
上の回路パターン13は、リード1に対応する個所以外は
レジスト１１で被覆されており、このレジスト１１から
露呈する回路パターン１３の領域のみが半田１２を介し
てリード1と接続されている。
【０００６】この半導体装置は図１１（ａ）乃至（ｅ）
にその製造工程図を示すように、図１３に示すような一
括モールド（ＭＡＰ：Mold Array Package）タイプの
リードフレームを用いて形成される。
【０００７】すなわちまず図１１（ａ）に示すように、
リードフレーム形成用の条材の表面および裏面にパター
ン形成用のレジストパターン（図示せず）を形成し、こ
れをマスクとして、エッチングを行い、半導体チップを
搭載するためのパッド１とこのパッドの周りに先端が位
置するように形成されたリード２とを有するリードフレ
ームが形成される。このリードフレームは、図１３に示
すように、パッド１がサポートバー7で支持され、全体
としては多数のリードフレームが配列された状態で形成
される。
【０００８】このようなリードフレームを用い、図１１
（ｂ）に示すように裏面側に樹脂の漏れを防止するため
のカバーフィルム3を貼着する。こののち、図１１
（ｃ）に示すように半導体チップ4をパッド１上に固着
したのち、ワイヤボンディング法を用いて、半導体チッ
プのボンディングパッドとリード2の先端とをボンディ
ングワイヤ５によって接続する。そして一括して樹脂封
止を行ない、図１１（ｄ）に示すように封止樹脂６で半
導体チップ４およびボンディングワイヤが覆われるよう
に金型（図示せず）内で成型する。
【０００９】そして最後に、カバーフィルム3を除去
し、ダイシングにより個々の半導体装置に分離し、図１
１（ｅ）に示すような半導体装置が形成される。
【００１０】
【発明が解決しようとする課題】しかし、この種の半導
体装置には以下のような問題点があった。半導体チップ
４を搭載したパッド１全面を封止樹脂６の外部に露出す
るタイプの場合、封止樹脂６とパッド１との界面に剥離
が生じるおそれがあり、またパッケージの反りの一因に
もなる。
【００１１】さらに又図１２に示したように、このよう
な半導体装置を実装するためのプリント基板１０上の回
路パターン１３は、リード1に対応する個所以外はレジ
スト１１で被覆されており、このレジスト１１から露呈
する回路パターン１３の領域のみが半田１２を介してリ
ード1と接続されている。
【００１２】しかしながら図１２に示すように、レジス
ト１１は厚さが薄いため、露出したパッド１が実装基板
１０上の回路パターン１１と電気的に接触してしまうお
それもある。
【００１３】また、このタイプの半導体装置に置いて
は、樹脂封止時にリード２およびパッド１の露出面に樹
脂漏れが発生するのを防止するため、リードフレームの
裏面前面にカバーフィルム３を貼着している。このよう
なカバーフィルム3は、リードフレームの形状加工後に
貼着され、この状態で半導体チップ4の搭載やワイヤボ
ンディングが行なわれるが、これらの工程においては、
ヒータプレートなどによりパッド１の下面を支持する必
要があるため、パッド１の下面ではカバーフィルム３を
除去しなければならないという問題があった。
【００１４】本発明は前記実情に鑑みてなされたもの
で、封止樹脂との密着性が良好で、実装時のショート不
良のない信頼性の高い半導体装置を提供することを目的
とする。
【００１５】
【課題を解決するための手段】そこで本発明では、半導
体チップを搭載する半導体チップ搭載領域と、前記半導
体チップ搭載領域から所定の間隔を隔てて形成された複
数のリードとを具備し、前記半導体チップ搭載領域は、
前記リードの底面よりも上方に底面を有し、かつ前記底
面から突出せしめられた少なくとも１つの突出部を有
し、前記突出部の先端面が、前記リードの底面と一致す
るように構成されていることを特徴とする。
【００１６】かかる構成によれば、半導体チップ搭載領
域は突出部を除いて裏面側も封止樹脂で被覆されること
になり、樹脂との接触面積が増大し、樹脂と半導体チッ
プ搭載領域であるパッドとの密着性が向上する。また封
止樹脂からなるパッケージの反りも防止される。
【００１７】また実装基板上の配線パターンと半導体チ
ップ搭載領域との電気的接触が生じる危険性が低減され
る。またこの突出部を避けるように回路パターンを形成
することにより、半導体チップ搭載領域と回路パターン
との電気的接触はほぼ完全に防ぐことが可能となる。ま
た、半導体チップ搭載領域にのみポストを形成してお
り、リード底面は全面が封止樹脂から露出するようにす
ることができ、実装面積に影響を与えることなく形成す
ることができるため、実装性も良好である。
【００１８】さらにリードフレームの裏面にカバーフィ
ルムを貼付した状態で半導体チップの搭載およびワイヤ
ボンディングを行なうに際しても、突出部（ポスト）に
より半導体チップ搭載領域を支持することができる。
【００１９】望ましくは、前記半導体チップ搭載領域お
よび前記リードおよび前記突出部は同一の条材を成型加
工して一体的に形成されたものであることを特徴とす
る。かかる構成によれば、上記効果に加え、容易に作業
性よく形成される。
【００２０】望ましくは、前記半導体チップ搭載領域は
前記突出部を残してハーフエッチングすることにより形
成されたものであることを特徴とする。かかる構成によ
れば、通常の成型加工において、裏面側マスクを修正す
るのみでよく、容易にハーフエッチングを行なうのみで
形成でき、極めて容易に作業性よく形成される。
【００２１】望ましくは、前記突出部は、前記半導体チ
ップ搭載領域に、絶縁性部材を介して貼着された柱状体
であることを特徴とする。かかる構成によれば、突出部
と半導体チップ搭載領域とは別部材で形成され、突出部
が絶縁性接着剤などの絶縁性部材を介して前記突出部に
固着せしめられるようにすれば、前記突出部は前記半導
体チップ搭載領域に搭載される半導体チップと何ら電気
的接続をなしておらず、したがって実装基板上の回路パ
ターンに接触したとしても不良を生じることはない。ま
た、この突出部の裏面に酸化膜を形成するなど絶縁処理
をしておくようにしてもよい。
【００２２】望ましくは、前記突出部は、前記半導体チ
ップ搭載領域の中央部に形成された1個の柱状突起から
なることを特徴とする。かかる構成によれば、露出面積
が小さいため、封止樹脂の剥離防止効果も高くまた、回
路パターンとの接触を効果的に防止することができる。
【００２３】望ましくは、前記突出部は、前記半導体チ
ップ搭載領域の中央部と、前記半導体チップ搭載領域の
対角線上とに形成された複数個の突起からなることを特
徴とする。かかる構成によれば、上記効果に加え、組み
立て実装時の安定性が向上する。
【００２４】また、前記突出部は、前記半導体チップ搭
載領域の中央部と、前記中央部を囲むようにその周辺の
複数箇所に形成された複数個の突起からなることを特徴
とする。かかる構成によれば、上記効果に加え、組み立
て実装時の安定性が向上する。
【００２５】望ましくは、前記突出部は、前記半導体チ
ップ搭載領域の中央部と、前記中央部を囲むと共に、前
記中央部に位置するものよりも径大となるようにその周
辺の複数箇所に形成された複数個の突起からなることを
特徴とする。突起の形成をハーフエッチングにより行な
う場合、突出部を径大とすることにより、エッチングに
よる形成が容易となる。
【００２６】さらに、本発明の半導体装置では、表面
に、半導体チップを搭載する半導体チップ搭載領域と、
前記半導体チップ搭載領域から所定の間隔を隔てて形成
された複数のリードと、前記半導体チップ搭載領域に搭
載され、前記リードの各ボンディング領域とワイヤボン
ディングにより接続された半導体チップと、少なくとも
前記リードの前記他端部分の底面側が露呈するように前
記半導体チップおよび前記リードの先端部分を被覆する
封止樹脂とを具備し、前記半導体チップ搭載領域は、前
記リードの前記底面よりも上方に底面を有し、かつ前記
底面から突出せしめられた少なくとも１つの突出部を有
し、前記突出部の先端面が、前記リードの前記底面と一
致するように構成され、前記半導体チップ搭載領域は前
記封止樹脂で被覆されており、前記突出部の底面のみが
前記封止樹脂から露呈せしめられていることを特徴とす
る。かかる構成によれば、突出部を除いて半導体チップ
搭載領域の裏面側にも封止樹脂が入り込むため密着性が
向上し、樹脂抜けが防止され信頼性の高い半導体装置を
提供することができる。また封止樹脂からなるパッケー
ジの反りも防止される。
【００２７】また実装基板上の配線パターンと半導体チ
ップ搭載領域との電気的接触の危険性が低減される。ま
たこの突出部を避けるように回路パターンを形成するこ
とにより、半導体チップ搭載領域と回路パターンとの電
気的接触はほぼ完全に防ぐことが可能となる。また、半
導体チップ搭載領域にのみポストを形成しており、リー
ド底面は全面が封止樹脂から露出するようにすることが
でき、実装面積に影響を与えることなく形成することが
できるため、実装性も良好である。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。本発明の第１の実
施の形態のリードフレームおよびこれを用いた半導体装
置について説明する。図１（ａ）に本発明の第1の実施
の形態のリードフレームを用いて形成した半導体装置の
斜視図、図１（ｂ）にその裏面図、図２にこのリードフ
レームの裏面図を示す。
【００２９】このリードフレームは図12に示したのと同
様のＭＡＰタイプのリードフレームであり、半導体チッ
プ搭載領域であるパッド1の裏面側が柱状突起１Ｐを除
いてハーフエッチングにより肉薄化されたことを特徴と
するもので、他部については図9乃至12に示した従来の
半導体装置およびリードフレームと同様に形成されてい
る。
【００３０】すなわちこの半導体装置は、図１（ａ）お
よび（ｂ）に示すように柱状突起１Ｐの頂面およびリー
ド２が封止樹脂6から露呈せしめられ、パッド1の大部分
が封止樹脂６で被覆され、面実装が可能となるように構
成されたものである。なおパッド１はサポートバー7に
よって４方向から支持がなされている。また半導体チッ
プ４とリードとの間はボンディングワイヤ５によって接
続されている。
【００３１】このリードフレームは、板厚０．２ｍｍの
銅あるいは鉄−ニッケル製条材をエッチングすることに
より形成されたもので、ダイパッド2の周りに、所定の
間隔を隔てて多数のリード1を配列したもので、リード1
は長さ０．４２ｍｍ、幅０．２３ｍｍであり、パッドは
径０．２ｍｍの柱状突起１Ｐを中央部に残して、他の領
域は全体にわたって、０．１ｍｍ程度にハーフエッチン
グにより肉薄化されている。このリードフレームは他の
部分については通常のＭＡＰタイプのリードフレームで
ある。
【００３２】このリードフレームを用いた半導体装置の
製造に際しては、図３（ａ）乃至（ｆ）にその製造工程
図を示すように、条材をパターンエッチングした後、パ
ッド裏面側の中央部を除く領域のレジストを除去し裏面
からハーフエッチングを行うことによって肉薄部の形成
を行うが、この例では、裏面側に微細なレジストパター
ンを残しておくことによって容易に柱状突起１Ｐを形成
するものである。
【００３３】すなわちまず図３（ａ）に示すように、リ
ードフレーム形成用の条材1の表面および裏面にパター
ン形成用のレジストパターンＲ１，Ｒ２を形成するとと
もに、肉薄部の突出部を形成すべくパッドの裏面側の中
央を除く領域に開口を有するレジストパターンＲ２を形
成した点が従来例と異なる点である。他はまったく同様
に形成される。
【００３４】そしてこの状態で、エッチングを行い、図
３（ｂ）に示すように、中央部に柱状突起１Ｐを備えた
肉薄のパッド１を有するリードフレームが形成される。
【００３５】このリードフレームのパッド１に、図３
（ｃ）に示すように、ポリイミドテープからなるカバー
フィルム３を貼着する。
【００３６】そして図３（ｄ）に示すように、半導体チ
ップ４を搭載し、ワイヤボンディングを行い、図３
（ｅ）に示すように、通常の方法で樹脂封止を行い、図
３（ｆ）に示すように、カバーフィルム３を剥離し、ダ
イシングにより個々に分離し、図1（ａ）および（ｂ）
に示したような半導体装置を得る。
【００３７】すなわち通常は図１３に示したようなリー
ドフレームに半導体チップの搭載およびワイヤボンディ
ングを行い、一体的に樹脂封止を行った後、個々の半導
体装置に分割する。
【００３８】このようにして形成された半導体装置によ
れば、パッド裏面の肉薄部に封止樹脂６が入り込むため
樹脂抜けが防止され信頼性の高い半導体装置を提供する
ことができる。またプリント基板などの回路基板への実
装が安定かつ容易で信頼性の高い半導体装置を提供する
ことが可能となる。
【００３９】次に、本発明の第２の実施の形態について
説明する。本発明の第２の実施の形態のリードフレーム
について説明する。この例では、図４に示すように、肉
薄に形成したパッド1Ｓの裏面に絶縁性接着剤8を介して
柱状突起１Ｐを貼着したことを特徴とするものである。
他については前記第1の実施の形態とまったく同様に形
成する。
【００４０】かかる構成によれば、柱状突起１Ｐと半導
体チップ搭載領域とは別部材で形成され、柱状突起１Ｐ
が絶縁性接着剤などの絶縁性部材を介して柱状突起１Ｐ
に固着せしめられているため、柱状突起１Ｐは半導体チ
ップ４と何ら電気的接続をなしておらず、したがって実
装基板上の回路パターンに接触したとしても不良を生じ
ることはない。また、この柱状突起１Ｐの裏面に酸化膜
を形成するなど絶縁処理をしておくようにしてもよい。
【００４１】また、リード２についても、半導体チップ
搭載領域側の先端部分で他端部分よりも肉薄となるよう
に形成し、少なくともボンディング領域の裏面側で、裏
面側に突出する盛り上がり領域を形成し、リードの他端
部分の底面と突出部の先端面の高さとが一致するように
形成してもよい。
【００４２】かかる構成によれば、パッドのハーフエッ
チング工程と同時にリードの肉薄化が可能となり、リー
ドの加工精度も向上し、高精度のパターンを得ることが
できると共に、盛り上がり領域の形成により、ワイヤボ
ンディングにおけるリードの変形を抑制し、安定した強
度でかつ伝送損失が少なく歩留まりの高い半導体装置を
提供することが可能となる。
【００４３】次に、本発明の第３の実施の形態について
説明する。本発明の第３の実施の形態の半導体装置につ
いて説明する。前記第1の実施の形態では、柱状突起１
Ｐは５個形成されているが、この例では、図５に示すよ
うに、パッド1の中央部に形成された1個の柱状突起１Ｐ
からなることを特徴とする。他については第1の実施の
形態と同様に形成されている。かかる構成によれば、露
出面積がより小さいため、封止樹脂の剥離防止効果も高
くまた、回路パターンとの接触を効果的に防止すること
ができる。
【００４４】次に、本発明の第４の実施の形態について
説明する。本発明の第４の実施の形態の半導体装置につ
いて説明する。前記第1の実施の形態では、柱状突起１
Ｐは５個、前記第３の実施の形態では、１個形成されて
いるが、この例では、図６に示すように、パッド1の中
央部および対角線上に形成された計９個の柱状突起１Ｐ
からなることを特徴とする。他については第1の実施の
形態と同様に形成されている。かかる構成によれば、上
記効果に加え、組み立て実装時の安定性が向上する。
【００４５】次に、本発明の第５の実施の形態について
説明する。本発明の第５の実施の形態の半導体装置につ
いて説明する。前記第４の実施の形態では、柱状突起１
Ｐはパッド1の中央部および対角線上に形成されている
が、この例では、図７に示すように、パッド1の中央部
と、前記中央部を囲むようにその周辺の複数箇所に形成
された計９個の突起からなることを特徴とする。かかる
構成によれば、上記効果に加え、組み立て実装時の安定
性が向上する。
【００４６】次に、本発明の第６の実施の形態について
説明する。本発明の第６の実施の形態の半導体装置につ
いて説明する。前記第1、４、５の実施の形態では、柱
状突起１Ｐは同じ大きさに形成されているが、この例で
は、図８に示すように、パッド1の中央部と、前記中央
部を囲むとともに、中央部に位置するものよりも径大と
なるようにようにその周辺の複数箇所に形成された計９
個の突起からなることを特徴とする。
【００４７】かかる構成によれば、突起の形成をハーフ
エッチングにより行なう場合、突出部を径大とすること
により、エッチングによる形成が容易となる。
【００４８】なお、前記実施の形態では、リードフレー
ムはエッチングにより形成したが、プレス成型の後、ハ
ーフエッチングをするようにしてもよいことはいうまで
もない。また、パッドとリードとを別体で形成したもの
も有効である。加えて、リード長、リード幅、リードの
厚さおよび柱状突起の径などについては適宜変更可能で
ある。
【００４９】
【発明の効果】以上説明してきたように、本発明のリー
ドフレームによれば、突出部を除いて半導体チップ搭載
領域の裏面側にも封止樹脂が入り込むため密着性が向上
し、樹脂抜け防止が可能で信頼性の高い半導体装置を提
供することができる。また封止樹脂からなるパッケージ
の反りの防止も抑制される。
【００５０】また本発明の半導体装置によれば、実装基
板上の配線パターンと半導体チップ搭載領域との電気的
接触の危険性が低減され、またこの突出部を避けるよう
に回路パターンを形成することにより、半導体チップ搭
載領域と回路パターンとの電気的接触はほぼ完全に防ぐ
ことが可能となる。
【００５１】また、本発明の半導体装置は、半導体チッ
プ搭載領域にのみポストが形成されており、リード底面
は全面が封止樹脂から露出するようにすることができ、
実装面積に影響を与えることなく形成することができる
ため、実装性も良好である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置を示す
斜視図および裏面図である。
【図２】本発明の第１の実施の形態のリードフレームを
示す図である。
【図３】本発明の第１の実施の形態の半導体装置の製造
工程図である。
【図４】本発明の第２の実施の形態のリードフレームを
示す説明図である。
【図５】本発明の第３の実施の形態の半導体装置を示す
裏面図である。
【図６】本発明の第４の実施の形態の半導体装置を示す
裏面図である。
【図７】本発明の第５の実施の形態の半導体装置を示す
裏面図である。
【図８】本発明の第６の実施の形態の半導体装置を示す
裏面図である。
【図９】従来例の半導体装置を示す図である。
【図１０】従来例の半導体装置の断面図である。
【図１１】従来例のリードフレームの製造工程図であ
る。
【図１２】従来例の半導体装置説明図である。
【図１３】ＭＡＰタイプのリードフレームを示す図であ
る。
【符号の説明】
１ パッド １Ｐ 柱状突起 ２ リード ３ カバーフィルム ４ 半導体チップ ５ ボンディングワイヤ ６ 封止樹脂 ７ サポートバー ８ 絶縁性接着剤 １０ プリント基板 １１ 回路パターン １２ 半田 １３ レジスト

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載する半導体チップ搭
    載領域と、前記半導体チップ搭載領域から所定の間隔を
    隔てて形成された複数のリードとを具備し、 前記半導体チップ搭載領域は、前記リードの底面よりも
    上方に底面を有し、かつ前記底面から突出せしめられた
    少なくとも１つの突出部を有し、前記突出部の先端面
    が、前記リードの底面と一致するように構成されている
    ことを特徴とするリードフレーム。
  2. 【請求項２】 前記突出部は、前記半導体チップ搭載領
    域に、絶縁性部材を介して貼着された柱状突起であるこ
    とを特徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】 前記突出部は、前記半導体チップ搭載領
    域の中央部に形成された1個の柱状突起からなることを
    特徴とする請求項１乃至５のいずれかに記載のリードフ
    レーム。
  4. 【請求項４】 前記突出部は、前記半導体チップ搭載領
    域の中央部と、前記半導体チップ搭載領域の対角線上と
    に形成された複数個の突起からなることを特徴とする請
    求項１または２に記載のリードフレーム。
  5. 【請求項５】 前記突出部は、前記半導体チップ搭載領
    域の中央部と、前記中央部を囲むようにその周辺の複数
    箇所に形成された複数個の突起からなることを特徴とす
    る請求項１または２に記載のリードフレーム。
  6. 【請求項６】 前記突出部は、前記半導体チップ搭載領
    域の中央部と、前記中央部を囲むと共に、前記中央部に
    位置するものよりも径大となるようにその周辺の複数箇
    所に形成された複数個の突起からなることを特徴とする
    請求項１または２に記載のリードフレーム。
  7. 【請求項７】表面に、半導体チップを搭載する半導体チ
    ップ搭載領域と、前記半導体チップ搭載領域から所定の
    間隔を隔てて形成された複数のリードと、 前記半導体チップ搭載領域に搭載され、前記リードの各
    ボンディング領域とワイヤボンディングにより接続され
    た半導体チップと、 少なくとも前記リードの前記他端部分の底面側が露呈す
    るように前記半導体チップおよび前記リードの先端部分
    を被覆する封止樹脂とを具備し、 前記半導体チップ搭載領域は、前記リードの前記底面よ
    りも上方に底面を有し、かつ前記底面から突出せしめら
    れた少なくとも１つの突出部を有し、前記突出部の先端
    面が、前記リードの前記底面と一致するように構成さ
    れ、 前記半導体チップ搭載領域は前記封止樹脂で被覆されて
    おり、前記突出部の底面のみが前記封止樹脂から露呈せ
    しめられていることを特徴とする半導体装置。
JP2001398158A 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置 Expired - Fee Related JP3638136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001398158A JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置
US10/324,892 US6809409B2 (en) 2001-12-27 2002-12-20 Lead frame and semiconductor device made using the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001398158A JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2003197846A true JP2003197846A (ja) 2003-07-11
JP3638136B2 JP3638136B2 (ja) 2005-04-13

Family

ID=19189285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001398158A Expired - Fee Related JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置

Country Status (2)

Country Link
US (1) US6809409B2 (ja)
JP (1) JP3638136B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2005197604A (ja) * 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
CN104637893B (zh) * 2007-02-12 2018-09-11 安华高科技通用Ip(新加坡)公司 四方扁平无引线集成电路封装体及其设计方法
US8222719B2 (en) * 2007-02-12 2012-07-17 Agere Systems, Inc. Quad flat no lead (QFN) integrated circuit (IC) package having a modified paddle and method for designing the package
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
KR101884144B1 (ko) * 2014-11-12 2018-07-31 인텔 코포레이션 웨어러블 전자 디바이스들 및 그 구성요소

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304705B2 (ja) 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP2000091488A (ja) 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
TW458377U (en) * 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP2003110081A (ja) 2001-10-01 2003-04-11 Sony Corp 半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592961B2 (en) 2003-11-27 2013-11-26 Renesas Electronics Corporation Method of manufacturing a semiconductor device
KR101398311B1 (ko) 2003-11-27 2014-05-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR101267140B1 (ko) 2003-11-27 2013-05-24 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR101131353B1 (ko) 2003-11-27 2012-04-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10249595B2 (en) 2003-11-27 2019-04-02 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9806035B2 (en) 2003-11-27 2017-10-31 Renesas Electronics Corporation Semiconductor device
US7833833B2 (en) 2003-11-27 2010-11-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device
KR101054540B1 (ko) * 2003-11-27 2011-08-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101267148B1 (ko) 2003-11-27 2013-05-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8053875B2 (en) 2003-11-27 2011-11-08 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US10998288B2 (en) 2003-11-27 2021-05-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9425165B2 (en) 2003-11-27 2016-08-23 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR101054602B1 (ko) 2003-11-27 2011-08-05 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
KR101277391B1 (ko) 2003-11-27 2013-06-20 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8513785B2 (en) 2003-11-27 2013-08-20 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
US9024419B2 (en) 2003-11-27 2015-05-05 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2005197604A (ja) * 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20030122225A1 (en) 2003-07-03
US6809409B2 (en) 2004-10-26
JP3638136B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
JP3420057B2 (ja) 樹脂封止型半導体装置
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US7087461B2 (en) Process and lead frame for making leadless semiconductor packages
CN100350601C (zh) 多行引线框架
US20070210422A1 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP2003303919A (ja) 半導体装置及びその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JP2003332508A (ja) 半導体装置及びその製造方法
KR20040075245A (ko) 적층형 반도체 패키지 및 그 제조방법
US7364784B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
JP2003197846A (ja) リードフレームおよびこれを用いた半導体装置
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
US6610924B1 (en) Semiconductor package
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6689637B2 (en) Method of manufacturing a multi-chip semiconductor package
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
US20020048851A1 (en) Process for making a semiconductor package
KR100537835B1 (ko) 반도체 패키지 제조방법
JP3495566B2 (ja) 半導体装置
US20010001069A1 (en) Metal stud array packaging
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees