JP2003516081A - 電力増幅器および電力増幅器を動作させる方法 - Google Patents

電力増幅器および電力増幅器を動作させる方法

Info

Publication number
JP2003516081A
JP2003516081A JP2001542458A JP2001542458A JP2003516081A JP 2003516081 A JP2003516081 A JP 2003516081A JP 2001542458 A JP2001542458 A JP 2001542458A JP 2001542458 A JP2001542458 A JP 2001542458A JP 2003516081 A JP2003516081 A JP 2003516081A
Authority
JP
Japan
Prior art keywords
transistor
power
power amplifier
control loop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001542458A
Other languages
English (en)
Other versions
JP3916463B2 (ja
Inventor
ヴェルナー ジムビュルガー,
ヴィルヘルム ヴィルヘルム,
ペーター ヴェーガー,
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003516081A publication Critical patent/JP2003516081A/ja
Application granted granted Critical
Publication of JP3916463B2 publication Critical patent/JP3916463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 本発明により、高周波電力増幅器は、パワートランジスタがブレークダウン領域において動作されるように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の出力から運び去るために用いられる制御ループが提供されるという点で特徴的である。また、制御ループは少なくとも1つのトランジスタを備える。さらに、制御ループのトランジスタは、パワートランジスタと並列に接続される。さらにまた、制御ループは、荷電担体増倍の時定数よりも大きい時定数を有し、少なくとも1つのダイオード(D1、D2)との組合せによってブレークダウン領域における動作信頼度が向上する。

Description

【発明の詳細な説明】
【0001】 本発明は、少なくとも1つのパワートランジスタを備える電力増幅器に関する
【0002】 本発明は、さらに、少なくとも1つのパワートランジスタを備える電力増幅器
を動作させる方法に関する。
【0003】 トランジスタ増幅器は、非常に高い周波数でも用いられる。回路を設計する際
に、高周波でのトランジスタの特性の他に、素子および配線の高周波特性も考慮
され得ることが公知である。従って、高周波回路の場合、トランジスタのすべて
の複合的4極パラメータが考慮される。
【0004】 高周波集積電力増幅器(Hochfrequenz−Leistungsve
rstaerker)を設計する際に、高い耐電圧(ブレークダウン)と高いス
イッチング速度(高性能)との間で折衷案を見い出す必要があることが公知であ
る。低い動作電圧で良好な特性を達成すべきことを目的とする場合、高電流増幅
率(hohen Strom−Verstaerkung)とともに高い遷移周
波数が必要とされる。
【0005】 M.RickeltおよびH.−M.Reinらの「Impact−Ioni
zation Induced Instabilities in High
−Speed Bipolar Transistors and their
Influence on the Maximum Usable Out
put Voltage」という名称の論文において、バイポーラトランジスタ
のブレークダウン特性はドーピングおよびトランジスタのコレクタ領域の厚さに
依存することが記載される。この論文においては、コレクタ電流Icは、コレク
タエミッタ電圧VCEの上昇とともに激しく上昇する(ブレークダウン)ことがさ
らに記載される。
【0006】 トランジスタにおける零入力電流を調節する回路は、Meinke、Gund
lachらの「Taschenbuch der Hochfrequenzt
echnik」5.Auflage、Berlin、Springer、F34
〜F35ページ、1992年から公知である。
【0007】 さらに、DE第35 86 368 T2号から、パワートランジスタを用い
た高周波増幅器回路が公知である。これらの公知の増幅器回路において、直列に
接続された第1のトランジスタおよび第2のトランジスタによって、直流を伝導
する経路が動作電位ソースと基準電位との間に提供される。その結果、ソースの
動作電位は直流直列経路に基づいてトランジスタ間にて分けられるので、各トラ
ンジスタは直流電力を均等に有する。一方分離された並列する交流信号経路が各
トランジスタによって提供され、出力において組み合される。
【0008】 本発明は、高増幅率を有する、一般的な(gattungsgemaesse
n)電力増幅器を提供するという課題に基づく。好適には、本発明による電力増
幅器は、可能な限り高い遷移周波数を有する。
【0009】 本発明により、この課題は、パワートランジスタがブレークダウン領域におい
て動作するように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の
1つの出力から運び去るための制御ループ(Regelkreis)が提供され
るような一般的な電力増幅器が設計されることによって解決される。
【0010】 本発明は、1つ以上のパワートランジスタを有する電力増幅器を動作させ、パ
ワートランジスタのうちの少なくとも1つがブレークダウン領域に存在すること
を提供する。ブレークダウン領域は、各パワートランジスタがこのブレークダウ
ン領域によって破壊されないように設計される。
【0011】 本発明は、コレクタ電流Icの変化度が補助電圧(バイアス電圧)に依存する
という事実を利用する。バイアス駆動のソースインピーダンスを変更すること、
特に低インピーダンスバイアス駆動によって、コレクタ電流Icの上昇はかなり
低減されるので、動作電圧が高い場合でも動作信頼度はかなり向上する。
【0012】 特に有利なのは、制御ループが少なくとも1つのトランジスタを含むように、
パワートランジスタを設計することである。
【0013】 電力増幅器、またはこの増幅器を動作させる方法の特に有用な実施形態は、制
御ループのトランジスタがパワートランジスタと並列に接続されるという点で特
徴的である。
【0014】 特に有利なのは、制御ループが荷電担体の増倍の時定数よりも大きい時定数を
有し、少なくとも1つのダイオードとの組合せによってブレークダウン領域にお
ける動作信頼度が向上するように電力増幅器を設計、またはこの増幅器を動作さ
せる方法を実行することである。
【0015】 本発明の目的は、さらに、このトランジスタが一定の動作点Icで動作するよ
うに少なくとも1つのトランジスタを動作させる方法を実行することである。
【0016】 この場合有利なのは、動作点が制御ループによって調節されることである。制
御ループのループゲイン(Schleifenverstaerkung)は好
適には、より良好な安定性を得るために低く保たれる。高周波数信号により駆動
される場合、目的に合わせて、平均の零入力電流の上昇が、便宜上、意識的に可
能にされる。その結果、電力増幅器が高周波におけるより効率的に動作すること
を可能にする。例えば、高周波駆動の際に、平均のベース電圧が例えば25mV
上昇すると、コレクタ電流は係数2.7だけ上昇する。
【0017】 本発明のさらなる有利な点、特殊性および有用な実施形態は、従属請求項、お
よび以下における図面を用いた好適な実施形態の説明から明らかになる。
【0018】 図1において示された回路構成は、好適には、高周波集積電力増幅器の構成要
素である。回路構成は、複数のパワートランジスタT1、T2、T3およびT4
を有する。パワートランジスタの数は可変であり、目的に合わせて、達成される
べき電力増幅率に適合される。
【0019】 パワートランジスタT1、T2、T3およびT4は、ブレークダウン領域にお
いて動作され得るように接続される。零入力電流は、パワートランジスタT1、
T2、T3およびT4のブレークダウン特性とはあまり関係がない。
【0020】 パワートランジスタT1、T2、T3およびT4は、好適には、高増幅率およ
び高いスイッチング速度を有する高速バイポーラトランジスタである。パワート
ランジスタT1、T2、T3およびT4は、低いブレークダウン電圧を有する。
【0021】 以下において、図1において示された回路構成を用いて、トランジスタが適度
な荷電担体の増倍の範囲で動作される好適な動作方法が示される。回路構成は、
適度な荷電担体の増倍の動作範囲において安定度および信頼度が向上するように
設計される。
【0022】 パワートランジスタT1およびT2は、制御ループによって零入力電流が調節
されるドライバ段を形成する。制御ループは、トランジスタT7、T8を有する
演算増幅器U1を含む。制御ループは、さらに、さらなるトランジスタT5を含
む。このトランジスタは「測定トランジスタ」として動作し、トランジスタT1
およびT2における零入力電流に測定基準を提供する。
【0023】 本構成は、適切な制御ループを介して、特に少なくとも1つの演算増幅器を含
む制御ループを介して安定な動作点IC=CONSTをもたらす。この演算増幅
器は相補的な出力、特にNPNトランジスタT7、T8およびT9、T10を有
するプッシュプル出力を有し、これによってNPNトランジスタT7、T8およ
びT9、T10のベースは低インピーダンスを有するように駆動される。その結
果、VBE=f(VCE)であり、この際、コレクタ電流ICは一定である。従って
、IC=CONSTである出力特性曲線(Ausgangskennlinie
nfeld)は、これがVBE=CONSTまたはIE=CONSTである場合よ
りもVCEがより高い場合にのみ上方へ向かって曲がる。本発明は、IC=CON
STを用いて理想的なケースIE=0に近づく。従って、本発明は、電力増幅が
達成できない駆動条件IE=0を、他はほぼ同じ条件のもとで電力増幅が達成さ
れる条件と置換することが提供される。
【0024】 好適には、回路はダイオードD1、D2を含む。これらのダイオードは、さら
に、制御ループの時定数よりも実質的に小さい時定数を有する低い動的な内部抵
抗を生じさせ、従って、ブレークダウン領域における動作信頼度を高める。
【0025】 公称値は制御電流ISOLによって予め設定され、この制御電流は、抵抗R3によ
って比較電圧に変換される。電流の実効値をパワートランジスタT1およびT2
によって設定するために、トランジスタT5はパワートランジスタT1およびT
2と並列に接続される。説明されるケースにおいては、パワートランジスタT1
およびT2を通って流れるコレクタ電流よりも小さいコレクタ電流がトランジス
タT5を通って流れるように、エミッタ表面積の関係(Emitterflae
chenverhaeltnisse)が調節される。好適には、IC(T1)
=IC(T2)=6×IC(T5)である。トランジスタT5を通るコレクタ電流
C(T5)は抵抗器R4において電圧に変換され、公称値と比較される。演算増
幅器U1によって制御ループが閉じられる。
【0026】 トランジスタT1、T2、T5はブレークダウン領域において動作されるので
、これらのトランジスタの出力特性曲線(図1)は上方へ向かって曲がる。曲率
および曲率の開始点(VCE)は、折点電圧(Kniespannung)(小
さいVCE)の場合、基本的に、ベース駆動の内部インピーダンスおよびコレク
タ電流の絶対値に依存する。
【0027】 T5はコレクタ線において抵抗器R4を有し、T1およびT2はこれを有さな
いので、これらの出力特性曲線は完全に等しくはない(曲率および閾値電圧が異
なる)、なぜなら、T1、T2、T5に印加されるコレクタ電圧が同じではない
からである。(これはコレクタ線T1、T2における抵抗器RC=1/6×R4
によっても達成され得る。しかしながらこれは、電力増幅器の効率を悪化させな
いために意識的に回避される。)しかしながら、T5の特性曲線は、T5のベー
ス線における抵抗器R1を用いて、T1、T2の特性曲線に適合され得る。その
結果、トランジスタがブレークダウン(出力特性曲線における曲率の領域)内で
動作しているとしても、T5のICは、T1およびT2におけるICの正確な測定
基準である。
【0028】 T1、T2の駆動ソースの内部インピーダンスが低く、可能な限り0オームに
なる場合、出力特性曲線の曲率は、より高いVCEへとシフトされる。従って、特
別な演算増幅器U1を用いることは有用である。このような特別な演算増幅器U
1は、図2において例示的に示される。演算増幅器U1はプッシュプル出力T1
、T2を有する。
【0029】 演算増幅器の主な特徴は、2.5V以上の低い供給電圧での動作、比較的低い
出力インピーダンス、および適切な出力、特にNPNプッシュプル出力である。
【0030】 T1、T2のベースの制御ソースT7、T8の、好適には動的な内部インピー
ダンスをさらに小さくするために、ダイオードD1はT1、T2のベースと並列
に、好適には、変圧器の中央タップを介して接続される。これは、安定度をさら
に高めるのに役立つ。
【0031】 出力段T3、T4の零入力電流の調節は、ドライバ段T1、T2の場合と同じ
原理によって行なわれるが、電流は約10〜20倍高い。
【0032】 図1において、基本原理が示された演算増幅器U1は、図2において詳細が示
される。
【0033】 回路の特性をさらに向上するために、図2aおよび図2bにおいて示された実
施形態ではさらなるトランジスタおよび抵抗器が用いられた。
【0034】 図1におけるR3、R4、T7、T8およびR5、R6、T9、T10は、図
2におけるR12、R16、T1、T2に対応する。
【0035】 図1におけるT5、R1およびT6、R2は、図2におけるTMTおよびR2
5に対応する。
【0036】 図1におけるトランジスタT1、T2およびT3、T4は、図2において「記
号のついた2重トランジスタ」として(R24の右隣)示される。
【0037】 図1におけるダイオードD1およびD2は図2においては図示されない。
【0038】 演算増幅器(OPV)は、OPV固有の零入力電流を調節するためのスイッチ
オフが可能な基準回路網を有する。基準回路網は、T27、T26、T25、T
23、T24、T15、T16、R6、R7、R8を含み、供給電圧(VCC)
とはあまり関係がない電流ICONSTを生成する。基準回路網の回路は従来技術で
あり、様々な形態で実行され得る。基準回路網は、R1、R2、T32、T31
、R3、T30、R4、T28、R5、T29によってスイッチオフされ得る。
T29は、VCCとはあまり関係がない電流を提供し、この電流は1.2Vのス
イッチング閾値(Schaltschwelle)を有する「パワーダウン」入
力によって活性化され得る。T29のコレクタ電流は基準回路網のバイアス電流
を提供する。ICONSTは、T21、T17、T18およびT8によってミラー(
gespiegelt)となり、スケーリング(skalierter)された
形態でさらに使用される。
【0039】 OPVの反転入力はT13のベースである。OPVの非反転入力はT14のベ
ースである。抵抗器R12およびR16における比較電圧(I公称およびI実効
)は、次に続くT13およびT14のエミッタを介してOPVコアT12および
T11に導かれる。T13、T14のどちらのエミッタもICONST/2の零入力
電流を導く。T11およびT12のベースにおける入力電圧差に対応して、出力
電流はT10のベースに供給される。T10は出力トランジスタT1のベースを
駆動する。T1の相補的経路はT2、R20、T3、R19およびT4を含む。
【0040】 OPVが正の出力電流を供給する場合、T1は活性である。OPVが負の出力
電流を供給する場合、T2が活性である。T3はT1に縦続接続される。T1(
およびT3)を通る電流が高い場合、T3におけるBE電圧が高いためにT4、
従って、T2(T2は不活性)のベース電圧が低下する。逆に、T2は(T3、
T4を介して)活性になり、T1は不活性になる。従って、単純な相補的出力T
1、T2が実現され、この出力はNPNトランジスタのみを含む。T3の縦続電
圧UCONSTは回路網T8、T5、T6、T7、R22、R23、T9を用いて生
成される。C2は供給電圧をスイッチオンする際に、T2がT1より先に活性で
あることを保証する。C2は、高周波パワートランジスタ(図2におけるT1、
T2およびT3、T4)が供給電圧、すなわち「パワーアップ」をスイッチオン
する際に破壊されないように守る。
【0041】 C1はOPVの周波数補償のために用いられる(従来技術)。R18、D1、
D2は動的応答(dynamisches Verhalten)を向上させる
【0042】 R17は「パワーダウン」減衰時間を低減する。
【0043】 R9、R19、C3、T22、R11は、公称値プリセットI−SOLLの簡
単な電圧/電流変換器を形成する。制御電圧は「バイアス制御」ピンにおいて供
給される。
【0044】 R16によって変更された「測定トランジスタ」TMTの出力特性曲線は(図
2におけるT1、T2およびT3、T4の出力特性曲線と比較して)、R25を
用いて適合される。
【0045】 回路は、さらに、さらなる抵抗器R10、R14、R15、R17およびトラ
ンジスタT19を含む。
【図面の簡単な説明】
【図1】 図1は、零入力電流の調節に関する回路構成である。
【図2】 図2は、低い供給電圧のプッシュプル出力を有する演算増幅器である。
【符号の説明】
D1 ダイオード D2 ダイオード R3 抵抗器 R4 抵抗器 R5 抵抗器 R6 抵抗器 R8 抵抗器 R9 抵抗器 R10 抵抗器 R11 抵抗器 R13 抵抗器 R14 抵抗器 R15 抵抗器 R16 抵抗器 R17 抵抗器 R18 抵抗器 R19 抵抗器 R20 抵抗器 R21 抵抗器 R22 抵抗器 R23 抵抗器 R24 抵抗器 T1 トランジスタ T2 トランジスタ T3 トランジスタ T4 トランジスタ T5 トランジスタ T6 トランジスタ T7 トランジスタ T8 トランジスタ T9 トランジスタ T10 トランジスタ T13 トランジスタ T15 トランジスタ T19 トランジスタ T21 トランジスタ T22 トランジスタ T23 トランジスタ T24 トランジスタ T25 トランジスタ T26 トランジスタ T27 トランジスタ T28 トランジスタ T29 トランジスタ T30 トランジスタ T31 トランジスタ T32 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェーガー, ペーター ドイツ国 15232 フランクフルト/アン デアオーデル, ゲルリッツァーシュトラ ーセ 22 Fターム(参考) 5J091 AA01 AA18 AA41 CA35 CA57 CA61 FA20 GP02 HA08 HA19 HA25 HA29 HA37 HA39 KA01 KA05 KA12 MA20 MA21 SA16 UW09 5J500 AA01 AA18 AA41 AC35 AC57 AC61 AF20 AH08 AH19 AH25 AH29 AH37 AH39 AK01 AK05 AK12 AM20 AM21 AS16 PG02 WU09

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つのパワートランジスタを備える高周波電力増
    幅器であって、 該パワートランジスタは、ブレークダウン領域で動作するように接続され、 ブレークダウン内で生じる荷電担体を演算増幅器の1つの出力から運び去るた
    めに用いられる制御ループが提供される、電力増幅器。
  2. 【請求項2】 前記制御ループは少なくとも1つのトランジスタを備える、
    請求項1に記載の電力増幅器。
  3. 【請求項3】 前記制御ループの前記トランジスタは、前記パワートランジ
    スタと並列に接続される、請求項2に記載の電力増幅器。
  4. 【請求項4】 前記制御ループは、荷電担体増倍の時定数よりも大きい時定
    数を有し、少なくとも1つのダイオード(D1、D2)との組合せによってブレ
    ークダウン領域における動作信頼度が向上する、請求項1〜3のうちの1つまた
    は複数に記載の電力増幅器。
  5. 【請求項5】 少なくとも1つのパワートランジスタを備える電力増幅器を
    動作させる方法であって、 該電力増幅器はブレークダウン領域において動作され、ブレークダウン内で生
    じる荷電担体が演算増幅器の1つの出力から運び去られる、方法。
JP2001542458A 1999-12-03 2000-11-17 電力増幅器および電力増幅器を動作させる方法 Expired - Fee Related JP3916463B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19958442 1999-12-03
DE19958442.7 1999-12-03
PCT/DE2000/004051 WO2001041300A1 (de) 1999-12-03 2000-11-17 Leistungsverstärker und verfahren zum betreiben eines leistungsverstärkers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006273123A Division JP2006352930A (ja) 1999-12-03 2006-10-04 電力増幅器および電力増幅器を動作させる方法

Publications (2)

Publication Number Publication Date
JP2003516081A true JP2003516081A (ja) 2003-05-07
JP3916463B2 JP3916463B2 (ja) 2007-05-16

Family

ID=7931384

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001542458A Expired - Fee Related JP3916463B2 (ja) 1999-12-03 2000-11-17 電力増幅器および電力増幅器を動作させる方法
JP2006273123A Pending JP2006352930A (ja) 1999-12-03 2006-10-04 電力増幅器および電力増幅器を動作させる方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006273123A Pending JP2006352930A (ja) 1999-12-03 2006-10-04 電力増幅器および電力増幅器を動作させる方法

Country Status (5)

Country Link
US (1) US6791411B1 (ja)
EP (1) EP1245078B9 (ja)
JP (2) JP3916463B2 (ja)
DE (1) DE50015320D1 (ja)
WO (1) WO2001041300A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958650B1 (en) 2003-05-14 2005-10-25 Marvell International Ltd. Push-pull buffer/amplifier
JP6263936B2 (ja) 2013-10-03 2018-01-24 富士通株式会社 増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1328016A (fr) * 1961-06-09 1963-05-24 Telefunken Patent Dispositif de protection contre les surcharges pour transistors de puissance d'amplificateurs en push-pull de type beta, notamment ceux de la technique des transmissions
CH554616A (de) * 1973-01-24 1974-09-30 Patelhold Patentverwertung Schaltungsanordnung zur u be-kompensation bei gegentakt ab-verstaerkern.
US4384217A (en) * 1981-05-11 1983-05-17 Bell Telephone Laboratories, Incorporated Temperature stabilized voltage reference circuit
JPS5912609A (ja) * 1982-07-12 1984-01-23 Toshiba Corp Depp増幅装置
US4590437A (en) 1984-04-27 1986-05-20 Gte Laboratories Incorporated High frequency amplifier
US5164679A (en) * 1992-01-08 1992-11-17 Harris Corporation AC power amplifier having current limit control
US5929502A (en) * 1992-01-16 1999-07-27 Harris Corporation Level shifter stage with punch through diode
US5623228A (en) * 1993-05-17 1997-04-22 Dan Inbar Non-linear feedback network providing a linear transfer function
US5856760A (en) * 1996-11-07 1999-01-05 Raytheon Company Overdrive protection clamp scheme for feedback amplifiers
US6563381B1 (en) * 2001-12-04 2003-05-13 Linear Technology Corporation Circuits and methods for extending the input common mode voltage range of JFET op-amps

Also Published As

Publication number Publication date
JP2006352930A (ja) 2006-12-28
JP3916463B2 (ja) 2007-05-16
EP1245078A1 (de) 2002-10-02
DE50015320D1 (de) 2008-10-02
US6791411B1 (en) 2004-09-14
EP1245078B9 (de) 2009-08-12
EP1245078B1 (de) 2008-08-20
WO2001041300A1 (de) 2001-06-07

Similar Documents

Publication Publication Date Title
US5343164A (en) Operational amplifier circuit with slew rate enhancement
US7368992B2 (en) Load-invariant amplifier
JP2003514478A (ja) 増幅器
Mahmoudidaryan et al. Wideband hybrid envelope tracking modulator with hysteretic-controlled three-level switching converter and slew-rate enhanced linear amplifier
JP2000505972A (ja) 高入力インピーダンスと高電力効率を有する線形高周波増幅器
JPH02162812A (ja) 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器
JPH0322723B2 (ja)
US7332968B2 (en) Amplifier circuit having an impedance-controllable bias-boosting circuit
US6657496B2 (en) Amplifier circuit with regenerative biasing
US4451800A (en) Input bias adjustment circuit for amplifier
JP2003516081A (ja) 電力増幅器および電力増幅器を動作させる方法
JP4083573B2 (ja) 高周波増幅装置
JP5129260B2 (ja) アダプティブフィードバックカスコード
SE526386C2 (sv) Spänning-till-strömomvandlare och förfarande för att omvandla
US7170337B2 (en) Low voltage wide ratio current mirror
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
JP2003046347A (ja) 高出力増幅器
JPS622722B2 (ja)
JP3850799B2 (ja) 可調増幅器に対して指数的な先行歪みを与えるための回路構造
KR100434432B1 (ko) Pvt 변화에 둔감한 저전압 고속용 셀프-오실레이터
US20030042981A1 (en) Low-voltage class-AB output stage amplifier
RU2298282C2 (ru) Двухтактный усилитель мощности
JP2002252528A (ja) 高速セトリング時間をベース電流で補償した、改良されたab級の高速入力ステージ
JP2520219Y2 (ja) 電力増幅器
US6933785B2 (en) Common mode bias control loop for output stages

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050804

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070206

R150 Certificate of patent or registration of utility model

Ref document number: 3916463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees