JP5129260B2 - アダプティブフィードバックカスコード - Google Patents

アダプティブフィードバックカスコード Download PDF

Info

Publication number
JP5129260B2
JP5129260B2 JP2009535788A JP2009535788A JP5129260B2 JP 5129260 B2 JP5129260 B2 JP 5129260B2 JP 2009535788 A JP2009535788 A JP 2009535788A JP 2009535788 A JP2009535788 A JP 2009535788A JP 5129260 B2 JP5129260 B2 JP 5129260B2
Authority
JP
Japan
Prior art keywords
voltage
control
terminal
current
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009535788A
Other languages
English (en)
Other versions
JP2010509822A (ja
Inventor
ベルトルト ゾルンホファー ジェンス
Original Assignee
ケンブリッジ シリコン ラジオ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケンブリッジ シリコン ラジオ リミテッド filed Critical ケンブリッジ シリコン ラジオ リミテッド
Publication of JP2010509822A publication Critical patent/JP2010509822A/ja
Application granted granted Critical
Publication of JP5129260B2 publication Critical patent/JP5129260B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

本発明は、2つの並列電流路に実質的に同一の電流を流すカレントミラーに関する。特に、本発明は、2つのトランジスタを有するカレントミラーであって、各トランジスタのアクティブ端子間の電圧を他のトランジスタのアクティブ端子間の電圧降下とほぼ同一に維持することが望ましいカレントミラーに関する。
トランジスタは、一般に3つの端子、即ち2つのアクティブ端子と1つの制御端子を有する電荷制御型デバイスである。2つのアクティブ端子間の伝導度は電荷キャリアの利用率に依存し、典型的には制御端子に供給される電圧により制御される。主に2種類のトランジスタ、即ち電界効果トランジスタ(FET)とバイポーラ接合トランジスタ(BJT)がある。各タイプのトランジスタの動作は僅かに相違する。FETの場合には、トランジスタのアクティブ端子間を流れる電流は主としてそのゲート−ソース端子間の電圧により制御される。これは電圧をトランジスタの制御端子(ゲート)に供給することによって達成できる。制御端子により引き出される電流は一般に無視できる。BJTの場合には、トランジスタは一般にそのコレクタ−エミッタダイオードを導通させるためにそのベース−エミッタ接合を順方向にバイアスする必要がある。これは、典型的には、電圧をトランジスタの制御端子(ベース)に供給することによって達成される。その後、アクティブ端子間を流れる電流は制御端子に流入する電流の多数倍になる(即ちベース−エミッタ間関数)。
トランジスタはしばしば電流発生デバイスとして使用される。図1はBJTトランジスタを用いて形成された電流発生器を示す。電流発生器はFETトランジスタを用いて同様に形成することができる。トランジスタ101は負荷102と電源104との間に接続される。トランジスタがその制御入力105から正しくバイアスされていれば、トランジスタはそのアクティブ端子間に電流を伝導する。つまり、トランジスタは負荷を電源に接続する回路に電流を流すことができる。トランジスタのアクティブ端子間を流れる電流は電源103により設定されるバイアス電圧によって決まる。図示の例では、トランジスタはBJTであるため、トランジスタのアクティブ端子間を流れる電流はトランジスタの制御端子とアクティブ端子との間を流れる電流によっても決まる。それゆえ、トランジスタが正しくバイアスされていれば、一定の電流が負荷102を経て流れる。
図1のトランジスタのベース−エミッタ接合間に一定電圧を維持することは、図2に示すように、そのベース−エミッタ間に接続されたダイオードを用いることによって容易に達成できる。ダイオード203は、トランジスタのベース−エミッタ接合のためのバイアス電圧を設定する。ダイオードを流れる電流が(例えば抵抗206の抵抗値を調整することによって)増大する場合には、ダイオード両端間の電圧も増大し、これはトランジスタのベース−エミッタ接合のバイアスも増大する。さらに、これはトランジスタのコレクタ−エミッタ接合を流れる電流も増大する。ダイオードのPN接合とトランジスタのベース−エミッタ接合が良好に適合する場合には、トランジスタのエミッタを流れる電流は如何なる瞬時においてもダイオードを流れる電流に厳密に等しくなる。典型的なBJTトランジスタの場合には、任意の瞬時におけるコレクタ電流はエミッタ電流に大体等しくなる。それゆえ、抵抗206の値を変化させると、ダイオードを流れる電流と負荷を流れる電流の両方が変化する。トランジスタにより発生される電流はダイオードを流れる電流を鏡のように映すものとなる(以後このような効果を「ミラー」効果という)。
所望の「ミラー」効果を達成するためには、ダイオード及びトランジスタのPN接合をできるだけ厳密に適合させる必要がある。これを達成する1つの方法は、図3に示すように、第1のトランジスタのバイアスを設定するために第2のトランジスタを用いるものである。この回路では、トランジスタ301はそのベース接続305を介してトランジスタ303と同一にバイアスされる。両トランジスタが良好に適合する場合には、それぞれのエミッタ−コレクタ接合は如何なる瞬時にも大体同一の電流を流す。それゆえ、トランジスタ301を経て負荷302に定電流を供給することができ、この電流の値は抵抗306の抵抗値によって設定される。
理想的な電流源は負荷の状態と無関係に一定の出力電流を供給する。しかし、実際にはトランジスタは無限大の出力インピーダンスを持たないので、出力電流は出力電圧とともに変化しやすい。この問題の1つの解決方法はカスコード接続を用いることである。FETカスコードの一例を図4に示す。図4は、トランジスタ402により供給される電流シンクを示す。この電流シンクは一定の電流をグラウンドに「引く」ものである。シンク電流はバイアス抵抗403によりトランジスタのゲート−ソース端子間に供給されるバイアスによって決まる。しかし、シンク電流はドレイン−ソース端子間の電圧降下によっても影響される。つまり、トランジスタ402はグラウンドに接続されるので、シンク電流はトランジスタ402のドレイン端子で経験される電圧に依存して変化する。図4に示す回路では、この電圧は他のトランジスタ401により一定に維持される。このトランジスタは、トランジスタ402より大きな最大電流容量を有するものが選択されるため、このトランジスタはトランジスタ402がどのようなシンク電流をグラウンドに引いてもその電流を収容することができる。トランジスタ401はトランジスタ402により設定される一定のシンク電流をトランジスタ402のドレイン端子へと通す。それゆえ、トランジスタ401のゲート−ソース電圧は、トランジスタ401のドレイン−ソース接合がこの電流を伝導するのに十分でなければならない。所要のゲート−ソース電圧はトランジスタ402のドレインの電圧レベルを有効に設定する。それゆえ、トランジスタ402は一定のドレイン−ソース電圧を経験し、トランジスタ401に接続された如何なる負荷とも無関係に、一定の電流をシンクし続けることができる。
カスコード配置は、トランジスタのアクティブ端子間の電圧を異なる負荷状態と無関係に一定に維持するために、図3に示すようなカレントミラー内に有利に組み込むことができる。
カレントミラーの一つの有利な使用は差動増幅器の利得を増大させることにある。このような増幅器は図5に示されている。図5において、BJTと503及び504が差動増幅器を構成する。一方のトランジスタのベースが増幅器の反転入力を構成し、他方のトランジスタのベースが増幅器の非反転入力を構成する。多くの場合、定電流源を増幅器トランジスタの共通電極に設け、いわゆる「ロングテールペア」増幅器を構成することができる。図5において、トランジスタ501及び502はカレントミラーを構成する。カレントミラーは増幅器入力トランジスタのコレクタ負荷として作用し、高い実行コレクタ負荷抵抗を提供し、増幅器の利得を増大する。
図6には図5の回路の折り返しMOSFET型差動増幅器が示されている。この回路のコアはトランジスタ603,604及び605を含む差動増幅器で、その全体が601に示されている。増幅器入力トランジスタ603,604の各々のドレイン端子は、その全体が602に示されているカレントミラーに接続される。カレントミラーはトランジスタ606,607及びバイアストランジスタ608,609により構成される。回路の出力は出力ノード610に供給される。
図6に示す回路の欠点は、外部負荷が出力ノードに接続されると、トランジスタ606のドレイン端子に電圧変動が生じる点にある。その結果、トランジスタ606のドレイン−ソース電圧が負荷に依存してトランジスタ607のドレイン−ソース電圧と相違し、2つの電流路の各々に異なる電流が発生することになる。この不一致は差動増幅器に出力に歪みを生じする。
一例として、図6に示す差動増幅器は線形レギュレータの帰還路に適切に使用できる。線形レギュレータの典型的な回路が図7に示されている。線形レギュレータは、ノード704に供給される調整されてない入力電圧から、一定の出力電圧をノード705に発生するように動作する。この電圧調整は、差動増幅器702によって出力電圧の一部分を基準電圧701と比較する帰還ループにより達成される。差動増幅器の出力は、増幅器を出力電圧に接続される負荷から分離するパストランジスタ703に供給される。差動増幅器からの出力はパストランジスタの制御端子に入力され、従ってパストランジスタのアクティブ端子間を流れる電流を制御する。線形レギュレータの出力電圧は、基準電圧701と、出力電圧の一部分を基準電圧と比較できるように分圧器を構成する抵抗706及び707とにより設定される。
図7に示す回路を図6に示す差動増幅器で実現する場合の問題点は、パストランジスタの制御端子の電圧がレギュレータの負荷電流とともに変化する傾向があることである。ダイオード接続トランジスタ607のドレイン−ソース電圧はバイアス電流とトランジスタ自体の寸法とにより決まる。ミラートランジスタ606のドレイン−ソース電圧は出力ノード610の出力電圧により決まる。従って、パストランジスタの制御端子で経験される電圧変化はミラートランジスタ606のドレイン−ソース電圧も変化せしめる。トランジスタ606,607のドレイン−ソース電圧間の不一致はオフセットを導入する。線形レギュレータの負荷により出力ノード610に導入される電圧変化のために、この不一致は負荷電流依存性になり、歪みを導入し、レギュレータの負荷調整を悪化させる。
従って、2つの電流路の各々により発生される電流の負荷依存歪みの問題を解決できる改良されたカレントミラーが必要とされている。
本発明の第1の実施の形態によれば、2つの並列電流路に実質的に等しい電流を発生するカレントミラーであって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーが提供され、前記カレントミラーは、その第1アクティブ端子が第1の電圧を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧を受け取り、その制御端子が制御電圧を受け取るように構成された第1のスイッチングデバイスと、その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように接続された第2のスイッチングデバイスと、その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続された電圧制御デバイスであって、前記可変電圧を表わす制御信号を受信し、前記第2のスイッチングデバイスのアクティブ端子間電圧と前記第1のスイッチングデバイスのアクティブ端子間電圧との差がほぼ一定に維持されるように、前記入力端子の電圧を前記制御信号に依存して変化させる電圧制御デバイスとを具える。
前記電圧制御デバイスは、好ましくは出力端子を具え、その出力端子がほぼ一定の電圧を受け取るように構成するのが好ましい。第1及び第2のスイッチングデバイスのそれぞれの制御端子はほぼ一定の電圧を受け取るように構成することができる。
前記電圧制御デバイスは、出力端子と、その入力端子と出力端子との間を流れる電流を制御する制御入力端子とを具え、この制御入力端子が前記制御信号を受信するように構成するのが好ましい。
前記第2のスイッチングデバイスは、その制御入力端子がほぼ一定の電圧に接続されると、その第1及び第2アクティブ端子間にほぼ一定の電流を流すように構成することができ、前記電圧制御デバイスは、その入力端子の電圧を前記制御信号に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成する。前記電圧制御デバイスは、その入力端子とその制御入力端子との間の電圧差が前記電流を流すのに十分な値に維持されるように、その入力端子の電圧を変化させるように構成するのが好ましい。
前記電圧制御デバイスは、その第1アクティブ端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続され、その第2アクティブ端子がほぼ一定の電圧を受け取るように接続され、その制御端子が前記制御信号を受信して前記第1及び第2アクティブ端子間を流れる電流を前記制御信号に依存して制御するように構成された第3のスイッチングデバイスとすることができる。
前記カレントミラーは、前記制御信号を発生する制御信号発生デバイスも具えることができ、該制御信号発生デバイスは、前記可変電圧を受け取るように接続された制御入力端子と、前記電圧制御デバイスの制御入力端子に接続された出力端子を有する。前記制御信号発生デバイスは、前記第1の電圧を受け取るように配置された入力端子を具え、その制御入力端子の電圧に応じてその入力端子と出力端子との間に電流を流すことができるように構成するのが好ましい。
前記カレントミラーは、前記制御信号発生デバイスと直列に接続された電流発生器を具え、この電流発生器の入力端子は前記制御信号発生デバイスの出力端子に接続されており、この電流発生器はほぼ一定の電流を発生するように構成され、前記制御信号発生デバイスはその出力端子の電圧を前記可変電圧に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成される。
前記制御信号発生デバイスは、その出力端子とその制御入力端子との間の電圧差が前記電流発生デバイスにより発生される電流をその入力及び出力端子間に流すのに十分な値に維持されるように、その出力端子の電圧を変化させるように構成するのが好ましい。
前記カレントミラーは、その第2アクティブ端子が前記第1の電圧を受け取るように配置され、その第1アクティブ端子が前記制御信号を前記電圧制御デバイスに出力するように配置され、その制御端子が前記可変電圧を受け取るように配置された第4のスイッチングデバイスを具えることができる。
前記スイッチングデバイスの各々はトランジスタとするのが好ましく、電界効果トランジスタとすることができる。
前記電圧制御デバイスは、前記第2のスイッチングデバイスのアクティブ端子間電圧が常に前記第1のスイッチングデバイスのアクティブ端子間電圧にほぼ等しくなるようにその出力端子の電圧を変化するように構成することができる。
本発明の第2の実施の形態によれば、2つの並列電流路に実質的に等しい電流を発生するカレントミラーであって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーを具える増幅器が提供され、前記カレントミラーは、その第1アクティブ端子が第1の電圧を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧を受け取り、その制御端子が制御電圧を受け取るように構成された第1のスイッチングデバイスと、その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように接続された第2のスイッチングデバイスと、前記第2のスイッチングデバイスに接続された電圧制御デバイスであって、その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続され、且つ前記可変電圧を表わす制御信号を受信し、前記第2のスイッチングデバイスのアクティブ端子間電圧と前記第1のスイッチングデバイスのアクティブ端子間電圧との差がほぼ一定に維持されるように前記入力端子の電圧を前記制御信号に依存して変化させる電圧制御デバイスとを具える。
前記増幅器は、好ましくは前記可変電圧を発生するように構成された回路を具える。
前記増幅器は線形レギュレータの一部を構成し、前記第1のスイッチングデバイスの第2アクティブ端子がパススイッチングデバイスの制御入力端子に接続されているものとし得る。
本発明を一例として添付図面を参照して以下に説明する。
典型的な定電流源を示す。 バイアスがダイオードで与えられるカレントミラーを示す。 バイアスがダイオード接続トランジスタにより与えられるカレントミラーを示す。 カスコード電流源を示す。 電流源を含む差動増幅器を示す。 折り返しカレントミラーを含むロングテールペア差動増幅器を示す。 その帰還ループ内に差動増幅器を含む線形レギュレータを示す。 本発明の一実施例によるカレントミラーを示す。 本発明の実施例によるカレントミラーを含む差動増幅器を示す。 本発明の実施例によるアダプティブフィードバックカスコードを有する回路を該アダプティブフィードバックカスコードを含まない回路と比較したシミュレーション結果を示す。
本発明の実施例は、ダイオード接続トランジスタのアクティブ端子に電圧制御デバイスが接続されたカレントミラーを実現することによって上述した問題を解決している。この電圧制御デバイスは、制御信号を受信してそのノードの1つの電圧をこの制御信号に応じて変化させるように構成される。この可変電圧が発生される電圧制御デバイスのノードは一方のミラートランジスタのアクティブ端子の1つに接続され、このアクティブ端子が他方のミラートランジスタが受けるのと同じ電圧変化を経験するようにする。このようにすると、ミラートランジスタのそれぞれのアクティブ端子間電圧の差をほぼ一定に維持することができる。換言すれば、同じ電圧変化が各ミラートランジスタのアクティブ端子間に見られる。
図8は、本発明の一実施例によるカレントミラーを示す。本例では、ミラートランジスタ801,802は両方とも第1電圧V1に接続されたアクティブ端子を有する。第1トランジスタ801の第2アクティブ端子は第2電圧V2に接続される。第2トランジスタ802の第2アクティブ端子は電圧制御デバイス803の入力端子に接続される。電圧制御デバイスは制御信号804を制御入力端子に受信する。電圧制御デバイスは、その入力端子(トランジスタ802に接続された端子)の電圧を制御信号に応じて変化させるように構成され、これによりデバイスはトランジスタ802のアクティブ端子間の電圧を、この電圧とトランジスタ801のアクティブ端子間の電圧との差がほぼ一定に維持されるように変化させることができる。
図8はFETトランジスタを用いる本発明の一実施例を示す。これは一例にすぎず、本発明はBJTとを用いるカレントミラーにも有利に実施することができることを理解されたい。
本発明の好適実施例によるカレントミラーは、線形性を改善するために有利である。カレントミラー内のミラートランジスタのアクティブ端子間電圧の不一致を回路の出力電圧と殆ど無関係にすることもできる。ミラートランジスタのアクティブ端子間電圧の差を、一方のトランジスタが受けるかもしれない電圧変化にもかかわらず、ほぼ一定に維持することによって、カレントミラーの2つの電流路間の如何なる電流の不一致も出力回路の負荷と無関係に維持することができるため、負荷依存歪みを有効に低減でき、除去することさえできる。
本発明の一実施例によれば、ミラートランジスタのそれそれのアクティブ端子間電圧をほぼ同一に維持することができ、即ちその結果として、任意の瞬時における図8のトランジスタ802のアクティブ端子間電圧がトランジスタ801のアクティブ端子間電圧にほぼ等しくなる。両電圧を同一に維持することはシステマティックオフセットを低減する追加の利点を有する。
本発明の実施例によるカレントミラーの特定の例について説明する。これは一例にすぎず、本発明は、1つのスイッチングデバイスのアクティブ端子間電圧を、この電圧が他のスイッチングデバイスのアクティブ端子間電圧と同一の変化を示すように変化させる電圧制御デバイスを含む任意のカレントミラーを含むものと理解されたい。
電圧制御ユニットは、第2トランジスタ802が接続される入力端子の電圧に依存して電流を流すデバイスによって適切に実現できる。電流の流れは電圧制御デバイスの制御入力端子と第2トランジスタが接続される入力端子との間の電圧差に依存するのが好ましい。このように、電圧制御デバイスがその入力端子と出力端子との間にトランジスタ802により発生される一定の電流を流さなければならない場合には、電圧制御デバイスは、一定の電流を流することができる所要の電圧差をその制御及び入力端子間に維持するために、その入力端子の電圧を可変制御信号に応答して変化させなければならない。従って、電圧制御デバイスは(以下に特定の例について説明するように)トランジスタにより適切に実現できる。
電圧制御デバイスにより受信される制御信号804は単にトランジスタ801が受けている可変電圧(例えばV2)とすることができる。あるいは、制御信号を発生する制御信号発生デバイスを設けてもよい。
本発明の実施例によるカレントミラーの特定の実装を、カレントミラーが差動増幅器に組み込まれている特定の実装について以下に記載する。これは一例にすぎず、本発明の実施例によるカレントミラーは特定の用途に限定されず、多くの様々な用途に有利に使用することができる。
本発明の特定の実施例による差動増幅器が図9に示されている。図9は前と同様に差動増幅器901、カレントミラー902及び制御信号発生デバイス903を示す。カレントミラー902は図6に示すものに類似するが、追加のトランジスタ910を含む。トランジスタ910はミラートランジスタ905と直列に接続される。トランジスタ910はこの実装では電圧制御デバイスを提供し、ミラートランジスタ905のドレインの電圧PLD_CASをそのゲートの制御信号PCASに応答して変化させるように動作する。両ミラートランジスタ904,905のゲートはトランジスタ910のドレインに接続されるため、ミラートランジスタのゲートの電圧は、トランジスタ905の寸法と、バイアストランジスタ911及び909により設定される電流とによって設定される。トランジスタ910は、そのドレインとソースとの間にほぼ一定の電流を通すことにより図4に示すカスコードと同様に作用する。しかし、トランジスタ910の場合には、そのゲートに供給される電圧は一定でない。その代わりに、このトランジスタのゲートの電圧はPCASにより供給され、この電圧は出力ノード914の電圧に依存して変化する。よって、トランジスタ910は、そのゲート−ソース電圧をバイアストランジスタ911により発生される一定の電流を通すために必要なレベルに維持するために、そのゲート入力端子における制御信号が電圧変化するにつれてそのソース端子の電圧レベルを変化しなければならない。こうして、トランジスタ910はミラートランジスタ905のドレイン−ソース接合間の電圧変化をミラートランジスタ904のドレイン−ソース接合間の電圧変化とほぼ同一に維持する。
図9の制御信号発生デバイスは電圧制御トランジスタ910のゲートのために適切な制御信号を発生するように動作する。図9において、この機能はトランジスタ913とトランジスタ912の組み合わせで達成される。トランジスタ912は定電流源を提供するため、制御信号発生デバイスはカスコード配置により与えられる。カスコード電圧PCASはトランジスタ913により発生され、トランジスタ913はそのソース電圧をトランジスタ912により発生される定電流を通すために必要な一定値に維持するように変化しなければならないので、カスコード電圧PCASは制御トランジスタ910のゲートへの制御信号を与える。
好ましくは、電圧制御デバイス及び制御信号発生デバイスのために使用されるトランジスタのパラメータは、電圧PLD_CASが如何なる瞬時にも出力ノード914の電圧にほぼ等しくなるように選択すべきである。ミラートランジスタ904,905のゲートに供給される電圧は一定に維持するのが好ましい。
図10のシミュレーション結果は、図9に示す回路は図6に示す回路と比較して大きく低減された出力電圧依存性を有することを示している。
図9に示す回路は、ミラートランジスタのアクティブ端子間の電圧不一致が出力電圧に殆ど依存しないようにされているために有利である。この回路を線形レギュレータの帰還ループに使用すると、この不一致はレギュレータ負荷電流と無関係になり、従って負荷調整が改善される。
カレントミラーを図9に示すアダプティブフィードバックカスコード回路なしで使用する場合には、両ミラートランジスタ間のドレイン−ソース電圧変化をすべての可能な負荷電流に亘って比較的小さく維持するために、線形レギュレータのパスデバイスを極めて大きくする必要があるため、負荷調整要件を満足させることができない。本発明の実施例によるアダプティブフィードバックカスコード回路を使用することにより、負荷調整が大幅に改善される。また、所定の負荷調整要件に対して、所定のパスデバイスを流れる最大負荷電流を増大することができる。更なるオプションとして、所定の最大負荷電流に対して、パスデバイスのサイズを縮小することができる。
他の応用において、本発明の実施例によるアダプティブフィードバックカスコード回路は、慣例のカレントミラーのミラートランジスタのアクティブ端子間電圧の不一致の信号依存変化により導入される歪みを低減するために使用することができる。
アダプティブフィードバックカスコードはMOSFETトランジスタを用いて実現するのが好ましい。しかし、JFET又はBJTを用いることもできる。カスコードはNMOS入力段を用いて実現することも、PMOS入力段を用いて実現することもできる。同じ原理が図9に示す回路においてもあてはまるが、デバイスタイプは反転され、配置は逆さまになる。
出願人は、ここに記載された個々の構成要件及び2つ以上のこれらの構成要件の任意の組み合わせを、ここに記載された問題を解決するかどうかとは関係なく、また請求の範囲を限定することなく、本明細書に基づいて当業者が実施できる程度に開示している。出願人は、本発明の特徴は個々の構成要件又は構成要件の組み合わせで構成できることを示している。以上の記載を考慮すれば、本発明の範囲内において種々の変更が可能であること当業者に明らかである。

Claims (16)

  1. 2つの並列電流路に実質的に等しい電流を発生するカレントミラー(902)であって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーにおいて、前記カレントミラーは、
    その第1アクティブ端子が第1の電圧(PSUP1V8)を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧(IOUT)を受け取り、その制御端子が制御電圧(PLD)を受け取るように配置された第1のスイッチングデバイス(904)と、
    その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように配置された第2のスイッチングデバイス(905)と、
    その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続された電圧制御デバイス(910)と
    を備え、前記電圧制御デバイス(910)は前記可変電圧を表わす制御信号(PCAS)を受信し、前記第2のスイッチングデバイスのアクティブ端子間の電圧と前記第1のスイッチングデバイスのアクティブ端子間の電圧との差がほぼ一定に維持されるように、前記入力端子の電圧を前記制御信号に依存して変化させるように配置されており
    前記制御信号を発生する制御信号発生デバイス(903)を具え、該制御信号発生デバイスは、その第2アクティブ端子が前記第1の電圧を受け取るように配置され、その第1アクティブ端子が前記制御信号を前記電圧制御デバイスに出力するように配置され、その制御端子が前記可変電圧を受け取るように配置された第4のスイッチングデバイス(913)を具え、該第4のスイッチングデバイスはトランジスタであることを特徴とするカレントミラー。
  2. 前記電圧制御デバイスは出力端子を具え、その出力端子がほぼ一定の電圧を受け取るように配置されていることを特徴とする請求項1記載のカレントミラー。
  3. 前記第1及び第2のスイッチングデバイスのそれぞれの制御端子がほぼ一定の電圧を受け取るように配置されていることを特徴とする請求項2記載のカレントミラー。
  4. 前記電圧制御デバイスは、出力端子と、その入力端子と出力端子との間を流れる電流を制御する制御入力端子とを具え、前記制御入力端子が前記制御信号を受信するように配置されていることを特徴とする請求項1−3の何れかに記載のカレントミラー。
  5. 前記第2のスイッチングデバイスは、その制御入力端子がほぼ一定の電圧に接続されるとき、その第1及び第2アクティブ端子間にほぼ一定の電流を流すように構成され、前記電圧制御デバイスは、その入力端子の電圧を前記制御信号に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成されていることを特徴とする請求項4記載のカレントミラー。
  6. 前記電圧制御デバイスは、その入力端子とその制御入力端子との間の電圧差が前記電流を流すのに十分な値に維持されるように、その入力端子の電圧を変化させるように構成されていることを特徴とする請求項5記載のカレントミラー。
  7. 前記電圧制御デバイスは、その第1アクティブ端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続され、その第2アクティブ端子がほぼ一定の電圧を受け取るように配置され、その制御端子が前記制御信号を受信して前記第1及び第2アクティブ端子間を流れる電流を前記制御信号に依存して制御するように構成された第3のスイッチングデバイス(910)であることを特徴とする請求項2−6の何れかに記載のカレントミラー。
  8. 前記制御信号発生デバイスは、その制御入力端子の電圧に応じてその入力端子と出力端子との間に電流を流すことができるように構成されていることを特徴とする請求項1−7の何れかに記載のカレントミラー。
  9. 前記カレントミラーは、前記制御信号発生デバイスと直列に接続された電流発生器を具え、該電流発生器の入力端子は前記制御信号発生デバイスの出力端子に接続され、前記電流発生器はほぼ一定の電流を発生するように構成され、前記制御信号発生デバイスはその出力端子の電圧を前記可変電圧に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成されていることを特徴とする請求項8記載のカレントミラー。
  10. 前記制御信号発生デバイスは、その出力端子とその制御入力端子との間の電圧差が前記電流発生器により発生される電流をその入力及び出力端子間に流すのに十分な値に維持されるように、その出力端子の電圧を変化させるように構成されていることを特徴とする請求項9記載のカレントミラー。
  11. 前記スイッチングデバイスの各々はトランジスタであることを特徴とする請求項1−10の何れかに記載のカレントミラー。
  12. 前記スイッチングトランジスタの各々は電界効果トランジスタであることを特徴とする請求項1−11の何れかに記載のカレントミラー。
  13. 前記電圧制御デバイスは、前記第2のスイッチングデバイスのアクティブ端子間電圧が常に前記第1のスイッチングデバイスのアクティブ端子間電圧にほぼ等しくなるようにその出力端子の電圧を変化するように構成されていることを特徴とする請求項1−12の何れかに記載のカレントミラー。
  14. 2つの並列電流路に実質的に等しい電流を発生するカレントミラー(902)であって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーを具える増幅器において、前記カレントミラーは、
    その第1アクティブ端子が第1の電圧(PSUP1V8)を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧(IOUT)を受け取り、その制御端子が制御電圧(PLD)を受け取るように配置された第1のスイッチングデバイス(904)と、
    その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように配置された第2のスイッチングデバイス(905)と、
    その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続された電圧制御デバイス(910)であって、前記可変電圧を表わす制御信号(PCAS)を受信し、前記第2のスイッチングデバイスのアクティブ端子間電圧と前記第1のスイッチングデバイスのアクティブ端子間電圧との差がほぼ一定に維持されるように前記入力端子の電圧を前記制御信号に依存して変化させる電圧制御デバイスと、
    前記可変電圧を受信するように配置された制御入力端子、前記第1の電圧を受け取るように配置された入力端子及び前記電圧制御デバイスの制御入力端子に接続された出力端子を有するトランジスタを具え、前記制御信号を発生する制御信号発生デバイス(903)と、
    前記制御信号を発生する制御信号発生デバイス(903)であって、その第2アクティブ端子が前記第1の電圧を受け取るように配置され、その第1アクティブ端子が前記制御信号を前記電圧制御デバイスに出力するように配置され、その制御端子が前記可変電圧を受け取るように配置された第4のスイッチングデバイス(913)を具える制御信号発生デバイス(903)と、
    を具え、前記第4のスイッチングデバイスはトランジスタであることを特徴とする増幅器。
  15. 前記増幅器は、前記可変電圧(901)を発生するように構成された回路を具えることを特徴とする請求項14記載の増幅器。
  16. 前記増幅器は線形レギュレータの一部を構成し、前記第1のスイッチングデバイスの第2アクティブ端子がパススイッチングデバイス(703)の制御入力端子に接続されていることを特徴とする請求項14又は15記載の増幅器。
JP2009535788A 2006-11-13 2007-11-06 アダプティブフィードバックカスコード Expired - Fee Related JP5129260B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0622616A GB0622616D0 (en) 2006-11-13 2006-11-13 Adaptive feedback cascode
GB0622616.1 2006-11-13
PCT/GB2007/004219 WO2008059205A1 (en) 2006-11-13 2007-11-06 Adaptive feedback cascode

Publications (2)

Publication Number Publication Date
JP2010509822A JP2010509822A (ja) 2010-03-25
JP5129260B2 true JP5129260B2 (ja) 2013-01-30

Family

ID=37594846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009535788A Expired - Fee Related JP5129260B2 (ja) 2006-11-13 2007-11-06 アダプティブフィードバックカスコード

Country Status (5)

Country Link
US (1) US8884604B2 (ja)
EP (1) EP2080077A1 (ja)
JP (1) JP5129260B2 (ja)
GB (1) GB0622616D0 (ja)
WO (1) WO2008059205A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10054974B1 (en) * 2017-04-06 2018-08-21 Globalfoundries Inc. Current mirror devices using cascode with back-gate bias
TWI633408B (zh) * 2017-08-17 2018-08-21 力晶科技股份有限公司 穩壓輸出裝置
CN115632620B (zh) * 2022-12-22 2023-04-07 成都嘉纳海威科技有限责任公司 一种三通道放大滤波多功能芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283907A (ja) 1990-03-30 1991-12-13 Nec Corp 電圧フォロワ回路
US5835994A (en) * 1994-06-30 1998-11-10 Adams; William John Cascode current mirror with increased output voltage swing
US5525927A (en) * 1995-02-06 1996-06-11 Texas Instruments Incorporated MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage
US6075407A (en) * 1997-02-28 2000-06-13 Intel Corporation Low power digital CMOS compatible bandgap reference
US6300833B1 (en) * 1999-12-26 2001-10-09 Semiconductor Components Industries Llc DC gain enhancement for operational amplifiers
US6522111B2 (en) * 2001-01-26 2003-02-18 Linfinity Microelectronics Linear voltage regulator using adaptive biasing
JP2003177829A (ja) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd レギュレータ回路
JP2003177289A (ja) 2001-12-12 2003-06-27 Minebea Co Ltd 光軸調整機構、光軸調整機構付き偏光ビームスプリッタ、及び光軸調整機構の調整方法
JP2004011057A (ja) 2002-06-07 2004-01-15 Nof Corp サイズ剤組成物
JP3790506B2 (ja) * 2002-09-19 2006-06-28 松下電器産業株式会社 基準電圧発生回路
EP1439444A1 (en) 2003-01-16 2004-07-21 Dialog Semiconductor GmbH Low drop out voltage regulator having a cascode structure
JP2004342676A (ja) 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 半導体ウエハ検査方法および半導体ウエハ検査装置
JP5657853B2 (ja) * 2007-10-02 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 定電流源回路

Also Published As

Publication number Publication date
EP2080077A1 (en) 2009-07-22
US8884604B2 (en) 2014-11-11
US20100148870A1 (en) 2010-06-17
GB0622616D0 (en) 2006-12-20
WO2008059205A1 (en) 2008-05-22
JP2010509822A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
JP3549302B2 (ja) 同相電圧安定度を有するオフセットコンパレータ
CN110716602B (zh) 用于电压调节器的极点-零点跟踪补偿网络
JP2843832B2 (ja) 演算増幅器回路
JP4950622B2 (ja) 温度補償低電圧基準回路
KR101241378B1 (ko) 기준 바이어스 발생 회로
US20060114065A1 (en) High linearity digital variable gain amplifier
US5422563A (en) Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device
US5475343A (en) Class AB complementary output stage
JPH08234850A (ja) 入力電圧調整用集積回路および電圧源調整方法
US5847556A (en) Precision current source
US9310825B2 (en) Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
KR100781139B1 (ko) 출력 스테이지 및 증폭기 제어 루프
KR20020035324A (ko) 차동 증폭기
US6362682B2 (en) Common-mode feedback circuit and method
US20070152741A1 (en) Cmos bandgap reference circuit
US6774666B1 (en) Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations
JP5129260B2 (ja) アダプティブフィードバックカスコード
JP2005018783A (ja) 一定の基準電流を発生させるための電流源
US20050253645A1 (en) Current output stages
US10261538B2 (en) Standard voltage circuit and semiconductor integrated circuit
US6031424A (en) Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops
US6140868A (en) Master tuning circuit for adjusting a slave transistor to follow a master resistor
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
US7161432B2 (en) Current mirror with low headroom requirement
US7012465B2 (en) Low-voltage class-AB output stage amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Ref document number: 5129260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees