JP5129260B2 - アダプティブフィードバックカスコード - Google Patents
アダプティブフィードバックカスコード Download PDFInfo
- Publication number
- JP5129260B2 JP5129260B2 JP2009535788A JP2009535788A JP5129260B2 JP 5129260 B2 JP5129260 B2 JP 5129260B2 JP 2009535788 A JP2009535788 A JP 2009535788A JP 2009535788 A JP2009535788 A JP 2009535788A JP 5129260 B2 JP5129260 B2 JP 5129260B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- terminal
- current
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
Claims (16)
- 2つの並列電流路に実質的に等しい電流を発生するカレントミラー(902)であって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーにおいて、前記カレントミラーは、
その第1アクティブ端子が第1の電圧(PSUP1V8)を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧(IOUT)を受け取り、その制御端子が制御電圧(PLD)を受け取るように配置された第1のスイッチングデバイス(904)と、
その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように配置された第2のスイッチングデバイス(905)と、
その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続された電圧制御デバイス(910)と、
を備え、前記電圧制御デバイス(910)は前記可変電圧を表わす制御信号(PCAS)を受信し、前記第2のスイッチングデバイスのアクティブ端子間の電圧と前記第1のスイッチングデバイスのアクティブ端子間の電圧との差がほぼ一定に維持されるように、前記入力端子の電圧を前記制御信号に依存して変化させるように配置されており、
前記制御信号を発生する制御信号発生デバイス(903)を具え、該制御信号発生デバイスは、その第2アクティブ端子が前記第1の電圧を受け取るように配置され、その第1アクティブ端子が前記制御信号を前記電圧制御デバイスに出力するように配置され、その制御端子が前記可変電圧を受け取るように配置された第4のスイッチングデバイス(913)を具え、該第4のスイッチングデバイスはトランジスタであることを特徴とするカレントミラー。 - 前記電圧制御デバイスは出力端子を具え、その出力端子がほぼ一定の電圧を受け取るように配置されていることを特徴とする請求項1記載のカレントミラー。
- 前記第1及び第2のスイッチングデバイスのそれぞれの制御端子がほぼ一定の電圧を受け取るように配置されていることを特徴とする請求項2記載のカレントミラー。
- 前記電圧制御デバイスは、出力端子と、その入力端子と出力端子との間を流れる電流を制御する制御入力端子とを具え、前記制御入力端子が前記制御信号を受信するように配置されていることを特徴とする請求項1−3の何れかに記載のカレントミラー。
- 前記第2のスイッチングデバイスは、その制御入力端子がほぼ一定の電圧に接続されるとき、その第1及び第2アクティブ端子間にほぼ一定の電流を流すように構成され、前記電圧制御デバイスは、その入力端子の電圧を前記制御信号に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成されていることを特徴とする請求項4記載のカレントミラー。
- 前記電圧制御デバイスは、その入力端子とその制御入力端子との間の電圧差が前記電流を流すのに十分な値に維持されるように、その入力端子の電圧を変化させるように構成されていることを特徴とする請求項5記載のカレントミラー。
- 前記電圧制御デバイスは、その第1アクティブ端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続され、その第2アクティブ端子がほぼ一定の電圧を受け取るように配置され、その制御端子が前記制御信号を受信して前記第1及び第2アクティブ端子間を流れる電流を前記制御信号に依存して制御するように構成された第3のスイッチングデバイス(910)であることを特徴とする請求項2−6の何れかに記載のカレントミラー。
- 前記制御信号発生デバイスは、その制御入力端子の電圧に応じてその入力端子と出力端子との間に電流を流すことができるように構成されていることを特徴とする請求項1−7の何れかに記載のカレントミラー。
- 前記カレントミラーは、前記制御信号発生デバイスと直列に接続された電流発生器を具え、該電流発生器の入力端子は前記制御信号発生デバイスの出力端子に接続され、前記電流発生器はほぼ一定の電流を発生するように構成され、前記制御信号発生デバイスはその出力端子の電圧を前記可変電圧に依存して変化させることによってその入力及び出力端子間に前記電流を流すことができるように構成されていることを特徴とする請求項8記載のカレントミラー。
- 前記制御信号発生デバイスは、その出力端子とその制御入力端子との間の電圧差が前記電流発生器により発生される電流をその入力及び出力端子間に流すのに十分な値に維持されるように、その出力端子の電圧を変化させるように構成されていることを特徴とする請求項9記載のカレントミラー。
- 前記スイッチングデバイスの各々はトランジスタであることを特徴とする請求項1−10の何れかに記載のカレントミラー。
- 前記スイッチングトランジスタの各々は電界効果トランジスタであることを特徴とする請求項1−11の何れかに記載のカレントミラー。
- 前記電圧制御デバイスは、前記第2のスイッチングデバイスのアクティブ端子間電圧が常に前記第1のスイッチングデバイスのアクティブ端子間電圧にほぼ等しくなるようにその出力端子の電圧を変化するように構成されていることを特徴とする請求項1−12の何れかに記載のカレントミラー。
- 2つの並列電流路に実質的に等しい電流を発生するカレントミラー(902)であって、各電流路がスイッチングデバイスを具え、各スイッチングデバイスが第1及び第2アクティブ端子と、第1及び第2アクティブ端子間を流れる電流を制御する制御端子とを具えるカレントミラーを具える増幅器において、前記カレントミラーは、
その第1アクティブ端子が第1の電圧(PSUP1V8)を受け取り、その第2アクティブ端子が前記第1の電圧と無関係に変化する可変電圧(IOUT)を受け取り、その制御端子が制御電圧(PLD)を受け取るように配置された第1のスイッチングデバイス(904)と、
その第1アクティブ端子が前記第1の電圧を受け取り、その制御端子が前記制御電圧を受け取るように配置された第2のスイッチングデバイス(905)と、
その入力端子が前記第2のスイッチングデバイスの第2アクティブ端子に接続された電圧制御デバイス(910)であって、前記可変電圧を表わす制御信号(PCAS)を受信し、前記第2のスイッチングデバイスのアクティブ端子間電圧と前記第1のスイッチングデバイスのアクティブ端子間電圧との差がほぼ一定に維持されるように前記入力端子の電圧を前記制御信号に依存して変化させる電圧制御デバイスと、
前記可変電圧を受信するように配置された制御入力端子、前記第1の電圧を受け取るように配置された入力端子及び前記電圧制御デバイスの制御入力端子に接続された出力端子を有するトランジスタを具え、前記制御信号を発生する制御信号発生デバイス(903)と、
前記制御信号を発生する制御信号発生デバイス(903)であって、その第2アクティブ端子が前記第1の電圧を受け取るように配置され、その第1アクティブ端子が前記制御信号を前記電圧制御デバイスに出力するように配置され、その制御端子が前記可変電圧を受け取るように配置された第4のスイッチングデバイス(913)を具える制御信号発生デバイス(903)と、
を具え、前記第4のスイッチングデバイスはトランジスタであることを特徴とする増幅器。 - 前記増幅器は、前記可変電圧(901)を発生するように構成された回路を具えることを特徴とする請求項14記載の増幅器。
- 前記増幅器は線形レギュレータの一部を構成し、前記第1のスイッチングデバイスの第2アクティブ端子がパススイッチングデバイス(703)の制御入力端子に接続されていることを特徴とする請求項14又は15記載の増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0622616A GB0622616D0 (en) | 2006-11-13 | 2006-11-13 | Adaptive feedback cascode |
GB0622616.1 | 2006-11-13 | ||
PCT/GB2007/004219 WO2008059205A1 (en) | 2006-11-13 | 2007-11-06 | Adaptive feedback cascode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010509822A JP2010509822A (ja) | 2010-03-25 |
JP5129260B2 true JP5129260B2 (ja) | 2013-01-30 |
Family
ID=37594846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009535788A Expired - Fee Related JP5129260B2 (ja) | 2006-11-13 | 2007-11-06 | アダプティブフィードバックカスコード |
Country Status (5)
Country | Link |
---|---|
US (1) | US8884604B2 (ja) |
EP (1) | EP2080077A1 (ja) |
JP (1) | JP5129260B2 (ja) |
GB (1) | GB0622616D0 (ja) |
WO (1) | WO2008059205A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10054974B1 (en) * | 2017-04-06 | 2018-08-21 | Globalfoundries Inc. | Current mirror devices using cascode with back-gate bias |
TWI633408B (zh) * | 2017-08-17 | 2018-08-21 | 力晶科技股份有限公司 | 穩壓輸出裝置 |
CN115632620B (zh) * | 2022-12-22 | 2023-04-07 | 成都嘉纳海威科技有限责任公司 | 一种三通道放大滤波多功能芯片 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283907A (ja) | 1990-03-30 | 1991-12-13 | Nec Corp | 電圧フォロワ回路 |
US5835994A (en) * | 1994-06-30 | 1998-11-10 | Adams; William John | Cascode current mirror with increased output voltage swing |
US5525927A (en) * | 1995-02-06 | 1996-06-11 | Texas Instruments Incorporated | MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage |
US6075407A (en) * | 1997-02-28 | 2000-06-13 | Intel Corporation | Low power digital CMOS compatible bandgap reference |
US6300833B1 (en) * | 1999-12-26 | 2001-10-09 | Semiconductor Components Industries Llc | DC gain enhancement for operational amplifiers |
US6522111B2 (en) * | 2001-01-26 | 2003-02-18 | Linfinity Microelectronics | Linear voltage regulator using adaptive biasing |
JP2003177829A (ja) * | 2001-12-10 | 2003-06-27 | Fuji Electric Co Ltd | レギュレータ回路 |
JP2003177289A (ja) | 2001-12-12 | 2003-06-27 | Minebea Co Ltd | 光軸調整機構、光軸調整機構付き偏光ビームスプリッタ、及び光軸調整機構の調整方法 |
JP2004011057A (ja) | 2002-06-07 | 2004-01-15 | Nof Corp | サイズ剤組成物 |
JP3790506B2 (ja) * | 2002-09-19 | 2006-06-28 | 松下電器産業株式会社 | 基準電圧発生回路 |
EP1439444A1 (en) | 2003-01-16 | 2004-07-21 | Dialog Semiconductor GmbH | Low drop out voltage regulator having a cascode structure |
JP2004342676A (ja) | 2003-05-13 | 2004-12-02 | Matsushita Electric Ind Co Ltd | 半導体ウエハ検査方法および半導体ウエハ検査装置 |
JP5657853B2 (ja) * | 2007-10-02 | 2015-01-21 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 定電流源回路 |
-
2006
- 2006-11-13 GB GB0622616A patent/GB0622616D0/en not_active Ceased
-
2007
- 2007-11-06 JP JP2009535788A patent/JP5129260B2/ja not_active Expired - Fee Related
- 2007-11-06 US US12/514,071 patent/US8884604B2/en not_active Expired - Fee Related
- 2007-11-06 WO PCT/GB2007/004219 patent/WO2008059205A1/en active Application Filing
- 2007-11-06 EP EP07824455A patent/EP2080077A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2080077A1 (en) | 2009-07-22 |
US8884604B2 (en) | 2014-11-11 |
US20100148870A1 (en) | 2010-06-17 |
GB0622616D0 (en) | 2006-12-20 |
WO2008059205A1 (en) | 2008-05-22 |
JP2010509822A (ja) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3549302B2 (ja) | 同相電圧安定度を有するオフセットコンパレータ | |
CN110716602B (zh) | 用于电压调节器的极点-零点跟踪补偿网络 | |
JP2843832B2 (ja) | 演算増幅器回路 | |
JP4950622B2 (ja) | 温度補償低電圧基準回路 | |
KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
US20060114065A1 (en) | High linearity digital variable gain amplifier | |
US5422563A (en) | Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device | |
US5475343A (en) | Class AB complementary output stage | |
JPH08234850A (ja) | 入力電圧調整用集積回路および電圧源調整方法 | |
US5847556A (en) | Precision current source | |
US9310825B2 (en) | Stable voltage reference circuits with compensation for non-negligible input current and methods thereof | |
KR100781139B1 (ko) | 출력 스테이지 및 증폭기 제어 루프 | |
KR20020035324A (ko) | 차동 증폭기 | |
US6362682B2 (en) | Common-mode feedback circuit and method | |
US20070152741A1 (en) | Cmos bandgap reference circuit | |
US6774666B1 (en) | Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations | |
JP5129260B2 (ja) | アダプティブフィードバックカスコード | |
JP2005018783A (ja) | 一定の基準電流を発生させるための電流源 | |
US20050253645A1 (en) | Current output stages | |
US10261538B2 (en) | Standard voltage circuit and semiconductor integrated circuit | |
US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
US6140868A (en) | Master tuning circuit for adjusting a slave transistor to follow a master resistor | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
US7161432B2 (en) | Current mirror with low headroom requirement | |
US7012465B2 (en) | Low-voltage class-AB output stage amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5129260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |