JP4083573B2 - 高周波増幅装置 - Google Patents
高周波増幅装置 Download PDFInfo
- Publication number
- JP4083573B2 JP4083573B2 JP2002535251A JP2002535251A JP4083573B2 JP 4083573 B2 JP4083573 B2 JP 4083573B2 JP 2002535251 A JP2002535251 A JP 2002535251A JP 2002535251 A JP2002535251 A JP 2002535251A JP 4083573 B2 JP4083573 B2 JP 4083573B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar transistor
- terminal
- npn bipolar
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【0001】
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に用いられる高周波増幅装置に関するものである。
【背景技術】
【0002】
一般にBJT、HBT等のNPNバイポーラトランジスタを用いた高周波増幅器においては、高出力、高効率を得るためにベース電圧を定電圧で印加する定電圧バイアス回路が用いられる。定電流でベースバイアスを印加した場合には、高周波の入力電力が増加した場合に整流電流が発生すると定電流を維持するためにベース電圧が降下する。そのため、入力電力が大きくなると、B級動作に急速に近づくために飽和電力が小さくなり、高出力、高効率を得ることができない。一方、定電圧でベースバイアスを印加した場合には、ベース電圧は降下することはないため、バイアス級は変化せず、定電流バイアスの場合と比較して大きな飽和出力電力と高効率を得ることができる。したがって、入力電力が増加することによって、ベース電流が増加しても、ベース電圧が低下しないような定電圧バイアス回路が必要となる。
【0003】
図1は例えば「アナログICの機能回路設計入門 回路シミュレータSPICEを用いたIC設計法」(青木英彦著、CQ出版社、1992年9月20日発行、P74)に示されたベース電流補償カレントミラー回路を定電圧バイアス回路に用いた場合の高周波増幅装置を示す回路図である。
【0004】
図において、1はBJT、HBT等のNPNバイポーラトランジスタを増幅素子として用いた高周波増幅器、2はその高周波増幅器1にベースバイアス電圧を供給する定電圧バイアス回路である。
【0005】
高周波増幅器1において、3はBJT、HBT等のNPNバイポーラトランジスタ、4はそのNPNバイポーラトランジスタ3のエミッタ端子に接続されたグランド、5は高周波信号入力端子、6は高周波信号出力端子、7はベースバイアス端子、8はコレクタバイアス端子である。
【0006】
また、定電圧バイアス回路2において、11は高周波増幅器1のNPNバイポーラトランジスタ3と共にカレントミラーを構成するBJT、HBT等のNPNバイポーラトランジスタであり、そのベース端子がベースバイアス端子7に接続され、そのエミッタ端子がグランド4に接続されたものである。12はベース電流補償用のBJT、HBT等のNPNバイポーラトランジスタであり、そのベース端子がNPNバイポーラトランジスタ11のコレクタ端子に接続され、そのエミッタ端子がNPNバイポーラトランジスタ11のベース端子に接続されたものである。13はNPNバイポーラトランジスタ12のコレクタ端子と電源供給端子15との間に接続された抵抗、14はNPNバイポーラトランジスタ12のベース端子と電源供給端子15との間に接続された抵抗である。
【0007】
次に動作について説明する。
高周波信号Pinは、高周波信号入力端子5より高周波増幅器1に入力され、高周波増幅器1で増幅された後、高周波信号出力端子6より出力される。高周波増幅器1のベース電圧Vbおよびベース電流Ibrfは、定電圧バイアス回路2より供給され、高周波増幅器1のコレクタ電流Icrfおよびコレクタ電圧Vcは、コレクタバイアス端子8より供給される。
【0008】
定電圧バイアス回路2において、ベース電圧Vbおよびベース電流Ibrfは、以下のように決定される。ここで、仮に、高周波増幅器1と共にカレントミラーを構成するNPNバイポーラトランジスタ11のサイズを1、高周波増幅器1のNPNバイポーラトランジスタ3のサイズをN、ベース電流補償用のNPNバイポーラトランジスタ12のサイズをMとする。また、これら3つのNPNバイポーラトランジスタ3,11,12は同じ構造のものであるとし、電流増幅率をβとする。さらに、接点電圧Vref、電流Iref、Icdc1、Ibdc1、Icdc2、Iedc2、Ibdc2、Ibrf、Icrf、抵抗Rrefを図1に示すように定義する。
【0009】
定電圧バイアス回路2の電源供給端子15より電源電圧Vpcが印加された場合のカレントミラーの基準電流Irefは、
Iref=(Vpc−2・Vb)/Rref
で与えられる。この基準電流に対して、高周波増幅器1のNPNバイポーラトランジスタ3のコレクタ電流Icrfは、
【数3】
となる。その際に、高周波増幅器1のNPNバイポーラトランジスタ3のベースバイアス電圧Vbは、
Vb=(Vpc−Iref・Rref)/2
に設定される。この際に流れるベース電流Ibrfは次式となる。
Ibrf=Icrf/β
このようにして、定電圧バイアス回路2の出力として、ベース電圧Vb、ベース電流Ibを供給する。
【0010】
従来の高周波増幅装置は、以上のように構成されているので、以下に示すように高周波入力信号Pinが増加され、ベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbなる電圧降下分だけ低下してしまう。従って、高周波入力信号Pinが増加した場合に、高周波増幅器1のバイアス級がB級に近づき、飽和出力電力、効率が低下するという課題がある。以下に、電圧降下ΔVbが発生する動作について説明する。
【0011】
従来の技術において、高周波増幅器1の入力電力が増加し、ΔIbなるベース整流電流が発生し、結果として、定電圧バイアス回路2から出力されるベース電流IbrfがΔIbだけ増加した場合について検討する。ベース電流IbrfがΔIbだけ増加した場合に、ベース電流補償用のNPNバイポーラトランジスタ12のエミッタ電流Iedc2はΔIedc2だけ増加し、カレントミラーを構成するNPNバイポーラトランジスタ11のベース電流Ibdc1はΔIbdc1だけ減少すると、これらの電流の変化量には次式の関係がある。
ΔIb=ΔIedc2+ΔIbdc1
【0012】
次に、カレントミラーを構成するNPNバイポーラトランジスタ11のベース電流Icdc1の変化量ΔIcdc1は、
ΔIcdc1=−β・ΔIbdc1
となる。ここで、基準電流Irefは、ほぼ一定であるとすると、ベース電流補償用のNPNバイポーラトランジスタ12のベース電流Ibdc2の変化量ΔIbdc2は、
ΔIbdc2=−ΔIcdc1=β・ΔIbdc1
となる。従って、ベース電流補償用のバイポーラトランジスタ12のエミッタ電流Iedc2の変化量ΔIedc2は、
ΔIedc2=(1+β)・ΔIbdc2
=β・(1+β)・ΔIbdc1
となる。よって、
ΔIb=ΔIedc2+ΔIbdc1
=ΔIbdc1・{1+β・(1+β)}
=ΔIbdc1・(1+β+β2)
より、ΔIbdc1は次式となる。
【数4】
【0013】
その際のカレントミラーを構成するNPNバイポーラトランジスタ11の電圧降下、すなわち出力電圧Vbの電圧降下ΔVbは以下の式となる。
【数5】
但し、nは補正係数、kはボルツマン係数、Tは絶対温度、qは電荷、Isは飽和電流である。
【0014】
以上より、上述の従来の技術の高周波増幅装置においては、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbなる電圧降下を生じ、その結果として、高周波入力信号Pinが増加した場合に、高周波増幅器1のバイアス級がB級に近づき、飽和出力電力、効率が低下するという課題があった。
【0015】
この発明は上記のような課題を解決するためになされたもので、高周波入力信号が増加してベース整流電流が発生しても、高効率を維持することができる高周波増幅装置を得ることを目的とする。
【発明の開示】
【0016】
この発明に係る高周波増幅装置は、第1のNPNバイポーラトランジスタを増幅素子とした高周波増幅器と、高周波増幅器のベースバイアス端子に直接に接続され、高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、定電圧バイアス回路は、第1のNPNバイポーラトランジスタとベース端子同士が接続され、該第1のNPNバイポーラトランジスタと共にカレントミラーを構成する第2のNPNバイポーラトランジスタと、ベース端子が第2のNPNバイポーラトランジスタのコレクタ端子に接続され、エミッタ端子が該第2のNPNバイポーラトランジスタのベース端子に接続され、第1および第2のNPNバイポーラトランジスタからなるカレントミラーのベース電流を補償する第3のNPNバイポーラトランジスタと、ベース端子およびコレクタ端子が共に第3のNPNバイポーラトランジスタのコレクタ端子に接続された第1のPNPバイポーラトランジスタと、コレクタ端子が第3のNPNバイポーラトランジスタのベース端子に接続され、第1のPNPバイポーラトランジスタとベース端子同士が接続され、該第1のPNPバイポーラトランジスタと共に、第3のNPNバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第2のNPNバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第2のPNPバイポーラトランジスタと、第1のPNPバイポーラトランジスタのエミッタ端子と電源供給端子との間に挿入された第1の抵抗と、第2のPNPバイポーラトランジスタのエミッタ端子と電源供給端子との間に挿入された第2の抵抗と、当該定電圧バイアス回路を起動する起動回路とを備え、第1および第2のPNPバイポーラトランジスタのサイズ比を、高周波増幅器の高周波入力信号が増加してベース整流電流が発生した際に高周波増幅器に供給するベースバイアス電圧に電圧降下が生じないように条件式を満たす値に設定したものである。
このことによって、高周波入力信号が増加してベース整流電流が発生した際に、高周波増幅器に供給するベースバイアス電圧の電圧降下を抑圧することができ、その結果として、高周波入力信号が増加した場合に高周波増幅器のバイアス級がA級に近づき、飽和出力電力、効率を増加することができる効果がある。
【0017】
この発明に係る高周波増幅装置は、第1のNPNバイポーラトランジスタを増幅素子とした高周波増幅器と、高周波増幅器のベースバイアス端子に直接に接続され、高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、定電圧バイアス回路は、第1のNPNバイポーラトランジスタとベース端子同士が接続され、該第1のNPNバイポーラトランジスタと共にカレントミラーを構成する第2の NPNバイポーラトランジスタと、ベース端子が第2のNPNバイポーラトランジスタのコレクタ端子に接続され、エミッタ端子が該第2のNPNバイポーラトランジスタのベース端子に接続され、第1および上記第2のNPNバイポーラトランジスタからなるカレントミラーのベース電流を補償する第3のNPNバイポーラトランジスタと、ゲート端子およびドレイン端子が共に第3のNPNバイポーラトランジスタのコレクタ端子に接続された第1のPMOSトランジスタと、ドレイン端子が第3のNPNバイポーラトランジスタのベース端子に接続され、第1のPMOSトランジスタとゲート端子同士が接続され、該第1のPMOSトランジスタと共に、第3のNPNバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第2のNPNバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第2のPMOSトランジスタと、第1のPMOSトランジスタのソース端子と電源供給端子との間に挿入された第1の抵抗と、第2のPMOSトランジスタのソース端子と電源供給端子との間に挿入された第2の抵抗と、当該定電圧バイアス回路を起動する起動回路とを備え、第1および第2のPMOSトランジスタのサイズ比を、高周波増幅器の高周波入力信号が増加してベース整流電流が発生した際に高周波増幅器に供給するベースバイアス電圧に電圧降下が生じないように条件式を満たす値に設定したものである。
このことによって、高周波入力信号が増加してベース整流電流が発生した際に、高周波増幅器に供給するベースバイアス電圧の電圧降下を抑圧することができ、その結果として、高周波入力信号が増加した場合に高周波増幅器のバイアス級がA級に近づき、飽和出力電力、効率を増加することができる効果がある。
【発明を実施するための最良の形態】
【0018】
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態1.
図2はこの発明の実施の形態1による高周波増幅装置を示す回路図であり、図において、1はBJT、HBT等のNPNバイポーラトランジスタを増幅素子として用いた高周波増幅器、2はその高周波増幅器1にベースバイアス電圧を供給する定電圧バイアス回路である。
【0019】
高周波増幅器1において、3はBJT、HBT等のNPNバイポーラトランジスタ(第1のNPNバイポーラトランジスタ)、4はそのNPNバイポーラトランジスタ3のエミッタ端子に接続されたグランド、5は高周波信号入力端子、6は高周波信号出力端子、7はベースバイアス端子、8はコレクタバイアス端子である。
【0020】
また、定電圧バイアス回路2において、11は高周波増幅器1のNPNバイポーラトランジスタ3と共にカレントミラーを構成するBJT、HBT等のNPNバイポーラトランジスタ(第2のNPNバイポーラトランジスタ)であり、そのベース端子がベースバイアス端子7に接続され、そのエミッタ端子がグランド4に接続されたものである。12はベース電流補償用のBJT、HBT等のNPNバイポーラトランジスタ(第3のNPNバイポーラトランジスタ)であり、そのベース端子がNPNバイポーラトランジスタ11のコレクタ端子に接続され、そのエミッタ端子がNPNバイポーラトランジスタ11のベース端子に接続されたものである。
【0021】
さらに、20はNPNバイポーラトランジスタ12のコレクタ電流を基準電流とし、かつ、NPNバイポーラトランジスタ11のコレクタ電流を決定するカレントミラー、21,22はそのカレントミラーを構成するBJT、HBT等のPNPバイポーラトランジスタ(第1および第2のPNPバイポーラトランジスタ)であり、PNPバイポーラトランジスタ21,22のベース端子同士が接続され、かつ、PNPバイポーラトランジスタ21のベース端子とコレクタ端子が共にNPNバイポーラトランジスタ12のコレクタ端子に接続され、PNPバイポーラトランジスタ22のコレクタ端子は、NPNバイポーラトランジスタ12のベース端子に接続されたものである。
【0022】
13はPNPバイポーラトランジスタ21のエミッタ端子と電源供給端子15との間に接続された抵抗(第1の抵抗)、14はPNPバイポーラトランジスタ22のエミッタ端子と電源供給端子15との間に接続された抵抗(第2の抵抗)、41はPNPバイポーラトランジスタ22のコレクタ端子と電源供給端子15との間に接続された抵抗、42は抵抗41で構成された起動回路である。
【0023】
次に動作について説明する。
高周波信号Pinは、高周波信号入力端子5より高周波増幅器1に入力され、その高周波増幅器1で増幅された後、高周波信号出力端子6より出力される。ベース電圧Vbおよびベース電流Ibrfは、定電圧ベースバイアス回路2より供給され、コレクタ電流Icrfおよびコレクタ電圧Vcはコレクタバイアス端子8より供給される。
【0024】
定電圧バイアス回路2においてベース電圧Vbおよびベース電流Ibrfは以下のように決定される。ここで、仮に、高周波増幅器1のNPNバイポーラトランジスタ3と共にカレントミラーを構成するNPNバイポーラトランジスタ11のサイズを1、高周波増幅器1のNPNバイポーラトランジスタ3のサイズをN、ベース電流補償用のNPNバイポーラトランジスタ12のサイズをMとする。また、これら3つのNPNバイポーラトランジスタ3,11,12は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー20を構成するPNPバイポーラトランジスタ21,22のサイズ比を図2に示すように1:Aとし、電流増幅率をβ2とする。さらに、接点電圧Vref、電流Iref、Icdc1、Ibdc1、Icdc2、Iedc2、Ibdc2、Ibrf、Icrf、抵抗Rrefを図2に示すように定義する。
【0025】
定電圧バイアス回路2の電源供給端子15より電源電圧Vpcが印加された場合のNPNバイポーラトランジスタ3,11からなるカレントミラーの基準電流Irefは、PNPバイポーラトランジスタ22のベース−エミッタ間電圧をVbpnpとすると、
Iref=(Vpc−2・Vb−Vbpnp)/Rref
で与えられる。この基準電流Irefに対して、高周波増幅器1のNPNバイポーラトランジスタ3のコレクタ電流Icrfは、
【数6】
となる。その際に、高周波増幅器1のNPNバイポーラトランジスタ3のベースバイアス電圧Vbは、
Vb=(Vpc−Iref・Rref−Vbpnp)/2
に設定される。この際に流れるベース電流Ibrfは次式となる。
Ibrf=Icrf/β
【0026】
このようにして、定電圧バイアス回路2の出力として、ベース電圧Vb、ベース電流Ibを供給する。なお、電源供給端子15より、抵抗41で構成される起動回路42を介して、NPNバイポーラトランジスタ11のコレクタ端子とPNPバイポーラトランジスタ22のコレクタ端子とを接続した点へ起動電圧が供給されることにより、定電圧バイアス回路2は起動する。
【0027】
図2において、高周波増幅器1の入力電力が増加し、ΔIbなるベース整流電流が発生し、結果として、定電圧ベースバイアス回路2から出力されるベース電流IbrfがΔIbだけ増加した場合について検討する。ベース電流IbrfがΔIbだけ増加した場合の各電流の変化量は以下の関係となる。
【0028】
ΔIb=ΔIedc2+ΔIbdc1
ΔIedc2=(1+β)・ΔIbdc2
ΔIcdc2=β・ΔIbdc2
ΔIcdc1=−β・ΔIbdc1
【数7】
ΔIbdc2=ΔIref−ΔIcdc1
【0029】
これより、
ΔIbdc2=ΔIref−ΔIcdc1
【数8】
よって、
【数9】
【0030】
一方、
ΔIb=ΔIedc2+ΔIbdc1
=ΔIbdc1+(1+β)・ΔIbdc2
【数10】
【0031】
その際のカレントミラーを構成するNPNバイポーラトランジスタ11の電圧降下、すなわち出力電圧Vbの電圧降下ΔVbは以下の式となる。
【数11】
但し、nは補正係数、kはボルツマン係数、Tは絶対温度、qは電荷、Isは飽和電流である。
従って、一般的にはβ2+2<A・β2・βとなるので、ΔVb>0となる。
【0032】
以上により、この発明に係わる実施の形態1による高周波増幅装置においては、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbだけ電圧が上昇する。その結果として、高周波入力信号Pinが増加した場合に高周波増幅器1のバイアス級がA級に近づき、飽和出力電力、効率を増加することができる。
【0033】
また、図2の高周波増幅器1のベースバイアス端子7と定電圧バイアス回路2の間に、一般的にはアイソレーションのために抵抗を挿入する場合が多いが、その場合には、抵抗の値によっては、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧Vbを上昇させたり、一定にしたり、減少させたり、調整することが可能となる。また、カレントミラー20を構成するPNPバイポーラトランジスタ21,22のサイズ比Aを調整することにより、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧Vbを上昇させたり、一定にしたり、減少させたり、調整することができる。
【0034】
ただし、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbだけ上昇させた場合には、ベース電圧Vbが増加することにより、高周波増幅器1に流れるベース電流Ibがさらに増加し、それにより、さらにベース電圧Vbが増加するという繰り返しにより発散する可能性がある。そのため、ベースバイアス端子7と定電圧バイアス回路2との間に、一般的に挿入するアイソレーション抵抗、カレントミラー20を構成するPNPバイポーラトランジスタ21,22のサイズ比Aを、電圧降下ΔVbがちょうど0もしくは限りなく0に近い値となるように設計することにより、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧Vbの電圧降下を抑圧し、結果として高出力、高効率を得ることができる。
【0035】
実施の形態2.
図3はこの発明の実施の形態2による高周波増幅装置を示す回路図であり、図において、30はNPNバイポーラトランジスタ12のコレクタ電流を基準電流とし、かつ、NPNバイポーラトランジスタ11のコレクタ電流を決定するカレントミラー、31,32はそのカレントミラーを構成するPMOSトランジスタ(第1および第2のPMOSトランジスタ)であり、PMOSトランジスタ31,32のゲート端子同士が接続され、かつ、PMOSトランジスタ31のゲート端子とドレイン端子が共にNPNバイポーラトランジスタ12のコレクタ端子に接続され、PMOSトランジスタ32のドレイン端子は、NPNバイポーラトランジスタ12のベース端子に接続されたものである。
【0036】
なお、抵抗(第1の抵抗)13は、PMOSトランジスタ31のソース端子と電源供給端子15との間に接続され、抵抗(第2の抵抗)14は、PMOSトランジスタ32のソース端子と電源供給端子15との間に接続され、抵抗41は、PMOSトランジスタ32のドレイン端子と電源供給端子15との間に接続されたものである。また、起動回路42は抵抗41によって構成される。
【0037】
次に動作について説明する。
高周波信号Pinは、高周波信号入力端子5より高周波増幅器1に入力され、その高周波増幅器1で増幅された後、高周波信号出力端子6より出力される。ベース電圧Vbおよびベース電流Ibrfは、定電圧バイアス回路2より供給され、コレクタ電流Icrfおよびコレクタ電圧Vcはコレクタバイアス端子8より供給される。
【0038】
定電圧バイアス回路2においてベース電圧Vbおよびベース電流Ibrfは以下のように決定される。ここで、仮に、高周波増幅器1のNPNバイポーラトランジスタ3と共にカレントミラーを構成するNPNバイポーラトランジスタ11のサイズを1、高周波増幅器1のNPNバイポーラトランジスタ3のサイズをN、ベース電流補償用のNPNバイポーラトランジスタ11のサイズをMとする。また、これら3つのNPNバイポーラトランジスタ3,11,12は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー30を構成するPMOSトランジスタ31,32のサイズ比を図3に示すように1:Bとする。さらに、接点電圧Vref、電流Iref、Icdc1、Ibdc1、Icdc2、Iedc2、Ibdc2、Ibrf、Icrf、抵抗Rrefを図3に示すように定義する。
【0039】
定電圧バイアス回路2の電源供給端子15より電源電圧Vpcが印加された場合のNPNバイポーラトランジスタ3,11からなるカレントミラーの基準電流Irefは、PMOSトランジスタ32のゲート−ソース間電圧をVgsとすると、
Iref=(Vpc−2・Vb−Vgs)/Rref
で与えられる。この基準電流Irefに対して、高周波増幅器1のNPNバイポーラトランジスタ3のコレクタ電流Icrfは、
【数12】
となる。その際に、高周波増幅器1のNPNバイポーラトランジスタ3のベースバイアス電圧Vbは、
Vb=(Vpc−Iref・Rref−Vgs)/2
に設定される。この際に流れるベース電流Ibrfは次式となる。
Ibrf=Icrf/β
【0040】
このようにして、定電圧バイアス回路2の出力として、ベース電圧Vb、ベース電流Ibを供給する。なお、電源供給端子15より、抵抗41で構成される起動回路42を介して、NPNバイポーラトランジスタ11のコレクタ端子とPMOSトランジスタ32のドレイン端子とを接続した点へ起動電圧が供給されることにより、定電圧バイアス回路2は起動する。
【0041】
図3において高周波増幅器1の入力電力が増加し、ΔIbなるベース整流電流が発生し、結果として、定電圧バイアス回路2から出力されるベース電流IbrfがΔIbだけ増加した場合について検討する。ベース電流IbrfがΔIbだけ増加した場合の各電流の変化量は以下の関係となる。
【0042】
ΔIb=ΔIedc2+ΔIbdc1
ΔIedc2=(1+β)・ΔIbdc2
ΔIcdc2=β・ΔIbdc2
ΔIcdc1=−β・ΔIbdc1
ΔIref=B・ΔIcdc2
ΔIbdc2=ΔIref−ΔIcdc1
【0043】
これより、
ΔIbdc2=ΔIref−ΔIcdc1
=B・ΔIcdc2+β・ΔIbdc1
(1−B)・ΔIbdc2=β・ΔIbdc1
よって、
【数13】
【0044】
一方、
ΔIb=ΔIedc2+ΔIbdc1
=ΔIbdc1+(1+β)・ΔIbdc2
【数14】
よって、
【数15】
【0045】
その際のカレントミラーを構成するNPNバイポーラトランジスタ11の電圧降下、すなわち出力電圧Vbの電圧降下ΔVbは以下の式となる。
【数16】
従って、B>1とすれば、ΔVb>0となり、B=1ならば、ΔVb=0、B<1ならば、ΔVb<1となる。
【0046】
以上により、この発明に係わる実施の形態2による高周波増幅装置においては、カレントミラー30のPMOSトランジスタ31,32のサイズ比をB>1とすることで、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbだけ電圧が上昇させることができる。その結果として、高周波入力信号Pinが増加した場合に高周波増幅器1のバイアス級がA級に近づき、飽和出力電力、効率を増加することができる。
【0047】
また、カレントミラー20のPMOSトランジスタ31,32のサイズ比をB=1とすることで、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧Vbの電圧降下を0とすることができる。結果として、高周波入力信号Pinが増加した場合に高周波増幅器1のバイアス級を一定とすることができ、飽和出力電力、効率を増加することができる。
【0048】
このように、カレントミラー30のPMOSトランジスタ31,32のサイズ比Bだけを変えることにより、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧Vbを増加することも、一定にすることも、減少させることもでき、調整することができる。
【0049】
また、図3の高周波増幅器1のベースバイアス端子7と定電圧バイアス回路2との間に、一般的にはアイソレーションのために抵抗を挿入する場合が多い。その場合にも、抵抗による電圧降下分を補償するだけ、カレントミラー30のPMOSトランジスタ31,32のサイズ比Bを大きくすることにより、上述で述べた特性を全て実現することが可能である。
【0050】
但し、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際に、ベース電圧VbがΔVbだけ電圧が上昇させた場合には、ベース電圧Vbが増加することにより、高周波増幅器1に流れるベース電流Ibがさらに増加し、それにより、さらにベース電圧Vbが増加するという繰り返しにより発散する可能性がある。
【0051】
そのため、高周波増幅器1のベースバイアス端子7と定電圧バイアス回路2との間に、一般的に挿入するアイソレーション抵抗とカレントミラー30を構成するPMOSトランジスタ31,32のサイズ比Bを、電圧降下ΔVbがちょうど0もしくは限りなく0に近い値となるように設計することにより、高周波入力信号Pinが増加してベース整流電流ΔIbが発生した際にベース電圧Vbの電圧降下ΔVbを抑圧し、結果として高出力、高効率を得ることができる。
【産業上の利用可能性】
【0052】
以上のように、この発明に係る高周波増幅装置は、カレントミラーを構成するトランジスタのサイズ比を調整することにより、高周波入力信号が増加しベース整流電流が発生した際にベース電圧を調整することができ、衛星通信、地上マイクロ波通信、移動体通信等に用いるのに適している。
【図面の簡単な説明】
【0053】
【図1】 従来の高周波増幅装置を示す回路図である。
【図2】 この発明の実施の形態1による高周波増幅装置を示す回路図である。
【図3】 この発明の実施の形態2による高周波増幅装置を示す回路図である。
Claims (2)
- 第1のNPNバイポーラトランジスタを増幅素子とした高周波増幅器と、上記高周波増幅器のベースバイアス端子に直接に接続され、上記高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、
上記定電圧バイアス回路は、
上記第1のNPNバイポーラトランジスタとベース端子同士が接続され、該第1のNPNバイポーラトランジスタと共にカレントミラーを構成する第2のNPNバイポーラトランジスタと、
ベース端子が上記第2のNPNバイポーラトランジスタのコレクタ端子に接続され、エミッタ端子が該第2のNPNバイポーラトランジスタのベース端子に接続され、上記第1および上記第2のNPNバイポーラトランジスタからなるカレントミラーのベース電流を補償する第3のNPNバイポーラトランジスタと、
ベース端子およびコレクタ端子が共に上記第3のNPNバイポーラトランジスタのコレクタ端子に接続された第1のPNPバイポーラトランジスタと、
コレクタ端子が上記第3のNPNバイポーラトランジスタのベース端子に接続され、上記第1のPNPバイポーラトランジスタとベース端子同士が接続され、該第1のPNPバイポーラトランジスタと共に、上記第3のNPNバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、上記第2のNPNバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第2のPNPバイポーラトランジスタと、
上記第1のPNPバイポーラトランジスタのエミッタ端子と電源供給端子との間に挿入された第1の抵抗と、
上記第2のPNPバイポーラトランジスタのエミッタ端子と電源供給端子との間に挿入された第2の抵抗と、
当該定電圧バイアス回路を起動する起動回路とを備え、
上記第1および第2のPNPバイポーラトランジスタのサイズ比を、上記高周波増幅器の高周波入力信号が増加してベース整流電流が発生した際に上記高周波増幅器に供給するベースバイアス電圧に電圧降下が生じないように以下に示す条件式を満たす値に設定したことを特徴とする高周波増幅装置。
- 第1のNPNバイポーラトランジスタを増幅素子とした高周波増幅器と、上記高周波増幅器のベースバイアス端子に直接に接続され、上記高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、
上記定電圧バイアス回路は、
上記第1のNPNバイポーラトランジスタとベース端子同士が接続され、該第1のNPNバイポーラトランジスタと共にカレントミラーを構成する第2のNPNバイポーラトランジスタと、
ベース端子が上記第2のNPNバイポーラトランジスタのコレクタ端子に接続され、エミッタ端子が該第2のNPNバイポーラトランジスタのベース端子に接続され、上記第1および上記第2のNPNバイポーラトランジスタからなるカレントミラーのベース電流を補償する第3のNPNバイポーラトランジスタと、
ゲート端子およびドレイン端子が共に上記第3のNPNバイポーラトランジスタのコレクタ端子に接続された第1のPMOSトランジスタと、
ドレイン端子が上記第3のNPNバイポーラトランジスタのベース端子に接続され、上記第1のPMOSトランジスタとゲート端子同士が接続され、該第1のPMOSトランジスタと共に、上記第3のNPNバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、上記第2のNPNバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第2のPMOSトランジスタと、
上記第1のPMOSトランジスタのソース端子と電源供給端子との間に挿入された第1の抵抗と、
上記第2のPMOSトランジスタのソース端子と電源供給端子との間に挿入された第2の抵抗と、
当該定電圧バイアス回路を起動する起動回路とを備え、
上記第1および第2のPMOSトランジスタのサイズ比を、上記高周波増幅器の高周波入力信号が増加してベース整流電流が発生した際に上記高周波増幅器に供給するベースバイアス電圧に電圧降下が生じないように以下に示す条件式を満たす値に設定したことを特徴とする高周波増幅装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/007085 WO2002031968A1 (en) | 2000-10-12 | 2000-10-12 | High-frequency amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2002031968A1 JPWO2002031968A1 (ja) | 2004-02-26 |
JP4083573B2 true JP4083573B2 (ja) | 2008-04-30 |
Family
ID=11736583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002535251A Expired - Lifetime JP4083573B2 (ja) | 2000-10-12 | 2000-10-12 | 高周波増幅装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6750720B1 (ja) |
EP (1) | EP1326328B1 (ja) |
JP (1) | JP4083573B2 (ja) |
KR (1) | KR100490819B1 (ja) |
CN (1) | CN1205741C (ja) |
DE (1) | DE60025376T2 (ja) |
WO (1) | WO2002031968A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100521511C (zh) * | 2002-12-09 | 2009-07-29 | Nxp股份有限公司 | 具有扩展威尔逊电流镜自偏置提升电路的放大器电路 |
JP4672320B2 (ja) * | 2004-09-24 | 2011-04-20 | 三菱電機株式会社 | 高周波増幅装置 |
JP2006304178A (ja) * | 2005-04-25 | 2006-11-02 | New Japan Radio Co Ltd | 電力増幅器 |
EP1855379B1 (en) * | 2006-05-12 | 2011-02-09 | STMicroelectronics Srl | Output power control of an RF amplifier |
US8854140B2 (en) * | 2012-12-19 | 2014-10-07 | Raytheon Company | Current mirror with saturated semiconductor resistor |
KR102193622B1 (ko) | 2016-06-29 | 2020-12-22 | 마이크론 테크놀로지, 인크 | 전압 생성 회로 |
US10249348B2 (en) | 2017-07-28 | 2019-04-02 | Micron Technology, Inc. | Apparatuses and methods for generating a voltage in a memory |
CN112532191B (zh) * | 2021-02-10 | 2021-05-14 | 广州慧智微电子有限公司 | 一种功率放大器的功率检测电路及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168473A (ja) | 1987-12-24 | 1989-07-03 | Canon Inc | 画像記録装置 |
JP3098451B2 (ja) | 1997-04-25 | 2000-10-16 | 山形日本電気株式会社 | 増幅回路 |
JP3125723B2 (ja) | 1997-08-18 | 2001-01-22 | 日本電気株式会社 | エミッタ接地増幅回路用バイアス回路 |
US6137347A (en) | 1998-11-04 | 2000-10-24 | Motorola, Ltd. | Mid supply reference generator |
US6417734B1 (en) * | 2000-06-26 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High-frequency amplifier circuit with negative impedance cancellation |
US6486739B1 (en) * | 2001-11-08 | 2002-11-26 | Koninklijke Philips Electronics N.V. | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme |
-
2000
- 2000-10-12 DE DE60025376T patent/DE60025376T2/de not_active Expired - Fee Related
- 2000-10-12 US US10/149,390 patent/US6750720B1/en not_active Expired - Fee Related
- 2000-10-12 WO PCT/JP2000/007085 patent/WO2002031968A1/ja active IP Right Grant
- 2000-10-12 JP JP2002535251A patent/JP4083573B2/ja not_active Expired - Lifetime
- 2000-10-12 KR KR10-2002-7007434A patent/KR100490819B1/ko not_active IP Right Cessation
- 2000-10-12 CN CNB008170614A patent/CN1205741C/zh not_active Expired - Fee Related
- 2000-10-12 EP EP00966443A patent/EP1326328B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6750720B1 (en) | 2004-06-15 |
EP1326328A4 (en) | 2005-02-09 |
DE60025376D1 (de) | 2006-03-30 |
CN1205741C (zh) | 2005-06-08 |
WO2002031968A1 (en) | 2002-04-18 |
EP1326328B1 (en) | 2006-01-04 |
DE60025376T2 (de) | 2006-09-28 |
KR20020067541A (ko) | 2002-08-22 |
JPWO2002031968A1 (ja) | 2004-02-26 |
KR100490819B1 (ko) | 2005-05-24 |
CN1409892A (zh) | 2003-04-09 |
EP1326328A1 (en) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222955B2 (en) | Compensated bandgap | |
EP0942524A2 (en) | Radio frequency amplifiers | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
US6346848B1 (en) | Apparatus and method for generating current linearly dependent on temperature | |
TW200830076A (en) | Voltage reference circuit and method therefor | |
JP4083573B2 (ja) | 高周波増幅装置 | |
JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
EP0969594B1 (en) | A common-mode feedback circuit and method | |
EP0181017B1 (en) | Simulated transistor/diode | |
US6411167B2 (en) | Amplifier output stage | |
JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
US7345526B2 (en) | Linear-in-decibel current generators | |
JP2005123861A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
US20050116778A1 (en) | Integrated preamplifier circuit for detecting a signal current from a photodiode | |
US20050264365A1 (en) | Linearity enhanced amplifier | |
JP2002009559A (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
JP3995943B2 (ja) | バイアス回路 | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
US6292056B1 (en) | Differential amplifier with adjustable common mode output voltage | |
JP2004072250A (ja) | 高周波増幅器 | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
US6407615B2 (en) | Temperature compensation circuit and method of compensating | |
US6741119B1 (en) | Biasing circuitry for generating bias current insensitive to process, temperature and supply voltage variations | |
JPH11261500A (ja) | 低電圧動作可能なrssi回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071101 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4083573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |