JP3916463B2 - 電力増幅器および電力増幅器を動作させる方法 - Google Patents
電力増幅器および電力増幅器を動作させる方法 Download PDFInfo
- Publication number
- JP3916463B2 JP3916463B2 JP2001542458A JP2001542458A JP3916463B2 JP 3916463 B2 JP3916463 B2 JP 3916463B2 JP 2001542458 A JP2001542458 A JP 2001542458A JP 2001542458 A JP2001542458 A JP 2001542458A JP 3916463 B2 JP3916463 B2 JP 3916463B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- power
- resistor
- power transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
本発明は、少なくとも１つのパワートランジスタを備える電力増幅器に関する。
【０００２】
本発明は、さらに、少なくとも１つのパワートランジスタを備える電力増幅器を動作させる方法に関する。
【０００３】
トランジスタ増幅器は、非常に高い周波数でも用いられる。回路を設計する際に、高周波でのトランジスタの特性の他に、素子および配線の高周波特性も考慮され得ることが公知である。従って、高周波回路の場合、トランジスタのすべての複合的４極パラメータが考慮される。
【０００４】
高周波集積電力増幅器（Ｈｏｃｈｆｒｅｑｕｅｎｚ−Ｌｅｉｓｔｕｎｇｓｖｅｒｓｔａｅｒｋｅｒ）を設計する際に、高い耐電圧（ブレークダウン）と高いスイッチング速度（高性能）との間で折衷案を見い出す必要があることが公知である。低い動作電圧で良好な特性を達成すべきことを目的とする場合、高電流増幅率（ｈｏｈｅｎ Ｓｔｒｏｍ−Ｖｅｒｓｔａｅｒｋｕｎｇ）とともに高い遷移周波数が必要とされる。
【０００５】
Ｍ．ＲｉｃｋｅｌｔおよびＨ．−Ｍ．Ｒｅｉｎらの「Ｉｍｐａｃｔ−Ｉｏｎｉｚａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｉｎｓｔａｂｉｌｉｔｉｅｓ ｉｎ Ｈｉｇｈ−Ｓｐｅｅｄ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ａｎｄ ｔｈｅｉｒ Ｉｎｆｌｕｅｎｃｅ ｏｎ ｔｈｅ Ｍａｘｉｍｕｍ Ｕｓａｂｌｅ Ｏｕｔｐｕｔ Ｖｏｌｔａｇｅ」という名称の論文において、バイポーラトランジスタのブレークダウン特性はドーピングおよびトランジスタのコレクタ領域の厚さに依存することが記載される。この論文においては、コレクタ電流Ｉcは、コレクタエミッタ電圧ＶCEの上昇とともに激しく上昇する（ブレークダウン）ことがさらに記載される。
【０００６】
トランジスタにおける零入力電流を調節する回路は、Ｍｅｉｎｋｅ、Ｇｕｎｄｌａｃｈらの「Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ Ｈｏｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ」５．Ａｕｆｌａｇｅ、Ｂｅｒｌｉｎ、Ｓｐｒｉｎｇｅｒ、Ｆ３４〜Ｆ３５ページ、１９９２年から公知である。
【０００７】
さらに、ＤＥ第３５ ８６ ３６８ Ｔ２号から、パワートランジスタを用いた高周波増幅器回路が公知である。これらの公知の増幅器回路において、直列に接続された第１のトランジスタおよび第２のトランジスタによって、直流を伝導する経路が動作電位ソースと基準電位との間に提供される。その結果、ソースの動作電位は直流直列経路に基づいてトランジスタ間にて分けられるので、各トランジスタは直流電力を均等に有する。一方分離された並列する交流信号経路が各トランジスタによって提供され、出力において組み合される。
【０００８】
本発明は、高増幅率を有する、一般的な（ｇａｔｔｕｎｇｓｇｅｍａｅｓｓｅｎ）電力増幅器を提供するという課題に基づく。好適には、本発明による電力増幅器は、可能な限り高い遷移周波数を有する。
【０００９】
本発明により、この課題は、パワートランジスタがブレークダウン領域において動作するように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の１つの出力から運び去るための制御ループ（Ｒｅｇｅｌｋｒｅｉｓ）が提供されるような一般的な電力増幅器が設計されることによって解決される。
【００１０】
本発明は、１つ以上のパワートランジスタを有する電力増幅器を動作させ、パワートランジスタのうちの少なくとも１つがブレークダウン領域に存在することを提供する。ブレークダウン領域は、各パワートランジスタがこのブレークダウン領域によって破壊されないように設計される。
【００１１】
本発明は、コレクタ電流Ｉcの変化度が補助電圧（バイアス電圧）に依存するという事実を利用する。バイアス駆動のソースインピーダンスを変更すること、特に低インピーダンスバイアス駆動によって、コレクタ電流Ｉcの上昇はかなり低減されるので、動作電圧が高い場合でも動作信頼度はかなり向上する。
【００１２】
特に有利なのは、制御ループが少なくとも１つのトランジスタを含むように、パワートランジスタを設計することである。
【００１３】
電力増幅器、またはこの増幅器を動作させる方法の特に有用な実施形態は、制御ループのトランジスタがパワートランジスタと並列に接続されるという点で特徴的である。
【００１４】
特に有利なのは、制御ループが荷電担体の増倍の時定数よりも大きい時定数を有し、少なくとも１つのダイオードとの組合せによってブレークダウン領域における動作信頼度が向上するように電力増幅器を設計、またはこの増幅器を動作させる方法を実行することである。
【００１５】
本発明の目的は、さらに、このトランジスタが一定の動作点Ｉcで動作するように少なくとも１つのトランジスタを動作させる方法を実行することである。
【００１６】
この場合有利なのは、動作点が制御ループによって調節されることである。制御ループのループゲイン（Ｓｃｈｌｅｉｆｅｎｖｅｒｓｔａｅｒｋｕｎｇ）は好適には、より良好な安定性を得るために低く保たれる。高周波数信号により駆動される場合、目的に合わせて、平均の零入力電流の上昇が、便宜上、意識的に可能にされる。その結果、電力増幅器が高周波におけるより効率的に動作することを可能にする。例えば、高周波駆動の際に、平均のベース電圧が例えば２５ｍＶ上昇すると、コレクタ電流は係数２．７だけ上昇する。
【００１７】
本発明のさらなる有利な点、特殊性および有用な実施形態は、従属請求項、および以下における図面を用いた好適な実施形態の説明から明らかになる。
【００１８】
図１において示された回路構成は、好適には、高周波集積電力増幅器の構成要素である。回路構成は、複数のパワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４を有する。パワートランジスタの数は可変であり、目的に合わせて、達成されるべき電力増幅率に適合される。
【００１９】
パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、ブレークダウン領域において動作され得るように接続される。零入力電流は、パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４のブレークダウン特性とはあまり関係がない。
【００２０】
パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、好適には、高増幅率および高いスイッチング速度を有する高速バイポーラトランジスタである。パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、低いブレークダウン電圧を有する。
【００２１】
以下において、図１において示された回路構成を用いて、荷電担体が適度に増加する範囲でトランジスタが動作する好適な動作方法が示される。回路構成は、荷電担体が適度に増加する動作範囲において安定度および信頼度が向上するように設計される。
【００２２】
パワートランジスタＴ１およびＴ２は、制御ループによって零入力電流が調節されるドライバ段を形成する。制御ループは、トランジスタＴ７、Ｔ８を有する演算増幅器Ｕ１を含む。制御ループは、さらに、さらなるトランジスタＴ５を含む。このトランジスタは「測定トランジスタ」として動作し、トランジスタＴ１およびＴ２における零入力電流に測定基準を提供する。
【００２３】
本構成は、適切な制御ループを介して、特に少なくとも１つの演算増幅器を含む制御ループを介して安定な動作点ＩC＝ＣＯＮＳＴをもたらす。この演算増幅器は相補的な出力、特にＮＰＮトランジスタＴ７、Ｔ８およびＴ９、Ｔ１０を有するプッシュプル出力を有し、これによってＮＰＮトランジスタＴ７、Ｔ８およびＴ９、Ｔ１０のベースは低インピーダンスを有するように駆動される。その結果、ＶBE＝ｆ（ＶCE）であり、この際、コレクタ電流ＩCは一定である。従って、ＩC＝ＣＯＮＳＴである出力特性曲線（Ａｕｓｇａｎｇｓｋｅｎｎｌｉｎｉｅｎｆｅｌｄ）は、これがＶBE＝ＣＯＮＳＴまたはＩE＝ＣＯＮＳＴである場合よりもＶCEがより高い場合にのみ上方へ向かって曲がる。本発明は、ＩC＝ＣＯＮＳＴを用いて理想的なケースＩE＝０に近づく。従って、本発明は、電力増幅が達成できない駆動条件ＩE＝０を、他はほぼ同じ条件のもとで電力増幅が達成される条件と置換することが提供される。
【００２４】
好適には、回路はダイオードＤ１、Ｄ２を含む。これらのダイオードは、さらに、制御ループの時定数よりも実質的に小さい時定数を有する低い動的な内部抵抗を生じさせ、従って、ブレークダウン領域における動作信頼度を高める。
【００２５】
公称値は制御電流ＩSOLによって予め設定され、この制御電流は、抵抗Ｒ3によって比較電圧に変換される。電流の実効値をパワートランジスタＴ１およびＴ２によって設定するために、トランジスタＴ５はパワートランジスタＴ１およびＴ２と並列に接続される。説明されるケースにおいては、パワートランジスタＴ１およびＴ２を通って流れるコレクタ電流よりも小さいコレクタ電流がトランジスタＴ５を通って流れるように、エミッタ表面積の関係（Ｅｍｉｔｔｅｒｆｌａｅｃｈｅｎｖｅｒｈａｅｌｔｎｉｓｓｅ）が調節される。好適には、ＩC（Ｔ１）＝ＩC（Ｔ２）＝６×ＩC（Ｔ５）である。トランジスタＴ５を通るコレクタ電流ＩC（Ｔ５）は抵抗器Ｒ4において電圧に変換され、公称値と比較される。演算増幅器Ｕ１によって制御ループが閉じられる。
【００２６】
トランジスタＴ１、Ｔ２、Ｔ５はブレークダウン領域において動作されるので、これらのトランジスタの出力特性曲線（図１）は上方へ向かって曲がる。曲率および曲率の開始点（ＶＣＥ）は、折点電圧（Ｋｎｉｅｓｐａｎｎｕｎｇ）（小さいＶＣＥ）の場合、基本的に、ベース駆動の内部インピーダンスおよびコレクタ電流の絶対値に依存する。
【００２７】
Ｔ５はコレクタ線において抵抗器Ｒ４を有し、Ｔ１およびＴ２はこれを有さないので、これらの出力特性曲線は完全に等しくはない（曲率および閾値電圧が異なる）、なぜなら、Ｔ１、Ｔ２、Ｔ５に印加されるコレクタ電圧が同じではないからである。（これはコレクタ線Ｔ１、Ｔ２における抵抗器ＲC＝１／６×Ｒ４によっても達成され得る。しかしながらこれは、電力増幅器の効率を悪化させないために意識的に回避される。）しかしながら、Ｔ５の特性曲線は、Ｔ５のベース線における抵抗器Ｒ１を用いて、Ｔ１、Ｔ２の特性曲線に適合され得る。その結果、トランジスタがブレークダウン（出力特性曲線における曲率の領域）内で動作しているとしても、Ｔ５のＩCは、Ｔ１およびＴ２におけるＩCの正確な測定基準である。
【００２８】
Ｔ１、Ｔ２の駆動ソースの内部インピーダンスが低く、可能な限り０オームになる場合、出力特性曲線の曲率は、より高いＶCEへとシフトされる。従って、特別な演算増幅器Ｕ１を用いることは有用である。このような特別な演算増幅器Ｕ１は、図２において例示的に示される。演算増幅器Ｕ１はプッシュプル出力Ｔ１、Ｔ２を有する。
【００２９】
演算増幅器の主な特徴は、２．５Ｖ以上の低い供給電圧での動作、比較的低い出力インピーダンス、および適切な出力、特にＮＰＮプッシュプル出力である。
【００３０】
Ｔ１、Ｔ２のベースの制御ソースＴ７、Ｔ８の、好適には動的な内部インピーダンスをさらに小さくするために、ダイオードＤ１はＴ１、Ｔ２のベースと並列に、好適には、変圧器の中央タップを介して接続される。これは、安定度をさらに高めるのに役立つ。
【００３１】
出力段Ｔ３、Ｔ４の零入力電流の調節は、ドライバ段Ｔ１、Ｔ２の場合と同じ原理によって行なわれるが、電流は約１０〜２０倍高い。
【００３２】
図１において、基本原理が示された演算増幅器Ｕ１は、図２において詳細が示される。
【００３３】
回路の特性をさらに向上するために、図２ａおよび図２ｂにおいて示された実施形態ではさらなるトランジスタおよび抵抗器が用いられた。
【００３４】
図１におけるＲ３、Ｒ４、Ｔ７、Ｔ８およびＲ５、Ｒ６、Ｔ９、Ｔ１０は、図２におけるＲ１２、Ｒ１６、Ｔ１、Ｔ２に対応する。
【００３５】
図１におけるＴ５、Ｒ１およびＴ６、Ｒ２は、図２におけるＴＭＴおよびＲ２５に対応する。
【００３６】
図１におけるトランジスタＴ１、Ｔ２およびＴ３、Ｔ４は、図２において「記号のついた２重トランジスタ」として（Ｒ２４の右隣）示される。
【００３７】
図１におけるダイオードＤ１およびＤ２は図２においては図示されない。
【００３８】
演算増幅器（ＯＰＶ）は、ＯＰＶ固有の零入力電流を調節するためのスイッチオフが可能な基準回路網を有する。基準回路網は、Ｔ２７、Ｔ２６、Ｔ２５、Ｔ２３、Ｔ２４、Ｔ１５、Ｔ１６、Ｒ６、Ｒ７、Ｒ８を含み、供給電圧（ＶＣＣ）とはあまり関係がない電流ＩCONSTを生成する。基準回路網の回路は従来技術であり、様々な形態で実行され得る。基準回路網は、Ｒ１、Ｒ２、Ｔ３２、Ｔ３１、Ｒ３、Ｔ３０、Ｒ４、Ｔ２８、Ｒ５、Ｔ２９によってスイッチオフされ得る。Ｔ２９は、ＶＣＣとはあまり関係がない電流を提供し、この電流は１．２Ｖのスイッチング閾値（Ｓｃｈａｌｔｓｃｈｗｅｌｌｅ）を有する「パワーダウン」入力によって活性化され得る。Ｔ２９のコレクタ電流は基準回路網のバイアス電流を提供する。ＩCONSTは、Ｔ２１、Ｔ１７、Ｔ１８およびＴ８によってミラー（ｇｅｓｐｉｅｇｅｌｔ）となり、スケーリング（ｓｋａｌｉｅｒｔｅｒ）された形態でさらに使用される。
【００３９】
ＯＰＶの反転入力はＴ１３のベースである。ＯＰＶの非反転入力はＴ１４のベースである。抵抗器Ｒ１２およびＲ１６における比較電圧（Ｉ公称およびＩ実効）は、次に続くＴ１３およびＴ１４のエミッタを介してＯＰＶコアＴ１２およびＴ１１に導かれる。Ｔ１３、Ｔ１４のどちらのエミッタもＩCONST／２の零入力電流を導く。Ｔ１１およびＴ１２のベースにおける入力電圧差に対応して、出力電流はＴ１０のベースに供給される。Ｔ１０は出力トランジスタＴ１のベースを駆動する。Ｔ１の相補的経路はＴ２、Ｒ２０、Ｔ３、Ｒ１９およびＴ４を含む。
【００４０】
ＯＰＶが正の出力電流を供給する場合、Ｔ１は活性である。ＯＰＶが負の出力電流を供給する場合、Ｔ２が活性である。Ｔ３はＴ１に縦続接続される。Ｔ１（およびＴ３）を通る電流が高い場合、Ｔ３におけるＢＥ電圧が高いためにＴ４、従って、Ｔ２（Ｔ２は不活性）のベース電圧が低下する。逆に、Ｔ２は（Ｔ３、Ｔ４を介して）活性になり、Ｔ１は不活性になる。従って、単純な相補的出力Ｔ１、Ｔ２が実現され、この出力はＮＰＮトランジスタのみを含む。Ｔ３の縦続電圧ＵCONSTは回路網Ｔ８、Ｔ５、Ｔ６、Ｔ７、Ｒ２２、Ｒ２３、Ｔ９を用いて生成される。Ｃ２は供給電圧をスイッチオンする際に、Ｔ２がＴ１より先に活性であることを保証する。Ｃ２は、高周波パワートランジスタ（図２におけるＴ１、Ｔ２およびＴ３、Ｔ４）が供給電圧、すなわち「パワーアップ」をスイッチオンする際に破壊されないように守る。
【００４１】
Ｃ１はＯＰＶの周波数補償のために用いられる（従来技術）。Ｒ１８、Ｄ１、Ｄ２は動的応答（ｄｙｎａｍｉｓｃｈｅｓ Ｖｅｒｈａｌｔｅｎ）を向上させる。
【００４２】
Ｒ１７は「パワーダウン」減衰時間を低減する。
【００４３】
Ｒ９、Ｒ１９、Ｃ３、Ｔ２２、Ｒ１１は、公称値プリセットＩ−ＳＯＬＬの簡単な電圧／電流変換器を形成する。制御電圧は「バイアス制御」ピンにおいて供給される。
【００４４】
Ｒ１６によって変更された「測定トランジスタ」ＴＭＴの出力特性曲線は（図２におけるＴ１、Ｔ２およびＴ３、Ｔ４の出力特性曲線と比較して）、Ｒ２５を用いて適合される。
【００４５】
回路は、さらに、さらなる抵抗器Ｒ１０、Ｒ１４、Ｒ１５、Ｒ１７およびトランジスタＴ１９を含む。
【図面の簡単な説明】
【図１】 図１は、零入力電流の調節に関する回路構成である。
【図２】 図２は、低い供給電圧のプッシュプル出力を有する演算増幅器である。
【符号の説明】
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｒ３ 抵抗器
Ｒ４ 抵抗器
Ｒ５ 抵抗器
Ｒ６ 抵抗器
Ｒ８ 抵抗器
Ｒ９ 抵抗器
Ｒ１０ 抵抗器
Ｒ１１ 抵抗器
Ｒ１３ 抵抗器
Ｒ１４ 抵抗器
Ｒ１５ 抵抗器
Ｒ１６ 抵抗器
Ｒ１７ 抵抗器
Ｒ１８ 抵抗器
Ｒ１９ 抵抗器
Ｒ２０ 抵抗器
Ｒ２１ 抵抗器
Ｒ２２ 抵抗器
Ｒ２３ 抵抗器
Ｒ２４ 抵抗器
Ｔ１ トランジスタ
Ｔ２ トランジスタ
Ｔ３ トランジスタ
Ｔ４ トランジスタ
Ｔ５ トランジスタ
Ｔ６ トランジスタ
Ｔ７ トランジスタ
Ｔ８ トランジスタ
Ｔ９ トランジスタ
Ｔ１０ トランジスタ
Ｔ１３ トランジスタ
Ｔ１５ トランジスタ
Ｔ１９ トランジスタ
Ｔ２１ トランジスタ
Ｔ２２ トランジスタ
Ｔ２３ トランジスタ
Ｔ２４ トランジスタ
Ｔ２５ トランジスタ
Ｔ２６ トランジスタ
Ｔ２７ トランジスタ
Ｔ２８ トランジスタ
Ｔ２９ トランジスタ
Ｔ３０ トランジスタ
Ｔ３１ トランジスタ
Ｔ３２ トランジスタ
本発明は、少なくとも１つのパワートランジスタを備える電力増幅器に関する。
【０００２】
本発明は、さらに、少なくとも１つのパワートランジスタを備える電力増幅器を動作させる方法に関する。
【０００３】
トランジスタ増幅器は、非常に高い周波数でも用いられる。回路を設計する際に、高周波でのトランジスタの特性の他に、素子および配線の高周波特性も考慮され得ることが公知である。従って、高周波回路の場合、トランジスタのすべての複合的４極パラメータが考慮される。
【０００４】
高周波集積電力増幅器（Ｈｏｃｈｆｒｅｑｕｅｎｚ−Ｌｅｉｓｔｕｎｇｓｖｅｒｓｔａｅｒｋｅｒ）を設計する際に、高い耐電圧（ブレークダウン）と高いスイッチング速度（高性能）との間で折衷案を見い出す必要があることが公知である。低い動作電圧で良好な特性を達成すべきことを目的とする場合、高電流増幅率（ｈｏｈｅｎ Ｓｔｒｏｍ−Ｖｅｒｓｔａｅｒｋｕｎｇ）とともに高い遷移周波数が必要とされる。
【０００５】
Ｍ．ＲｉｃｋｅｌｔおよびＨ．−Ｍ．Ｒｅｉｎらの「Ｉｍｐａｃｔ−Ｉｏｎｉｚａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｉｎｓｔａｂｉｌｉｔｉｅｓ ｉｎ Ｈｉｇｈ−Ｓｐｅｅｄ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ａｎｄ ｔｈｅｉｒ Ｉｎｆｌｕｅｎｃｅ ｏｎ ｔｈｅ Ｍａｘｉｍｕｍ Ｕｓａｂｌｅ Ｏｕｔｐｕｔ Ｖｏｌｔａｇｅ」という名称の論文において、バイポーラトランジスタのブレークダウン特性はドーピングおよびトランジスタのコレクタ領域の厚さに依存することが記載される。この論文においては、コレクタ電流Ｉcは、コレクタエミッタ電圧ＶCEの上昇とともに激しく上昇する（ブレークダウン）ことがさらに記載される。
【０００６】
トランジスタにおける零入力電流を調節する回路は、Ｍｅｉｎｋｅ、Ｇｕｎｄｌａｃｈらの「Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ Ｈｏｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ」５．Ａｕｆｌａｇｅ、Ｂｅｒｌｉｎ、Ｓｐｒｉｎｇｅｒ、Ｆ３４〜Ｆ３５ページ、１９９２年から公知である。
【０００７】
さらに、ＤＥ第３５ ８６ ３６８ Ｔ２号から、パワートランジスタを用いた高周波増幅器回路が公知である。これらの公知の増幅器回路において、直列に接続された第１のトランジスタおよび第２のトランジスタによって、直流を伝導する経路が動作電位ソースと基準電位との間に提供される。その結果、ソースの動作電位は直流直列経路に基づいてトランジスタ間にて分けられるので、各トランジスタは直流電力を均等に有する。一方分離された並列する交流信号経路が各トランジスタによって提供され、出力において組み合される。
【０００８】
本発明は、高増幅率を有する、一般的な（ｇａｔｔｕｎｇｓｇｅｍａｅｓｓｅｎ）電力増幅器を提供するという課題に基づく。好適には、本発明による電力増幅器は、可能な限り高い遷移周波数を有する。
【０００９】
本発明により、この課題は、パワートランジスタがブレークダウン領域において動作するように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の１つの出力から運び去るための制御ループ（Ｒｅｇｅｌｋｒｅｉｓ）が提供されるような一般的な電力増幅器が設計されることによって解決される。
【００１０】
本発明は、１つ以上のパワートランジスタを有する電力増幅器を動作させ、パワートランジスタのうちの少なくとも１つがブレークダウン領域に存在することを提供する。ブレークダウン領域は、各パワートランジスタがこのブレークダウン領域によって破壊されないように設計される。
【００１１】
本発明は、コレクタ電流Ｉcの変化度が補助電圧（バイアス電圧）に依存するという事実を利用する。バイアス駆動のソースインピーダンスを変更すること、特に低インピーダンスバイアス駆動によって、コレクタ電流Ｉcの上昇はかなり低減されるので、動作電圧が高い場合でも動作信頼度はかなり向上する。
【００１２】
特に有利なのは、制御ループが少なくとも１つのトランジスタを含むように、パワートランジスタを設計することである。
【００１３】
電力増幅器、またはこの増幅器を動作させる方法の特に有用な実施形態は、制御ループのトランジスタがパワートランジスタと並列に接続されるという点で特徴的である。
【００１４】
特に有利なのは、制御ループが荷電担体の増倍の時定数よりも大きい時定数を有し、少なくとも１つのダイオードとの組合せによってブレークダウン領域における動作信頼度が向上するように電力増幅器を設計、またはこの増幅器を動作させる方法を実行することである。
【００１５】
本発明の目的は、さらに、このトランジスタが一定の動作点Ｉcで動作するように少なくとも１つのトランジスタを動作させる方法を実行することである。
【００１６】
この場合有利なのは、動作点が制御ループによって調節されることである。制御ループのループゲイン（Ｓｃｈｌｅｉｆｅｎｖｅｒｓｔａｅｒｋｕｎｇ）は好適には、より良好な安定性を得るために低く保たれる。高周波数信号により駆動される場合、目的に合わせて、平均の零入力電流の上昇が、便宜上、意識的に可能にされる。その結果、電力増幅器が高周波におけるより効率的に動作することを可能にする。例えば、高周波駆動の際に、平均のベース電圧が例えば２５ｍＶ上昇すると、コレクタ電流は係数２．７だけ上昇する。
【００１７】
本発明のさらなる有利な点、特殊性および有用な実施形態は、従属請求項、および以下における図面を用いた好適な実施形態の説明から明らかになる。
【００１８】
図１において示された回路構成は、好適には、高周波集積電力増幅器の構成要素である。回路構成は、複数のパワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４を有する。パワートランジスタの数は可変であり、目的に合わせて、達成されるべき電力増幅率に適合される。
【００１９】
パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、ブレークダウン領域において動作され得るように接続される。零入力電流は、パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４のブレークダウン特性とはあまり関係がない。
【００２０】
パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、好適には、高増幅率および高いスイッチング速度を有する高速バイポーラトランジスタである。パワートランジスタＴ１、Ｔ２、Ｔ３およびＴ４は、低いブレークダウン電圧を有する。
【００２１】
以下において、図１において示された回路構成を用いて、荷電担体が適度に増加する範囲でトランジスタが動作する好適な動作方法が示される。回路構成は、荷電担体が適度に増加する動作範囲において安定度および信頼度が向上するように設計される。
【００２２】
パワートランジスタＴ１およびＴ２は、制御ループによって零入力電流が調節されるドライバ段を形成する。制御ループは、トランジスタＴ７、Ｔ８を有する演算増幅器Ｕ１を含む。制御ループは、さらに、さらなるトランジスタＴ５を含む。このトランジスタは「測定トランジスタ」として動作し、トランジスタＴ１およびＴ２における零入力電流に測定基準を提供する。
【００２３】
本構成は、適切な制御ループを介して、特に少なくとも１つの演算増幅器を含む制御ループを介して安定な動作点ＩC＝ＣＯＮＳＴをもたらす。この演算増幅器は相補的な出力、特にＮＰＮトランジスタＴ７、Ｔ８およびＴ９、Ｔ１０を有するプッシュプル出力を有し、これによってＮＰＮトランジスタＴ７、Ｔ８およびＴ９、Ｔ１０のベースは低インピーダンスを有するように駆動される。その結果、ＶBE＝ｆ（ＶCE）であり、この際、コレクタ電流ＩCは一定である。従って、ＩC＝ＣＯＮＳＴである出力特性曲線（Ａｕｓｇａｎｇｓｋｅｎｎｌｉｎｉｅｎｆｅｌｄ）は、これがＶBE＝ＣＯＮＳＴまたはＩE＝ＣＯＮＳＴである場合よりもＶCEがより高い場合にのみ上方へ向かって曲がる。本発明は、ＩC＝ＣＯＮＳＴを用いて理想的なケースＩE＝０に近づく。従って、本発明は、電力増幅が達成できない駆動条件ＩE＝０を、他はほぼ同じ条件のもとで電力増幅が達成される条件と置換することが提供される。
【００２４】
好適には、回路はダイオードＤ１、Ｄ２を含む。これらのダイオードは、さらに、制御ループの時定数よりも実質的に小さい時定数を有する低い動的な内部抵抗を生じさせ、従って、ブレークダウン領域における動作信頼度を高める。
【００２５】
公称値は制御電流ＩSOLによって予め設定され、この制御電流は、抵抗Ｒ3によって比較電圧に変換される。電流の実効値をパワートランジスタＴ１およびＴ２によって設定するために、トランジスタＴ５はパワートランジスタＴ１およびＴ２と並列に接続される。説明されるケースにおいては、パワートランジスタＴ１およびＴ２を通って流れるコレクタ電流よりも小さいコレクタ電流がトランジスタＴ５を通って流れるように、エミッタ表面積の関係（Ｅｍｉｔｔｅｒｆｌａｅｃｈｅｎｖｅｒｈａｅｌｔｎｉｓｓｅ）が調節される。好適には、ＩC（Ｔ１）＝ＩC（Ｔ２）＝６×ＩC（Ｔ５）である。トランジスタＴ５を通るコレクタ電流ＩC（Ｔ５）は抵抗器Ｒ4において電圧に変換され、公称値と比較される。演算増幅器Ｕ１によって制御ループが閉じられる。
【００２６】
トランジスタＴ１、Ｔ２、Ｔ５はブレークダウン領域において動作されるので、これらのトランジスタの出力特性曲線（図１）は上方へ向かって曲がる。曲率および曲率の開始点（ＶＣＥ）は、折点電圧（Ｋｎｉｅｓｐａｎｎｕｎｇ）（小さいＶＣＥ）の場合、基本的に、ベース駆動の内部インピーダンスおよびコレクタ電流の絶対値に依存する。
【００２７】
Ｔ５はコレクタ線において抵抗器Ｒ４を有し、Ｔ１およびＴ２はこれを有さないので、これらの出力特性曲線は完全に等しくはない（曲率および閾値電圧が異なる）、なぜなら、Ｔ１、Ｔ２、Ｔ５に印加されるコレクタ電圧が同じではないからである。（これはコレクタ線Ｔ１、Ｔ２における抵抗器ＲC＝１／６×Ｒ４によっても達成され得る。しかしながらこれは、電力増幅器の効率を悪化させないために意識的に回避される。）しかしながら、Ｔ５の特性曲線は、Ｔ５のベース線における抵抗器Ｒ１を用いて、Ｔ１、Ｔ２の特性曲線に適合され得る。その結果、トランジスタがブレークダウン（出力特性曲線における曲率の領域）内で動作しているとしても、Ｔ５のＩCは、Ｔ１およびＴ２におけるＩCの正確な測定基準である。
【００２８】
Ｔ１、Ｔ２の駆動ソースの内部インピーダンスが低く、可能な限り０オームになる場合、出力特性曲線の曲率は、より高いＶCEへとシフトされる。従って、特別な演算増幅器Ｕ１を用いることは有用である。このような特別な演算増幅器Ｕ１は、図２において例示的に示される。演算増幅器Ｕ１はプッシュプル出力Ｔ１、Ｔ２を有する。
【００２９】
演算増幅器の主な特徴は、２．５Ｖ以上の低い供給電圧での動作、比較的低い出力インピーダンス、および適切な出力、特にＮＰＮプッシュプル出力である。
【００３０】
Ｔ１、Ｔ２のベースの制御ソースＴ７、Ｔ８の、好適には動的な内部インピーダンスをさらに小さくするために、ダイオードＤ１はＴ１、Ｔ２のベースと並列に、好適には、変圧器の中央タップを介して接続される。これは、安定度をさらに高めるのに役立つ。
【００３１】
出力段Ｔ３、Ｔ４の零入力電流の調節は、ドライバ段Ｔ１、Ｔ２の場合と同じ原理によって行なわれるが、電流は約１０〜２０倍高い。
【００３２】
図１において、基本原理が示された演算増幅器Ｕ１は、図２において詳細が示される。
【００３３】
回路の特性をさらに向上するために、図２ａおよび図２ｂにおいて示された実施形態ではさらなるトランジスタおよび抵抗器が用いられた。
【００３４】
図１におけるＲ３、Ｒ４、Ｔ７、Ｔ８およびＲ５、Ｒ６、Ｔ９、Ｔ１０は、図２におけるＲ１２、Ｒ１６、Ｔ１、Ｔ２に対応する。
【００３５】
図１におけるＴ５、Ｒ１およびＴ６、Ｒ２は、図２におけるＴＭＴおよびＲ２５に対応する。
【００３６】
図１におけるトランジスタＴ１、Ｔ２およびＴ３、Ｔ４は、図２において「記号のついた２重トランジスタ」として（Ｒ２４の右隣）示される。
【００３７】
図１におけるダイオードＤ１およびＤ２は図２においては図示されない。
【００３８】
演算増幅器（ＯＰＶ）は、ＯＰＶ固有の零入力電流を調節するためのスイッチオフが可能な基準回路網を有する。基準回路網は、Ｔ２７、Ｔ２６、Ｔ２５、Ｔ２３、Ｔ２４、Ｔ１５、Ｔ１６、Ｒ６、Ｒ７、Ｒ８を含み、供給電圧（ＶＣＣ）とはあまり関係がない電流ＩCONSTを生成する。基準回路網の回路は従来技術であり、様々な形態で実行され得る。基準回路網は、Ｒ１、Ｒ２、Ｔ３２、Ｔ３１、Ｒ３、Ｔ３０、Ｒ４、Ｔ２８、Ｒ５、Ｔ２９によってスイッチオフされ得る。Ｔ２９は、ＶＣＣとはあまり関係がない電流を提供し、この電流は１．２Ｖのスイッチング閾値（Ｓｃｈａｌｔｓｃｈｗｅｌｌｅ）を有する「パワーダウン」入力によって活性化され得る。Ｔ２９のコレクタ電流は基準回路網のバイアス電流を提供する。ＩCONSTは、Ｔ２１、Ｔ１７、Ｔ１８およびＴ８によってミラー（ｇｅｓｐｉｅｇｅｌｔ）となり、スケーリング（ｓｋａｌｉｅｒｔｅｒ）された形態でさらに使用される。
【００３９】
ＯＰＶの反転入力はＴ１３のベースである。ＯＰＶの非反転入力はＴ１４のベースである。抵抗器Ｒ１２およびＲ１６における比較電圧（Ｉ公称およびＩ実効）は、次に続くＴ１３およびＴ１４のエミッタを介してＯＰＶコアＴ１２およびＴ１１に導かれる。Ｔ１３、Ｔ１４のどちらのエミッタもＩCONST／２の零入力電流を導く。Ｔ１１およびＴ１２のベースにおける入力電圧差に対応して、出力電流はＴ１０のベースに供給される。Ｔ１０は出力トランジスタＴ１のベースを駆動する。Ｔ１の相補的経路はＴ２、Ｒ２０、Ｔ３、Ｒ１９およびＴ４を含む。
【００４０】
ＯＰＶが正の出力電流を供給する場合、Ｔ１は活性である。ＯＰＶが負の出力電流を供給する場合、Ｔ２が活性である。Ｔ３はＴ１に縦続接続される。Ｔ１（およびＴ３）を通る電流が高い場合、Ｔ３におけるＢＥ電圧が高いためにＴ４、従って、Ｔ２（Ｔ２は不活性）のベース電圧が低下する。逆に、Ｔ２は（Ｔ３、Ｔ４を介して）活性になり、Ｔ１は不活性になる。従って、単純な相補的出力Ｔ１、Ｔ２が実現され、この出力はＮＰＮトランジスタのみを含む。Ｔ３の縦続電圧ＵCONSTは回路網Ｔ８、Ｔ５、Ｔ６、Ｔ７、Ｒ２２、Ｒ２３、Ｔ９を用いて生成される。Ｃ２は供給電圧をスイッチオンする際に、Ｔ２がＴ１より先に活性であることを保証する。Ｃ２は、高周波パワートランジスタ（図２におけるＴ１、Ｔ２およびＴ３、Ｔ４）が供給電圧、すなわち「パワーアップ」をスイッチオンする際に破壊されないように守る。
【００４１】
Ｃ１はＯＰＶの周波数補償のために用いられる（従来技術）。Ｒ１８、Ｄ１、Ｄ２は動的応答（ｄｙｎａｍｉｓｃｈｅｓ Ｖｅｒｈａｌｔｅｎ）を向上させる。
【００４２】
Ｒ１７は「パワーダウン」減衰時間を低減する。
【００４３】
Ｒ９、Ｒ１９、Ｃ３、Ｔ２２、Ｒ１１は、公称値プリセットＩ−ＳＯＬＬの簡単な電圧／電流変換器を形成する。制御電圧は「バイアス制御」ピンにおいて供給される。
【００４４】
Ｒ１６によって変更された「測定トランジスタ」ＴＭＴの出力特性曲線は（図２におけるＴ１、Ｔ２およびＴ３、Ｔ４の出力特性曲線と比較して）、Ｒ２５を用いて適合される。
【００４５】
回路は、さらに、さらなる抵抗器Ｒ１０、Ｒ１４、Ｒ１５、Ｒ１７およびトランジスタＴ１９を含む。
【図面の簡単な説明】
【図１】 図１は、零入力電流の調節に関する回路構成である。
【図２】 図２は、低い供給電圧のプッシュプル出力を有する演算増幅器である。
【符号の説明】
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｒ３ 抵抗器
Ｒ４ 抵抗器
Ｒ５ 抵抗器
Ｒ６ 抵抗器
Ｒ８ 抵抗器
Ｒ９ 抵抗器
Ｒ１０ 抵抗器
Ｒ１１ 抵抗器
Ｒ１３ 抵抗器
Ｒ１４ 抵抗器
Ｒ１５ 抵抗器
Ｒ１６ 抵抗器
Ｒ１７ 抵抗器
Ｒ１８ 抵抗器
Ｒ１９ 抵抗器
Ｒ２０ 抵抗器
Ｒ２１ 抵抗器
Ｒ２２ 抵抗器
Ｒ２３ 抵抗器
Ｒ２４ 抵抗器
Ｔ１ トランジスタ
Ｔ２ トランジスタ
Ｔ３ トランジスタ
Ｔ４ トランジスタ
Ｔ５ トランジスタ
Ｔ６ トランジスタ
Ｔ７ トランジスタ
Ｔ８ トランジスタ
Ｔ９ トランジスタ
Ｔ１０ トランジスタ
Ｔ１３ トランジスタ
Ｔ１５ トランジスタ
Ｔ１９ トランジスタ
Ｔ２１ トランジスタ
Ｔ２２ トランジスタ
Ｔ２３ トランジスタ
Ｔ２４ トランジスタ
Ｔ２５ トランジスタ
Ｔ２６ トランジスタ
Ｔ２７ トランジスタ
Ｔ２８ トランジスタ
Ｔ２９ トランジスタ
Ｔ３０ トランジスタ
Ｔ３１ トランジスタ
Ｔ３２ トランジスタ
Claims (3)
- ２つのパワートランジスタ（Ｔ１、Ｔ２）を備える高周波電力増幅器であって、
該２つのパワートランジスタ（Ｔ１、Ｔ２）のそれぞれは、ブレークダウン領域で動作するように接続され、
該２つのパワートランジスタ（Ｔ１、Ｔ２）の零入力電流を調整する制御ループが提供され、
該制御ループは、
該２つのパワートランジスタ（Ｔ１、Ｔ２）に並列に接続された測定トランジスタ（Ｔ５）であって、該２つのパワートランジスタ（Ｔ１、Ｔ２）の零入力電流を測定する測定トランジスタ（Ｔ５）と、
コレクタ電流（Ｉ ＩＳＴ ）が印加される抵抗器（Ｒ４）であって、該測定トランジスタ（Ｔ５）を流れる該コレクタ電流（Ｉ ＩＳＴ ）が電圧に変換される、抵抗器（Ｒ４）と、
該測定トランジスタ（Ｔ５）のベースと該２つのパワートランジス（Ｔ１、Ｔ２）のそれぞれのベースとに接続された出力を有する一対のトランジスタ（Ｔ７、Ｔ８）と、
該抵抗器（Ｒ４）によって変換された電圧と公称値とを比較する演算増幅器（Ｕ１）であって、該一対のトランジスタ（Ｔ７、Ｔ８）のそれぞれのベースを駆動する出力を有する演算増幅器（Ｕ１）と
を備えた、高周波電力増幅器。 - ダイオードとの組合せによって前記ブレークダウン領域における動作信頼度が向上する、請求項１に記載の高周波電力増幅器。
- ２つのパワートランジスタ（Ｔ１、Ｔ２）を備える電力増幅器を動作させる方法であって、
該２つの電力増幅器（Ｔ１、Ｔ２）のそれぞれは、ブレークダウン領域において動作し、
該２つのパワートランジスタ（Ｔ１、Ｔ２）の零入力電流は、
該２つのパワートランジスタ（Ｔ１、Ｔ２）に並列に接続された測定トランジスタ（Ｔ５）を用いて、該２つのパワートランジスタ（Ｔ１、Ｔ２）の零入力電流を測定することと、
抵抗器（Ｒ４）を用いて、該測定トランジスタ（Ｔ５）を流れるコレクタ電流（Ｉ ＩＳＴ ）を電圧に変換することと、
一対のトランジスタ（Ｔ７、Ｔ８）から該測定トランジスタ（Ｔ５）のベースと該２つのパワートランジス（Ｔ１、Ｔ２）のそれぞれのベースとに出力を提供することと、
該一対のトランジスタ（Ｔ７、Ｔ８）のそれぞれのベースに接続された出力を有する演算増幅器（Ｕ１）を用いて、該抵抗器（Ｒ４）によって変換された電圧と公称値とを比較することと
によって調整される、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19958442 | 1999-12-03 | ||
| DE19958442.7 | 1999-12-03 | ||
| PCT/DE2000/004051 WO2001041300A1 (de) | 1999-12-03 | 2000-11-17 | Leistungsverstärker und verfahren zum betreiben eines leistungsverstärkers |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006273123A Division JP2006352930A (ja) | 1999-12-03 | 2006-10-04 | 電力増幅器および電力増幅器を動作させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003516081A JP2003516081A (ja) | 2003-05-07 |
| JP3916463B2 true JP3916463B2 (ja) | 2007-05-16 |
Family
ID=7931384
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001542458A Expired - Fee Related JP3916463B2 (ja) | 1999-12-03 | 2000-11-17 | 電力増幅器および電力増幅器を動作させる方法 |
| JP2006273123A Pending JP2006352930A (ja) | 1999-12-03 | 2006-10-04 | 電力増幅器および電力増幅器を動作させる方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006273123A Pending JP2006352930A (ja) | 1999-12-03 | 2006-10-04 | 電力増幅器および電力増幅器を動作させる方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6791411B1 (ja) |
| EP (1) | EP1245078B9 (ja) |
| JP (2) | JP3916463B2 (ja) |
| DE (1) | DE50015320D1 (ja) |
| WO (1) | WO2001041300A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958650B1 (en) | 2003-05-14 | 2005-10-25 | Marvell International Ltd. | Push-pull buffer/amplifier |
| JP6263936B2 (ja) | 2013-10-03 | 2018-01-24 | 富士通株式会社 | 増幅器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1328016A (fr) * | 1961-06-09 | 1963-05-24 | Telefunken Patent | Dispositif de protection contre les surcharges pour transistors de puissance d'amplificateurs en push-pull de type beta, notamment ceux de la technique des transmissions |
| CH554616A (de) * | 1973-01-24 | 1974-09-30 | Patelhold Patentverwertung | Schaltungsanordnung zur u be-kompensation bei gegentakt ab-verstaerkern. |
| US4384217A (en) * | 1981-05-11 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Temperature stabilized voltage reference circuit |
| JPS5912609A (ja) * | 1982-07-12 | 1984-01-23 | Toshiba Corp | Ｄｅｐｐ増幅装置 |
| US4590437A (en) | 1984-04-27 | 1986-05-20 | Gte Laboratories Incorporated | High frequency amplifier |
| US5164679A (en) * | 1992-01-08 | 1992-11-17 | Harris Corporation | AC power amplifier having current limit control |
| US5929502A (en) * | 1992-01-16 | 1999-07-27 | Harris Corporation | Level shifter stage with punch through diode |
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5856760A (en) * | 1996-11-07 | 1999-01-05 | Raytheon Company | Overdrive protection clamp scheme for feedback amplifiers |
| US6563381B1 (en) * | 2001-12-04 | 2003-05-13 | Linear Technology Corporation | Circuits and methods for extending the input common mode voltage range of JFET op-amps |
-
2000
- 2000-11-17 JP JP2001542458A patent/JP3916463B2/ja not_active Expired - Fee Related
- 2000-11-17 EP EP00987146A patent/EP1245078B9/de not_active Expired - Lifetime
- 2000-11-17 US US10/148,746 patent/US6791411B1/en not_active Expired - Lifetime
- 2000-11-17 DE DE50015320T patent/DE50015320D1/de not_active Expired - Lifetime
- 2000-11-17 WO PCT/DE2000/004051 patent/WO2001041300A1/de active IP Right Grant
-
2006
- 2006-10-04 JP JP2006273123A patent/JP2006352930A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006352930A (ja) | 2006-12-28 |
| EP1245078A1 (de) | 2002-10-02 |
| DE50015320D1 (de) | 2008-10-02 |
| US6791411B1 (en) | 2004-09-14 |
| EP1245078B9 (de) | 2009-08-12 |
| JP2003516081A (ja) | 2003-05-07 |
| EP1245078B1 (de) | 2008-08-20 |
| WO2001041300A1 (de) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549302B2 (ja) | 同相電圧安定度を有するオフセットコンパレータ | |
| CA2425668C (en) | Multiple-voltage supply power amplifier with dynamic headroom control | |
| KR20010014427A (ko) | 고속 반도체 레이저 드라이버 회로 | |
| JP2004343244A (ja) | 高周波増幅回路 | |
| JP2002531985A (ja) | 改善された歪性能を備えたａｂ級出力ステージ | |
| US5521553A (en) | Method for controlling an output stage of a bipolar micro-power rail-to-rail amplifier | |
| JP5487328B2 (ja) | 高パワー広帯域増幅器及び方法 | |
| JP2000505972A (ja) | 高入力インピーダンスと高電力効率を有する線形高周波増幅器 | |
| US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US5521552A (en) | Bipolar micro-power rail-to-rail amplifier | |
| JP3916463B2 (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP6171311B2 (ja) | 差動増幅回路 | |
| JP5129260B2 (ja) | アダプティブフィードバックカスコード | |
| KR20020064303A (ko) | 전류거울회로 | |
| US4803442A (en) | Low power buffer amplifier | |
| SE526386C2 (sv) | Spänning-till-strömomvandlare och förfarande för att omvandla | |
| US7078973B2 (en) | Bipolar rail-to-rail output stage | |
| JP3314875B2 (ja) | マイクロ・パワー型レール間増幅器 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP3076323B1 (ja) | アナログ・スイッチ回路 | |
| JP4147931B2 (ja) | 半導体回路 | |
| JP2000077955A (ja) | Ａｂ級増幅器 | |
| JP4946643B2 (ja) | パワーアンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050804 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3916463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |