JPS622722B2

JPS622722B2 -

Info

Publication number: JPS622722B2
Application number: JP54110399A
Authority: JP
Inventors: Nobutaka Amada; Shigeki Inoe
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-08-31
Filing date: 1979-08-31
Publication date: 1987-01-21
Also published as: US4345215A; DE3032675C2; JPS5642409A; DE3032675A1

Description

【発明の詳細な説明】本発明は音響用出力増幅器におけるプツシユプ
ル出力回路に関するもので、詳しくはＡ級動作を
行う増幅器と同様にカツトオフ状態とならないＢ
級プツシユプル出力増幅器に関するものである。

一般に、音響用出力増幅器の出力段には、高出
力化および高性能化にともない、コンプリメンタ
リＡ級あるいはＢ級プツシユプル出力回路が使用
される。ところでＢ級プツシユプル出力回路はＡ
級プツシユプル出力回路に比べて効率が良いので
大部分の出力増幅器に使用されているが、反面信
号の正負で出力トランジスタがオン―オフを繰り
返すためスイツチング歪が発生するという欠点が
ある。即ちＢ級プツシユプル出力回路は、プツシ
ユプル接続された２個の出力トランジスタがクロ
スオーバ歪を発生するのを防止するために、無信
号時においても２個の出力トランジスタに同時に
わずかな電流が流れるように、それぞれの出力ト
ランジスタに順方向のバイアス電圧が供給されて
いる。しかし出力トランジスタの入力電極に供給
される入力信号の電圧が出力トランジスタを逆方
向にバイアスする極性である場合には、その入力
信号の電圧がしだいに高くなつて、出力トランジ
スタに供給されている順方向バイアス電圧を越え
ると出力トランジスタはカツトオフ状態となる。

このようにＢ級プツシユプル出力増幅回路は入
力信号の正及び負の半サイクルで出力トランジス
タがそれぞれ交互にオン、オフをくり返す。

この時、信号周波数が高くなると、オンからオ
フあるいはオフからオンへの状態遷移の時間的遅
れが無視できなくなりスイツチング歪が発生す
る。そしてこのスイツチング歪は非常に高い高調
波成分を含んでいるため、負帰還による改善効果
もほとんど無くなる。従つてスイツチング歪を減
少させるにはオン、オフが早く切変る高速素子を
使用するしか方法がない。しかし、たとえ現在最
も高速な素子であるMOSFETを使用したとして
も時間的遅れを皆無にすることは不可能であり、
Ｂ級動作では本質的にスイツチング歪は避けられ
ない。

逆にＡ級動作では入力信号の全時間領域を通じ
て出力トランジスタはカツトオフしないため、ス
イツチング歪は発生しないが、効率が悪いため実
用上、大出力増幅器には向かない。

そこで電力の使用効率の良いＢ級回路の特徴を
そのまま生し、Ａ級回路のように、入力信号の全
時間領域を通じて出力トランジスタがカツトオフ
しないようにすれば、高効率でスイツチング歪の
発生しないプツシユプル増幅器が得られる。この
ような増幅器は例えば特開昭52−56843号公報に
記載されており、その基本的な回路を第１図に示
す。この回路はエミツタホロア型の２個の出力ト
ランジスタQ₁，Q₂とこれを駆動する駆動トラン
ジスタQ₅，Q₆でＢ級プツシユプル回路を構成し
ており、２個の出力トランジスタQ₁，Q₂のとそ
れぞれのベース・エミツタ間電圧Ｖ_BE1，Ｖ_BE2と
２個の駆動トランジスタQ₅，Q₆のそれぞれのベ
ース・エミツタ間電圧Ｖ_BE5，Ｖ_BE6を加え合せた
４倍のＶ_BE電圧を２個のＶ_BEマルチプライヤトラ
ンジスタQ₃，Q₄で発生させ、無信号時には出力
トランジスタQ₁，Q₂と駆動トランジスタQ₅，Q₆
がそれぞれ導通状態となるようにしてクロスオー
バ歪の発生を防止している。４個のトランジスタ
Q₁，Q₂，Q₅及びQ₆に供給される静止バイアス電
圧は、抵抗R₂の両端に加わる２個のトランジス
タQ₃，Q₄のベース・エミツタ間電圧Ｖ_BE3，Ｖ_BE
_４によつて抵抗R₂に流れる電流を他の２個の抵抗
R₁，R₃に供給し、３個の抵抗R₁，R₂，R₃の電圧
降下で得ている。

また信号入力時の動作は次のようになる。例え
ば入力端子Ｖ_INに正の信号電圧が供給されると、
この信号電圧により出力トランジスタQ₁のエミ
ツタ電流が増加し、エミツタ抵抗Ｒ_E1の電圧降下
が増大する。また出力トランジスタQ₁のベー
ス・エミツタ間電圧もわずかながら増加し、従つ
て接続点ＡとＺ間の電圧が増大する。しかし接続
点Ｘの電圧は定電圧源Ｖ_Xにより接続点Ｚの電圧
にクランプされているので、言い換えれば接続点
Ｘの電圧は出力電圧Ｖ_OUTと定電圧源Ｖ_Xの電圧を
加えた電圧（Ｖ_OUT＋Ｖ_X）に固定されているの
で、抵抗R₁に流れる電流が増加し、抵抗R₁の電
圧降下が増加して接続点AB間のバイアス電圧を
増加させる。接続点Ｙの電圧は定電圧源VYによ
つて接続点Ｚの電圧にクランプされているので、
接続点AZ間の電圧が増加しても変化せず、接続
点BZ間の電圧は変化しない。従つてトランジス
タQ₂，Q₆には無信号時と同様に静止電流が流れ
カツトオフすることがなく、入力端子Ｖ_INに負の
信号電圧が供給されると直ちにこれを増幅し、ス
イツチング歪の発生を防止する。

しかしこのような回路は入力信号の信号電流を
使用してバイアス電圧を変えなければならないた
め、トランジスタQ₅，Q₆のベースに伝わる信号
電圧が異なることとなり、等価的にゲインが低下
するという欠点がある。即ち接続点AZ間の電圧
が入力信号電圧によつて増加した場合、抵抗R₁
の電圧降下を高めるために抵抗R₁に流れる電流
を増加させなければならない。この増加分の電流
は入力信号の信号電流が使用され、それだけ入力
信号が減衰されたこととなり、ゲインの低下とな
る。入力信号が減衰されるということは、増幅器
のオープンループ利得が減少したことと同じであ
り、従つてクローズループ時の負帰還量が減少し
歪が増加することとなる。

本発明の目的は入力信号を減衰させることな
く、入力信号の信号電圧に応じてバイアス電圧を
変化させるＢ級プツシユプル増幅器を得るもので
ある。

本発明になる出力増幅器は、コンプリメンタリ
ープツシユプル接続された一対の出力トランジス
タと、それぞれがエミツタホロワ形式で前記一対
の出力トランジスタを駆動するための一対の駆動
トランジスタと、前記一対の駆動トランジスタの
それぞれのエミツタ電極間に接続された第１、第
２の抵抗器と、異なつた導電型の一対の電圧検出
トランジスタと、前記第１、第２の抵抗器を横切
る電圧を前記一対の電圧検出トランジスタのそれ
ぞれのベース電極間に供給する手段と、前記一対
の電圧検出トランジスタのそれぞれのエミツタ電
極にそれぞれ接続されそれぞれの電圧検出トラン
ジスタのエミツタ電流に応じた電圧を発生する一
対のエミツタ抵抗と、前記一対の駆動トランジス
タのそれぞれのベース電極の間に接続された一対
の定電圧源と、前記一対のエミツタ抵抗のそれぞ
れの電圧を前記一対定電圧源の電圧に加算する手
段と、前記一対の駆動トランジスタのそれぞれの
前記ベース電極に入力信号を供給する手段と、か
らなり、前記駆動トランジスタのベース電極間に
前記入力信号電圧によつて増加した出力トランジ
スタの入力端子間の電圧増加を供給し、それによ
つて出力トランジスタのカツトオフを防いでなる
ものである。

以下本発明の出力増幅回路を第２図に示す一実
施例により説明する。第２図において１は低周波
信号源で、その一端は小信号増幅用トランジスタ
２のベースに接続され、他端は電源９の負電極に
接続されている、トランジスタ２のエミツタは電
源９の負電極に接続され、コレクタは駆動用トラ
ンジスタ１８のベースに接続されている。４，５
は互に導電型が異なる出力用のMOSFETで、そ
れぞれのソースは互に結合され、更に負荷７に接
続されている。一方のMOSFET４のドレインは
電源８の正電極に接続され、またゲートは駆動用
トランジスタ１７のエミツタに接続されている。
他方のMOSFET５のドレインは電源９の負電極
に接続され、ゲートは駆動用トランジスタ１８の
エミツタに接続されている。一方の駆動用トラン
ジスタ１７のコレクタは電源８の正電極に接続さ
れ、エミツタはエミツタ抵抗２３を通してFET
４のソースに接続され、さらに第１の電圧検出用
トランジスタ１５のベースに接続されている。他
方の駆動用トランジスタ１８のコレクタは電源９
の負電極に接続され、エミツタはエミツタ抵抗２
４を通してFET５のソースに接続され、さらに
第２の電圧検出用トランジスタ１６のベースに接
続されている。第１の電圧検出用トランジスタ１
５のエミツタと第２の電圧検出用トランジスタ１
６のエミツタは互に抵抗２１，２２を通して接続
され、トランジスタ１５のコレクタはトランジス
タ１７のベースに接続され、さらにエミツタは第
１の定電圧用トランジスタ１３のベースに接続さ
れ、トランジスタ１６のコレクタはトランジスタ
１８のベースに接続され、またエミツタは第３の
定電圧用トランジスタ１４のベースに接続されて
いる。さらにトランジスタ１５のエミツタは抵抗
２１を通してトランジスタ１３のコレクタに接続
され、トランジスタ１６のエミツタは抵抗２２を
通してトランジスタ１４のコレクタに接続されて
いる。トランジスタ１３のエミツタは抵抗２５を
通してトランジスタ１７のベースに接続され、さ
らに第２の定電圧用トランジスタ１９のベースに
接続され、コレクタはトランジスタ１９のコレク
タに接続されている。またトランジスタ１４のエ
ミツタは抵抗２６を通してトランジスタ１８のベ
ースに接続され、さらに第４の定電圧用トランジ
スタ２０のベースに接続され、コレクタはトラン
ジスタ２０のコレクタに接続されている。トラン
ジスタ１９のエミツタはトランジスタ１７のベー
スに接続されると共に定電流源３に接続され、コ
レクタはトランジスタ２０のコレクタに接続され
ている。またトランジスタ２０のエミツタはトラ
ンジスタ１８のベースに接続されると同時に小信
号増幅用トランジスタ２のコレクタに接続されて
いる。

このような回路において、無信号時には一方の
駆動用トランジスタ１７のベースと他方の駆動用
トランジスタ１８のベースとの間には４個の定電
圧用トランジスタ１３，１４，１９及び２０のベ
ース・エミツタ間電圧4V_BEと２個のエミツタ抵
抗２１，２２の両端電圧V₂₁，V₂₂を加えた電圧
（4V_BE＋V₂₁＋V₂₂）が供給され、トランジスタ１
７，１８及びMOSFET４，５は順方向にバイア
スされてこれ等のトランジスタには静止バイアス
電流が流れている。次にこのような状態で信号源
１から低周波信号が供給された場合について説明
する。信号源１の信号はトランジスタ２で増幅さ
れてトランジスタ２のコレクタに現われる。ここ
でトランジスタ２のコレクタに例えば正の半サイ
クルの信号が現われた場合について説明する。ト
ランジスタ２のコレクタに現われた正の半サイク
ルの信号電圧はトランジスタ１７とMOSFET４
に対して順方向のバイアス電圧となり、トランジ
スタ１８とMOSFET５に対しては逆方向のバイ
アス電圧となる。即ちプラスの信号電圧によつて
トランジスタ１７のベース電圧はプラス方向に高
くなると同時にトランジスタ１８のベース電圧も
プラス方向にバイアスされる。従つてこの時トラ
ンジスタ１８を導通状態に維持するためには、ト
ランジスタ１７のベースとトランジスタ１８のベ
ースとの間の電圧を信号電圧分だけ増大させ、ト
ランジスタ１８に順方向のバイアス電圧が供給さ
れるようにすれば良い。

トランジスタ１７のベースに正の信号が供給さ
れるとトランジスタ１７のエミツタ電流が増加
し、そのエミツタ電圧も上昇する。従つてFET
４のゲートソース間電圧が大きくなつてFET４
のソース電流が増加し、負荷７に増幅された出力
信号が誘起する。これは通常の増幅器と同様の信
号増幅の動作である。次にバイアス電圧について
説明する。トランジスタ１７のエミツタ電流が増
加すると抵抗２３の電圧降下も増加し、トランジ
スタ１５のベースとトランジスタ１６のベースと
の間の電圧が増大する。２個のトランジスタ１
５，１６のベース間電圧が増加するとトランジス
タ１５のエミツタとトランジスタ１６のエミツタ
との間の電圧が増加する。これはトランジスタ１
５，１６のエミツタ間電圧は、２個のトランジス
タ１５，１６のベース間電圧よりトランジスタ１
５のベース・エミツタ間電圧Ｖ_BE15とトランジス
タ１６のベース・エミツタ間電圧Ｖ_BE16を差引た
電圧に等しいためである。ところで２個の駆動用
トランジスタ１７，１８のベース間電圧は、２個
のトランジスタ１５，１６のエミツタ間電圧に２
個のトランジスタ１３，１９のそれぞれのベー
ス・エミツタ間電圧Ｖ_BE13，Ｖ_BE19と２個のトラ
ンジスタ１４，２０のそれぞれのベース・エミツ
タ間電圧Ｖ_BE14，Ｖ_BE20とを加えた電圧に等し
く、それぞれのベース・エミツタ間電圧は一定電
圧であるからトランジスタ１５，１６のエミツタ
間電圧が増加しただけ駆動用トランジスタ１７，
１８のベース間電圧が増加する。この電圧の増加
は抵抗２２の電圧降下の増大によつてもたらされ
る。以下これの動作を説明する。

トランジスタ１７のエミツタ電流の増加により
トランジスタ１５，１６のベース間電圧が増加し
ても、トランジスタ１５のエミツタ・コレクタ間
の電圧はトランジスタ１３，１９のそれぞれのベ
ース・エミツタ間電圧Ｖ_BE13，Ｖ_BE19を加えた電
圧に等しく、その電圧は一定の固定された電圧で
あり、他方トランジスタ１７は信号電流の増加に
よつてそのベース・エミツタ間電圧Ｖ_BE17が増加
するため、トランジスタ１５のベース・エミツタ
間電圧は減少してトランジスタ１５のエミツタ電
流が減少する。従つてトランジスタ１５，１６の
ベース間の増加した電圧はそのままトランジスタ
１６のベース・エミツタ間の電圧増加となり、ト
ランジスタ１６のエミツタ電流が増加して抵抗２
２の電圧降下が増大する。なおトランジスタ１６
の増加したエミツタ電流はいままでトランジスタ
１４，２０を流れていた電流がトランジスタ１６
に分流するという状態で供給される。このように
入力信号の正の半サイクルでトランジスタ１７の
ベース・エミツタ間電圧及びFET４のゲート・
ソース間電圧が増加した分だけ抵抗２２の電圧降
下が増加し、トランジスタ１７，１８のベース間
電圧が増加するため、トランジスタ１８及び
FET５には順方向電圧が供給され、このトラン
ジスタがカツトオフすることはない。そしてトラ
ンジスタ１４，２０から分流して流れるトランジ
スタ１６の増加したエミツタ電流はコレクタを通
してトランジスタ２に戻されるため従来例のよう
に出力されてゆくことはなく入力信号を減衰させ
ることはない。

入力信号の負の半サイクルについても同様であ
つて、この場合にはトランジスタ１８のエミツタ
電流の増加によつて抵抗２４の電圧降下が増加
し、これによつてトランジスタ１５のエミツタ電
流が増加して抵抗２１の電圧降下が増加し、トラ
ンジスタ１７，１８のベース間電圧を増加させ
る。トランジスタ１５の増加したエミツタ電流は
トランジスタ１３，１９に流れる電流がトランジ
スタ１５に分流して供給される。

なお第２図に示す回路において、トランジスタ
１５のベース・エミツタ間には、トランジスタ１
３，１９の２個分のベース・エミツタ間電圧から
トランジスタ１７のベース・エミツタ間電圧を差
し引いた電圧がかかるため、このままではトラン
ジスタ１５に流れる電流が多すぎ、抵抗器２１の
抵抗値は大きくとれない。トランジスタ１６、抵
抗器２２についても同様である。しかし、トラン
ジスタ１３，１５，１９あるいはトランジスタ１
４，１６，２０を流れる電流の総和は定電流源３
により一定であるため、抵抗器２１および２２の
値が小さいと信号入力時にトランジスタ１３，１
９あるいはトランジスタ１４，２０に流れる電流
が大きく変動し、それによりベース・エミツタ間
電圧も変動するので、このままでは所望の動作を
行なわせることは困難である。逆に、抵抗器２１
および２２の値が大きいと、ここでの電圧降下が
大きくなりすぎ、トランジスタ１７，１８FET
４，５の静止電流が流れすぎる問題がある。

第３図に示す回路は前記問題を是正してなる本
発明の他の実施例を示すものであり、一方の駆動
用トランジスタ１７のエミツタと第１のエミツタ
抵抗２３の間に第３のエミツタ抵抗２７を接続
し、その接続点に第１の電圧検出用トランジスタ
１５のベースが接続されている。また他方の駆動
用トランジスタ１８のエミツタと第２のエミツタ
抵抗２４との間に第４のエミツタ抵抗２８が接続
され、その接続点に第２の電圧検出用トランジス
タ１６のベースが接続されている。この回路は抵
抗器２７および２８による電圧降下により、トラ
ンジスタ１５および１６のベース・エミツタ間に
かかる電圧を小さくし、トランジスタ１７，１
８、FET４，５の静止電流の流れ過ぎを防止し
ている。

しかし、この回路では、信号入力時には抵抗器
２７および２８での電圧降下が増大し、トランジ
スタ１５および１６のベース・エミツタ間電圧が
減少することによりこれらのトランジスタがカツ
トオフする可能性がある。従つて、ここは一定電
圧の降下であることが望ましい。

第４図はこれを実現した本発明の更に他の実施
例であり、ダイオード２９および３０をそれぞれ
抵抗器２７および２８に並列に接続することによ
り上述の欠点を改善している。すなわちダイオー
ド２９，３０に順方向電流が流れた場合、それぞ
れのダイオード２９，３０のアノード・カソード
間の電圧はほぼ一定の電圧となるため、抵抗２
７，２８の両端の電圧はダイオード２９，３０の
順方向電圧で固定される。従つてトランジスタ１
５，１６がカツトオフ状態になるのを防止するこ
とができる。

第５図も本発明の一実施例であり、第４図の抵
抗器２７および２８を可変抵抗器３１および３２
に置き換えた場合を示す。この回路はバイアス回
路を構成するトランジスタのバラツキ等に対する
バイアス電流ならびに静止電流の調整を可能にし
ている。同図において、MOSFET４，５のゲー
ト・ゲート間には、トランジスタ１３，１４，１
９，２０の４個分のベース・エミツタ間電圧と抵
抗器２１および２２の電圧降下の和からトランジ
スタ１７および１８の２個分のベース・エミツタ
間電圧を差し引いた分の電圧がかかり、その電圧
に応じて出力トランジスタ４，５には静止バイア
ス電流が流れる。また、目的の動作をバランス良
く行なわせるためにはトランジスタ１５および１
６に流れる電流を等しくすることが望ましい。こ
れらに対して、可変抵抗器３１によりトランジス
タ１５に流れるバイアス電流、また可変抵抗器３
２によりトランジスタ１６に流れるバイアス電流
を等しく、かつその電流値を自在に調整すること
ができ、トランジスタ１７，１８、FET４，５
の静止バイアス電流を所定の値に固定することが
できる。

ただし、バイアス電流と静止バイアス電流を同
時に調整しなければならないため複雑となる。

第６図は電圧検出用トランジスタのバイアス電
流及び出力トランジスタの静止バイアス電流の調
整が容易に行なえるようにした本発明の他の実施
例を示す。この回路は駆動用トランジスタ１７，
１８の前段に更にトランジスタ３３，３４を配置
し、電圧検出用トランジスタ１５，１６のバイア
ス電流のみを抵抗３５，３６で調整するようにし
たもので、トランジスタ３３のエミツタがトラン
ジスタ１７のベースに接続され、さらにトランジ
スタ３３のエミツタとトランジスタ１７のエミツ
タ間に可変抵抗３５が接続されている。またトラ
ンジスタ３４のエミツタがトランジスタ１８のベ
ースに接続され、トランジスタ３４のエミツタと
トランジスタ１８のエミツタ間に可変抵抗３６が
接続されている。またトランジスタ１９のコレク
タとトランジスタ２０のコレクタとの間に可変抵
抗器３７が接続されている。そして可変抵抗３
５，３６でトランジスタ１５，１６のバイアス電
流を調整し、可変抵抗３７でトランジスタ３３，
３４のベース間の電圧を調整してトランジスタ１
７，１８、FET４，５の静止バイアス電流を調
整する。この回路は出力トランジスタ４，５の静
止バイアス電流とトランジスタ１５，１６のバイ
アス電流が別々に行なえるので調整が容易とな
る。

以上述べたごとく本発明によれば、Ｂ級回路の
効率を損なうことなく、スイツチング歪のないＡ
級回路なみの高性能を得ることができる。しかも
これは入力信号を減衰させることなく行なうこと
ができるので、負荷に大きな出力信号を供給で
き、増幅器のオープンループ利得も減少させるこ
とがないので、負帰還量を大きくすることができ
スイツチング歪以外の歪を減少させることができ
る。

【図面の簡単な説明】

第１図は従来のプツシユプル増幅器の回路図、
第２図は本発明の出力増幅回路の一実施例を示す
回路図、第３図は本発明の出力増幅回路の他の実
施例を示す回路図、第４図は本発明の出力増幅回
路の更に他の実施例を示す回路図、第５図は本発
明の出力増幅回路の更に他の実施例を示す回路
図、第６図は本発明の出力増幅回路の更に他の実
施例を示す回路図である。２，４，５，１３，１４，１５，１６，１７，
１８，１９，２０……トランジスタ、２１，２
２，２３，２４，２５，２６，２７，２８，３
５，３６……抵抗器、２９，３０……ダイオー
ド。

Claims

【特許請求の範囲】１それぞれが入力電極と出力電極とを有し、コ
ンプリメンタリープツシユプル接続された互に導
電型の異なる一対の出力トランジスタと、それぞ
れがエミツタホロワ形式で前記一対の出力トラン
ジスタの入力電極に接続された一対の駆動トラン
ジスタと、前記一対の駆動トランジスタのそれぞ
れのエミツタ電極と前記一対の出力トランジスタ
の出力電極との間に接続された一対の直列接続さ
れた抵抗器と、それぞれがベース電極とコレクタ
電極とエミツタ電極とを有しコレクタ電極がそれ
ぞれ前記一対の駆動トランジスタのベース電極に
接続され、ベース電極がそれぞれ前記一対の駆動
トランジスタのエミツタ電極に接続された互に異
なつた導電型の一対の電圧検出トランジスタと、
前記一対の電圧検出トランジスタのそれぞれのエ
ミツタ電極にそれぞれ接続されそれぞれの電圧検
出トランジスタのエミツタ電流に応じた電圧を発
生する一対のエミツタ抵抗と、前記一対の駆動ト
ランジスタのそれぞれのベース電極の間に接続さ
れた一対の定電圧源と、前記一対のエミツタ抵抗
のそれぞれの電圧を前記一対の定電圧源の電圧に
加算する手段と、前記一対の駆動トランジスタの
それぞれの前記ベース電極に入力信号を供給する
手段と、からなる出力増幅回路。２それぞれが入力電極と出力電極とを有し、そ
れぞれの出力電極が互に接続されかつ共通の負荷
に接続された互に導電型の異なる第１及び第２の
出力トランジスタと、それぞれがエミツタホロワ
形式で、前記第１の出力トランジスタの前記入力
電極に接続された第１の駆動トランジスタと、前
記第２の出力トランジスタの前記入力電極に接続
された第２の駆動トランジスタと、前記第１の駆
動トランジスタのエミツタ電極と前記第１の出力
トランジスタの前記出力電極との間に前記第１の
駆動トランジスタ及び前記第１の出力トラジスタ
の静止電流を調整する第１の回路手段と、第１の
抵抗器を直列に接続し、前記第２の駆動トランジ
スタのエミツタ電極と前記第２の出力トランジス
タの前記出力電極との間に前記第２の駆動トラン
ジスタ及び前記第２の出力トランジスタの静止電
流を調整する第２の回路手段と第２の抵抗器を直
列に接続し、それぞれがベース電極とコレクタ電
極及びエミツタ電極とを有し、コレクタ電極が前
記第１の駆動トランジスタのベース電極に接続さ
れた第１の電圧検出トランジスタ及びコレクタ電
極が前記第２の駆動トランジスタのベース電極に
接続された第２の電圧検出トランジスタと、前記
第１の回路手段と、第１の抵抗器の接続点と、前
記第２の回路手段と、第２の抵抗器の接続点との
間の電圧を前記第１及び第２の電圧検出トランジ
スタのそれぞれのベース電極間に供給する手段
と、前記第１及び第２の電圧検出トランジスタの
それぞれの前記エミツタ電極に接続され、それぞ
れのエミツタ電流に応じた電圧を発生する第３及
び第４の抵抗器と、前記第１の電圧検出トランジ
スタの前記エミツタ電極と前記コレクタ電極との
間に接続された第１の定電圧源と、前記第２の電
圧検出トランジスタの前記エミツタ電極と前記コ
レクタ電極との間に接続された第２の定電圧源
と、前記第１及び第２の定電圧源の電圧と前記第
３及び第４の抵抗器の電圧を加算して前記第１及
び第２の駆動トランジスタのそれぞれのベース電
極間に供給する手段と、前記第１及び第２の駆動
トランジスタのそれぞれのベース電極に入力信号
を供給する手段とからなる出力増幅回路。３前記第１及び第２の回路手段は抵抗器からな
ることを特徴とする特許請求の範囲第２項記載の
出力増幅回路。４前記第１及び第２の回路手段は抵抗器とダイ
オードの並列回路からなることを特徴とする特許
請求の範囲第２項記載の出力増幅回路。５前記抵抗器がそれぞれ前記第１、第２の電圧
検出トランジスタに流れるバイアス電流を調整し
得る可変抵抗器であることを特徴とする特許請求
の範囲第２項または第３項または第４項記載の出
力増幅回路。６それぞれが入力電極と出力電極とを有し、コ
ンプリメンタリープツシユプル接続された互に導
電型の異なる一対の出力トランジスタと、それぞ
れがエミツタホロワ形式で前記一対の出力トラン
ジスタの入力電極に接続された一対の駆動トラン
ジスタと、前記一対の駆動トランジスタのそれぞ
れのエミツタ電極と前記一対の出力トランジスタ
の出力電極との間に接続された一対の直列接続さ
れた抵抗器と、それぞれがベース電極とコレクタ
電極とエミツタ電極とを有し、エミツタ電極がそ
れぞれ前記一対の駆動トランジスタのベース電極
に接続されかつそれぞれ一対の可変抵抗器を通し
て前記一対の駆動トランジスタのエミツタ電極に
接続された互に異なつた導電型の一対のトランジ
スタと、それぞれがベース電極とコレクタ電極と
エミツタ電極とを有しコレクタ電極がそれぞれ前
記一対のトランジスタのベース電極に接続され、
ベース電極がそれぞれ前記一対のトランジスタの
エミツタ電極に接続された可変抵抗器の可動端子
に接続された互に異なつた導電型の一対の電圧検
出トランジスタと、前記一対の電圧検出トランジ
スタのそれぞれのエミツタ電極にそれぞれ接続さ
れそれぞれの電圧検出トランジスタのエミツタ電
流に応じた電圧を発生する一対のエミツタ抵抗
と、前記一対のトランジスタのそれぞれのベース
電極の間に接続された一対の定電圧源と、前記一
対のエミツタ抵抗のそれぞれの電圧を前記一対の
定電圧源の電圧に加算する手段と、前記一対のト
ランジスタのそれぞれの前記ベース電極に入力信
号を供給する手段と、からなり、前記第１、第２
の電圧検出トランジスタのバイアス電流を前記一
対の可変抵抗器にて調整可能としたことを特徴と
する出力増幅回路。