JP2003501758A - カードメモリ装置 - Google Patents

Abstract

(57)【要約】 この発明は、カードメモリ装置（２０）を含み、カードメモリ装置（２０）は、マイクロプロセッサ（２）と、デジタルデータを記憶する複数のメモリユニット（５−１２）とを含み、複数のメモリユニット（５−１２）はカードメモリ装置（２０）内に組込まれる。選択装置（３、４）が、メモリユニット（５−１２）のうちの１つを選択しかつ選択されたメモリユニット（５−１２）にアドレス情報およびデータを経路制御するために提供され、マイクロプロセッサ（２）および選択装置（３、４）の両方がカードメモリ装置（２０）内に組込まれる。カードメモリ装置は、構成要素を、表面接触子（１）を備えた薄いフレキシブルメモリカードに統合し、構成要素を環境からの保護と数メガバイトのデジタルデータへの安全なアクセスとを提供する小型のユニットとして協働可能にさせる。静電放電のリスクを減じる特別に設計された接触子（２１−２５）の組（１）もまた記載される。カードメモリ装置（２０）は、パーソナルコンピュータの安全な制御のために用い得る。

Description

【発明の詳細な説明】

【０００１】 この発明はカードメモリに関し、特に表面接触子などの入力／出力装置を有す
るフレキシブルカードのメモリの保存に関する。メモリは、読出／書込可能であ
り、不揮発性であり得る。

【０００２】

【発明の技術的背景】

健康保険、電話の通話、大量公共輸送機関への支払い、衛星ビデオまたは有料
テレビのための「セットアップ」ボックスなどの、さまざまなタイプのトランザ
クションに用いるための、データの記憶、特に個人データの記憶に対する一般的
な要件がある。これを行なう１つの方法は、デジタル的な方法である。日常の個
人的な使用のために、そのようなデジタルデータ記憶は小型で、たとえば従来の
クレジットカードの大きさであるべきであり、かつ以下のことが可能であるべき
である： （１） 少なくとも短い含浸および／または高湿度のレベルの湿度に耐える。

【０００３】 （２） 性能を損なうことなく、ハンドバッグ、コートのポケットおよび財布
の中の埃粒子に耐える。

【０００４】 （３） たとえば財布に押し込まれた場合の曲げに破損することなく耐える。 （４） 紫外線への耐久性がある。

【０００５】 （５） データを失うことなく、一般の家庭用品および小さな磁石によって生
成される電磁場および磁場に耐える。

【０００６】 （６） 低い製造コストで大量に製造される。 デジタルデータを記憶するための公知の可搬装置にはいくつかの種類がある。
広く普及している「フロッピー（Ｒ）」ディスケットは、１．４４メガバイトの
データ記憶への信頼性のあるアクセスを提供する。比較的頑健ではあるが、ディ
スケットはそれでも注意深く取扱われねばならず、かつ埃と曲げとに敏感である
。たとえば１００メガバイト以上の容量を備えたＺＩＰドライブのような、高い
記憶容量の開発が導入されている。アメリカ合衆国のサイクエスト・コーポレー
ション（Syquest Corporation）によって提供されるような取外し可能なハード
ドライブは、数百メガバイトのデータの記憶を可能にする。ディスケットも取外
し可能ハードドライブもフレキシブルではない。これらは機械的な損傷および埃
に敏感であり、日常的な使用のためにコートのポケット、財布または婦人用ハン
ドバッグなどの中に持ち運ぶのに適していない。これらは一般的に端末、たとえ
ば販売時点情報管理システム（ＰＯＳ）端末で財務目的で用いられることはなく
、また他の形式のデータ転送、たとえば健康保険組合の組合員の識別に用いられ
ることはない。

【０００７】 さらに、一方の端部に６８のピンコネクタを含むいわゆるＰＣＭＣＩＡメモリ
カードが公知であるが、これらは通常その両側が金属層で電磁的にシールドされ
ており、フレキシブルではなく、約５ｍｍの厚みがある。たとえばＥＰ ５９６
２７６、ＵＳ ５，２９３，４２４、ＵＳ ５，６７１，３６７、ＵＳ ５，
８７５，４８０などから、数メガバイトのデータを記憶する能力を備えたＰＣＭ
ＣＩＡカードが公知である。ＰＣＭＣＩＡカードは、ラップトップ型コンピュー
タおよびコンピュータにインストールするのに適する高い品質のコネクタと金属
遮蔽とを提供し、高度に信頼性がある。しかしながら、これらの構築には費用が
かかり、コートのポケット、財布または婦人用ハンドバッグなどの中での日常的
な使用には適しているとはいえない。

【０００８】 光学ＣＤ−ＲＯＭは、当初の読出専用状態から発展し、いくつかの企業によっ
て書込可能ＣＤ−ＲＯＭが提供されており、たとえばヒューレット・パッカード
社のＲＷ ８１００シリーズがある。基本的な概念に変更を加えたものが利用可
能であり、これらにはフレキシブルカードにＣＤ−ＲＯＭタイプのデータ記憶媒
体を配置することを含む。たとえば、アメリカ合衆国のドレクスラー・テクノロ
ジー・コーポレーション（Drexler Technology Corporation）によるレーザカー
ド（LaserCard）（Ｒ）などである。すべてのＣＤ−ＲＯＭ製品の不利な点とは
、データが傷によって破損するおそれがあることである。これはたとえば音楽ま
たはビデオなどのデータの家庭での記憶に適しているが、その表面は最悪の場合
の日常的な使用に対して十分に頑健ではない。

【０００９】 磁気ストライプを備えたクレジットカードも周知であるが、これは非常に限定
された記憶容量しか有さない。また、データはＩＤバッジを装着するために用い
られるようなタイプのマグネットによって消去されるおそれがある。非常に大量
のデータを記憶するために、長い磁気テープもまた広く用いられ、音楽をかける
ためのカセットの形式で日常的に用いられている。しかしながら、これらはデー
タの個人的な記憶のためには好評ではない。

【００１０】 次世代の金融決済カードは、表面接触を介してアクセス可能であるマイクロプ
ロセッサを含み、「スマートカード」と呼ばれることもある。これらの公知の装
置は、磁気ストライプカードよりも大きなメモリ容量を備えるが、それでも量は
限定されている。カードはフレキシブルであり、湿気から保護されており、埃に
よって遮蔽されることのない表面接触子を有する。公知の表面接触子の１つの不
利点は、静電気によって高い電位が生成され得ることであり、これは放電の際に
データの損失を招くおそれがある。この問題を解決するために、たとえばＵＳ
５，８９２，２１６に記載されるように静電放電保護を備えたカードリーダが提
供されている。

【００１１】 以上を要約すると、小型で、信頼性があり、大量のメモリ容量を有し、経済的
に生産可能である日常的な使用に利用可能である適切な記憶装置が存在しない。

【００１２】 この発明の目的は、日常の個人的な使用に好適なデジタル記憶装置を提供する
ことである。

【００１３】 この発明のさらなる目的は、スマートカードのフレキシビリティと頑健性とを
維持する一方で、これよりも大量の記憶容量を有するデジタル記憶装置を提供す
ることである。

【００１４】 この発明のさらなる目的は、静電放電からよりよく保護されたメモリカードの
ための表面接触子を提供することである。

【００１５】

【発明の要約】

この発明の一局面は、入力／出力装置を備えた薄いフレキシブルメモリカード
に構成要素を組込んで、該構成要素が、環境からの保護およびデジタルデータの
数メガバイトの安全なアクセスを提供する小型のユニットとして協働するように
することである。この発明は、カードメモリ装置を含み、該カードメモリ装置は
、マイクロプロセッサと、該カードメモリ装置内に組込まれるデジタルデータの
記憶のための複数のメモリユニットと、メモリユニットのうちの１つを選択し選
択されたメモリユニットとの間のアドレス情報およびデータを経路制御するため
の選択装置とを含み、マイクロプロセッサと選択装置との両方がカードメモリ装
置に組込まれる。カードメモリ装置は、データの送受信のための入力／出力装置
（Ｉ／Ｏ装置）を有する。Ｉ／Ｏ装置の形式がこの発明の限定となることは期待
されない。たとえば、Ｉ／Ｏ装置は、カードリーダへ滑らせるように投入する（
sliding introduction）ことに対する表面接触子を含み得る。これに代えて、カ
ードは非接触型であって入力／出力は無線周波数または赤外線送信などの電磁放
射を介してもよい。無線周波数送信に関しては、入力装置は一般的にカードに組
込まれたアンテナを含む。赤外線入力装置は一般的に、赤外光を受けて電気信号
に変換するためのある種の光電池と、ＬＥＤ（発光ダイオード）などの転送装置
とを含む。カードの電子部品を駆動するための電力は、入射する電磁放射または
バッテリによって提供される。マイクロプロセッサのシリアルポートは入力装置
、たとえば表面接触子のうちの１つに接続される。シリアルデータはマイクロプ
ロセッサを介してカードメモリ装置に入力されるかまたは読出される。マイクロ
プロセッサは好ましくは安全な（secure）シングルチップマイクロプロセッサで
ある。マイクロプロセッサのシリアルデータポートは、第１のシリアルバスを介
して選択装置のシリアルポートに接続される。メモリユニットを選択するために
、選択装置のパラレルポートはパラレルアドレスバスを介してマイクロプロセッ
サのパラレルポートに接続される。メモリ記憶場所（ビット）アドレスのパラレ
ル部分は、パラレルバスを介して出力または入力される。選択装置は複数のシリ
アルポートを有し、各々が第２のシリアルバスを介してそれぞれのメモリユニッ
トに接続される。パラレルアドレス部分は、選択装置の入力／出力シリアルポー
トのうちの１つと、その関連のシリアルバスと、メモリユニットとを規定する。
一旦シリアルバスが選択されると、次いでマイクロプロセッサは第１および第２
のバスを介してシリアルアドレス情報を送り、選択されたメモリユニットのデジ
タルデータ記憶場所を規定する。メモリユニットは、各メモリモジュールが複数
のメモリユニットを含むメモリモジュールで編成されてもよい。メモリユニット
の各々は、１つ以上のメモリ装置、たとえばメモリチップを含み得る。

【００１６】 この発明はまた、第１の組の表面接触子を含むカードメモリ装置を含み、該第
１の組は接地接触子、電源接触子およびデータ入力および／または出力接触子を
含み、該第１の組はカードメモリ装置リーダ内の第２の組の接触子に対応し、第
１の組の接地接触子は第２の組の接触子のいずれかを接地するよう編成され、そ
の後でこのリーダの接触子は電源および／またはデータ接触子のいずれかと接触
する。接地接触子は、カードメモリ装置またはリーダのいかなる静電電位をも放
電する役割を果たす。好ましくは、カードメモリ装置の接地接触子はデータ接触
子を３方向から囲み、たとえば、これは「Ｕ」字型であり得る。カードメモリ装
置の電源接触子は、「Ｕ」の上部を閉鎖し得る。

【００１７】 この発明は、パーソナルコンピュータへの安全なアクセスを提供するための上
述のカードメモリ装置の使用を含む。この発明は、マイクロプロセッサとリーダ
とを含む第１のカードメモリ装置の使用を含み、計算装置の安全な動作の方法を
含み、該マイクロプロセッサとリーダとは該計算装置に接続されて第１のカード
メモリ装置を読取り、方法は、カードメモリ装置がリーダ内に挿入されない限り
動作が制限されるように計算装置のオペレーティングシステムを構成するステッ
プと、計算装置のシステム情報に関連する１つ以上のコードを生成するステップ
と、生成されたコードと、計算装置のために検査されたシステムデータを示す第
１のカードメモリ装置内の他のコードとを比較するステップと、生成されたデー
タと記憶された他のコードが同じ場合にのみ計算装置の規制されない動作を可能
にするステップとを含む。第１のカードメモリ装置は、好ましくはこの発明に従
ったカードメモリ装置である。特に、これは好ましくは薄く、フレキシブルで環
境から保護されている。好ましくはカードメモリ装置は、この発明の実施例に従
った滑動（sliding）接触子である入力装置を有する。これに代えて、入力装置
は非接触型であってもよく、たとえば無線周波数のワイヤレスの入力装置または
赤外線入力装置であってもよい。好ましくは、システムデータは計算装置にイン
ストールされるソフトウェアおよび／またはハードウェアへの参照を含む。方法
はまた好ましくは、計算装置のシステムデータを検査するための検査ステップを
含む。好ましくは、コードが整合しなければ、計算装置に確認を与えて第１のカ
ードメモリ装置を改められたコードで更新できるようにさらなるカードメモリ装
置が用いられる。好ましくは、第２のカードメモリ装置は、確認が制限された回
数、たとえば１回転送された後でのさらなる使用を禁じられる。計算装置はパー
ソナルコンピュータまたはＬＡＮまたはＷＡＮに装着された端末であり得る。

【００１８】 従属請求項は、各々がこの発明の異なった個々の実施例を規定する。この発明
を、添付の図面を参照して説明する。

【００１９】

【例示的な実施例の説明】

この発明を、特定の実施例および特定の概略図を参照して説明するが、この発
明はこれらに限定されるものではなく、請求項によってのみ限定されるものであ
る。特に、カードメモリ装置は８ビットバイト方式を参照して説明されるが、こ
の発明はこれに限定されるものではない。さらに、この発明は主に接触子を備え
たカードメモリ装置を参照して説明されるが、この発明はこれに限定されるもの
ではない。たとえば、カード装置は無線周波数送信または赤外線送信などの電磁
放射を受ける入力装置を有し得る。カードが電磁放射を受ける場合、カード装置
は適切な送受信機、たとえば組込アンテナまたは赤外線送受信機（ＬＥＤ）を有
する。

【００２０】 図１は、この発明の実施例に従ったデータ記憶装置２０の概略回路図である。
図２は、カード上でのカードメモリ装置２０の可能性のある構成を示す。装置２
０は好ましくは、組込マイクロプロセッサ２および複数の組込メモリモジュール
５−１２を備えた、環境から保護されたフレキシブルな（プラスチック）カード
である。カードメモリ装置２０の寸法は、組込プロセッサを有するテレホンカー
ドまたはクレジットカードなどの他のフレキシブルな「スマートカード」と同様
か、同一であり、たとえば、８５ｍｍ×５５ｍｍ×厚み１ｍｍである。カードメ
モリ装置２０は、たとえば表面接触子２１−２５の組１などの入力／出力装置を
有し、これは好適なカードリーダへの接続の役割を果たす。カードリーダは、独
立型リーダであっても、またはパーソナルコンピュータ内、ラップトップ型内、
パームトップ型内、またはリモートコンピュータとの通信のための電気通信ネッ
トワークに接続された端末内などに含まれていてもよい。接触子の組１は、電力
入力（Ｖｃｃ）、シリアルデータ入力／出力（ＳＤＡ）、接地入力（Ｖｓｓ）、
クロック入力（ＣＬＫ）およびマイクロプロセッサリセット（ＲＳＴ）コネクシ
ョンを提供する。マイクロプロセッサ２は好ましくは、アメリカ合衆国のセニッ
クス（ＳＣＥＮＩＸ）によって提供されるＳＣＥＮＩＸ ＳＸ／１８タイプのシ
ングルチップ安全マイクロプロセッサである。マイクロプロセッサチップに含ま
れるのは、好ましくはアプリケーションプログラムの記憶および装置２０のすべ
ての動作条件のための読出専用メモリ（ＲＯＭ）と、ランダムアクセスメモリ（
ＲＡＭ）と、任意で、装置２０の電源投入および初期化のために必要となるデー
タを記憶するために少なくとも一部が好ましくは保護された、不揮発性読出／書
込メモリとである。

【００２１】 組１の電力入力接触子（Ｖｃｃ）は、マイクロプロセッサ２の電力入力に接続
され、同様に組１の接地電位入力（Ｖｓｓ）、クロック入力（ＣＬＫ）、および
マイクロプロセッサリセット（ＲＳＴ）接触子は、マイクロプロセッサ２の等価
のピンに接続される。組１のＳＤＡ接触子は、マイクロプロセッサ２のシリアル
データ入力ピン（ＳＤＡ）に直接接続される。こうして、メモリモジュール５−
１２から読出されるべき、または書込まれるべきデータのすべてはマイクロプロ
セッサ２を介する。カードメモリ装置２０にアクセスするために、マイクロプロ
セッサ２との通信セッションがカードリーダを介してセットアップされ、確認手
順（後に記載）の後で組１のＳＤＡ接触子を介して通信チャネルが開放される。
確認の方法がこの発明を限定することは期待されない。特に、好適な確認方法は
当業者には公知であるように、公開鍵および／または秘密鍵および／または特定
のセッション鍵の使用を、含み得る。さらに、この発明は、カードメモリ装置２
０の所有者がカードリーダに１つ以上の個人識別番号（ＰＩＮ）を入力し、その
後で確認および認証を完了することを要求する要件を含み得る。さらに、この発
明は、カードがブロックされさらなるアクセスが拒絶される前に、ＰＩＮを入力
できる回数に対する制限を含み得る。さらに、この発明は、カードリーダのオペ
レータ（カードメモリ装置２０の所有者とは別の者）が、付加的にまたは代替的
に（キーパッドを介して直接、またはカードリーダのメモリからの１つまたは複
数のコード番号の通信により間接的にマイクロプロセッサ２へ）ＰＩＮ、アカウ
ント、サービスまたはシステム番号を入力することを要求し、マイクロプロセッ
サ２が、そのカードリーダがカードメモリ装置２０上のデータへのアクセスを許
可されている確認されたカードリーダの群に属することを認証できるようにする
。

【００２２】 カードメモリ装置２０に組入れられるのは、複数のメモリモジュール５−１２
であり、そのうちの１つを図５に最も詳細に示す。これらのメモリモジュール５
−１２は、たとえばＲＡＭである揮発性、またはＲＯＭなどの不揮発性読出専用
、または読出／書込可能不揮発性メモリユニット１６を含み得る。メモリユニッ
ト１６は、１回限りプログラム可能メモリユニットであってもよい。メモリモジ
ュール５−１２のメモリユニット１６は、好ましくはリフレッシュを必要としな
い。メモリモジュール５−１２は好ましくは、電気的消去プログラム可能読出専
用メモリ（ＥＥＰＲＯＭ）モジュールである。モジュール５−１２の各々は、い
くつかの別個のメモリユニット１６から構成され、メモリユニット１６の各々が
複数のメモリ１７、たとえばメモリチップを構成し、たとえばモジュール５−１
２のうちの１つが、各々が３２または６４キロバイトのデジタルデータを記憶す
る８個のＥＥＰＲＯＭメモリ１７の４つのユニット１６を含み、たとえば米国の
マイクロチップ（Microchip）によって提供される２４ＦＣ２５６メモリチップ
またはドイツのシーメンス（Siemens）によって提供される２４ＸＡ５１２チッ
プである。よって、モジュール５−１２ごとの記憶容量の合計は、４×８×６４
＝２０４８キロバイトとなり、カードメモリ装置２０の合計は、８×４×８×６
４キロバイト＝１６メガバイトとなる。メモリモジュール５−１２の各々のメモ
リ容量を変化させるか、またはそれらの数を変えることにより、カードメモリ装
置２０のメモリ容量を容易に２から１６メガバイトの間で選択することができる
。

【００２３】 電力（Ｖｃｃ）、接地（Ｖｓｓ）、クロック信号（ＳＣＬ）および書込保護（
ＷＰ）をすべてのメモリモジュール５−１２に提供するために、カードバス１４
が与えられる。マイクロプロセッサ２がメモリモジュール５−１２の各々との間
でアドレス指定し、かつデータを読出および書込するために、パラレルおよびシ
リアルバス５−Ｂ…１２−Ｂ、１３、１５のシステムが提供される。この発明に
従ったアドレシング方式は、新規なハイブリッドパラレル／シリアル方式である
。メモリモジュール５−１２内のメモリ場所のアドレスの各々は、シリアルアド
レス部分およびパラレルアドレス部分によって規定される。メモリモジュール５
−１２の各々は、シリアルデータおよびアドレスのシリアル部分を担持するため
に複数のシリアルバス５−Ｂ１−４、６−Ｂ１−４、…１２−Ｂ１−４が与えら
れる。メモリモジュール５−１２の各々のメモリユニット１６の各々は、独自の
シリアルバス５−Ｂ１−４…１２−Ｂ１−４を有する。必要となるシリアルバス
５−Ｂ１−４、…、１２−Ｂ１−４を選択するために、少なくとも１つの双方向
性マルチプレクサ−ディスパッチャ３、４が与えられる。マルチプレクサ−ディ
スパッチャ３、４は好ましくは特定用途向け集積回路（ＡＳＩＣ）として構築さ
れる。マルチプレクサ−ディスパッチャ３、４の入力および出力を図３に示す。
マイクロプロセッサ２からの入力はシリアルデータコネクション（ＳＤＡ）を含
み、これはシリアルバス１３に接続されてマイクロプロセッサ２との間での、よ
ってカードメモリ装置２０との間でのシリアルデータの送受信と、メモリモジュ
ール５−１２に対するシリアルアドレス部分の送受信を行なう。すべての通信、
すなわち、メモリモジュール５−１２の選択、モジュール５−１２内のＥＥＰＲ
ＯＭチップ１７の選択、およびアドレスおよびシリアルデータの通信は、マイク
ロプロセッサ２によってマルチプレクサ−ディスパッチャ３、４のＩＮＨＩＢＩ
Ｔコネクション上に発信される適切な信号によって禁止される。好ましくは、マ
ルチプレクサ−ディスパッチャ３、４のＩＮＨＩＢＩＴピンは、すべてのマルチ
プレクサ−ディスパッチャ３、４がともに禁止されるように組に編成される。こ
れがＵＳ ５，２９３，４２４に記載される回路と異なるのは、これらの公知の
回路においてはメモリモジュールの各々がロック回路を含むので、１つのメモリ
モジュールに対するアクセスの拒絶は他のメモリモジュールへのアクセスを妨げ
ない点である。また、これはＵＳ ５，６７１，３６７およびＵＳ ５，８７５
，４８０の公知の回路とも異なるが、これらの回路ではカードのメモリへのアド
レスバスはブロックされるが、シリアルデータバスはメモリに対して開放された
ままである。

【００２４】 任意で、マルチプレクサ−ディスパッチャ３、４を禁止した後で、マイクロプ
ロセッサ２はその保護された不揮発メモリにおいてレジスタにフラグを書き、そ
れによりマイクロプロセッサ２の電源投入時に、これはメモリ内のフラグの状態
を読出し、次いでもしフラグがセットされていれば、マイクロプロセッサ２はマ
ルチプレクサ−ディスパッチャ３、４の動作を禁止し、すなわちそれにより、電
源切断および電源投入がブロックされた通信状態を解除しないようにする。カー
ドメモリ装置２０をその禁止状態から解放するために、特別な手順が必要となる
であろう。

【００２５】 マルチプレクサ−ディスパッチャ３、４のパラレルピンＡ、Ｂ、Ｃ、Ｄはマイ
クロプロセッサ２のパラレルバス１５に接続される。これらは、この発明に従っ
たアドレシング方式のパラレル部分のために提供される。マルチプレクサ３、４
のＦＯＬＬＯＷピン上の適切な信号（論理１または０）は、信号が他の論理値に
変化するまで、ディスパッチャ３、４によって選択されたアドレスが変化するこ
とを防ぐ。

【００２６】 マルチプレクサ−ディスパッチャ３、４の各々は、ＳＤＡ０−３と表記され４
つの集合に編成された１６のシリアルデータ出力１８を有する。シリアルデータ
出力１８の各々は、その独自のシリアルバス５−Ｂ１−４、…１２−Ｂ１−４を
介して、メモリモジュール５−１２の４つのメモリユニット１６のうちの１つに
経路制御される。バス５−Ｂ１−４…１２−Ｂ１−４の各々は、関連のメモリモ
ジュール５−１２のそれぞれのピンＳＤＡ０−ＳＤＡ３および、マルチプレクサ
／ディスパッチャ３、４のそれぞれのピンＳＤＡ０−ＳＤＡ３に接続される。ど
のシリアルバス５−Ｂ１−４…１２Ｂ１−４が選択されるかは、マイクロプロセ
ッサ２からのパラレルバス１５で利用可能であるメモリカードアドレスのパラレ
ル部分に依存する。図４Ａに、メモリカードアドレスのパラレル部分を概略的に
示す。４つのビットは１６の異なったアドレスをもたらす。たとえば、００００
はマルチプレクサ／ディスパッチャ３のバンク０、ＳＤＡ０ピンによって規定さ
れるメモリユニット１６を選択し得る。このピンはシリアルバス５−Ｂ１および
メモリモジュール５のピンＳＤＡ０に接続される。１１１１は、マルチプレクサ
／ディスパッチャ３のバンク３、ＳＤＡ３ピンによって規定されるメモリユニッ
ト１６を選択し、これはメモリユニット８への接続のためにシリアルバス８−Ｂ
４に接続される。よって、メモリアドレスのパラレル部分は、４×４＝１６の５
１２キロバイトメモリユニット１６のいずれが選択されるかを決定する。メモリ
ユニット１６の各々は、最大８×６４キロバイトのＥＥＰＲＯＭメモリ１７を含
む。

【００２７】 カードメモリ装置２０のアドレシング方式のシリアル部分は、図４Ｂに示すと
おりであり得る（３バイトシリアルアドレス）。第１のバイトの最初の４ビット
は、いずれかの好適なパラメータ、たとえば製造者コードを規定するために用い
てもよく、たとえばＥＥＰＲＯＭのシリアルポートの初期化のために１０１０を
用い得る。次の３ビットは、８個の６４キロバイトＥＥＰＲＯＭメモリ１７のど
れが、５１２キロバイトメモリユニット１６のうちの１つから選択されるかを決
定する。第１のバイトの最後のビットは、読出または書込のいずれが行なわれる
かを決定する。次の２バイト（アドレスハイおよびローバイト）は、特定のメモ
リ１７のどの６４キロバイト記憶場所が書込まれるべきかまたは読出されるべき
かを決定する。

【００２８】 図５に、代表的なメモリモジュール５を概略的に示す。シリアルバス５−Ｂ１
−４の各々が、４つのメモリユニット１６のピンＳＤＡ０−３のうちの１つに接
続される。メモリユニット１６の各々は、少なくとも１つのメモリ１７を含む。
メモリ１７への電力（ＶｃｃおよびＶｓｓ）およびクロック入力（ＳＣＬ）への
コネクションは、カードバス１４を介して接続され、よって接触子の組１を備え
る。メモリモジュール５の書込保護（ＷＰ）ピンは、マイクロプロセッサ２のそ
れぞれのピンに接続される。

【００２９】 カードメモリ装置２０は、いくつかの異なったモードで操作することができ、
その各々がこの発明の別々の実施例である。最初に、マイクロプロセッサ２は、
要求されたメモリアドレスの各々を、カードリーダを介して、アルゴリズムを用
いて上述のハイブリッドカードアドレスに変換し得る。たとえばマイクロプロセ
ッサ２は、ハッシュまたは一方向関数を計算するためにそのＲＯＭに常駐プログ
ラムを記憶している。このアルゴリズムは、ＲＯＭに、またはより好ましくはマ
イクロプロセッサ２の保護された読出／書込メモリに製造時に記憶される鍵に基
づいてもよい。同じアルゴリズムが用いられるとしても、カードメモリ装置の各
々に用いられる鍵は異なり得る。読出または書込のためのアドレスを受取った際
に、マイクロプロセッサ２は入力アドレスに対して動作し、そこからメモリカー
ドアドレスの４ビットのパラレル部分と、メモリカードアドレスの３バイトのシ
リアル部分とを、図４Ａ、図４Ｂに示すようにハッシュまたは一方向関数を用い
て生成する。マイクロプロセッサ２は次いで、データの読出または書込のために
この暗号化ハイブリッドアドレスを用いる。これにより、メモリモジュール５−
１２のいずれかに記憶される実際のデータは、外部からのプローブによるカード
２０上のデータの解析の試みが失敗するよう擬似ランダムにソートされる。さら
に、カードメモリ装置２０の一部分が解析されたとしても、これは他のカードが
どのように動作するかを示さない。第１に、ハッシュ関数または一方向関数の性
質のうちの１つは、その結果から関数を導出することがほとんど不可能なことで
ある。第２に、ハッシュ関数または一方向関数の動作は、マイクロプロセッサ２
の保護メモリに記憶される鍵の値に依存するので、アドレス暗号化はカードメモ
リ装置２０の各々に対して異なる。メモリモジュール５−１２がＲＡＭモジュー
ルである場合、データは電源切断時に失われ、暗号化アドレスを生成するために
用いられる鍵は電源投入時にランダムに変化し得るので、暗号化アドレシングは
セッションごとに異なる。

【００３０】 第２のモードにおいては、任意で第１のモードと組合せることが可能であるが
、マイクロプロセッサ２は書込要求が受取られた場合にメモリモジュール５−１
２のアドレスのブロックを指定する。もし同じブロック内に後の書込アドレスが
ある場合、マイクロプロセッサ２はそのブロックを再び選択する。もし後に要求
される書込アドレスが第１のブロックの外にある場合、マイクロプロセッサ２は
第２のアドレスブロックを生成する。マイクロプロセッサ２は、カードメモリ装
置２０のすべてのメモリ場所が割当てられるまでこの手順を続ける。この手順に
より、カードメモリ装置２０は、カードメモリ装置２０によって提供されるもの
よりもより大きなアドレシング範囲を有するコンピュータまたは他のマイクロプ
ロセッサと動作できる。ブロックを生成することにより、コンピュータまたは他
のマイクロプロセッサの広く異なったアドレスブロックがカードメモリ装置２０
に割当てられる。ブロックの記録をつける、すなわちカードメモリ装置２０のメ
モリマップのために、マイクロプロセッサ２は、その保護された不揮発読出／書
込メモリ内に、ブロック、それらのサイズおよびそれらが対応するアドレスを記
録する。

【００３１】 動作の第３のモードにおいて、マイクロプロセッサはそのＲＯＭまたは読出／
書込不揮発性メモリにデータ圧縮アプリケーションプログラムを記憶し得る。こ
のアプリケーションは、書込時にデータを圧縮するため、または読出時にデータ
を圧縮解除するために呼出されることができる。カードメモリ装置２０との通信
のためにカードリーダを含むホストコンピュータまたは端末は、圧縮アルゴリズ
ムに対する知識を必要とせず、これは完全にマイクロプロセッサ２によって扱わ
れる。

【００３２】 同様に、動作の第４のモードにおいて、マイクロプロセッサ２は、データの書
込の前にデータを暗号化しかつ読出したデータを解読するための、暗号化および
解読アルゴリズムを含み得る。これは、カード２０上のデータの安全性を向上さ
せる。動作の第１のモードの適用により、メモリモジュール５−１２の間でデー
タが擬似ランダムに分散されるだけでなく、データはまた暗号化される。暗号化
アルゴリズムのための１つの鍵または複数の鍵は、カードメモリ装置２０の初期
化、たとえば製造の間に、マイクロプロセッサ２の不揮発性読出／書込メモリに
記憶し得る。カードメモリ装置２０のマイクロプロセッサチップの保護された読
出／書込メモリは、典型的には暗号化アルゴリズムによって生じる中間の結果を
一時的に記憶するために用い得る。

【００３３】 さらにメモリカード装置２０の安全性を向上させるために、マイクロプロセッ
サ２は好ましくは、カードメモリ装置２０がカードリーダに導入された場合に確
認ルーチンを行なうようプログラムされる。上述のように、確認の種類がこの発
明に実質的に影響することは期待されない。

【００３４】 図６Ａは、この発明の実施例に従った１つの可能な確認方式の概略フロー図で
ある。メモリカード２０は、図７に概略的に示されるパーソナルコンピュータの
ような処理装置３０の一部である好適なカードリーダ３１に配置される。カード
リーダは、カード装置２０上の１組の接触子に物理的に接触するものであっても
、または通信のために電磁放射を用いるものなどの遠隔読出装置であってもよい
。処理装置はマイクロプロセッサ３２を有する。ソフトウェアプログラムは、処
理装置３０およびカード２０のマイクロプロセッサ２の両方のメモリにプレロー
ディングされる。リーダ３１から供給される電力を使用して、ＶｓｓおよびＶｃ
ｃ接触子２１、２５を介しマイクロプロセッサ２に電源を投入した後に、カード
装置２０のマイクロプロセッサ２で確認プログラムが起動する。図６Ａに示す確
認方式は、カード２０および処理装置３０の両方と、これらに対して動作するソ
フトウェアプログラムとの確認を可能にするが、この発明はこれに限定されるも
のではない。たとえば、確認はカード２０にのみ制限されてもよい。ステップ３
３において、マイクロプロセッサ２はユーザからのコードＡ、たとえば個人識別
コード（ＰＩＮ）のエントリを要求する。ユーザは次いでコードＡを入力する。
同様に、ステップ３４において、カード２０は処理エンジン３０が認証されたも
のであるかどうかをチェックするために処理エンジン３０からコードＢを要求し
得る。ステップ３５において、コードＡおよびコードＢの両方がカード２０のマ
イクロプロセッサ２のメモリに予め記憶されたコードと比較される。コードＡが
正しいことが認証されると、カード２０のマイクロプロセッサ２はユーザ受入コ
ード３６を生成し、これはこのセッションに対して記憶される。コードＢが正し
ければ、マイクロプロセッサ２はプロセッサ受入コード３７を生成し、これは処
理装置３０に転送される。もしコードのいずれかが正しくなければ、非受入コー
ドが生成され、さらなる２回のエントリ試行が許可される。もし処理エンジン３
０のマイクロプロセッサ３２またはマイクロプロセッサ２のいずれかが（前回の
不正使用により）ブロックされれば、すべてのアクティビティが停止する。受入
コード制御の結果は最終的に、ステップ３９において処理エンジン３０によって
チェックされ、かつステップ３８においてマイクロプロセッサ２によってチェッ
クされる。もし３回の試行の後で正しいコードＡまたはコードＢのいずれも入力
されなければ、マイクロプロセッサ２および処理装置３０はそれぞれブロッキン
グコードＡ３、Ｂ３を出力し、すべてのアクティビティは停止する。ステップ３
８および３９の一部として、カード２０および／または処理エンジン３０が不正
な態様で変更されていないかどうか、さらなる検査が行なわれる。これを達成す
るために、さらなるコード４０、４１の入力がカード２０および処理装置３０の
マイクロプロセッサ３２から要求される。これらのコードの転送は、ユーザの介
入なしに行なわれ得る。コード４０および４１は、マイクロプロセッサ２および
処理エンジン３０のマイクロプロセッサ３２に動作するソフトウェアプログラム
のレジストリ番号と、ハードディスクなどのハードウェアのリファレンス番号と
からの適切なアルゴリズムによって生成され得る。いずれかに動作しているプロ
グラムにおけるいかなる変化をも識別するためのマイクロプロセッサ２および処
理エンジン３０において利用可能であるデータを用いてコード４０、４１を生成
する代替的な方法は、この発明の範囲に含まれる。コード４０、４１はサイズが
大きくてもよい。したがってこれらは、好ましくはこの発明に従ったカード装置
２０のメモリモジュール５−１２のメモリ内に記憶される。カード装置２０のマ
イクロプロセッサ２は次いで、記憶された、受取ったコード４０、４１を比較す
る。

【００３５】 もし最終的なチェックがすべてのコードが正しいことを示すと、それぞれステ
ップ４２および４３において、カード２０および処理エンジン３０のプログラム
へのアクセスが許可される。この場合、最終的な完全受入コード４４、４５が生
成される。

【００３６】 図６Ｂは、新しいパーソナルコンピュータ３０をインスタンス生成し、かつそ
のソフトウェアおよび／またはハードウェアを検査するための、購入後のカード
２０の使用の概略的なフロー図を示し、処理装置３０は、図７に概略的に示され
るパーソナルコンピュータである。パーソナルコンピュータ３０は、この発明に
従ったカードメモリ装置２０を所有するユーザによる安全なアクセスのために構
成される。パーソナルコンピュータ３０は、安全性を維持するために、検査され
たカード２０がリーダ３１内に挿入されるまでランできない。カード２０はまた
、パーソナルコンピュータ上でランするソフトウェアが確認されたソフトウェア
であるかどうかチェックする。ユーザがコンピュータを購入するとき、ユーザは
この発明に従ったカードメモリ装置２０である安全カード装置４８を提供される
。カード４８は、この発明に関して説明された認証および検査関数を実行するた
めにマイクロプロセッサ２にソフトウェアプログラムをローディングされている
。ユーザはまた１つ以上の「一時的カード」４７を提供される。一時的カード４
７もまた、この発明に従ったカードメモリ装置２０であり得る。一時的カード４
７の目的は、検査データでのカード４８の更新を可能にすることである。一旦更
新が完了するとカード４７上のデータは破壊されて、カードはさらなる使用から
ブロックされ、たとえば上述のＩＮＨＩＢＩＴ関数が永久的に起動される。

【００３７】 ステップ４６においてパーソナルコンピュータ３０は起動され、オペレーティ
ングシステムは安全カード４８がリーダ３１に挿入されるまで停止する。カード
４８は電源投入され、カード４８のマイクロプロセッサ２で認証プログラムが自
動的にランし始める。カード４８は、パーソナルコンピュータ３０からの少なく
とも１つのコードＡ０、Ｂ０、Ｃ０を要求する。コードＡ０、Ｂ０、Ｃ０は好ま
しくは、パーソナルコンピュータ３０のシステムデータからパーソナルコンピュ
ータ３０によって生成され、これはパーソナルコンピュータとその上でランする
ソフトウェアとの識別を提供する。たとえば、パーソナルコンピュータのＢＩＯ
Ｓの数からコードＡ０が生成され、ハードウェア、たとえばパーソナルコンピュ
ータのハードディスクの数からＢ０のコードが生成され、パーソナルコンピュー
タ３０上に起動するソフトウェア、たとえばマイクロソフトの「ウィンドウズ（
Ｒ）」グラフィカルユーザインターフェイスの登録番号からコードＣ０が生成さ
れ得る。コードＣ０は、他のすべてのコードＡ０、Ｂ０を連結したものであって
もよい。カード４８は、たとえばこの発明に従ったカードメモリ装置２０のメモ
リモジュール５−１２のようなその読出／書込不揮発性メモリに問合せて、１つ
または複数のコードＡ０、Ｂ０、Ｃ０を検索する。パーソナルコンピュータ３０
の最初のインスタンス生成において、これらのコードはカード４８上に存在しな
い。カード４８は次いで、一時的カード４７をリーダ３１に挿入することを要求
する。カード４８は次いでリーダ３１から取除かれ、カード４７が挿入される。
カード４７は、一度にコードＡ０、Ｂ０、Ｃ０をカード４８にローディングする
ようコンピュータ３０に確認を与える。一旦コンピュータ３０がこの確認を受取
ると、カード４７のすべてのデータは破壊され、カードはステップ４９で、たと
えば上述のＩＮＨＩＢＩＴ関数を用いた永久的な禁止によりブロックされる。カ
ード４８はリーダ３１内でカード４７に置換えられて、コードＡ０、Ｂ０、Ｃ０
はカード４８の読出／書込不揮発メモリに書込まれる。カード４８はここでコー
ドＡ０、Ｂ０、Ｃ０で初期化される。コンピュータ３０上でランするソフトウェ
アに対するいかなる変更の試みも、１つ以上のコードＡ０、Ｂ０、Ｃ０を変化さ
せ、カード４８は始動時にエラーメッセージを生成するであろう。

【００３８】 図６Ｃに、コンピュータ３０の次の起動を示す。コンピュータ３０はステップ
５１において開始し、オペレーティングシステムはカード４８がリーダ３１に挿
入されるまで停止する。カード４８は次いで、これが要求された１つ以上のコー
ドＡ０、Ｂ０、Ｃ０がその不揮発性メモリに記憶されているかどうかをチェック
する。コードＡ０、Ｂ０、Ｃ０は、計算装置３０の検査されたソフトウェアおよ
び／またはハードウェアを表わす。これが初期化されているので、カード４８は
これらのコードを既にモジュール５−１２内に記憶させている。カード４８は次
いで、１つ以上のさらなるコードＡ０、Ｂ０、Ｃ０をパーソナルコンピュータ３
０から入力するよう要求する。これらのコードは上述のようにコンピュータ３０
のシステム情報から生成され、ステップ５２においてカード４８に転送される。
ステップ５３において、受取られ記憶されたコードＡ０、Ｂ０、Ｃ０は、カード
４８によって比較され、これらが正しければステップ５４においてカード４８は
オペレーションを続けるために必要な命令をコンピュータ３０に対して提供する
。もしコードＡ０、Ｂ０、Ｃ０が整合しなければ、コンピュータ３０はステップ
５５において停止する。

【００３９】 確認されていないカード４８の使用を防ぐために、上述の方式は、コンピュー
タ３０から１つ以上のコードＡ０、Ｂ０、Ｃ０とともに与えられるさらなるラン
ダム数ＲＡＮＤを加えることにより変更されてもよい。もしコードが正しければ
、カード４８は一方向関数またはハッシュコードなどのアルゴリズムにランダム
数で動作する。この動作の結果Ｓｒｅｓはパーソナルコンピュータ３０に転送さ
れる。パーソナルコンピュータ３０は、ランダム数および同じアルゴリズムから
Ｓｒｅｓを計算する。もし受取られ計算されたＳｒｅｓが整合すれば、コンピュ
ータ３０は動作を続けることができる。もしカード４８がコードＡ０、Ｂ０、Ｃ
０のうちの１つが正しくないと判断すると、Ｓｒｅｓと同じ形式を有するランダ
ム数Ｓｒａｎｄが生成され、コンピュータ３０に転送される。コンピュータがＳ
ｒｅｓをＲＡＮＤから計算し、Ｓｒａｎｄと比較して、これらが異なっていると
判断すると、動作はブロックされる。

【００４０】 図６Ｄは、どのように新しいプログラムがコンピュータにインストールされ、
かつこのソフトウェアがセキュリティカード４８で検査されるかを示す概略図で
ある。ソフトウェアは、図６Ｂに関して説明したようにさらなる一時的カード４
７を与えられる。開始点は、図６Ｃのステップ５４を完了したアクティブにラン
しているコンピュータである。新しいソフトウェアは、ステップ５７においてコ
ンピュータ３０にインストールされる。ローディングの最後に、改められた関連
のコードＡ０、Ｂ０、Ｃ０が、新しいソフトウェアの登録番号から計算される。
コンピュータ３０は次いで停止して、ステップ５８において一時的カード４７の
エントリを要求する。カード４７がリーダ３１に挿入されて、コンピュータ３０
に改められた１つまたは複数のコードＡ０、Ｂ０、Ｃ０をセキュリティカード４
８にローディングするために必要な確認を与える。コンピュータ３０は次いでス
テップ５９においてカード４７のすべてのデータを破壊し、カード４７はステッ
プ５９において、たとえば上述のＩＮＨＩＢＩＴ関数をセットすることにより永
久的にセットすることによりブロックされる。カード４７は次いでリーダ３１か
ら取除かれ、カード４８が挿入される。コンピュータ３０は次いでステップ６０
においてカード４８に新しいコードＡ０、Ｂ０、Ｃ０を書込む。カード４８は次
いで更新されたコードＡ０、Ｂ０、Ｃ０で初期化される。これらはパーソナルコ
ンピュータ３０に対して検査されたシステムデータを表わす。

【００４１】 図６Ｅに、ソフトウェアのコンピュータ３０への再インストールを概略的に示
す。ウイルスその他の理由により、パーソナルコンピュータ３０上のあるプログ
ラムが破壊されたと想定する。ステップ６２においてソフトウェアが再インスト
ールされる。ステップ６３において、再インストールされたソフトウェアに対し
て１つまたは複数の関連コードＡ０、Ｂ０、Ｃ０がパーソナルコンピュータ３０
によって計算される。この１つまたは複数のコードは、ステップ６４においてカ
ード４８に既に記憶されている１つまたは複数のコードとチェックされる。これ
らが整合すると、コンピュータ３０の動作はステップ６５に続く。もしコードが
正しくなければ、コンピュータはステップ６６において停止し、たとえば一時的
カード４７のエントリが要求され得る。

【００４２】 図６Ａから図６Ｅに関する上述の説明は、単独のユーザおよび単一のパーソナ
ルコンピュータに関して行なわれた。上述の方法およびハードウェアは、複数の
コンピュータによる単一のセキュリティカード４８の使用をも含み得る。たとえ
ば、会社の従業員が一群のコンピュータで動作するセキュリティカード４８を与
えられてもよい。カードの各々はこれが動作するすべてのコンピュータに対する
すべてのコードＡ０、Ｂ０、Ｃ０のコピーを有する。これにより、ユーザはコン
ピュータ群の中のいずれのコンピュータにもログオンできる。さらに、セキュリ
ティカード４８の使用は、それぞれのローカルエリアネットワーク（ＬＡＮ）、
広域ネットワーク（ＷＡＮ）を識別する関連のコードが利用可能でありカード４
８に記憶されていれば、ＬＡＮまたはＷＡＮネットワーク内で用いられるよう拡
張されてもよい。

【００４３】 図８は、この発明の実施例に従ったカードメモリ装置２０で用いるための表面
接触子２１−２５の組１の概略上面図である。好ましくは、接地接触子２１（Ｖ
ｓｓ）はカードの上に配置されて、カードメモリ装置２０がカードリーダ内に挿
入された場合にこれが最初にカードリーダに入るようにする。メモリカード装置
２０は、メモリカード装置２０を滑らせるように投入することを可能にしながら
他の物体の投入を防ぐよう設計されるスリット開口部を有するカードリーダに挿
入されることが意図される。接地接触子２１はしたがって、好ましくは他の接触
子２２−２５と比較するとカードメモリ装置の一方の端部に最も近く配置される
。接地接触子２１は好ましくは「Ｕ」字型であり、少なくとも３つの側部でクロ
ック信号接触子２２（ＣＬＳ）、シリアルデータ入力／出力接触子２３（ＳＤＡ
）およびリセット接触子２４（ＲＳＴ）を囲む。リセット、データ入力／出力お
よびクロック接触子２２−２４の順序は、この発明を限定するものとは考慮され
ない。電力接触子（Ｖｃｃ）２５は、図８に示すように接地接触子２１の「Ｕ」
字型の頂部に配置されてもよい。好ましくは、電力接触子２５は、カードリーダ
に最初に入るカードメモリ装置の端部から最も遠く配置される。接触子２１−２
５は、スマートカード、クレジットカード、テレホンカードなどのために従来用
いられる好適な材料から作られ、通常は銅合金である。リーダの金属部分のいず
れかが接地接触子２１に最初に接触するような位置に接地接触子２１を配置する
ことにより、静電圧が放電されて静電放電によるカード２０におけるデータ損失
のリスクが減じられる。

【００４４】 この発明に従ったカードメモリ装置２０は、クレジットカードのように通常の
態様で損失または破壊なしに人が携帯できる、たとえば財布、ハンドバック、コ
ートのポケットなどに保管できる、環境から保護された数メガバイトのデータ（
少なくとも１メガバイト）のメモリカードを提供する。この発明に従ったカード
メモリ装置２０は、パーソナルコンピュータの動作を制御するためのセキュリテ
ィカードとして用いるために有利であり、個人データを記憶するためのカードの
どのような形式であってもよく、たとえば健康保険カード、商業的な車両の走行
距離および運転回数を記録する車両のためのデータカード、コンピュータプログ
ラムを記憶するためのカード、本のようなテキスト文書を記憶するためのカード
などであり得る。

【図面の簡単な説明】

【図１ａ】 この発明に従った、カードメモリ装置の実施例の概略回路図で
ある。

【図１ｂ】 この発明に従った、カードメモリ装置の実施例の概略回路図で
ある。

【図１ｃ】 この発明に従った、カードメモリ装置の実施例の概略回路図で
ある。

【図２ａ】 カード上の図１のカードメモリ装置の可能な構成である。

【図２ｂ】 カード上の図１のカードメモリ装置の可能な構成である。

【図３】 この発明の実施例に従った、ディスパッチャ回路の概略図である
。

【図４Ａ】 この発明の実施例に従った、メモリユニットの選択のためのパ
ラレル４ビットアドレシング方式を示す図である。

【図４Ｂ】 この発明の実施例に従った、３バイトシリアルアドレシング方
式を示す図である。

【図５ａ】 この発明の実施例に従った、メモリモジュールの図である。

【図５ｂ】 この発明の実施例に従った、メモリモジュールの図である。

【図５ｃ】 この発明の実施例に従った、メモリモジュールの図である。

【図５ｄ】 この発明の実施例に従った、メモリモジュールの図である。

【図６Ａ】 この発明と併せて用い得る、確認方式を示す図である。システ
ムとメモリカードとの間のこの発明に従った確認方式を示す。

【図６Ｂ】 この発明と併せて用い得る、確認方式を示す図である。この発
明の実施例に従ったソフトウェアの安全なインストールのための認証方式を示す
。

【図６Ｃ】 この発明と併せて用い得る、確認方式を示す図である。この発
明の実施例に従ったソフトウェアの安全なインストールのための認証方式を示す
。

【図６Ｄ】 この発明と併せて用い得る、確認方式を示す図である。この発
明の実施例に従ったソフトウェアの安全なインストールのための認証方式を示す
。

【図６Ｅ】 この発明と併せて用い得る、確認方式を示す図である。この発
明の実施例に従ったソフトウェアの安全なインストールのための認証方式を示す
。

【図７】 この発明とともに用い得る、カードリーダおよび処理装置の概略
図である。

【図８】 図１および図２に示されるこの発明の実施例と併せて用いるのに
好適である表面接触子の上面図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年６月２９日（２００１．６．２９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，Ｓ Ｅ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ (72)発明者 ドゥラヘイ，セルジ・アルフォンス・マル セル・ロメイン フランス、エフ−84200 カーペントラス、 アベニュ・ジェイ・エフ・ケネディー、 658 Ｆターム(参考） 2C005 MA05 MA07 MA11 MA18 MB03 NA21 5B035 BB09 CA22 【要約の続き】

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力／出力装置を有するカードメモリ装置であって、 マイクロプロセッサと、 デジタルデータの記憶のための複数のメモリユニットと、 メモリユニットのうちの１つを選択し、選択されたメモリユニットとの間でア
   ドレス情報およびデータを経路制御するための選択装置とを組込まれ、 前記マイクロプロセッサは、前記入力／出力装置と前記選択装置との間に配置
   され、かつカードメモリ装置から送られ受取られるべきデータをパスし、かつメ
   モリユニットの各々に送信されるデータに対するアドレス情報を提供するよう適
   合される、カードメモリ装置。
2. 【請求項２】 前記メモリユニットのメモリ場所の各々に対するアドレシン
   グ方式は、パラレル部分とシリアル部分とを含む、請求項１に記載のカードメモ
   リ装置。
3. 【請求項３】 前記選択装置のパラレルポートは、マイクロプロセッサのパ
   ラレルポートに接続されてカードメモリアドレスのパラレル部分を受取る、請求
   項２に記載のカードメモリ装置。
4. 【請求項４】 前記選択装置の第１のシリアルポートは、マイクロプロセッ
   サのシリアルポートに接続されてカードメモリアドレスのシリアル部分を受取る
   、請求項２または請求項３に記載のカードメモリ装置。
5. 【請求項５】 前記選択装置は複数の第２のシリアルポートを含み、そのう
   ちの１つは、シリアルバスを介してメモリユニットの各々に接続され、パラレル
   アドレス部分は選択された装置の第２のシリアルポートのうちの１つを規定する
   、請求項２から請求項４のいずれかに記載のカードメモリ装置。
6. 【請求項６】 メモリ容量は少なくとも１メガバイトである、前記請求項の
   いずれかに記載のカードメモリ装置。
7. 【請求項７】 前記入力／出力装置は、接地接触子、電源接触子およびデー
   タ入力および／または出力接触子を含む第１の組の表面接触子を含み、前記第１
   の組は、カードメモリ装置リーダにおける第２の組の接触子に対応し、第１の組
   の接地接触子は、第２の組のいずれかの接触子に接触し、その後でこのリーダ接
   触子は電源および／またはデータ接触子のうちのいずれかと接触するよう構成さ
   れる、前記請求項のいずれかに記載のカードメモリ装置。
8. 【請求項８】 カードメモリ装置の接地接触子は、３方向でデータ接触子を
   囲む、請求項７に記載のカードメモリ装置。
9. 【請求項９】 カードメモリ装置であって、 接地接触子、電源接触子およびデータ入力および／または出力接触子を含む第
   １の組の表面接触子を含み、第１の組はカードメモリ装置リーダの第２の組の接
   触子に対応し、第１の組の接地接触子は、第２の組のいずれかの接触子に接触し
   、その後でリーダは電力および／またはデータ接触子のいずれかと接触するよう
   構成される、カードメモリ装置。
10. 【請求項１０】 前記カードメモリ装置の接地接触子は３方向でデータ接触
    子を囲む、請求項９に記載のカードメモリ装置。
11. 【請求項１１】 コンピュータ装置の安全な動作の方法であって、マイクロ
    プロセッサとリーダとを有する第１のカードメモリ装置の使用を含み、前記リー
    ダは計算装置に接続されて第１のカードメモリ装置を読出し、前記方法は、計算
    装置のオペレーティングシステムを構成して、第１のカードメモリ装置がリーダ
    に挿入されない限り動作が制限されるようにするステップと、 計算装置のシステム情報に関する１つ以上のコードを生成するステップと、 生成されたコードを第１のカードメモリ装置内の他のコードと比較するステッ
    プとを含み、他のコードは計算装置のために検査されたシステムデータを表わし
    、前記方法はさらに 生成されて記憶された他のコードが同じである場合にのみ、計算装置のさらな
    る制限されない動作を可能にするステップとを含む、方法。
12. 【請求項１２】 第１のカードメモリ装置は、請求項１から請求項１０のい
    ずれかに記載のカードメモリ装置である、請求項１１に記載の方法。