JPS63143689A - メモリカ−ドの容量検出装置 - Google Patents
メモリカ−ドの容量検出装置Info
- Publication number
- JPS63143689A JPS63143689A JP61290807A JP29080786A JPS63143689A JP S63143689 A JPS63143689 A JP S63143689A JP 61290807 A JP61290807 A JP 61290807A JP 29080786 A JP29080786 A JP 29080786A JP S63143689 A JPS63143689 A JP S63143689A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- capacity
- address
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000001514 detection method Methods 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、容量が一定なメモリブロック単位毎にアド
レスが設定され、読出し及び書込みが可能な半導体メモ
リを内蔵したメモリカードの容量検出装置に関する。
レスが設定され、読出し及び書込みが可能な半導体メモ
リを内蔵したメモリカードの容量検出装置に関する。
［従来の技術］
従来、メモリカードとしては例えば第１０図及び第１１
図に示すものが知られている。すなわち第１０図に示す
ものは、半導体メモリ１を内蔵したメモリカードＡに例
えば３本の特定のコネクタビン２ａ、 ２ｂ、２Ｃを設
け、その各コネクタビンにそれぞれ信号線を接続し、そ
の信号線にスイッチ３ａ、３ｂ、３ｃによって「１」、
ｒＯＪのビット信号を出力し、コネクタビン２ａ、 ２
ｂ。
図に示すものが知られている。すなわち第１０図に示す
ものは、半導体メモリ１を内蔵したメモリカードＡに例
えば３本の特定のコネクタビン２ａ、 ２ｂ、２Ｃを設
け、その各コネクタビンにそれぞれ信号線を接続し、そ
の信号線にスイッチ３ａ、３ｂ、３ｃによって「１」、
ｒＯＪのビット信号を出力し、コネクタビン２ａ、 ２
ｂ。
２Ｃ全体でメモリの容量をコードとして出力させるもの
である。すなわち、これは３ビツトのコードとして半導
体メモリ１の容量を示すことができるので、各スイッチ
３ａ、３ｂ、３ｃの操作によって８種類の容量を示すこ
とができる。
である。すなわち、これは３ビツトのコードとして半導
体メモリ１の容量を示すことができるので、各スイッチ
３ａ、３ｂ、３ｃの操作によって８種類の容量を示すこ
とができる。
また第１１図に示すものは、４つのメモリブロック４．
５，６．７によって構成された半導体メモリ８と、フル
デコード回路９がメモリカードＡ′に内蔵され、フルデ
コード回路９によって入力されるアドレスデータのすべ
てをデコードするようになっている。なお、フルデコー
ド回路９からは各メモリブロック４〜７に対してチップ
イネーブルＣ３（ｌ ５Ｃ８ｔ 、Ｃ８２、Ｃ８３が入
力されている。
５，６．７によって構成された半導体メモリ８と、フル
デコード回路９がメモリカードＡ′に内蔵され、フルデ
コード回路９によって入力されるアドレスデータのすべ
てをデコードするようになっている。なお、フルデコー
ド回路９からは各メモリブロック４〜７に対してチップ
イネーブルＣ３（ｌ ５Ｃ８ｔ 、Ｃ８２、Ｃ８３が入
力されている。
従ってこのメモリカードＡ′においては、例えばメモリ
ブロック７が無い状態でそのメモリブロック７の特定ア
ドレスにデータを書込み、それを読み出して書き込む前
のデータと比較するとデータの一致が取れないのでメモ
リブロック７が無いと判断され、例えば１つのメモリブ
ロックが８にバイトであればこのメモリカードの容量は
２４にバイトであると判断される。
ブロック７が無い状態でそのメモリブロック７の特定ア
ドレスにデータを書込み、それを読み出して書き込む前
のデータと比較するとデータの一致が取れないのでメモ
リブロック７が無いと判断され、例えば１つのメモリブ
ロックが８にバイトであればこのメモリカードの容量は
２４にバイトであると判断される。
［発明が解決しようとする問題点］
しかし前者のものはメモリカードＡ内にスイッチ３ａ、
３ｂ、３ｃ及び信号線を設けなければならず、またメモ
リカードの容量の種類が増加するとスイッチ及び信号線
を追加しなければならず、メモリカードの構成が複雑化
するとともに容量変更のための作業が面倒となり、また
機械的接点を使用するため信頼性も悪い問題があった。
３ｂ、３ｃ及び信号線を設けなければならず、またメモ
リカードの容量の種類が増加するとスイッチ及び信号線
を追加しなければならず、メモリカードの構成が複雑化
するとともに容量変更のための作業が面倒となり、また
機械的接点を使用するため信頼性も悪い問題があった。
また、後者のものはフルデコード回路を使用してアドレ
スデータをすべてデコードするため、たとえメモリブロ
ックが１つしか使用しないものであっても構成の複雑な
フルデコード回路を持つ必要があり、経済性が悪い問題
があった。
スデータをすべてデコードするため、たとえメモリブロ
ックが１つしか使用しないものであっても構成の複雑な
フルデコード回路を持つ必要があり、経済性が悪い問題
があった。
そこで本発明は、メモリカード内の半導体メモリの容量
をデータの書き込み、読み出し、比較というソフトウェ
ア的処理によって判断でき、しかも経済性を向上できる
メモリカードの容量検出装置を提供することを目的とす
る。
をデータの書き込み、読み出し、比較というソフトウェ
ア的処理によって判断でき、しかも経済性を向上できる
メモリカードの容量検出装置を提供することを目的とす
る。
またこの発明は、一度判断した半導体メモリの、容量を
そのメモリに格納することによってその後、容量判断が
容易にできるメモリカードの容量検出装置を提供するこ
とを目的とする。
そのメモリに格納することによってその後、容量判断が
容易にできるメモリカードの容量検出装置を提供するこ
とを目的とする。
［問題点を解決するための手段］
この発明は、第１図に示すように、容■が一定なメモリ
ブロック単位毎にアドレスが設定され、読出し及び書込
みが可能な半導体メモリａを内蔵したメモリカードｂと
、半導体メモリａの各メモリブロック内の特定アドレス
を指定するアドレス指定手段Ｃと、半導体メモリａの初
期化時においてアドレス指定手段Ｃで指定される各メモ
リブロック内の特定アドレスにそれぞれ異なるデータを
書込むデータ書込み手段ｄと、このデータ書込み手段ｄ
で一旦書込んだ各データを読み出してそれぞれ書込む前
のデータと比較する比較手段ｅと、この比較手段ｅの比
較結果から半導体メモリａの容量を判断する判断手段ｆ
とを設けたものである。
ブロック単位毎にアドレスが設定され、読出し及び書込
みが可能な半導体メモリａを内蔵したメモリカードｂと
、半導体メモリａの各メモリブロック内の特定アドレス
を指定するアドレス指定手段Ｃと、半導体メモリａの初
期化時においてアドレス指定手段Ｃで指定される各メモ
リブロック内の特定アドレスにそれぞれ異なるデータを
書込むデータ書込み手段ｄと、このデータ書込み手段ｄ
で一旦書込んだ各データを読み出してそれぞれ書込む前
のデータと比較する比較手段ｅと、この比較手段ｅの比
較結果から半導体メモリａの容量を判断する判断手段ｆ
とを設けたものである。
またこの発明は、判断手段ｆで判断された容量データを
半導体メモリａの特定エリアに格納する容色データ格納
手段ｑを設けたものである。
半導体メモリａの特定エリアに格納する容色データ格納
手段ｑを設けたものである。
［作用］
このような構成の本発明においては、アドレス指定手段
Ｃにて半導体メモリａの各メモリブロック内の特定アド
レスを指定してデータ書込み手段ｄにてそれぞれ異なる
データを書込む。そして書き込んだデータを読み出して
比較手段ｅで書込む前のデータと比較し、データが一致
すればメモリブロックが設けられていると判断し、また
一致しなければメモリブロックが設けられていないと判
断し判断手段ｆで半導体メモリａの容量を判断する。
Ｃにて半導体メモリａの各メモリブロック内の特定アド
レスを指定してデータ書込み手段ｄにてそれぞれ異なる
データを書込む。そして書き込んだデータを読み出して
比較手段ｅで書込む前のデータと比較し、データが一致
すればメモリブロックが設けられていると判断し、また
一致しなければメモリブロックが設けられていないと判
断し判断手段ｆで半導体メモリａの容量を判断する。
またこの発明では判断手段ｆで判断した半導体メモリａ
の容量データをそのメモリａの特定エリアに格納しその
後の容量判断を容易にする。
の容量データをそのメモリａの特定エリアに格納しその
後の容量判断を容易にする。
［実施例］
以下、この発明の一実施例を図面を参照して説明する。
なお、この実施例はこの発明を電子タイプライタ−に適
用したものについて述べる。
用したものについて述べる。
第２図において、１１は制卸部本体を構成するＣＰＵ、
１２はこのＣＰＵ１１が各部を制御するためのプログラ
ムデータが格納されたＲＯＭ、１３は入力データや印字
データを格納するメモリ、後述する各種レジスタ等各種
のデータ処理用メモリを設けたＲＡＭ、１４はタイプラ
イタ−としてのフルキーボード１５及びプリンタ１６が
接続されたＩ１０ボート、１７はタイプライタ−装置本
体に対して挿脱自在に設けられた外部記憶装置を構成す
るメモリカードである。
１２はこのＣＰＵ１１が各部を制御するためのプログラ
ムデータが格納されたＲＯＭ、１３は入力データや印字
データを格納するメモリ、後述する各種レジスタ等各種
のデータ処理用メモリを設けたＲＡＭ、１４はタイプラ
イタ−としてのフルキーボード１５及びプリンタ１６が
接続されたＩ１０ボート、１７はタイプライタ−装置本
体に対して挿脱自在に設けられた外部記憶装置を構成す
るメモリカードである。
前記ＣＰＵ１１に対して前記 ＲＯＭ１２、ＲＡＭ１３
、Ｉ１０ポート１４及びメモリカード１７はデータ・パ
スライン１８及びアドレス・パスライン１９を介して接
続されている。前記ＣＰＵ１１は前記メモリカード１７
に対してメモリカードイネーブル信号ＥＮＳを供給する
ようにしている。
、Ｉ１０ポート１４及びメモリカード１７はデータ・パ
スライン１８及びアドレス・パスライン１９を介して接
続されている。前記ＣＰＵ１１は前記メモリカード１７
に対してメモリカードイネーブル信号ＥＮＳを供給する
ようにしている。
前記メモリカード１７には複数のメモリブロックからな
る半導体メモリが収納されているが、例えば３２にバイ
トのメモリブロック１個からなる３２にバイトの半導体
メモリ１７１は第３図に示すようにＡｎ〜Ａ１５の１６
本のアドレスラインのうちＡｌｓをＮＧとし、また３２
にバイトのメモリブロック２個からなる６４にバイトの
半導体メモリ１７２は第４図に示すように八〇〜Ａ１５
の１６本すべてをアドレスラインとしている。
る半導体メモリが収納されているが、例えば３２にバイ
トのメモリブロック１個からなる３２にバイトの半導体
メモリ１７１は第３図に示すようにＡｎ〜Ａ１５の１６
本のアドレスラインのうちＡｌｓをＮＧとし、また３２
にバイトのメモリブロック２個からなる６４にバイトの
半導体メモリ１７２は第４図に示すように八〇〜Ａ１５
の１６本すべてをアドレスラインとしている。
前記ＣＰＵ１１はメモリカード１７が接続されている状
態で動作を開始すると第５図に示すメモリカードの初期
化処理を行う。これは先ずＳｌでレジススタＡに「１」
をセットする。次に８２でレジスタＡの値をアドレス×
１例えば「ｏｏｏｏ番地」で指定されるメモリカード１
７の半導体メモリに書込む。次に＄３でレジスタＡの値
を１つインクリメントする。次に８４でアドレスＸに最
小メモリブロック単位アドレスＹ１すなわち「Ｙ＝８０
００番地」を加算してＸ ＝ ｇｏｏｏとする。次に８
５でレジスタＡの値「２」をドレス）ｌＪ＝８０００番
地で指定されるメモリカード１７の半導体メモリに書込
む。
態で動作を開始すると第５図に示すメモリカードの初期
化処理を行う。これは先ずＳｌでレジススタＡに「１」
をセットする。次に８２でレジスタＡの値をアドレス×
１例えば「ｏｏｏｏ番地」で指定されるメモリカード１
７の半導体メモリに書込む。次に＄３でレジスタＡの値
を１つインクリメントする。次に８４でアドレスＸに最
小メモリブロック単位アドレスＹ１すなわち「Ｙ＝８０
００番地」を加算してＸ ＝ ｇｏｏｏとする。次に８
５でレジスタＡの値「２」をドレス）ｌＪ＝８０００番
地で指定されるメモリカード１７の半導体メモリに書込
む。
そして書込んだ後Ｓ６でそのアドレスＸからデータを読
み出してレジスタＢに格納する。
み出してレジスタＢに格納する。
次に８７でレジスタＡとレジスタＢの値を比較する。そ
して両者が一致していなければエラーにする。また一致
していれば次の８８でレジスタＡの値からｒ−ＩＪＬ、
またアドレスＸからＹ＝８０００番地を減算する。次に
８９でアドレスＸで指定されるメモリカード１７の半導
体メモリからデータを読み出してレジスタＢに格納する
。
して両者が一致していなければエラーにする。また一致
していれば次の８８でレジスタＡの値からｒ−ＩＪＬ、
またアドレスＸからＹ＝８０００番地を減算する。次に
８９でアドレスＸで指定されるメモリカード１７の半導
体メモリからデータを読み出してレジスタＢに格納する
。
次にＳ１ｏでレジスタＡとレジスタＢの値を比較する。
そして両者が一致していれば８１１で６４にバイトを示
す定数「６４」をレジスタＣにセットする。また一致し
ていなければ８１２でレジスタＡの値に＋１した内容と
レジスタＢの値を比較する。そして両者が一致していな
ければエラーにする。また両者が一致していれば８１３
で３２にバイトを示す定数「３２」をレジスタＣにセッ
トする。そして最後にレジスタＣの内容をメモリカード
１７における半導体メモリの特定エリアに格納する゛。
す定数「６４」をレジスタＣにセットする。また一致し
ていなければ８１２でレジスタＡの値に＋１した内容と
レジスタＢの値を比較する。そして両者が一致していな
ければエラーにする。また両者が一致していれば８１３
で３２にバイトを示す定数「３２」をレジスタＣにセッ
トする。そして最後にレジスタＣの内容をメモリカード
１７における半導体メモリの特定エリアに格納する゛。
なお、この処理においてエラーが検出されたときにはメ
モリカードに障害があるか、あるいはカード自体が挿入
されていないと判断する。
モリカードに障害があるか、あるいはカード自体が挿入
されていないと判断する。
このような構成の本実施例において、例えば第３図に示
す３２にバイトの半導体メモリ１７１を有するメモリカ
ード１７を挿入した場合、そのメモリブロックは第６図
に示すように３２にバイトのメモリブロックＭＢ工が１
個のみでアドレス「８０００番地」〜ｒＦＦＦＦ番地」
に対応する部分にはメモリブロックは存在してない。従
ってこの部分はアドレス「００００番地」〜「８０００
番地」の虚像となっている。
す３２にバイトの半導体メモリ１７１を有するメモリカ
ード１７を挿入した場合、そのメモリブロックは第６図
に示すように３２にバイトのメモリブロックＭＢ工が１
個のみでアドレス「８０００番地」〜ｒＦＦＦＦ番地」
に対応する部分にはメモリブロックは存在してない。従
ってこの部分はアドレス「００００番地」〜「８０００
番地」の虚像となっている。
従ってこのようなメモリカード１７に対して初期化を行
うと、先ずＡ＝１がアドレス［００００番地すなわちメ
モリブロックＭＢ１の先頭番地に書込まれる。次にＡ＝
２として「８０００番地」に書込むが、実際にはこのア
ドレスはなく前回と同じ「００００番地」に「２」が書
込まれる。すなわち、データがｒｌＪから「２」に変更
されたことになる。この状態でアドレス「８０００番地
」を指定してデータを読み出すがこのときも実際には「
００００番地」が指定されてデータ「２」が読み出され
る。
うと、先ずＡ＝１がアドレス［００００番地すなわちメ
モリブロックＭＢ１の先頭番地に書込まれる。次にＡ＝
２として「８０００番地」に書込むが、実際にはこのア
ドレスはなく前回と同じ「００００番地」に「２」が書
込まれる。すなわち、データがｒｌＪから「２」に変更
されたことになる。この状態でアドレス「８０００番地
」を指定してデータを読み出すがこのときも実際には「
００００番地」が指定されてデータ「２」が読み出され
る。
しかしてＡ＝２、Ｂ＝２で両者は一致する。
この状態でＡ＝１に減算し、かつＸ−Ｙでアドレスを８
０００番地から００００番地に変更する。そしてＢ＝Ａ
の一致をチェックするが、ｏｏｏｏ番地には「２」が書
込まれているため一致せず、続いてレジスタＡの値を＋
１して比較する。今度はＡ＝２、Ｂ＝２で一致するため
半導体メモリ１７１の容量は３’２にバイトであると判
断してレジスタＣに「３２」をセットする。そして最後
に半導体メモリ１７１の特定エリアに「３２」を格納す
る。
０００番地から００００番地に変更する。そしてＢ＝Ａ
の一致をチェックするが、ｏｏｏｏ番地には「２」が書
込まれているため一致せず、続いてレジスタＡの値を＋
１して比較する。今度はＡ＝２、Ｂ＝２で一致するため
半導体メモリ１７１の容量は３’２にバイトであると判
断してレジスタＣに「３２」をセットする。そして最後
に半導体メモリ１７１の特定エリアに「３２」を格納す
る。
また、例えば第４図に示す６４にバイトの半導体メモリ
１７２を有するメモリカード１７を挿入した場合、その
メモリブロックは第７図に示すように３２にバイトのメ
モリブロック ＭＢｌ、ＭＢ２２個で構成されるため今
度はアドレスｒ ａｏｏｏ番地」〜ｒＦＦＦＦ番地」が
実際に存在することになる。
１７２を有するメモリカード１７を挿入した場合、その
メモリブロックは第７図に示すように３２にバイトのメ
モリブロック ＭＢｌ、ＭＢ２２個で構成されるため今
度はアドレスｒ ａｏｏｏ番地」〜ｒＦＦＦＦ番地」が
実際に存在することになる。
従ってこのようなメモリカード１７に対して初期化を行
うと、先ずＡ＝１がアドレス「ｏｏｏｏ番地」、すなわ
ちメモリブロックＭＢ１の先頭番地に書込まれる。次に
Ａ＝２として「８０００番地Ｊ１すなわちにメモリブロ
ックＭＢ２の先頭番地に書込まれる。この状態でアドレ
ス「８０００番地」を指定してデータを読み出す。しか
してＡ＝２、Ｂ＝２で両者は一致する。
うと、先ずＡ＝１がアドレス「ｏｏｏｏ番地」、すなわ
ちメモリブロックＭＢ１の先頭番地に書込まれる。次に
Ａ＝２として「８０００番地Ｊ１すなわちにメモリブロ
ックＭＢ２の先頭番地に書込まれる。この状態でアドレ
ス「８０００番地」を指定してデータを読み出す。しか
してＡ＝２、Ｂ＝２で両者は一致する。
この状態でＡ＝１に減算し、かつＸ−Ｙでアドレスを８
０００番地からｏｏｏｏ番地に変更する。モしてＢ＝Ａ
の一致をチェックする。００００番地には「１」が書込
まれているためこのときもＡ＝１、Ｂ＝１で一致するた
め半導体メモリ１７２の容量は６４にバイトであると判
断してレジスタＣに「６４」をセットする。そして最後
に半導体メモリ１７２の特定エリアに「６４ｊを格納す
る。
０００番地からｏｏｏｏ番地に変更する。モしてＢ＝Ａ
の一致をチェックする。００００番地には「１」が書込
まれているためこのときもＡ＝１、Ｂ＝１で一致するた
め半導体メモリ１７２の容量は６４にバイトであると判
断してレジスタＣに「６４」をセットする。そして最後
に半導体メモリ１７２の特定エリアに「６４ｊを格納す
る。
このようにメモリカード１７にデータを書込み、かつ読
み出して比較するソフトウェア的処理によって内蔵され
ている半導体メモリに容量を検出することができる。従
ってメモリカード内に容量検出のためにスイッチや信号
線を組込む必要はなく、メモリカードの構成は簡単であ
り、信頼性も高い。
み出して比較するソフトウェア的処理によって内蔵され
ている半導体メモリに容量を検出することができる。従
ってメモリカード内に容量検出のためにスイッチや信号
線を組込む必要はなく、メモリカードの構成は簡単であ
り、信頼性も高い。
また、最終的に求めた容量をメモリカード１７における
半導体メモリの特定エリアに格納しているので、その後
このメモリカードを使用するときに先ずその特定エリア
を読み出すようにすれば容量を簡単に知ることができる
ことになる。
半導体メモリの特定エリアに格納しているので、その後
このメモリカードを使用するときに先ずその特定エリア
を読み出すようにすれば容量を簡単に知ることができる
ことになる。
なお、前記実施例ではメモリブロックを最大２個の場合
について述べたが例えば最大４個使用できる半導体メモ
リを有するものにおいても同様の処理によって実現でき
る。例えば１６にバイトのメモリブロックを４個使用し
た場合を例にとると、ＣＰＵ１１は第８図に示すメモリ
カードの初期化処理を行えばよい。この処理も基本的に
は先ずレジスタＡの値を１つずつインクリメントし、か
つアドレスＸを最小メモリブロックアドレス分Ｙ加算し
て各メモリブロックにレジスタＡの値を順次書込む処理
を行なう。そして最終メモリブロックにレジスタへの値
を書込んだ後そのデータを読み出してレジスタＢに格納
し、続いてアドレスＸ−Ｘ−Ｙにして３つ目のメモリブ
ロックからデータを読み出してレジスタＣに格納する。
について述べたが例えば最大４個使用できる半導体メモ
リを有するものにおいても同様の処理によって実現でき
る。例えば１６にバイトのメモリブロックを４個使用し
た場合を例にとると、ＣＰＵ１１は第８図に示すメモリ
カードの初期化処理を行えばよい。この処理も基本的に
は先ずレジスタＡの値を１つずつインクリメントし、か
つアドレスＸを最小メモリブロックアドレス分Ｙ加算し
て各メモリブロックにレジスタＡの値を順次書込む処理
を行なう。そして最終メモリブロックにレジスタへの値
を書込んだ後そのデータを読み出してレジスタＢに格納
し、続いてアドレスＸ−Ｘ−Ｙにして３つ目のメモリブ
ロックからデータを読み出してレジスタＣに格納する。
続いてアドレスＸ＝Ｘ−Ｙにして２つ目のメモリブロッ
クか゛ らデータを読み出してレジスタＤに格納し、さ
らにアドレスＸ＝Ｘ−Ｙにして１つ目のメモリブロック
からデータを読み出してレジスタＥに格納する。そして
各レジスタＢ、Ｃ，Ｄ、Ｅの値をそれぞれ比較し、Ｂ＝
Ｃ−Ｄ＝Ｅ＝４であれば半導体メモリのメモリブロック
は１個で１６バイトであると判断する。またＢ−Ｄ＝３
、Ｃ＝Ｅ＝４であれば半導体メモリのメモリブロックは
２個で３２バイトであると判断する。さらにＢ＝１、Ｃ
＝２、Ｄ＝３、Ｅ＝４であれば半導体メモリのメモリブ
ロックは４個で６４バイトであると判断する。
クか゛ らデータを読み出してレジスタＤに格納し、さ
らにアドレスＸ＝Ｘ−Ｙにして１つ目のメモリブロック
からデータを読み出してレジスタＥに格納する。そして
各レジスタＢ、Ｃ，Ｄ、Ｅの値をそれぞれ比較し、Ｂ＝
Ｃ−Ｄ＝Ｅ＝４であれば半導体メモリのメモリブロック
は１個で１６バイトであると判断する。またＢ−Ｄ＝３
、Ｃ＝Ｅ＝４であれば半導体メモリのメモリブロックは
２個で３２バイトであると判断する。さらにＢ＝１、Ｃ
＝２、Ｄ＝３、Ｅ＝４であれば半導体メモリのメモリブ
ロックは４個で６４バイトであると判断する。
次にこの発明の他の実施例を図面を参照して説明する。
これは第９図に示すように半導体メモリに４にバイトの
メモリブロックを５個ＭＢ１、ＭＢ２、ＭＢ：ｌ 、Ｍ
Ｂ４ 、ＭＢ５設け、この各メモリブロックＭＢｒ〜Ｍ
ＢｓをアドレスラインＡｎ〜Ａｉｌを使用してアドレス
指定し、またメモリブロックＭＢ工〜ＭＢ４のチップセ
レクトをアドレスラインＡ１２〜Ａ１４から信号入力を
受けるデコード回路２１を介して行うとともにメモリブ
ロックＭＢｓのチップセレクトをアドレスラインＡ１４
からの信号をインバータ２２を介して行うようにしてい
る。
メモリブロックを５個ＭＢ１、ＭＢ２、ＭＢ：ｌ 、Ｍ
Ｂ４ 、ＭＢ５設け、この各メモリブロックＭＢｒ〜Ｍ
ＢｓをアドレスラインＡｎ〜Ａｉｌを使用してアドレス
指定し、またメモリブロックＭＢ工〜ＭＢ４のチップセ
レクトをアドレスラインＡ１２〜Ａ１４から信号入力を
受けるデコード回路２１を介して行うとともにメモリブ
ロックＭＢｓのチップセレクトをアドレスラインＡ１４
からの信号をインバータ２２を介して行うようにしてい
る。
このものにおいてはアドレスラインＡ１２〜Ａ１４を介
してブロックナンバーを「１」から順に指定してデータ
「１」から順に書込み、それを読み出して比較すると、
ブロックナンバーが「１」〜「４」まではメモリブロッ
クＭＢ１〜ＭＢ４を順次セレクトできるので、データ「
１」〜「４」を順次書き込み、それを読み出して比較す
ることによってデータの一致を取ることができる。しか
し、ブロックナンバーｒ５Ｊ ｒ６Ｊ ｒ７Ｊにつ
いてはセレクトすべきメモリブロックが存在しないので
書込みデータがｒ５Ｊ ｒ６Ｊ ｒ７Ｊであっても
読出しデータはすべて「８」となってしまい不一致とな
る。そしてブロックナンバーが「８」のとき書込みデー
タ「８」と読出しデータ「８」の一致を取ることができ
る。
してブロックナンバーを「１」から順に指定してデータ
「１」から順に書込み、それを読み出して比較すると、
ブロックナンバーが「１」〜「４」まではメモリブロッ
クＭＢ１〜ＭＢ４を順次セレクトできるので、データ「
１」〜「４」を順次書き込み、それを読み出して比較す
ることによってデータの一致を取ることができる。しか
し、ブロックナンバーｒ５Ｊ ｒ６Ｊ ｒ７Ｊにつ
いてはセレクトすべきメモリブロックが存在しないので
書込みデータがｒ５Ｊ ｒ６Ｊ ｒ７Ｊであっても
読出しデータはすべて「８」となってしまい不一致とな
る。そしてブロックナンバーが「８」のとき書込みデー
タ「８」と読出しデータ「８」の一致を取ることができ
る。
従ってこのものにおいても設けられているメモリブロッ
クは５個であると判断されメモリ容量２０にバイトが検
出される。そしてこの実施例に使用されるデコード回路
はフルレコード回路ではなく３本のアドレスラインを入
力するのみの簡単な回路で済む。
クは５個であると判断されメモリ容量２０にバイトが検
出される。そしてこの実施例に使用されるデコード回路
はフルレコード回路ではなく３本のアドレスラインを入
力するのみの簡単な回路で済む。
勿論、このものにおいても前記実施例と同様の効果が得
られるものである。
られるものである。
［発明の効果コ
以上詳述したようにこの発明によれば、メモリカード内
の半導体メモリの容量をデータの書き込み、読み出し、
比較というソフトウェア的処理によって判断でき、しか
も経済性を向上できるメモリカードの容量検出装置を提
供できるものである。
の半導体メモリの容量をデータの書き込み、読み出し、
比較というソフトウェア的処理によって判断でき、しか
も経済性を向上できるメモリカードの容量検出装置を提
供できるものである。
またこの発明は、一度判断した半導体メモリの容量をそ
のメモリに格納することによってその後、容量判断が容
易にできるメモリカードの容量検出装置を提供できるも
のである。
のメモリに格納することによってその後、容量判断が容
易にできるメモリカードの容量検出装置を提供できるも
のである。
第１図はこの発明の詳細な説明するための機能ブロック
図、第２図〜第７図はこの発明の一実施例を示すもので
、第２図はブロック図、第３図及び第４図は半導体メモ
リを示す図、第５図はＣＰＵによるメモリカードの初期
化処理を示す流れ図、第６図及び第７図は半導体メモリ
におけるメモリブロックとアドレスとの関係を示す図、
第８図は半導体メモリにメモリブロックを４個まで設け
ることができる場合のＣＰＵによるメモリカードの初期
化処理を示す流れ図、第９図はこの発明の他の実施例を
示すブロック図、第１０図及び第１１図はメモリカード
の従来例を示すブロック図である。 １１ ・ＣＰＵ、１２・ＲＯＭ、１３−ＲＡＭ。 １７・・・メモリカード、１７１，１７２・・・半導体
メモリ。 Ｑ ＯΦ シ リ ψ 手続補正書 昭和６２年１０月２３日 特許庁長官 小 川 邦 夫 殿 １、事件の表示 特願昭６１−２９０８０７号 ２、発明の名称 メモリカードの容量検出装置 ３、補正をする者 事件との関係 特許出願人 （３５６） 東京電気株式会社 ４、代理人 東京都千代田区霞が関３丁目７番２ＨＵＢＥビル７、補
正の内容 （１）明細書第１４頁第１３行目にＦＢ＝Ｄ＝３、Ｃ＝
Ｅ＝４ＪとあるをｒＢ＝Ｄ＝４、Ｃ＝Ｅ＝３Ｊと訂正す
る。 ■ 明細書第１４頁第１５行目から第１６行目に亙って
ＦＢ＝１、Ｃ＝２、Ｄ＝３、Ｅ＝４」とあるを「Ｂ＝４
、Ｃ＝３、Ｄ＝２、Ｅ−１」と訂正する。 （３）明細書第１４頁第１２行目、第１５行目、第１７
行目にそれぞれ「バイト」とあるを「Ｋバイト」と訂正
する。 （４） 関節の第８図を別紙図面の通りｉ］正乃る。
図、第２図〜第７図はこの発明の一実施例を示すもので
、第２図はブロック図、第３図及び第４図は半導体メモ
リを示す図、第５図はＣＰＵによるメモリカードの初期
化処理を示す流れ図、第６図及び第７図は半導体メモリ
におけるメモリブロックとアドレスとの関係を示す図、
第８図は半導体メモリにメモリブロックを４個まで設け
ることができる場合のＣＰＵによるメモリカードの初期
化処理を示す流れ図、第９図はこの発明の他の実施例を
示すブロック図、第１０図及び第１１図はメモリカード
の従来例を示すブロック図である。 １１ ・ＣＰＵ、１２・ＲＯＭ、１３−ＲＡＭ。 １７・・・メモリカード、１７１，１７２・・・半導体
メモリ。 Ｑ ＯΦ シ リ ψ 手続補正書 昭和６２年１０月２３日 特許庁長官 小 川 邦 夫 殿 １、事件の表示 特願昭６１−２９０８０７号 ２、発明の名称 メモリカードの容量検出装置 ３、補正をする者 事件との関係 特許出願人 （３５６） 東京電気株式会社 ４、代理人 東京都千代田区霞が関３丁目７番２ＨＵＢＥビル７、補
正の内容 （１）明細書第１４頁第１３行目にＦＢ＝Ｄ＝３、Ｃ＝
Ｅ＝４ＪとあるをｒＢ＝Ｄ＝４、Ｃ＝Ｅ＝３Ｊと訂正す
る。 ■ 明細書第１４頁第１５行目から第１６行目に亙って
ＦＢ＝１、Ｃ＝２、Ｄ＝３、Ｅ＝４」とあるを「Ｂ＝４
、Ｃ＝３、Ｄ＝２、Ｅ−１」と訂正する。 （３）明細書第１４頁第１２行目、第１５行目、第１７
行目にそれぞれ「バイト」とあるを「Ｋバイト」と訂正
する。 （４） 関節の第８図を別紙図面の通りｉ］正乃る。
Claims (2)
- （１）容量が一定なメモリブロック単位毎にアドレスが
設定され、読出し及び書込みが可能な半導体メモリを内
蔵したメモリカードと、前記半導体メモリの各メモリブ
ロック内の特定アドレスを指定するアドレス指定手段と
、前記半導体メモリの初期化時において前記アドレス指
定手段で指定される各メモリブロック内の特定アドレス
にそれぞれ異なるデータを書込むデータ書込み手段と、
このデータ書込み手段で一旦書込んだ各データを読み出
してそれぞれ書込む前のデータと比較する比較手段と、
この比較手段の比較結果から前記半導体メモリの容量を
判断する判断手段とを設けたことを特徴とするメモリカ
ードの容量検出装置。 - （２）容量が一定なメモリブロック単位毎にアドレスが
設定され、読出し及び書込みが可能な半導体メモリを内
蔵したメモリカードと、前記半導体メモリの各メモリブ
ロック内の特定アドレスを指定するアドレス指定手段と
、前記半導体メモリの初期化時において前記アドレス指
定手段で指定される各メモリブロック内の特定アドレス
にそれぞれ異なるデータを書込むデータ書込み手段と、
このデータ書込み手段で一旦書込んだ各データを読み出
してそれぞれ書込む前のデータと比較する比較手段と、
この比較手段の比較結果から前記半導体メモリの容量を
判断する判断手段と、この判断手段で判断された容量デ
ータを前記半導体メモリの特定エリアに格納する容量デ
ータ格納手段を設けたことを特徴とするメモリカードの
容量検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290807A JPS63143689A (ja) | 1986-12-06 | 1986-12-06 | メモリカ−ドの容量検出装置 |
| US07/127,940 US4982378A (en) | 1986-12-06 | 1987-12-02 | Memory capacity detecting device for memory cards |
| EP87117987A EP0271028A3 (en) | 1986-12-06 | 1987-12-04 | A memory capacity detecting device for memory cards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290807A JPS63143689A (ja) | 1986-12-06 | 1986-12-06 | メモリカ−ドの容量検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63143689A true JPS63143689A (ja) | 1988-06-15 |
Family
ID=17760740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61290807A Pending JPS63143689A (ja) | 1986-12-06 | 1986-12-06 | メモリカ−ドの容量検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4982378A (ja) |
| EP (1) | EP0271028A3 (ja) |
| JP (1) | JPS63143689A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372027A (ja) * | 1991-06-20 | 1992-12-25 | Sharp Corp | メモリ容量の自動識別方法 |
| JPH0683698A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 主記憶容量認識装置および主記憶容量認識方法 |
| JPH07281844A (ja) * | 1994-04-06 | 1995-10-27 | Nec Corp | ページプリンタ及びこれを用いた情報処理装置 |
| US7143237B2 (en) | 2002-08-26 | 2006-11-28 | Kabushiki Kaisha Toshiba | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0372514B1 (en) * | 1988-12-06 | 1997-03-05 | Canon Kabushiki Kaisha | Image pick-up system |
| GB2243336A (en) * | 1990-04-24 | 1991-10-30 | Esselte Meto Int Gmbh | Portable printers. |
| JP2801372B2 (ja) * | 1990-06-28 | 1998-09-21 | キヤノン株式会社 | 信号処理システム，装置及び記憶装置 |
| US5179686A (en) * | 1990-08-16 | 1993-01-12 | Ncr Corporation | Method for automatically detecting the size of a memory by performing a memory warp operation |
| US5303198A (en) * | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| US5216637A (en) * | 1990-12-07 | 1993-06-01 | Trw Inc. | Hierarchical busing architecture for a very large semiconductor memory |
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| JPH0715665B2 (ja) * | 1991-06-10 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | パーソナルコンピユータ |
| JP3229345B2 (ja) * | 1991-09-11 | 2001-11-19 | ローム株式会社 | 不揮発性ｉｃメモリ |
| DE69329360T2 (de) * | 1992-06-11 | 2001-03-01 | Canon K.K., Tokio/Tokyo | Datenverarbeitungsgerät und Ausgabegerät |
| US5318370A (en) * | 1992-11-17 | 1994-06-07 | Varitronic Systems, Inc. | Cartridge with data memory system and method regarding same |
| JPH06250931A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Electric Corp | 情報処理装置 |
| US5805175A (en) * | 1995-04-14 | 1998-09-08 | Nvidia Corporation | Method and apparatus for providing a plurality of color formats from a single frame buffer |
| ATE229677T1 (de) * | 1999-06-04 | 2002-12-15 | Udekem D Acoz Xavier Guy Ber D | Speicherkarte |
| US7295443B2 (en) * | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
| US20030065734A1 (en) * | 2001-09-29 | 2003-04-03 | Sundaram Ramakesavan | Method and apparatus for an integrated computer and PDA |
| US20040128421A1 (en) * | 2002-12-30 | 2004-07-01 | Intel Corporation | Apparatus and method for providing upgraded system memory for mobile platforms using mobile docking stations |
| FI117489B (fi) | 2003-02-07 | 2006-10-31 | Nokia Corp | Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti |
| CN111061651B (zh) * | 2019-12-06 | 2022-04-22 | 广州瑞普医疗科技有限公司 | 一种串行eeprom型号的识别方法、装置及存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149036A (en) * | 1976-06-04 | 1977-12-10 | Hitachi Ltd | Detection method for memory capacity |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727500A (en) * | 1980-07-24 | 1982-02-13 | Fujitsu Ltd | Memory capacity detecting system |
| IT1153611B (it) * | 1982-11-04 | 1987-01-14 | Honeywell Inf Systems | Procedimento di mappatura della memoria in sistema di elaborazione dati |
| JPS59154527A (ja) * | 1983-02-22 | 1984-09-03 | Tokyo Electric Co Ltd | 電子タイプライタ− |
| US4545010A (en) * | 1983-03-31 | 1985-10-01 | Honeywell Information Systems Inc. | Memory identification apparatus and method |
| NZ209664A (en) * | 1983-09-29 | 1987-05-29 | Tandem Computers Inc | Memory board address assignments: automatic reconfiguration |
| JPS60105559A (ja) * | 1983-11-14 | 1985-06-11 | Tokyo Electric Co Ltd | 印字装置 |
| ZA861011B (en) * | 1985-02-28 | 1986-09-24 | Westinghouse Electric Corp | Solid state memory cartridge |
| CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
-
1986
- 1986-12-06 JP JP61290807A patent/JPS63143689A/ja active Pending
-
1987
- 1987-12-02 US US07/127,940 patent/US4982378A/en not_active Expired - Fee Related
- 1987-12-04 EP EP87117987A patent/EP0271028A3/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149036A (en) * | 1976-06-04 | 1977-12-10 | Hitachi Ltd | Detection method for memory capacity |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372027A (ja) * | 1991-06-20 | 1992-12-25 | Sharp Corp | メモリ容量の自動識別方法 |
| JPH0683698A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 主記憶容量認識装置および主記憶容量認識方法 |
| JPH07281844A (ja) * | 1994-04-06 | 1995-10-27 | Nec Corp | ページプリンタ及びこれを用いた情報処理装置 |
| US7143237B2 (en) | 2002-08-26 | 2006-11-28 | Kabushiki Kaisha Toshiba | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program |
| US7401183B2 (en) | 2002-08-26 | 2008-07-15 | Kabushiki Kaisha Toshiba | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program |
| US7797490B2 (en) | 2002-08-26 | 2010-09-14 | Kabushiki Kaisha Toshiba | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program |
Also Published As
| Publication number | Publication date |
|---|---|
| US4982378A (en) | 1991-01-01 |
| EP0271028A2 (en) | 1988-06-15 |
| EP0271028A3 (en) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63143689A (ja) | メモリカ−ドの容量検出装置 | |
| US4608687A (en) | Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition | |
| US4654847A (en) | Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array | |
| JP2772391B2 (ja) | 不良データアルゴリズム | |
| WO2008115400A1 (en) | Ecc implementation in non-ecc components | |
| JPS61114356A (ja) | 冗長アドレツシング情報を有するカタログ式メモリ | |
| JPH0581143A (ja) | メモリアレイのアドレスと中味とをチエツクする装置及び方法 | |
| US5611042A (en) | Data error detection and correction for a shared SRAM | |
| JPS62257558A (ja) | パリテイ検査回路 | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| JPS63503100A (ja) | 広いメモリ構造のための専用パリティ検出システム | |
| US5450366A (en) | IC memory card | |
| US7200733B2 (en) | Virtual memory translator for real-time operating systems | |
| JPS6086642A (ja) | メモリ制御情報設定方式 | |
| JPS62242258A (ja) | 記憶装置 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JPS60167051A (ja) | 記憶装置 | |
| US5768299A (en) | Derived generation system for parity bits with bi-directional, crossed-fields utilizing stored flip-bit feature | |
| JP2864288B2 (ja) | Ｉｃカードにおけるエラーチェック方法 | |
| JPS61211786A (ja) | Ｉｃカ−ド | |
| JP3098363B2 (ja) | 記憶装置 | |
| JP2993099B2 (ja) | 二重化メモリ装置 | |
| KR950000495B1 (ko) | 병렬처리시스템을 위한 노드메모리 시스템 | |
| JPS61214040A (ja) | メモリのパリテイ回路 | |
| JPS58222495A (ja) | 記憶装置 |