JP2003273100A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 塗布絶縁膜と、当該塗布型絶縁膜とエッチレ
ートを異にする膜との積層を、従来よりも短時間かつ安
価に行うことができる半導体装置及びその製造方法を提
供すること。 【解決手段】 シリコン基板（半導体基板）３０の上方
に第１塗膜４８を形成する工程と、この第１塗膜４８を
加熱する第１熱処理（ベーク）工程と、第１塗膜４８上
にポリカルボシラン溶液を塗布してポリカルボシラン膜
４９を形成する工程と、このポリカルボシラン膜４９を
加熱する第２熱処理（ベーク）工程と、ポリカルボシラ
ン膜４９上に第２塗膜５０を形成する工程と、第１塗膜
４８を第１塗布絶縁膜５１にし、ポリカルボシラン膜４
９をＳｉＣ系絶縁膜５２にし、第２塗膜５０を第２塗布
絶縁膜５３にする第３熱処理（キュア）工程とを含む半
導体装置の製造方法による。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。より詳細には、本発明は、塗布絶
縁膜と、該塗布絶縁膜とエッチレートを異にする膜との
積層膜を備えた半導体装置、及びその製造方法に関す
る。

【０００２】

【従来の技術】近年、半導体装置の高集積化により、そ
の配線間隔はますます狭くなる一方である。配線を伝う
信号の伝搬速度は、配線抵抗や配線間の寄生容量が大き
いほど遅くなる。このうち、寄生容量は、配線間隔が狭
まるほど大きくなる。しかし、寄生容量の増大は、半導
体装置の動作速度を遅くするため好ましくない。

【０００３】寄生容量を低減する方法には幾つかある。
例えば、同一層内の配線を薄くすることで配線の側面積
を小さくし、隣り合う配線の対向面積を低減して、該配
線間の容量を小さくする方法がある。但し、この方法で
は、配線を薄くすることで配線抵抗が増大するから、結
果的に動作速度を遅くしてしまい好ましくない。

【０００４】現在、寄生容量の低減に最も有力な方法
は、配線間を埋める絶縁膜の低誘電率化である。絶縁膜
として従来から広く使用されているものに、シリコン酸
化膜がある。シリコン酸化膜よりも低誘電率（４．１以
下）の絶縁膜（以下、低誘電率絶縁膜と言う）を使用す
ることで、寄生容量を低減できる。

【０００５】低誘電率絶縁膜は種々ある。その中でも、
塗布型の低誘電率絶縁膜は、スピンコートにより容易に
形成できるという利点を有する。

【０００６】塗布型絶縁膜の１つにテフロン系の絶縁膜
がある。係るテフロン系の絶縁膜は、２以下の誘電率を
実現できるものの、他の膜との密着性が悪いという問題
がある。なお、テフロンは、米国デュポン社の日本にお
ける登録商標である。

【０００７】直鎖状ハイドロカーボン系の絶縁膜も塗布
型の低誘電率絶縁膜の一種である。しかし、この膜に
は、酸化され易いという問題や、４００℃以下の温度で
熱分解するという問題がある。

【０００８】よって、上述の膜を使用したのでは、所望
の特性を有する半導体装置を提供することができない。

【０００９】上述の不都合を解消すべく、現在、スピン
コートで成膜した膜を低密度化することで、膜の誘電率
を下げる試みが成されている。膜の低密度化は、スピン
コートによる塗膜をベークしてキュアすることで該塗膜
中に多数の空隙を形成し、該塗膜を多孔性にすることで
達成し得る。このようにして得られた膜を以下では多孔
性低誘電率絶縁膜と言う。

【００１０】係る多孔性低誘電率絶縁膜を単層で使用す
ることは稀である。通常は、その多孔性低誘電率絶縁膜
をエッチングするのに必要なエッチングマスク膜や、そ
のエッチングを所望位置で停止させるエッチングストッ
パ膜を、当該多孔性低誘電率絶縁膜に積層する。

【００１１】具体的に図示すれば図１８〜図２０のよう
になる。

【００１２】この方法では、図１８（ａ）に示すよう
に、下地２上に第１塗布絶縁膜４を形成する。この第１
塗布絶縁膜４は、液体材料を下地２上に塗布することで
形成される。塗布を行うには、スピンコータ等の塗布装
置が使用される。なお、下地２は、例えば不図示の半導
体基板上に形成されるトランジスタ等の素子を覆う絶縁
膜である。

【００１３】次いで、図１８（ｂ）に示すように、この
第１塗布絶縁膜４をベークする。このベークは、第１塗
布絶縁膜４中の溶媒成分を乾燥させるために行われ、例
えば大気中で第１塗布絶縁膜４を約３分間加熱すること
により行われる。

【００１４】次に、図１８（ｃ）に示すように、第１塗
布絶縁膜４をキュアする。このキュアは、第１塗布絶縁
膜４の架橋を促進させて架橋密度を増大させると共に、
それを多孔性低誘電率絶縁膜にするために行われる。

【００１５】このキュアは窒素雰囲気中で行われ、その
処理時間はベークのそれよりもずっと長く、約３０分程
度必要である。

【００１６】続いて、図１８（ｄ）に示すように、第１
塗布絶縁膜４上にシリコン窒化膜５を形成する。このシ
リコン窒化膜５は、塗布ではなく、ＣＶＤ法により形成
される。後述するが、このシリコン窒化膜５は、エッチ
ングストッパ膜やエッチングマスク膜として機能する。

【００１７】次に、図１９（ａ）に示すように、シリコ
ン窒化膜５上に第２塗布絶縁膜６を形成する。この第２
塗布絶縁膜６は、第１塗布絶縁膜４と同様に、塗布装置
を使用して液体材料をシリコン窒化膜５上に塗布するこ
とで形成される。

【００１８】次いで、図１９（ｂ）に示すように、第２
塗布絶縁膜６をベークする。ベーク条件は、第１塗布絶
縁膜４のそれと同じであり、そのベーク時間は約３分で
ある。

【００１９】続いて、図１９（ｃ）に示すように、第２
塗布絶縁膜６をキュアする。キュアは、第１塗布絶縁膜
４と同様に行われ、その処理時間は約３０分程度であ
る。このキュアによって、第２塗布絶縁膜６は、多孔性
低誘電率膜となる。

【００２０】この後は、所定のエッチング工程、金属膜
埋め込み工程等を経て、図２０に示すデュアルダマシン
構造を完成させる。

【００２１】図２０において、符号１２は配線であっ
て、それは配線溝１４に埋め込まれる。この配線溝１４
は第２塗布絶縁膜６をエッチングして形成されるが、こ
のエッチングの際に、シリコン窒化膜５がエッチングス
トッパ膜として使用される。

【００２２】また、符号１１は導電性プラグであり、そ
れはビアホール１３に埋め込まれる。このビアホール１
３は第１塗布絶縁膜４をエッチングして形成される。そ
して、このエッチングの際に、シリコン窒化膜５がマス
ク膜として機能する。

【００２３】

【発明が解決しようとする課題】しかしながら、上述の
製造方法では、第１塗布絶縁膜４と第２塗布絶縁膜６と
に対しそれぞれ別々にキュアを行う必要があり（図１８
（ｃ）、図１９（ｃ）参照）、全部で２回のキュアを行
わなければならないが、一回あたり約３０分と長時間を
要するキュアを２回も行うと、全体のプロセス時間が長
くなり、ひいては半導体装置の製造コストが上昇してし
まう。

【００２４】しかも、この製造方法では、第１塗布絶縁
膜４、シリコン窒化膜５、及び第２塗布絶縁膜６の各々
を成膜するのに異種の装置が必要である。すなわち、第
１塗布絶縁膜４と第２塗布絶縁膜６を形成するのにスピ
ンコータが必要であり、シリコン窒化膜５を形成するの
にＣＶＤ装置が必要である。

【００２５】これらの装置のうち、ＣＶＤ装置は、高価
であるが故に半導体装置の製造コストを上昇させるので
好ましくない。

【００２６】更に、このように異種の装置が必要だと、
成膜装置間を移動する時間だけ半導体装置の製造時間が
長くなり、それによって更に製造コストが上昇してしま
うから好ましくない。

【００２７】本発明は係る従来例の問題点に鑑みて創作
されたものであり、塗布絶縁膜と、当該塗布型絶縁膜と
エッチレートを異にする膜との積層を、従来よりも短時
間かつ安価に行うことができる半導体装置及びその製造
方法を提供することを目的とする。

【００２８】

【課題を解決するための手段】上記した課題は、半導体
基板の上方に絶縁膜形成用塗布液を塗布して塗膜を形成
する工程と、前記塗膜を加熱する第１熱処理工程と、前
記第１熱処理工程後の塗膜上に、一般式

【００２９】

【化６】

【００３０】で表されるポリカルボシランを含有するポ
リカルボシラン溶液を塗布してポリカルボシラン膜を形
成する工程と、前記塗膜と前記ポリカルボシラン膜とを
同時に加熱して架橋させることにより、前記塗膜を塗布
絶縁膜にし、前記ポリカルボシラン膜をＳｉＣ系絶縁膜
にする第２熱処理工程とを含む半導体装置の製造方法に
より解決する。

【００３１】次に、本発明の作用について説明する。

【００３２】本発明によれば、塗膜及びポリカルボシラ
ン膜の双方とも、塗布装置のみで形成することができ、
従来のように異種の装置（塗布装置とＣＶＤ装置）を必
要としない。従って、異種の装置間を移動して成膜を行
う必要が無くなるから、従来異種の装置間を移動してい
た分の時間が短縮される。

【００３３】また、高価なＣＶＤ装置を必要としないこ
とで、半導体装置の製造コストを安くすることができ
る。

【００３４】しかも、塗膜及びポリカルボシラン膜を別
々にキュアするのではなく、それらを積層後に同時に一
括してキュア（第２熱処理工程）を行うため、別々にキ
ュアする場合と比較して、一回分のキュア時間だけプロ
セス時間が短縮される。

【００３５】なお、塗膜とポリカルボシラン膜との積層
順は限定されず、ポリカルボシラン膜の上に塗膜を形成
しても良い。

【００３６】また、上記した課題は、半導体基板の上方
に絶縁膜形成用第１塗布液を塗布して第１塗膜を形成す
る工程と、前記第１塗膜を加熱する第１熱処理工程と、
前記第１熱処理工程後の第１塗膜上に、一般式

【００３７】

【化７】

【００３８】で表されるポリカルボシランを含有するポ
リカルボシラン溶液を塗布してポリカルボシラン膜を形
成する工程と、前記ポリカルボシラン膜を加熱する第２
熱処理工程と、前記第２熱処理工程後のポリカルボシラ
ン膜上に絶縁膜形成用第２塗布液を塗布して第２塗膜を
形成する工程と、前記第１塗膜、前記ポリカルボシラン
膜、及び前記第２塗膜を同時に加熱して架橋させること
により、前記第１塗膜を第１塗布絶縁膜にし、前記ポリ
カルボシラン膜をＳｉＣ系絶縁膜にし、前記第２塗膜を
第２塗布絶縁膜にする第３熱処理工程とを含む半導体装
置の製造方法によって解決する。

【００３９】次に、本発明の作用について説明する。

【００４０】本発明によれば、第１塗膜と第２塗膜とを
従来のように別々にキュアするのではなく、それらの間
にポリカルボシラン膜を塗布により形成し、これらの膜
に対し同時にキュア（第３熱処理工程）を行う。よっ
て、従来は２回行う必要があるキュア工程を、本発明で
は一回しか必要としないから、一回のキュア時間だけプ
ロセス時間が短縮される。一般にキュアは長時間を要す
るので、本発明ではプロセス時間が大幅に短縮される。

【００４１】また、第１塗膜をベークする第１熱処理工
程において、該第１塗膜上に前記ポリカルボシラン膜を
形成する工程中に第１塗膜がポリカルボシラン膜に溶解
しない程度に第１塗膜を架橋させることが好ましい。

【００４２】同様に、ポリカルボシラン膜をベークする
第２熱処理工程において、該ポリカルボシラン膜上に第
２塗膜を形成する工程中に該ポリカルボシラン膜が第２
塗膜に溶解しない程度にポリカルボシランを架橋させる
ことが好ましい。

【００４３】また、第１熱処理工程、第２熱処理工程、
及び第３熱処理工程の少なくとも一工程を酸素含有雰囲
気中で行っても良い。このようにすると、低温でも膜中
にＳｉ−Ｏ結合が形成されて架橋が促進されるので、ベ
ーク温度やキュア温度を下げることができる。

【００４４】

【発明の実施の形態】次に、本発明の実施の形態につい
て、添付図面を参照しながら詳細に説明する。

【００４５】（１）第１の実施の形態 次に、本発明の第１の実施の形態について、図１乃至１
１を参照しながら説明する。図１乃至１１は、本発明の
第１の実施の形態に係る半導体装置の製造方法について
示す断面図である。

【００４６】まず最初に、図１（ａ）に示すように、シ
リコン基板（半導体基板）３０上に公知のＭＯＳトラン
ジスタＴＲを形成する。係るＭＯＳトランジスタＴＲを
形成するには、例えばシリコン基板３０上にシリコン酸
化膜からなるゲート絶縁膜６５を形成し、その上に例え
ばポリシリコンからなるゲート電極３２を形成する。そ
して、そのゲート電極３２をマスクにしてイオン注入を
行うことで、該ゲート電極３２の両側のシリコン基板３
０上に低濃度の不純物拡散層を形成する。その後、ゲー
ト電極３２の両側面に、例えばシリコン酸化膜からなる
サイドウォール絶縁膜３３を形成し、このサイドウォー
ル絶縁膜３３とゲート電極３２とをマスクにして再びイ
オン注入を行う。これにより、ゲート電極３２の両側の
シリコン基板３０上に、所謂ＬＤＤ（Lightly Doped Dr
ain）構造のソース拡散層３４Ｓとドレイン拡散層３４
Ｄとを形成する。

【００４７】図中、符号３１は、隣接するＭＯＳトラン
ジスタ同士を電気的に分離するための絶縁材からなる素
子分離膜である。係る素子分離膜３１は、シリコン基板
３０に浅いトレンチを形成し、そこにシリコン酸化膜等
の絶縁膜を埋め込むことで形成される。なお、素子分離
膜３１は、ＬＯＣＯＳ（Local Oxidation of Silicon）
法によって形成しても良い。

【００４８】次いで、図１（ｂ）に示すように、図１
（ａ）で作成した構造上に、例えば膜厚３５０ｎｍの層
間絶縁膜３５と膜厚５０ｎｍのストッパ膜３６とを積層
する。このうち、層間絶縁膜３５としては、燐珪酸ガラ
ス（Phospho-silicateglass: PSG）が使用され、それは
ＣＶＤ法により成膜される。また、ストッパ膜３６とし
ては例えばシリコン窒化膜が使用され、これもＣＶＤ法
により成膜される。

【００４９】次に、図１（ｃ）に示すように、層間絶縁
膜３５とストッパ膜３６とをパターニングし、それらに
開口３５ａと３６ａとを開口する。係る開口３５ａ及び
３６ａにより、ドレイン拡散層３４Ｄに至るコンタクト
ホール３７が構成される。

【００５０】続いて、図２（ａ）に示すように、導電性
プラグ４０をコンタクトホール３７に埋め込む。係る導
電性プラグ４０は、バリアメタル層３９とブランケット
タングステン膜３８との２層構造を有する。このうち、
バリアメタル層３９は、例えばＴｉＮ等の高融点金属か
らなる。

【００５１】この構造を得るには、まず、ストッパ膜３
６上とコンタクトホール３７の内壁に、例えばスパッタ
リング等により膜厚１５ｎｍのバリアメタル層３９を形
成する。そして、コンタクトホール３７の中が完全に充
填されるように、このバリアメタル層３９上に、例えば
膜厚が５００ｎｍのブランケットタングステン膜３８を
形成する。ブランケットタングステン膜３８は、例え
ば、ＷＦ₆と水素とを反応ガスとして使用するＣＶＤ法
により形成される。そして、ストッパ膜３６よりも上に
形成された余分なバリアメタル層３９とブランケットタ
ングステン膜３８とをＣＭＰ法で除去することにより、
図２（ａ）に示される構造が得られる。

【００５２】次に、図２（ｂ）に示すように、この導電
性プラグ４０上とストッパ膜３６上に、例えば膜厚３０
０〜４００ｎｍの絶縁膜４１と膜厚５０ｎｍのキャップ
膜４２とを積層する。このうち、絶縁膜４１としては、
ポーラスシリカからなる多孔性低誘電率絶縁膜を用いる
のが好ましい。そのような膜は、ＨＳＱ（Hydrogen Sil
sesquioxane）、ＭＳＱ（Methyl Silsesquioxane）、及
びＭＨＳＱ（Methylated Hydrogen Silsesquioxane）等
を、導電性プラグ４０上とストッパ膜３６上とに塗布
し、それをベークしてキュアすることで成膜され得る。

【００５３】また、キャップ膜４２としてはシリコン酸
化膜が好適であり、それはＣＶＤ法により成膜され得
る。このキャップ膜４２は、後で行うＣＭＰの際に、ス
ラリーや洗浄液によって絶縁膜４１が変質するのを防ぐ
ものである。

【００５４】次いで、図２（ｃ）に示すように、キャッ
プ膜４２上にフォトレジスト層４３を形成する。導電性
プラグ４０の上方のフォトレジスト層４３には、フォト
リソグラフィにより、配線形状を有するレジスト開口４
３ａが形成される。そして、このフォトレジスト層４３
をエッチングマスク膜にし、絶縁膜４１とキャップ膜４
２とを選択的にエッチングする。係るエッチングは、例
えばＲＩＥ（ReactiveIon Etching）により行われ、そ
のエッチングガスとしては例えばＣ₄Ｆ₆が使用される。

【００５５】このエッチングにより、絶縁膜４１及びキ
ャップ膜４２には、各々開口４１ａと４２ａとが形成さ
れる。そして、これらの開口４１ａ及び４２ａにより、
配線溝４４が構成される。なお、このエッチングを終了
後、フォトレジスト４３はアッシングされて除去され
る。

【００５６】続いて、図３（ａ）に示すように、キャッ
プ膜４２上と配線溝４４の内壁（底面も含む）とに、例
えば膜厚３０ｎｍのバリアメタル層４５を形成する。係
るバリアメタル層４５は、例えばＴａ（タンタル）やＴ
ａＮ（窒化タンタル）等の高融点金属からなり、スパッ
タリング等により形成される。

【００５７】そして、このバリアメタル層４５上に、例
えば該バリアメタル層４５の平坦面上での膜厚が５００
ｎｍの銅膜４６を形成する。この銅膜４６は例えばスパ
ッタリングにより形成される。銅膜４６の形成方法は限
定されない。例えば、上記に代えて、バリアメタル層４
５上に膜厚３０ｎｍの銅のシード層を薄く形成し、当該
シード層を給電層にして、電解めっきにより膜厚５００
ｎｍの銅膜４６を形成しても良い。

【００５８】次に、図３（ｂ）に示すように、キャップ
膜４２よりも上に形成された余分なバリアメタル層４５
と銅膜４６とを、ＣＭＰ法により研磨して除去する。こ
れにより、バリアメタル層４５と銅膜４６との２層構造
を有する配線４７が配線溝４４内に埋め込まれる。

【００５９】係る配線４７の形成方法は、所謂シングル
ダマシン法である。

【００６０】次いで、図４（ａ）に示すように、配線４
７上とキャップ膜４２上に、例えば膜厚３０〜５０ｎｍ
のシリコン窒化膜６０を形成する。このシリコン窒化膜
６０はＣＶＤ法により形成される。

【００６１】次に、図４（ｂ）に示すように、シリコン
窒化膜６０上に、絶縁膜形成用第１塗布液を塗布して、
例えば膜厚３５０〜４００ｎｍの第１塗膜４８を形成す
る。この第１塗膜４８を形成するには、例えば、スピン
コータ、ディップコータ、ローラコータ等の公知の塗布
装置を使用し得る。また、絶縁膜形成用第１塗布液は限
定されないが、ポーラスシリカ形成用の塗布液が好適で
ある。係る塗布液としてはＨＳＱ、ＭＳＱ、及びＭＨＳ
Ｑ等があり、これらの中から任意の１つを使用し得る。

【００６２】次いで、図５（ａ）に示すように、例えば
コータ内のホットプレート上で第１塗膜４８を加熱して
ベークし、その溶媒成分を乾燥させる（第１熱処理工
程）。このベークでは、単に溶媒成分を乾燥させるだけ
でなく、第１塗膜４８を僅かに架橋させておくのが好ま
しい。これは、架橋させることにより、第１塗膜４８
が、その上に後で形成されるポリカルボシラン膜４９に
ミキシング（溶解）するのが防がれるからである。具体
的には、大気流量２００cc/min、温度約２００〜２５０
℃で約３分程度上記のベークを行うことで、第１塗膜４
８が僅かに架橋し、上記のミキシングを防ぐことができ
る。

【００６３】特に、上記のように大気中等の酸素含有雰
囲気中でベークを行うと、第１塗膜４８中で低温でもＳ
ｉ−Ｏ結合が形成されて架橋が促進されるので、酸素が
無い場合よりもベーク温度を下げることができる。酸素
が無いと、ベーク温度は上記よりも高い３５０℃程度必
要である。ベーク温度が下げられると、ＭＯＳトランジ
スタＴＲ等への熱的ダメージを低減できるという利点が
得られる。

【００６４】次に、図５（ｂ）に示すように、第１塗膜
４８上にポリカルボシラン溶液を塗布して、例えば膜厚
５０ｎｍのポリカルボシラン膜４９を形成する。係るポ
リカルボシランは、次の一般式（１）で表される。

【００６５】

【化８】

【００６６】このポリカルボシランは、炭化珪素繊維の
材料として安価に入手し得る。このことは、製造される
半導体装置の低コスト化につながる。

【００６７】ポリカルボシラン溶液の溶媒は限定されな
い。しかし、その溶媒としては、例えば、メチルイソブ
チルケトン（ＭＩＢＫ）、キシレン、トルエン、ヘキサ
ン、シクロヘキサン、オクタン、デカン等の炭化水素溶
媒が好適である。

【００６８】そして、これらの溶媒のいずれかとポリカ
ルボシランの粉末とを混合することで、５〜７ｗｔ％の
ポリカルボシラン溶液を作ることができる。このポリカ
ルボシラン溶液を塗布するにあたっては、例えば、スピ
ンコータ、ディップコータ、ローラコータ等の公知の塗
布装置を使用し得る。

【００６９】続いて、図６（ａ）に示すように、例えば
コータ内のホットプレート上でポリカルボシラン膜４９
を加熱してベークし、その溶媒成分を乾燥させる（第２
熱処理工程）。第１塗膜４８をベークしたときと同様
に、このベークでは、単に溶媒成分を乾燥させるだけで
なく、ポリカルボシラン膜４９を僅かに架橋させておく
のが好ましい。こうすることで、ポリカルボシラン膜４
９が、その上に後で形成される第２塗膜５０にミキシン
グするのが防がれる。具体的には、上記のベークを大気
流量２００cc/min、温度約２００〜２５０℃で約３分程
度を行うことで、上記のミキシングが防がれる。

【００７０】特に、上記のように大気中等の酸素含有雰
囲気中でベークを行うと、ポリカルボシラン膜４９が酸
素に曝され、低温でもＳｉ−Ｏ結合が形成されて架橋が
促進されるので、ベーク温度を下げることができる。酸
素が無いと、ベーク温度は上記よりも高い３５０℃程度
必要である。

【００７１】次いで、図６（ｂ）に示すように、ポリカ
ルボシラン膜４９上に絶縁膜形成用第２塗布液を塗布
し、例えば膜厚３００ｎｍの第２塗膜５０を形成する。
係る絶縁膜形成用第２塗布液は限定されないが、ポーラ
スシリカ形成用の塗布液が好適である。既述のように、
係る塗布液としてはＨＳＱ、ＭＳＱ、及びＭＨＳＱ等が
あり、これらの中から任意の１つを使用し得る。

【００７２】次に、図７（ａ）に示すように、第２塗膜
５０をベークし、その溶媒成分を乾燥させる。このベー
クは、例えばコータ内のホットプレート上で大気流量２
００cc/min、温度約２００〜２５０℃で約３分程度行わ
れる。

【００７３】次いで、図７（ｂ）に示すように、第１塗
膜４８、ポリカルボシラン膜４９、及び第２塗膜５０を
加熱することにより、それらを同時に一括してキュアす
る（第３熱処理工程）。このキュアは炉の中で行われ、
その条件は窒素雰囲気中、温度約４００℃でキュア時間
が約３０分程度である。これにより、上記の各膜の架橋
反応が促進されて、その架橋密度が増大する。

【００７４】なお、このキュアを酸素含有雰囲気中で行
っても良い。ベークの場合と同様に、酸素含有雰囲気中
では膜の架橋が促進されるので、キュア温度が下げられ
る。具体的には、上記の窒素雰囲気中に酸素を５００ｐ
ｐｍ程度添加することで、キュア温度を３５０℃程度に
下げることができる。キュア温度が下げられると、ＭＯ
ＳトランジスタＴＲ等への熱的ダメージを低減すること
ができる。

【００７５】そして、このキュアにより、ポリカルボシ
ラン膜４９はＳｉＣ系絶縁膜５２となる。ポリカルボシ
ランからこのようにして形成されるＳｉＣ系絶縁膜５２
の組成は次のような特徴を有する。 ・Ｓｉ（珪素）含有量：８〜１４atm％ ・Ｃ（炭素）含有量：２０〜２５atm％ ・Ｏ（酸素）含有量：８〜１４atm％ また、膜の誘電率は２．５〜３．０である。更に、膜の
密度は１．１〜１．３g/cm³である。

【００７６】本明細書でＳｉＣ系絶縁膜とは、これらの
特徴を有する膜を言う。

【００７７】一方、第１塗膜４８及び第２塗膜５０は、
それぞれポーラスシリカからなる第１塗布絶縁膜５１及
び第２塗布絶縁膜５３となる。係る第１塗布絶縁膜５１
及び第２塗布絶縁膜５３は、多孔性低誘電率絶縁膜であ
って、その誘電率は約２．２と低い。

【００７８】ここまでの工程により、第１塗布絶縁膜５
１、ＳｉＣ系絶縁膜５２、及び第２塗布絶縁膜５３の積
層膜が得られる。このうち、ＳｉＣ系絶縁膜５２のエッ
チレートは、第１塗布絶縁膜５１及び第２塗布絶縁膜５
３のそれの１／１０以下である。

【００７９】本実施形態によれば、この積層膜は、第１
塗膜４８及び第２塗膜５０を従来のように別々にキュア
して得るのではなく、それらの間にポリカルボシラン膜
４９を塗布により形成しておき、全体を一括してキュア
することで得られる。すなわち、従来は２回必要であっ
たキュアが、本実施形態では１回しか必要無い。よっ
て、本実施形態では、一回減った分のキュアの時間（約
４５分〜３時間）だけプロセス時間を短縮することがで
きる。

【００８０】しかも、上述の積層膜中の各膜はいずれも
塗布装置のみで成膜することが可能であり、従来のよう
にＣＶＤ装置を必要としない。よって、異種の装置（塗
布装置とＣＶＤ装置）の間を移動する必要が無くなるの
で、従来異種の装置間を移動していた分の時間をも短縮
することができる。

【００８１】そして、高価なＣＶＤ装置を必要としない
ことから、この積層膜を従来よりも安価に得ることがで
きる。

【００８２】更に、本実施形態によれば、従来例に係る
シリコン窒化膜５（図１８参照、誘電率：約７）よりも
誘電率の低いＳｉＣ系絶縁膜５２を形成することができ
るので、誘電率の上昇を招くことなく、エッチレートの
異なる膜同士を積層することができる。

【００８３】これ以降の工程は、上で得られた積層膜に
配線溝やビアホールを形成する工程である。

【００８４】すなわち、図８（ａ）に示すように、キャ
ップ膜５４とマスク膜５５とを第２塗布絶縁膜５３上に
積層する。このうち、キャップ膜５４としては、例えば
膜厚が１５０ｎｍのシリコン酸化膜が使用され、それを
成膜するにはＣＶＤ法が使用される。また、マスク膜５
５としては、ＣＶＤ法で成膜されたＳｉＣ系絶縁膜（そ
の組成はＳｉＣ系絶縁膜５２と異なる）やシリコン窒化
膜等が使用され、その膜厚は例えば１００ｎｍである。

【００８５】次いで、図８（ｂ）に示すように、このマ
スク膜５５上にフォトレジスト層５６を形成する。係る
フォトレジスト層５６には、フォトリソグラフィによ
り、配線パターン形状を有する第１レジスト開口５６ａ
が形成される。

【００８６】そして、このフォトレジスト層５６をエッ
チングマスク膜にし、マスク膜５５を選択的にエッチン
グすることで、第１レジスト開口５６ａがマスク膜５５
に転写される。このエッチングは、例えばＲＩＥにより
行われ、エッチングガスとしては例えばＣＨＦ₃が使用
される。これにより、配線パターン形状を有する第１開
口５５ａがマスク膜５５に形成される。その後、フォト
レジスト層５６はアッシングされて除去される。

【００８７】次に、図９（ａ）に示すように、別のフォ
トレジスト層５７を形成する。係るフォトレジスト層５
７の形成部位は、マスク膜５５上と、第１開口５５ａ内
に露出するキャップ膜５４上である。このフォトレジス
ト層５７には、フォトリソグラフィにより、ビアパター
ン形状を有する第２レジスト開口５７ａが形成される。
この第２レジスト開口５７ａは、先の第１開口５５ａの
一部に重なるように形成される。

【００８８】その後、このフォトレジスト層５７をエッ
チングマスク膜にすることで、キャップ膜５４と第２塗
布絶縁膜５３とを選択的にエッチングする。このエッチ
ングは、例えばＲＩＥにより行われ、そのエッチングガ
スとしては例えばＣ₄Ｆ₆が使用される。

【００８９】これにより、第２レジスト開口５７ａがこ
れらの膜に転写され、ビアパターン形状を有する第２開
口５３ａが第２多孔性低誘電率絶縁膜５３に形成され
る。この第２開口５３ａは、先の第１開口５５ａの一部
に重なるように形成される。そして、同じくビアパター
ン形状を有する開口５４ａがキャップ膜５４に形成され
る。

【００９０】続いて、図９（ｂ）に示すように、今度は
第２塗布絶縁膜５３をエッチングマスク膜にして、その
第２開口５３ａを通じてＳｉＣ系絶縁膜５２をエッチン
グする。係るエッチングは、例えばＲＩＥにより行わ
れ、そのエッチングガスとしては例えばＣＨＦ₃が使用
される。

【００９１】そして、このエッチングにより、ビアパタ
ーン形状を有する第３開口５２ａがＳｉＣ系絶縁膜５２
に形成される。また、このエッチングを終了後、フォト
レジスト層５７はアッシングされて除去される。

【００９２】次に、図１０（ａ）に示すように、ＳｉＣ
系絶縁膜５２をエッチングストッパ膜として使用しなが
ら、マスク膜５５の第１開口５５ａを通じてキャップ膜
５４と第２塗布絶縁膜５３とをエッチングする。このエ
ッチングは、例えばＲＩＥにより行われ、そのエッチン
グガスとしては例えばＣ₄Ｆ₆が使用される。

【００９３】これにより、配線パターン形状を有する第
４開口５３ｂが第２塗布絶縁膜５３に形成される。ま
た、同じく配線パターン形状を有する開口５４ｂがキャ
ップ膜５４に形成される。

【００９４】また、このエッチングでは、第３開口５２
ａに露出する第１塗布絶縁膜５１もエッチングされる。
第１塗布絶縁膜５１にとっては、ＳｉＣ系絶縁膜５２は
エッチングマスク膜として機能する。よって、このエッ
チングでは、第３開口５２ａが第１塗布絶縁膜５１に転
写され、ビアパターン形状を有する第５開口５１ａが第
１塗布絶縁膜５１に形成される。

【００９５】この工程により、配線溝５８が完成する。
係る配線溝５８は、第１開口５５ａ、開口５４ｂ、及び
第４開口５３ｂにより構成される。

【００９６】次に、図１０（ｂ）に示すように、第５開
口５１ａを通じてシリコン窒化膜６０をエッチングし、
そこに開口６０ａを形成する。このエッチングは、例え
ばＲＩＥにより行われ、そのエッチングガスとしては例
えばＣＨＦ₃が使用される。

【００９７】この工程により、配線溝５８に連通するビ
アホール５９が完成する。このビアホール５９は、第３
開口５２ａ、第５開口５１ａ、及び開口６０ａにより構
成される。

【００９８】次いで、図１１（ａ）に示すように、例え
ば膜厚３０ｎｍのバリアメタル層６１を形成する。この
バリアメタル層６１の形成部位は、キャップ膜５５上
と、配線溝５８及びビアホール５９の各内壁である。係
るバリアメタル層６１は、例えばスパッタリング等によ
り形成され、例えばＴａ（タンタル）やＴａＮ（窒化タ
ンタル）等の高融点金属からなる。

【００９９】その後、このバリアメタル層６１上に、例
えば該バリアメタル層６１の平坦面上での膜厚が７００
ｎｍの銅膜６２をスパッタリング等により形成し、配線
溝５８とビアホール５９とを銅で完全に埋める。銅膜６
２の形成方法は限定されない。例えば、上記に代えて、
例えば膜厚５０ｎｍの銅のシード層をバリアメタル層６
１上に薄く形成し、このシード層を給電層にして、電解
めっきにより銅膜６２を形成しても良い。

【０１００】続いて、図１１（ｂ）に示すように、マス
ク膜５５よりも上に形成された余分なバリアメタル層６
１と銅膜６２とを、ＣＭＰ法により研磨して除去する。

【０１０１】なお、マスク膜５５と第２塗布絶縁膜５３
との間にキャップ膜５４を設けたので、このＣＭＰの際
に、マスク膜５５が第２多孔性低誘電率絶縁膜５３から
剥離し難くすることができる。

【０１０２】このＣＭＰにより、バリアメタル層６１と
銅膜６２との二層構造の導電体からなる配線６３が配線
溝５８内に埋め込まれる。そして、この配線６３と一体
化してなる導電性プラグ６４がビアホール５９内に埋め
込まれる。係る導電性プラグ６４も、バリアメタル層６
１と銅膜６２との二層構造の導電体からなる。

【０１０３】上記の導電性プラグ６４と配線６３の形成
方法は、所謂デュアルダマシン法である。

【０１０４】以上により、本実施形態に係る半導体装置
が完成する。

【０１０５】なお、本願発明者の調査結果によれば、上
のようにして形成した配線６３と導電性プラグ６４との
導通不良は全く観測されなかった。また、導電性プラグ
６４がビアホール５９から剥離することも観測されなか
った。

【０１０６】（２）第２の実施の形態 次に、本発明の第２の実施の形態について、図１２乃至
図１４を参照しながら説明する。図１２乃至図１４は、
本発明の第２の実施の形態に係る半導体装置の製造方法
について示す断面図である。

【０１０７】第１の実施の形態では、図７（ｂ）に示し
たように、３層の積層膜（第１塗布絶縁膜５１、ＳｉＣ
系絶縁膜５２、第２塗布絶縁膜５３）を形成した。しか
しながら、本発明では膜の積層数は限定されず、以下の
ような２層の積層膜を形成しても良い。

【０１０８】まず最初に、図１２（ａ）に示すように、
下地２０上に塗膜２１を形成する。下地２０は、例えば
シリコン基板にトランジスタを形成した後、その上に層
間絶縁膜を形成し、そこに導電性プラグを埋め込んだ構
造を有する（図２（ａ）参照）。或いは、その導電性プ
ラグ上に、更にシングルダマシン法で配線を形成した構
造であっても良い（図３（ｂ）参照）。

【０１０９】一方、塗膜２１は、ＨＳＱ、ＭＳＱ、及び
ＭＨＳＱ等を下地２０上に塗布して形成され、その膜厚
は約３５０〜４００ｎｍである。この塗膜２１は、スピ
ンコータ、ディップコータ、ローラコータ等の公知の塗
布装置を使用して形成される。

【０１１０】次いで、図１２（ｂ）に示すように、例え
ばコータ内のホットプレート上で塗膜２１を加熱してベ
ークし、その溶媒成分を乾燥させる（第１熱処理工
程）。

【０１１１】塗膜２１上には後でポリカルボシラン膜２
２が形成されるが、これらの膜がミキシングするのを防
ぐため、このベークでは、単に溶媒成分を乾燥させるだ
けでなく、塗膜２１を僅かに架橋させておくのが好まし
い。具体的には、大気流量２００cc/min、温度約２００
〜２５０℃で約３分程度上記のベークを行うことで塗膜
２１が僅かに架橋して、上記のミキシングを防ぐことが
できる。

【０１１２】特に、第１の実施の形態で述べたように、
大気中等の酸素含有雰囲気中でベークを行うと、塗膜２
１が酸素に曝されて架橋が促進されるので、ベーク温度
を下げることができる。

【０１１３】次に、図１２（ｃ）に示すように、塗膜２
１上にポリカルボシラン溶液を塗布して、例えば膜厚５
０ｎｍのポリカルボシラン膜２２を形成する。このポリ
カルボシラン溶液の作製方法や塗布方法は、第１の実施
の形態と同じなので、その説明は省略する。

【０１１４】次いで、図１２（ｄ）に示すように、ポリ
カルボシラン膜２２をベークし、その溶媒成分を乾燥さ
せる。このベークは、例えばコータ内のホットプレート
上で、大気流量２００cc/min、温度約２００〜２５０℃
で約３分程度行われる。

【０１１５】続いて、図１３（ａ）に示すように、塗膜
２１とポリカルボシラン膜２２とを加熱することによ
り、それらを一括して同時にキュアする（第２熱処理工
程）。このキュアは炉の中で行われ、その条件は窒素雰
囲気中、温度約４００℃でキュア時間が約３０分程度で
ある。これにより、上記の各膜の架橋反応が促進されて
その架橋密度が増大し、塗膜２１はポーラスシリカから
なる塗布絶縁膜２３となり、ポリカルボシラン膜２２は
ＳｉＣ系絶縁膜２４となる。

【０１１６】なお、このキュアを酸素含有雰囲気中で行
っても良い。第１の実施の形態で述べたように、酸素含
有雰囲気中では膜の架橋が促進されるのでキュア温度が
下げられる。具体的には、上記の窒素雰囲気中に酸素を
５００ｐｐｍ程度添加することで、キュア温度が３５０
℃程度に下げられる。

【０１１７】ここまでの工程により、塗布絶縁膜２３と
ＳｉＣ系絶縁膜２４との２層の積層膜が形成された。こ
のうち、ＳｉＣ系絶縁膜２４のエッチレートは、塗布絶
縁膜２３のそれの１／１０以下である。

【０１１８】この方法によれば、塗膜２１及びポリカル
ボシラン膜２２に対しそれぞれ別々にキュアを施すので
はなく、それらを積層後に同時に一括してキュアするた
め、別々にキュアする場合と比較して、一回分のキュア
時間（約４５分〜３時間）だけプロセス時間を短縮する
ことができる。

【０１１９】また、塗布絶縁膜２３とＳｉＣ系絶縁膜２
４とは共に塗布装置で形成されるので、それらを形成す
るのに従来のように異種の成膜装置（塗布装置とＣＶＤ
装置）を必要としない。従って、異種の装置間を移動し
て成膜を行う必要が無く、従来異種の装置間を移動して
いた分の時間を短縮できる。

【０１２０】そして、高価なＣＶＤ装置を必要としない
ことから、塗布絶縁膜２３とＳｉＣ系絶縁膜２４との積
層を従来よりも安価に行うことができる。

【０１２１】更に、この方法によれば、ポリカルボシラ
ン溶液を使用することで、従来例に係るシリコン窒化膜
５（図１８参照、誘電率：約７）よりも誘電率の低いＳ
ｉＣ系絶縁膜２４を形成することができる。よって、積
層膜の誘電率の上昇を招くことなく、塗布絶縁膜２３上
にそれとエッチレートの異なるＳｉＣ系絶縁膜２４を積
層することができる。従って、この積層膜を、配線が埋
め込まれる絶縁膜として使用すると、その配線の寄生容
量を低減でき、半導体装置の動作速度を高速化すること
ができる。

【０１２２】以下の工程では、上で得られたＳｉＣ系絶
縁膜２４を、塗布絶縁膜２３のエッチングマスク膜とし
て使用する。

【０１２３】まず、図１３（ｂ）に示すように、ＳｉＣ
系絶縁膜２４上にフォトレジスト層２９を形成する。係
るフォトレジスト層２９には、フォトリソグラフィによ
り、レジスト開口２９ａが形成される。

【０１２４】次に、図１３（ｃ）に示すように、このフ
ォトレジスト層２９をエッチングマスク膜にして、Ｓｉ
Ｃ系絶縁膜２４をエッチングする。係るエッチングは、
ＲＩＥにより行われ、そのエッチングガスとしては、Ｃ
ＨＦ₃が使用される。塗布絶縁膜２３は、このエッチン
グガスに対してエッチング耐性を有するから、エッチン
グされない。

【０１２５】そして、このエッチングにより、フォトレ
ジスト層２９のレジスト開口２９ａがＳｉＣ系絶縁膜２
４に転写され、開口２４ａがＳｉＣ系絶縁膜２４に形成
される。このエッチングが終了後、フォトレジスト層２
９はアッシングされて除去される。

【０１２６】続いて、図１３（ｄ）に示すように、開口
２４ａが形成されたＳｉＣ系絶縁膜２４をエッチングマ
スク膜として使用し、塗布絶縁膜２３をエッチングす
る。このエッチングはＲＩＥにより行われ、そのエッチ
ングガスとしては、Ｃ₄Ｆ₆が使用される。これにより、
ＳｉＣ系絶縁膜２４の開口２４ａが塗布絶縁膜２３に転
写され、開口２３ａが形成される。

【０１２７】係る開口２３ａ及び２４ａの使用用途は限
定されないが、以下の工程では、それらを配線溝２８と
して使用する。

【０１２８】まず、図１４（ａ）に示すように、配線溝
２８の内壁に、例えば膜厚３０ｎｍのバリアメタル層２
５をスパッタリング等により形成する。バリアメタル層
２５は、例えばＴａ（タンタル）やＴａＮ（窒化タンタ
ル）等の高融点金属からなる。そして、このバリアメタ
ル層２５上に、該バリアメタル層２５の平坦面上での膜
厚が例えば５００ｎｍの銅膜２６をスパッタリング等に
より形成する。

【０１２９】その後、図１４（ｂ）に示すように、Ｓｉ
Ｃ系絶縁膜２４よりも上に形成された余分なバリアメタ
ル層２５と銅膜２６とをＣＭＰ法により研磨し、除去す
る。

【０１３０】これにより、配線溝２８内に、バリアメタ
ル層２５と銅膜２６との２層構造の導電体からなる配線
２７が埋め込まれる。

【０１３１】（３）第３の実施の形態 次に、本発明の第３の実施の形態について、図１５乃至
図１７を参照して説明する。図１５乃至図１７は、本発
明の第３の実施の形態に係る半導体装置の製造方法につ
いて示す断面図である。

【０１３２】先の第２の実施の形態では、ポリカルボシ
ランから形成されたＳｉＣ系絶縁膜を、塗布絶縁膜に対
するエッチングマスク膜として使用した。これに対し、
本実施形態ではこれらの膜の積層順序を逆にし、ＳｉＣ
系絶縁膜を塗布絶縁膜のエッチングストッパ膜として使
用する。なお、以下では、第２の実施の形態で説明した
のと同じ部材には同じ参照符号を付し、その説明は省略
する。

【０１３３】本実施形態では、まず最初に、図１５
（ａ）に示すように、下地２０上にポリカルボシラン溶
液を塗布して、例えば膜厚５０ｎｍのポリカルボシラン
膜２２を形成する。このポリカルボシラン溶液の作製方
法や塗布方法は第１の実施の形態と同じである。

【０１３４】次いで、図１５（ｂ）に示すように、例え
ばコータ内のホットプレート上でポリカルボシラン膜２
２を加熱してベークし、その溶媒成分を乾燥させる（第
１熱処理工程）。ポリカルボシラン膜２２上には後で塗
膜２１が形成されるが、これらの膜がミキシングするの
を防ぐため、このベークでは、単に溶媒成分を乾燥させ
るだけでなく、ポリカルボシラン膜２２を僅かに架橋さ
せておくのが好ましい。具体的には、大気流量２００cc
/min、温度約２００〜２５０℃で約３分程度上記のベー
クを行うことで、ポリカルボシラン膜２２が僅かに架橋
して、上記のミキシングを防ぐことができる。

【０１３５】特に、第１の実施の形態で述べたように、
大気中等の酸素含有雰囲気中でベークを行うと、ポリカ
ルボシラン膜２２が酸素に曝されてその架橋が促進する
ので、架橋させるために高温を必要としなくなり、ベー
ク温度を下げることができる。

【０１３６】次に、図１５（ｃ）に示すように、ＨＳ
Ｑ、ＭＳＱ、及びＭＨＳＱ等をポリカルボシラン膜２２
上に塗布し、塗膜２１を形成する。この塗膜２１の膜厚
は約３５０〜４００ｎｍである。

【０１３７】続いて、図１５（ｄ）に示すように、塗膜
２１をベークしてその溶媒成分を乾燥させる。このベー
クは、例えばコータ内のホットプレート上で、大気流量
２００cc/min、温度約２００〜２５０℃で約３分程度行
われる。

【０１３８】次に、図１６（ａ）に示すように、ポリカ
ルボシラン膜２２と塗膜２１とを加熱することにより、
それらを一括して同時にキュアする（第２熱処理工
程）。このキュアは炉の中で行われ、その条件は窒素雰
囲気中、温度約４００℃でキュア時間が約３０分程度で
ある。これにより、上記の各膜の架橋反応が促進されて
その架橋密度が増大し、塗膜２１はポーラスシリカから
なる塗布絶縁膜２３となり、ポリカルボシラン膜２２は
ＳｉＣ系絶縁膜２４となる。

【０１３９】なお、このキュアを酸素含有雰囲気中で行
っても良い。第１の実施の形態で説明したように、酸素
含有雰囲気中では膜の架橋が促進されるのでキュア温度
が下げられる。具体的には、上記の窒素雰囲気中に酸素
を５００ｐｐｍ程度添加することで、キュア温度が３５
０℃程度に下げられる。

【０１４０】ここまでの工程により、塗布絶縁膜２３
と、それとエッチングレートを異にするＳｉＣ系絶縁膜
２４との２層の積層膜が形成された。この方法によって
も、第２の実施の形態と全く同様の効果が奏される。

【０１４１】以下の工程では、上で得られたＳｉＣ系絶
縁膜２４を、塗布絶縁膜２３をエッチングする際のエッ
チングストッパ膜として使用する。

【０１４２】まず、図１６（ｂ）に示すように、塗布絶
縁膜２３上にフォトレジスト層２９を形成する。係るフ
ォトレジスト層２９には、フォトリソグラフィにより、
レジスト開口２９ａが形成される。

【０１４３】次に、図１６（ｃ）に示すように、このフ
ォトレジスト層２９をエッチングマスク膜にして、塗布
絶縁膜２３をエッチングする。係るエッチングは、ＲＩ
Ｅにより行われ、そのエッチングガスとしては、Ｃ₄Ｆ₆
が使用される。

【０１４４】ＳｉＣ系絶縁膜２４は、このエッチングガ
スに対してエッチング耐性を有するから、エッチングさ
れない。換言するなら、ＳｉＣ系絶縁膜２４はエッチン
グストッパ膜として機能する。

【０１４５】そして、このエッチングにより、フォトレ
ジスト層２９のレジスト開口２９ａが塗布絶縁膜２３に
転写され、開口２３ａが塗布絶縁膜２３に形成される。
このエッチングが終了後、フォトレジスト層２９はアッ
シングされて除去される。

【０１４６】開口２３ａの使用用途は限定されない。以
下の工程では、開口２３ａを配線溝として使用する。

【０１４７】すなわち、まず、図１７（ａ）に示すよう
に、開口２３ａの内壁に、例えば膜厚３０ｎｍのバリア
メタル層２５をスパッタリング等により形成する。この
バリアメタル層２５は、例えばＴａ（タンタル）やＴａ
Ｎ（窒化タンタル）等の高融点金属からなる。そして、
このバリアメタル層２５上に、スパッタリング等により
膜厚５００ｎｍの銅膜２６を形成する。

【０１４８】そして、図１７（ｂ）に示すように、塗布
絶縁膜２３よりも上に形成された余分なバリアメタル層
２５と銅膜２６とをＣＭＰ法（化学機械研磨法）により
研磨し、除去する。

【０１４９】これにより、開口２３ａ内に、バリアメタ
ル層２５と銅膜２６との２層構造の導電体からなる配線
２７が埋め込まれる。

【０１５０】以上、本発明の実施の形態について詳細に
説明したが、本発明は上記実施形態に限定されない。

【０１５１】例えば、上記では第１塗布絶縁膜５１、第
２塗布絶縁膜５３、及び塗布絶縁膜２３としてポーラス
シリカを用いたが、これらの膜は塗布膜であれば良く、
ＳｉＬＫ（ダウケミカル社の登録商標）やフレア（ハネ
ウェル社の登録商標）等の炭化水素系塗布型有機絶縁膜
を用いても良い。

【０１５２】更に、上記各実施形態において、銅膜２
６、４６、６２に代えて、アルミニウム膜を使用しても
良い。この場合は、バリアメタル層２５、４５、６１は
不要である。

【０１５３】また、第１の実施の形態の図８（ａ）に示
されるキャップ膜５４とマスク膜５５との積層工程に、
本発明の第２の実施の形態を適用しても良い。このよう
に適用すると、キャップ膜５４は塗布絶縁膜になり、マ
スク膜５５はポリカルボシランから形成されるＳｉＣ系
絶縁膜になる。これによれば、マスク膜５５とキャップ
膜５４とが共に塗布装置で形成されるから、高価なＣＶ
Ｄ装置が不要となり、半導体装置の製造コストを安くす
ることができる。

【０１５４】以下に、本発明の特徴を付記する。

【０１５５】（付記１）半導体基板と、前記半導体基板
の上方に形成され、一般式

【０１５６】

【化９】

【０１５７】で表されるポリカルボシランを架橋して形
成されたＳｉＣ系絶縁膜と、前記ＳｉＣ系絶縁膜の上面
及び下面の少なくとも一方の面上に形成された塗布絶縁
膜とを備えた半導体装置。

【０１５８】（付記２） 半導体基板と、前記半導体基
板の上方に形成された第１塗布絶縁膜と、一般式

【０１５９】

【化１０】

【０１６０】で表されるポリカルボシランを架橋して形
成され、前記第１塗布絶縁膜上に形成されたＳｉＣ系絶
縁膜と、前記ＳｉＣ系絶縁膜上に形成された第２塗布絶
縁膜とを備えた半導体装置。

【０１６１】（付記３） 前記第１塗布絶縁膜に、ビア
ホールの一部を構成する第１開口が形成され、前記Ｓｉ
Ｃ系絶縁膜に、前記ビアホールの一部を構成する第２開
口が形成され、前記第２塗布絶縁膜に、前記ビアホール
と連通する配線溝の一部を構成する第３開口が形成さ
れ、前記第１開口と前記第２開口とに導電性プラグが埋
め込まれ、前記第３開口に、前記導電性プラグと一体化
した配線が埋め込まれたことを特徴とする付記２に記載
の半導体装置。

【０１６２】（付記４） 前記導電性プラグ及び前記配
線は、銅又はアルミニウムを含むことを特徴とする付記
３に記載の半導体装置。

【０１６３】（付記５） 前記第１塗布絶縁膜及び前記
第２塗布絶縁膜の少なくとも一方は、ＨＳＱ（Hydrogen
Silsesquioxane）、ＭＳＱ（Methyl Silsesquioxan
e）、及びＭＨＳＱ（Methylated Hydrogen Silsesquiox
ane）のいずれか一を架橋させて形成されたことを特徴
とする付記２乃至付記４のいずれかに記載の半導体装
置。

【０１６４】（付記６） 前記ＳｉＣ系絶縁膜中にＳｉ
（珪素）が８〜１４atm％含有され、Ｃ（炭素）が２０
〜２５atm％含有され、Ｏ（酸素）が８〜１４atm％含有
され、且つ、前記ＳｉＣ系絶縁膜の誘電率が２．５〜
３．０であり、且つ、前記ＳｉＣ系絶縁膜の密度が１．
１〜１．３g/cm³であることを特徴とする付記１乃至付
記５のいずれかに記載の半導体装置。

【０１６５】（付記７） 半導体基板の上方に絶縁膜形
成用塗布液を塗布して塗膜を形成する工程と、前記塗膜
を加熱する第１熱処理工程と、前記第１熱処理工程後の
塗膜上に、一般式

【０１６６】

【化１１】

【０１６７】で表されるポリカルボシランを含有するポ
リカルボシラン溶液を塗布してポリカルボシラン膜を形
成する工程と、前記塗膜と前記ポリカルボシラン膜とを
同時に加熱して架橋させることにより、前記塗膜を塗布
絶縁膜にし、前記ポリカルボシラン膜をＳｉＣ系絶縁膜
にする第２熱処理工程とを含む半導体装置の製造方法。

【０１６８】（付記８）一般式

【０１６９】

【化１２】

【０１７０】で表されるポリカルボシランを含有するポ
リカルボシラン溶液を半導体基板の上方に塗布してポリ
カルボシラン膜を形成する工程と、前記ポリカルボシラ
ン膜を加熱する第１熱処理工程と、前記第１熱処理工程
後のポリカルボシラン膜上に、絶縁膜形成用塗布液を塗
布して塗膜を形成する工程と、前記ポリカルボシラン膜
と前記塗膜とを同時に加熱して架橋させることにより、
前記ポリカルボシラン膜をＳｉＣ系絶縁膜にし、前記塗
膜を塗布絶縁膜にする第２熱処理工程とを含む半導体装
置の製造方法。

【０１７１】（付記９） 半導体基板の上方に絶縁膜形
成用第１塗布液を塗布して第１塗膜を形成する工程と、
前記第１塗膜を加熱する第１熱処理工程と、前記第１熱
処理後の第１塗膜上に、一般式

【０１７２】

【化１３】

【０１７３】で表されるポリカルボシランを含有するポ
リカルボシラン溶液を塗布してポリカルボシラン膜を形
成する工程と、前記ポリカルボシラン膜を加熱する第２
熱処理工程と、前記第２熱処理工程後のポリカルボシラ
ン膜上に絶縁膜形成用第２塗布液を塗布して第２塗膜を
形成する工程と、前記第１塗膜、前記ポリカルボシラン
膜、及び前記第２塗膜を同時に加熱して架橋させること
により、前記第１塗膜を第１塗布絶縁膜にし、前記ポリ
カルボシラン膜をＳｉＣ系絶縁膜にし、前記第２塗膜を
第２塗布絶縁膜にする第３熱処理工程とを含む半導体装
置の製造方法。

【０１７４】（付記１０） 前記第１熱処理工程は、前
記第１塗膜上に前記ポリカルボシラン膜を形成する工程
中に前記第１塗膜が前記ポリカルボシラン膜に溶解しな
い程度に前記第１塗膜を架橋させることを特徴とする付
記９に記載の半導体装置の製造方法。

【０１７５】（付記１１） 前記第１熱処理工程は、大
気中で約２００〜２５０℃の温度で行われることを特徴
とする付記１０に記載の半導体装置の製造方法。

【０１７６】（付記１２） 前記第２熱処理工程は、前
記ポリカルボシラン膜上に前記第２塗膜を形成する工程
中に該ポリカルボシラン膜が前記第２塗膜に溶解しない
程度に前記ポリカルボシランを架橋させることを特徴と
する付記９乃至付記１１のいずれか一に記載の半導体装
置の製造方法。

【０１７７】（付記１３） 前記第２熱処理工程は、大
気中で約２００〜２５０℃の温度で行われることを特徴
とする付記１２に記載の半導体装置の製造方法。

【０１７８】（付記１４） 前記第１熱処理工程、前記
第２熱処理工程、及び前記第３熱処理工程の少なくとも
一工程は、酸素含有雰囲気中で行われることを特徴とす
る付記９に記載の半導体装置の製造方法。

【０１７９】（付記１５） 前記第２塗布絶縁膜の上方
にマスク膜を形成する工程と、前記マスク膜に配線パタ
ーン形状を有する第１開口を形成する工程と、前記第２
塗布絶縁膜に、前記第１開口の一部に重なり且つビアパ
ターン形状を有する第２開口を形成する工程と、前記第
２開口を通じて前記ＳｉＣ系絶縁膜をエッチングするこ
とにより、前記ＳｉＣ系絶縁膜に第３開口を形成する工
程と、前記ＳｉＣ系絶縁膜をエッチングストッパ膜とし
て使用しながら前記マスク膜の第１開口を通じて前記第
２塗布絶縁膜をエッチングすることにより前記第２塗布
絶縁膜に配線パターン形状を有する第４開口を形成する
と共に、前記ＳｉＣ系絶縁膜の第３開口を通じて前記第
１塗布絶縁膜をエッチングすることにより該第１塗布絶
縁膜にビアパターン形状を有する第５開口を形成する工
程と、前記第１開口、前記第３開口、前記第４開口、及
び前記第５開口に同時に導電体を埋め込むことにより、
前記第１開口内と前記第４開口内とに配線を形成すると
共に、前記第３開口内と前記第５開口内とに導電性プラ
グを形成する工程とを更に含むことを特徴とする付記９
乃至付記１４のいずれかに記載の半導体装置の製造方
法。

【０１８０】（付記１６）前記導電体は、銅又はアルミ
ニウムを含むことを特徴とする付記１５に記載の半導体
装置の製造方法。

【０１８１】（付記１７） 前記絶縁膜形成用第１塗布
液及び前記絶縁膜形成用第２塗布液の少なくとも一方
は、ポーラスシリカ形成用の塗布液であることを特徴と
する付記９乃至付記１６のいずれかに記載の半導体装置
の製造方法。

【０１８２】（付記１８） 前記ポーラスシリカ形成用
の塗布液は、ＨＳＱ（Hydrogen Silsesquioxane）、Ｍ
ＳＱ（Methyl Silsesquioxane）、ＭＨＳＱ（Methylate
d Hydrogen Silsesquioxane）のいずれかであることを
特徴とする付記１７に記載の半導体装置の製造方法。

【０１８３】（付記１９） 前記ポーラスシリカ形成用
の塗布液に代えて、炭化水素系塗布型絶縁膜形成用の塗
布液を使用することを特徴とする付記１７に記載の半導
体装置の製造方法。

【０１８４】

【発明の効果】以上説明したように、本発明によれば、
塗膜とポリカルボシラン膜に対して別々にキュアを施す
のではなく、それらを積層後に同時に一括してキュアす
るようにしたので、それらを別々にキュアする場合と比
較して、一回分のキュア時間だけプロセス時間を短縮す
ることができる。

【０１８５】また、塗膜及びポリカルボシラン膜の双方
とも塗布装置のみで形成できるので、高価なＣＶＤ装置
が不要なうえに、従来異種の成膜装置（ＣＶＤ装置と塗
布装置）間を移動していた時間を短縮することができ
る。

【０１８６】更に、第１塗膜とポリカルボシラン膜と第
２塗膜との３層の積層膜を形成する場合、第１塗膜と第
２塗膜を従来のように別々にキュアするのではなく、ポ
リカルボシラン膜を含めた全体に対し同時にキュア（第
３熱処理工程）を行う。よって、従来は２回行う必要が
あるキュア工程を、本発明では一回しか必要としないか
ら、一回のキュア時間だけプロセス時間を短縮すること
ができる。

【０１８７】また、第１塗膜をベークする第１熱処理工
程において、該第１塗膜上に前記ポリカルボシラン膜を
形成する工程中に第１塗膜がポリカルボシラン膜に溶解
しない程度に第１塗膜を架橋させても良い。

【０１８８】同様に、ポリカルボシラン膜をベークする
第２熱処理工程において、該ポリカルボシラン膜上に第
２塗膜を形成する工程中に該ポリカルボシラン膜が第２
塗膜に溶解しない程度にポリカルボシランを架橋させて
も良い。

【０１８９】また、第１塗膜をベークする第１熱処理工
程、ポリカルボシラン膜をベークする第２熱処理工程、
及びキュア工程（第３熱処理工程）の少なくとも一工程
を酸素含有雰囲気中で行うことで、ベーク温度やキュア
温度を下げることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その１）である。

【図２】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その２）である。

【図３】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その３）である。

【図４】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その４）である。

【図５】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その５）である。

【図６】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その６）である。

【図７】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その７）である。

【図８】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その８）である。

【図９】 本発明の第１の実施の形態に係る半導体装置
の製造方法について示す断面図（その９）である。

【図１０】 本発明の第１の実施の形態に係る半導体装
置の製造方法について示す断面図（その１０）である。

【図１１】 本発明の第１の実施の形態に係る半導体装
置の製造方法について示す断面図（その１１）である。

【図１２】 本発明の第２の実施の形態に係る半導体装
置の製造方法について示す断面図（その１）である。

【図１３】 本発明の第２の実施の形態に係る半導体装
置の製造方法について示す断面図（その２）である。

【図１４】 本発明の第２の実施の形態に係る半導体装
置の製造方法について示す断面図（その３）である。

【図１５】 本発明の第３の実施の形態に係る半導体装
置の製造方法について示す断面図（その１）である。

【図１６】 本発明の第３の実施の形態に係る半導体装
置の製造方法について示す断面図（その２）である。

【図１７】 本発明の第３の実施の形態に係る半導体装
置の製造方法について示す断面図（その３）である。

【図１８】 従来例に係る半導体装置の製造方法につい
て示す断面図（その１）である。

【図１９】 従来例に係る半導体装置の製造方法につい
て示す断面図（その２）である。

【図２０】 従来例に係る半導体装置の製造方法につい
て示す断面図（その３）である。

【符号の説明】

２、２０・・・下地、 ３０・・・シリコン基板、 ２３ａ、２４ａ、３５ａ、３６ａ、４１ａ、４２ａ、５
４ａ、６０ａ・・・開口、 ５・・・シリコン窒化膜、 ９、１４、２５、３９、４５、６１・・・バリアメタル
層、 １０・・・金属膜、 １２、２７、４７、６３・・・配線、 ４、５１・・・第１塗布絶縁膜、 ６、５３・・・第２塗布絶縁膜、 ２１・・・塗膜、 ２２、４９・・・ポリカルボシラン膜、 ２３・・・塗布絶縁膜、 ２４、５２・・・ＳｉＣ系絶縁膜、 ２９、４３、５６、５７・・・フォトレジスト層、 ２９ａ、４３ａ・・・レジスト開口、 ２６、４６、６２・・・銅膜、 １４、２８、４４、５８・・・配線溝、 ３１・・・素子分離膜、 ３２・・・ゲート電極、 ３３・・・サイドウォール絶縁膜、 ３４Ｓ・・・ソース拡散層、 ３４・・・ドレイン拡散層、 ３５・・・層間絶縁膜、 ３６・・・ストッパ膜、 ３７・・・コンタクトホール、 ３８・・・ブランケットタングステン膜、 １１、４０・・・導電性プラグ、 ４１・・・絶縁膜、 ４２、５４・・・キャップ膜、 ４８・・・第１塗膜、 ５０・・・第２塗膜、 ５１ａ・・・第５開口、 ５２ａ・・・第３開口、 ５３ａ・・・第２開口、 ５３ｂ・・・第４開口、 ５５・・・マスク膜、 ５５ａ・・・第１開口、 ５６ａ・・・第１レジスト開口 ５７ａ・・・第２レジスト開口 ５９・・・ビアホール、 ６４・・・導電性プラグ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐久間 裕子 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4J035 JA02 LB01 5F033 HH11 HH21 HH32 JJ11 JJ19 JJ21 JJ32 JJ33 KK11 KK21 KK32 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ13 QQ25 QQ28 QQ37 QQ48 QQ74 RR01 RR04 RR06 RR09 RR14 RR21 RR25 RR29 SS11 SS22 TT01 XX24 XX33 XX34 5F058 AC10 AD05 AD10 AF04 AG01 AH02 BA20 BD01 BD04 BD18 BH01 BH03 BJ02

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の上方に形成され、一般式 【化１】 で表されるポリカルボシランを架橋して形成されたＳｉ
   Ｃ系絶縁膜と、 前記ＳｉＣ系絶縁膜の上面及び下面の少なくとも一方の
   面上に形成された塗布絶縁膜とを備えた半導体装置。
2. 【請求項２】 半導体基板と、 前記半導体基板の上方に形成された第１塗布絶縁膜と、 前記第１塗布絶縁膜に形成され、ビアホールの一部を構
   成する第１開口と、 一般式 【化２】 で表されるポリカルボシランを架橋して形成され、前記
   第１塗布絶縁膜上に形成されたＳｉＣ系絶縁膜と、 前記ＳｉＣ系絶縁膜に形成され、前記ビアホールの一部
   を構成する第２開口と、 前記ＳｉＣ系絶縁膜上に形成された第２塗布絶縁膜と、 前記第２塗布絶縁膜に形成され、前記ビアホールと連通
   する配線溝の一部を構成する第３開口と、 前記第１開口と前記第２開口とに埋め込まれた導電性プ
   ラグと、 前記第３開口に埋め込まれ、前記導電性プラグと一体化
   した配線とを備えた半導体装置。
3. 【請求項３】 半導体基板の上方に絶縁膜形成用塗布液
   を塗布して塗膜を形成する工程と、 前記塗膜を加熱する第１熱処理工程と、 前記第１熱処理工程後の塗膜上に、一般式 【化３】 で表されるポリカルボシランを含有するポリカルボシラ
   ン溶液を塗布してポリカルボシラン膜を形成する工程
   と、 前記塗膜と前記ポリカルボシラン膜とを同時に加熱して
   架橋させることにより、前記塗膜を塗布絶縁膜にし、前
   記ポリカルボシラン膜をＳｉＣ系絶縁膜にする第２熱処
   理工程とを含む半導体装置の製造方法。
4. 【請求項４】 一般式 【化４】 で表されるポリカルボシランを含有するポリカルボシラ
   ン溶液を半導体基板の上方に塗布してポリカルボシラン
   膜を形成する工程と、 前記ポリカルボシラン膜を加熱する第１熱処理工程と、 前記第１熱処理工程後のポリカルボシラン膜上に、絶縁
   膜形成用塗布液を塗布して塗膜を形成する工程と、 前記ポリカルボシラン膜と前記塗膜とを同時に加熱して
   架橋させることにより、前記ポリカルボシラン膜をＳｉ
   Ｃ系絶縁膜にし、前記塗膜を塗布絶縁膜にする第２熱処
   理工程とを含む半導体装置の製造方法。
5. 【請求項５】 半導体基板の上方に絶縁膜形成用第１塗
   布液を塗布して第１塗膜を形成する工程と、 前記第１塗膜を加熱する第１熱処理工程と、 前記第１熱処理工程後の第１塗膜上に、一般式 【化５】 で表されるポリカルボシランを含有するポリカルボシラ
   ン溶液を塗布してポリカルボシラン膜を形成する工程
   と、 前記ポリカルボシラン膜を加熱する第２熱処理工程と、 前記第２熱処理工程後のポリカルボシラン膜上に絶縁膜
   形成用第２塗布液を塗布して第２塗膜を形成する工程
   と、 前記第１塗膜、前記ポリカルボシラン膜、及び前記第２
   塗膜を同時に加熱して架橋させることにより、前記第１
   塗膜を第１塗布絶縁膜にし、前記ポリカルボシラン膜を
   ＳｉＣ系絶縁膜にし、前記第２塗膜を第２塗布絶縁膜に
   する第３熱処理工程とを含む半導体装置の製造方法。
6. 【請求項６】 前記第１熱処理工程は、前記第１塗膜上
   に前記ポリカルボシラン膜を形成する工程中に前記第１
   塗膜が前記ポリカルボシラン膜に溶解しない程度に前記
   第１塗膜を架橋させることを特徴とする請求項５に記載
   の半導体装置の製造方法。
7. 【請求項７】 前記第２熱処理工程は、前記ポリカルボ
   シラン膜上に前記第２塗膜を形成する工程中に該ポリカ
   ルボシラン膜が前記第２塗膜に溶解しない程度に前記ポ
   リカルボシランを架橋させることを特徴とする請求項５
   又は請求項６に記載の半導体装置の製造方法。
8. 【請求項８】 前記第１熱処理工程、前記第２熱処理工
   程、及び前記第３熱処理工程の少なくとも一工程は、酸
   素含有雰囲気中で行われることを特徴とする請求項５に
   記載の半導体装置の製造方法。