JP2003259641A

JP2003259641A - 直流電圧変換回路

Info

Publication number: JP2003259641A
Application number: JP2002056022A
Authority: JP
Inventors: Tomoyuki Ichikawa; 知幸市川; Shinji Ota; 真司太田
Original assignee: Koito Manufacturing Co Ltd
Current assignee: Koito Manufacturing Co Ltd
Priority date: 2002-03-01
Filing date: 2002-03-01
Publication date: 2003-09-12
Anticipated expiration: 2022-03-01
Also published as: JP3839737B2; FR2836762A1; CN1312833C; DE10309189A1; CN1442947A; US6826063B2; DE10309189B4; FR2836762B1; US20030214251A1

Abstract

(57)【要約】【課題】フライバック型構成の直流電圧変換回路にお
いて、スイッチング周波数の高周波化に対処するととも
に電気効率を高める。【解決手段】直流電圧変換回路１５を構成するトラン
ス１０の一次側に設けられたスイッチング素子１１がオ
ン状態である間にトランス１０がエネルギーを蓄え、当
該スイッチング素子がオフ状態の間に当該エネルギーを
二次巻線１０ｓから出力するとともに、当該エネルギー
を二次巻線１０ｓから全て出力し終わった時点でスイッ
チング素子１１がオン状態となるように制御する。その
ために、トランス１０の２次側電流Ｉsがゼロになった
時点から当該トランスの１次側電流Ipが流れ始めるまで
の時間を検出するとともに、当該時間が短くなるように
制御手段１６によってスイッチング周波数を変化させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フライバック型の
直流電圧変換回路において、回路効率を高め、コストを
低減するための技術に関する。

【０００２】

【従来の技術】直流入力電圧を所望の直流電圧に変換す
るための直流電圧変換回路（所謂ＤＣ−ＤＣコンバー
タ）については各種の構成形態が知られている。

【０００３】例えば、放電灯（メタルハライドランプ
等）の点灯回路への適用においては、直流電源からの直
流入力電圧を所望の直流電圧に変換するための直流−直
流変換回路として、フライバック型の構成が挙げられ
る。つまり、変換用トランスの一次巻線側に半導体スイ
ッチング素子を接続して当該素子のオン／オフ制御を行
うとともに、トランスの２次側に整流ダイオード及び平
滑コンデンサを設けた構成を備えている。

【０００４】このフライバック型回路の動作について、
例えば、電流連続モードの場合には、トランスに蓄えら
れたエネルギーを当該トランスの２次側へ完全に放出す
る前にスイッチング素子がオン状態となるように制御さ
れる（つまり、トランスの２次側電流がゼロアンペアに
なる前にスイッチング素子がオンする。）。

【０００５】

【発明が解決しようとする課題】ところで、電流連続モ
ードについては、電気効率（入力電力に対する出力電力
の割合）に関して下記に示すような問題がある。

【０００６】先ず、トランスの２次側に設けられた整流
ダイオードの逆回復時間における電力損失に着目した場
合に、当該ダイオードに電流が流れている間にスイッチ
ング素子がオン状態となり、ダイオードが逆バイアス状
態となるので、逆回復時間において電力損失が生じる。
そして、ダイオードの逆回復時間における損失の総量
は、スイッチング周波数に比例するため、電流連続モー
ドにおいては、当該周波数が高くなる程、電力損失が多
くなってしまう。

【０００７】また、スイッチング素子がオン状態となる
時点でトランスの１次電流が生じているため、当該素子
のターンオンロスが発生する。

【０００８】そこで、本発明は、フライバック型構成の
直流電圧変換回路において、スイッチング周波数の高周
波化に対処するとともに電気効率を高くすること、そし
て、そのために著しいコスト上昇を伴わないようにする
ことを課題とする。

【０００９】

【課題を解決するための手段】本発明は、フライバック
型構成の直流電圧変換回路において、トランスに蓄えら
れたエネルギーを当該トランスの２次側へ完全に放出し
た時点でスイッチング素子がオン状態となるように制御
する電流境界モード（つまり、トランスの２次側電流が
ゼロアンペアになる時にスイッチング素子がオンす
る。）の場合には、整流ダイオードの電流がゼロアンペ
アになった後にスイッチング素子がオン状態となるの
で、逆回復時間での電力損失が発生しないこと、そし
て、比較的高いスイッチング周波数の場合（例えば、数
百キロヘルツ以上）には、電流境界モードにおいて最も
電気効率が良いことに鑑み、上記した課題を解決するた
めに、下記に示す構成を備えたものである。

【００１０】・トランスの一次側に設けられたスイッチ
ング素子がオン状態である間にトランスがエネルギーを
蓄え、当該スイッチング素子がオフ状態の間に当該エネ
ルギーを二次巻線から出力するとともに、当該エネルギ
ーを二次巻線から全て出力し終わった時点でスイッチン
グ素子がオン状態となるように制御するための制御手段
を備えていること。

【００１１】・トランスの２次側電流がゼロになった時
点から当該トランスの１次側電流が流れ始めるまでの時
間を検出するとともに、当該時間が短くなるように制御
手段によってスイッチング周波数を変化させること。

【００１２】従って、本発明によれば、トランスの２次
側電流がゼロになった時点から当該トランスの１次側電
流が流れ始めるまでの時間をゼロに近づけるようにスイ
ッチング周波数を制御しているので、電流境界モードで
の駆動制御を実現することができ、しかも、そのために
高速な素子等を必要としない。

【００１３】

【発明の実施の形態】本発明に係る直流電圧変換回路
は、トランスと当該トランスの一次側に設けられたスイ
ッチング素子を含むフライバック型の回路構成を有し、
当該スイッチング素子がオン状態である間にトランスが
エネルギーを蓄え、当該スイッチング素子がオフ状態の
間に当該エネルギーを二次巻線から出力するものであ
る。本発明では、後述する電流境界モードでの駆動制御
を行うことにより、電気効率の向上や、回路装置の小型
化、低コスト化にとって好適であり、例えば、放電灯点
灯回路（特に、車両用灯具の光源として用いられる、メ
タルハライドランプ等の放電灯において、その点灯回路
を含む装置の設置スペースに制約が課せられる場合の当
該点灯回路）に適用することができるが、これに限ら
ず、電源回路等の各種用途に幅広く適用できる。

【００１４】図１は本発明に係る直流電圧変換回路を放
電灯点灯回路に適用する場合の基本構成例を示すもので
ある。

【００１５】放電灯点灯回路１は、直流電源２、直流−
直流変換回路３、直流−交流変換回路４、起動回路５、
制御回路７を備えている。

【００１６】直流−直流変換回路３は、直流電源２から
の電源電圧を受けて電圧変換を行うために設けられる。
即ち、直流電源２からの直流入力電圧（これを「Ｖin」
と記す。）を受けて所望の直流電圧に変換するものであ
り、トランス及びスイッチング素子を用いたフライバッ
ク型の回路構成を有する（後で詳述する。）。

【００１７】直流−交流変換回路４は、直流−直流変換
回路３の出力電圧を交流電圧に変換した後で起動回路５
を介して当該電圧を放電灯６に供給するために設けられ
ている。例えば、４つの半導体スイッチング素子を用い
たブリッジ型回路とその駆動回路を備えており、２組の
スイッチング素子対を相反的にオン／オフ制御すること
によって、交流電圧を出力するものである。

【００１８】起動回路（所謂スタータ）５は、放電灯６
に対する起動用の高電圧パルス信号（起動用パルス）を
発生させて当該放電灯に起動をかけるために設けられて
おり、当該信号は直流−交流変換回路４の出力する交流
電圧に重畳されて放電灯６に印加される。

【００１９】制御回路７は、放電灯にかかる電圧や当該
放電灯に流れる電流又はそれらに相当する電圧や電流に
ついての検出信号を受けて放電灯６に投入する電力を制
御するとともに直流−直流変換回路３の出力を制御する
ものである。例えば、直流−直流変換回路３の出力電圧
や出力電流を検出するための検出部８によって取得され
る検出信号を受けて、放電灯６の状態に応じた供給電力
を制御するために設けられており、直流−直流変換回路
３に対して制御信号を送出することで、その出力電圧を
制御する。また、直流−交流変換回路４に対して制御信
号を送出して交番出力に係る極性切換について制御を行
う。尚、放電灯の点灯前に当該放電灯への供給電圧をあ
るレベルまで高めることで、放電灯の点灯を確実にする
ための出力制御を行うことも制御回路７の役目である。
また、直流−直流変換回路３に係るスイッチング制御方
式として、ＰＷＭ（パルス幅変調）方式、ＰＦＭ（パル
ス周波数変調）方式等が知られている。

【００２０】図２は、フライバック式ＤＣ−ＤＣコンバ
ータの基本構成例９（上記直流−直流変換回路３との関
係では、放電灯への給電系を構成する回路部分に相当す
る。）について要部を示すものであり、下記の要素を備
えている（括弧内の数字は符号を示す）。

【００２１】・トランス（１０）・スイッチング素子（１１）・整流ダイオード（１２）・平滑コンデンサ（１３）。

【００２２】図中に示す端子、「Ｔi+」、「Ｔi-」は入
力端子であり、上記した直流入力電圧「Ｖin」が供給さ
れ、両端子間にはコンデンサ１４が設けられている。ま
た、「Ｔo+」、「Ｔo-」は出力端子であり、電圧変換後
の正極性出力電圧（これを「Ｖout」と記す。）が後段
回路（直流−交流変換回路）に送出される。

【００２３】トランス１０の一次巻線１０ｐ（図には、
巻き始めを黒丸印で示す。）には、スイッチング素子１
１が接続されており、当該素子には制御回路７からの駆
動信号が供給される。図には、スイッチング素子１１と
して、ＮチャンネルＭＯＳ形ＦＥＴ（電界効果トランジ
スタ）が用いられており、そのドレインがトランス１０
の一次巻線１０ｐ（巻き終り側の端子）に接続され、Ｆ
ＥＴのソースが入力端子「Ｔi-」に接続されている。

【００２４】トランス１０の二次側には、整流ダイオー
ド１２及び平滑コンデンサ１３が設けられている。つま
り、トランス１０の二次巻線１０ｓの一端（巻き終り側
の端子）が整流ダイオード１２のアノードに接続され、
当該二巻線１０ｓの他端（図に黒丸印を付して示す巻き
始め側の端子）が、端子「Ｔi-」と「Ｔo-」とを繋ぐラ
インに接続されている。そして、整流ダイオード１２の
カソードが端子「Ｔo+」及び平滑コンデンサ１３の一端
に接続されている。尚、平滑コンデンサ１３は、出力端
子「Ｔo+」、「Ｔo-」の間に設けられていて、当該コン
デンサの両端電圧がＶoutとして出力される。

【００２５】図中の「Ｉp」はトランス１０の１次側電
流、「Ｉs」はトランス１０の２次側電流をそれぞれ示
しており、「ＶG」はＦＥＴのゲート駆動用信号電圧
（制御回路７から供給される制御電圧に相当する。）を
示している。

【００２６】このようなフライバック型の回路構成につ
いて、下記に示す３種の動作モードが挙げられる。

【００２７】（Ｉ）電流連続モード（図３参照）（ＩＩ）電流境界モード（図４参照）（ＩＩＩ）電流不連続モード（図５参照）。

【００２８】尚、図３乃至図５には、上から、ＶG、Ｉ
p、Ｉsの順にそれぞれの波形を概略的に示している。

【００２９】先ず、（Ｉ）電流連続モードでは、トラン
ス１０に蓄えられたエネルギーを当該トランスの２次側
へ完全に放出する前にスイッチング素子１１がオン状態
となるように制御される。つまり、図３に示すように、
ＶGの立ち上がり開始時点でＩp、Ｉsがともにゼロアン
ペアでない。

【００３０】また、（ＩＩ）電流境界モードでは、トラ
ンス１０に蓄えられたエネルギーを当該トランスの２次
側へ完全に放出した時点でスイッチング素子１１がオン
状態となるように制御される。つまり、図４に示すよう
に、トランス１０の２次側電流Ｉsがゼロアンペアにな
る時にスイッチング素子１１がオンし、ＶGの立ち上が
り開始時点でＩp、Ｉsがともにゼロアンペアである。

【００３１】（ＩＩＩ）電流不連続モードでは、トラン
ス１０に蓄えられたエネルギーを当該トランスの２次側
へ完全に放出し切った時点から、ある不連続期間の後
に、スイッチング素子１１がオン状態となるように制御
される。つまり、図５に示すように、トランス１０の２
次側電流Ｉsがゼロアンペアになってから、ある時間の
経過後にスイッチング素子１１がオンする。）。尚、こ
こで、「不連続期間」とは、図に「ＴＴ」で示すよう
に、トランス１０の２次側電流Ｉsがゼロアンペアにな
った時点から、トランス１０の１次側電流Ｉpが立ち上
がり始めるまでの期間である。

【００３２】トランス１０の２次側に設けられた整流ダ
イオード１２の逆回復時間における電力損失に着目した
場合に、電流連続モードでは、当該ダイオードに電流が
流れている間にスイッチング素子１１がオン状態とな
り、ダイオード１２が逆バイアス状態となるので、逆回
復時間において電力損失が生じる。これに対して、電流
境界モードや電流不連続モードでは、整流ダイオード１
２の電流がゼロアンペアになってからスイッチング素子
１１がオン状態となるので、逆回復時間での電力損失が
発生しない。尚、ダイオードの逆回復時間における損失
の総量は、スイッチング周波数（スイッチング素子１１
の制御信号の周波数に相当する。）に比例するため、電
流連続モードにおいては、当該周波数が高くなる程、電
力損失が多くなってしまう。

【００３３】また、ＤＣ−ＤＣコンバータ全体としての
効率について各モードを比較すると、スイッチング周波
数が低い場合には、電流連続モードにおいて電気効率が
良く、数百キロヘルツ以上の高周波スイッチングの場合
には、電流境界モードにおいて最も電気効率が良いこと
が判明している。尚、電流不連続モードでは、スイッチ
ング素子１１のターンオフ損失が大きくなる上に、上記
不連続期間での共振動作の影響によって、電流境界モー
ドよりも電気効率が低い。

【００３４】従って、数百キロヘルツ以上の高いスイッ
チング周波数をもってフライバック型のＤＣ−ＤＣコン
バータを駆動する場合には、電流境界モードで動作させ
るのが最も電気効率が良いことになるが、そのためには
スイッチング周波数制御回路が必要となる。

【００３５】図６は、本発明に係る直流電圧変換回路の
構成例１５を示したものであり、直流−直流変換部及び
制御部の要部について概要を示している。尚、本例で
は、ＰＷＭ制御方式（制御パルスのデューディーサイク
ルを変化させる方式）を採用しているが、これに限ら
ず、ＰＦＭ制御方式（制御パルスの周波数を変化させる
方式）の採用も可能である。また、トランス１０につい
ては、その一次巻線１０ｐと二次巻線１０ｓの一端同士
（１０ｐの巻き終わり側端子と１０ｓの巻き始め側端
子）が接続されてＮチャンネルＦＥＴのドレインに接続
されている点において、図２に示した構成と異なるが本
質的な相違はない。図中に示す「ＶDS」はスイッチング
素子１１であるＦＥＴのドレイン−ソース間電圧、「Ｖ
GS」は当該ＦＥＴのゲート−ソース間電圧をそれぞれ示
し、「Ｖｓ」はトランス１０の２次側電圧を示す。

【００３６】制御手段１６は、トランス１０においてス
イッチング素子１１のオン期間に蓄えられたエネルギー
を当該スイッチング素子のオフ期間において二次巻線１
０ｓから全て出力し終えた時点で再び当該スイッチング
素子がオン状態となるように制御する、即ち、上記電流
境界モードでの制御を実現するために設けられており、
下記に示す構成要素を備えている（括弧内の数字は符号
を示す）。

【００３７】・出力検出部（１７）・演算制御部（１８）・タイミング検出部（１９）・ランプ波発生部（２０）。

【００３８】出力検出部１７は、トランス１０の出力電
圧又は出力電流を検出するために設けられる。本例で
は、トランス１０の出力電圧を検出する電圧検出部とさ
れ、トランス１０の二次巻線１０ｓから整流平滑回路
（ダイオード１２、コンデンサ１３）を経て出力される
電圧「Ｖout」を検出するものであり、例えば、分圧抵
抗等を用いて検出される検出電圧を後段のエラーアンプ
２１の負入力端子（反転入力端子）に送出する。

【００３９】エラーアンプ２１は、後段のＰＷＭコンパ
レータ２２とともに演算制御部１８を構成するものであ
り、放電灯（負荷）の電力制御用に設けられている。エ
ラーアンプ２１の正入力端子には、所定の基準電圧「Ｖ
REF」（図には電圧源の記号で示す。）が供給される。
つまり、出力検出部１７からの検出電圧とＶREFとの差
を求めて、エラー信号（制御電圧）をＰＷＭコンパレー
タ２２（比較部）の正入力端子に供給する。

【００４０】ＰＷＭコンパレータ２２の負入力端子に
は、後述するランプ（ramp）波発生部２０からのランプ
波（あるいは鋸歯状波）が供給されるようになってお
り、当該ランプ波の信号と、上記エラーアンプ２１から
のエラー信号とのレベル比較に基く矩形波状パルス信号
（ＰＷＭパルス）が出力されてバッファ２３を介して上
記スイッチング素子１１の制御端子（ＦＥＴではゲー
ト）に送出される。尚、当該パルス信号は、後述するラ
ンプ波発生部２０（の周波数制御回路）にも送られる。

【００４１】このように、エラーアンプ２１等を含む演
算制御部１８については、出力検出部１７からの検出信
号及びランプ波発生部２０からのランプ波を受けてスイ
ッチング素子１１への制御信号を送出するために設けら
れている。

【００４２】タイミング検出部１９は、トランス１０の
２次側電流Ｉsについて０Ａになるタイミングを検出す
るものである。つまり、電流境界モードでは、トランス
１０に蓄えられたエネルギーを２次側へ完全に放出した
時点でスイッチング素子１１がオン状態となるように制
御する必要があるため、２次側電流Ｉsに係る吐き出し
終了の時点を検出する。本例では、スイッチング素子１
１としてＦＥＴを用いているので、そのドレイン−ソー
ス間電圧ＶDSの波形に基いて２次側電流に係る吐き出し
終了のタイミング（Ｉsがゼロになる時点）を検出して
いる。尚、上記Ｖｓに基いて当該タイミングの検出を行
うことも可能ではあるが、Ｖｓのレベルについては、Ｇ
ＮＤ（グランド）電位に対して、正及び負の電圧が発生
するために、後段の制御部への信号入力に関して、正電
圧及び負電圧のリミッタが必要になる分、構成がやや複
雑になる。これに対して、ＶDSを検出する回路形態で
は、ＶDSのレベルがＧＮＤ電位に対して常に正の電圧で
あるため、正方向の電圧に対するリミッタのみで対処す
ることができるので構成を簡単化できる。

【００４３】ランプ波発生部（本例では、ＰＷＭランプ
波発生部）２０は、タイミング検出部１９からの信号を
受けてランプ波を発生させるとともに、トランス１０の
２次側電流がゼロになった時点から当該トランスの１次
側電流が流れ始めるまでの時間（上記不連続期間の長さ
に相当する。）に応じて当該ランプ波の周波数を変化さ
せる（つまり、上記不連続期間の長さが短くなるように
ランプ波の周波数を制御することでスイッチング周波数
を変化させる。）。本例では、周波数制御回路２４とラ
ンプ波発生回路２５とにより構成されている。

【００４４】周波数制御回路２４は、タイミング検出部
１９からの信号及びＰＷＭコンパレータ２２からの制御
信号（ＰＷＭパルス）に基いて、ランプ波の周波数を制
御するための信号を生成して後段のランプ波発生回路２
５に送出する。

【００４５】ランプ波発生回路２５は、周波数制御回路
２４からの制御信号に応じて周波数が可変制御されるラ
ンプ波を発生して、これをＰＷＭコンパレータ２２（の
負入力端子）に送出するものである。

【００４６】本回路において、電力制御用のフィードバ
ックループが形成されており、上記出力電圧Ｖoutに係
る検出信号のレベルと、エラーアンプ２１の基準電圧Ｖ
REFとの誤差を示すエラー信号を、ランプ波とレベル比
較することで、デューティー制御を行い（ＰＷＭパルス
のデューティーサイクルが変化する）、ＰＷＭコンパレ
ータ２２の出力信号（ＰＷＭパルス）を、バッファ２３
を介してスイッチング素子１１に送出することで当該素
子を駆動している。

【００４７】そして、タイミング検出部１９による検出
信号とＰＷＭパルスに基いてランプ波の周波数を制御す
ることによって電流境界モードに従うスイッチング動作
を行っている。

【００４８】図７は、動作説明のための波形図であり、
図中に示す各記号の意味は以下の通りである。

【００４９】「Ｖramp」＝ランプ波発生回路２５による
生成されるランプ波を示す信号レベル「Ｖerr」＝エラーアンプ２１の出力信号レベル「Ｓpwm」＝ＰＷＭコンパレータ２２の出力信号（ＰＷ
Ｍパルス）「ＳTT」＝不連続期間においてＨ（ハイ）レベルを示
す信号であり、電流境界モード（不連続期間がゼロ）に
対する時間的なエラー量を示す。

【００５０】尚、「ＶGS」、「ＶDS」、「Ｉp」、「Ｉ
s」については、既述の通りである。

【００５１】また、ｔ１乃至ｔ４に示す各時刻の意味
は、下記の通りである。

【００５２】「ｔ１」＝Ｓpwmの立ち上がり時点であ
り、ＶrampがＶerrよりも下がった時点「ｔ２」＝Ｓpwmの立ち下り時点であり、ＶrampがＶerr
に一致する時点「ｔ３」＝２次側電流Ｉsがゼロになった時点「ｔ４」＝ｔ３以後において、初めてＳpwmが立ち上が
った時点。

【００５３】尚、ｔ３〜ｔ４に示すエラー期間「Ｔe」
が上記不連続期間に相当する。

【００５４】図では、説明の便宜上Ｖerrを一定として
おり、ランプ波のレベルＶrampについては、時刻ｔ１か
ら一定の傾斜をもって次第に増加していき、これがＶer
rに一致する時刻ｔ２においてＳpwm、ＶGSが立ち下が
る。

【００５５】ｔ１からｔ２までの期間中、１次側電流Ｉ
pが次第に増加していくが、ｔ２の時点において当該電
流がゼロになる。

【００５６】２次側電流Ｉsについては、ｔ２の時点で
立ち上がって、ある値を示した後、時間経過とともに減
少してき、ｔ３の時点でゼロになる。

【００５７】ＶDSについては、ｔ２の時点で立ち上がっ
た後、ｔ３の時点で立ち下がるが、直ぐにはゼロになら
ず、減衰振動を経て収束する。ＶDSに係るｔ３での立ち
下りエッジを検出することにより、エラー期間Ｔeの始
まりを規定することができる。そして、Ｖrampが急激に
下がってＶerrを下回る時点ｔ４で、Ｓpwmが立ち上がる
ので、このエッジを検出すれば、エラー期間Ｔeの終り
を規定することができる。

【００５８】このように、本例では、エラー期間Ｔeの
長さがゼロでないため、電流不連続モードとされるが、
エラー期間の長さがゼロに近づくように、ＰＷＭランプ
波の周波数を変化させれば、最終的には当該期間がゼロ
の状態、つまり、電流境界モードでのスイッチング動作
を行うことができ、そのための制御を行っているのが、
上記周波数制御回路２４である。

【００５９】本発明では、下記の（１）乃至（４）に示
す方法に従って、電流境界モードでの駆動制御を行って
いる。

【００６０】（１）最初は電流不連続モードでスイッチ
ング動作が行われるように、ＰＷＭパルスの周波数を予
め低い値に初期設定しておく（２）不連続期間について測定する（つまり、上記エラ
ー期間Ｔeの長さを測る）（３）不連続期間の長さが減少する方向に、ランプ波の
周波数を徐々に変化させる（周波数を上げる）ことで、
電流境界モード（エラー期間Ｔeの長さがゼロ）へと近
づける（４）（２）及び（３）の制御により、電流境界モード
で動作を安定させる。

【００６１】尚、（３）では、（２）において計測した
不連続期間の長さに基いて、いきなりランプ波の周波数
を変化させるのではなく、不連続期間の長さが次第に短
くなるように周波数を徐々に高めることで、目的とする
電流境界モードへと漸近させる制御を行い、最終的に当
該モードでの安定動作を保証している。

【００６２】次に、ランプ波発生部２０を中心とする回
路構成例について説明する。

【００６３】図８はランプ波発生回路２５の構成例とし
て、複数の電流源、コンデンサ、コンパレータを用いた
構成を示したものである。

【００６４】「Ｉ１」や「Ｉ２」をそれぞれ付して示す
電流源は、コンデンサ２６に対する充電電流の供給源で
あるが、電流源Ｉ１については定電流源とされ、電流源
Ｉ２については周波数制御回路２４からの信号によって
制御される可変電流源とされる。つまり、コンデンサ２
６に接続される電流源としては、Ｉ１、Ｉ２の２つが並
列に設けられており、それらの電流源に対して直列に設
けられたコンデンサ２６には、Ｉ１とＩ２の各電流値の
和に等しい合計電流「Ｉ」が当該コンデンサへの充電経
路を介して供給されるようになっている。

【００６５】ヒステリシスコンパレータ２７は、演算増
幅器２８を用いて構成されており、その反転入力端子が
コンデンサ２６と電流源Ｉ１、Ｉ２の接続点（図には、
「Ｐ」点で示す。）に接続されるとともに、演算増幅器
２８の非反転入力端子には、定電圧源の記号で示す基準
電圧「Ｅ」が抵抗２９を介して供給される。尚、非反転
入力端子は抵抗３０を介して接地されるとともに、抵抗
３１を介して演算増幅器２８の出力端子に接続されてい
る。

【００６６】ＰＮＰトランジスタ３２は、高速動作のた
めにエミッタフォロワを形成している。当該トランジス
タ３２がオン状態のときに、上記コンデンサ２６の放電
経路を形成するものであり、当該トランジスタのエミッ
タが抵抗３３を介して上記接続点Ｐに接続されている。
また、トランジスタ３２のベースがダイオード３４のア
ノードに接続され、当該ダイオードのカソードが演算増
幅器２８の出力端子に接続されているので、接続点Ｐの
電位がヒステリシスコンパレータ２７において規定され
る閾値を越えた場合に演算増幅器２８の出力信号によっ
てトランジスタ３２がオン状態となり、コンデンサ２６
が放電される。尚、ダイオード３４は、ＰＮＰトランジ
スタ３２のベース−エミッタ間にかかる逆電圧について
保護用に設けられている。

【００６７】図示のように、接続点Ｐから得られるコン
デンサ２６の端子電圧が上記Ｖrampに相当し、ランプ波
としてＰＷＭコンパレータ２２に送られる。

【００６８】図９は、上記ランプ波発生回路２５の動作
について説明するための波形図である。本図において、
上方に示す図が、電流源Ｉ２による電流値が小さい場合
のＶramp波形を示し、下方に示す図が、電流源Ｉ２によ
る電流値が大きい場合のＶramp波形を示している。尚、
図中に示す「ＶTH」、「ＶTL」は、上記ヒステリシスコ
ンパレータ２７により決定される閾値（一定の比較基準
値）を示しており、「ＶTH」が上限閾値を示し、「ＶT
L」が下限閾値を示す。

【００６９】先ず、電流源Ｉ２による電流値が小さい場
合には、Ｉ２とＩ１との合計電流Ｉにより決定されるコ
ンデンサ２６への充電電流が比較的小さいので、ランプ
波の傾斜が小さい。そして、ＶrampがＶTHに達した時点
で演算増幅器２８の出力信号がＬ（ロー）レベルとなる
ため、トランジスタ３２がオン状態となってコンデンサ
２６が放電する。これによりＶrampが急激に下がって、
ＶTLに達すると、今度は演算増幅器２８の出力信号がＨ
（ハイ）レベルとなるため、トランジスタ３２がオフ状
態となり、Ｉ２及びＩ１によりコンデンサ２６への充電
が行われてＶrampが再び上昇するといった、サイクルが
周期的に繰り返される。

【００７０】この場合には、ランプ波の傾きが緩やかで
あるため、下図との比較では、その周波数が低いことが
分かる。

【００７１】また、電流源Ｉ２による電流値が大きい場
合には、合計電流Ｉにより決定されるコンデンサ２６へ
の充電電流が比較的大きいので、ランプ波の傾斜が急峻
になる。そして、ＶrampがＶTHに達した時点で上記演算
増幅器２８の出力信号がＬ（ロー）レベルとなるため、
トランジスタ３２がオン状態となってコンデンサ２６が
放電する。これによりＶrampが急激に下がって、ＶTLに
達すると、今度は演算増幅器２８の出力信号がＨ（ハ
イ）レベルとなるため、トランジスタ３２がオフ状態と
なり、Ｉ２及びＩ１によりコンデンサ２６への充電が行
われてＶrampが再び上昇するといった、サイクルが周期
的に繰り返される。

【００７２】この場合には、ランプ波の傾きが大きいた
め、上図との比較では、その周波数が高いことが分か
る。

【００７３】このように、Ｉ２の電流値を変化させるこ
とによってランプ波の傾斜を変化させ、その周波数を変
えることができる。

【００７４】尚、本例では、電流源Ｉ１の電流値を一定
とし、電流源Ｉ２の電流値を変化させる構成形態とした
が、Ｉ２だけを設けてその電流値を周波数制御回路２４
からの信号によって変化させる構成でも構わない。

【００７５】図１０はランプ波発生回路２５について具
体例を示したものである。

【００７６】電流源Ｉ１については、ＰＮＰトランジス
タ３５、３６によるカレントミラー回路が用いられ、各
トランジスタのエミッタがそれぞれの抵抗を介して電源
端子３７に接続されている。そして、各トランジスタの
ベース同士が接続されて、トランジスタ３５のコレクタ
に接続されるとともに、抵抗３８及び可変抵抗３９（電
流値設定用）を介して接地されている。また、トランジ
スタ３６のコレクタがコンデンサ２６に接続されるとと
もに、ヒステリシスコンパレータ２７を構成する演算増
幅器２８の反転入力端子に接続されている。

【００７７】可変電流源Ｉ２については、ＰＮＰトラン
ジスタ４０、４１によるカレントミラー回路が用いら
れ、各トランジスタのエミッタがそれぞれの抵抗を介し
て電源端子３７に接続されている。そして、各トランジ
スタのベース同士が接続されて、トランジスタ４０のコ
レクタに接続されている。尚、トランジスタ４０のコレ
クタは、抵抗４２を介して後述のエラーアンプ（を構成
する演算増幅器）の出力端子に接続される。また、トラ
ンジスタ４１のコレクタが、順方向のダイオード４３を
介して接続点Ｐに接続されている。

【００７８】演算増幅器２８に対するトランジスタ３２
やダイオード３４の接続関係については、図８の場合と
同じであり、また、当該演算増幅器２８の非反転入力端
子に供給される基準電圧については、分圧抵抗２９、３
０から得ている。そして、演算増幅器２８の出力段に
は、ＰＮＰトランジスタ４４、４５からなるカレントミ
ラー回路が設けられており、トランジスタ４４のコレク
タが演算増幅器２８の出力端子及びダイオード３４のカ
ソードに接続されている。

【００７９】図１１は、周波数制御回路２４の構成例を
示すものであり、上記ランプ波発生回路２５との関連を
示すために当該回路の一部（電流源Ｉ１、Ｉ２、コンデ
ンサ２６等）を併せて図示している。

【００８０】図中に示す検出信号「Ｓ１９」は、タイミ
ング検出部１９によって得られる信号である。つまり、
タイミング検出部１９では、上記スイッチング素子１１
に係る電圧（非制御端子間にかかる電圧であり、ＦＥＴ
では上記ＶDS）を検出し、当該電圧波形からトランスの
２次側電流がゼロになった時点を検出する。本例におい
てＳ１９は、２次側電流Ｉsがゼロになるタイミングを
もってＨレベルを示す。当該信号については、ＶDSの立
ち下りエッジを検出することによって得ることができ、
Ｄフリップフロップ４６のクロック信号入力端子（ＣＬ
Ｋ）に供給される。

【００８１】Ｄフリップフロップ４６においては、その
Ｄ端子及びプリセット端子（図には、「ＰＲ」の上にバ
ー記号を付して示す。）に所定電圧が供給され、また、
リセット端子（図には、「Ｒ」の上にバー記号を付して
示す。）には、ＰＷＭパルス波を示すＳpwmの否定信号
（図には、「Ｓpwm」の上にバー記号を付して示す。）
が供給される。つまり、ＳpwmがＨレベルに立ち上がっ
た時にＤフリップフロップ４６がリセットされる。

【００８２】「Ｉ３」、「Ｉ４」を付して示す電流源
は、いずれも定電流源であり、電流源Ｉ４がスイッチ素
子４７（図には、単にスイッチの記号で示す。）を介し
て電流源Ｉ３に接続されている。尚、電流源Ｉ４の方が
電流源Ｉ３よりも電流値が大きくされている（各電流源
の電流値をＩ３、Ｉ４とするとき、「Ｉ３＜Ｉ４」の設
定である。）。

【００８３】スイッチ素子４７には、例えば、トランジ
スタが用いられ、Ｄフリップフロップ４６のＱバー出力
（図には、「Ｑ」の上にバー記号を付して示す）を受け
て、そのオン／オフ状態が規定される。つまり、Ｑバー
出力がＨレベル（あるいはＱ出力がＬレベル）のとき
に、スイッチ素子４７がオン状態となる。

【００８４】コンデンサ４８は、その一端が電流源Ｉ３
とスイッチ素子４７との間に接続されるとともに、他端
が接地されている。当該コンデンサ４８は、上記不連続
期間の長さに相当する時間的なエラー量（電流境界モー
ドでの動作時をゼロ基準とする量であり、上記エラー期
間の長さに相当する。）を電圧に換算するために設けら
れている。つまり、コンデンサ４８に対して電流源Ｉ３
が充電用、電流源Ｉ４が放電用とされており、スイッチ
素子４７がオフ状態のとき（エラー期間）にはコンデン
サ４８の端子電圧が上昇するが、スイッチ素子４７がオ
ン状態のときには、当該コンデンサ４８の端子電圧が下
がる。

【００８５】コンデンサ４８の端子電圧は電圧バッファ
４９に送られる。当該バッファの出力端子は抵抗５０の
一端に接続され、当該抵抗の他端がコンデンサ５１を介
して接地されるとともに、エラーアンプ５２の負入力端
子に供給される。当該エラーアンプの正入力端子には、
電圧源の記号で示す所定の基準電圧「Ｖref」が供給さ
れ、コンデンサ５１の端子電圧とＶrefとの差（誤差）
が出力端子から電流源Ｉ２に対して送出される。つま
り、誤差が大きい程、電流源Ｉ２の電流値が増加する結
果、ＰＷＭランプ波の周波数が上昇することになる。

【００８６】尚、図には、ランプ波発生回路２５の構成
部分として、Ｉ１、Ｉ２、コンデンサ２６、制御部（ヒ
ステリシスコンパレータ２７を含む部分）２５ａを示し
ている。

【００８７】図１２は、上記周波数制御回路２４の動作
について説明するための波形図であり、ＶDS、ＳTT、Ｖ
ramp、Ｖc48、Ｖc51を示している。尚、Ｖc48はコンデ
ンサ４８の端子電圧を示し、Ｖc51はコンデンサ５１の
端子電圧を示しており、それらに対して図中に破線でそ
れぞれ示すレベル「Ｖ48」、「Ｖ51」は、電流境界モー
ドでの動作時における電圧を示している。また、「ＳT
T」は、Ｄフリップフロップ４６のＱ出力信号に相当す
る。

【００８８】前記の手順（１）に示したように、最初の
状態（放電灯の点灯初期を除く定常時における初期状
態）では、電流不連続モードで動作するように、ＰＷＭ
パルスの周波数が予め低めに設定される。つまり、ラン
プ波発生回路２５における電流源Ｉ１、Ｉ２による合計
電流Ｉ（＝Ｉ１＋Ｉ２）の値によってランプ波の周波数
が規定され、可変電流源Ｉ２がエラーアンプ５２の出力
によって制御されるので、コンデンサ２６への供給電流
Ｉが最低値を示す時に、電流不連続モードでの動作が行
われるように、Ｉ２の最低電流値とＩ１の電流値をそれ
ぞれ設定すれば良い。

【００８９】信号ＳTTについては、トランス１０の２次
側電流Ｉsがゼロになる時点に相当する、ＶDSの立ち下
り時点に同期して立ち上がる信号であり、当該信号を受
けてＤフリップフロップ４６のＱ出力信号がＨレベルと
なる。その後、ＰＷＭパルスＳpwmが立ち上がった時点
（ランプ波の立ち下り時点）でＤフリップフロップ４６
にリセットがかかって、Ｑ出力信号がＬレベルとなる。
即ち、この間の期間が上記エラー期間（Ｔｅ）に相当し
ており、その長さが時間的なエラー量を示す。

【００９０】スイッチ素子４７は、Ｄフリップフロップ
４６のＱバー出力信号を受けてオン／オフされるので、
エラー期間中は当該スイッチ素子がオフ状態であり、コ
ンデンサ４８への充電が行われて、その電圧Ｖc48が上
昇していく。また、エラー期間以外ではスイッチ素子４
７がオン状態となり、コンデンサ４８の放電が行われて
（Ｉ３＜Ｉ４である。）、その電圧Ｖc48が徐々に下が
っていく。このような動作を繰り返すうちに、Ｖc51の
レベルが次第に下がっていく。つまり、コンデンサ４８
において電圧に換算された時間的なエラー量が、電圧バ
ッファ４９を経て、積分回路を構成する抵抗５０及びコ
ンデンサ５１に送られ、Ｖc51とＶrefとの差に応じて可
変電流源Ｉ２の電流値が制御される結果、ＰＷＭランプ
波の周波数が変化する。Ｖc51のレベルが高く、Ｖrefと
の差が大きい程、Ｉ２の電流値が増加するのでランプ波
の周波数が上昇し、その結果、ＳTTに示すエラー期間の
長さが次第に短くなっていく。そして、最終的にはＶc5
1が電流境界モード動作時の電圧レベルＶ51に到達して
当該モードでの安定動作へと移行する。

【００９１】このように、不連続期間の長さに相当する
時間的なエラー量について、Ｉsが０Ａになった時点か
らＩpが立ち上がり始める時点までの期間長を計測し
て、これに応じてランプ波発生回路２５のコンデンサ２
６に対する供給電流Ｉ（本例では、そのうちのＩ２）を
変化させ、ＰＷＭランプ波及び当該ランプ波とエラーア
ンプ出力から生成されるＰＷＭパルスの周波数を制御す
ることにより、電流境界モードでのスイッチング動作を
実現することができる。尚、Ｖc51のレベルに応じてＰ
ＷＭランプ波の周波数を１回で決定する必要はないた
め、複数回のエラー演算の結果に応じて当該周波数を徐
々に上げていって電流境界モードでの周波数に近づけ
て、最終的には当該モードとなる周波数にロックさせれ
ば良い（動作開始の初期には電流不連続モードとされる
が、電流境界モードへと漸近させて当該モードに移行さ
せるべくスイッチング周波数が変化する。）。

【００９２】周波数制御回路２４は、タイミング検出部
１９からの検出信号Ｓ１９とスイッチング素子への制御
信号Ｓpwmに基いて、トランス１０の２次側電流Ｉsがゼ
ロになった時点から当該トランスの１次側電流が流れ始
めるまでの期間（不連続期間）を検出するとともに、当
該期間の長さが長いほど、ランプ波の傾斜が大きくなる
ように変化させることで当該ランプ波の周波数制御を行
っている。

【００９３】尚、このような電流境界モードへの移行制
御及び当該モードでの駆動制御に関しては、放電灯点灯
回路への適用において、放電灯の安定点灯状態で行うこ
とが好ましい。つまり、「安定点灯状態」とは、放電灯
を点灯直後のように不安定な状態や定常点灯に至るまで
の過渡状態を除く趣旨であり、放電灯の点灯状態が不安
定となってしまう結果、立ち消え等が発生するような状
況下で上記の制御を推奨するものではない。

【００９４】図１３は周波数制御回路２４についての具
体的な構成例を示したものである。

【００９５】エミッタフォロワ（コレクタ接地）のＰＮ
Ｐトランジスタ５３のベースには、上記スイッチング素
子１１であるＦＥＴのＶDSが抵抗５４及びダイオード５
５を介して供給され、また、トランジスタ５３のエミッ
タには抵抗５６を介して所定の電源電圧が供給されると
ともに、エミッタ出力がシュミット・トリガ型のＮＯＴ
ゲート５７を介してＤフリップフロップ４６のクロック
信号入力端子ＣＬＫに供給される。つまり、ＶDSがＬレ
ベルとなったときに、トランジスタ５３がオン状態とな
って、Ｄフリップフロップ４６の入力端子ＣＬＫにＨレ
ベル信号が供給される。尚、高速なスイッチング素子を
用いてＤＣ−ＤＣコンバータを駆動させるために、エミ
ッタフォロワのトランジスタ５３によるリミッタを形成
している。

【００９６】ＰＷＭパルスＳpwmについては、エミッタ
フォロワのＰＮＰトランジスタ５８を設けて、そのエミ
ッタ出力を、シュミット・トリガ型のＮＯＴゲート５９
を介してＤフリップフロップ４６のリセット端子に供給
している。

【００９７】電流源Ｉ３については、ＰＮＰトランジス
タ６０、６１を用いたカレントミラー回路により構成さ
れ、各トランジスタのエミッタがそれぞれの抵抗を介し
て電源端子に接続されている。そして、両トランジスタ
のベース同士が接続されてトランジスタ６０のコレクタ
に接続されるとともに、抵抗６２を介して接地されてお
り、トランジスタ６１のコレクタに上記コンデンサ４８
が接続されている。

【００９８】また、電流源Ｉ４については、ＮＰＮトラ
ンジスタ６３、６４を用いたカレントミラー回路により
構成されており、各トランジスタのエミッタにはそれぞ
れに接続された抵抗を介して所定電圧Ｖref（図には定
電圧源の記号で示す。）が供給される。そして、両トラ
ンジスタのベース同士が接続されてトランジスタ６４の
コレクタに接続されて、当該コレクタが抵抗６５を介し
て電源端子に接続されており、また、トランジスタ６３
のコレクタが、コンデンサ４８とトランジスタ６１との
接続点に接続されている。

【００９９】上記スイッチ素子４７に相当するものとし
て、ＰＮＰトランジスタ６６が設けられている。つま
り、当該トランジスタのベースが抵抗６７を介してＤフ
リップフロップ４６のＱバー出力端子に接続されるとと
もに、そのエミッタが、トランジスタ６３、６４のベー
スに接続されており、トランジスタ６６のコレクタに
は、定電圧源の記号で示す所定電圧Ｖrefが供給され
る。

【０１００】電圧バッファ４９は、演算増幅器６８を用
いたボルテージフォロアの構成とされ、その出力段に
は、抵抗５０及びコンデンサ５１からなる積分回路が設
けられている。そして、コンデンサ５１の端子電圧は、
エラーアンプ５２を構成する演算増幅器６９の反転入力
端子に、抵抗を介して送られる。

【０１０１】可変電流源Ｉ２については、前記したよう
にＰＮＰトランジスタ４０、４１を用いたカレントミラ
ー回路により構成されており、演算増幅器６９の出力端
子が、抵抗４２を介してトランジスタ４０のコレクタ及
びトランジスタ４０、４１のベースに接続されている。
そして、トランジスタ４１のコレクタが順方向のダイオ
ード４３を介してコンデンサ２６に接続されている。

【０１０２】尚、演算増幅器６９の非反転入力端子につ
いては、当該端子に供給される基準電圧Ｖrefに関し
て、それぞれに対をなすＰＮＰトランジスタ７０、７１
やＮＰＮトランジスタ７２、７３を含むカレントミラー
回路及び必要な受動素子が用いられている。

【０１０３】上記したように、電流不連続モードに初期
設定された状態から駆動制御を開始して、上記トランス
１０の２次側電流Ｉsがゼロになった時点から当該トラ
ンスの１次側電流Ｉpが流れ始めるまでの時間を検出
し、当該時間が短くなるように制御手段によってスイッ
チング周波数を変化させることで、次第に電流境界モー
ドへと近づけていき、最終的に当該モードでの安定した
駆動制御を行うことができる。

【０１０４】また、電流境界モードでの動作によって、
整流ダイオード自体の逆回復時間の影響が直流−直流変
換回路全体の特性（電気効率）に現れることがないの
で、高速の整流ダイオードを使用する必要がなくなり、
低コスト化を図ることができる。

【０１０５】例えば、上記の構成を自動車用灯具の放電
灯点灯回路に適用することにより、装置の小型化に寄与
することができる。即ち、車両用途では設置スペース等
が限られるため、小型化の要求が厳しく、そのために
は、点灯回路を構成する直流−直流変換回路の高周波
化、高効率化が必須事項であるが、上記に説明した制御
方式を用いることによって対処することが可能となる。

【０１０６】

【発明の効果】以上に記載したところから明らかなよう
に、請求項１に係る発明によれば、トランスの２次側電
流がゼロになった時点から当該トランスの１次側電流が
流れ始めるまでの時間をゼロに近づけるようにスイッチ
ング周波数を制御しているので、電流境界モードでの駆
動制御を実現することができ、スイッチング周波数の高
周波化に対処するとともに電気効率を高くすることがで
きる。しかも、そのために高速なスイッチ素子等を用い
る必要がないので、著しいコスト上昇を伴うことがな
い。

【０１０７】請求項２に係る発明によれば、トランスの
２次側電流がゼロになる時点を検出するとともに、ラン
プ波の周波数を制御してこれを演算制御部に送出するこ
とにより、スイッチング素子への制御信号を得ることが
できるので、回路構成や制御方式等の大幅な変更を余儀
なくされることがない。

【０１０８】請求項３に係る発明によれば、タイミング
検出部の回路構成を簡単化することができる。

【０１０９】請求項４に係る発明によれば、トランスの
２次側電流がゼロになった時点から当該トランスの１次
側電流が流れ始めるまでの期間の長さに応じてランプ波
の周波数を制御することができるので、電流境界モード
への移行を円滑に行うことができる。

【図面の簡単な説明】

【図１】放電灯点灯回路の構成例を示す回路ブロック図
である。

【図２】直流−直流変換回路の構成例を示す回路図であ
る。

【図３】電流連続モードについての説明図である。

【図４】電流境界モードについての説明図である。

【図５】電流不連続モードについての説明図である。

【図６】本発明に係る直流電圧変換回路の構成例を示す
図である。

【図７】図６の回路動作を説明するための波形図であ
る。

【図８】ランプ波発生回路の構成例を示す図である。

【図９】図８の回路動作を説明するための波形図であ
る。

【図１０】ランプ波発生回路について構成例を示す回路
図である。

【図１１】周波数制御回路の構成例を示す図である。

【図１２】図１１の回路動作を説明するための波形図で
ある。

【図１３】周波数制御回路について構成例を示す回路図
である。

【符号の説明】

１０…トランス、１０ｐ…一次巻線、１０ｓ…二次巻
線、１１…スイッチング素子、１５…直流電圧変換回
路、１６…制御手段、１７…出力検出部、１８…演算制
御部、１９…タイミング検出部、２０…ランプ波発生
部、２４…周波数制御回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H730 AA14 AS01 AS11 BB43 BB57 DD04 EE02 EE07 FD01 FD24 FD26 FD31 FD61 FG07

Claims

【特許請求の範囲】

【請求項１】トランス及びその一次側に設けられたス
イッチング素子を含むフライバック型の回路構成を有
し、当該スイッチング素子がオン状態である間にトラン
スがエネルギーを蓄え、当該スイッチング素子がオフ状
態の間に当該エネルギーを二次巻線から出力するととも
に、当該エネルギーを二次巻線から全て出力し終わった
時点でスイッチング素子がオン状態となるように制御す
るための制御手段を備えた直流電圧変換回路であって、上記トランスの２次側電流がゼロになった時点から当該
トランスの１次側電流が流れ始めるまでの時間を検出す
るとともに、当該時間が短くなるように上記制御手段に
よってスイッチング周波数を変化させることを特徴とす
る直流電圧変換回路。
【請求項２】請求項１に記載の直流電圧変換回路にお
いて、上記トランスの出力電圧又は電流を検出する出力検出部
と、上記トランスの２次側電流がゼロになる時点を検出する
タイミング検出部と、上記タイミング検出部からの検出信号及び上記スイッチ
ング素子への制御信号に応じて周波数が可変制御される
ランプ波を発生させるランプ波発生部と、上記出力検出部からの検出信号及び上記ランプ波発生部
からのランプ波を受けて上記スイッチング素子への制御
信号を送出する演算制御部を備えていることを特徴とす
る直流電圧変換回路。
【請求項３】請求項２に記載の直流電圧変換回路にお
いて、上記スイッチング素子にかかる電圧を検出し、当該電圧
波形からトランスの２次側電流がゼロになった時点をタ
イミング検出部が検出することを特徴とする直流電圧変
換回路。
【請求項４】請求項２又は請求項３に記載の直流電圧
変換回路において、上記タイミング検出部からの検出信号と、上記スイッチ
ング素子への制御信号に基いて、上記トランスの２次側
電流がゼロになった時点から当該トランスの１次側電流
が流れ始めるまでの期間を検出して、当該期間の長さが
長いほど、ランプ波の傾斜が大きくなるように変化させ
ることで当該ランプ波の周波数を制御する周波数制御回
路を設けたことを特徴とする直流電圧変換回路。