JP2003249715A - 半導体レーザの駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体レーザの駆動回路の低電圧動作と正確
な駆動電流を両立させ、なおかつオーバーシュートをも
低減する。 【解決手段】 ＮチャネルＭＯＳトランジスタＴｒ１、
Ｔｒ２間のドレイン電圧の差分を演算増幅器ＯＰで検出
し、バッファ回路ＢＦ１、ＢＦ２により、この差分電圧
をＮチャネルＭＯＳトランジスタＴｒ３、Ｔｒ４の制御
電圧として、ＮチャネルＭＯＳトランジスタＴｒ３、Ｔ
ｒ４のゲートに入力するとともに、オーバラップ信号発
生器３を設け、バッファ回路ＢＦ１、ＢＦ２を駆動する
相補形信号のハイレベル期間をオーバーラップさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体レーザの駆動
回路に関し、特に、フィードフォワード方式のＡＰＣ
（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）を有する駆動
回路に適用して好適なものである。

【０００２】

【従来の技術】光伝送においては、光源として半導体レ
ーザが主に使用される。伝送品質を一定に保つために
は、半導体レーザの光出力の安定性が必要であるが、半
導体レーザの光出力は、半導体レーザの個体間ばらつき
が大きいばかりでなく、環境温度によっても大きく変化
する。このため、半導体レーザの駆動回路では、ＡＰＣ
と呼ばれる光出力を一定に保つための制御機能が用いら
れている。

【０００３】ＡＰＣには、大きく分けて、（１）モニタ
した光出力がある基準レベルに一致するように制御をか
けるフィードバック方式と、（２）温度に応じて半導体
レーザを駆動するための電流値を決めるフィードフォワ
ード方式の２種類がある。また、フィードフォワード方
式の一つに、あらかじめ温度ごとの電流量をデジタルデ
ータとしてメモリに書き込んでおき、実際の使用時に
は、温度検出器により検出された温度に対応したデータ
をメモリから読み出してＤＡ変換することで、半導体レ
ーザの駆動電流を生成する方式がある。

【０００４】この方式では、設定値であるデジタルデー
タに対して実際の駆動電流がばらついたり、変動した場
合、それを補正する手段がない。従って、この方式にお
ける半導体レーザの駆動回路には、入力である設定値に
対し、出力である駆動電流値が正確に一致することが要
求される。また、伝送品質の観点からは、半導体レーザ
から出力される光波形として、オーバーシュートの少な
い矩形波が理想である。従って、半導体レーザの駆動電
流波形にも、オーバーシュートの少ない波形が要求され
る。

【０００５】図５は、従来の半導体レーザの駆動回路の
構成を示すブロック図である。図５において、従来の半
導体レーザＬＤの駆動回路１１には、ＮチャネルＭＯＳ
トランジスタＴｒ１１〜Ｔｒ１４、ＤＡコンバータ１
２、正転バッファＧ１および反転バッファＧ２が設けら
れている。そして、ＮチャネルＭＯＳトランジスタＴｒ
１１のゲートは、ＮチャネルＭＯＳトランジスタＴｒ１
２のゲートに接続され、ＮチャネルＭＯＳトランジスタ
Ｔｒ１１のドレインは、ＮチャネルＭＯＳトランジスタ
Ｔｒ１１のゲートに接続されるとともに、ＤＡコンバー
タ１２の出力に接続され、ＮチャネルＭＯＳトランジス
タＴｒ１２のドレインは、ＮチャネルＭＯＳトランジス
タＴｒ１３、Ｔｒ１４のソースに接続され、Ｎチャネル
ＭＯＳトランジスタＴｒ１１、Ｔｒ１２のソースは接地
されている。

【０００６】また、ＮチャネルＭＯＳトランジスタＴｒ
１３のゲートは、正転バッファＧ１の出力に接続され、
ＮチャネルＭＯＳトランジスタＴｒ１３のドレインは、
半導体レーザＬＤのカソードに接続されている。また、
ＮチャネルＭＯＳトランジスタＴｒ１４のゲートは、反
転バッファＧ２の出力に接続され、ＮチャネルＭＯＳト
ランジスタＴｒ１４のドレインは、電源に接続されてい
る。

【０００７】ここで、ＮチャネルＭＯＳトランジスタＴ
ｒ１１、Ｔｒ１２は、ＤＡコンバータ１２の出力電流を
半導体レーザＬＤの駆動に必要な電流に増幅するための
カレントミラーを構成している。そして、電流設定デー
タＥＤに対応した設定電流ＩがＤＡコンバータ１２から
出力されると、その設定電流ＩがＮチャネルＭＯＳトラ
ンジスタＴｒ１１のドレインを流れ、その設定電流Ｉに
対応したミラー電流がＮチャネルＭＯＳトランジスタＴ
ｒ１２のドレインを流れる。

【０００８】ここで、ＮチャネルＭＯＳトランジスタＴ
ｒ１２のドレインは、ＮチャネルＭＯＳトランジスタＴ
ｒ１３、Ｔｒ１４のソースに接続され、これらのＮチャ
ネルＭＯＳトランジスタＴｒ１３、Ｔｒ１４は、送信デ
ータＳＤに応じて駆動電流のパスを切り替えるためのス
イッチを構成し、線形領域で動作する。そして、送信デ
ータが増幅器Ｇ１および反転増幅器Ｇ２に入力される
と、送信データの論理値に応じて、ＮチャネルＭＯＳト
ランジスタＴｒ１３またはＮチャネルＭＯＳトランジス
タＴｒ１４のいずれか一方が常にオンする。

【０００９】このため、ＮチャネルＭＯＳトランジスタ
Ｔｒ１３、Ｔｒ１４を相補的にスイッチングさせること
により、ミラー電流をＮチャネルＭＯＳトランジスタＴ
ｒ１２のドレインに定常的に流すことができ、電流源の
安定化を図って、光波形の立上がりの急峻さを実現する
ことができる。ここで、半導体レーザＬＤを発光させる
には、ある程度の順方向電圧が必要である。

【００１０】一方、駆動装置１１の低消費電力化のため
には、駆動装置１１の電源電圧を下げたいという要求が
ある。このため、図５の駆動回路１１では、カレントミ
ラーをＮチャネルＭＯＳトランジスタ１段で構成するこ
とより、図５のＡ点の動作時電圧も下げるようにして、
これら両方の要求を満たすようにしていた。図６は、図
５の半導体レーザの駆動回路の各部の波形を示す図であ
る。

【００１１】図６において、送信データＳＤがハイレベ
ルになると、ＮチャネルＭＯＳトランジスタＴｒ１３の
ゲートがハイレベル、ＮチャネルＭＯＳトランジスタＴ
ｒ１４のゲートがロウレベルになるため、ＮチャネルＭ
ＯＳトランジスタＴｒ１３がオンするとともに、ＭＯＳ
トランジスタＴｒ１４がオフする。このため、Ｎチャネ
ルＭＯＳトランジスタＴｒ１２のドレインを流れる駆動
電流は、ＮチャネルＭＯＳトランジスタＴｒ１３側に流
れ、半導体レーザＬＤが駆動される。

【００１２】一方、送信データＳＤがロウレベルになる
と、ＮチャネルＭＯＳトランジスタＴｒ１３のゲートが
ロウレベル、ＮチャネルＭＯＳトランジスタＴｒ１４の
ゲートがハイレベルになるため、ＮチャネルＭＯＳトラ
ンジスタＴｒ１３がオフするとともに、ＮチャネルＭＯ
ＳトランジスタＴｒ１４がオンする。このため、Ｎチャ
ネルＭＯＳトランジスタＴｒ１３側に流れていた駆動電
流は遮断され、この駆動電流はＮチャネルＭＯＳトラン
ジスタＴｒ１４側に流れるため、半導体レーザＬＤの駆
動が停止されるとともに、ミラーＮチャネルＭＯＳトラ
ンジスタＴｒ１２のドレインを流れるミラー電流は途切
れない。

【００１３】この結果、半導体レーザＬＤを駆動状態に
かかわりなく、ミラー電流をトランジスタＴｒ１２に流
し続けることで、電流源の安定化を図って、光波形の立
上がりの急峻さを実現することができる。ここで、Ｎチ
ャネルＭＯＳトランジスタＴｒ１３、Ｔｒ１４間でオン
・オフが切り替わる際に、両方のＮチャネルＭＯＳトラ
ンジスタＴｒ１３、Ｔｒ１４が高抵抗となる期間があ
る。

【００１４】このため、ＮチャネルＭＯＳトランジスタ
Ｔｒ１３、Ｔｒ１４を相補的にスイッチングさせた場合
においても、この期間では、ＮチャネルＭＯＳトランジ
スタＴｒ１２が定電流を維持できなくなり、図５のＢ点
の電位が一時的に下がる。その後、ＮチャネルＭＯＳト
ランジスタＴｒ１３がオフから完全なオン状態に近づく
につれて、Ｂ点の電圧がもとの電圧になるまでの間、ダ
イオードとして作用する半導体レーザＬＤと、抵抗とし
て作用するＮチャネルＭＯＳトランジスタＴｒ１３とを
介して、Ｂ点の寄生容量をチャージアップする電流が過
渡的に流れる。

【００１５】

【発明が解決しようとする課題】しかしながら、従来の
駆動回路１１において、カレントミラーをＮチャネルＭ
ＯＳトランジスタ１段で構成すると、ＮチャネルＭＯＳ
トランジスタＴｒ１１、Ｔｒ１２のドレイン電圧が一致
しないために、正確なカレントミラー動作ができなくな
る。さらに加えて、ＮチャネルＭＯＳトランジスタＴｒ
１３はオン時には抵抗として見えるため、半導体レーザ
ＬＤの順方向電圧の個体間ばらつきや温度変動によって
も、図５のＢ点の電圧が変わり、これも電流値エラーに
つながる。

【００１６】一方、正確な電流値を実現するには、カレ
ントミラーをカスコード化すれば良いが、そうすると、
カレントミラーとスイッチでトランジスタ３段積みの構
成となる。このため、図５のＡ点の低電圧動作を実現す
るには、ＮチャネルＭＯＳトランジスタＴｒ１３のオン
抵抗を低減させる必要があり、非常に大きなトランジス
タサイズが必要となることから、低電圧動作と正確な駆
動電流の両方を実現することは困難だった。

【００１７】また、半導体レーザには、数１０〜１００
ｍＡ以上の電流を流す必要があるため、ＮチャネルＭＯ
ＳトランジスタＴｒ１２、Ｔｒ１３、Ｔｒ１４は非常に
大きなトランジスタサイズとなり、Ｂ点の寄生容量も大
きくなる。このため、Ｂ点の寄生容量をチャージアップ
する電流が過渡的に流れる際に、この過渡電流が電流波
形にとって大きなオーバーシュートとなり、結果的に光
波形のオーバーシュートにつながるという問題があっ
た。

【００１８】そこで、本発明の目的は、低電圧動作と正
確な駆動電流を両立させ、なおかつオーバーシュートを
も低減することが可能な半導体レーザの駆動回路を提供
することである。

【００１９】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の半導体レーザの駆動回路によれ
ば、外部からの入力電流をカレントミラーにより所望の
電流値に変換し、その出力電流を、データ信号に応じて
スイッチトランジスタにより半導体レーザに流すか流さ
ないかを切り替えることで、半導体レーザを駆動する電
流信号を生成する回路において、前記カレントミラーを
構成するトランジスタのドレイン電圧の差異を検出する
演算増幅器を備え、前記演算増幅器の出力を前記スイッ
チトランジスタのオン時のゲート電圧として印加するこ
とを特徴とする。

【００２０】これにより、カレントミラーを構成するト
ランジスタ間のドレイン電圧が一致するように、スイッ
チトランジスタのオン抵抗を制御することができ、カレ
ントミラーをＭＯＳトランジスタ１段で構成した場合に
おいても、ＭＯＳトランジスタのドレイン電圧を一致さ
せて、正確なカレントミラー動作を実現することが可能
となるとともに、半導体レーザの順方向電圧の個体間ば
らつきや温度変動によっても、スイッチトランジスタを
流れる電流値を一定に保つことが可能となり、低電圧動
作と正確な駆動電流を両立させることができる。

【００２１】また、請求項２記載の半導体レーザの駆動
回路によれば、外部からの入力電流をカレントミラーに
より所望の電流値に変換し、その出力電流を、半導体レ
ーザに流すか他へ流すかを選択するための１組のスイッ
チトランジスタに入力し、前記１組のスイッチトランジ
スタをデータ信号に応じて相補的にオン・オフさせるこ
とで、半導体レーザを駆動する電流信号を生成する回路
において、前記１組のスイッチトランジスタのオン・オ
フの変化時にオン状態をオーバラップさせることを特徴
とする。

【００２２】これにより、１組のスイッチトランジスタ
が両方とも高抵抗となる期間をなくして、カレントミラ
ーが定電流を常に維持することができ、カレントミラー
を構成するトランジスタのソースの電位を常に一定に保
つことができる。このため、半導体レーザの電流波形の
オーバーシュートを防止して、光波形のオーバーシュー
トを防止することができる。また、請求項３記載の半導
体レーザの駆動回路によれば、設定値に応じた駆動電流
を生成するカレントミラーと、前記カレントミラを構成
するートランジスタ間のドレイン電圧の差分を検出する
電圧検出手段と、前記カレントミラーで生成された駆動
電流を半導体レーザに印加するスイッチング素子と、前
記電圧検出手段で検出された差分電圧に基づいて、前記
スイッチング素子のオン状態を制御する制御手段とを備
えることを特徴とする。

【００２３】これにより、カレントミラーを構成するト
ランジスタ間のドレイン電圧が一致するように、スイッ
チング素子のオン抵抗を制御することができ、カレント
ミラーをトランジスタ１段構成とした場合においても、
カレントミラーを構成するトランジスタ間のドレイン電
圧を一致させて、正確なカレントミラー動作を実現する
ことが可能となるとともに、半導体レーザの順方向電圧
の個体間ばらつきや温度変動によっても、スイッチング
素子を流れる電流値を一定に保つことが可能となり、低
電圧動作と正確な駆動電流を両立させることができる。

【００２４】また、請求項４記載の半導体レーザの駆動
回路によれば、電流設定データに対応した設定電流を出
力するＤＡコンバータと、前記設定電流に対応した駆動
電流を生成するカレントミラーと、前記カレントミラー
を構成するトランジスタ間のドレイン電圧の差分を検出
する演算増幅器と、前記カレントミラーで生成された駆
動電流を半導体レーザに印加するために相補的にオンオ
フする１対のスイッチングトランジスタと、送信データ
の論理値に基づいて、前記演算増幅器で検出された差分
電圧を、前記スイッチングトランジスタのゲートに入力
するバッファ回路とを備えることを特徴とする。

【００２５】これにより、送信データの論理値に応じ
て、１対のスイッチングトランジスタを相補的にスイッ
チングさせて、カレントミラーにドレイン電流を定常的
に流しつつ、カレントミラーを構成するトランジスタ間
のドレイン電圧が一致するように、スイッチング素子の
オン抵抗を制御することが可能となる。このため、カレ
ントミラーをトランジスタ１段構成とした場合において
も、電流源の安定化を図りつつ、光波形の立上がりの急
峻さを実現し、カレントミラーを構成するトランジスタ
間のドレイン電圧を一致させて、正確なカレントミラー
動作を実現することが可能となるとともに、半導体レー
ザの順方向電圧の個体間ばらつきや温度変動によって
も、スイッチング素子を流れる電流値を一定に保つこと
が可能となり、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。

【００２６】また、請求項５記載の半導体レーザの駆動
回路によれば、前記バッファ回路は、前記送信データが
ゲート入力され、ソースが電源に接続された第１のＰチ
ャネルＭＯＳトランジスタと、ゲートが前記第１のＰチ
ャネルＭＯＳトランジスタのゲートに接続され、ドレイ
ンが前記第１のＰチャネルＭＯＳトランジスタのドレイ
ンに接続されるとともに、ソースが接地された第１のＮ
チャネルＭＯＳトランジスタと、ゲートが前記第１のＰ
チャネルＭＯＳトランジスタのドレインに接続され、ソ
ースが前記演算増幅器の出力に接続されるとともに、ド
レインが前記スイッチングトランジスタのゲートの接続
された第２のＰチャネルＭＯＳトランジスタと、ゲート
が前記第２のＰチャネルＭＯＳトランジスタのゲートに
接続され、ドレインが前記第２のＰチャネルＭＯＳトラ
ンジスタのドレインに接続されるとともに、ソースが接
地された第２のＮチャネルＭＯＳトランジスタとを備え
ることを特徴とする。

【００２７】これにより、簡単な回路構成を用いるだけ
で、演算増幅器で検出された差異電圧を、スイッチング
トランジスタのゲートにフィードバックさせることが可
能となり、低電圧動作と正確な駆動電流の両立を容易に
実現することが可能となる。また、請求項６記載の半導
体レーザの駆動回路によれば、前記カレントミラーは、
ゲートが共通接続された第１および第２のトランジスタ
を備え、前記スイッチングトランジスタは、ソースが共
通接続された第３および第４のトランジスタを備え、前
記バッファ回路は、前記第３のトランジスタに対応して
設けられ、送信データが入力される第１のバッファ回路
と、前記第４のトランジスタに対応して設けられ、送信
データの反転信号が入力される第２のバッファ回路とを
備え、前記第１のトランジスタのドレインには、前記Ｄ
Ａコンバータから出力された設定電流が入力されるとと
もに、前記第１のトランジスタのドレインは、前記演算
増幅器の正転入力端子に接続され、前記第２のトランジ
スタのドレインは、前記第３および第４のトランジスタ
のソースに接続されるとともに、前記演算増幅器の反転
入力端子に接続され、前記第３のトランジスタのドレイ
ンは、半導体レーザのカソードに接続されるとともに、
前記第３のトランジスタのゲートは、前記第１のバッフ
ァ回路の出力に接続され、前記第４のトランジスタのド
レインは、電源に接続されるとともに、前記第４のトラ
ンジスタのゲートは、前記第２のバッファ回路の出力に
接続されていることを特徴とする。

【００２８】これにより、カレントミラーを第１および
第２のトランジスタからなる１段構成で実現することが
可能となるとともに、第３および第４のトランジスタを
相補的にスイッチングさせて、第２のトランジスタにド
レイン電流を定常的に流しつつ、第１および第２のトラ
ンジスタのドレイン電圧が一致するように、第３および
第４のトランジスタのオン抵抗を制御することが可能と
なることから、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。

【００２９】また、請求項７記載の半導体レーザの駆動
回路によれば、ソースが前記第１のトランジスタのドレ
インに接続され、ドレインが前記ＤＡコンバータの出力
に接続されるとともに、前記第１のトランジスタのゲー
トに接続された第５のトランジスタと、ゲートおよびド
レインが前記第５のトランジスタのゲートに接続された
第６のトランジスタとをさらに備えることを特徴とす
る。これにより、ＤＡコンバータに入力される電流設定
データが変更された場合においても、第５のトランジス
タに適切なバイアスをかけて、第１のトランジスタのド
レイン電圧を適切な値に設定することができ、演算増幅
器による負帰還動作を安定して行なわせることが可能と
なる。

【００３０】また、請求項８記載の半導体レーザの駆動
回路によれば、前記バッファ回路に入力される送信デー
タのハイレベルをオーバラップさせるオーバラップ信号
発生器をさらに備えることを特徴とする。これにより、
スイッチングトランジスタを切り替えた場合において
も、スイッチングトランジスタが両方とも高抵抗となる
期間をなくして、電流波形のオーバーシュートを防止す
ることができ、光波形のオーバーシュートを防止するこ
とができる。

【００３１】また、請求項９記載の半導体レーザの駆動
回路によれば、前記オーバラップ信号発生器は、送信デ
ータを第１入力端子に入力する第１ＮＡＮＤ回路と、前
記送信データの反転信号を第１入力端子に入力する第２
ＮＡＮＤ回路と、前記第１ＮＡＮＤ回路からの出力を遅
延させて、前記第１ＮＡＮＤ回路の第２入力端子に出力
する第１遅延素子と、前記第２ＮＡＮＤ回路からの出力
を遅延させて、前記第１ＮＡＮＤ回路の第２入力端子に
出力する第２遅延素子とを備えることを特徴とする。

【００３２】これにより、簡単な回路構成を用いるだけ
で、送信データのハイレベルをオーバラップさせること
ができ、光波形のオーバーシュートを容易に防止するこ
とができる。

【００３３】

【発明の実施の形態】以下、本発明の実施形態に係る半
導体レーザの駆動回路について、図面を参照しながら説
明する。図１は、本発明の一実施形態に係る半導体レー
ザの駆動回路の構成を示すブロック図である。図１にお
いて、半導体レーザＬＤの駆動回路１には、Ｎチャネル
ＭＯＳトランジスタＴｒ１〜Ｔｒ６、ＤＡコンバータ
２、演算増幅器ＯＰ、バッファ回路ＢＦ１、ＢＦ２およ
びオーバラップ信号発生器３が設けられている。

【００３４】ここで、ＮチャネルＭＯＳトランジスタＴ
ｒ１、Ｔｒ２は、半導体レーザＬＤの駆動電流を生成す
るトランジスタ１段構成のカレントミラー回路を構成
し、ＮチャネルＭＯＳトランジスタＴｒ１では、カレン
トミラーの元になる電流Ｉが流れ、ＮチャネルＭＯＳト
ランジスタＴｒ２では、カレントミラー動作により駆動
電流が生成される。また、ＮチャネルＭＯＳトランジス
タＴｒ３、Ｔｒ４は、電流源Ｔｒ２の電流パスを切り替
える１組のスイッチングトランジスタを構成し、Ｎチャ
ネルＭＯＳトランジスタＴｒ３は、半導体レーザＬＤを
オンさせる時に、ＮチャネルＭＯＳトランジスタＴｒ２
に流れる駆動電流を半導体レーザＬＤに流す電流パスを
生成し、ＮチャネルＭＯＳトランジスタＴｒ４は、半導
体レーザＬＤをオフさせる時に、ＮチャネルＭＯＳトラ
ンジスタＴｒ２に流れる駆動電流を電源に流す電流パス
を生成する。

【００３５】また、ＮチャネルＭＯＳトランジスタＴｒ
５、Ｔｒ６は、Ｃ点のバイアスを適正値に保つためのカ
レントミラー回路を構成し、ＮチャネルＭＯＳトランジ
スタＴｒ５はＮチャネルＭＯＳトランジスタＴｒ１のカ
スコードトランジスタを構成する。また、ＤＡコンバー
タ２は、デジタル入力された電流設定データＥＤに対応
した設定電流Ｉを生成し、ＮチャネルＭＯＳトランジス
タＴｒ５のドレインに出力する。

【００３６】演算増幅器ＯＰは、ＮチャネルＭＯＳトラ
ンジスタＴｒ１、Ｔｒ２間のドレイン電圧の差分（すな
わち、Ｂ点とＣ点との電位差）を検出し、バッファ回路
ＢＦ１、ＢＦ２に出力する。バッファ回路ＢＦ１は、オ
ーバラップ信号発生器３から出力されるＤＡＴＡ信号Ｄ
１がハイレベルの場合、演算増幅器ＯＰからの出力をＮ
チャネルＭＯＳトランジスタＴｒ３のゲートに供給し、
オーバラップ信号発生器３から出力されるＤＡＴＡ信号
Ｄ１がロウレベルの場合、接地電位をＮチャネルＭＯＳ
トランジスタＴｒ３のゲートに供給する。

【００３７】バッファ回路ＢＦ２は、オーバラップ信号
発生器３から出力されるＤＡＴＡ信号Ｄ２がハイレベル
の場合、演算増幅器ＯＰからの出力をＮチャネルＭＯＳ
トランジスタＴｒ４のゲートに供給し、オーバラップ信
号発生器３から出力されるＤＡＴＡ信号Ｄ２がロウレベ
ルの場合、接地電位をＮチャネルＭＯＳトランジスタＴ
ｒ４のゲートに供給する。オーバラップ信号発生器３
は、送信データＳＤに基づいて、半導体レーザＬＤをオ
ンさせるためのＤＡＴＡ信号Ｄ１を生成するとともに、
このＤＡＴＡ信号Ｄ１とハイレベルがオーバラップする
ように、半導体レーザＬＤを流れていた駆動電流をバイ
パスさせるためのＤＡＴＡ信号Ｄ２を生成する。

【００３８】ここで、ＮチャネルＭＯＳトランジスタＴ
ｒ１のゲートは、ＮチャネルＭＯＳトランジスタＴｒ２
のゲートに接続され、ＮチャネルＭＯＳトランジスタＴ
ｒ１のドレインは、ＮチャネルＭＯＳトランジスタＴｒ
５ソースに接続されるとともに、演算増幅器ＯＰの正転
入力端子に接続され、ＮチャネルＭＯＳトランジスタＴ
ｒ２のドレインは、ＮチャネルＭＯＳトランジスタＴｒ
３、Ｔｒ４のソースに接続されるとともに、演算増幅器
ＯＰの反転入力端子に接続され、ＮチャネルＭＯＳトラ
ンジスタＴｒ１、Ｔｒ２のソースは接地されている。

【００３９】また、ＮチャネルＭＯＳトランジスタＴｒ
３のゲートは、バッファ回路ＢＦ１の出力に接続され、
ＮチャネルＭＯＳトランジスタＴｒ３のドレインは、半
導体レーザＬＤのカソードに接続されている。また、Ｎ
チャネルＭＯＳトランジスタＴｒ４のゲートは、バッフ
ァ回路ＢＦ２の出力に接続され、ＮチャネルＭＯＳトラ
ンジスタＴｒ４のドレインは、電源に接続されている。

【００４０】また、ＮチャネルＭＯＳトランジスタＴｒ
５のゲートは、ＮチャネルＭＯＳトランジスタＴｒ６の
ゲートに接続され、ＮチャネルＭＯＳトランジスタＴｒ
５のソースは、ＮチャネルＭＯＳトランジスタＴｒ１の
ドレインに接続され、ＮチャネルＭＯＳトランジスタＴ
ｒ５のドレインは、ＮチャネルＭＯＳトランジスタＴｒ
１のゲートに接続されるとともに、ＤＡコンバータ２の
出力に接続されている。

【００４１】また、ＮチャネルＭＯＳトランジスタＴｒ
６のドレインは、ＮチャネルＭＯＳトランジスタＴｒ６
のゲートに接続されるとともに、ＮチャネルＭＯＳトラ
ンジスタＴｒ６のソースは接地されている。そして、電
流設定データＥＤがＤＡコンバータ２に入力されると、
その電流設定データＥＤがＤＡコンバータ２によりＤＡ
変換される。そして、その電流設定データＥＤに対応し
た設定電流ＩがＮチャネルＭＯＳトランジスタＴｒ５の
ドレインを流れ、その設定電流Ｉのミラー電流Ｉ’がＮ
チャネルＭＯＳトランジスタＴｒ６のドレインを流れ
る。

【００４２】これにより、ＮチャネルＭＯＳトランジス
タＴｒ６のダイオード接続により、ＮチャネルＭＯＳト
ランジスタＴｒ５のバイアス電圧を発生させることがで
き、電流設定データＥＤが変わっても、ＮチャネルＭＯ
ＳトランジスタＴｒ５のバイアス電圧を適切な値に保つ
ことが可能となることから、Ｃ点の電圧も適切なレベル
に設定することができる。なお、Ｃ点の電圧を適切な値
に設定するために、ＮチャネルＭＯＳトランジスタＴｒ
５をＮチャネルＭＯＳトランジスタＴｒ１とカスコード
接続する代わりに、抵抗を挿入するようにしてもよい。

【００４３】そして、ＮチャネルＭＯＳトランジスタＴ
ｒ５のドレインを流れる設定電流Ｉは、ＮチャネルＭＯ
ＳトランジスタＴｒ１のドレインを流れ、ＮチャネルＭ
ＯＳトランジスタＴｒ１、Ｔｒ２のカレントミラー動作
により、その設定電流Ｉに対応した駆動電流がＮチャネ
ルＭＯＳトランジスタＴｒ２のドレインを流れる。そし
て、ＮチャネルＭＯＳトランジスタＴｒ２のドレインを
流れる駆動電流が、ＮチャネルＭＯＳトランジスタＴｒ
３またはＮチャネルＭＯＳトランジスタＴｒ４に相補的
に流れ、半導体レーザＬＤに流れる電流のオン／オフを
可能としつつ、ＮチャネルＭＯＳトランジスタＴｒ２の
ドレインを流れる駆動電流を一定に保つことができ、光
波形の立上がりの急峻さを実現することができる。

【００４４】すなわち、半導体レーザＬＤを点灯させる
場合、ＮチャネルＭＯＳトランジスタＴｒ３をオンし
て、ＮチャネルＭＯＳトランジスタＴｒ２のドレインを
流れる駆動電流をＮチャネルＭＯＳトランジスタＴｒ３
側に流し、半導体レーザＬＤに駆動電流を供給する。一
方、半導体レーザＬＤを消灯させる場合、ＮチャネルＭ
ＯＳトランジスタＴｒ３をオフするとともに、Ｎチャネ
ルＭＯＳトランジスタＴｒ４をオンし、半導体レーザＬ
Ｄに流れる電流を遮断しつつ、ＮチャネルＭＯＳトラン
ジスタＴｒ２のドレインを流れる駆動電流をＮチャネル
ＭＯＳトランジスタＴｒ４側に導いて、ＮチャネルＭＯ
ＳトランジスタＴｒ２のドレインを流れる駆動電流を一
定に保つようにする。

【００４５】ここで、ＮチャネルＭＯＳトランジスタＴ
ｒ３をオフさせる場合、ＮチャネルＭＯＳトランジスタ
Ｔｒ４を同時にオンさせると、両方のＮチャネルＭＯＳ
トランジスタＴｒ３、Ｔｒ４が高抵抗となる期間が発生
し、この期間では、ＮチャネルＭＯＳトランジスタＴｒ
２が定電流を維持できなくなるため、図１のＢ点の電位
が一時的に下がる。この結果、駆動電流の電流波形にオ
ーバーシュートが発生し、半導体レーザＬＤの光出力の
オーバーシュートにつながる。

【００４６】このことを防止するため、オーバラップ信
号発生器３は、ＤＡＴＡ信号Ｄ１、Ｄ２のハイレベル期
間をオーバラップさせ、ＮチャネルＭＯＳトランジスタ
Ｔｒ３をオフさせる場合、ＮチャネルＭＯＳトランジス
タＴｒ４をオンさせてから、ＮチャネルＭＯＳトランジ
スタＴｒ３をオフさせるとともに、ＮチャネルＭＯＳト
ランジスタＴｒ４をオフさせる場合、ＮチャネルＭＯＳ
トランジスタＴｒ３をオンさせてから、ＮチャネルＭＯ
ＳトランジスタＴｒ４をオフさせる。

【００４７】これにより、ＮチャネルＭＯＳトランジス
タＴｒ３、Ｔｒ４間で切り替え動作を行なう場合におい
ても、両方のＮチャネルＭＯＳトランジスタＴｒ３、Ｔ
ｒ４が同時に高抵抗となる期間をなくすことができ、駆
動電流の電流波形のオーバーシュートをなくして、半導
体レーザＬＤの光出力のオーバーシュートをなくすこと
ができる。一方、カレントミラーを構成するＮチャネル
ＭＯＳトランジスタＴｒ１、Ｔｒ２のドレイン電圧（Ｃ
点、Ｂ点の電圧）は演算増幅器ＯＰに入力され、演算増
幅器ＯＰの出力は、ＮチャネルＭＯＳトランジスタＴｒ
３、Ｔｒ４を駆動するバッファＢＦ１、ＢＦの電源入力
に供給される。

【００４８】そして、ＮチャネルＭＯＳトランジスタＴ
ｒ１、Ｔｒ２間でドレイン電圧に差が発生すると、この
差分電圧が演算増幅器ＯＰで検出・増幅される。そし
て、バッファ回路ＢＦ１、ＢＦ２により、この差分電圧
がＮチャネルＭＯＳトランジスタＴｒ３、Ｔｒ４の制御
電圧として、ＮチャネルＭＯＳトランジスタＴｒ３、Ｔ
ｒ４のゲートに入力される。すなわち、バッファ回路Ｂ
Ｆ１は、ＤＡＴＡ信号Ｄ１がハイレベルの場合、演算増
幅器ＯＰの出力をＮチャネルＭＯＳトランジスタＴｒ３
のゲートに接続して、ＮチャネルＭＯＳトランジスタＴ
ｒ３をオンさせるとともに、ＤＡＴＡ信号Ｄ１がロウレ
ベルの場合、ＮチャネルＭＯＳトランジスタＴｒ３のゲ
ートをグランドに落として、ＮチャネルＭＯＳトランジ
スタＴｒ３をオフさせる。

【００４９】また、バッファ回路ＢＦ２は、ＤＡＴＡ信
号Ｄ２がハイレベルの場合、演算増幅器ＯＰの出力をＮ
チャネルＭＯＳトランジスタＴｒ４のゲートに接続し
て、ＮチャネルＭＯＳトランジスタＴｒ４をオンさせる
とともに、ＤＡＴＡ信号Ｄ２がロウレベルの場合、Ｎチ
ャネルＭＯＳトランジスタＴｒ４のゲートをグランドに
落として、ＮチャネルＭＯＳトランジスタＴｒ４をオフ
させる。なお、ＮチャネルＭＯＳトランジスタＴｒ３、
Ｔｒ４は、オン時に飽和領域で動作させることが好まし
い。

【００５０】これにより、オンしているＮチャネルＭＯ
ＳトランジスタＴｒ３、Ｔｒ４は、スイッチとしての役
割に加えて、カスコードバイアス用トランジスタとして
も機能することができる。すなわち、ＮチャネルＭＯＳ
トランジスタＴｒ３がオン状態の場合を例にとると、Ｎ
チャネルＭＯＳトランジスタＴｒ３とＮチャネルＭＯＳ
トランジスタＴｒ２とはソースフォロワを構成し、Ｎチ
ャネルＭＯＳトランジスタＴｒ２のドレイン電圧がＮチ
ャネルＭＯＳトランジスタＴｒ１のドレイン電圧に比べ
て低くなった場合には、演算増幅器ＯＰの出力を上げ
て、ＮチャネルＭＯＳトランジスタＴｒ３のゲート電圧
を上昇させ、ＮチャネルＭＯＳトランジスタＴｒ２のド
レイン電圧を引き上げる。

【００５１】逆に、ＮチャネルＭＯＳトランジスタＴｒ
２のドレイン電圧がＮチャネルＭＯＳトランジスタＴｒ
１のドレイン電圧に比べて高くなった場合は、演算増幅
器ＯＰの出力を下げて、ＮチャネルＭＯＳトランジスタ
Ｔｒ３のゲート電圧を下降させ、ＮチャネルＭＯＳトラ
ンジスタＴｒ２のドレイン電圧を引き下げる。このた
め、この状態においては、Ｂ点とＣ点の電圧が等しくな
るように、オベアンプＯＰによる負帰還をかけることが
できる。また、ミラー誤差検出に演算増幅器ＯＰを使用
することで、ループゲインを大きく取ることができるた
め、正確な電流比が実現できる。

【００５２】なお、ＮチャネルＭＯＳトランジスタＴｒ
３はオン状態の時に線形領域であってもよいが、大きな
ループゲインを確保できるという理由から、Ｎチャネル
ＭＯＳトランジスタＴｒ３は飽和領域での使用が望まし
い。ループゲインを大きくすることにより、電流比が正
確に実現できるだけでなく、立ち上がり波形をより急峻
にすることができる。このように、演算増幅器ＯＰの利
得を持ったフィードバックループを構成することによ
り、カレントミラーを構成するＮチャネルＭＯＳトラン
ジスタＴｒ１、Ｔｒ２のドレイン電圧が一致するよう
に、ＮチャネルＭＯＳトランジスタＴｒ３、Ｔｒ４のゲ
ート電圧を制御することが可能となる。

【００５３】このため、トランジスタサイズ比と電流比
を正確に一致させることが可能となり、結果的に駆動電
流値の高精度化が実現できる。また、負帰還制御をかけ
ることが可能となり、低電圧動作を目的としたトランジ
スタ１段のカレントミラー＋スイッチを用いた半導体レ
ーザＬＤの駆動回路１においても、半導体レーザＬＤの
順方向電圧の個体間ばらつきや温度変動によることな
く、電流設定値に対して正確な駆動電流を実現すること
が可能となる。

【００５４】図２は、本発明の一実施形態に係るバッフ
ァ回路の構成を示す回路図である。図２において、バッ
ファ回路ＢＦ１、ＢＦ２は、通常のＣＭＯＳインバータ
２段で構成され、２段目の電源に相当するノードが演算
増幅器ＯＰの出力に接続されている。すなわち、各バッ
ファ回路ＢＦ１、ＢＦ２には、ＰチャネルＭＯＳトラン
ジスタＰＭ１、ＰＭ２およびＮチャネルＭＯＳトランジ
スタＮＭ１、ＮＭ２が設けられている。

【００５５】そして、ＰチャネルＭＯＳトランジスタＰ
Ｍ１のソースは電源に接続され、ＰチャネルＭＯＳトラ
ンジスタＰＭ１のドレインはＮチャネルＭＯＳトランジ
スタＮＭ１のドレインに接続され、ＮチャネルＭＯＳト
ランジスタＮＭ１のソースは接地され、ＰチャネルＭＯ
ＳトランジスタＰＭ１のゲートとＮチャネルＭＯＳトラ
ンジスタＮＭ１のゲートとは共通接続されている。ま
た、ＰチャネルＭＯＳトランジスタＰＭ２のソースは演
算増幅器ＯＰの出力に接続され、ＰチャネルＭＯＳトラ
ンジスタＰＭ２のドレインはＮチャネルＭＯＳトランジ
スタＮＭ２のドレインに接続され、ＮチャネルＭＯＳト
ランジスタＮＭ２のソースは接地され、ＰチャネルＭＯ
ＳトランジスタＰＭ２のゲートとＮチャネルＭＯＳトラ
ンジスタＮＭ２のゲートとは共通接続されるとともに、
ＮチャネルＭＯＳトランジスタＮＭ１のドレインに接続
されている。

【００５６】そして、バッファ回路ＢＦ１では、ＤＡＴ
Ａ信号Ｄ１が、ＰチャネルＭＯＳトランジスタＰＭ１お
よびＮチャネルＭＯＳトランジスタＮＭ１のゲートに入
力され、ＰチャネルＭＯＳトランジスタＰＭ１およびＮ
チャネルＭＯＳトランジスタＮＭ２のドレインが、Ｎチ
ャネルＭＯＳトランジスタＴｒ３のゲートに接続され
る。そして、ＤＡＴＡ信号Ｄ１がハイレベルの場合、Ｐ
チャネルＭＯＳトランジスタＰＭ１がオフするととも
に、ＮチャネルＭＯＳトランジスタＮＭ１がオンし、Ｐ
チャネルＭＯＳトランジスタＰＭ２のゲートおよびＮチ
ャネルＭＯＳトランジスタＮＭ２のゲートには、グラン
ドレベルが印加される。

【００５７】このため、ＰチャネルＭＯＳトランジスタ
ＰＭ２がオンするとともに、ＮチャネルＭＯＳトランジ
スタＮＭ２がオフし、演算増幅器ＯＰからの出力がＮチ
ャネルＭＯＳトランジスタＴｒ３のゲートに印加され
る。一方、ＤＡＴＡ信号Ｄ１がロウレベルの場合、Ｐチ
ャネルＭＯＳトランジスタＰＭ１がオンするとともに、
ＮチャネルＭＯＳトランジスタＮＭ１がオフし、Ｐチャ
ネルＭＯＳトランジスタＰＭ２のゲートおよびＮチャネ
ルＭＯＳトランジスタＮＭ２のゲートには、電源電圧が
印加される。

【００５８】このため、ＰチャネルＭＯＳトランジスタ
ＰＭ２がオフするとともに、ＮチャネルＭＯＳトランジ
スタＮＭ２がオンし、グランドレベルがＮチャネルＭＯ
ＳトランジスタＴｒ３のゲートに印加される。一方、バ
ッファ回路ＢＦ２では、ＤＡＴＡ信号Ｄ２が、Ｐチャネ
ルＭＯＳトランジスタＰＭ１およびＮチャネルＭＯＳト
ランジスタＮＭ１のゲートに入力され、ＰチャネルＭＯ
ＳトランジスタＰＭ２およびＮチャネルＭＯＳトランジ
スタＮＭ２のドレインが、ＮチャネルＭＯＳトランジス
タＴｒ４のゲートに接続される。

【００５９】そして、ＤＡＴＡ信号Ｄ２がハイレベルの
場合、ＰチャネルＭＯＳトランジスタＰＭ１がオフする
とともに、ＮチャネルＭＯＳトランジスタＮＭ１がオン
し、ＰチャネルＭＯＳトランジスタＰＭ２のゲートおよ
びＮチャネルＭＯＳトランジスタＮＭ２のゲートには、
グランドレベルが印加される。このため、ＰチャネルＭ
ＯＳトランジスタＰＭ２がオンするとともに、Ｎチャネ
ルＭＯＳトランジスタＮＭ２がオフし、演算増幅器ＯＰ
からの出力がＮチャネルＭＯＳトランジスタＴｒ４のゲ
ートに印加される。

【００６０】一方、ＤＡＴＡ信号Ｄ２がロウレベルの場
合、ＰチャネルＭＯＳトランジスタＰＭ１がオンすると
ともに、ＮチャネルＭＯＳトランジスタＮＭ１がオフ
し、ＰチャネルＭＯＳトランジスタＰＭ２のゲートおよ
びＮチャネルＭＯＳトランジスタＮＭ２のゲートには、
電源電圧が印加される。このため、ＰチャネルＭＯＳト
ランジスタＰＭ２がオフするとともに、ＮチャネルＭＯ
ＳトランジスタＮＭ２がオンし、グランドレベルがＮチ
ャネルＭＯＳトランジスタＴｒ４のゲートに印加され
る。

【００６１】これにより、ＤＡＴＡ信号Ｄ１、Ｄ２のレ
ベル状態に基づいて、演算増幅器ＯＰから出力される差
分電圧を、ＮチャネルＭＯＳトランジスタＴｒ３、Ｔｒ
４の制御電圧として、ＮチャネルＭＯＳトランジスタＴ
ｒ３、Ｔｒ４のゲートに入力することができる。図３
は、本発明の一実施形態に係るオーバーラップ信号発生
器の構成を示す回路図、図４は、本発明の一実施形態に
係るオーバーラップ信号発生器の動作を示すタイミグチ
ャートである。

【００６２】図３において、オーバーラップ信号発生器
３には、ＮＡＮＤ回路ＮＡ１、ＮＡ２およびインバータ
ＩＶ１〜ＩＶ５が設けられている。そして、送信データ
ＳＤは、インバータＩＶ１を介してＮＡＮＤ回路ＮＡ１
の第１入力端子に入力されるとともに、ＮＡＮＤ回路Ｎ
Ａ２の第１入力端子に入力される。また、ＮＡＮＤ回路
ＮＡ１の出力端子は、インバータＩＶ２、ＩＶ３を介し
てＮＡＮＤ回路ＮＡ２の第２入力端子に接続され、ＮＡ
ＮＤ回路ＮＡ２の出力端子は、インバータＩＶ４、ＩＶ
５を介してＮＡＮＤ回路ＮＡ１の第２入力端子に接続さ
れる。

【００６３】そして、図４に示す時刻Ｔ１以前は、送信
データＳＤがロウレベルの場合、ＮＡＮＤ回路ＮＡ２の
出力はハイレベル状態となるため、インバータＩＶ４の
出力はロウレベル、インバータＩＶ５の出力はハイレベ
ルとなり、ＤＡＴＡ信号Ｄ２はハイレベルとなる。そし
て、ＮＡＮＤ回路ＮＡ１の一方の入力には、このハイレ
ベルのＤＡＴＡ信号Ｄ２が印加されるとともに、ＮＡＮ
Ｄ回路ＮＡ１の他方の入力には、インバータＩＶ１を介
して送信データＳＤが反転入力されるため、ＮＡＮＤ回
路ＮＡ１の入力が両方ともハイレベルになる。

【００６４】このため、ＮＡＮＤ回路ＮＡ２の出力はロ
ウレベル状態となり、インバータＩＶ２の出力はハイレ
ベル、インバータＩＶ３の出力はロウレベルとなり、Ｄ
ＡＴＡ信号Ｄ１はロウレベルとなる。そして、時刻Ｔ１
において、送信データＳＤがロウレベルからハイレベル
に変化すると、ＮＡＮＤ回路ＮＡ１の出力がロウレベル
からハイレベルに変化し、このレベル変化がインバータ
ＩＶ２、ＩＶ３を介して、ＤＡＴＡ信号Ｄ１として出力
される。

【００６５】ここで、インバータＩＶ２、ＩＶ３は遅延
回路を構成し、ＮＡＮＤ回路ＮＡ１のレベル変化がイン
バータＩＶ２、ＩＶ３による遅延時間だけ遅れてＤＡＴ
Ａ信号Ｄ１として出力されるため、ＤＡＴＡ信号Ｄ１
は、時刻Ｔ２でロウレベルからハイレベルに変化する。
次に、ＤＡＴＡ信号Ｄ１がロウレベルからハイレベルに
変化すると、ＮＡＮＤ回路ＮＡ２の入力が両方ともハイ
レベルになるため、ＮＡＮＤ回路ＮＡ２の出力はハイレ
ベルからロウレベルに変化し、このレベル変化がインバ
ータＩＶ４、ＩＶ５を介して、ＤＡＴＡ信号Ｄ２として
出力される。

【００６６】ここで、インバータＩＶ４、ＩＶ５は遅延
回路を構成し、ＮＡＮＤ回路ＮＡ２のレベル変化がイン
バータＩＶ４、ＩＶ５による遅延時間だけ遅れてＤＡＴ
Ａ信号Ｄ２として出力されるため、ＤＡＴＡ信号Ｄ２
は、時刻Ｔ３でハイレベルからロウレベルに変化する。
このため、ＤＡＴＡ信号Ｄ１とＤＡＴＡ信号Ｄ２とで
は、送信データＳＤの立ち上がりに対応させて、ハイレ
ベルとなる期間をオーバラップ時間ＯＶ１だけオーバラ
ップさせることができる。

【００６７】従って、時刻Ｔ２において、ＮチャネルＭ
ＯＳトランジスタＴｒ３がロウレベルからハイレベルに
変化し、時刻Ｔ３において、ＮチャネルＭＯＳトランジ
スタＴｒ３が完全に導通状態になった時に、Ｎチャネル
ＭＯＳトランジスタＴｒ４をハイレベルからロウレベル
に切り替えることができる。この結果、両方のＮチャネ
ルＭＯＳトランジスタＴｒ３、Ｔｒ４が同時に高抵抗と
なる期間をなくすことができ、送信データＳＤの立ち上
がり時におけるＮチャネルＭＯＳトランジスタＴｒ２の
電流安定化を図ることが可能となるため、半導体レーザ
ＬＤを流れる電流波形のオーバーシュート、ひいては、
半導体レーザＬＤから出力される光波形のオーバーシュ
ートが低減できる。

【００６８】また、時刻Ｔ４において、送信データＳＤ
がハイレベルからロウレベルに変化すると、ＮＡＮＤ回
路ＮＡ２の出力がロウレベルからハイレベルに変化し、
このレベル変化がインバータＩＶ４、ＩＶ５を介して、
ＤＡＴＡ信号Ｄ２として出力される。このため、ＮＡＮ
Ｄ回路ＮＡ２のレベル変化が、インバータＩＶ４、ＩＶ
５による遅延時間だけ遅れてＤＡＴＡ信号Ｄ２として出
力され、ＤＡＴＡ信号Ｄ２は、時刻Ｔ５でロウレベルか
らハイレベルに変化する。

【００６９】次に、ＤＡＴＡ信号Ｄ２がロウレベルから
ハイレベルに変化すると、ＮＡＮＤ回路ＮＡ１の入力が
両方ともハイレベルになるため、ＮＡＮＤ回路ＮＡ１の
出力はハイレベルからロウレベルに変化し、このレベル
変化がインバータＩＶ２、ＩＶ３を介して、ＤＡＴＡ信
号Ｄ１として出力される。このため、ＮＡＮＤ回路ＮＡ
１のレベル変化がＩＶ２、ＩＶ３による遅延時間だけ遅
れてＤＡＴＡ信号Ｄ１として出力され、ＤＡＴＡ信号Ｄ
１は、時刻Ｔ６でハイレベルからロウレベルに変化す
る。

【００７０】このため、ＤＡＴＡ信号Ｄ１とＤＡＴＡ信
号Ｄ２とは、送信データＳＤの立ち下がりにおいても、
ハイレベルとなる期間をオーバラップ時間ＯＶ２だけオ
ーバラップさせることができる。従って、時刻Ｔ５にお
いて、ＮチャネルＭＯＳトランジスタＴｒ４がロウレベ
ルからハイレベルに変化し、時刻Ｔ６において、Ｎチャ
ネルＭＯＳトランジスタＴｒ４が完全に導通状態になっ
た時に、ＮチャネルＭＯＳトランジスタＴｒ３をハイレ
ベルからロウレベルに切り替えることができる。

【００７１】この結果、両方のＮチャネルＭＯＳトラン
ジスタＴｒ３、Ｔｒ４が同時に高抵抗となる期間をなく
すことができ、送信データＳＤの立ち下がり時における
ＮチャネルＭＯＳトランジスタＴｒ２の電流安定化を図
ることが可能となる。このように、オーバラップ信号発
生器３を設け、ＮチャネルＭＯＳトランジスタＴｒ３、
Ｔｒ４のスイッチ切り変わり時においても、フィードバ
ックループが途切れることなく安定に動作できるよう
に、バッファ回路ＢＦ１、ＢＦ２を駆動する相補形信号
（ＤＡＴＡ信号Ｄ１とその反転信号Ｄ２）のハイレベル
が時間的にオーバーラップするようにタイミングを設定
する。

【００７２】すなわち、ＮチャネルＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４のゲートの駆動電圧（演算増幅器ＯＰの
出力か、グランドか）を切り替える相補データ信号に対
し、データの変化時に両者がともにハイレベルとなる状
態を必ず経てから、次のデータに変化するよう、相補デ
ータ信号に対して、ハイレベルのオーバーラップ期間を
設け、ＮチャネルＭＯＳトランジスタＴｒ４がオン、Ｎ
チャネルＭＯＳトランジスタＴｒ３がオフの状態から、
その逆の状態に変化する際に、一旦、両方ともオン状態
にし、その後ＮチャネルＭＯＳトランジスタＴｒ４をオ
フ、チャネルＭＯＳトランジスタＴｒ３をオンさせる。

【００７３】これにより、スイッチ切り変わり時に必ず
両方のスイッチ（ＮチャネルＭＯＳトランジスタＴｒ
３、Ｔｒ４）が十分にオンする期間を確保することが可
能となり、Ｂ点の電位を落とすことなく、電流源となる
ＮチャネルＭＯＳトランジスタＴｒ２の動作を安定化さ
せて、波形のオーバーシュートを低減することが可能と
なる。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
低電源電圧で動作でき、かつ、半導体レーザの順方向電
圧の個体間ばらつきや温度変動によらず、正確な駆動電
流を出力することが可能となるとともに、波形のオーバ
ーシュートも低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体レーザの駆動
回路の構成を示すブロック図である。

【図２】本発明の一実施形態に係るバッファの構成を示
す回路図である。

【図３】本発明の一実施形態に係るオーバーラップ信号
発生器の構成を示す回路図である。

【図４】本発明の一実施形態に係るオーバーラップ信号
発生器の動作を示すタイミグチャートである。

【図５】従来の半導体レーザの駆動回路の構成を示すブ
ロック図である。

【図６】図５の半導体レーザの駆動回路の各部の波形を
示す図である。

【符号の説明】

１ 駆動回路 ２ ＤＡコンバータ ３ オーバーラップ信号発生器 ＬＤ 半導体レーザ Ｔｒ１〜Ｔｒ６ トランジスタ ＢＦ１、ＢＦ２ バッファ ＯＰ 演算増幅器 ＰＭ１、ＰＭ２ ＰチャネルＭＯＳトランジスタ ＮＭ１、ＮＭ２ ＮチャネルＭＯＳトランジスタ ＩＶ１〜ＩＶ５ インバータ ＮＡ１、ＮＡ２ ＮＡＮＤ回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 外部からの入力電流をカレントミラーに
   より所望の電流値に変換し、その出力電流を、データ信
   号に応じてスイッチトランジスタにより半導体レーザに
   流すか流さないかを切り替えることで、半導体レーザを
   駆動する電流信号を生成する回路において、 前記カレントミラーを構成するトランジスタのドレイン
   電圧の差異を検出する演算増幅器を備え、前記演算増幅
   器の出力を前記スイッチトランジスタのオン時のゲート
   電圧として印加することを特徴とする半導体レーザの駆
   動回路。
2. 【請求項２】 外部からの入力電流をカレントミラーに
   より所望の電流値に変換し、その出力電流を、半導体レ
   ーザに流すか他へ流すかを選択するための１組のスイッ
   チトランジスタに入力し、前記１組のスイッチトランジ
   スタをデータ信号に応じて相補的にオン・オフさせるこ
   とで、半導体レーザを駆動する電流信号を生成する回路
   において、 前記１組のスイッチトランジスタのオン・オフの変化時
   にオン状態をオーバラップさせることを特徴とする半導
   体レーザの駆動回路。
3. 【請求項３】 設定値に応じた駆動電流を生成するカレ
   ントミラーと、 前記カレントミラーを構成するトランジスタ間のドレイ
   ン電圧の差分を検出する電圧検出手段と、 前記カレントミラーで生成された駆動電流を半導体レー
   ザに印加するスイッチング素子と、 前記電圧検出手段で検出された差分電圧に基づいて、前
   記スイッチング素子のオン状態を制御する制御手段とを
   備えることを特徴とする半導体レーザの駆動回路。
4. 【請求項４】 電流設定データに対応した設定電流を出
   力するＤＡコンバータと、 前記設定電流に対応した駆動電流を生成するカレントミ
   ラーと、 前記カレントミラーを構成するトランジスタ間のドレイ
   ン電圧の差分を検出する演算増幅器と、 前記カレントミラーで生成された駆動電流を半導体レー
   ザに印加するために相補的にオンオフする１対のスイッ
   チングトランジスタと、 送信データの論理値に基づいて、前記演算増幅器で検出
   された差分電圧を、前記スイッチングトランジスタのゲ
   ートに入力するバッファ回路とを備えることを特徴とす
   る半導体レーザの駆動回路。
5. 【請求項５】 前記バッファ回路は、 前記送信データがゲート入力され、ソースが電源に接続
   された第１のＰチャネルＭＯＳトランジスタと、 ゲートが前記第１のＰチャネルＭＯＳトランジスタのゲ
   ートに接続され、ドレインが前記第１のＰチャネルＭＯ
   Ｓトランジスタのドレインに接続されるとともに、ソー
   スが接地された第１のＮチャネルＭＯＳトランジスタ
   と、 ゲートが前記第１のＰチャネルＭＯＳトランジスタのド
   レインに接続され、ソースが前記演算増幅器の出力に接
   続されるとともに、ドレインが前記スイッチングトラン
   ジスタのゲートの接続された第２のＰチャネルＭＯＳト
   ランジスタと、 ゲートが前記第２のＰチャネルＭＯＳトランジスタのゲ
   ートに接続され、ドレインが前記第２のＰチャネルＭＯ
   Ｓトランジスタのドレインに接続されるとともに、ソー
   スが接地された第２のＮチャネルＭＯＳトランジスタと
   を備えることを特徴とする請求項４記載の半導体レーザ
   の駆動回路。
6. 【請求項６】 前記カレントミラーは、ゲートが共通接
   続された第１および第２のトランジスタを備え、 前記スイッチングトランジスタは、ソースが共通接続さ
   れた第３および第４のトランジスタを備え、 前記バッファ回路は、前記第３のトランジスタに対応し
   て設けられ、送信データが入力される第１のバッファ回
   路と、前記第４のトランジスタに対応して設けられ、送
   信データの反転信号が入力される第２のバッファ回路と
   を備え、 前記第１のトランジスタのドレインには、前記ＤＡコン
   バータから出力された設定電流が入力されるとともに、
   前記第１のトランジスタのドレインは、前記演算増幅器
   の正転入力端子に接続され、 前記第２のトランジスタのドレインは、前記第３および
   第４のトランジスタのソースに接続されるとともに、前
   記演算増幅器の反転入力端子に接続され、 前記第３のトランジスタのドレインは、半導体レーザの
   カソードに接続されるとともに、前記第３のトランジス
   タのゲートは、前記第１のバッファ回路の出力に接続さ
   れ、 前記第４のトランジスタのドレインは、電源に接続され
   るとともに、前記第４のトランジスタのゲートは、前記
   第２のバッファ回路の出力に接続されていることを特徴
   とする請求項５記載の半導体レーザの駆動回路。
7. 【請求項７】 ソースが前記第１のトランジスタのドレ
   インに接続され、ドレインが前記ＤＡコンバータの出力
   に接続されるとともに、前記第１のトランジスタのゲー
   トに接続された第５のトランジスタと、 ゲートおよびドレインが前記第５のトランジスタのゲー
   トに接続された第６のトランジスタとをさらに備えるこ
   とを特徴とする請求項６記載の半導体レーザの駆動回
   路。
8. 【請求項８】 前記バッファ回路に入力される送信デー
   タのハイレベルをオーバラップさせるオーバラップ信号
   発生器をさらに備えることを特徴とする請求項４〜７の
   いずれか１項記載の半導体レーザの駆動回路。
9. 【請求項９】 前記オーバラップ信号発生器は、 送信データを第１入力端子に入力する第１ＮＡＮＤ回路
   と、 前記送信データの反転信号を第１入力端子に入力する第
   ２ＮＡＮＤ回路と、 前記第１ＮＡＮＤ回路からの出力を遅延させて、前記第
   １ＮＡＮＤ回路の第２入力端子に出力する第１遅延素子
   と、 前記第２ＮＡＮＤ回路からの出力を遅延させて、前記第
   １ＮＡＮＤ回路の第２入力端子に出力する第２遅延素子
   とを備えることを特徴とする請求項８記載の半導体レー
   ザの駆動回路。