JP2003249715A - 半導体レーザの駆動回路 - Google Patents
半導体レーザの駆動回路Info
- Publication number
- JP2003249715A JP2003249715A JP2002048079A JP2002048079A JP2003249715A JP 2003249715 A JP2003249715 A JP 2003249715A JP 2002048079 A JP2002048079 A JP 2002048079A JP 2002048079 A JP2002048079 A JP 2002048079A JP 2003249715 A JP2003249715 A JP 2003249715A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel mos
- current
- drain
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体レーザの駆動回路の低電圧動作と正確
な駆動電流を両立させ、なおかつオーバーシュートをも
低減する。 【解決手段】 NチャネルMOSトランジスタTr1、
Tr2間のドレイン電圧の差分を演算増幅器OPで検出
し、バッファ回路BF1、BF2により、この差分電圧
をNチャネルMOSトランジスタTr3、Tr4の制御
電圧として、NチャネルMOSトランジスタTr3、T
r4のゲートに入力するとともに、オーバラップ信号発
生器3を設け、バッファ回路BF1、BF2を駆動する
相補形信号のハイレベル期間をオーバーラップさせる。
な駆動電流を両立させ、なおかつオーバーシュートをも
低減する。 【解決手段】 NチャネルMOSトランジスタTr1、
Tr2間のドレイン電圧の差分を演算増幅器OPで検出
し、バッファ回路BF1、BF2により、この差分電圧
をNチャネルMOSトランジスタTr3、Tr4の制御
電圧として、NチャネルMOSトランジスタTr3、T
r4のゲートに入力するとともに、オーバラップ信号発
生器3を設け、バッファ回路BF1、BF2を駆動する
相補形信号のハイレベル期間をオーバーラップさせる。
Description
【0001】
【発明の属する技術分野】本発明は半導体レーザの駆動
回路に関し、特に、フィードフォワード方式のAPC
(Auto Power Control)を有する駆動
回路に適用して好適なものである。
回路に関し、特に、フィードフォワード方式のAPC
(Auto Power Control)を有する駆動
回路に適用して好適なものである。
【0002】
【従来の技術】光伝送においては、光源として半導体レ
ーザが主に使用される。伝送品質を一定に保つために
は、半導体レーザの光出力の安定性が必要であるが、半
導体レーザの光出力は、半導体レーザの個体間ばらつき
が大きいばかりでなく、環境温度によっても大きく変化
する。このため、半導体レーザの駆動回路では、APC
と呼ばれる光出力を一定に保つための制御機能が用いら
れている。
ーザが主に使用される。伝送品質を一定に保つために
は、半導体レーザの光出力の安定性が必要であるが、半
導体レーザの光出力は、半導体レーザの個体間ばらつき
が大きいばかりでなく、環境温度によっても大きく変化
する。このため、半導体レーザの駆動回路では、APC
と呼ばれる光出力を一定に保つための制御機能が用いら
れている。
【0003】APCには、大きく分けて、(1)モニタ
した光出力がある基準レベルに一致するように制御をか
けるフィードバック方式と、(2)温度に応じて半導体
レーザを駆動するための電流値を決めるフィードフォワ
ード方式の2種類がある。また、フィードフォワード方
式の一つに、あらかじめ温度ごとの電流量をデジタルデ
ータとしてメモリに書き込んでおき、実際の使用時に
は、温度検出器により検出された温度に対応したデータ
をメモリから読み出してDA変換することで、半導体レ
ーザの駆動電流を生成する方式がある。
した光出力がある基準レベルに一致するように制御をか
けるフィードバック方式と、(2)温度に応じて半導体
レーザを駆動するための電流値を決めるフィードフォワ
ード方式の2種類がある。また、フィードフォワード方
式の一つに、あらかじめ温度ごとの電流量をデジタルデ
ータとしてメモリに書き込んでおき、実際の使用時に
は、温度検出器により検出された温度に対応したデータ
をメモリから読み出してDA変換することで、半導体レ
ーザの駆動電流を生成する方式がある。
【0004】この方式では、設定値であるデジタルデー
タに対して実際の駆動電流がばらついたり、変動した場
合、それを補正する手段がない。従って、この方式にお
ける半導体レーザの駆動回路には、入力である設定値に
対し、出力である駆動電流値が正確に一致することが要
求される。また、伝送品質の観点からは、半導体レーザ
から出力される光波形として、オーバーシュートの少な
い矩形波が理想である。従って、半導体レーザの駆動電
流波形にも、オーバーシュートの少ない波形が要求され
る。
タに対して実際の駆動電流がばらついたり、変動した場
合、それを補正する手段がない。従って、この方式にお
ける半導体レーザの駆動回路には、入力である設定値に
対し、出力である駆動電流値が正確に一致することが要
求される。また、伝送品質の観点からは、半導体レーザ
から出力される光波形として、オーバーシュートの少な
い矩形波が理想である。従って、半導体レーザの駆動電
流波形にも、オーバーシュートの少ない波形が要求され
る。
【0005】図5は、従来の半導体レーザの駆動回路の
構成を示すブロック図である。図5において、従来の半
導体レーザLDの駆動回路11には、NチャネルMOS
トランジスタTr11〜Tr14、DAコンバータ1
2、正転バッファG1および反転バッファG2が設けら
れている。そして、NチャネルMOSトランジスタTr
11のゲートは、NチャネルMOSトランジスタTr1
2のゲートに接続され、NチャネルMOSトランジスタ
Tr11のドレインは、NチャネルMOSトランジスタ
Tr11のゲートに接続されるとともに、DAコンバー
タ12の出力に接続され、NチャネルMOSトランジス
タTr12のドレインは、NチャネルMOSトランジス
タTr13、Tr14のソースに接続され、Nチャネル
MOSトランジスタTr11、Tr12のソースは接地
されている。
構成を示すブロック図である。図5において、従来の半
導体レーザLDの駆動回路11には、NチャネルMOS
トランジスタTr11〜Tr14、DAコンバータ1
2、正転バッファG1および反転バッファG2が設けら
れている。そして、NチャネルMOSトランジスタTr
11のゲートは、NチャネルMOSトランジスタTr1
2のゲートに接続され、NチャネルMOSトランジスタ
Tr11のドレインは、NチャネルMOSトランジスタ
Tr11のゲートに接続されるとともに、DAコンバー
タ12の出力に接続され、NチャネルMOSトランジス
タTr12のドレインは、NチャネルMOSトランジス
タTr13、Tr14のソースに接続され、Nチャネル
MOSトランジスタTr11、Tr12のソースは接地
されている。
【0006】また、NチャネルMOSトランジスタTr
13のゲートは、正転バッファG1の出力に接続され、
NチャネルMOSトランジスタTr13のドレインは、
半導体レーザLDのカソードに接続されている。また、
NチャネルMOSトランジスタTr14のゲートは、反
転バッファG2の出力に接続され、NチャネルMOSト
ランジスタTr14のドレインは、電源に接続されてい
る。
13のゲートは、正転バッファG1の出力に接続され、
NチャネルMOSトランジスタTr13のドレインは、
半導体レーザLDのカソードに接続されている。また、
NチャネルMOSトランジスタTr14のゲートは、反
転バッファG2の出力に接続され、NチャネルMOSト
ランジスタTr14のドレインは、電源に接続されてい
る。
【0007】ここで、NチャネルMOSトランジスタT
r11、Tr12は、DAコンバータ12の出力電流を
半導体レーザLDの駆動に必要な電流に増幅するための
カレントミラーを構成している。そして、電流設定デー
タEDに対応した設定電流IがDAコンバータ12から
出力されると、その設定電流IがNチャネルMOSトラ
ンジスタTr11のドレインを流れ、その設定電流Iに
対応したミラー電流がNチャネルMOSトランジスタT
r12のドレインを流れる。
r11、Tr12は、DAコンバータ12の出力電流を
半導体レーザLDの駆動に必要な電流に増幅するための
カレントミラーを構成している。そして、電流設定デー
タEDに対応した設定電流IがDAコンバータ12から
出力されると、その設定電流IがNチャネルMOSトラ
ンジスタTr11のドレインを流れ、その設定電流Iに
対応したミラー電流がNチャネルMOSトランジスタT
r12のドレインを流れる。
【0008】ここで、NチャネルMOSトランジスタT
r12のドレインは、NチャネルMOSトランジスタT
r13、Tr14のソースに接続され、これらのNチャ
ネルMOSトランジスタTr13、Tr14は、送信デ
ータSDに応じて駆動電流のパスを切り替えるためのス
イッチを構成し、線形領域で動作する。そして、送信デ
ータが増幅器G1および反転増幅器G2に入力される
と、送信データの論理値に応じて、NチャネルMOSト
ランジスタTr13またはNチャネルMOSトランジス
タTr14のいずれか一方が常にオンする。
r12のドレインは、NチャネルMOSトランジスタT
r13、Tr14のソースに接続され、これらのNチャ
ネルMOSトランジスタTr13、Tr14は、送信デ
ータSDに応じて駆動電流のパスを切り替えるためのス
イッチを構成し、線形領域で動作する。そして、送信デ
ータが増幅器G1および反転増幅器G2に入力される
と、送信データの論理値に応じて、NチャネルMOSト
ランジスタTr13またはNチャネルMOSトランジス
タTr14のいずれか一方が常にオンする。
【0009】このため、NチャネルMOSトランジスタ
Tr13、Tr14を相補的にスイッチングさせること
により、ミラー電流をNチャネルMOSトランジスタT
r12のドレインに定常的に流すことができ、電流源の
安定化を図って、光波形の立上がりの急峻さを実現する
ことができる。ここで、半導体レーザLDを発光させる
には、ある程度の順方向電圧が必要である。
Tr13、Tr14を相補的にスイッチングさせること
により、ミラー電流をNチャネルMOSトランジスタT
r12のドレインに定常的に流すことができ、電流源の
安定化を図って、光波形の立上がりの急峻さを実現する
ことができる。ここで、半導体レーザLDを発光させる
には、ある程度の順方向電圧が必要である。
【0010】一方、駆動装置11の低消費電力化のため
には、駆動装置11の電源電圧を下げたいという要求が
ある。このため、図5の駆動回路11では、カレントミ
ラーをNチャネルMOSトランジスタ1段で構成するこ
とより、図5のA点の動作時電圧も下げるようにして、
これら両方の要求を満たすようにしていた。図6は、図
5の半導体レーザの駆動回路の各部の波形を示す図であ
る。
には、駆動装置11の電源電圧を下げたいという要求が
ある。このため、図5の駆動回路11では、カレントミ
ラーをNチャネルMOSトランジスタ1段で構成するこ
とより、図5のA点の動作時電圧も下げるようにして、
これら両方の要求を満たすようにしていた。図6は、図
5の半導体レーザの駆動回路の各部の波形を示す図であ
る。
【0011】図6において、送信データSDがハイレベ
ルになると、NチャネルMOSトランジスタTr13の
ゲートがハイレベル、NチャネルMOSトランジスタT
r14のゲートがロウレベルになるため、NチャネルM
OSトランジスタTr13がオンするとともに、MOS
トランジスタTr14がオフする。このため、Nチャネ
ルMOSトランジスタTr12のドレインを流れる駆動
電流は、NチャネルMOSトランジスタTr13側に流
れ、半導体レーザLDが駆動される。
ルになると、NチャネルMOSトランジスタTr13の
ゲートがハイレベル、NチャネルMOSトランジスタT
r14のゲートがロウレベルになるため、NチャネルM
OSトランジスタTr13がオンするとともに、MOS
トランジスタTr14がオフする。このため、Nチャネ
ルMOSトランジスタTr12のドレインを流れる駆動
電流は、NチャネルMOSトランジスタTr13側に流
れ、半導体レーザLDが駆動される。
【0012】一方、送信データSDがロウレベルになる
と、NチャネルMOSトランジスタTr13のゲートが
ロウレベル、NチャネルMOSトランジスタTr14の
ゲートがハイレベルになるため、NチャネルMOSトラ
ンジスタTr13がオフするとともに、NチャネルMO
SトランジスタTr14がオンする。このため、Nチャ
ネルMOSトランジスタTr13側に流れていた駆動電
流は遮断され、この駆動電流はNチャネルMOSトラン
ジスタTr14側に流れるため、半導体レーザLDの駆
動が停止されるとともに、ミラーNチャネルMOSトラ
ンジスタTr12のドレインを流れるミラー電流は途切
れない。
と、NチャネルMOSトランジスタTr13のゲートが
ロウレベル、NチャネルMOSトランジスタTr14の
ゲートがハイレベルになるため、NチャネルMOSトラ
ンジスタTr13がオフするとともに、NチャネルMO
SトランジスタTr14がオンする。このため、Nチャ
ネルMOSトランジスタTr13側に流れていた駆動電
流は遮断され、この駆動電流はNチャネルMOSトラン
ジスタTr14側に流れるため、半導体レーザLDの駆
動が停止されるとともに、ミラーNチャネルMOSトラ
ンジスタTr12のドレインを流れるミラー電流は途切
れない。
【0013】この結果、半導体レーザLDを駆動状態に
かかわりなく、ミラー電流をトランジスタTr12に流
し続けることで、電流源の安定化を図って、光波形の立
上がりの急峻さを実現することができる。ここで、Nチ
ャネルMOSトランジスタTr13、Tr14間でオン
・オフが切り替わる際に、両方のNチャネルMOSトラ
ンジスタTr13、Tr14が高抵抗となる期間があ
る。
かかわりなく、ミラー電流をトランジスタTr12に流
し続けることで、電流源の安定化を図って、光波形の立
上がりの急峻さを実現することができる。ここで、Nチ
ャネルMOSトランジスタTr13、Tr14間でオン
・オフが切り替わる際に、両方のNチャネルMOSトラ
ンジスタTr13、Tr14が高抵抗となる期間があ
る。
【0014】このため、NチャネルMOSトランジスタ
Tr13、Tr14を相補的にスイッチングさせた場合
においても、この期間では、NチャネルMOSトランジ
スタTr12が定電流を維持できなくなり、図5のB点
の電位が一時的に下がる。その後、NチャネルMOSト
ランジスタTr13がオフから完全なオン状態に近づく
につれて、B点の電圧がもとの電圧になるまでの間、ダ
イオードとして作用する半導体レーザLDと、抵抗とし
て作用するNチャネルMOSトランジスタTr13とを
介して、B点の寄生容量をチャージアップする電流が過
渡的に流れる。
Tr13、Tr14を相補的にスイッチングさせた場合
においても、この期間では、NチャネルMOSトランジ
スタTr12が定電流を維持できなくなり、図5のB点
の電位が一時的に下がる。その後、NチャネルMOSト
ランジスタTr13がオフから完全なオン状態に近づく
につれて、B点の電圧がもとの電圧になるまでの間、ダ
イオードとして作用する半導体レーザLDと、抵抗とし
て作用するNチャネルMOSトランジスタTr13とを
介して、B点の寄生容量をチャージアップする電流が過
渡的に流れる。
【0015】
【発明が解決しようとする課題】しかしながら、従来の
駆動回路11において、カレントミラーをNチャネルM
OSトランジスタ1段で構成すると、NチャネルMOS
トランジスタTr11、Tr12のドレイン電圧が一致
しないために、正確なカレントミラー動作ができなくな
る。さらに加えて、NチャネルMOSトランジスタTr
13はオン時には抵抗として見えるため、半導体レーザ
LDの順方向電圧の個体間ばらつきや温度変動によって
も、図5のB点の電圧が変わり、これも電流値エラーに
つながる。
駆動回路11において、カレントミラーをNチャネルM
OSトランジスタ1段で構成すると、NチャネルMOS
トランジスタTr11、Tr12のドレイン電圧が一致
しないために、正確なカレントミラー動作ができなくな
る。さらに加えて、NチャネルMOSトランジスタTr
13はオン時には抵抗として見えるため、半導体レーザ
LDの順方向電圧の個体間ばらつきや温度変動によって
も、図5のB点の電圧が変わり、これも電流値エラーに
つながる。
【0016】一方、正確な電流値を実現するには、カレ
ントミラーをカスコード化すれば良いが、そうすると、
カレントミラーとスイッチでトランジスタ3段積みの構
成となる。このため、図5のA点の低電圧動作を実現す
るには、NチャネルMOSトランジスタTr13のオン
抵抗を低減させる必要があり、非常に大きなトランジス
タサイズが必要となることから、低電圧動作と正確な駆
動電流の両方を実現することは困難だった。
ントミラーをカスコード化すれば良いが、そうすると、
カレントミラーとスイッチでトランジスタ3段積みの構
成となる。このため、図5のA点の低電圧動作を実現す
るには、NチャネルMOSトランジスタTr13のオン
抵抗を低減させる必要があり、非常に大きなトランジス
タサイズが必要となることから、低電圧動作と正確な駆
動電流の両方を実現することは困難だった。
【0017】また、半導体レーザには、数10〜100
mA以上の電流を流す必要があるため、NチャネルMO
SトランジスタTr12、Tr13、Tr14は非常に
大きなトランジスタサイズとなり、B点の寄生容量も大
きくなる。このため、B点の寄生容量をチャージアップ
する電流が過渡的に流れる際に、この過渡電流が電流波
形にとって大きなオーバーシュートとなり、結果的に光
波形のオーバーシュートにつながるという問題があっ
た。
mA以上の電流を流す必要があるため、NチャネルMO
SトランジスタTr12、Tr13、Tr14は非常に
大きなトランジスタサイズとなり、B点の寄生容量も大
きくなる。このため、B点の寄生容量をチャージアップ
する電流が過渡的に流れる際に、この過渡電流が電流波
形にとって大きなオーバーシュートとなり、結果的に光
波形のオーバーシュートにつながるという問題があっ
た。
【0018】そこで、本発明の目的は、低電圧動作と正
確な駆動電流を両立させ、なおかつオーバーシュートを
も低減することが可能な半導体レーザの駆動回路を提供
することである。
確な駆動電流を両立させ、なおかつオーバーシュートを
も低減することが可能な半導体レーザの駆動回路を提供
することである。
【0019】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1記載の半導体レーザの駆動回路によれ
ば、外部からの入力電流をカレントミラーにより所望の
電流値に変換し、その出力電流を、データ信号に応じて
スイッチトランジスタにより半導体レーザに流すか流さ
ないかを切り替えることで、半導体レーザを駆動する電
流信号を生成する回路において、前記カレントミラーを
構成するトランジスタのドレイン電圧の差異を検出する
演算増幅器を備え、前記演算増幅器の出力を前記スイッ
チトランジスタのオン時のゲート電圧として印加するこ
とを特徴とする。
ために、請求項1記載の半導体レーザの駆動回路によれ
ば、外部からの入力電流をカレントミラーにより所望の
電流値に変換し、その出力電流を、データ信号に応じて
スイッチトランジスタにより半導体レーザに流すか流さ
ないかを切り替えることで、半導体レーザを駆動する電
流信号を生成する回路において、前記カレントミラーを
構成するトランジスタのドレイン電圧の差異を検出する
演算増幅器を備え、前記演算増幅器の出力を前記スイッ
チトランジスタのオン時のゲート電圧として印加するこ
とを特徴とする。
【0020】これにより、カレントミラーを構成するト
ランジスタ間のドレイン電圧が一致するように、スイッ
チトランジスタのオン抵抗を制御することができ、カレ
ントミラーをMOSトランジスタ1段で構成した場合に
おいても、MOSトランジスタのドレイン電圧を一致さ
せて、正確なカレントミラー動作を実現することが可能
となるとともに、半導体レーザの順方向電圧の個体間ば
らつきや温度変動によっても、スイッチトランジスタを
流れる電流値を一定に保つことが可能となり、低電圧動
作と正確な駆動電流を両立させることができる。
ランジスタ間のドレイン電圧が一致するように、スイッ
チトランジスタのオン抵抗を制御することができ、カレ
ントミラーをMOSトランジスタ1段で構成した場合に
おいても、MOSトランジスタのドレイン電圧を一致さ
せて、正確なカレントミラー動作を実現することが可能
となるとともに、半導体レーザの順方向電圧の個体間ば
らつきや温度変動によっても、スイッチトランジスタを
流れる電流値を一定に保つことが可能となり、低電圧動
作と正確な駆動電流を両立させることができる。
【0021】また、請求項2記載の半導体レーザの駆動
回路によれば、外部からの入力電流をカレントミラーに
より所望の電流値に変換し、その出力電流を、半導体レ
ーザに流すか他へ流すかを選択するための1組のスイッ
チトランジスタに入力し、前記1組のスイッチトランジ
スタをデータ信号に応じて相補的にオン・オフさせるこ
とで、半導体レーザを駆動する電流信号を生成する回路
において、前記1組のスイッチトランジスタのオン・オ
フの変化時にオン状態をオーバラップさせることを特徴
とする。
回路によれば、外部からの入力電流をカレントミラーに
より所望の電流値に変換し、その出力電流を、半導体レ
ーザに流すか他へ流すかを選択するための1組のスイッ
チトランジスタに入力し、前記1組のスイッチトランジ
スタをデータ信号に応じて相補的にオン・オフさせるこ
とで、半導体レーザを駆動する電流信号を生成する回路
において、前記1組のスイッチトランジスタのオン・オ
フの変化時にオン状態をオーバラップさせることを特徴
とする。
【0022】これにより、1組のスイッチトランジスタ
が両方とも高抵抗となる期間をなくして、カレントミラ
ーが定電流を常に維持することができ、カレントミラー
を構成するトランジスタのソースの電位を常に一定に保
つことができる。このため、半導体レーザの電流波形の
オーバーシュートを防止して、光波形のオーバーシュー
トを防止することができる。また、請求項3記載の半導
体レーザの駆動回路によれば、設定値に応じた駆動電流
を生成するカレントミラーと、前記カレントミラを構成
するートランジスタ間のドレイン電圧の差分を検出する
電圧検出手段と、前記カレントミラーで生成された駆動
電流を半導体レーザに印加するスイッチング素子と、前
記電圧検出手段で検出された差分電圧に基づいて、前記
スイッチング素子のオン状態を制御する制御手段とを備
えることを特徴とする。
が両方とも高抵抗となる期間をなくして、カレントミラ
ーが定電流を常に維持することができ、カレントミラー
を構成するトランジスタのソースの電位を常に一定に保
つことができる。このため、半導体レーザの電流波形の
オーバーシュートを防止して、光波形のオーバーシュー
トを防止することができる。また、請求項3記載の半導
体レーザの駆動回路によれば、設定値に応じた駆動電流
を生成するカレントミラーと、前記カレントミラを構成
するートランジスタ間のドレイン電圧の差分を検出する
電圧検出手段と、前記カレントミラーで生成された駆動
電流を半導体レーザに印加するスイッチング素子と、前
記電圧検出手段で検出された差分電圧に基づいて、前記
スイッチング素子のオン状態を制御する制御手段とを備
えることを特徴とする。
【0023】これにより、カレントミラーを構成するト
ランジスタ間のドレイン電圧が一致するように、スイッ
チング素子のオン抵抗を制御することができ、カレント
ミラーをトランジスタ1段構成とした場合においても、
カレントミラーを構成するトランジスタ間のドレイン電
圧を一致させて、正確なカレントミラー動作を実現する
ことが可能となるとともに、半導体レーザの順方向電圧
の個体間ばらつきや温度変動によっても、スイッチング
素子を流れる電流値を一定に保つことが可能となり、低
電圧動作と正確な駆動電流を両立させることができる。
ランジスタ間のドレイン電圧が一致するように、スイッ
チング素子のオン抵抗を制御することができ、カレント
ミラーをトランジスタ1段構成とした場合においても、
カレントミラーを構成するトランジスタ間のドレイン電
圧を一致させて、正確なカレントミラー動作を実現する
ことが可能となるとともに、半導体レーザの順方向電圧
の個体間ばらつきや温度変動によっても、スイッチング
素子を流れる電流値を一定に保つことが可能となり、低
電圧動作と正確な駆動電流を両立させることができる。
【0024】また、請求項4記載の半導体レーザの駆動
回路によれば、電流設定データに対応した設定電流を出
力するDAコンバータと、前記設定電流に対応した駆動
電流を生成するカレントミラーと、前記カレントミラー
を構成するトランジスタ間のドレイン電圧の差分を検出
する演算増幅器と、前記カレントミラーで生成された駆
動電流を半導体レーザに印加するために相補的にオンオ
フする1対のスイッチングトランジスタと、送信データ
の論理値に基づいて、前記演算増幅器で検出された差分
電圧を、前記スイッチングトランジスタのゲートに入力
するバッファ回路とを備えることを特徴とする。
回路によれば、電流設定データに対応した設定電流を出
力するDAコンバータと、前記設定電流に対応した駆動
電流を生成するカレントミラーと、前記カレントミラー
を構成するトランジスタ間のドレイン電圧の差分を検出
する演算増幅器と、前記カレントミラーで生成された駆
動電流を半導体レーザに印加するために相補的にオンオ
フする1対のスイッチングトランジスタと、送信データ
の論理値に基づいて、前記演算増幅器で検出された差分
電圧を、前記スイッチングトランジスタのゲートに入力
するバッファ回路とを備えることを特徴とする。
【0025】これにより、送信データの論理値に応じ
て、1対のスイッチングトランジスタを相補的にスイッ
チングさせて、カレントミラーにドレイン電流を定常的
に流しつつ、カレントミラーを構成するトランジスタ間
のドレイン電圧が一致するように、スイッチング素子の
オン抵抗を制御することが可能となる。このため、カレ
ントミラーをトランジスタ1段構成とした場合において
も、電流源の安定化を図りつつ、光波形の立上がりの急
峻さを実現し、カレントミラーを構成するトランジスタ
間のドレイン電圧を一致させて、正確なカレントミラー
動作を実現することが可能となるとともに、半導体レー
ザの順方向電圧の個体間ばらつきや温度変動によって
も、スイッチング素子を流れる電流値を一定に保つこと
が可能となり、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。
て、1対のスイッチングトランジスタを相補的にスイッ
チングさせて、カレントミラーにドレイン電流を定常的
に流しつつ、カレントミラーを構成するトランジスタ間
のドレイン電圧が一致するように、スイッチング素子の
オン抵抗を制御することが可能となる。このため、カレ
ントミラーをトランジスタ1段構成とした場合において
も、電流源の安定化を図りつつ、光波形の立上がりの急
峻さを実現し、カレントミラーを構成するトランジスタ
間のドレイン電圧を一致させて、正確なカレントミラー
動作を実現することが可能となるとともに、半導体レー
ザの順方向電圧の個体間ばらつきや温度変動によって
も、スイッチング素子を流れる電流値を一定に保つこと
が可能となり、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。
【0026】また、請求項5記載の半導体レーザの駆動
回路によれば、前記バッファ回路は、前記送信データが
ゲート入力され、ソースが電源に接続された第1のPチ
ャネルMOSトランジスタと、ゲートが前記第1のPチ
ャネルMOSトランジスタのゲートに接続され、ドレイ
ンが前記第1のPチャネルMOSトランジスタのドレイ
ンに接続されるとともに、ソースが接地された第1のN
チャネルMOSトランジスタと、ゲートが前記第1のP
チャネルMOSトランジスタのドレインに接続され、ソ
ースが前記演算増幅器の出力に接続されるとともに、ド
レインが前記スイッチングトランジスタのゲートの接続
された第2のPチャネルMOSトランジスタと、ゲート
が前記第2のPチャネルMOSトランジスタのゲートに
接続され、ドレインが前記第2のPチャネルMOSトラ
ンジスタのドレインに接続されるとともに、ソースが接
地された第2のNチャネルMOSトランジスタとを備え
ることを特徴とする。
回路によれば、前記バッファ回路は、前記送信データが
ゲート入力され、ソースが電源に接続された第1のPチ
ャネルMOSトランジスタと、ゲートが前記第1のPチ
ャネルMOSトランジスタのゲートに接続され、ドレイ
ンが前記第1のPチャネルMOSトランジスタのドレイ
ンに接続されるとともに、ソースが接地された第1のN
チャネルMOSトランジスタと、ゲートが前記第1のP
チャネルMOSトランジスタのドレインに接続され、ソ
ースが前記演算増幅器の出力に接続されるとともに、ド
レインが前記スイッチングトランジスタのゲートの接続
された第2のPチャネルMOSトランジスタと、ゲート
が前記第2のPチャネルMOSトランジスタのゲートに
接続され、ドレインが前記第2のPチャネルMOSトラ
ンジスタのドレインに接続されるとともに、ソースが接
地された第2のNチャネルMOSトランジスタとを備え
ることを特徴とする。
【0027】これにより、簡単な回路構成を用いるだけ
で、演算増幅器で検出された差異電圧を、スイッチング
トランジスタのゲートにフィードバックさせることが可
能となり、低電圧動作と正確な駆動電流の両立を容易に
実現することが可能となる。また、請求項6記載の半導
体レーザの駆動回路によれば、前記カレントミラーは、
ゲートが共通接続された第1および第2のトランジスタ
を備え、前記スイッチングトランジスタは、ソースが共
通接続された第3および第4のトランジスタを備え、前
記バッファ回路は、前記第3のトランジスタに対応して
設けられ、送信データが入力される第1のバッファ回路
と、前記第4のトランジスタに対応して設けられ、送信
データの反転信号が入力される第2のバッファ回路とを
備え、前記第1のトランジスタのドレインには、前記D
Aコンバータから出力された設定電流が入力されるとと
もに、前記第1のトランジスタのドレインは、前記演算
増幅器の正転入力端子に接続され、前記第2のトランジ
スタのドレインは、前記第3および第4のトランジスタ
のソースに接続されるとともに、前記演算増幅器の反転
入力端子に接続され、前記第3のトランジスタのドレイ
ンは、半導体レーザのカソードに接続されるとともに、
前記第3のトランジスタのゲートは、前記第1のバッフ
ァ回路の出力に接続され、前記第4のトランジスタのド
レインは、電源に接続されるとともに、前記第4のトラ
ンジスタのゲートは、前記第2のバッファ回路の出力に
接続されていることを特徴とする。
で、演算増幅器で検出された差異電圧を、スイッチング
トランジスタのゲートにフィードバックさせることが可
能となり、低電圧動作と正確な駆動電流の両立を容易に
実現することが可能となる。また、請求項6記載の半導
体レーザの駆動回路によれば、前記カレントミラーは、
ゲートが共通接続された第1および第2のトランジスタ
を備え、前記スイッチングトランジスタは、ソースが共
通接続された第3および第4のトランジスタを備え、前
記バッファ回路は、前記第3のトランジスタに対応して
設けられ、送信データが入力される第1のバッファ回路
と、前記第4のトランジスタに対応して設けられ、送信
データの反転信号が入力される第2のバッファ回路とを
備え、前記第1のトランジスタのドレインには、前記D
Aコンバータから出力された設定電流が入力されるとと
もに、前記第1のトランジスタのドレインは、前記演算
増幅器の正転入力端子に接続され、前記第2のトランジ
スタのドレインは、前記第3および第4のトランジスタ
のソースに接続されるとともに、前記演算増幅器の反転
入力端子に接続され、前記第3のトランジスタのドレイ
ンは、半導体レーザのカソードに接続されるとともに、
前記第3のトランジスタのゲートは、前記第1のバッフ
ァ回路の出力に接続され、前記第4のトランジスタのド
レインは、電源に接続されるとともに、前記第4のトラ
ンジスタのゲートは、前記第2のバッファ回路の出力に
接続されていることを特徴とする。
【0028】これにより、カレントミラーを第1および
第2のトランジスタからなる1段構成で実現することが
可能となるとともに、第3および第4のトランジスタを
相補的にスイッチングさせて、第2のトランジスタにド
レイン電流を定常的に流しつつ、第1および第2のトラ
ンジスタのドレイン電圧が一致するように、第3および
第4のトランジスタのオン抵抗を制御することが可能と
なることから、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。
第2のトランジスタからなる1段構成で実現することが
可能となるとともに、第3および第4のトランジスタを
相補的にスイッチングさせて、第2のトランジスタにド
レイン電流を定常的に流しつつ、第1および第2のトラ
ンジスタのドレイン電圧が一致するように、第3および
第4のトランジスタのオン抵抗を制御することが可能と
なることから、光伝送の高速化を図りつつ、低電圧動作
と正確な駆動電流を両立させることができる。
【0029】また、請求項7記載の半導体レーザの駆動
回路によれば、ソースが前記第1のトランジスタのドレ
インに接続され、ドレインが前記DAコンバータの出力
に接続されるとともに、前記第1のトランジスタのゲー
トに接続された第5のトランジスタと、ゲートおよびド
レインが前記第5のトランジスタのゲートに接続された
第6のトランジスタとをさらに備えることを特徴とす
る。これにより、DAコンバータに入力される電流設定
データが変更された場合においても、第5のトランジス
タに適切なバイアスをかけて、第1のトランジスタのド
レイン電圧を適切な値に設定することができ、演算増幅
器による負帰還動作を安定して行なわせることが可能と
なる。
回路によれば、ソースが前記第1のトランジスタのドレ
インに接続され、ドレインが前記DAコンバータの出力
に接続されるとともに、前記第1のトランジスタのゲー
トに接続された第5のトランジスタと、ゲートおよびド
レインが前記第5のトランジスタのゲートに接続された
第6のトランジスタとをさらに備えることを特徴とす
る。これにより、DAコンバータに入力される電流設定
データが変更された場合においても、第5のトランジス
タに適切なバイアスをかけて、第1のトランジスタのド
レイン電圧を適切な値に設定することができ、演算増幅
器による負帰還動作を安定して行なわせることが可能と
なる。
【0030】また、請求項8記載の半導体レーザの駆動
回路によれば、前記バッファ回路に入力される送信デー
タのハイレベルをオーバラップさせるオーバラップ信号
発生器をさらに備えることを特徴とする。これにより、
スイッチングトランジスタを切り替えた場合において
も、スイッチングトランジスタが両方とも高抵抗となる
期間をなくして、電流波形のオーバーシュートを防止す
ることができ、光波形のオーバーシュートを防止するこ
とができる。
回路によれば、前記バッファ回路に入力される送信デー
タのハイレベルをオーバラップさせるオーバラップ信号
発生器をさらに備えることを特徴とする。これにより、
スイッチングトランジスタを切り替えた場合において
も、スイッチングトランジスタが両方とも高抵抗となる
期間をなくして、電流波形のオーバーシュートを防止す
ることができ、光波形のオーバーシュートを防止するこ
とができる。
【0031】また、請求項9記載の半導体レーザの駆動
回路によれば、前記オーバラップ信号発生器は、送信デ
ータを第1入力端子に入力する第1NAND回路と、前
記送信データの反転信号を第1入力端子に入力する第2
NAND回路と、前記第1NAND回路からの出力を遅
延させて、前記第1NAND回路の第2入力端子に出力
する第1遅延素子と、前記第2NAND回路からの出力
を遅延させて、前記第1NAND回路の第2入力端子に
出力する第2遅延素子とを備えることを特徴とする。
回路によれば、前記オーバラップ信号発生器は、送信デ
ータを第1入力端子に入力する第1NAND回路と、前
記送信データの反転信号を第1入力端子に入力する第2
NAND回路と、前記第1NAND回路からの出力を遅
延させて、前記第1NAND回路の第2入力端子に出力
する第1遅延素子と、前記第2NAND回路からの出力
を遅延させて、前記第1NAND回路の第2入力端子に
出力する第2遅延素子とを備えることを特徴とする。
【0032】これにより、簡単な回路構成を用いるだけ
で、送信データのハイレベルをオーバラップさせること
ができ、光波形のオーバーシュートを容易に防止するこ
とができる。
で、送信データのハイレベルをオーバラップさせること
ができ、光波形のオーバーシュートを容易に防止するこ
とができる。
【0033】
【発明の実施の形態】以下、本発明の実施形態に係る半
導体レーザの駆動回路について、図面を参照しながら説
明する。図1は、本発明の一実施形態に係る半導体レー
ザの駆動回路の構成を示すブロック図である。図1にお
いて、半導体レーザLDの駆動回路1には、Nチャネル
MOSトランジスタTr1〜Tr6、DAコンバータ
2、演算増幅器OP、バッファ回路BF1、BF2およ
びオーバラップ信号発生器3が設けられている。
導体レーザの駆動回路について、図面を参照しながら説
明する。図1は、本発明の一実施形態に係る半導体レー
ザの駆動回路の構成を示すブロック図である。図1にお
いて、半導体レーザLDの駆動回路1には、Nチャネル
MOSトランジスタTr1〜Tr6、DAコンバータ
2、演算増幅器OP、バッファ回路BF1、BF2およ
びオーバラップ信号発生器3が設けられている。
【0034】ここで、NチャネルMOSトランジスタT
r1、Tr2は、半導体レーザLDの駆動電流を生成す
るトランジスタ1段構成のカレントミラー回路を構成
し、NチャネルMOSトランジスタTr1では、カレン
トミラーの元になる電流Iが流れ、NチャネルMOSト
ランジスタTr2では、カレントミラー動作により駆動
電流が生成される。また、NチャネルMOSトランジス
タTr3、Tr4は、電流源Tr2の電流パスを切り替
える1組のスイッチングトランジスタを構成し、Nチャ
ネルMOSトランジスタTr3は、半導体レーザLDを
オンさせる時に、NチャネルMOSトランジスタTr2
に流れる駆動電流を半導体レーザLDに流す電流パスを
生成し、NチャネルMOSトランジスタTr4は、半導
体レーザLDをオフさせる時に、NチャネルMOSトラ
ンジスタTr2に流れる駆動電流を電源に流す電流パス
を生成する。
r1、Tr2は、半導体レーザLDの駆動電流を生成す
るトランジスタ1段構成のカレントミラー回路を構成
し、NチャネルMOSトランジスタTr1では、カレン
トミラーの元になる電流Iが流れ、NチャネルMOSト
ランジスタTr2では、カレントミラー動作により駆動
電流が生成される。また、NチャネルMOSトランジス
タTr3、Tr4は、電流源Tr2の電流パスを切り替
える1組のスイッチングトランジスタを構成し、Nチャ
ネルMOSトランジスタTr3は、半導体レーザLDを
オンさせる時に、NチャネルMOSトランジスタTr2
に流れる駆動電流を半導体レーザLDに流す電流パスを
生成し、NチャネルMOSトランジスタTr4は、半導
体レーザLDをオフさせる時に、NチャネルMOSトラ
ンジスタTr2に流れる駆動電流を電源に流す電流パス
を生成する。
【0035】また、NチャネルMOSトランジスタTr
5、Tr6は、C点のバイアスを適正値に保つためのカ
レントミラー回路を構成し、NチャネルMOSトランジ
スタTr5はNチャネルMOSトランジスタTr1のカ
スコードトランジスタを構成する。また、DAコンバー
タ2は、デジタル入力された電流設定データEDに対応
した設定電流Iを生成し、NチャネルMOSトランジス
タTr5のドレインに出力する。
5、Tr6は、C点のバイアスを適正値に保つためのカ
レントミラー回路を構成し、NチャネルMOSトランジ
スタTr5はNチャネルMOSトランジスタTr1のカ
スコードトランジスタを構成する。また、DAコンバー
タ2は、デジタル入力された電流設定データEDに対応
した設定電流Iを生成し、NチャネルMOSトランジス
タTr5のドレインに出力する。
【0036】演算増幅器OPは、NチャネルMOSトラ
ンジスタTr1、Tr2間のドレイン電圧の差分(すな
わち、B点とC点との電位差)を検出し、バッファ回路
BF1、BF2に出力する。バッファ回路BF1は、オ
ーバラップ信号発生器3から出力されるDATA信号D
1がハイレベルの場合、演算増幅器OPからの出力をN
チャネルMOSトランジスタTr3のゲートに供給し、
オーバラップ信号発生器3から出力されるDATA信号
D1がロウレベルの場合、接地電位をNチャネルMOS
トランジスタTr3のゲートに供給する。
ンジスタTr1、Tr2間のドレイン電圧の差分(すな
わち、B点とC点との電位差)を検出し、バッファ回路
BF1、BF2に出力する。バッファ回路BF1は、オ
ーバラップ信号発生器3から出力されるDATA信号D
1がハイレベルの場合、演算増幅器OPからの出力をN
チャネルMOSトランジスタTr3のゲートに供給し、
オーバラップ信号発生器3から出力されるDATA信号
D1がロウレベルの場合、接地電位をNチャネルMOS
トランジスタTr3のゲートに供給する。
【0037】バッファ回路BF2は、オーバラップ信号
発生器3から出力されるDATA信号D2がハイレベル
の場合、演算増幅器OPからの出力をNチャネルMOS
トランジスタTr4のゲートに供給し、オーバラップ信
号発生器3から出力されるDATA信号D2がロウレベ
ルの場合、接地電位をNチャネルMOSトランジスタT
r4のゲートに供給する。オーバラップ信号発生器3
は、送信データSDに基づいて、半導体レーザLDをオ
ンさせるためのDATA信号D1を生成するとともに、
このDATA信号D1とハイレベルがオーバラップする
ように、半導体レーザLDを流れていた駆動電流をバイ
パスさせるためのDATA信号D2を生成する。
発生器3から出力されるDATA信号D2がハイレベル
の場合、演算増幅器OPからの出力をNチャネルMOS
トランジスタTr4のゲートに供給し、オーバラップ信
号発生器3から出力されるDATA信号D2がロウレベ
ルの場合、接地電位をNチャネルMOSトランジスタT
r4のゲートに供給する。オーバラップ信号発生器3
は、送信データSDに基づいて、半導体レーザLDをオ
ンさせるためのDATA信号D1を生成するとともに、
このDATA信号D1とハイレベルがオーバラップする
ように、半導体レーザLDを流れていた駆動電流をバイ
パスさせるためのDATA信号D2を生成する。
【0038】ここで、NチャネルMOSトランジスタT
r1のゲートは、NチャネルMOSトランジスタTr2
のゲートに接続され、NチャネルMOSトランジスタT
r1のドレインは、NチャネルMOSトランジスタTr
5ソースに接続されるとともに、演算増幅器OPの正転
入力端子に接続され、NチャネルMOSトランジスタT
r2のドレインは、NチャネルMOSトランジスタTr
3、Tr4のソースに接続されるとともに、演算増幅器
OPの反転入力端子に接続され、NチャネルMOSトラ
ンジスタTr1、Tr2のソースは接地されている。
r1のゲートは、NチャネルMOSトランジスタTr2
のゲートに接続され、NチャネルMOSトランジスタT
r1のドレインは、NチャネルMOSトランジスタTr
5ソースに接続されるとともに、演算増幅器OPの正転
入力端子に接続され、NチャネルMOSトランジスタT
r2のドレインは、NチャネルMOSトランジスタTr
3、Tr4のソースに接続されるとともに、演算増幅器
OPの反転入力端子に接続され、NチャネルMOSトラ
ンジスタTr1、Tr2のソースは接地されている。
【0039】また、NチャネルMOSトランジスタTr
3のゲートは、バッファ回路BF1の出力に接続され、
NチャネルMOSトランジスタTr3のドレインは、半
導体レーザLDのカソードに接続されている。また、N
チャネルMOSトランジスタTr4のゲートは、バッフ
ァ回路BF2の出力に接続され、NチャネルMOSトラ
ンジスタTr4のドレインは、電源に接続されている。
3のゲートは、バッファ回路BF1の出力に接続され、
NチャネルMOSトランジスタTr3のドレインは、半
導体レーザLDのカソードに接続されている。また、N
チャネルMOSトランジスタTr4のゲートは、バッフ
ァ回路BF2の出力に接続され、NチャネルMOSトラ
ンジスタTr4のドレインは、電源に接続されている。
【0040】また、NチャネルMOSトランジスタTr
5のゲートは、NチャネルMOSトランジスタTr6の
ゲートに接続され、NチャネルMOSトランジスタTr
5のソースは、NチャネルMOSトランジスタTr1の
ドレインに接続され、NチャネルMOSトランジスタT
r5のドレインは、NチャネルMOSトランジスタTr
1のゲートに接続されるとともに、DAコンバータ2の
出力に接続されている。
5のゲートは、NチャネルMOSトランジスタTr6の
ゲートに接続され、NチャネルMOSトランジスタTr
5のソースは、NチャネルMOSトランジスタTr1の
ドレインに接続され、NチャネルMOSトランジスタT
r5のドレインは、NチャネルMOSトランジスタTr
1のゲートに接続されるとともに、DAコンバータ2の
出力に接続されている。
【0041】また、NチャネルMOSトランジスタTr
6のドレインは、NチャネルMOSトランジスタTr6
のゲートに接続されるとともに、NチャネルMOSトラ
ンジスタTr6のソースは接地されている。そして、電
流設定データEDがDAコンバータ2に入力されると、
その電流設定データEDがDAコンバータ2によりDA
変換される。そして、その電流設定データEDに対応し
た設定電流IがNチャネルMOSトランジスタTr5の
ドレインを流れ、その設定電流Iのミラー電流I’がN
チャネルMOSトランジスタTr6のドレインを流れ
る。
6のドレインは、NチャネルMOSトランジスタTr6
のゲートに接続されるとともに、NチャネルMOSトラ
ンジスタTr6のソースは接地されている。そして、電
流設定データEDがDAコンバータ2に入力されると、
その電流設定データEDがDAコンバータ2によりDA
変換される。そして、その電流設定データEDに対応し
た設定電流IがNチャネルMOSトランジスタTr5の
ドレインを流れ、その設定電流Iのミラー電流I’がN
チャネルMOSトランジスタTr6のドレインを流れ
る。
【0042】これにより、NチャネルMOSトランジス
タTr6のダイオード接続により、NチャネルMOSト
ランジスタTr5のバイアス電圧を発生させることがで
き、電流設定データEDが変わっても、NチャネルMO
SトランジスタTr5のバイアス電圧を適切な値に保つ
ことが可能となることから、C点の電圧も適切なレベル
に設定することができる。なお、C点の電圧を適切な値
に設定するために、NチャネルMOSトランジスタTr
5をNチャネルMOSトランジスタTr1とカスコード
接続する代わりに、抵抗を挿入するようにしてもよい。
タTr6のダイオード接続により、NチャネルMOSト
ランジスタTr5のバイアス電圧を発生させることがで
き、電流設定データEDが変わっても、NチャネルMO
SトランジスタTr5のバイアス電圧を適切な値に保つ
ことが可能となることから、C点の電圧も適切なレベル
に設定することができる。なお、C点の電圧を適切な値
に設定するために、NチャネルMOSトランジスタTr
5をNチャネルMOSトランジスタTr1とカスコード
接続する代わりに、抵抗を挿入するようにしてもよい。
【0043】そして、NチャネルMOSトランジスタT
r5のドレインを流れる設定電流Iは、NチャネルMO
SトランジスタTr1のドレインを流れ、NチャネルM
OSトランジスタTr1、Tr2のカレントミラー動作
により、その設定電流Iに対応した駆動電流がNチャネ
ルMOSトランジスタTr2のドレインを流れる。そし
て、NチャネルMOSトランジスタTr2のドレインを
流れる駆動電流が、NチャネルMOSトランジスタTr
3またはNチャネルMOSトランジスタTr4に相補的
に流れ、半導体レーザLDに流れる電流のオン/オフを
可能としつつ、NチャネルMOSトランジスタTr2の
ドレインを流れる駆動電流を一定に保つことができ、光
波形の立上がりの急峻さを実現することができる。
r5のドレインを流れる設定電流Iは、NチャネルMO
SトランジスタTr1のドレインを流れ、NチャネルM
OSトランジスタTr1、Tr2のカレントミラー動作
により、その設定電流Iに対応した駆動電流がNチャネ
ルMOSトランジスタTr2のドレインを流れる。そし
て、NチャネルMOSトランジスタTr2のドレインを
流れる駆動電流が、NチャネルMOSトランジスタTr
3またはNチャネルMOSトランジスタTr4に相補的
に流れ、半導体レーザLDに流れる電流のオン/オフを
可能としつつ、NチャネルMOSトランジスタTr2の
ドレインを流れる駆動電流を一定に保つことができ、光
波形の立上がりの急峻さを実現することができる。
【0044】すなわち、半導体レーザLDを点灯させる
場合、NチャネルMOSトランジスタTr3をオンし
て、NチャネルMOSトランジスタTr2のドレインを
流れる駆動電流をNチャネルMOSトランジスタTr3
側に流し、半導体レーザLDに駆動電流を供給する。一
方、半導体レーザLDを消灯させる場合、NチャネルM
OSトランジスタTr3をオフするとともに、Nチャネ
ルMOSトランジスタTr4をオンし、半導体レーザL
Dに流れる電流を遮断しつつ、NチャネルMOSトラン
ジスタTr2のドレインを流れる駆動電流をNチャネル
MOSトランジスタTr4側に導いて、NチャネルMO
SトランジスタTr2のドレインを流れる駆動電流を一
定に保つようにする。
場合、NチャネルMOSトランジスタTr3をオンし
て、NチャネルMOSトランジスタTr2のドレインを
流れる駆動電流をNチャネルMOSトランジスタTr3
側に流し、半導体レーザLDに駆動電流を供給する。一
方、半導体レーザLDを消灯させる場合、NチャネルM
OSトランジスタTr3をオフするとともに、Nチャネ
ルMOSトランジスタTr4をオンし、半導体レーザL
Dに流れる電流を遮断しつつ、NチャネルMOSトラン
ジスタTr2のドレインを流れる駆動電流をNチャネル
MOSトランジスタTr4側に導いて、NチャネルMO
SトランジスタTr2のドレインを流れる駆動電流を一
定に保つようにする。
【0045】ここで、NチャネルMOSトランジスタT
r3をオフさせる場合、NチャネルMOSトランジスタ
Tr4を同時にオンさせると、両方のNチャネルMOS
トランジスタTr3、Tr4が高抵抗となる期間が発生
し、この期間では、NチャネルMOSトランジスタTr
2が定電流を維持できなくなるため、図1のB点の電位
が一時的に下がる。この結果、駆動電流の電流波形にオ
ーバーシュートが発生し、半導体レーザLDの光出力の
オーバーシュートにつながる。
r3をオフさせる場合、NチャネルMOSトランジスタ
Tr4を同時にオンさせると、両方のNチャネルMOS
トランジスタTr3、Tr4が高抵抗となる期間が発生
し、この期間では、NチャネルMOSトランジスタTr
2が定電流を維持できなくなるため、図1のB点の電位
が一時的に下がる。この結果、駆動電流の電流波形にオ
ーバーシュートが発生し、半導体レーザLDの光出力の
オーバーシュートにつながる。
【0046】このことを防止するため、オーバラップ信
号発生器3は、DATA信号D1、D2のハイレベル期
間をオーバラップさせ、NチャネルMOSトランジスタ
Tr3をオフさせる場合、NチャネルMOSトランジス
タTr4をオンさせてから、NチャネルMOSトランジ
スタTr3をオフさせるとともに、NチャネルMOSト
ランジスタTr4をオフさせる場合、NチャネルMOS
トランジスタTr3をオンさせてから、NチャネルMO
SトランジスタTr4をオフさせる。
号発生器3は、DATA信号D1、D2のハイレベル期
間をオーバラップさせ、NチャネルMOSトランジスタ
Tr3をオフさせる場合、NチャネルMOSトランジス
タTr4をオンさせてから、NチャネルMOSトランジ
スタTr3をオフさせるとともに、NチャネルMOSト
ランジスタTr4をオフさせる場合、NチャネルMOS
トランジスタTr3をオンさせてから、NチャネルMO
SトランジスタTr4をオフさせる。
【0047】これにより、NチャネルMOSトランジス
タTr3、Tr4間で切り替え動作を行なう場合におい
ても、両方のNチャネルMOSトランジスタTr3、T
r4が同時に高抵抗となる期間をなくすことができ、駆
動電流の電流波形のオーバーシュートをなくして、半導
体レーザLDの光出力のオーバーシュートをなくすこと
ができる。一方、カレントミラーを構成するNチャネル
MOSトランジスタTr1、Tr2のドレイン電圧(C
点、B点の電圧)は演算増幅器OPに入力され、演算増
幅器OPの出力は、NチャネルMOSトランジスタTr
3、Tr4を駆動するバッファBF1、BFの電源入力
に供給される。
タTr3、Tr4間で切り替え動作を行なう場合におい
ても、両方のNチャネルMOSトランジスタTr3、T
r4が同時に高抵抗となる期間をなくすことができ、駆
動電流の電流波形のオーバーシュートをなくして、半導
体レーザLDの光出力のオーバーシュートをなくすこと
ができる。一方、カレントミラーを構成するNチャネル
MOSトランジスタTr1、Tr2のドレイン電圧(C
点、B点の電圧)は演算増幅器OPに入力され、演算増
幅器OPの出力は、NチャネルMOSトランジスタTr
3、Tr4を駆動するバッファBF1、BFの電源入力
に供給される。
【0048】そして、NチャネルMOSトランジスタT
r1、Tr2間でドレイン電圧に差が発生すると、この
差分電圧が演算増幅器OPで検出・増幅される。そし
て、バッファ回路BF1、BF2により、この差分電圧
がNチャネルMOSトランジスタTr3、Tr4の制御
電圧として、NチャネルMOSトランジスタTr3、T
r4のゲートに入力される。すなわち、バッファ回路B
F1は、DATA信号D1がハイレベルの場合、演算増
幅器OPの出力をNチャネルMOSトランジスタTr3
のゲートに接続して、NチャネルMOSトランジスタT
r3をオンさせるとともに、DATA信号D1がロウレ
ベルの場合、NチャネルMOSトランジスタTr3のゲ
ートをグランドに落として、NチャネルMOSトランジ
スタTr3をオフさせる。
r1、Tr2間でドレイン電圧に差が発生すると、この
差分電圧が演算増幅器OPで検出・増幅される。そし
て、バッファ回路BF1、BF2により、この差分電圧
がNチャネルMOSトランジスタTr3、Tr4の制御
電圧として、NチャネルMOSトランジスタTr3、T
r4のゲートに入力される。すなわち、バッファ回路B
F1は、DATA信号D1がハイレベルの場合、演算増
幅器OPの出力をNチャネルMOSトランジスタTr3
のゲートに接続して、NチャネルMOSトランジスタT
r3をオンさせるとともに、DATA信号D1がロウレ
ベルの場合、NチャネルMOSトランジスタTr3のゲ
ートをグランドに落として、NチャネルMOSトランジ
スタTr3をオフさせる。
【0049】また、バッファ回路BF2は、DATA信
号D2がハイレベルの場合、演算増幅器OPの出力をN
チャネルMOSトランジスタTr4のゲートに接続し
て、NチャネルMOSトランジスタTr4をオンさせる
とともに、DATA信号D2がロウレベルの場合、Nチ
ャネルMOSトランジスタTr4のゲートをグランドに
落として、NチャネルMOSトランジスタTr4をオフ
させる。なお、NチャネルMOSトランジスタTr3、
Tr4は、オン時に飽和領域で動作させることが好まし
い。
号D2がハイレベルの場合、演算増幅器OPの出力をN
チャネルMOSトランジスタTr4のゲートに接続し
て、NチャネルMOSトランジスタTr4をオンさせる
とともに、DATA信号D2がロウレベルの場合、Nチ
ャネルMOSトランジスタTr4のゲートをグランドに
落として、NチャネルMOSトランジスタTr4をオフ
させる。なお、NチャネルMOSトランジスタTr3、
Tr4は、オン時に飽和領域で動作させることが好まし
い。
【0050】これにより、オンしているNチャネルMO
SトランジスタTr3、Tr4は、スイッチとしての役
割に加えて、カスコードバイアス用トランジスタとして
も機能することができる。すなわち、NチャネルMOS
トランジスタTr3がオン状態の場合を例にとると、N
チャネルMOSトランジスタTr3とNチャネルMOS
トランジスタTr2とはソースフォロワを構成し、Nチ
ャネルMOSトランジスタTr2のドレイン電圧がNチ
ャネルMOSトランジスタTr1のドレイン電圧に比べ
て低くなった場合には、演算増幅器OPの出力を上げ
て、NチャネルMOSトランジスタTr3のゲート電圧
を上昇させ、NチャネルMOSトランジスタTr2のド
レイン電圧を引き上げる。
SトランジスタTr3、Tr4は、スイッチとしての役
割に加えて、カスコードバイアス用トランジスタとして
も機能することができる。すなわち、NチャネルMOS
トランジスタTr3がオン状態の場合を例にとると、N
チャネルMOSトランジスタTr3とNチャネルMOS
トランジスタTr2とはソースフォロワを構成し、Nチ
ャネルMOSトランジスタTr2のドレイン電圧がNチ
ャネルMOSトランジスタTr1のドレイン電圧に比べ
て低くなった場合には、演算増幅器OPの出力を上げ
て、NチャネルMOSトランジスタTr3のゲート電圧
を上昇させ、NチャネルMOSトランジスタTr2のド
レイン電圧を引き上げる。
【0051】逆に、NチャネルMOSトランジスタTr
2のドレイン電圧がNチャネルMOSトランジスタTr
1のドレイン電圧に比べて高くなった場合は、演算増幅
器OPの出力を下げて、NチャネルMOSトランジスタ
Tr3のゲート電圧を下降させ、NチャネルMOSトラ
ンジスタTr2のドレイン電圧を引き下げる。このた
め、この状態においては、B点とC点の電圧が等しくな
るように、オベアンプOPによる負帰還をかけることが
できる。また、ミラー誤差検出に演算増幅器OPを使用
することで、ループゲインを大きく取ることができるた
め、正確な電流比が実現できる。
2のドレイン電圧がNチャネルMOSトランジスタTr
1のドレイン電圧に比べて高くなった場合は、演算増幅
器OPの出力を下げて、NチャネルMOSトランジスタ
Tr3のゲート電圧を下降させ、NチャネルMOSトラ
ンジスタTr2のドレイン電圧を引き下げる。このた
め、この状態においては、B点とC点の電圧が等しくな
るように、オベアンプOPによる負帰還をかけることが
できる。また、ミラー誤差検出に演算増幅器OPを使用
することで、ループゲインを大きく取ることができるた
め、正確な電流比が実現できる。
【0052】なお、NチャネルMOSトランジスタTr
3はオン状態の時に線形領域であってもよいが、大きな
ループゲインを確保できるという理由から、Nチャネル
MOSトランジスタTr3は飽和領域での使用が望まし
い。ループゲインを大きくすることにより、電流比が正
確に実現できるだけでなく、立ち上がり波形をより急峻
にすることができる。このように、演算増幅器OPの利
得を持ったフィードバックループを構成することによ
り、カレントミラーを構成するNチャネルMOSトラン
ジスタTr1、Tr2のドレイン電圧が一致するよう
に、NチャネルMOSトランジスタTr3、Tr4のゲ
ート電圧を制御することが可能となる。
3はオン状態の時に線形領域であってもよいが、大きな
ループゲインを確保できるという理由から、Nチャネル
MOSトランジスタTr3は飽和領域での使用が望まし
い。ループゲインを大きくすることにより、電流比が正
確に実現できるだけでなく、立ち上がり波形をより急峻
にすることができる。このように、演算増幅器OPの利
得を持ったフィードバックループを構成することによ
り、カレントミラーを構成するNチャネルMOSトラン
ジスタTr1、Tr2のドレイン電圧が一致するよう
に、NチャネルMOSトランジスタTr3、Tr4のゲ
ート電圧を制御することが可能となる。
【0053】このため、トランジスタサイズ比と電流比
を正確に一致させることが可能となり、結果的に駆動電
流値の高精度化が実現できる。また、負帰還制御をかけ
ることが可能となり、低電圧動作を目的としたトランジ
スタ1段のカレントミラー+スイッチを用いた半導体レ
ーザLDの駆動回路1においても、半導体レーザLDの
順方向電圧の個体間ばらつきや温度変動によることな
く、電流設定値に対して正確な駆動電流を実現すること
が可能となる。
を正確に一致させることが可能となり、結果的に駆動電
流値の高精度化が実現できる。また、負帰還制御をかけ
ることが可能となり、低電圧動作を目的としたトランジ
スタ1段のカレントミラー+スイッチを用いた半導体レ
ーザLDの駆動回路1においても、半導体レーザLDの
順方向電圧の個体間ばらつきや温度変動によることな
く、電流設定値に対して正確な駆動電流を実現すること
が可能となる。
【0054】図2は、本発明の一実施形態に係るバッフ
ァ回路の構成を示す回路図である。図2において、バッ
ファ回路BF1、BF2は、通常のCMOSインバータ
2段で構成され、2段目の電源に相当するノードが演算
増幅器OPの出力に接続されている。すなわち、各バッ
ファ回路BF1、BF2には、PチャネルMOSトラン
ジスタPM1、PM2およびNチャネルMOSトランジ
スタNM1、NM2が設けられている。
ァ回路の構成を示す回路図である。図2において、バッ
ファ回路BF1、BF2は、通常のCMOSインバータ
2段で構成され、2段目の電源に相当するノードが演算
増幅器OPの出力に接続されている。すなわち、各バッ
ファ回路BF1、BF2には、PチャネルMOSトラン
ジスタPM1、PM2およびNチャネルMOSトランジ
スタNM1、NM2が設けられている。
【0055】そして、PチャネルMOSトランジスタP
M1のソースは電源に接続され、PチャネルMOSトラ
ンジスタPM1のドレインはNチャネルMOSトランジ
スタNM1のドレインに接続され、NチャネルMOSト
ランジスタNM1のソースは接地され、PチャネルMO
SトランジスタPM1のゲートとNチャネルMOSトラ
ンジスタNM1のゲートとは共通接続されている。ま
た、PチャネルMOSトランジスタPM2のソースは演
算増幅器OPの出力に接続され、PチャネルMOSトラ
ンジスタPM2のドレインはNチャネルMOSトランジ
スタNM2のドレインに接続され、NチャネルMOSト
ランジスタNM2のソースは接地され、PチャネルMO
SトランジスタPM2のゲートとNチャネルMOSトラ
ンジスタNM2のゲートとは共通接続されるとともに、
NチャネルMOSトランジスタNM1のドレインに接続
されている。
M1のソースは電源に接続され、PチャネルMOSトラ
ンジスタPM1のドレインはNチャネルMOSトランジ
スタNM1のドレインに接続され、NチャネルMOSト
ランジスタNM1のソースは接地され、PチャネルMO
SトランジスタPM1のゲートとNチャネルMOSトラ
ンジスタNM1のゲートとは共通接続されている。ま
た、PチャネルMOSトランジスタPM2のソースは演
算増幅器OPの出力に接続され、PチャネルMOSトラ
ンジスタPM2のドレインはNチャネルMOSトランジ
スタNM2のドレインに接続され、NチャネルMOSト
ランジスタNM2のソースは接地され、PチャネルMO
SトランジスタPM2のゲートとNチャネルMOSトラ
ンジスタNM2のゲートとは共通接続されるとともに、
NチャネルMOSトランジスタNM1のドレインに接続
されている。
【0056】そして、バッファ回路BF1では、DAT
A信号D1が、PチャネルMOSトランジスタPM1お
よびNチャネルMOSトランジスタNM1のゲートに入
力され、PチャネルMOSトランジスタPM1およびN
チャネルMOSトランジスタNM2のドレインが、Nチ
ャネルMOSトランジスタTr3のゲートに接続され
る。そして、DATA信号D1がハイレベルの場合、P
チャネルMOSトランジスタPM1がオフするととも
に、NチャネルMOSトランジスタNM1がオンし、P
チャネルMOSトランジスタPM2のゲートおよびNチ
ャネルMOSトランジスタNM2のゲートには、グラン
ドレベルが印加される。
A信号D1が、PチャネルMOSトランジスタPM1お
よびNチャネルMOSトランジスタNM1のゲートに入
力され、PチャネルMOSトランジスタPM1およびN
チャネルMOSトランジスタNM2のドレインが、Nチ
ャネルMOSトランジスタTr3のゲートに接続され
る。そして、DATA信号D1がハイレベルの場合、P
チャネルMOSトランジスタPM1がオフするととも
に、NチャネルMOSトランジスタNM1がオンし、P
チャネルMOSトランジスタPM2のゲートおよびNチ
ャネルMOSトランジスタNM2のゲートには、グラン
ドレベルが印加される。
【0057】このため、PチャネルMOSトランジスタ
PM2がオンするとともに、NチャネルMOSトランジ
スタNM2がオフし、演算増幅器OPからの出力がNチ
ャネルMOSトランジスタTr3のゲートに印加され
る。一方、DATA信号D1がロウレベルの場合、Pチ
ャネルMOSトランジスタPM1がオンするとともに、
NチャネルMOSトランジスタNM1がオフし、Pチャ
ネルMOSトランジスタPM2のゲートおよびNチャネ
ルMOSトランジスタNM2のゲートには、電源電圧が
印加される。
PM2がオンするとともに、NチャネルMOSトランジ
スタNM2がオフし、演算増幅器OPからの出力がNチ
ャネルMOSトランジスタTr3のゲートに印加され
る。一方、DATA信号D1がロウレベルの場合、Pチ
ャネルMOSトランジスタPM1がオンするとともに、
NチャネルMOSトランジスタNM1がオフし、Pチャ
ネルMOSトランジスタPM2のゲートおよびNチャネ
ルMOSトランジスタNM2のゲートには、電源電圧が
印加される。
【0058】このため、PチャネルMOSトランジスタ
PM2がオフするとともに、NチャネルMOSトランジ
スタNM2がオンし、グランドレベルがNチャネルMO
SトランジスタTr3のゲートに印加される。一方、バ
ッファ回路BF2では、DATA信号D2が、Pチャネ
ルMOSトランジスタPM1およびNチャネルMOSト
ランジスタNM1のゲートに入力され、PチャネルMO
SトランジスタPM2およびNチャネルMOSトランジ
スタNM2のドレインが、NチャネルMOSトランジス
タTr4のゲートに接続される。
PM2がオフするとともに、NチャネルMOSトランジ
スタNM2がオンし、グランドレベルがNチャネルMO
SトランジスタTr3のゲートに印加される。一方、バ
ッファ回路BF2では、DATA信号D2が、Pチャネ
ルMOSトランジスタPM1およびNチャネルMOSト
ランジスタNM1のゲートに入力され、PチャネルMO
SトランジスタPM2およびNチャネルMOSトランジ
スタNM2のドレインが、NチャネルMOSトランジス
タTr4のゲートに接続される。
【0059】そして、DATA信号D2がハイレベルの
場合、PチャネルMOSトランジスタPM1がオフする
とともに、NチャネルMOSトランジスタNM1がオン
し、PチャネルMOSトランジスタPM2のゲートおよ
びNチャネルMOSトランジスタNM2のゲートには、
グランドレベルが印加される。このため、PチャネルM
OSトランジスタPM2がオンするとともに、Nチャネ
ルMOSトランジスタNM2がオフし、演算増幅器OP
からの出力がNチャネルMOSトランジスタTr4のゲ
ートに印加される。
場合、PチャネルMOSトランジスタPM1がオフする
とともに、NチャネルMOSトランジスタNM1がオン
し、PチャネルMOSトランジスタPM2のゲートおよ
びNチャネルMOSトランジスタNM2のゲートには、
グランドレベルが印加される。このため、PチャネルM
OSトランジスタPM2がオンするとともに、Nチャネ
ルMOSトランジスタNM2がオフし、演算増幅器OP
からの出力がNチャネルMOSトランジスタTr4のゲ
ートに印加される。
【0060】一方、DATA信号D2がロウレベルの場
合、PチャネルMOSトランジスタPM1がオンすると
ともに、NチャネルMOSトランジスタNM1がオフ
し、PチャネルMOSトランジスタPM2のゲートおよ
びNチャネルMOSトランジスタNM2のゲートには、
電源電圧が印加される。このため、PチャネルMOSト
ランジスタPM2がオフするとともに、NチャネルMO
SトランジスタNM2がオンし、グランドレベルがNチ
ャネルMOSトランジスタTr4のゲートに印加され
る。
合、PチャネルMOSトランジスタPM1がオンすると
ともに、NチャネルMOSトランジスタNM1がオフ
し、PチャネルMOSトランジスタPM2のゲートおよ
びNチャネルMOSトランジスタNM2のゲートには、
電源電圧が印加される。このため、PチャネルMOSト
ランジスタPM2がオフするとともに、NチャネルMO
SトランジスタNM2がオンし、グランドレベルがNチ
ャネルMOSトランジスタTr4のゲートに印加され
る。
【0061】これにより、DATA信号D1、D2のレ
ベル状態に基づいて、演算増幅器OPから出力される差
分電圧を、NチャネルMOSトランジスタTr3、Tr
4の制御電圧として、NチャネルMOSトランジスタT
r3、Tr4のゲートに入力することができる。図3
は、本発明の一実施形態に係るオーバーラップ信号発生
器の構成を示す回路図、図4は、本発明の一実施形態に
係るオーバーラップ信号発生器の動作を示すタイミグチ
ャートである。
ベル状態に基づいて、演算増幅器OPから出力される差
分電圧を、NチャネルMOSトランジスタTr3、Tr
4の制御電圧として、NチャネルMOSトランジスタT
r3、Tr4のゲートに入力することができる。図3
は、本発明の一実施形態に係るオーバーラップ信号発生
器の構成を示す回路図、図4は、本発明の一実施形態に
係るオーバーラップ信号発生器の動作を示すタイミグチ
ャートである。
【0062】図3において、オーバーラップ信号発生器
3には、NAND回路NA1、NA2およびインバータ
IV1〜IV5が設けられている。そして、送信データ
SDは、インバータIV1を介してNAND回路NA1
の第1入力端子に入力されるとともに、NAND回路N
A2の第1入力端子に入力される。また、NAND回路
NA1の出力端子は、インバータIV2、IV3を介し
てNAND回路NA2の第2入力端子に接続され、NA
ND回路NA2の出力端子は、インバータIV4、IV
5を介してNAND回路NA1の第2入力端子に接続さ
れる。
3には、NAND回路NA1、NA2およびインバータ
IV1〜IV5が設けられている。そして、送信データ
SDは、インバータIV1を介してNAND回路NA1
の第1入力端子に入力されるとともに、NAND回路N
A2の第1入力端子に入力される。また、NAND回路
NA1の出力端子は、インバータIV2、IV3を介し
てNAND回路NA2の第2入力端子に接続され、NA
ND回路NA2の出力端子は、インバータIV4、IV
5を介してNAND回路NA1の第2入力端子に接続さ
れる。
【0063】そして、図4に示す時刻T1以前は、送信
データSDがロウレベルの場合、NAND回路NA2の
出力はハイレベル状態となるため、インバータIV4の
出力はロウレベル、インバータIV5の出力はハイレベ
ルとなり、DATA信号D2はハイレベルとなる。そし
て、NAND回路NA1の一方の入力には、このハイレ
ベルのDATA信号D2が印加されるとともに、NAN
D回路NA1の他方の入力には、インバータIV1を介
して送信データSDが反転入力されるため、NAND回
路NA1の入力が両方ともハイレベルになる。
データSDがロウレベルの場合、NAND回路NA2の
出力はハイレベル状態となるため、インバータIV4の
出力はロウレベル、インバータIV5の出力はハイレベ
ルとなり、DATA信号D2はハイレベルとなる。そし
て、NAND回路NA1の一方の入力には、このハイレ
ベルのDATA信号D2が印加されるとともに、NAN
D回路NA1の他方の入力には、インバータIV1を介
して送信データSDが反転入力されるため、NAND回
路NA1の入力が両方ともハイレベルになる。
【0064】このため、NAND回路NA2の出力はロ
ウレベル状態となり、インバータIV2の出力はハイレ
ベル、インバータIV3の出力はロウレベルとなり、D
ATA信号D1はロウレベルとなる。そして、時刻T1
において、送信データSDがロウレベルからハイレベル
に変化すると、NAND回路NA1の出力がロウレベル
からハイレベルに変化し、このレベル変化がインバータ
IV2、IV3を介して、DATA信号D1として出力
される。
ウレベル状態となり、インバータIV2の出力はハイレ
ベル、インバータIV3の出力はロウレベルとなり、D
ATA信号D1はロウレベルとなる。そして、時刻T1
において、送信データSDがロウレベルからハイレベル
に変化すると、NAND回路NA1の出力がロウレベル
からハイレベルに変化し、このレベル変化がインバータ
IV2、IV3を介して、DATA信号D1として出力
される。
【0065】ここで、インバータIV2、IV3は遅延
回路を構成し、NAND回路NA1のレベル変化がイン
バータIV2、IV3による遅延時間だけ遅れてDAT
A信号D1として出力されるため、DATA信号D1
は、時刻T2でロウレベルからハイレベルに変化する。
次に、DATA信号D1がロウレベルからハイレベルに
変化すると、NAND回路NA2の入力が両方ともハイ
レベルになるため、NAND回路NA2の出力はハイレ
ベルからロウレベルに変化し、このレベル変化がインバ
ータIV4、IV5を介して、DATA信号D2として
出力される。
回路を構成し、NAND回路NA1のレベル変化がイン
バータIV2、IV3による遅延時間だけ遅れてDAT
A信号D1として出力されるため、DATA信号D1
は、時刻T2でロウレベルからハイレベルに変化する。
次に、DATA信号D1がロウレベルからハイレベルに
変化すると、NAND回路NA2の入力が両方ともハイ
レベルになるため、NAND回路NA2の出力はハイレ
ベルからロウレベルに変化し、このレベル変化がインバ
ータIV4、IV5を介して、DATA信号D2として
出力される。
【0066】ここで、インバータIV4、IV5は遅延
回路を構成し、NAND回路NA2のレベル変化がイン
バータIV4、IV5による遅延時間だけ遅れてDAT
A信号D2として出力されるため、DATA信号D2
は、時刻T3でハイレベルからロウレベルに変化する。
このため、DATA信号D1とDATA信号D2とで
は、送信データSDの立ち上がりに対応させて、ハイレ
ベルとなる期間をオーバラップ時間OV1だけオーバラ
ップさせることができる。
回路を構成し、NAND回路NA2のレベル変化がイン
バータIV4、IV5による遅延時間だけ遅れてDAT
A信号D2として出力されるため、DATA信号D2
は、時刻T3でハイレベルからロウレベルに変化する。
このため、DATA信号D1とDATA信号D2とで
は、送信データSDの立ち上がりに対応させて、ハイレ
ベルとなる期間をオーバラップ時間OV1だけオーバラ
ップさせることができる。
【0067】従って、時刻T2において、NチャネルM
OSトランジスタTr3がロウレベルからハイレベルに
変化し、時刻T3において、NチャネルMOSトランジ
スタTr3が完全に導通状態になった時に、Nチャネル
MOSトランジスタTr4をハイレベルからロウレベル
に切り替えることができる。この結果、両方のNチャネ
ルMOSトランジスタTr3、Tr4が同時に高抵抗と
なる期間をなくすことができ、送信データSDの立ち上
がり時におけるNチャネルMOSトランジスタTr2の
電流安定化を図ることが可能となるため、半導体レーザ
LDを流れる電流波形のオーバーシュート、ひいては、
半導体レーザLDから出力される光波形のオーバーシュ
ートが低減できる。
OSトランジスタTr3がロウレベルからハイレベルに
変化し、時刻T3において、NチャネルMOSトランジ
スタTr3が完全に導通状態になった時に、Nチャネル
MOSトランジスタTr4をハイレベルからロウレベル
に切り替えることができる。この結果、両方のNチャネ
ルMOSトランジスタTr3、Tr4が同時に高抵抗と
なる期間をなくすことができ、送信データSDの立ち上
がり時におけるNチャネルMOSトランジスタTr2の
電流安定化を図ることが可能となるため、半導体レーザ
LDを流れる電流波形のオーバーシュート、ひいては、
半導体レーザLDから出力される光波形のオーバーシュ
ートが低減できる。
【0068】また、時刻T4において、送信データSD
がハイレベルからロウレベルに変化すると、NAND回
路NA2の出力がロウレベルからハイレベルに変化し、
このレベル変化がインバータIV4、IV5を介して、
DATA信号D2として出力される。このため、NAN
D回路NA2のレベル変化が、インバータIV4、IV
5による遅延時間だけ遅れてDATA信号D2として出
力され、DATA信号D2は、時刻T5でロウレベルか
らハイレベルに変化する。
がハイレベルからロウレベルに変化すると、NAND回
路NA2の出力がロウレベルからハイレベルに変化し、
このレベル変化がインバータIV4、IV5を介して、
DATA信号D2として出力される。このため、NAN
D回路NA2のレベル変化が、インバータIV4、IV
5による遅延時間だけ遅れてDATA信号D2として出
力され、DATA信号D2は、時刻T5でロウレベルか
らハイレベルに変化する。
【0069】次に、DATA信号D2がロウレベルから
ハイレベルに変化すると、NAND回路NA1の入力が
両方ともハイレベルになるため、NAND回路NA1の
出力はハイレベルからロウレベルに変化し、このレベル
変化がインバータIV2、IV3を介して、DATA信
号D1として出力される。このため、NAND回路NA
1のレベル変化がIV2、IV3による遅延時間だけ遅
れてDATA信号D1として出力され、DATA信号D
1は、時刻T6でハイレベルからロウレベルに変化す
る。
ハイレベルに変化すると、NAND回路NA1の入力が
両方ともハイレベルになるため、NAND回路NA1の
出力はハイレベルからロウレベルに変化し、このレベル
変化がインバータIV2、IV3を介して、DATA信
号D1として出力される。このため、NAND回路NA
1のレベル変化がIV2、IV3による遅延時間だけ遅
れてDATA信号D1として出力され、DATA信号D
1は、時刻T6でハイレベルからロウレベルに変化す
る。
【0070】このため、DATA信号D1とDATA信
号D2とは、送信データSDの立ち下がりにおいても、
ハイレベルとなる期間をオーバラップ時間OV2だけオ
ーバラップさせることができる。従って、時刻T5にお
いて、NチャネルMOSトランジスタTr4がロウレベ
ルからハイレベルに変化し、時刻T6において、Nチャ
ネルMOSトランジスタTr4が完全に導通状態になっ
た時に、NチャネルMOSトランジスタTr3をハイレ
ベルからロウレベルに切り替えることができる。
号D2とは、送信データSDの立ち下がりにおいても、
ハイレベルとなる期間をオーバラップ時間OV2だけオ
ーバラップさせることができる。従って、時刻T5にお
いて、NチャネルMOSトランジスタTr4がロウレベ
ルからハイレベルに変化し、時刻T6において、Nチャ
ネルMOSトランジスタTr4が完全に導通状態になっ
た時に、NチャネルMOSトランジスタTr3をハイレ
ベルからロウレベルに切り替えることができる。
【0071】この結果、両方のNチャネルMOSトラン
ジスタTr3、Tr4が同時に高抵抗となる期間をなく
すことができ、送信データSDの立ち下がり時における
NチャネルMOSトランジスタTr2の電流安定化を図
ることが可能となる。このように、オーバラップ信号発
生器3を設け、NチャネルMOSトランジスタTr3、
Tr4のスイッチ切り変わり時においても、フィードバ
ックループが途切れることなく安定に動作できるよう
に、バッファ回路BF1、BF2を駆動する相補形信号
(DATA信号D1とその反転信号D2)のハイレベル
が時間的にオーバーラップするようにタイミングを設定
する。
ジスタTr3、Tr4が同時に高抵抗となる期間をなく
すことができ、送信データSDの立ち下がり時における
NチャネルMOSトランジスタTr2の電流安定化を図
ることが可能となる。このように、オーバラップ信号発
生器3を設け、NチャネルMOSトランジスタTr3、
Tr4のスイッチ切り変わり時においても、フィードバ
ックループが途切れることなく安定に動作できるよう
に、バッファ回路BF1、BF2を駆動する相補形信号
(DATA信号D1とその反転信号D2)のハイレベル
が時間的にオーバーラップするようにタイミングを設定
する。
【0072】すなわち、NチャネルMOSトランジスタ
Tr3、Tr4のゲートの駆動電圧(演算増幅器OPの
出力か、グランドか)を切り替える相補データ信号に対
し、データの変化時に両者がともにハイレベルとなる状
態を必ず経てから、次のデータに変化するよう、相補デ
ータ信号に対して、ハイレベルのオーバーラップ期間を
設け、NチャネルMOSトランジスタTr4がオン、N
チャネルMOSトランジスタTr3がオフの状態から、
その逆の状態に変化する際に、一旦、両方ともオン状態
にし、その後NチャネルMOSトランジスタTr4をオ
フ、チャネルMOSトランジスタTr3をオンさせる。
Tr3、Tr4のゲートの駆動電圧(演算増幅器OPの
出力か、グランドか)を切り替える相補データ信号に対
し、データの変化時に両者がともにハイレベルとなる状
態を必ず経てから、次のデータに変化するよう、相補デ
ータ信号に対して、ハイレベルのオーバーラップ期間を
設け、NチャネルMOSトランジスタTr4がオン、N
チャネルMOSトランジスタTr3がオフの状態から、
その逆の状態に変化する際に、一旦、両方ともオン状態
にし、その後NチャネルMOSトランジスタTr4をオ
フ、チャネルMOSトランジスタTr3をオンさせる。
【0073】これにより、スイッチ切り変わり時に必ず
両方のスイッチ(NチャネルMOSトランジスタTr
3、Tr4)が十分にオンする期間を確保することが可
能となり、B点の電位を落とすことなく、電流源となる
NチャネルMOSトランジスタTr2の動作を安定化さ
せて、波形のオーバーシュートを低減することが可能と
なる。
両方のスイッチ(NチャネルMOSトランジスタTr
3、Tr4)が十分にオンする期間を確保することが可
能となり、B点の電位を落とすことなく、電流源となる
NチャネルMOSトランジスタTr2の動作を安定化さ
せて、波形のオーバーシュートを低減することが可能と
なる。
【0074】
【発明の効果】以上説明したように、本発明によれば、
低電源電圧で動作でき、かつ、半導体レーザの順方向電
圧の個体間ばらつきや温度変動によらず、正確な駆動電
流を出力することが可能となるとともに、波形のオーバ
ーシュートも低減することができる。
低電源電圧で動作でき、かつ、半導体レーザの順方向電
圧の個体間ばらつきや温度変動によらず、正確な駆動電
流を出力することが可能となるとともに、波形のオーバ
ーシュートも低減することができる。
【図1】本発明の一実施形態に係る半導体レーザの駆動
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図2】本発明の一実施形態に係るバッファの構成を示
す回路図である。
す回路図である。
【図3】本発明の一実施形態に係るオーバーラップ信号
発生器の構成を示す回路図である。
発生器の構成を示す回路図である。
【図4】本発明の一実施形態に係るオーバーラップ信号
発生器の動作を示すタイミグチャートである。
発生器の動作を示すタイミグチャートである。
【図5】従来の半導体レーザの駆動回路の構成を示すブ
ロック図である。
ロック図である。
【図6】図5の半導体レーザの駆動回路の各部の波形を
示す図である。
示す図である。
1 駆動回路
2 DAコンバータ
3 オーバーラップ信号発生器
LD 半導体レーザ
Tr1〜Tr6 トランジスタ
BF1、BF2 バッファ
OP 演算増幅器
PM1、PM2 PチャネルMOSトランジスタ
NM1、NM2 NチャネルMOSトランジスタ
IV1〜IV5 インバータ
NA1、NA2 NAND回路
Claims (9)
- 【請求項1】 外部からの入力電流をカレントミラーに
より所望の電流値に変換し、その出力電流を、データ信
号に応じてスイッチトランジスタにより半導体レーザに
流すか流さないかを切り替えることで、半導体レーザを
駆動する電流信号を生成する回路において、 前記カレントミラーを構成するトランジスタのドレイン
電圧の差異を検出する演算増幅器を備え、前記演算増幅
器の出力を前記スイッチトランジスタのオン時のゲート
電圧として印加することを特徴とする半導体レーザの駆
動回路。 - 【請求項2】 外部からの入力電流をカレントミラーに
より所望の電流値に変換し、その出力電流を、半導体レ
ーザに流すか他へ流すかを選択するための1組のスイッ
チトランジスタに入力し、前記1組のスイッチトランジ
スタをデータ信号に応じて相補的にオン・オフさせるこ
とで、半導体レーザを駆動する電流信号を生成する回路
において、 前記1組のスイッチトランジスタのオン・オフの変化時
にオン状態をオーバラップさせることを特徴とする半導
体レーザの駆動回路。 - 【請求項3】 設定値に応じた駆動電流を生成するカレ
ントミラーと、 前記カレントミラーを構成するトランジスタ間のドレイ
ン電圧の差分を検出する電圧検出手段と、 前記カレントミラーで生成された駆動電流を半導体レー
ザに印加するスイッチング素子と、 前記電圧検出手段で検出された差分電圧に基づいて、前
記スイッチング素子のオン状態を制御する制御手段とを
備えることを特徴とする半導体レーザの駆動回路。 - 【請求項4】 電流設定データに対応した設定電流を出
力するDAコンバータと、 前記設定電流に対応した駆動電流を生成するカレントミ
ラーと、 前記カレントミラーを構成するトランジスタ間のドレイ
ン電圧の差分を検出する演算増幅器と、 前記カレントミラーで生成された駆動電流を半導体レー
ザに印加するために相補的にオンオフする1対のスイッ
チングトランジスタと、 送信データの論理値に基づいて、前記演算増幅器で検出
された差分電圧を、前記スイッチングトランジスタのゲ
ートに入力するバッファ回路とを備えることを特徴とす
る半導体レーザの駆動回路。 - 【請求項5】 前記バッファ回路は、 前記送信データがゲート入力され、ソースが電源に接続
された第1のPチャネルMOSトランジスタと、 ゲートが前記第1のPチャネルMOSトランジスタのゲ
ートに接続され、ドレインが前記第1のPチャネルMO
Sトランジスタのドレインに接続されるとともに、ソー
スが接地された第1のNチャネルMOSトランジスタ
と、 ゲートが前記第1のPチャネルMOSトランジスタのド
レインに接続され、ソースが前記演算増幅器の出力に接
続されるとともに、ドレインが前記スイッチングトラン
ジスタのゲートの接続された第2のPチャネルMOSト
ランジスタと、 ゲートが前記第2のPチャネルMOSトランジスタのゲ
ートに接続され、ドレインが前記第2のPチャネルMO
Sトランジスタのドレインに接続されるとともに、ソー
スが接地された第2のNチャネルMOSトランジスタと
を備えることを特徴とする請求項4記載の半導体レーザ
の駆動回路。 - 【請求項6】 前記カレントミラーは、ゲートが共通接
続された第1および第2のトランジスタを備え、 前記スイッチングトランジスタは、ソースが共通接続さ
れた第3および第4のトランジスタを備え、 前記バッファ回路は、前記第3のトランジスタに対応し
て設けられ、送信データが入力される第1のバッファ回
路と、前記第4のトランジスタに対応して設けられ、送
信データの反転信号が入力される第2のバッファ回路と
を備え、 前記第1のトランジスタのドレインには、前記DAコン
バータから出力された設定電流が入力されるとともに、
前記第1のトランジスタのドレインは、前記演算増幅器
の正転入力端子に接続され、 前記第2のトランジスタのドレインは、前記第3および
第4のトランジスタのソースに接続されるとともに、前
記演算増幅器の反転入力端子に接続され、 前記第3のトランジスタのドレインは、半導体レーザの
カソードに接続されるとともに、前記第3のトランジス
タのゲートは、前記第1のバッファ回路の出力に接続さ
れ、 前記第4のトランジスタのドレインは、電源に接続され
るとともに、前記第4のトランジスタのゲートは、前記
第2のバッファ回路の出力に接続されていることを特徴
とする請求項5記載の半導体レーザの駆動回路。 - 【請求項7】 ソースが前記第1のトランジスタのドレ
インに接続され、ドレインが前記DAコンバータの出力
に接続されるとともに、前記第1のトランジスタのゲー
トに接続された第5のトランジスタと、 ゲートおよびドレインが前記第5のトランジスタのゲー
トに接続された第6のトランジスタとをさらに備えるこ
とを特徴とする請求項6記載の半導体レーザの駆動回
路。 - 【請求項8】 前記バッファ回路に入力される送信デー
タのハイレベルをオーバラップさせるオーバラップ信号
発生器をさらに備えることを特徴とする請求項4〜7の
いずれか1項記載の半導体レーザの駆動回路。 - 【請求項9】 前記オーバラップ信号発生器は、 送信データを第1入力端子に入力する第1NAND回路
と、 前記送信データの反転信号を第1入力端子に入力する第
2NAND回路と、 前記第1NAND回路からの出力を遅延させて、前記第
1NAND回路の第2入力端子に出力する第1遅延素子
と、 前記第2NAND回路からの出力を遅延させて、前記第
1NAND回路の第2入力端子に出力する第2遅延素子
とを備えることを特徴とする請求項8記載の半導体レー
ザの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048079A JP2003249715A (ja) | 2002-02-25 | 2002-02-25 | 半導体レーザの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048079A JP2003249715A (ja) | 2002-02-25 | 2002-02-25 | 半導体レーザの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003249715A true JP2003249715A (ja) | 2003-09-05 |
Family
ID=28660970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048079A Withdrawn JP2003249715A (ja) | 2002-02-25 | 2002-02-25 | 半導体レーザの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003249715A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146170A (ja) * | 2004-11-23 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動部,発光表示装置,及び電流範囲制御回路 |
CN110190506A (zh) * | 2019-07-04 | 2019-08-30 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN110233420A (zh) * | 2019-07-04 | 2019-09-13 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN113325394A (zh) * | 2021-05-26 | 2021-08-31 | 南京中科神光科技有限公司 | 应用于调q脉冲激光器的触发信号整形电路及激光雷达*** |
CN116248136A (zh) * | 2023-03-02 | 2023-06-09 | 苏州纳芯微电子股份有限公司 | 发送器电路及具有其的总线收发器 |
CN116261238A (zh) * | 2023-05-15 | 2023-06-13 | 上海杰茗科技有限公司 | 一种ToF光源驱动电路及电子设备 |
-
2002
- 2002-02-25 JP JP2002048079A patent/JP2003249715A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146170A (ja) * | 2004-11-23 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動部,発光表示装置,及び電流範囲制御回路 |
JP4504894B2 (ja) * | 2004-11-23 | 2010-07-14 | 三星モバイルディスプレイ株式會社 | データ駆動部,発光表示装置,及び電流範囲制御回路 |
CN110190506A (zh) * | 2019-07-04 | 2019-08-30 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN110233420A (zh) * | 2019-07-04 | 2019-09-13 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN110233420B (zh) * | 2019-07-04 | 2023-12-19 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN110190506B (zh) * | 2019-07-04 | 2023-12-19 | 湖北秉正讯腾科技有限公司 | 激光器驱动电路及激光设备 |
CN113325394A (zh) * | 2021-05-26 | 2021-08-31 | 南京中科神光科技有限公司 | 应用于调q脉冲激光器的触发信号整形电路及激光雷达*** |
CN113325394B (zh) * | 2021-05-26 | 2024-03-19 | 南京先进激光技术研究院 | 应用于调q脉冲激光器的触发信号整形电路及激光雷达*** |
CN116248136A (zh) * | 2023-03-02 | 2023-06-09 | 苏州纳芯微电子股份有限公司 | 发送器电路及具有其的总线收发器 |
CN116248136B (zh) * | 2023-03-02 | 2024-05-03 | 苏州纳芯微电子股份有限公司 | 发送器电路及具有其的总线收发器 |
CN116261238A (zh) * | 2023-05-15 | 2023-06-13 | 上海杰茗科技有限公司 | 一种ToF光源驱动电路及电子设备 |
CN116261238B (zh) * | 2023-05-15 | 2023-07-21 | 上海杰茗科技有限公司 | 一种ToF光源驱动电路及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532823B2 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
US5640122A (en) | Circuit for providing a bias voltage compensated for p-channel transistor variations | |
US6573779B2 (en) | Duty cycle integrator with tracking common mode feedback control | |
KR100399437B1 (ko) | 내부 전원전압 발생장치 | |
JP2002190726A (ja) | 高速電流スイッチ回路および高周波電流源 | |
JPH10163824A (ja) | パルス幅制御装置 | |
JP2007095282A (ja) | 電圧発生装置 | |
JPH09145804A (ja) | 電位検出回路及び半導体集積回路 | |
JPH04229313A (ja) | バッファ回路 | |
US7760779B2 (en) | Laser driver, method for driving laser, and recording/reading equipment | |
US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
JP2003249715A (ja) | 半導体レーザの駆動回路 | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
KR100400317B1 (ko) | 클럭 동기 장치의 지연 회로 | |
US7944240B2 (en) | Buffer of semiconductor memory apparatus | |
JP4783223B2 (ja) | 電圧レギュレータ | |
KR100650371B1 (ko) | 전압 발생 장치 | |
US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
KR100295064B1 (ko) | 반도체메모리장치의데이타입력버퍼 | |
JPH097381A (ja) | 半導体装置 | |
WO2023176510A1 (ja) | 不揮発性メモリ装置 | |
KR100860976B1 (ko) | 파워업신호 생성장치 | |
KR100783368B1 (ko) | 스타트업모듈 | |
JPH03222195A (ja) | センス増幅回路 | |
KR100332209B1 (ko) | 고속 응답하는 입력 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |