JPH10163824A - パルス幅制御装置 - Google Patents
パルス幅制御装置Info
- Publication number
- JPH10163824A JPH10163824A JP8316768A JP31676896A JPH10163824A JP H10163824 A JPH10163824 A JP H10163824A JP 8316768 A JP8316768 A JP 8316768A JP 31676896 A JP31676896 A JP 31676896A JP H10163824 A JPH10163824 A JP H10163824A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- pulse
- unit
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003079 width control Methods 0.000 claims abstract description 88
- 238000005259 measurement Methods 0.000 claims abstract description 31
- 230000003287 optical effect Effects 0.000 claims description 96
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 230000007613 environmental effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Pulse Circuits (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 ディジタル回路やパルス幅変調回路あるいは
発光素子駆動回路等、パルスを用いる電子装置に用いら
れるパルス幅制御装置に関し、パルス幅調整時の環境状
態に影響されることなく、精密に制御できるようにす
る。 【解決手段】 主パルス信号のパルス幅を調整する第１
パルス幅調整部１と、参照パルス信号のパルス幅を調整
する第２パルス幅調整部２と、第２パルス幅調整部２で
調整された参照パルス信号のパルス幅を測定するパルス
幅測定部３と、第１パルス幅調整部１で調整すべき目標
パルス幅を設定する目標パルス幅設定部４と、パルス幅
測定部３で測定された参照パルス信号のパルス幅情報と
目標パルス幅設定部４で設定された目標パルス幅情報と
に基づいて、第１パルス幅調整部１で主パルス信号のパ
ルス幅を調整するための制御信号を第１パルス幅調整部
１へ出力する制御部５とをそなえる。
発光素子駆動回路等、パルスを用いる電子装置に用いら
れるパルス幅制御装置に関し、パルス幅調整時の環境状
態に影響されることなく、精密に制御できるようにす
る。 【解決手段】 主パルス信号のパルス幅を調整する第１
パルス幅調整部１と、参照パルス信号のパルス幅を調整
する第２パルス幅調整部２と、第２パルス幅調整部２で
調整された参照パルス信号のパルス幅を測定するパルス
幅測定部３と、第１パルス幅調整部１で調整すべき目標
パルス幅を設定する目標パルス幅設定部４と、パルス幅
測定部３で測定された参照パルス信号のパルス幅情報と
目標パルス幅設定部４で設定された目標パルス幅情報と
に基づいて、第１パルス幅調整部１で主パルス信号のパ
ルス幅を調整するための制御信号を第１パルス幅調整部
１へ出力する制御部５とをそなえる。
Description
【０００１】（目次） 発明の属する技術分野 従来の技術（図１６，図１７） 発明が解決しようとする課題 課題を解決するための手段（図１〜図４） 発明の実施の形態 （ａ）第１実施形態の説明（図５〜図９） （ｂ）第２実施形態の説明（図１０〜図１３） （ｃ）第３実施形態の説明（図１４，図１５） （ｄ）その他 発明の効果
【０００２】
【発明の属する技術分野】本発明は、例えばディジタル
回路やパルス幅変調回路あるいは発光素子駆動回路等、
パルスを用いる電子装置に用いて好適な、パルス幅制御
装置に関する。
回路やパルス幅変調回路あるいは発光素子駆動回路等、
パルスを用いる電子装置に用いて好適な、パルス幅制御
装置に関する。
【０００３】
【従来の技術】光通信や光ディスクのシステムでは、通
信やデータ書込時の誤り率を減らすために、データの振
幅だけでなく、パルス幅も一定に制御しておく必要があ
る。図１６は一般的なパルス幅制御装置の動作を説明す
るための図であるが、この図１６に示すパルス幅制御装
置には、パルス幅調整装置３０がそなえて構成されてい
る。また、このパルス幅調整装置３０は、調整端子から
入力される制御信号、即ち、直流電圧値（ＤＣ電圧値）
や直流電流値（ＤＣ電流値）あるいは同端子に接続され
る抵抗値等によって入力データのパルス幅を制御するも
のであり、データ信号が入力されると、その調整端子か
ら入力される制御信号に基づいて、目標とするパルス幅
のデータ信号が出力されるようになっている。
信やデータ書込時の誤り率を減らすために、データの振
幅だけでなく、パルス幅も一定に制御しておく必要があ
る。図１６は一般的なパルス幅制御装置の動作を説明す
るための図であるが、この図１６に示すパルス幅制御装
置には、パルス幅調整装置３０がそなえて構成されてい
る。また、このパルス幅調整装置３０は、調整端子から
入力される制御信号、即ち、直流電圧値（ＤＣ電圧値）
や直流電流値（ＤＣ電流値）あるいは同端子に接続され
る抵抗値等によって入力データのパルス幅を制御するも
のであり、データ信号が入力されると、その調整端子か
ら入力される制御信号に基づいて、目標とするパルス幅
のデータ信号が出力されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような一般的なパルス幅制御装置の回路を構成する部
品の特性は、温度や電源電圧によって変化するほか、部
品の個体差、例えば、ＩＣ（Integrated circuit: 集積
回路）やＬＳＩ（Large scale integration:大規模集積
回路）などプロセスの再現性やウェハ面内の均一性の影
響による個体差によっても変化してしまう。
たような一般的なパルス幅制御装置の回路を構成する部
品の特性は、温度や電源電圧によって変化するほか、部
品の個体差、例えば、ＩＣ（Integrated circuit: 集積
回路）やＬＳＩ（Large scale integration:大規模集積
回路）などプロセスの再現性やウェハ面内の均一性の影
響による個体差によっても変化してしまう。
【０００５】即ち、このような回路部品を用いてパルス
幅制御装置を構成した場合、パルス幅調整装置３０の調
整端子から入力されるＤＣ電流値やＤＣ電圧値あるいは
同端子に接続される抵抗値等を一定に保持したとして
も、例えば、図１６の矢印Ａ及びＢに示すように、上述
したようなパルス幅制御時の環境状態（条件１，２）に
よって、出力されるデータ信号のパルス幅は変化してし
まい、精密な制御ができないという課題がある。
幅制御装置を構成した場合、パルス幅調整装置３０の調
整端子から入力されるＤＣ電流値やＤＣ電圧値あるいは
同端子に接続される抵抗値等を一定に保持したとして
も、例えば、図１６の矢印Ａ及びＢに示すように、上述
したようなパルス幅制御時の環境状態（条件１，２）に
よって、出力されるデータ信号のパルス幅は変化してし
まい、精密な制御ができないという課題がある。
【０００６】また、図１７に示すように、パルス幅調整
装置３０と、このパルス幅調整装置３０の後段に電気信
号を光信号に変換する電気／光変換部（Ｅ／Ｏ変換部）
３２とをそなえたパルス幅制御装置において、パルス幅
調整装置３０から取り出された出力を、比較器３１にお
いて所定の基準値と比較し、その比較結果に基づいてパ
ルス幅調整装置３０でのパルス幅調整を行なうことによ
り、パルス幅を安定化することも考えられる。
装置３０と、このパルス幅調整装置３０の後段に電気信
号を光信号に変換する電気／光変換部（Ｅ／Ｏ変換部）
３２とをそなえたパルス幅制御装置において、パルス幅
調整装置３０から取り出された出力を、比較器３１にお
いて所定の基準値と比較し、その比較結果に基づいてパ
ルス幅調整装置３０でのパルス幅調整を行なうことによ
り、パルス幅を安定化することも考えられる。
【０００７】しかしながら、このような回路構成では、
データ信号が連続的に入力されている場合においてはパ
ルス幅を常に一定に保つことができるが、データ信号が
バースト的な場合（例えば、ＣＡＴＶでの光加入者に対
する通信等）においては、断続的にデータ信号が入力さ
れるため、即ち、データ信号が一定期間途切れた状態か
ら入力された場合における状態に差が生じるため、パル
ス幅を安定に動作することができないという課題があ
る。
データ信号が連続的に入力されている場合においてはパ
ルス幅を常に一定に保つことができるが、データ信号が
バースト的な場合（例えば、ＣＡＴＶでの光加入者に対
する通信等）においては、断続的にデータ信号が入力さ
れるため、即ち、データ信号が一定期間途切れた状態か
ら入力された場合における状態に差が生じるため、パル
ス幅を安定に動作することができないという課題があ
る。
【０００８】本発明は、このような課題に鑑み創案され
たもので、パルス幅調整時の環境状態やデータの有無に
影響されることなく、精密に制御できるようにしたパル
ス幅制御装置を提供することを目的とする。
たもので、パルス幅調整時の環境状態やデータの有無に
影響されることなく、精密に制御できるようにしたパル
ス幅制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は第１パルス幅調整
部、２は第２パルス幅調整部、３はパルス幅測定部、４
は目標パルス幅設定部、５は制御部である。ここで、第
１パルス幅調整部１は、主パルス信号を受けてこの主パ
ルス信号のパルス幅を調整するものであり、第２パルス
幅調整部２は、参照パルス信号を受けてこの参照パルス
信号のパルス幅を調整するものである。
ック図で、この図１において、１は第１パルス幅調整
部、２は第２パルス幅調整部、３はパルス幅測定部、４
は目標パルス幅設定部、５は制御部である。ここで、第
１パルス幅調整部１は、主パルス信号を受けてこの主パ
ルス信号のパルス幅を調整するものであり、第２パルス
幅調整部２は、参照パルス信号を受けてこの参照パルス
信号のパルス幅を調整するものである。
【００１０】また、パルス幅測定部３は、第２パルス幅
調整部２の出力を受けて、第２パルス幅調整部２で調整
された参照パルス信号のパルス幅を測定するものであ
り、目標パルス幅設定部４は、第１パルス幅調整部１で
調整すべき目標パルス幅を設定するものである。さら
に、制御部５は、パルス幅測定部３で測定された参照パ
ルス信号のパルス幅情報と目標パルス幅設定部４で設定
された目標パルス幅情報とに基づいて、第１パルス幅調
整部１で主パルス信号のパルス幅を調整するための制御
信号を第１パルス幅調整部１へ出力するものである（請
求項１）。
調整部２の出力を受けて、第２パルス幅調整部２で調整
された参照パルス信号のパルス幅を測定するものであ
り、目標パルス幅設定部４は、第１パルス幅調整部１で
調整すべき目標パルス幅を設定するものである。さら
に、制御部５は、パルス幅測定部３で測定された参照パ
ルス信号のパルス幅情報と目標パルス幅設定部４で設定
された目標パルス幅情報とに基づいて、第１パルス幅調
整部１で主パルス信号のパルス幅を調整するための制御
信号を第１パルス幅調整部１へ出力するものである（請
求項１）。
【００１１】例えば、上述の主パルス信号をデータ信号
とし、上述の参照パルス信号をクロック信号とすること
ができる（請求項３）。また、上述の第２パルス幅調整
部２は、後述する制御部５からの制御信号をフィードバ
ック信号として受けることにより、参照パルス信号のパ
ルス幅を調整することもできる（請求項５）。
とし、上述の参照パルス信号をクロック信号とすること
ができる（請求項３）。また、上述の第２パルス幅調整
部２は、後述する制御部５からの制御信号をフィードバ
ック信号として受けることにより、参照パルス信号のパ
ルス幅を調整することもできる（請求項５）。
【００１２】図２は本発明の原理ブロック図で、この図
２において、４は目標パルス幅設定部、５は制御部、６
は第１パルス幅調整部、７は第１電気／光変換部、８は
第２パルス幅調整部、９はパルス幅測定部である。な
お、既述の符号は、同一あるいはほぼ同一のものを示し
ているので詳細な説明は省略する。ここで、第１パルス
幅調整部６は、主パルス電気信号を受けてこの主パルス
電気信号のパルス幅を調整するものであり、第１電気／
光変換部７は、第１パルス幅調整部６でパルス幅調整さ
れた主パルス電気信号の情報を光信号に変換するもので
ある。
２において、４は目標パルス幅設定部、５は制御部、６
は第１パルス幅調整部、７は第１電気／光変換部、８は
第２パルス幅調整部、９はパルス幅測定部である。な
お、既述の符号は、同一あるいはほぼ同一のものを示し
ているので詳細な説明は省略する。ここで、第１パルス
幅調整部６は、主パルス電気信号を受けてこの主パルス
電気信号のパルス幅を調整するものであり、第１電気／
光変換部７は、第１パルス幅調整部６でパルス幅調整さ
れた主パルス電気信号の情報を光信号に変換するもので
ある。
【００１３】さらに、第２パルス幅調整部８は、参照パ
ルス電気信号を受けてこの参照パルス電気信号のパルス
幅を調整するものであり、パルス幅測定部９は、第２パ
ルス幅調整部８の出力を受けて、第２パルス幅調整部８
で調整された参照パルス電気信号のパルス幅を測定する
ものである（請求項２）。例えば、上述の主パルス電気
信号を送信データ信号とし、上述の参照パルス電気信号
をクロック信号とすることができる（請求項４）。
ルス電気信号を受けてこの参照パルス電気信号のパルス
幅を調整するものであり、パルス幅測定部９は、第２パ
ルス幅調整部８の出力を受けて、第２パルス幅調整部８
で調整された参照パルス電気信号のパルス幅を測定する
ものである（請求項２）。例えば、上述の主パルス電気
信号を送信データ信号とし、上述の参照パルス電気信号
をクロック信号とすることができる（請求項４）。
【００１４】また、上述の第２パルス幅調整部８は、後
述する制御部５からの制御信号をフィードバック信号と
して受けることにより、参照パルス電気信号のパルス幅
を調整することもできる（請求項６）。さらに、図１に
示す第１パルス幅調整部１及び第２パルス幅調整部２
は、それぞれ、共に同じ回路か又はほぼ同じ回路で構成
されることが好ましく、同様に、図２に示す第１パルス
幅調整部６及び第２パルス幅調整部８も、それぞれ、共
に同じ回路か又はほぼ同じ回路で構成されることが好ま
しい（請求項７）。このようにした場合は、第１パルス
幅調整部１及び第２パルス幅調整部２、第１パルス幅調
整部６及び第２パルス幅調整部８は、それぞれ、共に同
じ半導体基板上に配置されることが好ましい（請求項
８）。
述する制御部５からの制御信号をフィードバック信号と
して受けることにより、参照パルス電気信号のパルス幅
を調整することもできる（請求項６）。さらに、図１に
示す第１パルス幅調整部１及び第２パルス幅調整部２
は、それぞれ、共に同じ回路か又はほぼ同じ回路で構成
されることが好ましく、同様に、図２に示す第１パルス
幅調整部６及び第２パルス幅調整部８も、それぞれ、共
に同じ回路か又はほぼ同じ回路で構成されることが好ま
しい（請求項７）。このようにした場合は、第１パルス
幅調整部１及び第２パルス幅調整部２、第１パルス幅調
整部６及び第２パルス幅調整部８は、それぞれ、共に同
じ半導体基板上に配置されることが好ましい（請求項
８）。
【００１５】また、この第２パルス幅調整部２，８の出
力段をＣＭＯＳ論理回路として構成することもでき、こ
の場合は、上述のパルス幅測定部３，９に低域フィルタ
をそなえるように構成できる（請求項９，１０）。さら
に、上述の目標パルス幅設定部４は、目標パルス幅に相
当する電圧を発生する電源回路をそなえて構成すること
ができ（請求項１１）、この場合、電源回路は定電圧源
と定電圧源の電圧を目標パルス幅に相当する抵抗分圧す
る分圧回路とをそなえて構成することができ（請求項１
２）、さらに、この分圧回路は可変抵抗又はサーミスタ
で構成することができる（請求項１３）。
力段をＣＭＯＳ論理回路として構成することもでき、こ
の場合は、上述のパルス幅測定部３，９に低域フィルタ
をそなえるように構成できる（請求項９，１０）。さら
に、上述の目標パルス幅設定部４は、目標パルス幅に相
当する電圧を発生する電源回路をそなえて構成すること
ができ（請求項１１）、この場合、電源回路は定電圧源
と定電圧源の電圧を目標パルス幅に相当する抵抗分圧す
る分圧回路とをそなえて構成することができ（請求項１
２）、さらに、この分圧回路は可変抵抗又はサーミスタ
で構成することができる（請求項１３）。
【００１６】また、上述の制御部５は、パルス幅測定部
３又は９の出力情報と目標パルス幅設定部４で設定され
た目標パルス幅情報との差情報を制御信号として出力す
る比較回路をそなえて構成することでき（請求項１
４）、この場合、比較回路はその差情報を求める差動増
幅回路として構成することができる（請求項１５）。さ
らに、上述の第２パルス幅調整部２へ入力される参照パ
ルス信号を分周する分周回路を設けてもよく（請求項１
６）、同様に、上述の第２パルス幅調整部８へ入力され
る参照パルス電気信号を分周する分周回路を設けてもよ
い（請求項１７）。
３又は９の出力情報と目標パルス幅設定部４で設定され
た目標パルス幅情報との差情報を制御信号として出力す
る比較回路をそなえて構成することでき（請求項１
４）、この場合、比較回路はその差情報を求める差動増
幅回路として構成することができる（請求項１５）。さ
らに、上述の第２パルス幅調整部２へ入力される参照パ
ルス信号を分周する分周回路を設けてもよく（請求項１
６）、同様に、上述の第２パルス幅調整部８へ入力され
る参照パルス電気信号を分周する分周回路を設けてもよ
い（請求項１７）。
【００１７】また、この第２パルス幅調整部８とパルス
幅測定部９との間に、第２パルス幅調整部８の出力情報
（電気信号）を光信号に変換する第２電気／光変換部
と、その第２電気／光変換部からの光信号を電気信号に
変換する光／電気変換部とを介装してもよい（請求項１
８）。さらに、上述の第１電気／光変換部７は、発光素
子と発光素子を駆動する発光素子駆動部とで構成するこ
とができ（請求項１９）、この場合、発光素子は半導体
レーザで構成できる（請求項２０）。
幅測定部９との間に、第２パルス幅調整部８の出力情報
（電気信号）を光信号に変換する第２電気／光変換部
と、その第２電気／光変換部からの光信号を電気信号に
変換する光／電気変換部とを介装してもよい（請求項１
８）。さらに、上述の第１電気／光変換部７は、発光素
子と発光素子を駆動する発光素子駆動部とで構成するこ
とができ（請求項１９）、この場合、発光素子は半導体
レーザで構成できる（請求項２０）。
【００１８】また、上述の第２電気／光変換部も、発光
素子と発光素子を駆動する発光素子駆動部とで構成する
ことができ（請求項２１）、この場合も同様に、発光素
子は半導体レーザで構成できる（請求項２２）。さら
に、上述の光／電気変換部を、受光素子と受光素子を増
幅する増幅器とで構成することができ（請求項２３）、
この場合、受光素子はフォトダイオードで構成できる
（請求項２４）。
素子と発光素子を駆動する発光素子駆動部とで構成する
ことができ（請求項２１）、この場合も同様に、発光素
子は半導体レーザで構成できる（請求項２２）。さら
に、上述の光／電気変換部を、受光素子と受光素子を増
幅する増幅器とで構成することができ（請求項２３）、
この場合、受光素子はフォトダイオードで構成できる
（請求項２４）。
【００１９】次に、図３も本発明の原理ブロック図で、
この図３において、４は目標パルス幅設定部、５は制御
部、１０は選択スイッチ、１１はパルス幅調整部、１２
はパルス幅出力部、１３はパルス幅測定部、１４は記憶
部である。なお、既述の符号は、同一あるいはほぼ同一
のものを示しているので詳細な説明は省略する。ここ
で、選択スイッチ１０は、主パルス信号及び参照パルス
信号のうちの一方を選択的に出力するものであり、パル
ス幅調整部１１は、選択スイッチ１０から選択的に出力
される主パルス信号及び参照パルス信号のうちの一方を
受けて、この一方のパルス信号のパルス幅を調整するも
のである。
この図３において、４は目標パルス幅設定部、５は制御
部、１０は選択スイッチ、１１はパルス幅調整部、１２
はパルス幅出力部、１３はパルス幅測定部、１４は記憶
部である。なお、既述の符号は、同一あるいはほぼ同一
のものを示しているので詳細な説明は省略する。ここ
で、選択スイッチ１０は、主パルス信号及び参照パルス
信号のうちの一方を選択的に出力するものであり、パル
ス幅調整部１１は、選択スイッチ１０から選択的に出力
される主パルス信号及び参照パルス信号のうちの一方を
受けて、この一方のパルス信号のパルス幅を調整するも
のである。
【００２０】さらに、パルス幅出力部１２は、パルス幅
調整部１１の出力を外部へ取り出しうるものであり、パ
ルス幅測定部１３は、パルス幅調整部１１の出力を受け
て、パルス幅調整部１１で調整されたパルス信号のパル
ス幅を測定するものであり、記憶部１４は、制御部５か
らの制御信号を記憶し、この記憶している制御信号をパ
ルス幅調整部１１へ出力しうるものである（請求項２
５）。
調整部１１の出力を外部へ取り出しうるものであり、パ
ルス幅測定部１３は、パルス幅調整部１１の出力を受け
て、パルス幅調整部１１で調整されたパルス信号のパル
ス幅を測定するものであり、記憶部１４は、制御部５か
らの制御信号を記憶し、この記憶している制御信号をパ
ルス幅調整部１１へ出力しうるものである（請求項２
５）。
【００２１】例えば、上述の主パルス信号をデータ信号
とし、上述の参照パルス幅信号をクロック信号とするこ
とができる（請求項２７）。図４も本発明の原理ブロッ
ク図で、この図４において、４は目標パルス幅設定部、
５は制御部、１４は記憶部、１５は選択スイッチ、１６
はパルス幅調整部、１７は電気／光変換部、１８は光／
電気変換部、１９はパルス幅測定部である。なお、既述
の符号は、同一あるいはほぼ同一のものを示しているの
で詳細な説明は省略する。
とし、上述の参照パルス幅信号をクロック信号とするこ
とができる（請求項２７）。図４も本発明の原理ブロッ
ク図で、この図４において、４は目標パルス幅設定部、
５は制御部、１４は記憶部、１５は選択スイッチ、１６
はパルス幅調整部、１７は電気／光変換部、１８は光／
電気変換部、１９はパルス幅測定部である。なお、既述
の符号は、同一あるいはほぼ同一のものを示しているの
で詳細な説明は省略する。
【００２２】ここで、選択スイッチ１５は、主パルス電
気信号及び参照パルス電気信号のうちの一方を選択的に
出力するものであり、パルス幅調整部１６は、選択スイ
ッチ１５から選択的に出力される上記の主パルス電気信
号及び参照パルス電気信号のうちの一方を受けて、この
一方のパルス電気信号のパルス幅を調整するものであ
る。
気信号及び参照パルス電気信号のうちの一方を選択的に
出力するものであり、パルス幅調整部１６は、選択スイ
ッチ１５から選択的に出力される上記の主パルス電気信
号及び参照パルス電気信号のうちの一方を受けて、この
一方のパルス電気信号のパルス幅を調整するものであ
る。
【００２３】さらに、電気／光変換部１７は、パルス幅
調整部１６でパルス幅調整されたパルス電気信号の情報
を光信号に変換してパルス幅調整部１６の出力を光信号
として外部へ取り出しうるものである。また、光／電気
変換部１８は、電気／光変換部１７からの光信号を電気
信号に変換するものであり、パルス幅測定部１９は、光
／電気変換部１８からの出力を受けて、パルス幅調整部
１６で調整されたパルス電気信号のパルス幅を測定する
ものである（請求項２６）。
調整部１６でパルス幅調整されたパルス電気信号の情報
を光信号に変換してパルス幅調整部１６の出力を光信号
として外部へ取り出しうるものである。また、光／電気
変換部１８は、電気／光変換部１７からの光信号を電気
信号に変換するものであり、パルス幅測定部１９は、光
／電気変換部１８からの出力を受けて、パルス幅調整部
１６で調整されたパルス電気信号のパルス幅を測定する
ものである（請求項２６）。
【００２４】例えば、上述の主パルス電気信号を送信デ
ータ信号とし、上述の参照パルス電気信号をクロック信
号とすることができる（請求項２８）。さらに、上述の
パルス幅調整部１１，１６の出力段をＣＭＯＳ論理回路
として構成することができ、この場合は、上述のパルス
幅測定部１３，１９に低域フィルタをそなえるように構
成できる（請求項２９，３０）。
ータ信号とし、上述の参照パルス電気信号をクロック信
号とすることができる（請求項２８）。さらに、上述の
パルス幅調整部１１，１６の出力段をＣＭＯＳ論理回路
として構成することができ、この場合は、上述のパルス
幅測定部１３，１９に低域フィルタをそなえるように構
成できる（請求項２９，３０）。
【００２５】また、上述の目標パルス幅設定部４は、目
標パルス幅に相当する電圧を発生する電源回路をそなえ
て構成することができ（請求項３１）、この場合、電源
回路は定電圧源と定電圧源の電圧を目標パルス幅に相当
する抵抗分圧する分圧回路とをそなえて構成することが
でき（請求項３２）、さらに、この分圧回路は可変抵抗
又はサーミスタで構成することができる（請求項３
３）。
標パルス幅に相当する電圧を発生する電源回路をそなえ
て構成することができ（請求項３１）、この場合、電源
回路は定電圧源と定電圧源の電圧を目標パルス幅に相当
する抵抗分圧する分圧回路とをそなえて構成することが
でき（請求項３２）、さらに、この分圧回路は可変抵抗
又はサーミスタで構成することができる（請求項３
３）。
【００２６】さらに、上述の制御部５は、パルス幅測定
部１３又は１９の出力情報と目標パルス幅設定部４で設
定された目標パルス幅情報との差情報を制御信号として
出力する比較回路をそなえて構成することができ（請求
項３４）、この場合、比較回路はパルス幅測定部１３又
は１９の出力情報と目標パルス幅設定部４で設定された
目標パルス幅情報との差情報を求める差動増幅回路とし
て構成することができる（請求項３５）。
部１３又は１９の出力情報と目標パルス幅設定部４で設
定された目標パルス幅情報との差情報を制御信号として
出力する比較回路をそなえて構成することができ（請求
項３４）、この場合、比較回路はパルス幅測定部１３又
は１９の出力情報と目標パルス幅設定部４で設定された
目標パルス幅情報との差情報を求める差動増幅回路とし
て構成することができる（請求項３５）。
【００２７】また、上述のパルス幅調整部１１へ入力さ
れる参照パルス信号を分周する分周回路を設けてもよく
（請求項３６）、同様に、上述のパルス幅調整部１６へ
入力される参照パルス幅電気信号を分周する分周回路を
設けてもよい（請求項３７）。さらに、上述の電気／光
変換部１７は、発光素子と発光素子を駆動する発光素子
駆動部とで構成することができ（請求項３８）、この場
合、発光素子は半導体レーザで構成できる（請求項３
９）。また、上述の光／電気変換部１８を、受光素子と
受光素子を増幅する増幅器とで構成することができ（請
求項４０）、この場合、受光素子はフォトダイオードで
構成できる（請求項４１）。
れる参照パルス信号を分周する分周回路を設けてもよく
（請求項３６）、同様に、上述のパルス幅調整部１６へ
入力される参照パルス幅電気信号を分周する分周回路を
設けてもよい（請求項３７）。さらに、上述の電気／光
変換部１７は、発光素子と発光素子を駆動する発光素子
駆動部とで構成することができ（請求項３８）、この場
合、発光素子は半導体レーザで構成できる（請求項３
９）。また、上述の光／電気変換部１８を、受光素子と
受光素子を増幅する増幅器とで構成することができ（請
求項４０）、この場合、受光素子はフォトダイオードで
構成できる（請求項４１）。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （ａ）第１実施形態の説明 図５は本発明の第１実施形態におけるパルス幅制御装置
の構成を示すブロック図で、この図５に示すパルス幅制
御装置６０は、例えば、光通信や光ディスク書込用とし
て使用されるもので、目標パルス幅設定部４，比較装置
５ａ，第１パルス幅調整部６，第１電気／光変換部７，
第２パルス幅調整部８，パルス幅測定部９及び分周回路
２０をそなえて構成されている。
施の形態を説明する。 （ａ）第１実施形態の説明 図５は本発明の第１実施形態におけるパルス幅制御装置
の構成を示すブロック図で、この図５に示すパルス幅制
御装置６０は、例えば、光通信や光ディスク書込用とし
て使用されるもので、目標パルス幅設定部４，比較装置
５ａ，第１パルス幅調整部６，第１電気／光変換部７，
第２パルス幅調整部８，パルス幅測定部９及び分周回路
２０をそなえて構成されている。
【００２９】ここで、第１パルス幅調整部６は、主パル
ス電気信号としての送信データ信号（以下、単にデータ
信号ということがある）を受けてこのデータ信号のパル
ス幅を調整するもので、入力されるデータ信号のパルス
幅（図５の矢印Ａ参照）は、調整端子より入力される比
較装置５ａからの制御信号を用いて調整されるようにな
っている（図５の矢印Ｂ参照）。なお、第１パルス幅調
整部６の回路構成は、例えば図７に示すようになってい
るが、この図７に示す回路についての説明は後述する。
ス電気信号としての送信データ信号（以下、単にデータ
信号ということがある）を受けてこのデータ信号のパル
ス幅を調整するもので、入力されるデータ信号のパルス
幅（図５の矢印Ａ参照）は、調整端子より入力される比
較装置５ａからの制御信号を用いて調整されるようにな
っている（図５の矢印Ｂ参照）。なお、第１パルス幅調
整部６の回路構成は、例えば図７に示すようになってい
るが、この図７に示す回路についての説明は後述する。
【００３０】また、第１電気／光変換部７は、第１パル
ス幅調整部６でパルス幅調整されたデータ信号（電気信
号）の情報を光信号に変換するもので、レーザダイオー
ド駆動回路（ＬＤ駆動回路；発光素子駆動部）７０及び
発光素子としてのレーザダイオード（ＬＤ）７１をそな
えて構成されている。ここで、ＬＤ駆動回路７０は、Ｌ
Ｄ７１を駆動するものであり、ＬＤ７１は、ＬＤ駆動回
路７０からの駆動電圧により光信号を生成し、発生させ
るもので、例えば半導体レーザとして構成されている。
そして、ＬＤ７１からデータ光出力が得られるようにな
っている。
ス幅調整部６でパルス幅調整されたデータ信号（電気信
号）の情報を光信号に変換するもので、レーザダイオー
ド駆動回路（ＬＤ駆動回路；発光素子駆動部）７０及び
発光素子としてのレーザダイオード（ＬＤ）７１をそな
えて構成されている。ここで、ＬＤ駆動回路７０は、Ｌ
Ｄ７１を駆動するものであり、ＬＤ７１は、ＬＤ駆動回
路７０からの駆動電圧により光信号を生成し、発生させ
るもので、例えば半導体レーザとして構成されている。
そして、ＬＤ７１からデータ光出力が得られるようにな
っている。
【００３１】なお、このＬＤ７１より出力される光パル
スのパルス幅は、上述の第１パルス幅調整部６からの電
流パルスのパルス幅に比べて小さくなる特性をもってい
るため、第１パルス幅調整部６では、予め電気パルスの
パルス幅を広くとるようにしている。また、分周回路２
０は、データ・フリップフロップ回路（Ｄ−ＦＦ）を用
いて参照パルス電気信号としてのクロック信号を分周し
（例えば２分周し）、この分周クロック信号を第２パル
ス幅調整部８へ出力するもので、具体的には、上述のパ
ルス幅制御装置６０に入力されるデータ信号のタイミン
グをとるクロック信号（図５の矢印Ｃ参照）を用い、こ
れを分周回路２０にて分周して、第２パルス幅調整部８
へ出力するようになっている（図５の矢印Ｄ参照）。
スのパルス幅は、上述の第１パルス幅調整部６からの電
流パルスのパルス幅に比べて小さくなる特性をもってい
るため、第１パルス幅調整部６では、予め電気パルスの
パルス幅を広くとるようにしている。また、分周回路２
０は、データ・フリップフロップ回路（Ｄ−ＦＦ）を用
いて参照パルス電気信号としてのクロック信号を分周し
（例えば２分周し）、この分周クロック信号を第２パル
ス幅調整部８へ出力するもので、具体的には、上述のパ
ルス幅制御装置６０に入力されるデータ信号のタイミン
グをとるクロック信号（図５の矢印Ｃ参照）を用い、こ
れを分周回路２０にて分周して、第２パルス幅調整部８
へ出力するようになっている（図５の矢印Ｄ参照）。
【００３２】さらに、例えば、データ信号としてＮＲＺ
（Non-Return-to-Zero) 信号を扱うこともできるが、こ
の場合においては、データ信号とクロック信号とのパル
ス幅が異なるため、分周回路２０を用いることにより、
クロック信号を分周してデータ信号のパルス幅と同じパ
ルス幅にすることができるようになっている。そして、
この場合、第１パルス幅調整部６と第２パルス幅調整部
８の相似性が高いほど、きわめて精密な制御ができるよ
うになっている。
（Non-Return-to-Zero) 信号を扱うこともできるが、こ
の場合においては、データ信号とクロック信号とのパル
ス幅が異なるため、分周回路２０を用いることにより、
クロック信号を分周してデータ信号のパルス幅と同じパ
ルス幅にすることができるようになっている。そして、
この場合、第１パルス幅調整部６と第２パルス幅調整部
８の相似性が高いほど、きわめて精密な制御ができるよ
うになっている。
【００３３】なお、分周回路２０を使用しない場合で
も、データ信号としてＮＲＺ信号を扱うことができる
が、この場合、データ信号とクロック信号のパルス幅が
異なるため、第１パルス幅調整部６においては、比較装
置５ａからの制御信号を受けたとき、制御係数を用いて
データ信号の換算を行ない、パルス幅を制御するように
することが望ましい。また、この場合は、２つのパルス
幅調整部（第１パルス幅調整部６及び第２パルス幅調整
部８）からの出力データのパルス幅変動の傾向が既知で
ある場合に有効とされている。
も、データ信号としてＮＲＺ信号を扱うことができる
が、この場合、データ信号とクロック信号のパルス幅が
異なるため、第１パルス幅調整部６においては、比較装
置５ａからの制御信号を受けたとき、制御係数を用いて
データ信号の換算を行ない、パルス幅を制御するように
することが望ましい。また、この場合は、２つのパルス
幅調整部（第１パルス幅調整部６及び第２パルス幅調整
部８）からの出力データのパルス幅変動の傾向が既知で
ある場合に有効とされている。
【００３４】また、第２パルス幅調整部８は、クロック
信号を受けてこのクロック信号のパルス幅を調整するも
ので、後述する比較装置５からの制御信号をフィードバ
ック信号として受け取ることにより、クロック信号のパ
ルス幅を調整するようになっている（図５の矢印Ｅ参
照）。なお、この第２パルス幅調整部８の回路構成も、
上述した第１パルス幅調整部６と同様に、図７に示すよ
うな構成となっているため、その説明についても後述す
る。
信号を受けてこのクロック信号のパルス幅を調整するも
ので、後述する比較装置５からの制御信号をフィードバ
ック信号として受け取ることにより、クロック信号のパ
ルス幅を調整するようになっている（図５の矢印Ｅ参
照）。なお、この第２パルス幅調整部８の回路構成も、
上述した第１パルス幅調整部６と同様に、図７に示すよ
うな構成となっているため、その説明についても後述す
る。
【００３５】さらに、第２パルス幅調整部８の出力段に
は、図６に示すように、ＣＭＯＳ（Complementry MOS)
論理回路（インバータ）８０が設けられており、出力さ
れる信号のＨ（High）/ Ｌ（ Low）レベルは、それぞれ
Ｖｄ（電源電圧）／０（接地）となる（図６の矢印Ｂ参
照）。また、上述の第１パルス幅調整部６及び第２パル
ス幅調整部８は、前記したように、これらの回路構成の
相似性が高いほど精密な制御が行なえるので、このた
め、共に同じ回路か、又はほぼ同じ回路で構成される。
即ち、第１パルス幅調整部６及び第２パルス幅調整部８
は、共に同じ半導体基板上に配置されている。
は、図６に示すように、ＣＭＯＳ（Complementry MOS)
論理回路（インバータ）８０が設けられており、出力さ
れる信号のＨ（High）/ Ｌ（ Low）レベルは、それぞれ
Ｖｄ（電源電圧）／０（接地）となる（図６の矢印Ｂ参
照）。また、上述の第１パルス幅調整部６及び第２パル
ス幅調整部８は、前記したように、これらの回路構成の
相似性が高いほど精密な制御が行なえるので、このた
め、共に同じ回路か、又はほぼ同じ回路で構成される。
即ち、第１パルス幅調整部６及び第２パルス幅調整部８
は、共に同じ半導体基板上に配置されている。
【００３６】具体的には、この第１パルス幅調整部６及
び第２パルス幅調整部８は、全く同一の回路が望ましい
ので、ＩＣ化を行なって同一の半導体基板上に同一のレ
イアウト、又は幾何学的に対称なレイアウト（第１パル
ス幅調整部６と第２パルス幅調整部８との共通化）にし
ており、これにより、電源及び接地等からの配線におけ
る一時的な電源電圧の変動によるパルス幅の変動を低減
することができるようになっている。
び第２パルス幅調整部８は、全く同一の回路が望ましい
ので、ＩＣ化を行なって同一の半導体基板上に同一のレ
イアウト、又は幾何学的に対称なレイアウト（第１パル
ス幅調整部６と第２パルス幅調整部８との共通化）にし
ており、これにより、電源及び接地等からの配線におけ
る一時的な電源電圧の変動によるパルス幅の変動を低減
することができるようになっている。
【００３７】ここで、上述の第１パルス幅調整部６及び
第２パルス幅調整部８は、それぞれ、例えば図７に示す
ように（特開平６−２９１６２６号公報参照）、Ｐチャ
ネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ
という）ＴＲ１，ＴＲ３，ＴＲ５，ＴＲ８と、Ｎチャン
ネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタ
という）ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ７，ＴＲ９と、
インバータ２０１，２０２と、オペアンプ２０３と、抵
抗Ｒ１０１，Ｒ１０２とから構成され、或るパルス幅を
もつ信号（Ｖｉｎ）が入力されると（図７の矢印Ａ参
照）、調整端子（図７のＢ参照）から入力される電圧
（Ｖｐ）に基づいてそのパルス幅が調整され、目標とす
るパルス幅をもつ出力信号（Ｖｏｕｔ）が出力されるよ
うになっている（図７の矢印Ｃ参照）。即ち、第１パル
ス幅調整部６及び第２パルス幅調整部８は、少なくとも
その出力段に、上記のようなＣＭＯＳ論理回路８０をそ
なえて構成されていることになる。
第２パルス幅調整部８は、それぞれ、例えば図７に示す
ように（特開平６−２９１６２６号公報参照）、Ｐチャ
ネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ
という）ＴＲ１，ＴＲ３，ＴＲ５，ＴＲ８と、Ｎチャン
ネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタ
という）ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ７，ＴＲ９と、
インバータ２０１，２０２と、オペアンプ２０３と、抵
抗Ｒ１０１，Ｒ１０２とから構成され、或るパルス幅を
もつ信号（Ｖｉｎ）が入力されると（図７の矢印Ａ参
照）、調整端子（図７のＢ参照）から入力される電圧
（Ｖｐ）に基づいてそのパルス幅が調整され、目標とす
るパルス幅をもつ出力信号（Ｖｏｕｔ）が出力されるよ
うになっている（図７の矢印Ｃ参照）。即ち、第１パル
ス幅調整部６及び第２パルス幅調整部８は、少なくとも
その出力段に、上記のようなＣＭＯＳ論理回路８０をそ
なえて構成されていることになる。
【００３８】そして、上記のような動作を実現するため
に、第１パルス幅調整部６及び第２パルス幅調整部８の
各回路構成は次のようになっている。即ち、外部からの
入力信号は、ＰＭＯＳトランジスタＴＲ１及びＮＭＯＳ
トランジスタＴＲ４のゲートに入力されるようになって
おり、ＰＭＯＳトランジスタＴＲ１のソース−ドレイン
・ラインとＮＭＯＳトランジスタＴＲ２のソース−ドレ
イン・ラインとが直列的に接続され、ＰＭＯＳトランジ
スタＴＲ１のソース側が電源電圧に接続されるととも
に、ＮＭＯＳトランジスタＴＲ２のソース側が接地され
ている。
に、第１パルス幅調整部６及び第２パルス幅調整部８の
各回路構成は次のようになっている。即ち、外部からの
入力信号は、ＰＭＯＳトランジスタＴＲ１及びＮＭＯＳ
トランジスタＴＲ４のゲートに入力されるようになって
おり、ＰＭＯＳトランジスタＴＲ１のソース−ドレイン
・ラインとＮＭＯＳトランジスタＴＲ２のソース−ドレ
イン・ラインとが直列的に接続され、ＰＭＯＳトランジ
スタＴＲ１のソース側が電源電圧に接続されるととも
に、ＮＭＯＳトランジスタＴＲ２のソース側が接地され
ている。
【００３９】また、ＰＭＯＳトランジスタＴＲ３のドレ
イン−ソース・ラインとＮＭＯＳトランジスタＴＲ４の
ドレイン−ソース・ラインとが直列的に接続され、ＰＭ
ＯＳトランジスタＴＲ３のソース側が電源電圧に接続さ
れるとともに、ＮＭＯＳトランジスタＴＲ４のソース側
が接地されている。さらに、ＰＭＯＳトランジスタＴＲ
５のソース−ドレイン・ラインとＮＭＯＳトランジスタ
ＴＲ６のドレイン−ソース・ラインとが直列的に接続さ
れ、ＰＭＯＳトランジスタＴＲ５のソース側が電源電圧
に接続されるとともに、ＮＭＯＳトランジスタＴＲ６の
ソース側が接地されており、ＰＭＯＳトランジスタＴＲ
５のゲートとＰＭＯＳトランジスタＴＲ１のドレインが
接続され、ＮＭＯＳトランジスタＴＲ６のゲートとＮＭ
ＯＳトランジスタＴＲ４のドレインが接続されている。
イン−ソース・ラインとＮＭＯＳトランジスタＴＲ４の
ドレイン−ソース・ラインとが直列的に接続され、ＰＭ
ＯＳトランジスタＴＲ３のソース側が電源電圧に接続さ
れるとともに、ＮＭＯＳトランジスタＴＲ４のソース側
が接地されている。さらに、ＰＭＯＳトランジスタＴＲ
５のソース−ドレイン・ラインとＮＭＯＳトランジスタ
ＴＲ６のドレイン−ソース・ラインとが直列的に接続さ
れ、ＰＭＯＳトランジスタＴＲ５のソース側が電源電圧
に接続されるとともに、ＮＭＯＳトランジスタＴＲ６の
ソース側が接地されており、ＰＭＯＳトランジスタＴＲ
５のゲートとＰＭＯＳトランジスタＴＲ１のドレインが
接続され、ＮＭＯＳトランジスタＴＲ６のゲートとＮＭ
ＯＳトランジスタＴＲ４のドレインが接続されている。
【００４０】また、インバータ２０１，２０２は、とも
に電源電圧に接続されるとともに、接地されており、Ｐ
ＭＯＳトランジスタＴＲ５のドレインとＮＭＯＳトラン
ジスタＴＲ６のドレインとの接続点とインバータ２０１
の入力側が接続されるとともに、インバータ２０１の出
力側とインバータ２０２の入力側が接続され、インバー
タ２０２からの出力が外部へ出力される信号（Ｖｏｕ
ｔ）となる。
に電源電圧に接続されるとともに、接地されており、Ｐ
ＭＯＳトランジスタＴＲ５のドレインとＮＭＯＳトラン
ジスタＴＲ６のドレインとの接続点とインバータ２０１
の入力側が接続されるとともに、インバータ２０１の出
力側とインバータ２０２の入力側が接続され、インバー
タ２０２からの出力が外部へ出力される信号（Ｖｏｕ
ｔ）となる。
【００４１】さらに、抵抗Ｒ１０１とＮＭＯＳトランジ
スタＴＲ７のドレイン−ソース・ラインとが直列的に接
続され、抵抗Ｒ１０１のＮＭＯＳトランジスタＴＲ７と
接続されてないもう一方が電源電圧に接続されるととも
に、ＮＭＯＳトランジスタＴＲ７のソース側が接地され
ている。また、ＮＭＯＳトランジスタＴＲ７のゲートと
ドレインとが接続され、ＮＭＯＳトランジスタＴＲ７の
ゲートは、ＮＭＯＳトランジスタＴＲ２のゲートと接続
されており、このＮＭＯＳトランジスタＴＲ７とＮＭＯ
ＳトランジスタＴＲ２とでカレントミラー回路が構成さ
れている。
スタＴＲ７のドレイン−ソース・ラインとが直列的に接
続され、抵抗Ｒ１０１のＮＭＯＳトランジスタＴＲ７と
接続されてないもう一方が電源電圧に接続されるととも
に、ＮＭＯＳトランジスタＴＲ７のソース側が接地され
ている。また、ＮＭＯＳトランジスタＴＲ７のゲートと
ドレインとが接続され、ＮＭＯＳトランジスタＴＲ７の
ゲートは、ＮＭＯＳトランジスタＴＲ２のゲートと接続
されており、このＮＭＯＳトランジスタＴＲ７とＮＭＯ
ＳトランジスタＴＲ２とでカレントミラー回路が構成さ
れている。
【００４２】そして、ＰＭＯＳトランジスタＴＲ８のソ
ース−ドレイン・ラインとＮＭＯＳトランジスタＴＲ９
のドレイン−ソース・ラインと抵抗Ｒ１０２とが直列的
に接続され、ＰＭＯＳトランジスタＴＲ８のソース側が
電源電圧に接続されるとともに、抵抗Ｒ１０２のＰＭＯ
ＳトランジスタＴＲ９に接続されてないもう一方が接地
されている。さらに、ＰＭＯＳトランジスタＴＲ８のゲ
ートとドレインが接続され、ＰＭＯＳトランジスタＴＲ
８のゲートは、ＰＭＯＳトランジスタＴＲ３のゲートと
接続されており、このＰＭＯＳトランジスタＴＲ８とＰ
ＭＯＳトランジスタＴＲ３とでカレントミラー回路が構
成されている。
ース−ドレイン・ラインとＮＭＯＳトランジスタＴＲ９
のドレイン−ソース・ラインと抵抗Ｒ１０２とが直列的
に接続され、ＰＭＯＳトランジスタＴＲ８のソース側が
電源電圧に接続されるとともに、抵抗Ｒ１０２のＰＭＯ
ＳトランジスタＴＲ９に接続されてないもう一方が接地
されている。さらに、ＰＭＯＳトランジスタＴＲ８のゲ
ートとドレインが接続され、ＰＭＯＳトランジスタＴＲ
８のゲートは、ＰＭＯＳトランジスタＴＲ３のゲートと
接続されており、このＰＭＯＳトランジスタＴＲ８とＰ
ＭＯＳトランジスタＴＲ３とでカレントミラー回路が構
成されている。
【００４３】また、オペアンプ２０３は、一方の入力側
（＋）に調整端子が接続されるとともに、もう一方の入
力側（−）はＮＭＯＳトランジスタＴＲ９のソースと抵
抗Ｒ２との接続点と接続され、さらに、オペアンプ２０
３の出力側は、ＮＭＯＳトランジスタＴＲ９のゲートに
接続されている。即ち、このような回路構成の第１パル
ス幅調整部６及び第２パルス幅調整部８が、ＩＣ化を行
なって同一の半導体基板上に同一のレイアウト、又は幾
何学的に対称なレイアウトとして配置されているのであ
る。
（＋）に調整端子が接続されるとともに、もう一方の入
力側（−）はＮＭＯＳトランジスタＴＲ９のソースと抵
抗Ｒ２との接続点と接続され、さらに、オペアンプ２０
３の出力側は、ＮＭＯＳトランジスタＴＲ９のゲートに
接続されている。即ち、このような回路構成の第１パル
ス幅調整部６及び第２パルス幅調整部８が、ＩＣ化を行
なって同一の半導体基板上に同一のレイアウト、又は幾
何学的に対称なレイアウトとして配置されているのであ
る。
【００４４】このような状態において、例えば、電源電
圧（Ｖｄ）を３Ｖ，ＮＭＯＳトランジスタ，ＰＭＯＳト
ランジスタのしきい値電圧をそれぞれ１Ｖとし、抵抗Ｒ
１０１を１０ｋΩとすると、ＮＭＯＳトランジスタＴＲ
７のソース−ドレイン間には２００μＡの電流が流れ
る。また、入力信号（Ｖｉｎ）が“０（正論理を想
定）”＝ｌｏｗのときは、ＰＭＯＳトランジスタＴＲ１
がＯＮとなるので、ＮＭＯＳトランジスタＴＲ２にはＮ
ＭＯＳトランジスタＴＲ７とほぼ同じ２００μＡの電流
が流れる。
圧（Ｖｄ）を３Ｖ，ＮＭＯＳトランジスタ，ＰＭＯＳト
ランジスタのしきい値電圧をそれぞれ１Ｖとし、抵抗Ｒ
１０１を１０ｋΩとすると、ＮＭＯＳトランジスタＴＲ
７のソース−ドレイン間には２００μＡの電流が流れ
る。また、入力信号（Ｖｉｎ）が“０（正論理を想
定）”＝ｌｏｗのときは、ＰＭＯＳトランジスタＴＲ１
がＯＮとなるので、ＮＭＯＳトランジスタＴＲ２にはＮ
ＭＯＳトランジスタＴＲ７とほぼ同じ２００μＡの電流
が流れる。
【００４５】さらに、抵抗Ｒ１０２を５ｋΩとし、調整
端子の電圧（Ｖｐ）を１Ｖとすると、オペアンプ２０３
の動作によって、抵抗Ｒ１０２に１Ｖの電圧が印加さ
れ、抵抗Ｒ１０２に２００μＡ流れる。この電流は、Ｎ
ＭＯＳトランジスタＴＲ９を経て、ＰＭＯＳトランジス
タＴＲ８のソース−ドレイン間には２００μＡの電流が
流れる。また、入力信号が“１（正論理を想定）”＝Ｈ
ｉｇｈのときは、ＮＭＯＳトランジスタＴＲ４がＯＮと
なるので、ＰＭＯＳトランジスタＴＲ３にＰＭＯＳトラ
ンジスタＴＲ８とほぼ同じ２００μＡの電流が流れる。
端子の電圧（Ｖｐ）を１Ｖとすると、オペアンプ２０３
の動作によって、抵抗Ｒ１０２に１Ｖの電圧が印加さ
れ、抵抗Ｒ１０２に２００μＡ流れる。この電流は、Ｎ
ＭＯＳトランジスタＴＲ９を経て、ＰＭＯＳトランジス
タＴＲ８のソース−ドレイン間には２００μＡの電流が
流れる。また、入力信号が“１（正論理を想定）”＝Ｈ
ｉｇｈのときは、ＮＭＯＳトランジスタＴＲ４がＯＮと
なるので、ＰＭＯＳトランジスタＴＲ３にＰＭＯＳトラ
ンジスタＴＲ８とほぼ同じ２００μＡの電流が流れる。
【００４６】次に、入力信号が１(High)／０(Low) で変
調されている場合について、入力信号（Ｖｉｎ；図８
（ａ）参照）が０→１に切り替わるときは、ＰＭＯＳト
ランジスタＴＲ１はＯＦＦとなるため、電圧Ｖ２のレベ
ルが１→０に切り替わる。このとき、ＰＭＯＳトランジ
スタＴＲ５のゲートの寄生容量に溜まった電荷がＮＭＯ
ＳトランジスタＴＲ２を経て放電される。従って、ＮＭ
ＯＳトランジスタＴＲ２はカレントミラーによる定電流
源として放電を制限するように働くため、電圧Ｖ２の立
ち下がりが遅くなる〔図８（ｂ）の矢印Ａ参照〕。
調されている場合について、入力信号（Ｖｉｎ；図８
（ａ）参照）が０→１に切り替わるときは、ＰＭＯＳト
ランジスタＴＲ１はＯＦＦとなるため、電圧Ｖ２のレベ
ルが１→０に切り替わる。このとき、ＰＭＯＳトランジ
スタＴＲ５のゲートの寄生容量に溜まった電荷がＮＭＯ
ＳトランジスタＴＲ２を経て放電される。従って、ＮＭ
ＯＳトランジスタＴＲ２はカレントミラーによる定電流
源として放電を制限するように働くため、電圧Ｖ２の立
ち下がりが遅くなる〔図８（ｂ）の矢印Ａ参照〕。
【００４７】一方、入力信号が１→０に切り替わるとき
は、ＰＭＯＳトランジスタＴＲ１はＯＮとなるため、電
圧Ｖ２のレべルが０→１に切り替わる。このとき、ＰＭ
ＯＳトランジスタＴＲ５のゲートへの充電電流は定電流
源のＮＭＯＳトランジスタＴＲ２ではなく、ＯＮとなっ
たＰＭＯＳトランジスタＴＲ１から供給されるので電圧
Ｖ２の立ち上がりは速くなる〔図８（ｂ）の矢印Ｂ参
照〕。
は、ＰＭＯＳトランジスタＴＲ１はＯＮとなるため、電
圧Ｖ２のレべルが０→１に切り替わる。このとき、ＰＭ
ＯＳトランジスタＴＲ５のゲートへの充電電流は定電流
源のＮＭＯＳトランジスタＴＲ２ではなく、ＯＮとなっ
たＰＭＯＳトランジスタＴＲ１から供給されるので電圧
Ｖ２の立ち上がりは速くなる〔図８（ｂ）の矢印Ｂ参
照〕。
【００４８】また、入力信号が１→０に切り替わるとき
にＮＭＯＳトランジスタＴＲ４はＯＦＦとなり、図８
（ｃ）に示すように、電圧Ｖ３のレベルが０→１に切り
替わる。このとき、ＰＭＯＳトランジスタＴＲ３からＮ
ＭＯＳトランジスタＴＲ６のゲート等の寄生容量へ電荷
が充電される。ＰＭＯＳトランジスタＴＲ３はカレント
ミラーによる定電流源として充電を制限するように働く
ため、電圧Ｖ３の立ち上がりが遅くなる〔図８（ｃ）の
矢印Ｃ参照〕。
にＮＭＯＳトランジスタＴＲ４はＯＦＦとなり、図８
（ｃ）に示すように、電圧Ｖ３のレベルが０→１に切り
替わる。このとき、ＰＭＯＳトランジスタＴＲ３からＮ
ＭＯＳトランジスタＴＲ６のゲート等の寄生容量へ電荷
が充電される。ＰＭＯＳトランジスタＴＲ３はカレント
ミラーによる定電流源として充電を制限するように働く
ため、電圧Ｖ３の立ち上がりが遅くなる〔図８（ｃ）の
矢印Ｃ参照〕。
【００４９】なお、調整端子の電圧Ｖｐを下げると、Ｐ
ＭＯＳトランジスタＴＲ３に流れる電流が減少するた
め、電圧Ｖ３の立ち上がりがさらに遅くなる。逆に、調
整端子の電圧Ｖｐを上げると、ＰＭＯＳトランジスタＴ
Ｒ３に流れる電流が増えるため、電圧Ｖ３の立ち上がり
は速くなる。一方、入力信号が０→１に切り替わるとき
は、ＰＭＯＳトランジスタＴＲ３はＯＮとなり、レベル
が１→０に切り替わる。このとき、ＮＭＯＳトランジス
タＴＲ６のゲートの寄生容量からの放電電流は定電流源
のＰＭＯＳトランジスタＴＲ３ではなく、ＯＮとなった
ＮＭＯＳトランジスタＴＲ４を経て放電されるので、電
圧Ｖ３の立ち下がりは速くなる〔図８（ｃ）の矢印Ｄ参
照〕。
ＭＯＳトランジスタＴＲ３に流れる電流が減少するた
め、電圧Ｖ３の立ち上がりがさらに遅くなる。逆に、調
整端子の電圧Ｖｐを上げると、ＰＭＯＳトランジスタＴ
Ｒ３に流れる電流が増えるため、電圧Ｖ３の立ち上がり
は速くなる。一方、入力信号が０→１に切り替わるとき
は、ＰＭＯＳトランジスタＴＲ３はＯＮとなり、レベル
が１→０に切り替わる。このとき、ＮＭＯＳトランジス
タＴＲ６のゲートの寄生容量からの放電電流は定電流源
のＰＭＯＳトランジスタＴＲ３ではなく、ＯＮとなった
ＮＭＯＳトランジスタＴＲ４を経て放電されるので、電
圧Ｖ３の立ち下がりは速くなる〔図８（ｃ）の矢印Ｄ参
照〕。
【００５０】また、インバータ２０１に入力される電圧
Ｖ４は、電圧Ｖ２，Ｖ３によって制御されるＰＭＯＳト
ランジスタＴＲ５，ＮＭＯＳトランジスタＴＲ６によっ
て、電圧Ｖ４の波形は図８（ｄ）に示すように、立ち上
がり〔図８（ｄ）の矢印Ｅ参照〕及び立ち下がり〔図８
（ｄ）の矢印Ｆ参照〕の遅い波形が得られる。この場合
においても、調整端子の電圧Ｖｐを下げると、立ち下が
りはさらに遅くなる。なお、図８（ｄ）に示す点線Ｇ
は、次段のインバータ２０１，２０２におけるしきい値
レベル（電位）を示している。
Ｖ４は、電圧Ｖ２，Ｖ３によって制御されるＰＭＯＳト
ランジスタＴＲ５，ＮＭＯＳトランジスタＴＲ６によっ
て、電圧Ｖ４の波形は図８（ｄ）に示すように、立ち上
がり〔図８（ｄ）の矢印Ｅ参照〕及び立ち下がり〔図８
（ｄ）の矢印Ｆ参照〕の遅い波形が得られる。この場合
においても、調整端子の電圧Ｖｐを下げると、立ち下が
りはさらに遅くなる。なお、図８（ｄ）に示す点線Ｇ
は、次段のインバータ２０１，２０２におけるしきい値
レベル（電位）を示している。
【００５１】さらに、上述のインバータ２０２から出力
される電圧（Ｖｏｕｔ）は、図８（ｅ）に示すように、
入力信号０→１に切り替わるときには０→１に切り替わ
り、、１→０に切り替わるときには１→０に切り替わる
が、調整端子の電圧（Ｖｐ）のレベルを下げると、上述
の電圧Ｖ４の立ち上がりに比べて立ち下がりが遅くな
る。そのため、出力信号（Ｖｏｕｔ）のパルス幅は広く
なる〔図８（ｅ）の矢印Ｈ参照〕。逆に、調整端子の電
圧（Ｖｐ）のレベルを上げると、電圧Ｖ４の立ち上がり
に比べて立ち下がりが速くなるため、出力信号（Ｖｏｕ
ｔ）のパルス幅は狭くなる。
される電圧（Ｖｏｕｔ）は、図８（ｅ）に示すように、
入力信号０→１に切り替わるときには０→１に切り替わ
り、、１→０に切り替わるときには１→０に切り替わる
が、調整端子の電圧（Ｖｐ）のレベルを下げると、上述
の電圧Ｖ４の立ち上がりに比べて立ち下がりが遅くな
る。そのため、出力信号（Ｖｏｕｔ）のパルス幅は広く
なる〔図８（ｅ）の矢印Ｈ参照〕。逆に、調整端子の電
圧（Ｖｐ）のレベルを上げると、電圧Ｖ４の立ち上がり
に比べて立ち下がりが速くなるため、出力信号（Ｖｏｕ
ｔ）のパルス幅は狭くなる。
【００５２】このように、調整端子の電圧（Ｖｐ）のレ
ベルを変えることによって、入力信号のパルス幅を変え
ることができるのである。また、上述の図５に示すパル
ス幅測定部９は、第２パルス幅調整部８の出力を受けて
第２パルス幅調整部８で調整されたクロック信号のパル
ス幅を測定するもので（パルス幅情報；図５の矢印Ｆ参
照）、図６に示すように、低域通過フィルタ（ＲＣ型低
域通過フィルタ）９０をそなえて構成されている。な
お、この低域通過フィルタ９０の出力として得られる電
圧Ｖ５は、以下の式（１）によってクロック信号のパル
ス幅Ｔｐと関係づけられるようになっているので、電圧
Ｖ５が得られれば、クロック信号のパルス幅Ｔｐの測定
が可能となるのである。
ベルを変えることによって、入力信号のパルス幅を変え
ることができるのである。また、上述の図５に示すパル
ス幅測定部９は、第２パルス幅調整部８の出力を受けて
第２パルス幅調整部８で調整されたクロック信号のパル
ス幅を測定するもので（パルス幅情報；図５の矢印Ｆ参
照）、図６に示すように、低域通過フィルタ（ＲＣ型低
域通過フィルタ）９０をそなえて構成されている。な
お、この低域通過フィルタ９０の出力として得られる電
圧Ｖ５は、以下の式（１）によってクロック信号のパル
ス幅Ｔｐと関係づけられるようになっているので、電圧
Ｖ５が得られれば、クロック信号のパルス幅Ｔｐの測定
が可能となるのである。
【００５３】 Ｔｐ＝２・Ｖ５／Ｖｄ・Ｔｔｓ・・・・（１） Ｔｐ：クロック信号のパルス幅 Ｖｄ：電源電圧 Ｔｔｓ：タイムスロット さらに、目標パルス幅設定部４は、第１パルス幅調整部
６で調整すべき目標パルス幅を設定するもので、図６に
示すように、目標パルス幅に相当する電圧を発生する抵
抗分圧回路４０をそなえて構成されている。また、この
抵抗分圧回路４０は、電源電圧（Ｖｄ）を目標パルス幅
に相当する電圧Ｖ６に抵抗分圧する分圧回路Ｒ１，Ｒ２
をそなえて構成されている。なお、この電源電圧Ｖｄは
装置用の電源を示している。
６で調整すべき目標パルス幅を設定するもので、図６に
示すように、目標パルス幅に相当する電圧を発生する抵
抗分圧回路４０をそなえて構成されている。また、この
抵抗分圧回路４０は、電源電圧（Ｖｄ）を目標パルス幅
に相当する電圧Ｖ６に抵抗分圧する分圧回路Ｒ１，Ｒ２
をそなえて構成されている。なお、この電源電圧Ｖｄは
装置用の電源を示している。
【００５４】なお、上述の抵抗分圧回路４０の分圧抵抗
Ｒ１，Ｒ２の一方の抵抗Ｒ２を可変抵抗にすることによ
って（図６の矢印Ｄ参照）、パルス幅の調整が可能にな
るとともに、抵抗Ｒ１，抵抗Ｒ２のうちの少なくとも一
方にサーミスタを用いることにより、パルス幅を温度に
よって変えることができるようにもなっている。これに
より、上述のＬＤ７１における光パルスのパルス幅の温
度による変化を補償し、最終的な光のパルス幅を温度の
影響を受けることなく、一定に制御できるようになって
いる。
Ｒ１，Ｒ２の一方の抵抗Ｒ２を可変抵抗にすることによ
って（図６の矢印Ｄ参照）、パルス幅の調整が可能にな
るとともに、抵抗Ｒ１，抵抗Ｒ２のうちの少なくとも一
方にサーミスタを用いることにより、パルス幅を温度に
よって変えることができるようにもなっている。これに
より、上述のＬＤ７１における光パルスのパルス幅の温
度による変化を補償し、最終的な光のパルス幅を温度の
影響を受けることなく、一定に制御できるようになって
いる。
【００５５】なお、この目標パルス幅設定部４の出力と
して得られる電圧Ｖ６は、以下の式（２）で表される。 Ｖ６＝Ｖｄ・Ｒ２／（Ｒ１＋Ｒ２）・・・・（２） Ｒ１，Ｒ２：分圧抵抗 従って、抵抗Ｒ１，Ｒ２の分圧比を変えれば、目標パル
ス幅を変更することができる。
して得られる電圧Ｖ６は、以下の式（２）で表される。 Ｖ６＝Ｖｄ・Ｒ２／（Ｒ１＋Ｒ２）・・・・（２） Ｒ１，Ｒ２：分圧抵抗 従って、抵抗Ｒ１，Ｒ２の分圧比を変えれば、目標パル
ス幅を変更することができる。
【００５６】さらに、比較装置５ａは、パルス幅測定部
９で測定されたクロック信号のパルス幅情報と目標パル
ス幅設定部４で設定された目標パルス幅情報とに基づい
て、第１パルス幅調整部６でデータ信号のパルス幅を調
整するための制御信号を第１パルス幅調整部６へ出力す
る制御部５を構成するもので、具体的に、この比較装置
５ａは、パルス幅測定部９の出力情報（Ｖ５）と目標パ
ルス幅設定部４で設定された目標パルス幅情報（Ｖ６）
との差情報を制御信号として出力するもので、その差情
報は、図示しないオペアンプを使用した差動増幅器（差
動増幅回路）により求められるようになっている。
９で測定されたクロック信号のパルス幅情報と目標パル
ス幅設定部４で設定された目標パルス幅情報とに基づい
て、第１パルス幅調整部６でデータ信号のパルス幅を調
整するための制御信号を第１パルス幅調整部６へ出力す
る制御部５を構成するもので、具体的に、この比較装置
５ａは、パルス幅測定部９の出力情報（Ｖ５）と目標パ
ルス幅設定部４で設定された目標パルス幅情報（Ｖ６）
との差情報を制御信号として出力するもので、その差情
報は、図示しないオペアンプを使用した差動増幅器（差
動増幅回路）により求められるようになっている。
【００５７】つまり、パルス幅測定部９の出力情報（Ｖ
５）と目標パルス幅設定部４からの目標パルス幅情報
（Ｖ６）とが比較装置５ａに入力されると、これらの各
パルス幅情報に基づいて比較装置５ａでは、第２パルス
幅調整部８の調整端子（電圧入力）にフィードバックす
るための制御が行なわれ、そのパルス幅情報の差を制御
信号として上述の第１パルス幅調整部６へ出力されるよ
うになっている。
５）と目標パルス幅設定部４からの目標パルス幅情報
（Ｖ６）とが比較装置５ａに入力されると、これらの各
パルス幅情報に基づいて比較装置５ａでは、第２パルス
幅調整部８の調整端子（電圧入力）にフィードバックす
るための制御が行なわれ、そのパルス幅情報の差を制御
信号として上述の第１パルス幅調整部６へ出力されるよ
うになっている。
【００５８】なお、比較装置５ａから出力されるパルス
幅情報（制御信号）は、以下の式（３）で表される。 Ｔｐ＝２・Ｒ２／（Ｒ１＋Ｒ２）・Ｔｔｓ・・・（３） このように、比較装置５ａから出力される制御信号は、
信号パターン“１０１０１・・・”の安定したクロック
信号のパルス幅と、目標パルス幅設定部４で設定された
目標パルス幅情報とに基づいて生成，出力されるため、
第１パルス幅調整部６においてパルス幅をより精密に制
御できるようになっているのである。
幅情報（制御信号）は、以下の式（３）で表される。 Ｔｐ＝２・Ｒ２／（Ｒ１＋Ｒ２）・Ｔｔｓ・・・（３） このように、比較装置５ａから出力される制御信号は、
信号パターン“１０１０１・・・”の安定したクロック
信号のパルス幅と、目標パルス幅設定部４で設定された
目標パルス幅情報とに基づいて生成，出力されるため、
第１パルス幅調整部６においてパルス幅をより精密に制
御できるようになっているのである。
【００５９】上述の構成により、本発明の第１実施形態
にかかるパルス幅制御装置６０では、図５に示すよう
に、入力されたデータ信号は、第１パルス幅調整部６に
入力され、第１パルス幅調整部６の調整端子により入力
される比較装置５ａからの制御信号によりパルス幅が調
整されたのち、第１電気／光変換部７によりそのデータ
信号（電気信号）は光信号に変換され、例えば、光ファ
イバ等を通じて変調光として外部に光出力される。
にかかるパルス幅制御装置６０では、図５に示すよう
に、入力されたデータ信号は、第１パルス幅調整部６に
入力され、第１パルス幅調整部６の調整端子により入力
される比較装置５ａからの制御信号によりパルス幅が調
整されたのち、第１電気／光変換部７によりそのデータ
信号（電気信号）は光信号に変換され、例えば、光ファ
イバ等を通じて変調光として外部に光出力される。
【００６０】このとき、第１パルス幅調整部６の調整端
子へ入力するパルス幅調整信号は、以下に示すように生
成される。即ち、データ信号の入力時に用いられるクロ
ック信号は、分周回路２０において分周されたのち、第
２パルス幅調整部８において、比較装置５ａからのフィ
ードバック信号（制御信号）に基づきパルス幅を調整さ
れる。
子へ入力するパルス幅調整信号は、以下に示すように生
成される。即ち、データ信号の入力時に用いられるクロ
ック信号は、分周回路２０において分周されたのち、第
２パルス幅調整部８において、比較装置５ａからのフィ
ードバック信号（制御信号）に基づきパルス幅を調整さ
れる。
【００６１】その後、第２パルス幅調整部８において調
整されたパルス幅は、パルス幅測定部９において測定さ
れ、パルス幅情報として比較装置５ａへ入力される。ま
た、比較装置５ａでは、パルス幅測定部９からのパルス
幅情報と目標パルス幅設定部４からの目標パルス幅情報
とが比較され、その差情報は、制御信号として第１パル
ス幅調整部６へ出力されるとともに、第２パルス幅調整
部８へフィードバックされる。
整されたパルス幅は、パルス幅測定部９において測定さ
れ、パルス幅情報として比較装置５ａへ入力される。ま
た、比較装置５ａでは、パルス幅測定部９からのパルス
幅情報と目標パルス幅設定部４からの目標パルス幅情報
とが比較され、その差情報は、制御信号として第１パル
ス幅調整部６へ出力されるとともに、第２パルス幅調整
部８へフィードバックされる。
【００６２】このように、本発明の第１実施形態におけ
るパルス幅制御装置６０によれば、データ信号のパルス
幅は、第１パルス幅調整部６をシミュレートするように
設けられた第２パルス幅調整部８によって調整すること
ができるので、パルス幅調整時における環境状態に関わ
らず、精密なパルス幅制御を行うことができ、本装置の
性能向上に寄与しうる。
るパルス幅制御装置６０によれば、データ信号のパルス
幅は、第１パルス幅調整部６をシミュレートするように
設けられた第２パルス幅調整部８によって調整すること
ができるので、パルス幅調整時における環境状態に関わ
らず、精密なパルス幅制御を行うことができ、本装置の
性能向上に寄与しうる。
【００６３】また、データ信号のパルス幅をデータ信号
の入力時に用いられるクロック信号のパルス幅より得ら
れるパルス幅情報と目標とする目標パルス幅情報との差
情報を用いることにより調整することができるので、よ
り精密にパルス幅制御を行なうことができる。さらに、
比較装置（比較回路）５ａから出力される制御信号をフ
ィードバックしてクロック信号のパルス幅を調整するこ
とにより、第２パルス幅調整部８を第１パルス幅調整部
６と同じようにシミュレートすることができ、これによ
り出力すべきパルス幅に制御信号を追従させることがで
きるので、データ信号のパルス幅の調整をより正確に行
なうことができ、この場合も本装置の性能向上に大いに
寄与しうる。
の入力時に用いられるクロック信号のパルス幅より得ら
れるパルス幅情報と目標とする目標パルス幅情報との差
情報を用いることにより調整することができるので、よ
り精密にパルス幅制御を行なうことができる。さらに、
比較装置（比較回路）５ａから出力される制御信号をフ
ィードバックしてクロック信号のパルス幅を調整するこ
とにより、第２パルス幅調整部８を第１パルス幅調整部
６と同じようにシミュレートすることができ、これによ
り出力すべきパルス幅に制御信号を追従させることがで
きるので、データ信号のパルス幅の調整をより正確に行
なうことができ、この場合も本装置の性能向上に大いに
寄与しうる。
【００６４】（ａ１）第１実施形態の変形例の説明 上述の第１実施形態では、第２パルス幅調整部８からの
出力はパルス幅測定部９が受けて、クロック信号（参照
パルス幅信号）のパルス幅を測定する構成となっている
が、図９に示すように、第２パルス幅調整部８とパルス
幅測定部９との間に第２パルス幅調整部８の出力情報を
光信号に変換する第２電気／光変換部２１と、この第２
電気／光変換部２１からの光信号を電気信号に変換する
光／電気変換部２２とを介装することも可能である。
出力はパルス幅測定部９が受けて、クロック信号（参照
パルス幅信号）のパルス幅を測定する構成となっている
が、図９に示すように、第２パルス幅調整部８とパルス
幅測定部９との間に第２パルス幅調整部８の出力情報を
光信号に変換する第２電気／光変換部２１と、この第２
電気／光変換部２１からの光信号を電気信号に変換する
光／電気変換部２２とを介装することも可能である。
【００６５】なお、図９に示すパルス幅制御装置６１に
おいて、第２電気／光変換部２１は、レーザダイオード
（ＬＤ）を駆動するＬＤ駆動回路２１０と、ＬＤ駆動回
路２１０からの駆動電圧により電気信号を光信号に変換
する発光素子としてのレーザダイオード（ＬＤ）２１１
とをそなえて構成されており、光／電気変換部２２は、
第２電気／光変換部２１から出力される光信号を受信し
て電気信号に変換する受光素子としてのフォトダイオー
ド（ＰＤ）２２０と、ＰＤ２２０からの電気信号を増幅
する増幅器２２１とをそなえて構成されている。
おいて、第２電気／光変換部２１は、レーザダイオード
（ＬＤ）を駆動するＬＤ駆動回路２１０と、ＬＤ駆動回
路２１０からの駆動電圧により電気信号を光信号に変換
する発光素子としてのレーザダイオード（ＬＤ）２１１
とをそなえて構成されており、光／電気変換部２２は、
第２電気／光変換部２１から出力される光信号を受信し
て電気信号に変換する受光素子としてのフォトダイオー
ド（ＰＤ）２２０と、ＰＤ２２０からの電気信号を増幅
する増幅器２２１とをそなえて構成されている。
【００６６】つまり、第２パルス幅調整部８からの出力
（電気信号）は、第２電気／光変換部２１のＬＤ駆動回
路２１０において駆動電圧がかけられたのち、ＬＤ２１
１において光信号に変換され、変調光として出力され
る。そして、その光信号は、光／電気変換部２２のＰＤ
２２０において受信され、電気信号に変換されたのち、
その電気信号は増幅器２２１において増幅され、パルス
幅測定部９へ出力される。その後は、図５に上述したパ
ルス幅制御装置６０と同様の処理が施される。
（電気信号）は、第２電気／光変換部２１のＬＤ駆動回
路２１０において駆動電圧がかけられたのち、ＬＤ２１
１において光信号に変換され、変調光として出力され
る。そして、その光信号は、光／電気変換部２２のＰＤ
２２０において受信され、電気信号に変換されたのち、
その電気信号は増幅器２２１において増幅され、パルス
幅測定部９へ出力される。その後は、図５に上述したパ
ルス幅制御装置６０と同様の処理が施される。
【００６７】このように、図９に示すように、第２パル
ス幅調整部８とパルス幅測定部９との間に第２電気／光
変換部２１と、光／電気変換部２２とを介装しているの
で、第２パルス幅調整部８から第２電気／光変換部２１
への処理を、第１パルス幅調整部６から第１電気／光変
換部７における処理を模擬（シミュレート）した構成に
することができ、ＬＤ２１１の特性を含めたパルス幅制
御装置の温度，電源等による依存性（影響度）を補正す
ることができる。
ス幅調整部８とパルス幅測定部９との間に第２電気／光
変換部２１と、光／電気変換部２２とを介装しているの
で、第２パルス幅調整部８から第２電気／光変換部２１
への処理を、第１パルス幅調整部６から第１電気／光変
換部７における処理を模擬（シミュレート）した構成に
することができ、ＬＤ２１１の特性を含めたパルス幅制
御装置の温度，電源等による依存性（影響度）を補正す
ることができる。
【００６８】（ｂ）第２実施形態の説明 図１０は本発明の第２実施形態におけるパルス幅制御装
置の構成を示すブロック図で、この図１０に示すパルス
幅制御装置６２は、目標パルス幅設定部４，比較装置５
ａ，選択スイッチ１０，パルス幅調整部１１，パルス幅
信号出力部１２，パルス幅測定部１３，記憶部１４及び
分周回路２０をそなえて構成されている。なお、既述の
符号は、同一あるいはほぼ同一のものを示しているので
詳細な説明は省略する。
置の構成を示すブロック図で、この図１０に示すパルス
幅制御装置６２は、目標パルス幅設定部４，比較装置５
ａ，選択スイッチ１０，パルス幅調整部１１，パルス幅
信号出力部１２，パルス幅測定部１３，記憶部１４及び
分周回路２０をそなえて構成されている。なお、既述の
符号は、同一あるいはほぼ同一のものを示しているので
詳細な説明は省略する。
【００６９】ここで、選択スイッチ１０は、データ信号
（主パルス信号）及びクロック信号（参照パルス信号）
のうちの一方を選択的に出力するもので、例えば、セレ
クタ回路により構成されており、パルス幅情報の設定時
には、切替信号を受けてクロック信号を入力するように
切り替え、クロック信号のパルス幅を後段のパルス幅調
整部１１へ出力する一方、通常時（パルス幅調整時）に
は、切替信号を受けてデータ信号を入力するように切り
替え、データ信号のパルス幅を後段のパルス幅調整部１
１へ出力するようになっている。
（主パルス信号）及びクロック信号（参照パルス信号）
のうちの一方を選択的に出力するもので、例えば、セレ
クタ回路により構成されており、パルス幅情報の設定時
には、切替信号を受けてクロック信号を入力するように
切り替え、クロック信号のパルス幅を後段のパルス幅調
整部１１へ出力する一方、通常時（パルス幅調整時）に
は、切替信号を受けてデータ信号を入力するように切り
替え、データ信号のパルス幅を後段のパルス幅調整部１
１へ出力するようになっている。
【００７０】また、パルス幅調整部１１は、選択スイッ
チ１０から選択的に出力される上記のデータ信号及びク
ロック信号のうちの一方を受けて、この一方のパルス信
号のパルス幅を調整するもので、パルス幅調整部１１の
調整端子より入力される制御信号（後述する記憶部１４
に記憶されたパルス幅情報）を用いて調整されるように
なっている。なお、このパルス幅調整部１１は、前述の
第１パルス幅調整部６及び第２パルス幅調整部８と同様
の回路である。
チ１０から選択的に出力される上記のデータ信号及びク
ロック信号のうちの一方を受けて、この一方のパルス信
号のパルス幅を調整するもので、パルス幅調整部１１の
調整端子より入力される制御信号（後述する記憶部１４
に記憶されたパルス幅情報）を用いて調整されるように
なっている。なお、このパルス幅調整部１１は、前述の
第１パルス幅調整部６及び第２パルス幅調整部８と同様
の回路である。
【００７１】さらに、パルス幅信号出力部１２は、パル
ス幅調整部１１の出力を外部へ取り出しうるもので、例
えば取り出し端子により外部へ出力されるようになって
おり、パルス幅測定部１３は、パルス幅調整部１１の出
力を受けて、パルス幅調整部１１で調整されたパルス信
号のパルス幅を測定するもので、その測定結果はパルス
幅情報として比較装置５ａへ出力されるようになってい
る。
ス幅調整部１１の出力を外部へ取り出しうるもので、例
えば取り出し端子により外部へ出力されるようになって
おり、パルス幅測定部１３は、パルス幅調整部１１の出
力を受けて、パルス幅調整部１１で調整されたパルス信
号のパルス幅を測定するもので、その測定結果はパルス
幅情報として比較装置５ａへ出力されるようになってい
る。
【００７２】また、記憶部１４は、比較装置５ａからの
制御信号（設定値）を記憶し、この記憶している制御信
号をパルス幅調整部１１へ出力しうるもので、例えばメ
モリあるいはＲＡＭ等により構成されており、この場合
においても第１実施形態と同様に、比較装置５ａからの
制御信号を記憶部１４を経てパルス幅調整部１１へフィ
ードバックすることによって、クロック信号とデータ信
号とのパルス幅誤差を精密に調整することができるよう
になっている。
制御信号（設定値）を記憶し、この記憶している制御信
号をパルス幅調整部１１へ出力しうるもので、例えばメ
モリあるいはＲＡＭ等により構成されており、この場合
においても第１実施形態と同様に、比較装置５ａからの
制御信号を記憶部１４を経てパルス幅調整部１１へフィ
ードバックすることによって、クロック信号とデータ信
号とのパルス幅誤差を精密に調整することができるよう
になっている。
【００７３】なお、上述の構成により、本発明の第２実
施形態にかかるパルス幅制御装置６２では、図１１に示
すように、パルス幅情報の設定時には、クロック信号
は、分周回路２０において分周されたのち、選択スイッ
チ１０へ出力され、クロック信号入力側に切り替えられ
た選択スイッチ１０を経てパルス幅調整部１１へ入力さ
れる。
施形態にかかるパルス幅制御装置６２では、図１１に示
すように、パルス幅情報の設定時には、クロック信号
は、分周回路２０において分周されたのち、選択スイッ
チ１０へ出力され、クロック信号入力側に切り替えられ
た選択スイッチ１０を経てパルス幅調整部１１へ入力さ
れる。
【００７４】その後、パルス幅調整部１１では、調整端
子より入力される記憶部４に記憶された比較装置５ａか
らの制御信号（パルス幅情報）に基づいてクロック信号
のパルス幅が調整され、パルス幅調整部１１で調整され
たパルス信号は、パルス幅測定部１３においてパルス幅
が測定されたのち、その測定結果は、パルス幅情報とし
て比較装置５ａへ出力される。
子より入力される記憶部４に記憶された比較装置５ａか
らの制御信号（パルス幅情報）に基づいてクロック信号
のパルス幅が調整され、パルス幅調整部１１で調整され
たパルス信号は、パルス幅測定部１３においてパルス幅
が測定されたのち、その測定結果は、パルス幅情報とし
て比較装置５ａへ出力される。
【００７５】また、比較装置５ａにおいては、上述のパ
ルス幅測定部１３からのパルス幅情報とパルス幅目標設
定部４から出力された目標パルス幅情報とが比較され、
その制御信号（差情報）が記憶部１４に記憶される。一
方、通常時には、選択スイッチ１０を切り替え、図１２
に示すように、データ信号が入力されると、データ信号
入力側に切り替えられた選択スイッチ１０を経てパルス
幅調整部１１へ入力される。その後、パルス幅調整部１
１では、調整端子より入力される記憶部１４に記憶され
た制御信号（これは、上述のパルス幅測定部１３からの
パルス幅情報と目標パルス幅設定部４からの目標パルス
幅情報との差情報である）に基づいてデータ信号のパル
ス幅が調整され、そのデータ信号はパルス信号出力部１
２から外部へ出力される。
ルス幅測定部１３からのパルス幅情報とパルス幅目標設
定部４から出力された目標パルス幅情報とが比較され、
その制御信号（差情報）が記憶部１４に記憶される。一
方、通常時には、選択スイッチ１０を切り替え、図１２
に示すように、データ信号が入力されると、データ信号
入力側に切り替えられた選択スイッチ１０を経てパルス
幅調整部１１へ入力される。その後、パルス幅調整部１
１では、調整端子より入力される記憶部１４に記憶され
た制御信号（これは、上述のパルス幅測定部１３からの
パルス幅情報と目標パルス幅設定部４からの目標パルス
幅情報との差情報である）に基づいてデータ信号のパル
ス幅が調整され、そのデータ信号はパルス信号出力部１
２から外部へ出力される。
【００７６】また、再設定（記憶部の情報を更新）する
際には、選択スイッチ１０をクロック信号入力側に切り
替えて上述したように同様の処理が施される。このよう
に、本発明の第２実施形態にかかるパルス幅制御装置６
２によれば、クロック信号とデータ信号のパルス幅調整
を１つのパルス幅調整部１１で行なっているので、パル
ス幅調整部自身の個体差の影響を受けることなくパルス
幅を調整することができるほか、本装置の回路構成の縮
小化を図ることができる。
際には、選択スイッチ１０をクロック信号入力側に切り
替えて上述したように同様の処理が施される。このよう
に、本発明の第２実施形態にかかるパルス幅制御装置６
２によれば、クロック信号とデータ信号のパルス幅調整
を１つのパルス幅調整部１１で行なっているので、パル
ス幅調整部自身の個体差の影響を受けることなくパルス
幅を調整することができるほか、本装置の回路構成の縮
小化を図ることができる。
【００７７】また、比較装置（比較回路）５ａから出力
される制御信号を記憶部１４で記憶し、その記憶情報を
フィードバックしてクロック信号を調整することができ
るので、第１実施形態と同様に、出力すべきパルス幅に
制御信号を追従することで、パルス幅の調整をより正確
に行なうことができ、本装置の性能向上に大いに寄与し
うる。
される制御信号を記憶部１４で記憶し、その記憶情報を
フィードバックしてクロック信号を調整することができ
るので、第１実施形態と同様に、出力すべきパルス幅に
制御信号を追従することで、パルス幅の調整をより正確
に行なうことができ、本装置の性能向上に大いに寄与し
うる。
【００７８】（ｂ１）第２実施形態の変形例の説明 上述の第２実施形態では、設定時には、パルス幅調整部
１１からの出力をパルス幅測定部１３が受けてパルス幅
情報を得るとともに、通常時には、パルス幅調整部１１
からの出力をパルス幅信号出力部１２が受けて外部へ出
力する構成となっているが、図１３に示すように、パル
ス幅調整部１６の次段に電気／光変換部１７と光／電気
変換部１８とを設けた構成にすることも可能である。
１１からの出力をパルス幅測定部１３が受けてパルス幅
情報を得るとともに、通常時には、パルス幅調整部１１
からの出力をパルス幅信号出力部１２が受けて外部へ出
力する構成となっているが、図１３に示すように、パル
ス幅調整部１６の次段に電気／光変換部１７と光／電気
変換部１８とを設けた構成にすることも可能である。
【００７９】なお、この図１３に示すパルス幅制御装置
６３において、電気／光変換部１７は、ＬＤ駆動回路１
７０及びＬＤ１７１をそなえて構成され、これらは前述
したＬＤ駆動回路２１０及びＬＤ２１１と同様な機能を
有するものである。また、光／電気変換部１８は、ＰＤ
１８０及び増幅器１８１をそなえて構成され、これらも
前述した受光素子２２０及び増幅器２２１と同様な機能
を有するものであり、この光／電気変換部１８では、Ｌ
Ｄ１７１の前側より出力される光信号（フロント光）を
出力用（光データ信号として外部へ出力するためのも
の）の光信号とし、ＬＤ１７１の後側より出力される光
信号（バック光；図１３の矢印Ａ参照）をパルス幅調整
用（パルス幅調整部１６に出力する制御信号を生成する
ためのもの）の光信号とするようになっている。
６３において、電気／光変換部１７は、ＬＤ駆動回路１
７０及びＬＤ１７１をそなえて構成され、これらは前述
したＬＤ駆動回路２１０及びＬＤ２１１と同様な機能を
有するものである。また、光／電気変換部１８は、ＰＤ
１８０及び増幅器１８１をそなえて構成され、これらも
前述した受光素子２２０及び増幅器２２１と同様な機能
を有するものであり、この光／電気変換部１８では、Ｌ
Ｄ１７１の前側より出力される光信号（フロント光）を
出力用（光データ信号として外部へ出力するためのも
の）の光信号とし、ＬＤ１７１の後側より出力される光
信号（バック光；図１３の矢印Ａ参照）をパルス幅調整
用（パルス幅調整部１６に出力する制御信号を生成する
ためのもの）の光信号とするようになっている。
【００８０】つまり、クロック信号が入力されたときに
は、ＬＤ１７１から出力されるバック光（パルス幅調整
用）をＰＤ１８０で受信するようになっており、データ
信号が入力されたときには、ＬＤ１７１からフロント光
（出力用）を外部へ出力するようになっているのであ
る。従って、設定時には、クロック信号が入力され、パ
ルス幅調整部１６からの出力（電気信号）は、電気／光
変換部１７のＬＤ駆動回路１７０において駆動電圧がか
けられたのち、ＬＤ１７１において光信号に変換され、
変調光のうちのバック光が、光／電気変換部１８のＰＤ
１８０において受信される。その後、ＰＤ１８０におい
て電気信号に変換されたのち、その電気信号は増幅器１
８１において増幅され、パルス幅測定部１９へ出力され
る。その後は、上述の第２実施形態と同様な処理が施さ
れる。
は、ＬＤ１７１から出力されるバック光（パルス幅調整
用）をＰＤ１８０で受信するようになっており、データ
信号が入力されたときには、ＬＤ１７１からフロント光
（出力用）を外部へ出力するようになっているのであ
る。従って、設定時には、クロック信号が入力され、パ
ルス幅調整部１６からの出力（電気信号）は、電気／光
変換部１７のＬＤ駆動回路１７０において駆動電圧がか
けられたのち、ＬＤ１７１において光信号に変換され、
変調光のうちのバック光が、光／電気変換部１８のＰＤ
１８０において受信される。その後、ＰＤ１８０におい
て電気信号に変換されたのち、その電気信号は増幅器１
８１において増幅され、パルス幅測定部１９へ出力され
る。その後は、上述の第２実施形態と同様な処理が施さ
れる。
【００８１】一方、通常時には、選択スイッチ１５を切
り替えてデータ信号が入力されると、記憶部１４に記憶
された制御信号に基づいてパルス幅調整部１６では、デ
ータ信号のパルス幅が調整され、電気／光変換部１７に
より光信号に変換されて外部へ光出力される。つまり、
この図１３に示すパルス幅制御装置６３では、パルス幅
変調部１６の次段に電気／光変換部１７と光／電気変換
部１８とを設けることにより、ＬＤ１７１の特性を含め
たパルス幅調整装置の温度，電源電圧及び個体差による
中長期的なパルス幅変動を補正することができる。
り替えてデータ信号が入力されると、記憶部１４に記憶
された制御信号に基づいてパルス幅調整部１６では、デ
ータ信号のパルス幅が調整され、電気／光変換部１７に
より光信号に変換されて外部へ光出力される。つまり、
この図１３に示すパルス幅制御装置６３では、パルス幅
変調部１６の次段に電気／光変換部１７と光／電気変換
部１８とを設けることにより、ＬＤ１７１の特性を含め
たパルス幅調整装置の温度，電源電圧及び個体差による
中長期的なパルス幅変動を補正することができる。
【００８２】（ｃ）第３実施形態の説明 図１４は本発明の第３実施形態におけるパルス幅制御装
置の構成を示すブロック図で、この図１４に示すパルス
幅制御装置６４は、第１パルス幅調整部１，第２パルス
幅調整部２，パルス幅測定部３，目標パルス幅設定部４
及び比較装置５ａをそなえて構成されている。即ち、こ
のパルス幅制御装置６４は、上述の第１実施形態に示す
パルス幅制御装置６０の第１電気／光変換部７を削除し
たもので、入力されるデータ信号（電気信号）を光信号
に変換しないものにも適用しうる。従って、光信号に変
換しない系においても比較装置５ａからの制御信号に基
づいて、入力データのパルス幅を調整することができ、
上述の第１実施形態と同様な利点がある。
置の構成を示すブロック図で、この図１４に示すパルス
幅制御装置６４は、第１パルス幅調整部１，第２パルス
幅調整部２，パルス幅測定部３，目標パルス幅設定部４
及び比較装置５ａをそなえて構成されている。即ち、こ
のパルス幅制御装置６４は、上述の第１実施形態に示す
パルス幅制御装置６０の第１電気／光変換部７を削除し
たもので、入力されるデータ信号（電気信号）を光信号
に変換しないものにも適用しうる。従って、光信号に変
換しない系においても比較装置５ａからの制御信号に基
づいて、入力データのパルス幅を調整することができ、
上述の第１実施形態と同様な利点がある。
【００８３】（ｃ１）第３実施形態の変形例の説明 上述の第３実施形態では、比較装置５ａからの制御信号
をフィードバックすることによりクロック信号のパルス
幅を調整する第２パルス幅調整部８について詳述した
が、例えば、図１５に示すように、比較装置５からの制
御信号をフィードバックしない第２パルス幅調整部２Ａ
を有するパルス幅制御装置６５についても本発明は適用
できる。なお、この場合は、第２パルス幅調整部２Ａの
調整端子から入力される制御信号、即ち、図７に示す調
整端子の電圧（Ｖｐ）を固定値にすることによって、パ
ルス幅の調整が行なわれるようになっているのである。
をフィードバックすることによりクロック信号のパルス
幅を調整する第２パルス幅調整部８について詳述した
が、例えば、図１５に示すように、比較装置５からの制
御信号をフィードバックしない第２パルス幅調整部２Ａ
を有するパルス幅制御装置６５についても本発明は適用
できる。なお、この場合は、第２パルス幅調整部２Ａの
調整端子から入力される制御信号、即ち、図７に示す調
整端子の電圧（Ｖｐ）を固定値にすることによって、パ
ルス幅の調整が行なわれるようになっているのである。
【００８４】このように、入力されたクロック信号は、
第２パルス幅調整部２Ａにおいて上記の制御信号（固定
値）に基づいてパルス幅が調整され、その後、上述と同
様の処理が施されたのち、比較装置５から出力される制
御信号に基づいて第１パルス幅調整部１においてデータ
信号のパルス幅が調整される。従って、比較装置５から
の制御信号をフィードバックしない第２パルス幅調整整
部２Ａにおいても、その調整精度を大幅に向上させるこ
とができる。
第２パルス幅調整部２Ａにおいて上記の制御信号（固定
値）に基づいてパルス幅が調整され、その後、上述と同
様の処理が施されたのち、比較装置５から出力される制
御信号に基づいて第１パルス幅調整部１においてデータ
信号のパルス幅が調整される。従って、比較装置５から
の制御信号をフィードバックしない第２パルス幅調整整
部２Ａにおいても、その調整精度を大幅に向上させるこ
とができる。
【００８５】（ｄ）その他 ところで、上述の各実施形態では、パルス幅調整部の出
力段にＣＭＯＳ論理回路をそなえた構成としたが、ＣＭ
ＯＳ論理回路に限らず、例えば、ＥＣＬ（Emitter Coup
led Logic ）論理回路をそなえてもよく、この場合、目
標パルス幅設定部４の目標パルス幅設定値を適切な値に
すれば同様に使用できる。
力段にＣＭＯＳ論理回路をそなえた構成としたが、ＣＭ
ＯＳ論理回路に限らず、例えば、ＥＣＬ（Emitter Coup
led Logic ）論理回路をそなえてもよく、この場合、目
標パルス幅設定部４の目標パルス幅設定値を適切な値に
すれば同様に使用できる。
【００８６】また、目標パルス幅設定部４として電源電
圧の抵抗分圧回路４０を用いたが、抵抗分圧回路４０に
限らず、例えばツェナーダイオードやＢＧＲ（Band Gap
Reference）のような定電圧源を用いてもよい。
圧の抵抗分圧回路４０を用いたが、抵抗分圧回路４０に
限らず、例えばツェナーダイオードやＢＧＲ（Band Gap
Reference）のような定電圧源を用いてもよい。
【００８７】
【発明の効果】以上詳述したように、本発明のパルス幅
制御装置によれば、データ信号のパルス幅を第１パルス
幅調整部をシミュレートするように設けられた第２パル
ス幅調整部によって調整することができるので、パルス
幅調整時における環境状態に関わらず、精密なパルス幅
制御を行うことができ、本装置の性能向上に寄与しうる
（請求項１）。
制御装置によれば、データ信号のパルス幅を第１パルス
幅調整部をシミュレートするように設けられた第２パル
ス幅調整部によって調整することができるので、パルス
幅調整時における環境状態に関わらず、精密なパルス幅
制御を行うことができ、本装置の性能向上に寄与しうる
（請求項１）。
【００８８】また、本発明によれば、データ信号のパル
ス幅をデータ信号の入力時に用いられるクロック信号の
パルス幅より得られるパルス幅情報と目標とする目標パ
ルス幅情報との差情報を用いることにより調整すること
ができるので、より精密にパルス幅制御を行なうことが
できる（請求項２〜４，７〜１７）。さらに、本発明に
よれば、比較装置（比較回路）から出力される制御信号
をフィードバックしてクロック信号のパルス幅を調整す
ることができるので、出力すべきパルス幅に制御信号を
追従することで、データ信号のパルス幅の調整をより正
確に行うことができ、この場合も本装置の性能向上に大
いに寄与しうる（請求項５，６）。
ス幅をデータ信号の入力時に用いられるクロック信号の
パルス幅より得られるパルス幅情報と目標とする目標パ
ルス幅情報との差情報を用いることにより調整すること
ができるので、より精密にパルス幅制御を行なうことが
できる（請求項２〜４，７〜１７）。さらに、本発明に
よれば、比較装置（比較回路）から出力される制御信号
をフィードバックしてクロック信号のパルス幅を調整す
ることができるので、出力すべきパルス幅に制御信号を
追従することで、データ信号のパルス幅の調整をより正
確に行うことができ、この場合も本装置の性能向上に大
いに寄与しうる（請求項５，６）。
【００８９】また、本発明によれば、第２パルス幅調整
部とパルス幅測定部との間に、第２電気／光変換部と、
光／電気変換部とを介装しているので、第２パルス幅調
整部から第２電気／光変換部への処理を、第１パルス幅
調整部から第１電気／光変換部における処理を模擬（シ
ミュレート）した構成にすることができ、発光素子の特
性を含めたパルス幅制御装置の温度，電源等による依存
性（影響度）を補正することができる（請求項１８〜２
４）。
部とパルス幅測定部との間に、第２電気／光変換部と、
光／電気変換部とを介装しているので、第２パルス幅調
整部から第２電気／光変換部への処理を、第１パルス幅
調整部から第１電気／光変換部における処理を模擬（シ
ミュレート）した構成にすることができ、発光素子の特
性を含めたパルス幅制御装置の温度，電源等による依存
性（影響度）を補正することができる（請求項１８〜２
４）。
【００９０】さらに、本発明によれば、クロック信号と
データ信号のパルス幅調整を１つのパルス幅調整部で行
なっているので、パルス幅調整部自身の固体差の影響を
受けることなくパルス幅を調整することができ、本装置
の回路構成の縮小化を図ることができる。また、比較装
置（比較回路）から出力される制御信号を記憶部で記憶
し、その記憶情報をフィードバックしてクロック信号を
調整することができるので、同様に、出力すべきパルス
幅に制御信号を追従することで、パルス幅の調整をより
正確に行なうことができ、本装置の性能向上に大いに寄
与しうる（請求項２５〜３７）。
データ信号のパルス幅調整を１つのパルス幅調整部で行
なっているので、パルス幅調整部自身の固体差の影響を
受けることなくパルス幅を調整することができ、本装置
の回路構成の縮小化を図ることができる。また、比較装
置（比較回路）から出力される制御信号を記憶部で記憶
し、その記憶情報をフィードバックしてクロック信号を
調整することができるので、同様に、出力すべきパルス
幅に制御信号を追従することで、パルス幅の調整をより
正確に行なうことができ、本装置の性能向上に大いに寄
与しうる（請求項２５〜３７）。
【００９１】また、本発明によれば、パルス幅変調部の
次段に電気／光変換部と光／電気変換部とを設けること
により、発光素子の特性を含めたパルス幅調整装置の温
度，電源電圧及び個体差による中長期的なパルス幅変動
を補正することができる（請求項３８〜４１）。
次段に電気／光変換部と光／電気変換部とを設けること
により、発光素子の特性を含めたパルス幅調整装置の温
度，電源電圧及び個体差による中長期的なパルス幅変動
を補正することができる（請求項３８〜４１）。
【図１】本発明の原理ブロック図である。
【図２】本発明の原理ブロック図である。
【図３】本発明の原理ブロック図である。
【図４】本発明の原理ブロック図である。
【図５】本発明の第１実施形態におけるパルス幅制御装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図６】本発明の第１実施形態におけるパルス幅制御装
置の詳細を示すブロック図である。
置の詳細を示すブロック図である。
【図７】本発明の第１実施形態におけるパルス幅調整部
を示す電気回路図である。
を示す電気回路図である。
【図８】（ａ）〜（ｅ）はそれぞれ本発明の第１実施形
態におけるパルス幅調整部を説明するためのタイムチャ
ートである。
態におけるパルス幅調整部を説明するためのタイムチャ
ートである。
【図９】本発明の第１実施形態におけるパルス幅制御装
置の変形例を示すブロック図である。
置の変形例を示すブロック図である。
【図１０】本発明の第２実施形態におけるパルス幅制御
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図１１】本発明の第２実施形態におけるパルス幅制御
装置の動作を説明するための図である。
装置の動作を説明するための図である。
【図１２】本発明の第２実施形態におけるパルス幅制御
装置の動作を説明するための図である。
装置の動作を説明するための図である。
【図１３】本発明の第２実施形態におけるパルス幅制御
装置の変形例を示すブロック図である。
装置の変形例を示すブロック図である。
【図１４】本発明の第３実施形態におけるパルス幅制御
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図１５】本発明の第３実施形態におけるパルス幅制御
装置の変形例を示すブロック図である。
装置の変形例を示すブロック図である。
【図１６】一般的なパルス幅制御装置の動作を説明する
ための図である。
ための図である。
【図１７】一般的なパルス幅制御装置の構成を示すブロ
ック図である。
ック図である。
１，６ 第１パルス幅調整部 ２，２Ａ，８ 第２パルス幅調整部 ３，９，１３，１９ パルス幅測定部 ４ 目標パルス幅設定部 ５ 制御部（比較回路） ５ａ 比較装置 ７ 第１電気／光変換部 １０，１５ 選択スイッチ １１，１６ パルス幅調整部 １２ パルス信号出力部 １４ 記憶部 １７，３２ 電気／光変換部（Ｅ／Ｏ変換部） １８ 光／電気変換部 ２０ 分周回路（Ｄ−ＦＦ；データ・フリップフロップ
回路） ２１ 第２電気／光変換部 ３０ パルス幅調整装置 ３１ 比較器 ４０ 抵抗分圧回路（電源回路） ６０〜６５ パルス幅制御装置 ７０，１７０，２１０ 発光素子駆動部（ＬＤ駆動回
路） ７１，１７１，２１１ 発光素子（ＬＤ） ８０ ＣＭＯＳ（Complementry MOS) 論理回路（インバ
ータ） ９０ 低域通過フィルタ １８０，２２０ 受光素子（ＰＤ） １８１，２２１ 増幅器 ２０１，２０２ インバータ ２０３ オペアンプ Ｒ１ 分圧抵抗 Ｒ２ 分圧抵抗（可変抵抗） Ｒ１０１，１０２ 抵抗 ＴＲ１，ＴＲ３，ＴＲ５，ＴＲ８ ＰチャネルＭＯＳト
ランジスタ（ＰＭＯＳトランジスタ） ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ７，ＴＲ９ Ｎチャネル
ＭＯＳトランジスタ（ＮＭＯＳトランジスタ） Ｖｄ 電源電圧
回路） ２１ 第２電気／光変換部 ３０ パルス幅調整装置 ３１ 比較器 ４０ 抵抗分圧回路（電源回路） ６０〜６５ パルス幅制御装置 ７０，１７０，２１０ 発光素子駆動部（ＬＤ駆動回
路） ７１，１７１，２１１ 発光素子（ＬＤ） ８０ ＣＭＯＳ（Complementry MOS) 論理回路（インバ
ータ） ９０ 低域通過フィルタ １８０，２２０ 受光素子（ＰＤ） １８１，２２１ 増幅器 ２０１，２０２ インバータ ２０３ オペアンプ Ｒ１ 分圧抵抗 Ｒ２ 分圧抵抗（可変抵抗） Ｒ１０１，１０２ 抵抗 ＴＲ１，ＴＲ３，ＴＲ５，ＴＲ８ ＰチャネルＭＯＳト
ランジスタ（ＰＭＯＳトランジスタ） ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ７，ＴＲ９ Ｎチャネル
ＭＯＳトランジスタ（ＮＭＯＳトランジスタ） Ｖｄ 電源電圧
Claims (41)
- 【請求項１】 主パルス信号を受けて該主パルス信号の
パルス幅を調整する第１パルス幅調整部と、 参照パルス信号を受けて該参照パルス信号のパルス幅を
調整する第２パルス幅調整部と、 該第２パルス幅調整部の出力を受けて、該第２パルス幅
調整部で調整された該参照パルス信号のパルス幅を測定
するパルス幅測定部と、 該第１パルス幅調整部で調整すべき目標パルス幅を設定
する目標パルス幅設定部と、 該パルス幅測定部で測定された該参照パルス信号のパル
ス幅情報と該目標パルス幅設定部で設定された該目標パ
ルス幅情報とに基づいて、該第１パルス幅調整部で該主
パルス信号のパルス幅を調整するための制御信号を該第
１パルス幅調整部へ出力する制御部とをそなえて構成さ
れたことを特徴とする、パルス幅制御装置。 - 【請求項２】 主パルス電気信号を受けて該主パルス電
気信号のパルス幅を調整する第１パルス幅調整部と、 該第１パルス幅調整部でパルス幅調整された該主パルス
電気信号の情報を光信号に変換する第１電気／光変換部
と、 参照パルス電気信号を受けて該参照パルス電気信号のパ
ルス幅を調整する第２パルス幅調整部と、 該第２パルス幅調整部の出力を受けて、該第２パルス幅
調整部で調整された該参照パルス電気信号のパルス幅を
測定するパルス幅測定部と、 該第１パルス幅調整部で調整すべき目標パルス幅を設定
する目標パルス幅設定部と、 該パルス幅測定部で測定された該参照パルス電気信号の
パルス幅情報と該目標パルス幅設定部で設定された該目
標パルス幅情報とに基づいて、該第１パルス幅調整部で
該主パルス電気信号のパルス幅を調整するための制御信
号を該第１パルス幅調整部へ出力する制御部とをそなえ
て構成されたことを特徴とする、パルス幅制御装置。 - 【請求項３】 該主パルス信号がデータ信号として構成
されるとともに、該参照パルス信号がクロック信号とし
て構成されていることを特徴とする、請求項１記載のパ
ルス幅制御装置。 - 【請求項４】 該主パルス電気信号が送信データ信号と
して構成されるとともに、該参照パルス電気信号がクロ
ック信号として構成されていることを特徴とする、請求
項２記載のパルス幅制御装置。 - 【請求項５】 該第２パルス幅調整部が、該制御部から
の該制御信号をフィードバック信号として受けることに
より、該参照パルス信号のパルス幅を調整するように構
成されていることを特徴とする、請求項１記載のパルス
幅制御装置。 - 【請求項６】 該第２パルス幅調整部が、該制御部から
の該制御信号をフィードバック信号として受けることに
より、該参照パルス電気信号のパルス幅を調整するよう
に構成されていることを特徴とする、請求項２記載のパ
ルス幅制御装置。 - 【請求項７】 上記の第１パルス幅調整部および第２パ
ルス幅調整部が共に同じ回路か又はほぼ同じ回路で構成
されていることを特徴とする、請求項１又は請求項２に
記載のパルス幅制御装置。 - 【請求項８】 上記の第１パルス幅調整部および第２パ
ルス幅調整部が共に同じ半導体基板上に配置されている
ことを特徴とする、請求項７記載のパルス幅制御装置。 - 【請求項９】 該パルス幅測定部が、低域通過フィルタ
をそなえて構成されていることを特徴とする、請求項１
又は請求項２に記載のパルス幅制御装置。 - 【請求項１０】 該第２パルス幅調整部の出力段がＣＭ
ＯＳ論理回路として構成されるとともに、該パルス幅測
定部が低域通過フィルタをそなえて構成されていること
を特徴とする、請求項１又は請求項２に記載のパルス幅
制御装置。 - 【請求項１１】 該目標パルス幅設定部が該目標パルス
幅に相当する電圧を発生する電源回路をそなえて構成さ
れていることを特徴とする、請求項１又は請求項２に記
載のパルス幅制御装置。 - 【請求項１２】 該目標パルス幅設定部の該電源回路
が、定電圧源と該定電圧源の電圧を該目標パルス幅に相
当する電圧に抵抗分圧する分圧回路とをそなえて構成さ
れていることを特徴とする、請求項１１記載のパルス幅
制御装置。 - 【請求項１３】 該目標パルス幅設定部の該電源回路に
おける該分圧回路が、可変抵抗またはサーミスタで構成
されていることを特徴とする、請求項１２記載のパルス
幅制御装置。 - 【請求項１４】 該制御部が、該パルス幅測定部の出力
情報と該目標パルス幅設定部で設定された該目標パルス
幅情報との差情報を該制御信号として出力する比較回路
をそなえて構成されていることを特徴とする、請求項１
又は請求項２に記載のパルス幅制御装置。 - 【請求項１５】 該比較回路が、該パルス幅測定部の出
力情報と該目標パルス幅設定部で設定された該目標パル
ス幅情報との差情報を求める差動増幅回路として構成さ
れたことを特徴とする、請求項１４記載のパルス幅制御
装置。 - 【請求項１６】 該参照パルス信号を分周して該第２パ
ルス幅調整部へ出力する分周回路が設けられている特徴
とする、請求項１記載のパルス幅制御装置。 - 【請求項１７】 該参照パルス電気信号を分周して該第
２パルス幅調整部へ出力する分周回路が設けられている
特徴とする、請求項２記載のパルス幅制御装置。 - 【請求項１８】 上記の第２パルス幅調整部とパルス幅
測定部との間に、該第２パルス幅調整部の出力情報を光
信号に変換する第２電気／光変換部と、該第２電気／光
変換部からの光信号を電気信号に変換する光／電気変換
部とが介装されていることを特徴とする、請求項２記載
のパルス幅制御装置。 - 【請求項１９】 該第１電気／光変換部が発光素子と該
発光素子を駆動する発光素子駆動部とで構成されている
ことを特徴とする、請求項２記載のパルス幅制御装置。 - 【請求項２０】 該発光素子が半導体レーザとして構成
されていることを特徴とする、請求項１９記載のパルス
幅制御装置。 - 【請求項２１】 該第２電気／光変換部が発光素子と該
発光素子を駆動する発光素子駆動部とで構成されている
ことを特徴とする、請求項１８記載のパルス幅制御装
置。 - 【請求項２２】 該発光素子が半導体レーザとして構成
されていることを特徴とする、請求項２１記載のパルス
幅制御装置。 - 【請求項２３】 該光／電気変換部が受光素子と該受光
素子を増幅する増幅器とで構成されていることを特徴と
する、請求項１８記載のパルス幅制御装置。 - 【請求項２４】 該受光素子がフォトダイオードとして
構成されていることを特徴とする、請求項２３記載のパ
ルス幅制御装置。 - 【請求項２５】 主パルス信号及び参照パルス信号のう
ちの一方を選択的に出力する選択スイッチと、 該選択スイッチから選択的に出力される上記の主パルス
信号及び参照パルス信号のうちの一方を受けて、この一
方のパルス信号のパルス幅を調整するパルス幅調整部
と、 該パルス幅調整部の出力を外部へ取り出しうるパルス信
号出力部と、 該パルス幅調整部の出力を受けて、該パルス幅調整部で
調整されたパルス信号のパルス幅を測定するパルス幅測
定部と、 該パルス幅調整部で調整すべき目標パルス幅を設定する
目標パルス幅設定部と、 該パルス幅測定部で測定されたパルス信号のパルス幅情
報と該目標パルス幅設定部で設定された該目標パルス幅
情報とに基づいて、該パルス幅調整部でパルス信号のパ
ルス幅を調整するための制御信号を出力する制御部と、 該制御部からの該制御信号を記憶し、この記憶している
該制御信号を該パルス幅調整部へ出力しうる記憶部とを
そなえて構成されたことを特徴とする、パルス幅制御装
置。 - 【請求項２６】 主パルス電気信号及び参照パルス電気
信号のうちの一方を選択的に出力する選択スイッチと、 該選択スイッチから選択的に出力される上記の主パルス
電気信号及び参照パルス電気信号のうちの一方を受け
て、この一方のパルス電気信号のパルス幅を調整するパ
ルス幅調整部と、 該パルス幅調整部でパルス幅調整されたパルス電気信号
の情報を光信号に変換して該パルス幅調整部の出力を光
信号として外部へ取り出しうる電気／光変換部と、 該電気／光変換部からの光信号を電気信号に変換する光
／電気変換部と、 該光／電気変換部からの出力を受けて、該パルス幅調整
部で調整されたパルス電気信号のパルス幅を測定するパ
ルス幅測定部と、 該パルス幅調整部で調整すべき目標パルス幅を設定する
目標パルス幅設定部と、 該パルス幅測定部で測定されたパルス電気信号のパルス
幅情報と該目標パルス幅設定部で設定された該目標パル
ス幅情報とに基づいて、該パルス幅調整部でパルス電気
信号のパルス幅を調整するための制御信号を出力する制
御部と、 該制御部からの該制御信号を記憶し、この記憶している
該制御信号を該パルス幅調整部へ出力しうる記憶部とを
そなえて構成されたことを特徴とする、パルス幅制御装
置。 - 【請求項２７】 該主パルス信号がデータ信号として構
成されるとともに、該参照パルス信号がクロック信号と
して構成されていることを特徴とする、請求項２５記載
のパルス幅制御装置。 - 【請求項２８】 該主パルス電気信号が送信データ信号
として構成されるとともに、該参照パルス電気信号がク
ロック信号として構成されていることを特徴とする、請
求項２６記載のパルス幅制御装置。 - 【請求項２９】 該パルス幅測定部が、低域通過フィル
タをそなえて構成されていることを特徴とする、請求項
２５又は請求項２６に記載のパルス幅制御装置。 - 【請求項３０】 該パルス幅調整部の出力段がＣＭＯＳ
論理回路として構成されるとともに、該パルス幅測定部
が低域通過フィルタをそなえて構成されていることを特
徴とする、請求項２５又は請求項２６に記載のパルス幅
制御装置。 - 【請求項３１】 該目標パルス幅設定部が該目標パルス
幅に相当する電圧を発生する電源回路をそなえて構成さ
れていることを特徴とする、請求項２５又は請求項２６
に記載のパルス幅制御装置。 - 【請求項３２】 該目標パルス幅設定部の該電源回路
が、定電圧源と該定電圧源の電圧を該目標パルス幅に相
当する電圧に抵抗分圧する分圧回路とをそなえて構成さ
れていることを特徴とする、請求項３１記載のパルス幅
制御装置。 - 【請求項３３】 該目標パルス幅設定部の該電源回路に
おける該分圧回路が可変抵抗またはサーミスタで構成さ
れていることを特徴とする、請求項３２記載のパルス幅
制御装置。 - 【請求項３４】 該制御部が、該パルス幅測定部の出力
情報と該目標パルス幅設定部で設定された該目標パルス
幅情報との差情報を該制御信号として出力する比較回路
をそなえて構成されていることを特徴とする、請求項２
５又は請求項２６に記載のパルス幅制御装置。 - 【請求項３５】 該比較回路が、該パルス幅測定部の出
力情報と該目標パルス幅設定部で設定された該目標パル
ス幅情報との差情報を求める差動増幅回路として構成さ
れたことを特徴とする、請求項３４記載のパルス幅制御
装置。 - 【請求項３６】 該参照パルス信号を分周して該パルス
幅調整部へ出力する分周回路が設けられている特徴とす
る、請求項２５記載のパルス幅制御装置。 - 【請求項３７】 該参照パルス電気信号を分周して該パ
ルス幅調整部へ出力する分周回路が設けられている特徴
とする、請求項２６記載のパルス幅制御装置。 - 【請求項３８】 該電気／光変換部が発光素子と該発光
素子を駆動する発光素子駆動部とで構成されていること
を特徴とする、請求項２６記載のパルス幅制御装置。 - 【請求項３９】 該発光素子が半導体レーザとして構成
されていることを特徴とする、請求項３８記載のパルス
幅制御装置。 - 【請求項４０】 該光／電気変換部が受光素子と該受光
素子を増幅する増幅器とで構成されていることを特徴と
する、請求項２６記載のパルス幅制御装置。 - 【請求項４１】 該受光素子がフォトダイオードとして
構成されていることを特徴とする、請求項４０記載のパ
ルス幅制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31676896A JP3557059B2 (ja) | 1996-11-27 | 1996-11-27 | パルス幅制御装置 |
| US08/869,758 US5914622A (en) | 1996-11-27 | 1997-06-05 | Pulse-width controller |
| EP97111164A EP0845863B1 (en) | 1996-11-27 | 1997-07-03 | Pulse-width controller |
| DE69737344T DE69737344T2 (de) | 1996-11-27 | 1997-07-03 | Pulsbreitenregler |
| CN97113738A CN1124688C (zh) | 1996-11-27 | 1997-07-03 | 脉冲宽度控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31676896A JP3557059B2 (ja) | 1996-11-27 | 1996-11-27 | パルス幅制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163824A true JPH10163824A (ja) | 1998-06-19 |
| JP3557059B2 JP3557059B2 (ja) | 2004-08-25 |
Family
ID=18080717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31676896A Expired - Fee Related JP3557059B2 (ja) | 1996-11-27 | 1996-11-27 | パルス幅制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5914622A (ja) |
| EP (1) | EP0845863B1 (ja) |
| JP (1) | JP3557059B2 (ja) |
| CN (1) | CN1124688C (ja) |
| DE (1) | DE69737344T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160905A (ja) * | 2010-02-08 | 2011-08-25 | Panasonic Corp | 炊飯器 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US6633467B2 (en) * | 2000-02-03 | 2003-10-14 | Pass & Seymour, Inc. | AFCI which detects and interrupts line side arcing |
| US6335854B1 (en) * | 2000-02-21 | 2002-01-01 | Hughes Electronics Corporation | High voltage isolated relay driver |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| WO2001082485A1 (fr) * | 2000-04-24 | 2001-11-01 | Huawei Technologies Co., Ltd. | Circuit de reglage de la largeur d'impulsion d'une horloge de retard a haute et moyenne frequences |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| KR100445062B1 (ko) * | 2001-11-02 | 2004-08-21 | 주식회사 하이닉스반도체 | 반도체메모리장치의 클럭발생회로 |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| KR100516916B1 (ko) * | 2003-05-22 | 2005-09-27 | 한국전자통신연구원 | 시간지연과 파형 변환을 이용한 펄스 발생장치 및 그방법과 그를 이용한 다중 주파수 대역폭 무선통신시스템의 송신장치 |
| JP2005176448A (ja) * | 2003-12-09 | 2005-06-30 | Nec Yamagata Ltd | Ｐｗｍ信号生成回路 |
| TWI228849B (en) * | 2004-01-14 | 2005-03-01 | Asia Optical Co Inc | Laser driver circuit for burst mode and making method thereof |
| CN1728551B (zh) * | 2005-07-08 | 2010-04-07 | 浙江大学 | 一种可以调节控制脉冲的宽度的控制器 |
| US8102720B2 (en) * | 2009-02-02 | 2012-01-24 | Qualcomm Incorporated | System and method of pulse generation |
| KR101658211B1 (ko) * | 2010-04-29 | 2016-09-21 | 페어차일드코리아반도체 주식회사 | 펄스 폭 필터 |
| US8643514B1 (en) * | 2012-08-28 | 2014-02-04 | Texas Instruments Incorporated | Method for decoding data |
| CN103297001B (zh) * | 2013-05-17 | 2016-06-22 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
| CN105187036B (zh) * | 2015-08-05 | 2018-08-03 | 英特格灵芯片(天津)有限公司 | 一种脉冲滤波电路及其方法 |
| CN106413370A (zh) * | 2016-11-17 | 2017-02-15 | 中国工程物理研究院流体物理研究所 | 一种抗强电磁干扰的光电隔离屏蔽盒、***及方法 |
| KR102544166B1 (ko) * | 2018-04-19 | 2023-06-16 | 에스케이하이닉스 주식회사 | 펄스 폭 보상 회로 및 이를 이용하는 반도체 장치 |
| EP3860065B9 (en) | 2018-09-26 | 2024-02-14 | Toshiba Carrier Corporation | Detection device |
| CN112816804B (zh) * | 2019-11-15 | 2024-04-26 | 中车株洲电力机车研究所有限公司 | 一种高集成度的脉冲测试装置 |
| CN113616312B (zh) * | 2021-08-11 | 2024-07-12 | 杭州维纳安可医疗科技有限责任公司 | 协同脉冲发生装置、***及发生方法 |
| CN114137381B (zh) * | 2021-11-30 | 2024-04-30 | 深圳Tcl新技术有限公司 | 一种雪崩参数测量*** |
| CN114688960A (zh) * | 2022-03-23 | 2022-07-01 | 苏州维嘉科技股份有限公司 | 一种加工设备的信号处理方法及*** |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482826A (en) * | 1982-02-16 | 1984-11-13 | Lecroy Research Systems Corporation | Programmable delay device |
| US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
| JPH06291626A (ja) * | 1993-04-02 | 1994-10-18 | Fujitsu Ltd | パルス幅調整回路 |
| FR2707058B1 (ja) * | 1993-06-23 | 1995-09-15 | Sgs Thomson Microelectronics | |
| AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
| JP3691861B2 (ja) * | 1994-09-14 | 2005-09-07 | 株式会社東芝 | 光ディスク用光パルス幅制御装置 |
-
1996
- 1996-11-27 JP JP31676896A patent/JP3557059B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-05 US US08/869,758 patent/US5914622A/en not_active Expired - Lifetime
- 1997-07-03 CN CN97113738A patent/CN1124688C/zh not_active Expired - Fee Related
- 1997-07-03 DE DE69737344T patent/DE69737344T2/de not_active Expired - Lifetime
- 1997-07-03 EP EP97111164A patent/EP0845863B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160905A (ja) * | 2010-02-08 | 2011-08-25 | Panasonic Corp | 炊飯器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5914622A (en) | 1999-06-22 |
| EP0845863A2 (en) | 1998-06-03 |
| CN1183675A (zh) | 1998-06-03 |
| DE69737344T2 (de) | 2007-10-25 |
| EP0845863B1 (en) | 2007-02-14 |
| CN1124688C (zh) | 2003-10-15 |
| EP0845863A3 (en) | 1999-12-29 |
| DE69737344D1 (de) | 2007-03-29 |
| JP3557059B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557059B2 (ja) | パルス幅制御装置 | |
| US7405594B1 (en) | Current mode driver with constant voltage swing | |
| JP4123791B2 (ja) | 発光素子駆動装置および発光素子駆動システム | |
| US6583644B2 (en) | Output buffer for reducing slew rate variation | |
| US6958631B2 (en) | High-speed current switch circuit | |
| KR100399437B1 (ko) | 내부 전원전압 발생장치 | |
| EP1156603A2 (en) | LED driving circuit and optical transmitting module | |
| US6795656B1 (en) | Optical transmission circuit using a semiconductor laser | |
| JPH08330936A (ja) | 電源抵抗プログラミング方法 | |
| US20060255787A1 (en) | Voltage controlled current source device | |
| JPH10270992A (ja) | 定電流駆動回路 | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| EP0576204B1 (en) | Integrated circuit buffer with controlled rise and fall times | |
| US6664814B1 (en) | Output driver for an integrated circuit | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| EP1001535B1 (en) | Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration | |
| US5945883A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| JP3269676B2 (ja) | 回路装置 | |
| JP4224001B2 (ja) | Ｌｅｄ駆動回路 | |
| EP0772297B1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
| JP2003163413A (ja) | 半導体レーザ装置 | |
| US8058923B2 (en) | Charge pump circuit and slice level control circuit | |
| JP7414578B2 (ja) | オーディオ回路 | |
| WO1997024806A1 (en) | Semiconductor integrated circuit device with delay error correcting circuit | |
| US7148700B2 (en) | Normalizing circuit with reduced error voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |