CN116248136A - 发送器电路及具有其的总线收发器 - Google Patents

发送器电路及具有其的总线收发器 Download PDF

Info

Publication number
CN116248136A
CN116248136A CN202310189158.7A CN202310189158A CN116248136A CN 116248136 A CN116248136 A CN 116248136A CN 202310189158 A CN202310189158 A CN 202310189158A CN 116248136 A CN116248136 A CN 116248136A
Authority
CN
China
Prior art keywords
transistor
voltage
mirror
circuit
gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310189158.7A
Other languages
English (en)
Other versions
CN116248136B (zh
Inventor
刘宾杰
孙园杰
陈奇辉
马绍宇
郭晓雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Novosense Microelectronics Co ltd
Original Assignee
Suzhou Novosense Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Novosense Microelectronics Co ltd filed Critical Suzhou Novosense Microelectronics Co ltd
Priority to CN202310189158.7A priority Critical patent/CN116248136B/zh
Publication of CN116248136A publication Critical patent/CN116248136A/zh
Application granted granted Critical
Publication of CN116248136B publication Critical patent/CN116248136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

本发明揭示了一种发送器电路及具有其的总线收发器，其中，发送器电路包括连接至高边输出端的高边驱动电路，所述高边驱动电路包括依次串接的第一镜像晶体管和第一高压晶体管；所述第一高压晶体管配置为，在所述高边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在所述第一镜像晶体管导通并输出镜像电流时，开启至大导通程度以使所述镜像电流通过沟道流向所述高边输出端。本发明提供的发送器电路，能够兼顾耐压性、低功耗、低成本及信号收发效果等多种有益效果，能够应对电压值较大的异常正负电压干扰。

Description

发送器电路及具有其的总线收发器
技术领域
本发明涉及数据传输技术领域，尤其涉及一种发送器电路及具有其的总线收发器。
背景技术
现有技术中，特别是CAN(Controller Area Network，控制器域网)总线网络中，为了顺应协议要求或保证数据传输的稳定性，通常会形成差分电压信号作为输出。发送器或包含有发送器的总线收发器，其差分输出端口不可避免地会出现电压电流异常的情况，此种异常可能包括出现在高边或低边的异常正电压或异常负电压(在CAN总线中，异常电压可以为±58V)，若不进行相应的电路设计，则会导致电路无法正常工作，元器件发生损坏。
一些技术方案会在高边和/或低边处，沿电流流向串接二极管以辅助电流导向，但如此设计需要使二极管的以及能够承受较大的异常负电压，故需要改进封装工艺，造成成本的上升。并且在电路布局时不可避免的会在二极管处留有sub端，接收/发送器电路正常工作时，电流会从sub端流出，导致功耗增加且高低边电流不对称，影响信号收发效果。
发明内容
本发明的目的之一在于提供一种发送器电路，以解决现有技术中发送器电路对异常正负电压的耐压性差、功耗高、成本高且信号收发效果差的技术问题。
本发明的目的之一在于提供一种总线收发器。
为实现上述发明目的之一，本发明一实施方式提供一种发送器电路，包括连接至高边输出端的高边驱动电路，所述高边驱动电路包括依次串接的第一镜像晶体管和第一高压晶体管；所述第一高压晶体管配置为，在所述高边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在所述第一镜像晶体管导通并输出镜像电流时，开启至大导通程度以使所述镜像电流通过沟道流向所述高边输出端。
作为本发明一实施方式的进一步改进，所述第一高压晶体管配置为，在所述第一镜像晶体管导通并输出镜像电流时，形成大过驱动电压以使所述镜像电流通过沟道流向所述高边输出端。
作为本发明一实施方式的进一步改进，所述第一高压晶体管配置为N沟道场效应管。
作为本发明一实施方式的进一步改进，所述第一高压晶体管配置为耗尽型N沟道场效应管。
作为本发明一实施方式的进一步改进，所述第一镜像晶体管配置为P沟道场效应管；所述第一镜像晶体管的源极和所述第一高压晶体管的栅极连接供电电压，所述第一镜像晶体管的漏极连接所述第一高压晶体管的源极，所述第一高压晶体管的漏极连接至所述高边输出端。
作为本发明一实施方式的进一步改进，所述发送器电路还包括比较电路，所述比较电路的两个输入端分别连接所述第一镜像晶体管的源极和所述第一镜像晶体管的漏极，所述比较电路的输出端连接所述第一镜像晶体管的衬底；所述比较电路配置为，将其两个输入端处的较大电压输出至所述第一镜像晶体管的衬底。
作为本发明一实施方式的进一步改进，所述比较电路包括第一选通晶体管和第二选通晶体管；所述第一选通晶体管的源极和所述第二选通晶体管的栅极形成所述比较电路的第一输入端，所述第一选通晶体管的栅极和所述第二选通晶体管的漏极形成所述比较电路的第二输入端，所述第一选通晶体管的漏极和所述第二选通晶体管的源极形成所述比较电路的输出端。
作为本发明一实施方式的进一步改进，所述第一选通晶体管的衬底与所述第二选通晶体管的衬底相连形成所述比较电路的输出端；所述第一选通晶体管和所述第二选通晶体管均配置为P沟道场效应管。
作为本发明一实施方式的进一步改进，所述第一选通晶体管的源极与所述第二选通晶体管的栅极之间依次串接有第一反相器和第二反相器；所述第一选通晶体管的栅极连接至所述第一反相器与所述第二反相器之间；所述第一反相器的供电端连接所述第二选通晶体管的漏极，所述第二反相器的供电端连接所述第一选通晶体管的源极；所述第一选通晶体管和所述第二选通晶体管均配置为P沟道场效应管。
作为本发明一实施方式的进一步改进，所述高边驱动电路还包括串接于所述第一高压晶体管与所述高边输出端之间的第一耐压电路，所述第一耐压电路配置为，在所述高边输出端处加有异常负电压时，承受并挡住该异常负电压。
作为本发明一实施方式的进一步改进，所述第一耐压电路还用于在所述高边输出端处加有异常正电压时至少正常导通；所述第一耐压电路包括第一耐压晶体管和第一稳压管，所述第一稳压管的正极连接所述第一耐压晶体管的栅极，所述第一稳压管的负极连接所述第一耐压晶体管的源极。
作为本发明一实施方式的进一步改进，所述第一耐压晶体管配置为P沟道场效应管，且所述第一耐压晶体管的栅极通过限流电阻接地。
作为本发明一实施方式的进一步改进，所述发送器电路还包括连接至低边输出端的低边驱动电路，所述低边驱动电路包括依次串接的第二高压晶体管和第二镜像晶体管；所述第二高压晶体管配置为，在所述低边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在所述第二镜像晶体管导通时导通。
作为本发明一实施方式的进一步改进，所述第二高压晶体管和所述第二镜像晶体管均配置为N沟道场效应管；所述第二高压晶体管的栅极、所述第一镜像晶体管的源极和所述第一高压晶体管的栅极连接供电电压；所述第二镜像晶体管的源极接地；所述第二高压晶体管与所述低边输出端之间串设有单向导通单元；所述单向导通单元包括耐压二极管和第二耐压电路至少其中之一；所述耐压二极管的正极连接所述低边输出端，且所述耐压二极管的负极连接所述第二高压晶体管的漏极；所述第二耐压电路包括第二耐压晶体管和第二稳压管，所述第二稳压管的正极连接所述第二耐压晶体管的栅极，所述第二稳压管的负极连接所述第二耐压晶体管的源极；所述第二耐压晶体管配置为P沟道场效应管，且所述第二耐压晶体管的栅极通过限流电阻接地。
为实现上述发明目的之一，本发明一实施方式提供一种总线收发器，包括上述任一种技术方案所述的发送器电路。
与现有技术相比，本发明提供的发送器电路，通过在高边驱动电路的镜像晶体管和高边输出端之间串接高压晶体管，一方面，使高压晶体管在电路正常工作时允许镜像电流通过沟道流向电路后级，使得镜像电流不会通过额外的sub端发生泄流，影响整体性能和功耗；另一方面，在电路异常工作时至少关闭至小导通程度以承受并挡住异常电压以保护高边驱动电路中元器件发生损坏；且整体来看，元器件及工艺成本较低，良品率高，便于生产推广。
附图说明
图1是本发明一实施方式中发送器电路的结构示意图。
图2是本发明一实施方式中发送器电路的第一实施例的电路结构图。
图3是本发明一实施方式中发送器电路的第二实施例的电路结构图。
图4是本发明一实施方式中发送器电路中比较电路的第一实施例的电路结构图。
图5是本发明一实施方式中发送器电路中比较电路的第二实施例的电路结构图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
可以理解地，本发明提供的接收器电路和总线收发器，并不局限于使用CAN总线进行通信的工况。在其他同样利用差分信号进行通信的情况下，本领域技术人员能够对本发明进行改进而做出适应于其他场景的技术方案。下文所涉的有关CAN总线或细节结构的描述及其附图标记(例如，CANH和CANL)均可以依据场景的变化而替换。
本发明一实施方式提供一种总线收发器，可以包括相互连接的发送器和接收器。优选地，发送器包括一种发送器电路，能够兼顾低成本、低功耗、性能平衡、稳定安全等优势。
总线收发器还可以包括控制器，用于连接并控制所述发送器或发送器电路以输出信号。总线控制器可以是微控制器或其他数据源/数据接收器，可以配置为将经由总线发送的数据转换为与预设总线协议对应的比特流数据。在一种实施方式中，总线收发器整体设置于CAN总线通信工况之下。
所述接收器可以配置为接收差分信号并转化为可以被所述控制器接收并解析的二进制信号。所述发送器对应配置为接收所述比特流数据，对应转化为总线协议所支持的总线信号输出至后端。在一种实施方式中，这些总线信号可以是差分信号，并具体地，可以是差分形式的电压信号。可以理解地，上文仅是介绍一种发送器及其电路的应用场景，即使在不存在所述接收器和所述控制器，或将两者配置为其他结构时，所述发送器同样可以实现上述功能及效果。换言之，本发明并不限制发送器的应用场景。
对于整个总线***或总线回路来说，本发明提供的总线收发器可以设置有一个或多个。多个总线收发器可以相互并联，分别通过自身的接收器接收来自总线回路的差分输入信号。当然，所述总线***中的多个总线收发器并不必然配置为相同，相互之间可以具有信号处理方式、电路结构上的差异性。
本发明一实施方式提供一种发送器电路，可以设置于上述任一种发送器、总线收发器或总线***中。如图1所示，发送器电路包括连接至高边输出端CANH的高边驱动电路11。其中，高边输出端CANH可以解释为发送器的一部分，特别是发送器用于与接收器或隔离单元相连接的端口；基于此，可以认为高边驱动电路11的输出端用于形成高边输出端CANH。
一方面，发送器电路或发送器还可以包括低边输出端CANL，在发送器电路还包括低边驱动电路12的实施方式中，低边驱动电路12可以连接低边输出端CANL，或利用其输出端形成低边输出端CANL。另一方面，高边驱动电路11一侧还可以包括前级电路210，用于接收微控制器的输出信号并在高边驱动电路11一侧产生偏置电压，以实现信号发送功能。
具体地，形成于高边驱动电路11处的偏置电压经过处理后形成电流流经高边输出端CANH，或进一步地，形成电流流经高边输出端CANH与低边输出端CANL之间；高边输出端CANH与低边输出端CANL之间还可以设置有负载电阻RL，通过在负载电阻RL上产生负载电流iL，可以辅助信号发送功能的实现。低边驱动电路12同样可以包括此种前级电路以辅助信号发送，下文不再赘述。
高边驱动电路11可以包括依次串接的第一镜像晶体管PM1和第一高压晶体管NM3。所述“依次串接”可以理解为两者沿靠近高边输出端CANH的方向依次设置且相互串联。在所述第一镜像晶体管PM1连接至供电电压(如图2或图3所示的供电电压VCC)时，所述“依次串接”还可以解释为，第一镜像晶体管PM1的输入端连接所述供电电压，第一镜像晶体管PM1的输出端连接第一高压晶体管NM3的输入端，第一高压晶体管NM3的输出端连接至高边输出端CANH。其中，本发明所述“连接”或“连接至”包含直接电性连接和通过其他电路部分、元器件间接连接，下文不再赘述。
优选地，所述第一镜像晶体管PM1用于产生携带有待发送信号的镜像电流。一种实施方式中，第一镜像晶体管PM1用于根据其栅极所加偏置电压产生携带有所述待发送信号的镜像电流。
一种实施例中，所述偏置电压和/或所述镜像电流可以来自于所述前级电路210。前级电路210可以与第一镜像晶体管PM1构成镜像驱动电路21；镜像驱动电路21可以解释为具有用于驱动的镜像电路。前级电路210可以具体包括驱动器和与所述第一镜像晶体管PM1对应的前级镜像晶体管；所述前级镜像晶体管用于与第一镜像晶体管PM1构成电流镜；所述驱动器用于根据所述待发送信号，选择性将所述前级镜像晶体管的栅极和源极与偏置电压耦合，以在所述前级镜像晶体管所在支路处形成偏置电流，从而经过所述电流镜的复制而在第一镜像晶体管PM1一侧形成所述镜像电流。
所述驱动器的供电端连接所述偏置电压；所述驱动器的输入端接入所述待发送信号，在所述待发送信号来自微处理器时，所述驱动器的输入端可以连接至所述微处理器；所述驱动器的输出端连接至设置于所述前级镜像晶体管的源极与所述偏置电压之间的开关管的控制端。所述前级镜像晶体管的栅极与其源极、第一镜像晶体管PM1的栅极相连；所述前级镜像晶体管的漏极连接所述偏置电压；所述前级镜像晶体管的源极与地电平之间还串接有电流源。
另一种实施例中，低边驱动电路12也可以包括镜像晶体管(参考图2或图3，后文所述的第二镜像晶体管NM2)，该镜像晶体管可以用于产生携带有待发送信号的镜像电流，并可以用于根据其栅极所加偏置电压产生携带有所述待发送信号的镜像电流。高边侧携带的是高边待发送信号，低边侧携带的是低边待发送信号。低边驱动电路12输入的偏置电压和/或产生的镜像电流也可以来自于与其对应的前级电路，此处不再赘述。
第一高压晶体管NM3具体配置为，在高边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压。所述异常正电压可以是+58V。如此，可以保护位于第一高压晶体管NM3之前的电路避免超压损坏，在所述第一高压晶体管NM3上未与高边输出端CANH连接的另一端连接至供电电压时，还能够防止异常正电压直接倒灌至供电电压。
第一高压晶体管NM3具体配置为，在第一镜像晶体管PM1导通并输出镜像电流时，开启至大导通程度以使所述镜像电流通过第一高压晶体管NM3的沟道流向高边输出端CANH。所述大导通程度可以解释为足以使镜像电流全部或至少大部分流经沟道，而非流经第一高压晶体管NM3的寄生二极管。如此，能够避免单向导通的二极管由于存在sub端而产生漏电流，导致功耗浪费、成本上升、性能下降。
结合图1、图2和图3所示，优选地，第一高压晶体管NM3可以配置为，在第一镜像晶体管PM1导通并输出镜像电流i0时，第一高压晶体管NM3处形成大的过驱动电压，以使镜像电流i0通过第一高压晶体管NM3的沟道流向高边输出端CANH。也即，可以通过将第一高压晶体管NM3处过驱动电压配置为较高水平，来实现将其打开至大导通程度的效果。由于过驱动电压是影响导通程度的诸多因素中的平方项，因此对过驱动电压的微小调整即可大幅提高导通程度。当然，也可以通过增大第一高压晶体管NM3的面积来实现大导通程度。
一种实施方式中，第一高压晶体管NM3可以配置为N沟道场效应管。考虑到第一高压晶体管NM3设置于高边一侧，如此配置能够更好地实现镜像电流i0的传输与异常正电压的隔绝等功能。
一种实施例中，第一高压晶体管NM3可以配置为耗尽型N沟道场效应管。如此，第一高压晶体管NM3的阈值电压(Vth)为负，由于第一高压晶体管NM3的过驱动电压受到其栅源电压(栅极与源极电压的差值，Vgs)与所述阈值电压的差值的影响，在所述阈值电压为负时，在第一高压晶体管NM3上产生过驱动电压更容易，更能够保证镜像电流i0全部或大部分流经第一高压晶体管NM3的沟道。
在第一高压晶体管NM3中包括第一寄生二极管DN3时，若第一镜像晶体管PM1正常输出镜像电流i0，则第一高压晶体管NM3会打开至大导通程度而使镜像电流i0尽可能不流经第一寄生二极管DN3；若高边输出端CANH处加有异常正电压，则第一高压晶体管NM3承受并挡住该异常正电压，保证第一高压晶体管NM3的输入侧电压(也即第一高压晶体管NM3的源极电压/后文节点电压VM)至少不超过其栅极电压(Vg)与阈值电压(Vth)之差。
一种实施例中，第一镜像晶体管PM1配置为P沟道场效应管。第一镜像晶体管PM1设置于高边一侧，能够适应于各种传输情况而保证镜像电流i0的正常传输。一种具体示例中，第一镜像晶体管PM1的栅极连接前级电路210以接收偏置电压。
另一种具体示例中，第一镜像晶体管PM1的源极连接供电电压VCC，第一高压晶体管NM3的栅极连接供电电压VCC。如此，第一高压晶体管NM3的栅极具有较高的电压，使其栅源电压整体电压水平提高，更有助于形成大导通程度；第一高压晶体管NM3通过第一镜像晶体管PM1接入供电电压VCC，能够使第一高压晶体管NM3的导通情况(栅源电压Vgs)动态跟随第一镜像晶体管PM1的工作电压(Vsd，Vsd＝VCC-VM)，保护电子元器件本身不发生过压损坏的同时，有助于防止异常正电压直接倒灌至供电侧。
第一镜像晶体管PM1的漏极连接第一高压晶体管NM3的源极，连接处存在节点电压VM。节点电压VM作为第一镜像晶体管PM1的漏极电压，受到第一镜像晶体管PM1的工作状态/工作电压的影响，节点电压VM作为第一高压晶体管NM3的源极电压，决定着第一高压晶体管NM3的导通状态/栅源电压。第一高压晶体管NM3通过其漏极连接至高边输出端CANH，以将流经沟道的镜像电流i0输出。在高边输出端CANH加有异常正电压时，节点电压VM最大不超过供电电压VCC与第一高压晶体管NM3的阈值电压(Vth)之差。
一种实施方式中，高边驱动电路11还包括串接于第一高压晶体管NM3与高边输出端CANH之间的第一耐压电路。所述第一耐压电路配置为，在高边输出端CANH处加有异常负电压(例如-58V)时，承受并挡住该异常负电压。如此，能够增强高边驱动电路的异常负电压耐压性，提高电路整体的稳定性。
一实施例中，所述第一耐压电路还可以用于，在高边输出端CANH处加有异常正电压时，至少正常导通。所述至少正常导通解释为，在维持所述第一耐压电路稳定工作的前提下，至少能够将该异常正电压加在第一高压晶体管NM3一侧以使其承受并挡住该异常正电压；优选地，其他实施例中，第一耐压电路处还可以对该异常正电压降低后，再将其加在第一高压晶体管NM3一侧，如此，更能够缓解对第一高压晶体管NM3之于异常正电压的耐压要求。
一种实施例中，所述第一耐压电路包括第一耐压晶体管PM2和第一稳压管D1；前者可以用于辅助镜像电流i0的正常流通，后者可以用于在第一耐压晶体管PM2某引脚(例如源极)处的电压满足预设条件时，将第一耐压晶体管PM2上两引脚间的电压钳位保持在某一预设正向电压。优选地，所述预设正向电压配置为使所述第一耐压晶体管PM2不发生超压，或称第一稳压管D1用于使第一耐压晶体管PM2正常工作而不发生超压。
第一稳压管D1的正极连接第一耐压晶体管PM2的栅极，第一稳压管D1的负极连接第一耐压晶体管PM2的源极。从而，当高边输出端CANH电压正常，第一镜像晶体管PM1导通并输出镜像电流i0时，第一耐压晶体管PM2正常导通，并将镜像电流i0送入高边输出端CANH。当高边输出端CANH出现异常正电压时，第一耐压晶体管PM2内的第二寄生二极管DP2导通，使得第一耐压晶体管PM2的源极电压被该异常正电压拉高，第一稳压管D1反向击穿，以将第一耐压晶体管PM2的栅源电压(Vgs)钳位至所述预设正向电压，保证第一耐压晶体管PM2不发生超压损坏。当高边输出端CANH出现异常负电压时，第一耐压晶体管PM2至少关闭至小导通程度，以承受并挡住该异常负电压，使第一高压晶体管NM3的漏极电压及漏极之前的电路不会被该异常负电压影响。
一种具体实例中，第一耐压晶体管PM2配置为P沟道场效应管，且第一耐压晶体管PM2的栅极通过限流电阻(图2、图3中的R1)接地。前者能够适应于高边信号传输，后者能够防止第一耐压晶体管PM2损坏。
在所述发送电路包括连接至低边输出端CANL的低边驱动电路12的实施方式中，低边驱动电路12优选包括依次串接的第二高压晶体管NM1和第二镜像晶体管NM2，以形成与高边驱动电路11相对称的结构。具体地，所述“依次串接”可以被解释为：在低边输出端CANL之后，第二高压晶体管NM1和第二镜像晶体管NM2沿正常电流方向依次设置，且两者相互串接。
第二高压晶体管NM1配置为，在低边输出端CANL处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在第二镜像晶体管NM2导通时导通。如此，可以挡住异常正电压对后级电路的影响，并保持负载电流iL能够在低边驱动电路12一侧正常流通。
一种实施方式中，第二高压晶体管NM1和第二镜像晶体管NM2均配置为N沟道场效应管，以适应低边驱动的需求。其中，第二镜像晶体管NM2的源极接地。第二高压晶体管NM1的栅极、第一镜像晶体管PM1的源极和第一高压晶体管NM3的栅极连接供电电压VCC，从而为高边驱动电路11和低边驱动电路12上主要控制镜像电流i0或相对电流i1的生成与导通的元器件，设定相同的电压标准。
优选地，在所述发送器电路包括与低边驱动电路12对应的前级电路时，该前级电路同样可以包括诸如上述驱动器、开关管、与第二镜像晶体管NM2对应的前级镜像晶体管，驱动器也可以连接微控制器接收其输出信号，对应产生作用于第二镜像晶体管NM2栅极的偏置电压，此处不再赘述。
一种实施例中，第二高压晶体管NM1与低边输出端CANL之间串设有单向导通单元。所述单向导通单元用于引导电流从低边输出端CANL一侧流向第二高压晶体管NM1一侧，并在低边输出端CANL处出现异常负电压时，辅助隔绝低边输出端CANL与位于所述单向导通单元之后的元器件。如此，能够增强低边驱动电路12的耐压性能，并在异常负电压时保护第二高压晶体管NM1。
优选地，所述单向导通单元包括耐压二极管D2和第二耐压电路至少其中之一。
图2示出了将所述单向导通单元配置为耐压二极管D2的实施方式。耐压二极管D2。耐压二极管D2的正极连接低边输出端CANL，且耐压二极管D2的负极连接第二高压晶体管NM1的漏极。
当镜像电流i0正常流经负载电阻RL，并在低边驱动电路12一侧产生相对电流i1时，耐压二极管D2、第二高压晶体管NM1均导通。当低边输出端CANL处加有异常正电压时，耐压二极管D2导通，第二高压晶体管NM1承受并挡住该异常正电压，使第二镜像晶体管NM2的漏极电压及漏极之前的电路不会被该异常正电压影响。当低边输出端CANL处加有异常负电压时，耐压二极管D2承受并挡住该异常负电压，使第二高压晶体管NM1的漏极电压及漏极之前的电路不会被该异常负电压影响。
图3示出了将所述单向导通单元配置为第二耐压电路的实施方式，也即提供了另一种低边驱动电路12’。所述第二耐压电路可以包括第二耐压晶体管PM5和第二稳压管D3。其中，第二耐压晶体管PM5的作用参照第一耐压晶体管PM2，第二稳压管D3的作用参照第一稳压管D1。
第二稳压管D3的正极连接第二耐压晶体管PM5的栅极，第二稳压管D3的负极连接第二耐压晶体管PM5的源极。一种技术方案中，第二耐压晶体管PM5配置为P沟道场效应管；第二耐压晶体管PM5的栅极通过限流电阻(图3中的R2)接地。
当镜像电流i0正常流经负载电阻RL，并在低边驱动电路12一侧产生相对电流i1时，第二耐压晶体管PM5正常导通，并将相对电流i1送入第二高压晶体管NM1。当低边输出端CANL处加有异常正电压时，第二耐压晶体管PM5内的第三寄生二极管DP5导通，使得第二耐压晶体管PM5的源极电压被该异常正电压拉高，第二稳压管D3反向击穿，以将第二耐压晶体管PM5的栅源电压(Vgs)钳位至预设正向电压(可以与高边驱动电路设置相同的预设正向电压，例如+5V)，保证第二耐压晶体管PM5不发生超压损坏。当低边输出端CANL处出现异常负电压时，第二耐压晶体管PM5至少关闭至小导通程度以承受并挡住所述异常负电压，承受并挡住该异常负电压，使第二高压晶体管NM1的漏极电压及漏极之前的电路不会被该异常负电压影响。
相较于配置耐压二极管D2的技术方案，该方案能够避免漏电流is的产生，能够保持高边驱动电路11与该另一低边驱动电路12’上的电流对应。
一种实施方式中，所述发送器电路还可以包括比较电路M0，以进一步削弱异常正电压对供电电压VCC的影响。比较电路M0的两个输入端a和b分别连接第一镜像晶体管PM1的源极和第一镜像晶体管PM1的漏极，比较电路M0的输出端max连接第一镜像晶体管PM1的衬底。比较电路M0配置为，将比较电路M0第一输入端a处的电压和第二输入端b处的电压中，较大的电压输出至第一镜像晶体管PM1的衬底；也即，以两输入电压中较大值作为输出。如此，一方面，能够从第一镜像晶体管PM1的衬底一侧，隔绝并完全避免第一镜像晶体管PM1将节点电压VM倒灌回供电电压VCC一侧；另一方面，还能够关断第一高压晶体管NM3，防止NM3上可能流经的电流倒灌回VCC一侧。
一种实施例中，结合图4和图5所示，比较电路包括第一选通晶体管PM3和第二选通晶体管PM4。第一选通晶体管PM3的源极和第二选通晶体管PM4的栅极形成比较电路M0的第一输入端a；第一选通晶体管PM3的栅极和第二选通晶体管PM4的漏极形成比较电路M0的第二输入端b；第一选通晶体管PM3的漏极和第二选通晶体管PM4的源极形成比较电路M0的输出端max。
在第一输入端a处电压高于第二输入端b处电压时，第一选通晶体管PM3导通，第二选通晶体管PM4关断，第一选通晶体管PM3将其源极连接的第一输入端a的电压接入比较电路M0的输出端max。
在第一输入端a处电压低于第二输入端b处电压时，第一选通晶体管PM3关断，第二选通晶体管PM4导通，第二选通晶体管PM4将其漏极连接的第二输入端b的电压接入比较电路M0的输出端max。
一种具体示例中，第一选通晶体管PM3和第二选通晶体管PM4均配置为P沟道场效应管，以适应高边驱动。一种具体示例中，第一选通晶体管PM3的衬底与第二选通晶体管PM4的衬底相连形成比较电路M0的输出端max，或称两者衬底接入比较电路M0的输出端，以维持两选通晶体管工作的稳定。
一种实施例中，两选通晶体管上引脚的连接也可以是间接连接。例如，第一选通晶体管PM3的源极与第二选通晶体管PM4的栅极之间依次串接有第一反相器N1和第二反相器N2；第一选通晶体管PM3的栅极连接至第一反相器N1与第二反相器N2之间；第一反相器N1的供电端连接第二选通晶体管PM4的漏极，第二反相器N2的供电端连接第一选通晶体管PM3的源极。
在第一输入端a处电压高于第二输入端b处电压时，第一反相器N1输出低电平，第一选通晶体管PM3导通并将第一输入端a处电压接入比较器M0的输出端max，第二反相器N2输出高电平，第二选通晶体管PM4关断。
在第一输入端a处电压低于第二输入端b处电压时，由于第一反相器N1处输入端电压大于供电端电压，第一反相器N1输出高电平，第一选通晶体管PM3关断，第二反相器N2输出低电平，第二选通晶体管PM4导通并将第二输入端b处电压接入比较器M0的输出端max。
一种具体示例中，第一选通晶体管PM3和第二选通晶体管PM4可以均配置为P沟道场效应管，以适应高边驱动。一种具体示例中，第一选通晶体管PM3的衬底与第二选通晶体管PM4的衬底相连形成比较电路M0的输出端max，或称两者衬底接入比较电路M0的输出端，以维持两选通晶体管工作的稳定。其中，第一反相器N1和第二反相器N2的接地端分别连接地电平GND。
综上，本发明提供的发送器电路，通过在高边驱动电路的镜像晶体管和高边输出端之间串接高压晶体管，一方面，使高压晶体管在电路正常工作时允许镜像电流通过沟道流向电路后级，使得镜像电流不会通过额外的sub端发生泄流，影响整体性能和功耗；另一方面，在电路异常工作时至少关闭至小导通程度以承受并挡住异常电压以保护高边驱动电路中元器件发生损坏；且整体来看，元器件及工艺成本较低，良品率高，便于生产推广。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (15)

1.一种发送器电路，其特征在于，包括连接至高边输出端的高边驱动电路，所述高边驱动电路包括依次串接的第一镜像晶体管和第一高压晶体管；
所述第一高压晶体管配置为，在所述高边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在所述第一镜像晶体管导通并输出镜像电流时，开启至大导通程度以使所述镜像电流通过沟道流向所述高边输出端。
2.根据权利要求1所述的发送器电路，其特征在于，所述第一高压晶体管配置为，在所述第一镜像晶体管导通并输出镜像电流时，形成大过驱动电压以使所述镜像电流通过沟道流向所述高边输出端。
3.根据权利要求1所述的发送器电路，其特征在于，所述第一高压晶体管配置为N沟道场效应管。
4.根据权利要求3所述的发送器电路，其特征在于，所述第一高压晶体管配置为耗尽型N沟道场效应管。
5.根据权利要求3所述的发送器电路，其特征在于，所述第一镜像晶体管配置为P沟道场效应管；所述第一镜像晶体管的源极和所述第一高压晶体管的栅极连接供电电压，所述第一镜像晶体管的漏极连接所述第一高压晶体管的源极，所述第一高压晶体管的漏极连接至所述高边输出端。
6.根据权利要求1所述的发送器电路，其特征在于，所述发送器电路还包括比较电路，所述比较电路的两个输入端分别连接所述第一镜像晶体管的源极和所述第一镜像晶体管的漏极，所述比较电路的输出端连接所述第一镜像晶体管的衬底；所述比较电路配置为，将其两个输入端处的较大电压输出至所述第一镜像晶体管的衬底。
7.根据权利要求6所述的发送器电路，其特征在于，所述比较电路包括第一选通晶体管和第二选通晶体管；所述第一选通晶体管的源极和所述第二选通晶体管的栅极形成所述比较电路的第一输入端，所述第一选通晶体管的栅极和所述第二选通晶体管的漏极形成所述比较电路的第二输入端，所述第一选通晶体管的漏极和所述第二选通晶体管的源极形成所述比较电路的输出端。
8.根据权利要求7所述的发送器电路，其特征在于，所述第一选通晶体管的衬底与所述第二选通晶体管的衬底相连形成所述比较电路的输出端；所述第一选通晶体管和所述第二选通晶体管均配置为P沟道场效应管。
9.根据权利要求7所述的发送器电路，其特征在于，所述第一选通晶体管的源极与所述第二选通晶体管的栅极之间依次串接有第一反相器和第二反相器；所述第一选通晶体管的栅极连接至所述第一反相器与所述第二反相器之间；所述第一反相器的供电端连接所述第二选通晶体管的漏极，所述第二反相器的供电端连接所述第一选通晶体管的源极；所述第一选通晶体管和所述第二选通晶体管均配置为P沟道场效应管。
10.根据权利要求1所述的发送器电路，其特征在于，所述高边驱动电路还包括串接于所述第一高压晶体管与所述高边输出端之间的第一耐压电路，所述第一耐压电路配置为，在所述高边输出端处加有异常负电压时，承受并挡住该异常负电压。
11.根据权利要求10所述的发送器电路，其特征在于，所述第一耐压电路还用于在所述高边输出端处加有异常正电压时至少正常导通；所述第一耐压电路包括第一耐压晶体管和第一稳压管，所述第一稳压管的正极连接所述第一耐压晶体管的栅极，所述第一稳压管的负极连接所述第一耐压晶体管的源极。
12.根据权利要求11所述的发送器电路，其特征在于，所述第一耐压晶体管配置为P沟道场效应管，且所述第一耐压晶体管的栅极通过限流电阻接地。
13.根据权利要求1所述的发送器电路，其特征在于，所述发送器电路还包括连接至低边输出端的低边驱动电路，所述低边驱动电路包括依次串接的第二高压晶体管和第二镜像晶体管；所述第二高压晶体管配置为，在所述低边输出端处加有异常正电压时至少关闭至小导通程度以承受并挡住所述异常正电压，且在所述第二镜像晶体管导通时导通。
14.根据权利要求13所述的发送器电路，其特征在于，所述第二高压晶体管和所述第二镜像晶体管均配置为N沟道场效应管；所述第二高压晶体管的栅极、所述第一镜像晶体管的源极和所述第一高压晶体管的栅极连接供电电压；所述第二镜像晶体管的源极接地；
所述第二高压晶体管与所述低边输出端之间串设有单向导通单元；所述单向导通单元包括耐压二极管和第二耐压电路至少其中之一；
所述耐压二极管的正极连接所述低边输出端，且所述耐压二极管的负极连接所述第二高压晶体管的漏极；
所述第二耐压电路包括第二耐压晶体管和第二稳压管，所述第二稳压管的正极连接所述第二耐压晶体管的栅极，所述第二稳压管的负极连接所述第二耐压晶体管的源极；所述第二耐压晶体管配置为P沟道场效应管，且所述第二耐压晶体管的栅极通过限流电阻接地。
15.一种总线收发器，其特征在于，包括权利要求1-14任一项所述的发送器电路。
CN202310189158.7A 2023-03-02 2023-03-02 发送器电路及具有其的总线收发器 Active CN116248136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310189158.7A CN116248136B (zh) 2023-03-02 2023-03-02 发送器电路及具有其的总线收发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310189158.7A CN116248136B (zh) 2023-03-02 2023-03-02 发送器电路及具有其的总线收发器

Publications (2)

Publication Number Publication Date
CN116248136A true CN116248136A (zh) 2023-06-09
CN116248136B CN116248136B (zh) 2024-05-03

Family

ID=86629368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310189158.7A Active CN116248136B (zh) 2023-03-02 2023-03-02 发送器电路及具有其的总线收发器

Country Status (1)

Country Link
CN (1) CN116248136B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318694A (zh) * 2023-09-19 2023-12-29 苏州纳芯微电子股份有限公司 发送电路及数字隔离器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249715A (ja) * 2002-02-25 2003-09-05 Asahi Kasei Microsystems Kk 半導体レーザの駆動回路
CN108199708A (zh) * 2017-12-21 2018-06-22 大唐恩智浦半导体有限公司 一种门驱动电路、方法和装置
CN111506146A (zh) * 2020-06-15 2020-08-07 深圳市美矽微半导体有限公司 一种恒流源电路和电源
CN112688539A (zh) * 2020-12-18 2021-04-20 电子科技大学 一种具有短路检测功能的高边开关驱动电路
WO2022127468A1 (zh) * 2020-12-17 2022-06-23 北京集创北方科技股份有限公司 供电电路、驱动芯片以及显示装置
CN114785338A (zh) * 2022-06-16 2022-07-22 苏州纳芯微电子股份有限公司 数字隔离器及其发送电路
CN114938222A (zh) * 2022-05-09 2022-08-23 上海数明半导体有限公司 总线驱动器结构及控制方法
CN217445331U (zh) * 2022-05-09 2022-09-16 上海数明半导体有限公司 总线驱动器结构
CN115117847A (zh) * 2022-07-05 2022-09-27 瓴芯电子科技(无锡)有限公司 一种高边开关设计及其驱动方法
CN115133629A (zh) * 2022-09-02 2022-09-30 深圳市单源半导体有限公司 充电控制电路、控制方法以及锂电池高边驱动电路
CN218549893U (zh) * 2022-10-27 2023-02-28 苏州纳芯微电子股份有限公司 接收器电路及具有其的总线收发器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249715A (ja) * 2002-02-25 2003-09-05 Asahi Kasei Microsystems Kk 半導体レーザの駆動回路
CN108199708A (zh) * 2017-12-21 2018-06-22 大唐恩智浦半导体有限公司 一种门驱动电路、方法和装置
CN111506146A (zh) * 2020-06-15 2020-08-07 深圳市美矽微半导体有限公司 一种恒流源电路和电源
WO2022127468A1 (zh) * 2020-12-17 2022-06-23 北京集创北方科技股份有限公司 供电电路、驱动芯片以及显示装置
CN112688539A (zh) * 2020-12-18 2021-04-20 电子科技大学 一种具有短路检测功能的高边开关驱动电路
CN114938222A (zh) * 2022-05-09 2022-08-23 上海数明半导体有限公司 总线驱动器结构及控制方法
CN217445331U (zh) * 2022-05-09 2022-09-16 上海数明半导体有限公司 总线驱动器结构
CN114785338A (zh) * 2022-06-16 2022-07-22 苏州纳芯微电子股份有限公司 数字隔离器及其发送电路
CN115117847A (zh) * 2022-07-05 2022-09-27 瓴芯电子科技(无锡)有限公司 一种高边开关设计及其驱动方法
CN115133629A (zh) * 2022-09-02 2022-09-30 深圳市单源半导体有限公司 充电控制电路、控制方法以及锂电池高边驱动电路
CN218549893U (zh) * 2022-10-27 2023-02-28 苏州纳芯微电子股份有限公司 接收器电路及具有其的总线收发器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318694A (zh) * 2023-09-19 2023-12-29 苏州纳芯微电子股份有限公司 发送电路及数字隔离器

Also Published As

Publication number Publication date
CN116248136B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
EP3001564B1 (en) Controller area network bus transmitter with complementary source follower driver
JP3100824B2 (ja) 過電圧許容出力バッファ回路
US5532621A (en) Output buffer circuit, input buffer circuit and bi-directional buffer circuit for plural voltage systems
US5534795A (en) Voltage translation and overvoltage protection
CN116248136B (zh) 发送器电路及具有其的总线收发器
US6100719A (en) Low-voltage bus switch maintaining isolation under power-down conditions
KR101596763B1 (ko) Can 트랜시버 회로의 제어 방법 및 장치
EP1032132B1 (en) An output buffer for a low voltage differential signaling receiver
US6859089B2 (en) Power switching circuit with controlled reverse leakage
US9484911B2 (en) Output driver with back-powering prevention
US5966044A (en) Pull-up circuit and semiconductor device using the same
US20060033539A1 (en) Low voltage pull-down circuit
US7208993B2 (en) Input current leakage correction for multi-channel LVDS front multiplexed repeaters
US20210384982A1 (en) Laser emitting system
US8487649B2 (en) Output circuit, system including output circuit, and method of controlling output circuit
US10069637B2 (en) Transmitter circuit harvesting power from power supply of a receiver circuit
CN100358240C (zh) 防故障方法和电路
US6710626B1 (en) Databus transmitter
WO2003055073A1 (en) Cmos ecl output buffer
US20220416792A1 (en) Integrated circuit with output driver that compensates for supply voltage variations
CN109428576B (zh) 一种多路ip复用pad的控制***
CN215817887U (zh) 一种多路输入切换电路和多路供电***
US11962307B2 (en) Output circuit having multi-level output and comparator circuit therof
CN220673618U (zh) 防电流倒灌电路、主板和电子设备
CN217935440U (zh) 开关控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant