JP2003234595A - 電磁波シールド型半導体装置 - Google Patents
電磁波シールド型半導体装置Info
- Publication number
- JP2003234595A JP2003234595A JP2003031505A JP2003031505A JP2003234595A JP 2003234595 A JP2003234595 A JP 2003234595A JP 2003031505 A JP2003031505 A JP 2003031505A JP 2003031505 A JP2003031505 A JP 2003031505A JP 2003234595 A JP2003234595 A JP 2003234595A
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic wave
- layer
- semiconductor device
- multilayer capacitor
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 構成及び工程が簡単であり、自動化が容易で
あるにもかかわらず、電磁波ノイズやサージノイズの低
減が可能な電磁波シールド型半導体装置を提供する。 【解決手段】 配線基板２に形成した接地電極層３２、
３３、３５、３６、誘電体層４１、４２及び信号電極層
３４からなる積層コンデンサ６を接地線と入力信号線又
は出力信号線との間に接続するとともに、上記接地電極
層３３、３５、３６と金属キャップ４とにより半導体チ
ップ１を略囲覆する。 【効果】 積層コンデンサ６により電磁波シールド型半
導体装置の外部の入力信号線又は出力信号線又はこれら
の線に接続される電磁波シールド型半導体装置の内部の
配線に重畳される電磁波ノイズやサージノイズを低減で
きるとともに、積層コンデンサ６の接地電極層３２、３
３、３５、３６が金属キャップ４とともに半導体チップ
１を覆うので、入射する電磁波ノイズを低減できる。
あるにもかかわらず、電磁波ノイズやサージノイズの低
減が可能な電磁波シールド型半導体装置を提供する。 【解決手段】 配線基板２に形成した接地電極層３２、
３３、３５、３６、誘電体層４１、４２及び信号電極層
３４からなる積層コンデンサ６を接地線と入力信号線又
は出力信号線との間に接続するとともに、上記接地電極
層３３、３５、３６と金属キャップ４とにより半導体チ
ップ１を略囲覆する。 【効果】 積層コンデンサ６により電磁波シールド型半
導体装置の外部の入力信号線又は出力信号線又はこれら
の線に接続される電磁波シールド型半導体装置の内部の
配線に重畳される電磁波ノイズやサージノイズを低減で
きるとともに、積層コンデンサ６の接地電極層３２、３
３、３５、３６が金属キャップ４とともに半導体チップ
１を覆うので、入射する電磁波ノイズを低減できる。
Description
【０００１】
【産業上の利用分野】本発明は電磁波シールド型半導体
装置に関し、特に電磁波ノイズ及びサージノイズなどの
高周波ノイズを抑止可能な電磁波シールド型半導体装置
に関する。
装置に関し、特に電磁波ノイズ及びサージノイズなどの
高周波ノイズを抑止可能な電磁波シールド型半導体装置
に関する。
【０００２】
【従来技術】従来、ＩＣパッケージの端子に連結される
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ＩＣパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ＩＣパッケージの内部
に侵入する電磁波ノイズによりＩＣパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ（カンパッケージ）で封止す
ることが行われている。
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ＩＣパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ＩＣパッケージの内部
に侵入する電磁波ノイズによりＩＣパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ（カンパッケージ）で封止す
ることが行われている。
【０００３】一方、特開昭５３−１０３３７６号公報及
び特開平１−１９１４６１号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線（以下、電源線ともいう）に接続し、その他方の電極
を低位電源線（以下、接地線ともいう）に接続して電源
ノイズ（電源線重畳高周波ノイズ）を低減することを開
示している。
び特開平１−１９１４６１号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線（以下、電源線ともいう）に接続し、その他方の電極
を低位電源線（以下、接地線ともいう）に接続して電源
ノイズ（電源線重畳高周波ノイズ）を低減することを開
示している。
【０００４】特開昭５７−４９２５９号公報は、金属板
からなるダイスパッド上に半導体チップを搭載するＩＣ
封止技術（例えば樹脂モールドＩＣ）において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
からなるダイスパッド上に半導体チップを搭載するＩＣ
封止技術（例えば樹脂モールドＩＣ）において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
【０００５】
【発明が解決しようとする課題】上記各公報の技術によ
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したＩＣパッケージの外部の外部入力信号
線及びＩＣパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したＩＣパッケージの外部の外部入力信号
線及びＩＣパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
【０００６】本発明は上記問題点に鑑みなされたもので
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能な電磁波シールド型半導体装置を提供することを、
その目的としている。
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能な電磁波シールド型半導体装置を提供することを、
その目的としている。
【０００７】
【課題を解決するための手段】本発明の電磁波シールド
型半導体装置の第１の構成は、導体層を有する絶縁性基
板と、前記絶縁性基板の一主面に接合される半導体チッ
プと、入力信号線又は出力信号線に接続される信号電極
層と接地線に接続される接地電極層と前記両電極層間に
介設される誘電体層とを有し、前記絶縁性基板と一体に
形成される高周波ノイズバイパス用の積層コンデンサ
と、導電性接合層を介して前記絶縁性基板に接合されて
前記半導体チップを覆う金属キャップと、を備える電磁
波シールド型半導体装置であって、前記絶縁基板と前記
積層コンデンサとで構成される配線基板の他主面及び側
面に印刷されるとともに、前記導電性接合層を通じて前
記金属キャップを接地する絶縁基板囲覆用の接地電極層
を有することを特徴としている。
型半導体装置の第１の構成は、導体層を有する絶縁性基
板と、前記絶縁性基板の一主面に接合される半導体チッ
プと、入力信号線又は出力信号線に接続される信号電極
層と接地線に接続される接地電極層と前記両電極層間に
介設される誘電体層とを有し、前記絶縁性基板と一体に
形成される高周波ノイズバイパス用の積層コンデンサ
と、導電性接合層を介して前記絶縁性基板に接合されて
前記半導体チップを覆う金属キャップと、を備える電磁
波シールド型半導体装置であって、前記絶縁基板と前記
積層コンデンサとで構成される配線基板の他主面及び側
面に印刷されるとともに、前記導電性接合層を通じて前
記金属キャップを接地する絶縁基板囲覆用の接地電極層
を有することを特徴としている。
【０００８】本発明の第２の構成は、上記第１の構成に
おいて更に、前記積層コンデンサが、前記入力信号線と
前記接地線との間に接続されることを特徴としている。
おいて更に、前記積層コンデンサが、前記入力信号線と
前記接地線との間に接続されることを特徴としている。
【０００９】本発明の第３の構成は、上記第１の構成に
おいて更に、前記積層コンデンサが、前記出力信号線と
前記接地線との間に接続されることを特徴としている。
おいて更に、前記積層コンデンサが、前記出力信号線と
前記接地線との間に接続されることを特徴としている。
【００１０】
【作用及び発明の効果】本発明の第１の構成では、絶縁
性基板に形成した接地電極層、誘電体層及び信号電極層
からなる積層コンデンサを接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層と金
属キャップとにより半導体チップを覆っている。
性基板に形成した接地電極層、誘電体層及び信号電極層
からなる積層コンデンサを接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層と金
属キャップとにより半導体チップを覆っている。
【００１１】このようにすれば、積層コンデンサにより
電磁波シールド型半導体装置の外部の入力信号線又は出
力信号線又はこれらの線に接続される電磁波シールド型
半導体装置の内部の配線に重畳される電磁波ノイズやサ
ージノイズを低減できるとともに、積層コンデンサの接
地電極層（接地線に接続される電極）が金属キャップと
ともに半導体チップを覆うので、電磁波シールド型半導
体装置内部の配線又は半導体チップの配線に入射する電
磁波ノイズを低減できる。
電磁波シールド型半導体装置の外部の入力信号線又は出
力信号線又はこれらの線に接続される電磁波シールド型
半導体装置の内部の配線に重畳される電磁波ノイズやサ
ージノイズを低減できるとともに、積層コンデンサの接
地電極層（接地線に接続される電極）が金属キャップと
ともに半導体チップを覆うので、電磁波シールド型半導
体装置内部の配線又は半導体チップの配線に入射する電
磁波ノイズを低減できる。
【００１２】また、絶縁基板と積層コンデンサとで構成
される配線基板の他主面及び側面に印刷されるととも
に、導電性接合層を通じて金属キャップを接地する絶縁
基板囲覆用の接地電極層を有しているため、この接地電
極層の内側の信号電極層は外側の接地電極層により電磁
波シールドされることになり、コンデンサの信号電極層
に重畳する電磁波ノイズが低減される。また、接地電極
層を導電性接合層により金属キャップに接続するので両
者の隙間部も電磁波シールドされるとともに金属キャッ
プ及び接地電極層の合成抵抗の低減も可能となり、電磁
波シールド効果が一層向上する。
される配線基板の他主面及び側面に印刷されるととも
に、導電性接合層を通じて金属キャップを接地する絶縁
基板囲覆用の接地電極層を有しているため、この接地電
極層の内側の信号電極層は外側の接地電極層により電磁
波シールドされることになり、コンデンサの信号電極層
に重畳する電磁波ノイズが低減される。また、接地電極
層を導電性接合層により金属キャップに接続するので両
者の隙間部も電磁波シールドされるとともに金属キャッ
プ及び接地電極層の合成抵抗の低減も可能となり、電磁
波シールド効果が一層向上する。
【００１３】本発明の第２の構成では、上記第１の構成
において更に、積層コンデンサが入力信号線と接地線と
の間に接続される。このようにすれば、入力信号線を通
じて入力信号電圧に重畳して入射する電磁波ノイズやサ
ージノイズを低減でき、入力信号電圧のＳＮ比の改善に
より誤動作を抑止することができる。
において更に、積層コンデンサが入力信号線と接地線と
の間に接続される。このようにすれば、入力信号線を通
じて入力信号電圧に重畳して入射する電磁波ノイズやサ
ージノイズを低減でき、入力信号電圧のＳＮ比の改善に
より誤動作を抑止することができる。
【００１４】本発明の第３の構成では、上記第１の構成
において更に、積層コンデンサが出力信号線と接地線と
の間に接続される。このようにすれば、半導体チップか
ら出力される高周波ノイズ電圧を低減することができ
る。
において更に、積層コンデンサが出力信号線と接地線と
の間に接続される。このようにすれば、半導体チップか
ら出力される高周波ノイズ電圧を低減することができ
る。
【００１５】
【実施例】（実施例１）図１は本発明の電磁波シールド
型半導体装置の全体構造の一例である。半導体チップ１
は多層配線基板（本発明でいう配線基板、以下、基板と
もいう）２に接合されており、基板２はアルミナからな
る絶縁性基板２０と、絶縁性基板２０に多層に形成され
た導体層３１ａ、３１ｂ、３１ｃ、３２〜３６、３６
ａ、３６ｂ及び高誘電体層４１、４２からなる。導体層
３１ａ，３１ｂは絶縁性基板２０の内側主面すなわち半
導体チップ１側の主面上に半導体チップ１の周囲に位置
して形成されており、導体層３１ｃは絶縁性基板２０の
内側主面の全周に帯状に形成されており、導体層３１
ａ、３１ｂは半導体チップ１上のボンディングパッド
（図示せず）と例えば金線からなるワイヤ１０により個
別に接続されている。基板２内には導体層３２〜３４が
基板２の内側主面から外側へ順番に埋設されており、基
板２の外側主面に導体層３５が露出しており、基板２の
外側主面及び側面全周は導体層３５も含めて導体層３６
により囲覆されている。なお、導体層３６は導体層３５
と密接している。
型半導体装置の全体構造の一例である。半導体チップ１
は多層配線基板（本発明でいう配線基板、以下、基板と
もいう）２に接合されており、基板２はアルミナからな
る絶縁性基板２０と、絶縁性基板２０に多層に形成され
た導体層３１ａ、３１ｂ、３１ｃ、３２〜３６、３６
ａ、３６ｂ及び高誘電体層４１、４２からなる。導体層
３１ａ，３１ｂは絶縁性基板２０の内側主面すなわち半
導体チップ１側の主面上に半導体チップ１の周囲に位置
して形成されており、導体層３１ｃは絶縁性基板２０の
内側主面の全周に帯状に形成されており、導体層３１
ａ、３１ｂは半導体チップ１上のボンディングパッド
（図示せず）と例えば金線からなるワイヤ１０により個
別に接続されている。基板２内には導体層３２〜３４が
基板２の内側主面から外側へ順番に埋設されており、基
板２の外側主面に導体層３５が露出しており、基板２の
外側主面及び側面全周は導体層３５も含めて導体層３６
により囲覆されている。なお、導体層３６は導体層３５
と密接している。
【００１６】高誘電体層４１、４２は例えばＰｂＴｉＯ
3 などの高誘電体からなり、高誘電体層４１は導体層３
３と導体層３４に挟まれ、高誘電体層４２は導体層３４
と導体層３５に挟まれている。また、基板２の外側主面
の一部の表面には導体層３６と同一工程により導体層３
６とは独立に入力電極層３６ａ及び出力電極層３６ｂが
被着されており、入力電極層３６ａはビアホールにより
導体層３４に接続されている。基板２の内部には導体層
３３と同一工程により導体層３３とは独立に導体層３３
ａが形成されており、出力電極層３６ｂはビアホール及
び導体層３３ａにより導体層３１ｂに接続されている。
導体層３４はビアホールにより導体層３１ａに接続され
おり、導体層３３はビアホールにより導体層３２に接続
されている。基板２の側面に露出する導体層３２の周縁
部は絶縁性基板２０の側面を囲覆する導体層３６に接続
されている。
3 などの高誘電体からなり、高誘電体層４１は導体層３
３と導体層３４に挟まれ、高誘電体層４２は導体層３４
と導体層３５に挟まれている。また、基板２の外側主面
の一部の表面には導体層３６と同一工程により導体層３
６とは独立に入力電極層３６ａ及び出力電極層３６ｂが
被着されており、入力電極層３６ａはビアホールにより
導体層３４に接続されている。基板２の内部には導体層
３３と同一工程により導体層３３とは独立に導体層３３
ａが形成されており、出力電極層３６ｂはビアホール及
び導体層３３ａにより導体層３１ｂに接続されている。
導体層３４はビアホールにより導体層３１ａに接続され
おり、導体層３３はビアホールにより導体層３２に接続
されている。基板２の側面に露出する導体層３２の周縁
部は絶縁性基板２０の側面を囲覆する導体層３６に接続
されている。
【００１７】４は金属キャップであり、その周壁端面４
１は導電性接着材などからなる導電性接合層５により導
体層３１ｃに接着され、導体層３１ｃは導体層３６に連
続して形成され、その結果、金属キャップ４は導体層３
６と電気的に接続されている。絶縁性基板２０として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、ＰＢＴ、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Ｃｕ、Ｎｉ、Ｍｏ、Ｗ、Ａｕ等
を採用できる。高誘電体層４１、４２に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
１は導電性接着材などからなる導電性接合層５により導
体層３１ｃに接着され、導体層３１ｃは導体層３６に連
続して形成され、その結果、金属キャップ４は導体層３
６と電気的に接続されている。絶縁性基板２０として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、ＰＢＴ、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Ｃｕ、Ｎｉ、Ｍｏ、Ｗ、Ａｕ等
を採用できる。高誘電体層４１、４２に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
【００１８】この電磁波シールド型半導体装置の特徴を
以下に説明する。導体層（本発明でいう信号電極層）３
４、高誘電体層４１、４２及び導体層（接地電極層）３
３、３５は高周波ノイズバイパス用の積層コンデンサ６
を構成しており、最終的に導体層３６を通じて接地され
ている。金属キャップ４も導電性接合層５及び導体層３
６を通じて接地されている。
以下に説明する。導体層（本発明でいう信号電極層）３
４、高誘電体層４１、４２及び導体層（接地電極層）３
３、３５は高周波ノイズバイパス用の積層コンデンサ６
を構成しており、最終的に導体層３６を通じて接地され
ている。金属キャップ４も導電性接合層５及び導体層３
６を通じて接地されている。
【００１９】結局、導体層３２、３６は、積層コンデン
サ６を電磁シールドするとともに、積層コンデンサ６の
接地電極層３３、３５を接地している。また、導体層３
６、積層コンデンサ６、接地電極層３２は、導電性接合
層５及び金属キャップ４とともに半導体チップ１を電磁
シールドしている。更に、積層コンデンサ６の信号電極
層３４は接地電極層３３、３５に挟まれて電磁シールド
されている。
サ６を電磁シールドするとともに、積層コンデンサ６の
接地電極層３３、３５を接地している。また、導体層３
６、積層コンデンサ６、接地電極層３２は、導電性接合
層５及び金属キャップ４とともに半導体チップ１を電磁
シールドしている。更に、積層コンデンサ６の信号電極
層３４は接地電極層３３、３５に挟まれて電磁シールド
されている。
【００２０】なお、導体層３６、入力電極層３６ａ及び
出力電極層３６ｂは図示しない配線基板の各配線に個別
に接続されている。このようにすれば、入力電極層３６
ａに入力した入力信号電圧に重畳する高周波ノイズ電圧
は積層コンデンサ６により減衰されて半導体チップ１に
入力され、かつ、積層コンデンサ６及び半導体チップ１
は良好に電磁シールドされることができる。
出力電極層３６ｂは図示しない配線基板の各配線に個別
に接続されている。このようにすれば、入力電極層３６
ａに入力した入力信号電圧に重畳する高周波ノイズ電圧
は積層コンデンサ６により減衰されて半導体チップ１に
入力され、かつ、積層コンデンサ６及び半導体チップ１
は良好に電磁シールドされることができる。
【００２１】図２に積層コンデンサ６の平面形状を示
し、図３にそのＡ−Ａ線矢視断面形状を示し、図４にそ
のＢ−Ｂ線矢視断面形状を示す。信号電極層３４の対向
する２辺は、接地電極層３３、３５を接続する導体層
（接地電極層）３７、３８によっても接地され、信号電
極層３４の電磁シールド効果をより一層向上している。
更に、信号電極層３４が接地電極層３３、３５、３７、
３８により囲まれているので、信号電極層３４のインダ
クタンス成分も十分に小さな値となり、１ＧＨｚ以上の
重畳高周波ノイズの挿入損失及び１ＧＨｚ以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
し、図３にそのＡ−Ａ線矢視断面形状を示し、図４にそ
のＢ−Ｂ線矢視断面形状を示す。信号電極層３４の対向
する２辺は、接地電極層３３、３５を接続する導体層
（接地電極層）３７、３８によっても接地され、信号電
極層３４の電磁シールド効果をより一層向上している。
更に、信号電極層３４が接地電極層３３、３５、３７、
３８により囲まれているので、信号電極層３４のインダ
クタンス成分も十分に小さな値となり、１ＧＨｚ以上の
重畳高周波ノイズの挿入損失及び１ＧＨｚ以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
【００２２】次に、積層コンデンサ６の製造方法を図５
及び図６を用いて説明する。絶縁性基板２０の主部２０
ａ上に接地電極層３３を印刷法等により形成する
（ａ）。同様に、高誘電体層４１、信号電極層３４、高
誘電体層４２、接地電極層３５〜３８を形成し（ｂ〜
ｆ）、最後にアルミナなどの絶縁体層からなる絶縁性基
板２０の副部２０ｂを印刷法等により形成する（ｇ）。
及び図６を用いて説明する。絶縁性基板２０の主部２０
ａ上に接地電極層３３を印刷法等により形成する
（ａ）。同様に、高誘電体層４１、信号電極層３４、高
誘電体層４２、接地電極層３５〜３８を形成し（ｂ〜
ｆ）、最後にアルミナなどの絶縁体層からなる絶縁性基
板２０の副部２０ｂを印刷法等により形成する（ｇ）。
【００２３】以上説明した本実施例の電磁波シールド型
半導体装置は、半導体チップ１の入力信号端子に重畳す
る高周波ノイズを良好に低減することができる。すなわ
ち、半導体チップ１を搭載する基板２に積層コンデンサ
６を内蔵しているので、半導体チップ１の入力信号電極
（パッド）と積層コンデンサ６との間の配線距離が極め
て短くでき、そのために積層コンデンサ６と半導体チッ
プ１の入力信号電極（パッド）との間の配線に重畳する
電磁波ノイズを大幅に低減できるという重要な作用効果
を奏する。
半導体装置は、半導体チップ１の入力信号端子に重畳す
る高周波ノイズを良好に低減することができる。すなわ
ち、半導体チップ１を搭載する基板２に積層コンデンサ
６を内蔵しているので、半導体チップ１の入力信号電極
（パッド）と積層コンデンサ６との間の配線距離が極め
て短くでき、そのために積層コンデンサ６と半導体チッ
プ１の入力信号電極（パッド）との間の配線に重畳する
電磁波ノイズを大幅に低減できるという重要な作用効果
を奏する。
【００２４】すなわち、図７に示す入力信号配線の等価
回路図において、入力電極層３６ａまでの配線に重畳す
る電磁波ノイズ電圧（その他の高周波ノイズ電圧を含
む）Ｖｏｎは積層コンデンサ６が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ６と半導
体チップ１の入力信号電極（パッド）１９との間の内部
入力信号ラインＬｉに重畳する内部重畳電磁波ノイズ電
圧Ｖｉｎは、積層コンデンサ６とパッド１９との間に重
畳するので積層コンデンサ６では充分には低減できな
い。
回路図において、入力電極層３６ａまでの配線に重畳す
る電磁波ノイズ電圧（その他の高周波ノイズ電圧を含
む）Ｖｏｎは積層コンデンサ６が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ６と半導
体チップ１の入力信号電極（パッド）１９との間の内部
入力信号ラインＬｉに重畳する内部重畳電磁波ノイズ電
圧Ｖｉｎは、積層コンデンサ６とパッド１９との間に重
畳するので積層コンデンサ６では充分には低減できな
い。
【００２５】ところが、本実施例では、半導体チップ１
を搭載する基板２に積層コンデンサ６を埋設しているの
で、内部入力信号ラインＬｉを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インＬｉの一部が接地電極層３３、３５で電磁波シール
ドされる積層コンデンサ６の信号電極層３４を兼ねるの
で、内部入力信号ラインＬｉの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ６及び内部入力信号
ラインＬｉが導体層３２、３６や金属キャップ４により
更に電磁波シールドされるので、結局、半導体チップ１
の入力信号電極（パッド）１９にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
３２は半導体チップ１で発生する高周波ノイズ電圧（例
えばスイッチング電圧）を吸収して積層コンデンサ６や
外部に放射するのを防止する。
を搭載する基板２に積層コンデンサ６を埋設しているの
で、内部入力信号ラインＬｉを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インＬｉの一部が接地電極層３３、３５で電磁波シール
ドされる積層コンデンサ６の信号電極層３４を兼ねるの
で、内部入力信号ラインＬｉの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ６及び内部入力信号
ラインＬｉが導体層３２、３６や金属キャップ４により
更に電磁波シールドされるので、結局、半導体チップ１
の入力信号電極（パッド）１９にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
３２は半導体チップ１で発生する高周波ノイズ電圧（例
えばスイッチング電圧）を吸収して積層コンデンサ６や
外部に放射するのを防止する。
【００２６】なお、この実施例では半導体チップ１の入
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ６の信号電極層３４を出力
電極層３６ｂに接続することもできる。このようにすれ
ば積層コンデンサ６と半導体チップ１の出力電極（パッ
ド）との間の配線及び半導体チップ１に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ６の信号電極層３４を出力
電極層３６ｂに接続することもできる。このようにすれ
ば積層コンデンサ６と半導体チップ１の出力電極（パッ
ド）との間の配線及び半導体チップ１に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
【００２７】図１の変形態様を図８に示す。この態様で
は、入力電極層３６ａと半導体チップ１の入力電極パッ
ド（図示せず）との間の入力配線と接地間に積層コンデ
ンサ６を接続する他、出力電極層３６ｂと半導体チップ
１の出力電極パッド（図示せず）との間の出力配線と接
地間に積層コンデンサ６ａを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ６ａの各構
成要素は積層コンデンサ６と各構成要素と同一工程で形
成されることは当然である。ただし、図８では接地電極
層３５は省略されている。
は、入力電極層３６ａと半導体チップ１の入力電極パッ
ド（図示せず）との間の入力配線と接地間に積層コンデ
ンサ６を接続する他、出力電極層３６ｂと半導体チップ
１の出力電極パッド（図示せず）との間の出力配線と接
地間に積層コンデンサ６ａを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ６ａの各構
成要素は積層コンデンサ６と各構成要素と同一工程で形
成されることは当然である。ただし、図８では接地電極
層３５は省略されている。
【００２８】（実施例２）他の実施例を図９に示す。
【００２９】本実施例では、基板２の外側主面に形成し
た容量値の大きな（具体的には１０００ｐＦ以上）コン
デンサＣ１と基板２内に埋設した容量値の小さな（具体
的には１０〜１００ｐＦ）コンデンサＣ２とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサＣ１で減衰し、更に高周波ノイズ成分は小容量
のコンデンサＣ２で更に減衰する構成となっている。
た容量値の大きな（具体的には１０００ｐＦ以上）コン
デンサＣ１と基板２内に埋設した容量値の小さな（具体
的には１０〜１００ｐＦ）コンデンサＣ２とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサＣ１で減衰し、更に高周波ノイズ成分は小容量
のコンデンサＣ２で更に減衰する構成となっている。
【００３０】詳しく説明すれば、図１と同一符号の構成
要素は同じ機能を果たすものである。積層コンデンサＣ
１は信号電極層３４と接地電極層３３とそれらに挟まれ
る高誘電体層４１とからなる。積層コンデンサＣ２は信
号電極層３９と接地電極層３２とそれらの間の誘電体層
４３とからなる。また、積層コンデンサＣ３は基板２の
内側主面に形成されており、導体層７１、７２とそれら
に囲まれた高誘電体層４４とからなる。スルーホール７
３は信号電極層３４と入力電極３１ａと信号電極層３９
とを接続する。
要素は同じ機能を果たすものである。積層コンデンサＣ
１は信号電極層３４と接地電極層３３とそれらに挟まれ
る高誘電体層４１とからなる。積層コンデンサＣ２は信
号電極層３９と接地電極層３２とそれらの間の誘電体層
４３とからなる。また、積層コンデンサＣ３は基板２の
内側主面に形成されており、導体層７１、７２とそれら
に囲まれた高誘電体層４４とからなる。スルーホール７
３は信号電極層３４と入力電極３１ａと信号電極層３９
とを接続する。
【００３１】導体層７１は接地電極層であり、導体層７
２は信号電極層であり、積層コンデンサＣ３は例えば半
導体チップ１の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板２の両側に積層コンデンサＣ
１、Ｃ３を配設しているので、基板２の反りが低減でき
るという効果を奏する。
２は信号電極層であり、積層コンデンサＣ３は例えば半
導体チップ１の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板２の両側に積層コンデンサＣ
１、Ｃ３を配設しているので、基板２の反りが低減でき
るという効果を奏する。
【００３２】（実施例３）他の実施例を図１０に示す。
【００３３】本実施例では、図９の積層コンデンサＣ
１、Ｃ２と同一工程で出力電極層３６ｂに出力される高
周波ノイズを低減するための積層コンデンサＣ６、Ｃ７
を設け、かつ、図９の積層コンデンサＣ３を省略したも
のである。更に、基板２の側面は図１と同様に導体層３
６で覆われ、導体層３６は金属キャップ４に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。
１、Ｃ２と同一工程で出力電極層３６ｂに出力される高
周波ノイズを低減するための積層コンデンサＣ６、Ｃ７
を設け、かつ、図９の積層コンデンサＣ３を省略したも
のである。更に、基板２の側面は図１と同様に導体層３
６で覆われ、導体層３６は金属キャップ４に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。
【００３４】（実施例４）他の実施例を図１１に示す。
【００３５】本実施例では、基板２は、導体層３２、３
１ａ、３１ｂを有する絶縁性基板２０と、この主部２０
の外側主面に固定されたコンデンサＣ８、Ｃ９とからな
る。コンデンサＣ８は、高誘電率の誘電体板８０の表裏
に電極８１、８２を形成して構成されている。電極８１
はメッキにより形成されたスルーホール８３を通じて誘
電体板８０の内側主面に延設されている。
１ａ、３１ｂを有する絶縁性基板２０と、この主部２０
の外側主面に固定されたコンデンサＣ８、Ｃ９とからな
る。コンデンサＣ８は、高誘電率の誘電体板８０の表裏
に電極８１、８２を形成して構成されている。電極８１
はメッキにより形成されたスルーホール８３を通じて誘
電体板８０の内側主面に延設されている。
【００３６】コンデンサＣ９は、高誘電率の誘電体板８
０の表裏に電極８２、８３を形成して構成されている。
電極８３はメッキにより形成されたスルーホール８４を
通じて誘電体板８０の内側主面に延設されている。一
方、絶縁性基板２０の表面には、ビアホール２３〜２５
を通じて導体層３１ａ、３１ｂ、半導体チップ１の基板
に個別に接続される導体層８５〜８７が形成されてお
り、導体層８５は電極８１に、導体層８６は電極８３
に、導体層８７は電極８２に、それぞれ導電性接着材層
（またははんだ層またはろう材層）８８〜９０により個
別に接合されている。ここで、電極８１はこの電磁波シ
ールド型半導体装置の入力信号電極（図示せず）と同一
工程で形成され、電極８３はこの電磁波シールド型半導
体装置の出力信号電極と同一工程で形成され、金属キャ
ップ４は接地されている。
０の表裏に電極８２、８３を形成して構成されている。
電極８３はメッキにより形成されたスルーホール８４を
通じて誘電体板８０の内側主面に延設されている。一
方、絶縁性基板２０の表面には、ビアホール２３〜２５
を通じて導体層３１ａ、３１ｂ、半導体チップ１の基板
に個別に接続される導体層８５〜８７が形成されてお
り、導体層８５は電極８１に、導体層８６は電極８３
に、導体層８７は電極８２に、それぞれ導電性接着材層
（またははんだ層またはろう材層）８８〜９０により個
別に接合されている。ここで、電極８１はこの電磁波シ
ールド型半導体装置の入力信号電極（図示せず）と同一
工程で形成され、電極８３はこの電磁波シールド型半導
体装置の出力信号電極と同一工程で形成され、金属キャ
ップ４は接地されている。
【００３７】このようにすれば、大容量の積層コンデン
サＣ８、Ｃ９を有する基板２を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
Ｃ８、Ｃ９の信号電極層８１、８３を内側に設け、接地
電極層８２を外側に配置することもでき、このようにす
れば、信号電極層８１、８３に入射する電磁波ノイズも
低減することができる。
サＣ８、Ｃ９を有する基板２を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
Ｃ８、Ｃ９の信号電極層８１、８３を内側に設け、接地
電極層８２を外側に配置することもでき、このようにす
れば、信号電極層８１、８３に入射する電磁波ノイズも
低減することができる。
【００３８】（実施例５）他の実施例を図１２に示す。
【００３９】この実施例は、入力高周波ノイズ低減用の
積層コンデンサＣ８と、出力高周波ノイズ低減用の積層
コンデンサＣ９とを絶縁性基板２０内部に多層に埋設し
たものである。この実施例においても基板２の外側主面
を接地電極層３６が囲覆しており、この接地電極層３６
は積層コンデンサＣ８，Ｃ９及び半導体チップ１の電磁
シールドを行うとともに、積層コンデンサＣ８，Ｃ９の
接地電極層に給電する接地ラインを兼ねている。
積層コンデンサＣ８と、出力高周波ノイズ低減用の積層
コンデンサＣ９とを絶縁性基板２０内部に多層に埋設し
たものである。この実施例においても基板２の外側主面
を接地電極層３６が囲覆しており、この接地電極層３６
は積層コンデンサＣ８，Ｃ９及び半導体チップ１の電磁
シールドを行うとともに、積層コンデンサＣ８，Ｃ９の
接地電極層に給電する接地ラインを兼ねている。
【００４０】図１３及び図１４はそれぞれ図１２の電磁
波シールド型半導体装置において入力経路及び出力経路
を変更した例を示す。
波シールド型半導体装置において入力経路及び出力経路
を変更した例を示す。
【図１】本発明の電磁波シールド型半導体装置の一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１の積層コンデンサ６の模式平面図である。
【図３】図２の積層コンデンサ６のＡ−Ａ線矢視断面図
である。
である。
【図４】図２の積層コンデンサ６のＢ−Ｂ線矢視断面図
である。
である。
【図５】図２の積層コンデンサ６の製造工程の前半部を
示す図である。
示す図である。
【図６】図２の積層コンデンサ６の製造工程の後半部を
示す図である。
示す図である。
【図７】図１の電磁波シールド型半導体装置の入力信号
経路を示す模式回路図である。
経路を示す模式回路図である。
【図８】本発明の電磁波シールド型半導体装置の他実施
例を示す断面図である。
例を示す断面図である。
【図９】本発明の電磁波シールド型半導体装置の他実施
例を示す断面図である。
例を示す断面図である。
【図１０】本発明の電磁波シールド型半導体装置の他実
施例を示す断面図である。
施例を示す断面図である。
【図１１】本発明の電磁波シールド型半導体装置の他実
施例を示す断面図である。
施例を示す断面図である。
【図１２】本発明の電磁波シールド型半導体装置の他実
施例を示す断面図である。
施例を示す断面図である。
【図１３】本発明の電磁波シールド型半導体装置の他実
施例を示す断面図である。
施例を示す断面図である。
【図１４】本発明の電磁波シールド型半導体装置の他実
施例を示す断面図である。
施例を示す断面図である。
３１、３１ａ，３１ｂ、３２〜３６は導体層、
２は配線基板、
２０は絶縁性基板、
４１〜４２は高誘電体層、
１は半導体チップ、
６は積層コンデンサ、
３４は積層コンデンサ６の信号電極層、
３３、３５は積層コンデンサ６の接地電極層、
４は金属キャップ、
５は導電性接合層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年３月１２日（２００３．３．１
２）
２）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図７】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１２】
【図１３】
【図１１】
【図１４】
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 水野 直仁
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
(72)発明者 長坂 崇
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
(72)発明者 園部 俊夫
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
(72)発明者 金丸 健次
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
Ｆターム(参考） 5E321 AA01 AA17 AA32 GG05
5E346 AA02 AA15 BB02 BB04 BB16
BB20 CC04 CC09 CC10 CC17
CC21 CC32 CC35 CC36 CC37
CC38 HH01
Claims (3)
- 【請求項１】 導体層を有する絶縁性基板と、 前記絶縁性基板の一主面に接合される半導体チップと、 入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記絶縁性基板と一体に形成さ
れる高周波ノイズバイパス用の積層コンデンサと、 導電性接合層を介して前記絶縁性基板に接合されて前記
半導体チップを覆う金属キャップと、を備える電磁波シ
ールド型半導体装置であって、 前記絶縁基板と前記積層コンデンサとで構成される配線
基板の他主面及び側面に印刷されるとともに、前記導電
性接合層を通じて前記金属キャップを接地する絶縁基板
囲覆用の接地電極層を有することを特徴とする電磁波シ
ールド型半導体装置。 - 【請求項２】 前記積層コンデンサは、前記入力信号線
と前記接地線との間に接続される請求項１記載の電磁波
シールド型半導体装置。 - 【請求項３】 前記積層コンデンサは、前記出力信号線
と前記接地線との間に接続される請求項１記載の電磁波
シールド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031505A JP3743427B2 (ja) | 2003-02-07 | 2003-02-07 | 電磁波シールド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031505A JP3743427B2 (ja) | 2003-02-07 | 2003-02-07 | 電磁波シールド型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6151272A Division JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Ｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234595A true JP2003234595A (ja) | 2003-08-22 |
| JP3743427B2 JP3743427B2 (ja) | 2006-02-08 |
Family
ID=27785781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003031505A Expired - Lifetime JP3743427B2 (ja) | 2003-02-07 | 2003-02-07 | 電磁波シールド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743427B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302942A (ja) * | 2004-04-09 | 2005-10-27 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
| JP2005310895A (ja) * | 2004-04-19 | 2005-11-04 | Toppan Printing Co Ltd | 多層配線板 |
| JP2006019341A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP2008021980A (ja) * | 2006-06-15 | 2008-01-31 | Ngk Spark Plug Co Ltd | コンデンサ、配線基板 |
| JP2018191003A (ja) * | 2016-12-21 | 2018-11-29 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| WO2022070862A1 (ja) * | 2020-09-30 | 2022-04-07 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| WO2022209090A1 (ja) * | 2021-03-31 | 2022-10-06 | 三菱重工業株式会社 | 半導体パッケージ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5277755B2 (ja) * | 2008-07-01 | 2013-08-28 | オムロン株式会社 | 電子部品 |
-
2003
- 2003-02-07 JP JP2003031505A patent/JP3743427B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302942A (ja) * | 2004-04-09 | 2005-10-27 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
| JP4513389B2 (ja) * | 2004-04-09 | 2010-07-28 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
| JP2005310895A (ja) * | 2004-04-19 | 2005-11-04 | Toppan Printing Co Ltd | 多層配線板 |
| JP2006019341A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP2008021980A (ja) * | 2006-06-15 | 2008-01-31 | Ngk Spark Plug Co Ltd | コンデンサ、配線基板 |
| JP2018191003A (ja) * | 2016-12-21 | 2018-11-29 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| JP7147321B2 (ja) | 2016-12-21 | 2022-10-05 | 大日本印刷株式会社 | 貫通電極基板及び半導体装置 |
| US11742273B2 (en) | 2016-12-21 | 2023-08-29 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
| WO2022070862A1 (ja) * | 2020-09-30 | 2022-04-07 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| WO2022209090A1 (ja) * | 2021-03-31 | 2022-10-06 | 三菱重工業株式会社 | 半導体パッケージ |
| JP2022155857A (ja) * | 2021-03-31 | 2022-10-14 | 三菱重工業株式会社 | 半導体パッケージ |
| JP7294600B2 (ja) | 2021-03-31 | 2023-06-20 | 三菱重工業株式会社 | 半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3743427B2 (ja) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721093B2 (ja) | 半導体装置 | |
| US20100105171A1 (en) | Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package | |
| US20070163802A1 (en) | Electronic package including an electromagnetic shield | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JPH0745468A (ja) | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 | |
| JP2003526221A (ja) | Ｂｇａパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JP2003234595A (ja) | 電磁波シールド型半導体装置 | |
| JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP2001267710A (ja) | 電子回路装置および多層プリント配線板 | |
| US11178765B2 (en) | Electronic device | |
| JP4057968B2 (ja) | 電子装置 | |
| JPH0818001A (ja) | Ｉｃパッケージ | |
| JPH06181289A (ja) | 半導体装置 | |
| TW200417140A (en) | Dielectric component array | |
| JP2002164658A (ja) | モジュール基板 | |
| JPH0864983A (ja) | シールドケース | |
| JP2000183540A (ja) | プリント配線基板 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP2001168534A (ja) | 受動素子内蔵基板及びその製造方法 | |
| JPH03258101A (ja) | 回路基板 | |
| JP2002359340A (ja) | 多層回路基板 | |
| JP2003273611A (ja) | 配線基板 | |
| JPH09252191A (ja) | 回路基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |