JPH0818001A - Icパッケージ - Google Patents
IcパッケージInfo
- Publication number
- JPH0818001A JPH0818001A JP6151272A JP15127294A JPH0818001A JP H0818001 A JPH0818001 A JP H0818001A JP 6151272 A JP6151272 A JP 6151272A JP 15127294 A JP15127294 A JP 15127294A JP H0818001 A JPH0818001 A JP H0818001A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- electrode layer
- package
- layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 (修正有)
【目的】構成及び工程が簡単であり、自動化が容易であ
るにもかかわらず、電磁波ノイズやサージノイズの低減
が可能なICパッケージを提供する。 【構成】配線基板2に形成した接地電極層32、33、
35、36、誘電体層41、42及び信号電極層34か
らなる積層コンデンサ6を接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層3
3、35、36と金属キャップ4とにより半導体チップ
1を略囲覆する。 【効果】積層コンデンサ6によりICパッケージの外部
の入力信号線又は出力信号線又はこれらの線に接続され
るICパッケージの内部の配線に重畳される電磁波ノイ
ズやサージノイズを低減できるとともに、積層コンデン
サ6の接地電極層32、33、35、36が金属キャッ
プ4とともに半導体チップ1を覆うので、入射する電磁
波ノイズを低減できる。
るにもかかわらず、電磁波ノイズやサージノイズの低減
が可能なICパッケージを提供する。 【構成】配線基板2に形成した接地電極層32、33、
35、36、誘電体層41、42及び信号電極層34か
らなる積層コンデンサ6を接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層3
3、35、36と金属キャップ4とにより半導体チップ
1を略囲覆する。 【効果】積層コンデンサ6によりICパッケージの外部
の入力信号線又は出力信号線又はこれらの線に接続され
るICパッケージの内部の配線に重畳される電磁波ノイ
ズやサージノイズを低減できるとともに、積層コンデン
サ6の接地電極層32、33、35、36が金属キャッ
プ4とともに半導体チップ1を覆うので、入射する電磁
波ノイズを低減できる。
Description
【0001】
【産業上の利用分野】本発明はICパッケージに関し、
特に電磁波ノイズ及びサージノイズなどの高周波ノイズ
を抑止可能なICパッケージに関する。
特に電磁波ノイズ及びサージノイズなどの高周波ノイズ
を抑止可能なICパッケージに関する。
【0002】
【従来技術】従来、ICパッケージの端子に連結される
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ICパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ICパッケージの内部
に侵入する電磁波ノイズによりICパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ(カンパッケージ)で封止す
ることが行われている。
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ICパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ICパッケージの内部
に侵入する電磁波ノイズによりICパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ(カンパッケージ)で封止す
ることが行われている。
【0003】一方、特開昭53−103376号公報及
び特開平1−191461号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線(以下、電源線ともいう)に接続し、その他方の電極
を低位電源線(以下、接地線ともいう)に接続して電源
ノイズ(電源線重畳高周波ノイズ)を低減することを開
示している。
び特開平1−191461号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線(以下、電源線ともいう)に接続し、その他方の電極
を低位電源線(以下、接地線ともいう)に接続して電源
ノイズ(電源線重畳高周波ノイズ)を低減することを開
示している。
【0004】特開昭57−49259号公報は、金属板
からなるダイスパッド上に半導体チップを搭載するIC
封止技術(例えば樹脂モールドIC)において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
からなるダイスパッド上に半導体チップを搭載するIC
封止技術(例えば樹脂モールドIC)において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
【0005】
【発明が解決しようとする課題】上記各公報の技術によ
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したICパッケージの外部の外部入力信号
線及びICパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したICパッケージの外部の外部入力信号
線及びICパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
【0006】本発明は上記問題点に鑑みなされたもので
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能なICパッケージを提供することを、その目的とし
ている。また、本発明は、後述する作用効果を奏するこ
とをその他の目的としている。
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能なICパッケージを提供することを、その目的とし
ている。また、本発明は、後述する作用効果を奏するこ
とをその他の目的としている。
【0007】
【課題を解決するための手段】本発明のICパッケージ
の第1の構成は、導体層を有する絶縁性基板からなる配
線基板と、前記配線基板に接合される半導体チップと、
入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、周縁部
が導電性接合層を挟んで前記配線基板に接合されて前記
接地電極層とともに前記半導体チップを略囲覆する金属
キャップとを備えることを特徴としている。
の第1の構成は、導体層を有する絶縁性基板からなる配
線基板と、前記配線基板に接合される半導体チップと、
入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、周縁部
が導電性接合層を挟んで前記配線基板に接合されて前記
接地電極層とともに前記半導体チップを略囲覆する金属
キャップとを備えることを特徴としている。
【0008】本発明の第2の構成は、上記第1の構成に
おいて更に、前記接地電極層が、前記導電性接合層を介
して前記金属キャップに接続されることを特徴としてい
る。本発明の第3の構成は、上記第1又は第2の構成に
おいて更に、前記接地電極層が、前記信号電極層の外側
に配設されることを特徴としている。本発明の第4の構
成は、上記第1〜第3のいずれかの構成において更に、
前記積層コンデンサが、前記入力信号線と前記接地線と
の間に接続されることを特徴としている。
おいて更に、前記接地電極層が、前記導電性接合層を介
して前記金属キャップに接続されることを特徴としてい
る。本発明の第3の構成は、上記第1又は第2の構成に
おいて更に、前記接地電極層が、前記信号電極層の外側
に配設されることを特徴としている。本発明の第4の構
成は、上記第1〜第3のいずれかの構成において更に、
前記積層コンデンサが、前記入力信号線と前記接地線と
の間に接続されることを特徴としている。
【0009】本発明の第5の構成は、上記第1〜第3の
いずれかの構成において更に、前記積層コンデンサが、
前記出力信号線と前記接地線との間に接続されることを
特徴としている。
いずれかの構成において更に、前記積層コンデンサが、
前記出力信号線と前記接地線との間に接続されることを
特徴としている。
【0010】
【作用及び発明の効果】本発明の第1の構成では、配線
基板に形成した接地電極層、誘電体層及び信号電極層か
らなる積層コンデンサを接地線と入力信号線又は出力信
号線との間に接続するとともに、上記接地電極層と金属
キャップとにより半導体チップを略囲覆する。
基板に形成した接地電極層、誘電体層及び信号電極層か
らなる積層コンデンサを接地線と入力信号線又は出力信
号線との間に接続するとともに、上記接地電極層と金属
キャップとにより半導体チップを略囲覆する。
【0011】このようにすれば、積層コンデンサにより
ICパッケージの外部の入力信号線又は出力信号線又は
これらの線に接続されるICパッケージの内部の配線に
重畳される電磁波ノイズやサージノイズを低減できると
ともに、積層コンデンサの接地電極層(接地線に接続さ
れる電極)が金属キャップとともに半導体チップを覆う
ので、ICパッケージ内部の配線又は半導体チップの配
線に入射する電磁波ノイズを低減できる。
ICパッケージの外部の入力信号線又は出力信号線又は
これらの線に接続されるICパッケージの内部の配線に
重畳される電磁波ノイズやサージノイズを低減できると
ともに、積層コンデンサの接地電極層(接地線に接続さ
れる電極)が金属キャップとともに半導体チップを覆う
ので、ICパッケージ内部の配線又は半導体チップの配
線に入射する電磁波ノイズを低減できる。
【0012】本発明の第2の構成では、上記第1の構成
において更に、接地電極層を導電性接合層により金属キ
ャップに接続するので両者の隙間部も電磁波シールドさ
れるとともに金属キャップ及び接地電極層の合成抵抗の
低減も可能となり、電磁波シールド効果が一層向上す
る。本発明の第3の構成では、上記第1又は第2の構成
において更に、積層コンデンサの接地電極層の少なくと
も一部が積層コンデンサの信号電極層の外側に配設され
るので、この接地電極層の内側の信号電極層は外側の接
地電極層により電磁波シールドされることになり、コン
デンサの信号電極層に重畳する電磁波ノイズが低減され
る。
において更に、接地電極層を導電性接合層により金属キ
ャップに接続するので両者の隙間部も電磁波シールドさ
れるとともに金属キャップ及び接地電極層の合成抵抗の
低減も可能となり、電磁波シールド効果が一層向上す
る。本発明の第3の構成では、上記第1又は第2の構成
において更に、積層コンデンサの接地電極層の少なくと
も一部が積層コンデンサの信号電極層の外側に配設され
るので、この接地電極層の内側の信号電極層は外側の接
地電極層により電磁波シールドされることになり、コン
デンサの信号電極層に重畳する電磁波ノイズが低減され
る。
【0013】本発明の第4の構成では、上記第1〜第3
のいずれかの構成において更に、積層コンデンサが入力
信号線と接地線との間に接続される。このようにすれ
ば、入力信号線を通じて入力信号電圧に重畳して入射す
る電磁波ノイズやサージノイズを低減でき、入力信号電
圧のSN比の改善により誤動作を抑止することができ
る。
のいずれかの構成において更に、積層コンデンサが入力
信号線と接地線との間に接続される。このようにすれ
ば、入力信号線を通じて入力信号電圧に重畳して入射す
る電磁波ノイズやサージノイズを低減でき、入力信号電
圧のSN比の改善により誤動作を抑止することができ
る。
【0014】本発明の第5の構成では、上記第1〜第3
のいずれかの構成において更に、積層コンデンサが出力
信号線と接地線との間に接続される。このようにすれ
ば、半導体チップから出力される高周波ノイズ電圧を低
減することができる。
のいずれかの構成において更に、積層コンデンサが出力
信号線と接地線との間に接続される。このようにすれ
ば、半導体チップから出力される高周波ノイズ電圧を低
減することができる。
【0015】
(実施例1)図1は本発明のパッケージの全体構造の一
例である。半導体チップ1は多層配線基板(本発明でい
う配線基板、以下、基板ともいう)2に接合されてお
り、基板2はアルミナからなる絶縁性基板20と、絶縁
性基板20に多層に形成された導体層31a、31b、
31c、32〜36、36a、36b及び高誘電体層4
1、42からなる。導体層31a,31bは絶縁性基板
20の内側主面すなわち半導体チップ1側の主面上に半
導体チップ1の周囲に位置して形成されており、導体層
31cは絶縁性基板20の内側主面の全周に帯状に形成
されており、導体層31a、31bは半導体チップ1上
のボンディングパッド(図示せず)と例えば金線からな
るワイヤ10により個別に接続されている。絶縁性基板
20内には導体層32〜34が絶縁性基板20の内側主
面から外側へ順番に埋設されており、絶縁性基板20の
外側主面に導体層35が露出しており、絶縁性基板20
の外側主面及び側面全周は導体層35も含めて導体層3
6により囲覆されている。なお、導体層36は導体層3
5と密接している。
例である。半導体チップ1は多層配線基板(本発明でい
う配線基板、以下、基板ともいう)2に接合されてお
り、基板2はアルミナからなる絶縁性基板20と、絶縁
性基板20に多層に形成された導体層31a、31b、
31c、32〜36、36a、36b及び高誘電体層4
1、42からなる。導体層31a,31bは絶縁性基板
20の内側主面すなわち半導体チップ1側の主面上に半
導体チップ1の周囲に位置して形成されており、導体層
31cは絶縁性基板20の内側主面の全周に帯状に形成
されており、導体層31a、31bは半導体チップ1上
のボンディングパッド(図示せず)と例えば金線からな
るワイヤ10により個別に接続されている。絶縁性基板
20内には導体層32〜34が絶縁性基板20の内側主
面から外側へ順番に埋設されており、絶縁性基板20の
外側主面に導体層35が露出しており、絶縁性基板20
の外側主面及び側面全周は導体層35も含めて導体層3
6により囲覆されている。なお、導体層36は導体層3
5と密接している。
【0016】高誘電体層41、42は例えばPbTiO
3 などの高誘電体からなり、高誘電体層41は導体層3
3と導体層34に挟まれ、高誘電体層42は導体層34
と導体層35に挟まれている。また、絶縁性基板20の
外側主面の一部の表面には導体層36と同一工程により
導体層36とは独立に入力電極層36a及び出力電極層
36bが被着されており、入力電極層36aはビアホー
ルにより導体層34に接続されている。絶縁性基板20
の内部には導体層33と同一工程により導体層33とは
独立に導体層33aが形成されており、出力電極層36
bはビアホール及び導体層33aにより導体層31bに
接続されている。導体層34はビアホールにより導体層
31aに接続されおり、導体層33はビアホールにより
導体層32に接続されている。絶縁性基板20の側面に
露出する導体層32の周縁部は絶縁性基板20の側面を
囲覆する導体層36に接続されている。
3 などの高誘電体からなり、高誘電体層41は導体層3
3と導体層34に挟まれ、高誘電体層42は導体層34
と導体層35に挟まれている。また、絶縁性基板20の
外側主面の一部の表面には導体層36と同一工程により
導体層36とは独立に入力電極層36a及び出力電極層
36bが被着されており、入力電極層36aはビアホー
ルにより導体層34に接続されている。絶縁性基板20
の内部には導体層33と同一工程により導体層33とは
独立に導体層33aが形成されており、出力電極層36
bはビアホール及び導体層33aにより導体層31bに
接続されている。導体層34はビアホールにより導体層
31aに接続されおり、導体層33はビアホールにより
導体層32に接続されている。絶縁性基板20の側面に
露出する導体層32の周縁部は絶縁性基板20の側面を
囲覆する導体層36に接続されている。
【0017】4は金属キャップであり、その周壁端面4
1は導電性接着材などからなる導電性接合層5により導
体層31cに接着され、導体層31cは導体層36に連
続して形成され、その結果、金属キャップ4は導体層3
6とを電気的に接続されている。絶縁性基板20として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、PBT、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Cu、Ni、Mo、W、Au等
を採用できる。高誘電体層41、42に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
1は導電性接着材などからなる導電性接合層5により導
体層31cに接着され、導体層31cは導体層36に連
続して形成され、その結果、金属キャップ4は導体層3
6とを電気的に接続されている。絶縁性基板20として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、PBT、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Cu、Ni、Mo、W、Au等
を採用できる。高誘電体層41、42に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
【0018】このICパッケージの特徴を以下に説明す
る。導体層(本発明でいう信号電極層)34、高誘電体
層41、42及び導体層(接地電極層)33、35は高
周波ノイズバイパス用の積層コンデンサ6を構成してお
り、最終的に導体層36を通じて接地されている。金属
キャップ4も導電性接合層5及び導体層36を通じて接
地されている。
る。導体層(本発明でいう信号電極層)34、高誘電体
層41、42及び導体層(接地電極層)33、35は高
周波ノイズバイパス用の積層コンデンサ6を構成してお
り、最終的に導体層36を通じて接地されている。金属
キャップ4も導電性接合層5及び導体層36を通じて接
地されている。
【0019】結局、導体層32、36は、積層コンデン
サ6を電磁シールドするとともに、積層コンデンサ6の
接地電極層33、35を接地している。また、導体層3
6、積層コンデンサ6、接地電極層32は、導電性接合
層5及び金属キャップ4とともに半導体チップ1を電磁
シールドしている。更に、積層コンデンサ6の信号電極
層34は接地電極層33、35に挟まれて電磁シールド
されている。
サ6を電磁シールドするとともに、積層コンデンサ6の
接地電極層33、35を接地している。また、導体層3
6、積層コンデンサ6、接地電極層32は、導電性接合
層5及び金属キャップ4とともに半導体チップ1を電磁
シールドしている。更に、積層コンデンサ6の信号電極
層34は接地電極層33、35に挟まれて電磁シールド
されている。
【0020】なお、導体層36、入力電極層36a及び
出力電極層36bは図示しない配線基板の各配線に個別
にに接続されている。このようにすれば、入力電極層3
6aに入力した入力信号電圧に重畳する高周波ノイズ電
圧は積層コンデンサ6により減衰されて半導体チップ1
に入力され、かつ、積層コンデンサ6及び半導体チップ
1は良好に電磁シールドされることができる。
出力電極層36bは図示しない配線基板の各配線に個別
にに接続されている。このようにすれば、入力電極層3
6aに入力した入力信号電圧に重畳する高周波ノイズ電
圧は積層コンデンサ6により減衰されて半導体チップ1
に入力され、かつ、積層コンデンサ6及び半導体チップ
1は良好に電磁シールドされることができる。
【0021】図2に積層コンデンサ6の平面形状を示
し、図3にそのA−A線矢視断面形状を示し、図4にそ
のB−B線矢視断面形状を示す。信号電極層34の対向
する2辺は、接地電極層33、35を接続する導体層
(接地電極層)37、38によっても接地され、信号電
極層34の電磁シールド効果をより一層向上している。
更に、信号電極層34が接地電極層33、35、37、
38により囲まれているので、信号電極層34のインダ
クタンス成分も十分に小さな値となり、1GHz以上の
重畳高周波ノイズの挿入損失及び1GHz以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
し、図3にそのA−A線矢視断面形状を示し、図4にそ
のB−B線矢視断面形状を示す。信号電極層34の対向
する2辺は、接地電極層33、35を接続する導体層
(接地電極層)37、38によっても接地され、信号電
極層34の電磁シールド効果をより一層向上している。
更に、信号電極層34が接地電極層33、35、37、
38により囲まれているので、信号電極層34のインダ
クタンス成分も十分に小さな値となり、1GHz以上の
重畳高周波ノイズの挿入損失及び1GHz以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
【0022】次に、積層コンデンサ6の製造方法を図5
及び図6を用いて説明する。絶縁性基板20の主部20
a上に接地電極層33を印刷法等により形成する
(a)。同様に、高誘電体層41、信号電極層34、高
誘電体層42、接地電極層35〜38を形成し(b〜
f)、最後にアルミナなどの絶縁体層からなる絶縁性基
板20の副部20bを印刷法等により形成する(g)。
及び図6を用いて説明する。絶縁性基板20の主部20
a上に接地電極層33を印刷法等により形成する
(a)。同様に、高誘電体層41、信号電極層34、高
誘電体層42、接地電極層35〜38を形成し(b〜
f)、最後にアルミナなどの絶縁体層からなる絶縁性基
板20の副部20bを印刷法等により形成する(g)。
【0023】以上説明した本実施例のICパッケージ
は、半導体チップ1の入力信号端子に重畳する高周波ノ
イズを良好に低減することができる。すなわち、半導体
チップ1を搭載する基板2に積層コンデンサ6を内蔵し
ているので、半導体チップ1の入力信号電極(パッド)
と積層コンデンサ6との間の配線距離が極めて短くで
き、そのために積層コンデンサ6と半導体チップ1の入
力信号電極(パッド)との間の配線に重畳する電磁波ノ
イズを大幅に低減できるという重要な作用効果を奏す
る。
は、半導体チップ1の入力信号端子に重畳する高周波ノ
イズを良好に低減することができる。すなわち、半導体
チップ1を搭載する基板2に積層コンデンサ6を内蔵し
ているので、半導体チップ1の入力信号電極(パッド)
と積層コンデンサ6との間の配線距離が極めて短くで
き、そのために積層コンデンサ6と半導体チップ1の入
力信号電極(パッド)との間の配線に重畳する電磁波ノ
イズを大幅に低減できるという重要な作用効果を奏す
る。
【0024】すなわち、図7に示す入力信号配線の等価
回路図において、入力電極層36aまでの配線に重畳す
る電磁波ノイズ電圧(その他の高周波ノイズ電圧を含
む)Vonは積層コンデンサ6が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ6と半導
体チップ1の入力信号電極(パッド)19との間の内部
入力信号ラインLiに重畳する内部重畳電磁波ノイズ電
圧Vinは、積層コンデンサ6とパッド19との間に重
畳するので積層コンデンサ6では充分には低減できな
い。
回路図において、入力電極層36aまでの配線に重畳す
る電磁波ノイズ電圧(その他の高周波ノイズ電圧を含
む)Vonは積層コンデンサ6が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ6と半導
体チップ1の入力信号電極(パッド)19との間の内部
入力信号ラインLiに重畳する内部重畳電磁波ノイズ電
圧Vinは、積層コンデンサ6とパッド19との間に重
畳するので積層コンデンサ6では充分には低減できな
い。
【0025】ところが、本実施例では、半導体チップ1
を搭載する基板2に積層コンデンサ6を埋設しているの
で、内部入力信号ラインLiを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インLiの一部が接地電極層33、35で電磁波シール
ドされる積層コンデンサ6の信号電極層34を兼ねるの
で、内部入力信号ラインLiの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ6及び内部入力信号
ラインLiが導体層32、36や金属キャップ4により
更に電磁波シールドされるので、結局、半導体チップ1
の入力信号電極(パッド)19にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
32は半導体チップ1で発生する高周波ノイズ電圧(例
えばスイッチング電圧)を吸収して積層コンデンサ6や
外部に放射するのを防止する。
を搭載する基板2に積層コンデンサ6を埋設しているの
で、内部入力信号ラインLiを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インLiの一部が接地電極層33、35で電磁波シール
ドされる積層コンデンサ6の信号電極層34を兼ねるの
で、内部入力信号ラインLiの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ6及び内部入力信号
ラインLiが導体層32、36や金属キャップ4により
更に電磁波シールドされるので、結局、半導体チップ1
の入力信号電極(パッド)19にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
32は半導体チップ1で発生する高周波ノイズ電圧(例
えばスイッチング電圧)を吸収して積層コンデンサ6や
外部に放射するのを防止する。
【0026】なお、この実施例では半導体チップ1の入
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ6の信号電極層34を出力
電極層36bに接続することもできる。このようにすれ
ば積層コンデンサ6と半導体チップ1の出力電極(パッ
ド)との間の配線及び半導体チップ1に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ6の信号電極層34を出力
電極層36bに接続することもできる。このようにすれ
ば積層コンデンサ6と半導体チップ1の出力電極(パッ
ド)との間の配線及び半導体チップ1に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
【0027】図1の変形態様を図8に示す。この態様で
は、入力電極層36aと半導体チップ1の入力電極パッ
ド(図示せず)との間の入力配線と接地間に積層コンデ
ンサ6を接続する他、出力電極層36bと半導体チップ
1の出力電極パッド(図示せず)との間の出力配線と接
地間に積層コンデンサ6aを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ6aの各構
成要素は積層コンデンサ6と各構成要素と同一工程で形
成されることは当然である。ただし、図8では接地電極
層35は省略されている。 (実施例2)他の実施例を図9に示す。
は、入力電極層36aと半導体チップ1の入力電極パッ
ド(図示せず)との間の入力配線と接地間に積層コンデ
ンサ6を接続する他、出力電極層36bと半導体チップ
1の出力電極パッド(図示せず)との間の出力配線と接
地間に積層コンデンサ6aを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ6aの各構
成要素は積層コンデンサ6と各構成要素と同一工程で形
成されることは当然である。ただし、図8では接地電極
層35は省略されている。 (実施例2)他の実施例を図9に示す。
【0028】本実施例では、基板2の外側主面に形成し
た容量値の大きな(具体的には1000pF以上)コン
デンサC1と基板2内に埋設した容量値の小さな(具体
的には10〜100pF)コンデンサC2とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサC1で減衰し、更に高周波ノイズ成分は小容量
のコンデンサC2で更に減衰する構成となっている。
た容量値の大きな(具体的には1000pF以上)コン
デンサC1と基板2内に埋設した容量値の小さな(具体
的には10〜100pF)コンデンサC2とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサC1で減衰し、更に高周波ノイズ成分は小容量
のコンデンサC2で更に減衰する構成となっている。
【0029】詳しく説明すれば、図1と同一符号の構成
要素は同じ機能を果たすものである。積層コンデンサC
1は信号電極層34と接地電極層33とそれらに挟まれ
る高誘電体層41とからなる。積層コンデンサC2は信
号電極層39と接地電極層32とそれらの間の誘電体層
43とからなる。また、積層コンデンサC3は基板2の
内側主面に形成されており、導体層71、72とそれら
に囲まれた高誘電体層44とからなる。スルーホール7
3は信号電極層34と入力電極31aと信号電極層39
とを接続する。
要素は同じ機能を果たすものである。積層コンデンサC
1は信号電極層34と接地電極層33とそれらに挟まれ
る高誘電体層41とからなる。積層コンデンサC2は信
号電極層39と接地電極層32とそれらの間の誘電体層
43とからなる。また、積層コンデンサC3は基板2の
内側主面に形成されており、導体層71、72とそれら
に囲まれた高誘電体層44とからなる。スルーホール7
3は信号電極層34と入力電極31aと信号電極層39
とを接続する。
【0030】導体層71は接地電極層であり、導体層7
2は信号電極層であり、積層コンデンサC3は例えば半
導体チップ1の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板2の両側に積層コンデンサC
1、C3を配設しているので、基板2の反りが低減でき
るという効果を奏する。 (実施例3)他の実施例を図10に示す。
2は信号電極層であり、積層コンデンサC3は例えば半
導体チップ1の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板2の両側に積層コンデンサC
1、C3を配設しているので、基板2の反りが低減でき
るという効果を奏する。 (実施例3)他の実施例を図10に示す。
【0031】本実施例では、図9の積層コンデンサC
1、C2と同一工程で出力電極層36bに出力される高
周波ノイズを低減するための積層コンデンサC6、C7
を設け、かつ、図9の積層コンデンサC3を省略したも
のである。更に、基板2の側面は図1と同様に導体層3
6で覆われ、導体層36は金属キャップ4に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。 (実施例4)他の実施例を図11に示す。
1、C2と同一工程で出力電極層36bに出力される高
周波ノイズを低減するための積層コンデンサC6、C7
を設け、かつ、図9の積層コンデンサC3を省略したも
のである。更に、基板2の側面は図1と同様に導体層3
6で覆われ、導体層36は金属キャップ4に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。 (実施例4)他の実施例を図11に示す。
【0032】本実施例では、基板2は、導体層32、3
1a、31bを有する絶縁性基板20と、この主部20
の外側主面に固定されたコンデンサC8、C9とからな
る。コンデンサC8は、高誘電率の誘電体板80の表裏
に電極81、82を形成して構成されている。電極81
はメッキにより形成されたスルーホール83を通じて誘
電体板80の内側主面に延設されている。
1a、31bを有する絶縁性基板20と、この主部20
の外側主面に固定されたコンデンサC8、C9とからな
る。コンデンサC8は、高誘電率の誘電体板80の表裏
に電極81、82を形成して構成されている。電極81
はメッキにより形成されたスルーホール83を通じて誘
電体板80の内側主面に延設されている。
【0033】コンデンサC9は、高誘電率の誘電体板8
0の表裏に電極82、83を形成して構成されている。
電極83はメッキにより形成されたスルーホール84を
通じて誘電体板80の内側主面に延設されている。一
方、絶縁性基板20の表面には、ビアホール23〜25
を通じて導体層31a、31b、半導体チップ1の基板
に個別に接続される導体層85〜87が形成されてお
り、導体層85は電極81に、導体層86は電極83
に、導体層87は電極82に、それぞれ導電性接着材層
(またははんだ層またはろう材層)88〜90により個
別に接合されている。ここで、電極81はこのICパッ
ケージの入力信号電極(図示せず)と同一工程で形成さ
れ、電極83はこのICパッケージの出力信号電極と同
一工程で形成され、金属キャップ4は接地されている。
0の表裏に電極82、83を形成して構成されている。
電極83はメッキにより形成されたスルーホール84を
通じて誘電体板80の内側主面に延設されている。一
方、絶縁性基板20の表面には、ビアホール23〜25
を通じて導体層31a、31b、半導体チップ1の基板
に個別に接続される導体層85〜87が形成されてお
り、導体層85は電極81に、導体層86は電極83
に、導体層87は電極82に、それぞれ導電性接着材層
(またははんだ層またはろう材層)88〜90により個
別に接合されている。ここで、電極81はこのICパッ
ケージの入力信号電極(図示せず)と同一工程で形成さ
れ、電極83はこのICパッケージの出力信号電極と同
一工程で形成され、金属キャップ4は接地されている。
【0034】このようにすれば、大容量の積層コンデン
サC8、C9を有する基板2を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
C8、C9の信号電極層81、83を内側に設け、接地
電極層82を外側に配置することもでき、このようにす
れば、信号電極層81、83に入射する電磁波ノイズも
低減することができる。 (実施例5)他の実施例を図12に示す。
サC8、C9を有する基板2を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
C8、C9の信号電極層81、83を内側に設け、接地
電極層82を外側に配置することもでき、このようにす
れば、信号電極層81、83に入射する電磁波ノイズも
低減することができる。 (実施例5)他の実施例を図12に示す。
【0035】この実施例は、入力高周波ノイズ低減用の
積層コンデンサC8と、出力高周波ノイズ低減用の積層
コンデンサC9とを絶縁性基板20内部に多層に埋設し
たものである。この実施例においても基板2の外側主面
を接地電極層36が囲覆しており、この接地電極層36
は積層コンデンサC8,C9及び半導体チップ1の電磁
シールドを行うとともに、積層コンデンサC8,C9の
接地電極層に給電する接地ラインを兼ねている。
積層コンデンサC8と、出力高周波ノイズ低減用の積層
コンデンサC9とを絶縁性基板20内部に多層に埋設し
たものである。この実施例においても基板2の外側主面
を接地電極層36が囲覆しており、この接地電極層36
は積層コンデンサC8,C9及び半導体チップ1の電磁
シールドを行うとともに、積層コンデンサC8,C9の
接地電極層に給電する接地ラインを兼ねている。
【0036】図13及び図14はそれぞれ図12のIC
パッケージにおいて入力経路及び出力経路を変更した例
を示す。
パッケージにおいて入力経路及び出力経路を変更した例
を示す。
【図1】本発明のICパッケージの一実施例を示す断面
図である。
図である。
【図2】図1の積層コンデンサ6の模式平面図である。
【図3】図2の積層コンデンサ6のA−A線矢視断面図
である。
である。
【図4】図2の積層コンデンサ6のB−B線矢視断面図
である。
である。
【図5】図2の積層コンデンサ6の製造工程の前半部を
示す図である。
示す図である。
【図6】図2の積層コンデンサ6の製造工程の後半部を
示す図である。
示す図である。
【図7】図1のICパッケージの入力信号経路を示す模
式回路図である。
式回路図である。
【図8】本発明のICパッケージの他実施例を示す断面
図である。
図である。
【図9】本発明のICパッケージの他実施例を示す断面
図である。
図である。
【図10】本発明のICパッケージの他実施例を示す断
面図である。
面図である。
【図11】本発明のICパッケージの他実施例を示す断
面図である。
面図である。
【図12】本発明のICパッケージの他実施例を示す断
面図である。
面図である。
【図13】本発明のICパッケージの他実施例を示す断
面図である。
面図である。
【図14】本発明のICパッケージの他実施例を示す断
面図である。
面図である。
31、31a,31b、32〜36は導体層、2は配線
基板、20は絶縁性基板20、41〜42は高誘電体
層、1は半導体チップ、6は積層コンデンサ、34は積
層コンデンサ6の信号電極層、33、35は積層コンデ
ンサ6の接地電極層、4は金属キャップ、5は導電性接
合層。
基板、20は絶縁性基板20、41〜42は高誘電体
層、1は半導体チップ、6は積層コンデンサ、34は積
層コンデンサ6の信号電極層、33、35は積層コンデ
ンサ6の接地電極層、4は金属キャップ、5は導電性接
合層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 園部 俊夫 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 金丸 健次 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内
Claims (5)
- 【請求項1】導体層を有する絶縁性基板からなる配線基
板と、 前記配線基板に接合される半導体チップと、 入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、 周縁部が導電性接合層を挟んで前記配線基板に接合され
て前記接地電極層とともに前記半導体チップを略囲覆す
る金属キャップと、 を備えることを特徴とするICパッケージ。 - 【請求項2】前記接地電極層は、前記導電性接合層を介
して前記金属キャップに接続される請求項1記載のIC
パッケージ。 - 【請求項3】前記接地電極層は、前記信号電極層の外側
に配設される請求項1又は2記載のICパッケージ。 - 【請求項4】前記積層コンデンサは、前記入力信号線と
前記接地線との間に接続される請求項1〜3のいずれか
記載のICパッケージ。 - 【請求項5】前記積層コンデンサは、前記出力信号線と
前記接地線との間に接続される請求項1〜3のいずれか
記載のICパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6151272A JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Icパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6151272A JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Icパッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003031505A Division JP3743427B2 (ja) | 2003-02-07 | 2003-02-07 | 電磁波シールド型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0818001A true JPH0818001A (ja) | 1996-01-19 |
Family
ID=15515050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6151272A Pending JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Icパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0818001A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6333552B1 (en) | 1998-08-07 | 2001-12-25 | Sharp Kabushiki Kaisha | Millimeter wave semiconductor device |
EP1324390A3 (en) * | 2001-12-21 | 2004-02-18 | Alps Electric Co., Ltd. | A high-frequency module |
JP2006270013A (ja) * | 2004-11-26 | 2006-10-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
1994
- 1994-07-01 JP JP6151272A patent/JPH0818001A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6333552B1 (en) | 1998-08-07 | 2001-12-25 | Sharp Kabushiki Kaisha | Millimeter wave semiconductor device |
EP1324390A3 (en) * | 2001-12-21 | 2004-02-18 | Alps Electric Co., Ltd. | A high-frequency module |
US6812561B2 (en) | 2001-12-21 | 2004-11-02 | Alps Electric Co., Ltd. | Thin high-frequency module having integrated circuit chip with little breakage |
JP2006270013A (ja) * | 2004-11-26 | 2006-10-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2721093B2 (ja) | 半導体装置 | |
US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
JP3222072B2 (ja) | 分波器パッケージ | |
JP3161831B2 (ja) | 回路素子モジュール | |
JP2938344B2 (ja) | 半導体装置 | |
JP3743427B2 (ja) | 電磁波シールド型半導体装置 | |
US6683781B2 (en) | Packaging structure with low switching noises | |
US11178765B2 (en) | Electronic device | |
JPH07321140A (ja) | 半導体装置 | |
JP4057968B2 (ja) | 電子装置 | |
JP3082579B2 (ja) | シールドケース | |
JPH0818001A (ja) | Icパッケージ | |
JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
WO2022071235A1 (ja) | 回路モジュール | |
JP2002164658A (ja) | モジュール基板 | |
JPH06181289A (ja) | 半導体装置 | |
JP3854095B2 (ja) | 多層回路基板 | |
JPH03258101A (ja) | 回路基板 | |
JPH05291347A (ja) | 高周波用tab−icの実装構造 | |
JP2001024140A (ja) | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
JP4194896B2 (ja) | 高周波icパッケージを使用する高周波ユニット | |
JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
JPH08316404A (ja) | 多層リードフレームおよびこれを用いた半導体装置 | |
JPH09252076A (ja) | Ic及びic用リードフレーム | |
JPS63188963A (ja) | 半導体素子搭載用パツケ−ジ |