JPH0818001A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH0818001A JPH0818001A JP6151272A JP15127294A JPH0818001A JP H0818001 A JPH0818001 A JP H0818001A JP 6151272 A JP6151272 A JP 6151272A JP 15127294 A JP15127294 A JP 15127294A JP H0818001 A JPH0818001 A JP H0818001A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- electrode layer
- package
- layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【目的】構成及び工程が簡単であり、自動化が容易であ
るにもかかわらず、電磁波ノイズやサージノイズの低減
が可能なＩＣパッケージを提供する。 【構成】配線基板２に形成した接地電極層３２、３３、
３５、３６、誘電体層４１、４２及び信号電極層３４か
らなる積層コンデンサ６を接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層３
３、３５、３６と金属キャップ４とにより半導体チップ
１を略囲覆する。 【効果】積層コンデンサ６によりＩＣパッケージの外部
の入力信号線又は出力信号線又はこれらの線に接続され
るＩＣパッケージの内部の配線に重畳される電磁波ノイ
ズやサージノイズを低減できるとともに、積層コンデン
サ６の接地電極層３２、３３、３５、３６が金属キャッ
プ４とともに半導体チップ１を覆うので、入射する電磁
波ノイズを低減できる。
るにもかかわらず、電磁波ノイズやサージノイズの低減
が可能なＩＣパッケージを提供する。 【構成】配線基板２に形成した接地電極層３２、３３、
３５、３６、誘電体層４１、４２及び信号電極層３４か
らなる積層コンデンサ６を接地線と入力信号線又は出力
信号線との間に接続するとともに、上記接地電極層３
３、３５、３６と金属キャップ４とにより半導体チップ
１を略囲覆する。 【効果】積層コンデンサ６によりＩＣパッケージの外部
の入力信号線又は出力信号線又はこれらの線に接続され
るＩＣパッケージの内部の配線に重畳される電磁波ノイ
ズやサージノイズを低減できるとともに、積層コンデン
サ６の接地電極層３２、３３、３５、３６が金属キャッ
プ４とともに半導体チップ１を覆うので、入射する電磁
波ノイズを低減できる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣパッケージに関し、
特に電磁波ノイズ及びサージノイズなどの高周波ノイズ
を抑止可能なＩＣパッケージに関する。
特に電磁波ノイズ及びサージノイズなどの高周波ノイズ
を抑止可能なＩＣパッケージに関する。
【０００２】
【従来技術】従来、ＩＣパッケージの端子に連結される
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ＩＣパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ＩＣパッケージの内部
に侵入する電磁波ノイズによりＩＣパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ（カンパッケージ）で封止す
ることが行われている。
外部入力信号線に電磁誘導や静電結合により重畳される
電磁波ノイズやサージノイズの低減のために、ＩＣパッ
ケージの入力端子をなすピンに貫通コンデンサを設ける
ことが行われている。また従来、ＩＣパッケージの内部
に侵入する電磁波ノイズによりＩＣパッケージの内部の
入力信号線や半導体チップ内の配線に重畳される電磁波
ノイズを低減するために、半導体チップを搭載する絶縁
性基板を金属製パッケージ（カンパッケージ）で封止す
ることが行われている。
【０００３】一方、特開昭５３−１０３３７６号公報及
び特開平１−１９１４６１号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線（以下、電源線ともいう）に接続し、その他方の電極
を低位電源線（以下、接地線ともいう）に接続して電源
ノイズ（電源線重畳高周波ノイズ）を低減することを開
示している。
び特開平１−１９１４６１号公報は、半導体チップを搭
載する多層配線基板又は蓋部に、電源ノイズバイパス用
の積層コンデンサを形成し、その一方の電極を高位電源
線（以下、電源線ともいう）に接続し、その他方の電極
を低位電源線（以下、接地線ともいう）に接続して電源
ノイズ（電源線重畳高周波ノイズ）を低減することを開
示している。
【０００４】特開昭５７−４９２５９号公報は、金属板
からなるダイスパッド上に半導体チップを搭載するＩＣ
封止技術（例えば樹脂モールドＩＣ）において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
からなるダイスパッド上に半導体チップを搭載するＩＣ
封止技術（例えば樹脂モールドＩＣ）において、接地側
電極としたこのダイスパッドの非載置面を誘電体層を介
して電源側電極に対面させて上記電源ノイズバイパスコ
ンデンサを構成することを開示している。
【０００５】
【発明が解決しようとする課題】上記各公報の技術によ
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したＩＣパッケージの外部の外部入力信号
線及びＩＣパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
り電源線に重畳するいわゆる電源ノイズは低減される。
しかし、従来の電子回路における最も重大なノイズ成分
は、上記説明したＩＣパッケージの外部の外部入力信号
線及びＩＣパッケージの入力信号線を含む内部配線に重
畳する電磁波ノイズやサージノイズであり、これらの抑
止のために上記したように金属キャップ及び貫通コンデ
ンサを配設すると、構成及び工程が複雑化し、特に貫通
コンデンサの挿入工程は自動化が容易でないので結果と
して費用の増大を招いてしまう。
【０００６】本発明は上記問題点に鑑みなされたもので
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能なＩＣパッケージを提供することを、その目的とし
ている。また、本発明は、後述する作用効果を奏するこ
とをその他の目的としている。
あり、構成及び工程が簡単であり、自動化が容易である
にもかかわらず、電磁波ノイズやサージノイズの低減が
可能なＩＣパッケージを提供することを、その目的とし
ている。また、本発明は、後述する作用効果を奏するこ
とをその他の目的としている。
【０００７】
【課題を解決するための手段】本発明のＩＣパッケージ
の第１の構成は、導体層を有する絶縁性基板からなる配
線基板と、前記配線基板に接合される半導体チップと、
入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、周縁部
が導電性接合層を挟んで前記配線基板に接合されて前記
接地電極層とともに前記半導体チップを略囲覆する金属
キャップとを備えることを特徴としている。
の第１の構成は、導体層を有する絶縁性基板からなる配
線基板と、前記配線基板に接合される半導体チップと、
入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、周縁部
が導電性接合層を挟んで前記配線基板に接合されて前記
接地電極層とともに前記半導体チップを略囲覆する金属
キャップとを備えることを特徴としている。
【０００８】本発明の第２の構成は、上記第１の構成に
おいて更に、前記接地電極層が、前記導電性接合層を介
して前記金属キャップに接続されることを特徴としてい
る。本発明の第３の構成は、上記第１又は第２の構成に
おいて更に、前記接地電極層が、前記信号電極層の外側
に配設されることを特徴としている。本発明の第４の構
成は、上記第１〜第３のいずれかの構成において更に、
前記積層コンデンサが、前記入力信号線と前記接地線と
の間に接続されることを特徴としている。
おいて更に、前記接地電極層が、前記導電性接合層を介
して前記金属キャップに接続されることを特徴としてい
る。本発明の第３の構成は、上記第１又は第２の構成に
おいて更に、前記接地電極層が、前記信号電極層の外側
に配設されることを特徴としている。本発明の第４の構
成は、上記第１〜第３のいずれかの構成において更に、
前記積層コンデンサが、前記入力信号線と前記接地線と
の間に接続されることを特徴としている。
【０００９】本発明の第５の構成は、上記第１〜第３の
いずれかの構成において更に、前記積層コンデンサが、
前記出力信号線と前記接地線との間に接続されることを
特徴としている。
いずれかの構成において更に、前記積層コンデンサが、
前記出力信号線と前記接地線との間に接続されることを
特徴としている。
【００１０】
【作用及び発明の効果】本発明の第１の構成では、配線
基板に形成した接地電極層、誘電体層及び信号電極層か
らなる積層コンデンサを接地線と入力信号線又は出力信
号線との間に接続するとともに、上記接地電極層と金属
キャップとにより半導体チップを略囲覆する。
基板に形成した接地電極層、誘電体層及び信号電極層か
らなる積層コンデンサを接地線と入力信号線又は出力信
号線との間に接続するとともに、上記接地電極層と金属
キャップとにより半導体チップを略囲覆する。
【００１１】このようにすれば、積層コンデンサにより
ＩＣパッケージの外部の入力信号線又は出力信号線又は
これらの線に接続されるＩＣパッケージの内部の配線に
重畳される電磁波ノイズやサージノイズを低減できると
ともに、積層コンデンサの接地電極層（接地線に接続さ
れる電極）が金属キャップとともに半導体チップを覆う
ので、ＩＣパッケージ内部の配線又は半導体チップの配
線に入射する電磁波ノイズを低減できる。
ＩＣパッケージの外部の入力信号線又は出力信号線又は
これらの線に接続されるＩＣパッケージの内部の配線に
重畳される電磁波ノイズやサージノイズを低減できると
ともに、積層コンデンサの接地電極層（接地線に接続さ
れる電極）が金属キャップとともに半導体チップを覆う
ので、ＩＣパッケージ内部の配線又は半導体チップの配
線に入射する電磁波ノイズを低減できる。
【００１２】本発明の第２の構成では、上記第１の構成
において更に、接地電極層を導電性接合層により金属キ
ャップに接続するので両者の隙間部も電磁波シールドさ
れるとともに金属キャップ及び接地電極層の合成抵抗の
低減も可能となり、電磁波シールド効果が一層向上す
る。本発明の第３の構成では、上記第１又は第２の構成
において更に、積層コンデンサの接地電極層の少なくと
も一部が積層コンデンサの信号電極層の外側に配設され
るので、この接地電極層の内側の信号電極層は外側の接
地電極層により電磁波シールドされることになり、コン
デンサの信号電極層に重畳する電磁波ノイズが低減され
る。
において更に、接地電極層を導電性接合層により金属キ
ャップに接続するので両者の隙間部も電磁波シールドさ
れるとともに金属キャップ及び接地電極層の合成抵抗の
低減も可能となり、電磁波シールド効果が一層向上す
る。本発明の第３の構成では、上記第１又は第２の構成
において更に、積層コンデンサの接地電極層の少なくと
も一部が積層コンデンサの信号電極層の外側に配設され
るので、この接地電極層の内側の信号電極層は外側の接
地電極層により電磁波シールドされることになり、コン
デンサの信号電極層に重畳する電磁波ノイズが低減され
る。
【００１３】本発明の第４の構成では、上記第１〜第３
のいずれかの構成において更に、積層コンデンサが入力
信号線と接地線との間に接続される。このようにすれ
ば、入力信号線を通じて入力信号電圧に重畳して入射す
る電磁波ノイズやサージノイズを低減でき、入力信号電
圧のＳＮ比の改善により誤動作を抑止することができ
る。
のいずれかの構成において更に、積層コンデンサが入力
信号線と接地線との間に接続される。このようにすれ
ば、入力信号線を通じて入力信号電圧に重畳して入射す
る電磁波ノイズやサージノイズを低減でき、入力信号電
圧のＳＮ比の改善により誤動作を抑止することができ
る。
【００１４】本発明の第５の構成では、上記第１〜第３
のいずれかの構成において更に、積層コンデンサが出力
信号線と接地線との間に接続される。このようにすれ
ば、半導体チップから出力される高周波ノイズ電圧を低
減することができる。
のいずれかの構成において更に、積層コンデンサが出力
信号線と接地線との間に接続される。このようにすれ
ば、半導体チップから出力される高周波ノイズ電圧を低
減することができる。
【００１５】
（実施例１）図１は本発明のパッケージの全体構造の一
例である。半導体チップ１は多層配線基板（本発明でい
う配線基板、以下、基板ともいう）２に接合されてお
り、基板２はアルミナからなる絶縁性基板２０と、絶縁
性基板２０に多層に形成された導体層３１ａ、３１ｂ、
３１ｃ、３２〜３６、３６ａ、３６ｂ及び高誘電体層４
１、４２からなる。導体層３１ａ，３１ｂは絶縁性基板
２０の内側主面すなわち半導体チップ１側の主面上に半
導体チップ１の周囲に位置して形成されており、導体層
３１ｃは絶縁性基板２０の内側主面の全周に帯状に形成
されており、導体層３１ａ、３１ｂは半導体チップ１上
のボンディングパッド（図示せず）と例えば金線からな
るワイヤ１０により個別に接続されている。絶縁性基板
２０内には導体層３２〜３４が絶縁性基板２０の内側主
面から外側へ順番に埋設されており、絶縁性基板２０の
外側主面に導体層３５が露出しており、絶縁性基板２０
の外側主面及び側面全周は導体層３５も含めて導体層３
６により囲覆されている。なお、導体層３６は導体層３
５と密接している。
例である。半導体チップ１は多層配線基板（本発明でい
う配線基板、以下、基板ともいう）２に接合されてお
り、基板２はアルミナからなる絶縁性基板２０と、絶縁
性基板２０に多層に形成された導体層３１ａ、３１ｂ、
３１ｃ、３２〜３６、３６ａ、３６ｂ及び高誘電体層４
１、４２からなる。導体層３１ａ，３１ｂは絶縁性基板
２０の内側主面すなわち半導体チップ１側の主面上に半
導体チップ１の周囲に位置して形成されており、導体層
３１ｃは絶縁性基板２０の内側主面の全周に帯状に形成
されており、導体層３１ａ、３１ｂは半導体チップ１上
のボンディングパッド（図示せず）と例えば金線からな
るワイヤ１０により個別に接続されている。絶縁性基板
２０内には導体層３２〜３４が絶縁性基板２０の内側主
面から外側へ順番に埋設されており、絶縁性基板２０の
外側主面に導体層３５が露出しており、絶縁性基板２０
の外側主面及び側面全周は導体層３５も含めて導体層３
６により囲覆されている。なお、導体層３６は導体層３
５と密接している。
【００１６】高誘電体層４１、４２は例えばＰｂＴｉＯ
3 などの高誘電体からなり、高誘電体層４１は導体層３
３と導体層３４に挟まれ、高誘電体層４２は導体層３４
と導体層３５に挟まれている。また、絶縁性基板２０の
外側主面の一部の表面には導体層３６と同一工程により
導体層３６とは独立に入力電極層３６ａ及び出力電極層
３６ｂが被着されており、入力電極層３６ａはビアホー
ルにより導体層３４に接続されている。絶縁性基板２０
の内部には導体層３３と同一工程により導体層３３とは
独立に導体層３３ａが形成されており、出力電極層３６
ｂはビアホール及び導体層３３ａにより導体層３１ｂに
接続されている。導体層３４はビアホールにより導体層
３１ａに接続されおり、導体層３３はビアホールにより
導体層３２に接続されている。絶縁性基板２０の側面に
露出する導体層３２の周縁部は絶縁性基板２０の側面を
囲覆する導体層３６に接続されている。
3 などの高誘電体からなり、高誘電体層４１は導体層３
３と導体層３４に挟まれ、高誘電体層４２は導体層３４
と導体層３５に挟まれている。また、絶縁性基板２０の
外側主面の一部の表面には導体層３６と同一工程により
導体層３６とは独立に入力電極層３６ａ及び出力電極層
３６ｂが被着されており、入力電極層３６ａはビアホー
ルにより導体層３４に接続されている。絶縁性基板２０
の内部には導体層３３と同一工程により導体層３３とは
独立に導体層３３ａが形成されており、出力電極層３６
ｂはビアホール及び導体層３３ａにより導体層３１ｂに
接続されている。導体層３４はビアホールにより導体層
３１ａに接続されおり、導体層３３はビアホールにより
導体層３２に接続されている。絶縁性基板２０の側面に
露出する導体層３２の周縁部は絶縁性基板２０の側面を
囲覆する導体層３６に接続されている。
【００１７】４は金属キャップであり、その周壁端面４
１は導電性接着材などからなる導電性接合層５により導
体層３１ｃに接着され、導体層３１ｃは導体層３６に連
続して形成され、その結果、金属キャップ４は導体層３
６とを電気的に接続されている。絶縁性基板２０として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、ＰＢＴ、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Ｃｕ、Ｎｉ、Ｍｏ、Ｗ、Ａｕ等
を採用できる。高誘電体層４１、４２に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
１は導電性接着材などからなる導電性接合層５により導
体層３１ｃに接着され、導体層３１ｃは導体層３６に連
続して形成され、その結果、金属キャップ４は導体層３
６とを電気的に接続されている。絶縁性基板２０として
は、アルミナの他、窒化アルミ等のセラミック、ガラエ
ポ、ＰＢＴ、ポリイミド等の樹脂材料を採用できるが、
耐熱性、耐湿性からセラミックが望ましい。導体材料と
しては、銀系材料の他、Ｃｕ、Ｎｉ、Ｍｏ、Ｗ、Ａｕ等
を採用できる。高誘電体層４１、４２に用いる誘電材料
としては、鉛系、チタバリ系、ストロンチウム系などを
採用することができる。
【００１８】このＩＣパッケージの特徴を以下に説明す
る。導体層（本発明でいう信号電極層）３４、高誘電体
層４１、４２及び導体層（接地電極層）３３、３５は高
周波ノイズバイパス用の積層コンデンサ６を構成してお
り、最終的に導体層３６を通じて接地されている。金属
キャップ４も導電性接合層５及び導体層３６を通じて接
地されている。
る。導体層（本発明でいう信号電極層）３４、高誘電体
層４１、４２及び導体層（接地電極層）３３、３５は高
周波ノイズバイパス用の積層コンデンサ６を構成してお
り、最終的に導体層３６を通じて接地されている。金属
キャップ４も導電性接合層５及び導体層３６を通じて接
地されている。
【００１９】結局、導体層３２、３６は、積層コンデン
サ６を電磁シールドするとともに、積層コンデンサ６の
接地電極層３３、３５を接地している。また、導体層３
６、積層コンデンサ６、接地電極層３２は、導電性接合
層５及び金属キャップ４とともに半導体チップ１を電磁
シールドしている。更に、積層コンデンサ６の信号電極
層３４は接地電極層３３、３５に挟まれて電磁シールド
されている。
サ６を電磁シールドするとともに、積層コンデンサ６の
接地電極層３３、３５を接地している。また、導体層３
６、積層コンデンサ６、接地電極層３２は、導電性接合
層５及び金属キャップ４とともに半導体チップ１を電磁
シールドしている。更に、積層コンデンサ６の信号電極
層３４は接地電極層３３、３５に挟まれて電磁シールド
されている。
【００２０】なお、導体層３６、入力電極層３６ａ及び
出力電極層３６ｂは図示しない配線基板の各配線に個別
にに接続されている。このようにすれば、入力電極層３
６ａに入力した入力信号電圧に重畳する高周波ノイズ電
圧は積層コンデンサ６により減衰されて半導体チップ１
に入力され、かつ、積層コンデンサ６及び半導体チップ
１は良好に電磁シールドされることができる。
出力電極層３６ｂは図示しない配線基板の各配線に個別
にに接続されている。このようにすれば、入力電極層３
６ａに入力した入力信号電圧に重畳する高周波ノイズ電
圧は積層コンデンサ６により減衰されて半導体チップ１
に入力され、かつ、積層コンデンサ６及び半導体チップ
１は良好に電磁シールドされることができる。
【００２１】図２に積層コンデンサ６の平面形状を示
し、図３にそのＡ−Ａ線矢視断面形状を示し、図４にそ
のＢ−Ｂ線矢視断面形状を示す。信号電極層３４の対向
する２辺は、接地電極層３３、３５を接続する導体層
（接地電極層）３７、３８によっても接地され、信号電
極層３４の電磁シールド効果をより一層向上している。
更に、信号電極層３４が接地電極層３３、３５、３７、
３８により囲まれているので、信号電極層３４のインダ
クタンス成分も十分に小さな値となり、１ＧＨｚ以上の
重畳高周波ノイズの挿入損失及び１ＧＨｚ以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
し、図３にそのＡ−Ａ線矢視断面形状を示し、図４にそ
のＢ−Ｂ線矢視断面形状を示す。信号電極層３４の対向
する２辺は、接地電極層３３、３５を接続する導体層
（接地電極層）３７、３８によっても接地され、信号電
極層３４の電磁シールド効果をより一層向上している。
更に、信号電極層３４が接地電極層３３、３５、３７、
３８により囲まれているので、信号電極層３４のインダ
クタンス成分も十分に小さな値となり、１ＧＨｚ以上の
重畳高周波ノイズの挿入損失及び１ＧＨｚ以上の電磁波
ノイズの電磁シールドにも十分な効果を発揮する。
【００２２】次に、積層コンデンサ６の製造方法を図５
及び図６を用いて説明する。絶縁性基板２０の主部２０
ａ上に接地電極層３３を印刷法等により形成する
（ａ）。同様に、高誘電体層４１、信号電極層３４、高
誘電体層４２、接地電極層３５〜３８を形成し（ｂ〜
ｆ）、最後にアルミナなどの絶縁体層からなる絶縁性基
板２０の副部２０ｂを印刷法等により形成する（ｇ）。
及び図６を用いて説明する。絶縁性基板２０の主部２０
ａ上に接地電極層３３を印刷法等により形成する
（ａ）。同様に、高誘電体層４１、信号電極層３４、高
誘電体層４２、接地電極層３５〜３８を形成し（ｂ〜
ｆ）、最後にアルミナなどの絶縁体層からなる絶縁性基
板２０の副部２０ｂを印刷法等により形成する（ｇ）。
【００２３】以上説明した本実施例のＩＣパッケージ
は、半導体チップ１の入力信号端子に重畳する高周波ノ
イズを良好に低減することができる。すなわち、半導体
チップ１を搭載する基板２に積層コンデンサ６を内蔵し
ているので、半導体チップ１の入力信号電極（パッド）
と積層コンデンサ６との間の配線距離が極めて短くで
き、そのために積層コンデンサ６と半導体チップ１の入
力信号電極（パッド）との間の配線に重畳する電磁波ノ
イズを大幅に低減できるという重要な作用効果を奏す
る。
は、半導体チップ１の入力信号端子に重畳する高周波ノ
イズを良好に低減することができる。すなわち、半導体
チップ１を搭載する基板２に積層コンデンサ６を内蔵し
ているので、半導体チップ１の入力信号電極（パッド）
と積層コンデンサ６との間の配線距離が極めて短くで
き、そのために積層コンデンサ６と半導体チップ１の入
力信号電極（パッド）との間の配線に重畳する電磁波ノ
イズを大幅に低減できるという重要な作用効果を奏す
る。
【００２４】すなわち、図７に示す入力信号配線の等価
回路図において、入力電極層３６ａまでの配線に重畳す
る電磁波ノイズ電圧（その他の高周波ノイズ電圧を含
む）Ｖｏｎは積層コンデンサ６が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ６と半導
体チップ１の入力信号電極（パッド）１９との間の内部
入力信号ラインＬｉに重畳する内部重畳電磁波ノイズ電
圧Ｖｉｎは、積層コンデンサ６とパッド１９との間に重
畳するので積層コンデンサ６では充分には低減できな
い。
回路図において、入力電極層３６ａまでの配線に重畳す
る電磁波ノイズ電圧（その他の高周波ノイズ電圧を含
む）Ｖｏｎは積層コンデンサ６が充分に大容量であれば
良好に低減される。けれども、積層コンデンサ６と半導
体チップ１の入力信号電極（パッド）１９との間の内部
入力信号ラインＬｉに重畳する内部重畳電磁波ノイズ電
圧Ｖｉｎは、積層コンデンサ６とパッド１９との間に重
畳するので積層コンデンサ６では充分には低減できな
い。
【００２５】ところが、本実施例では、半導体チップ１
を搭載する基板２に積層コンデンサ６を埋設しているの
で、内部入力信号ラインＬｉを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インＬｉの一部が接地電極層３３、３５で電磁波シール
ドされる積層コンデンサ６の信号電極層３４を兼ねるの
で、内部入力信号ラインＬｉの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ６及び内部入力信号
ラインＬｉが導体層３２、３６や金属キャップ４により
更に電磁波シールドされるので、結局、半導体チップ１
の入力信号電極（パッド）１９にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
３２は半導体チップ１で発生する高周波ノイズ電圧（例
えばスイッチング電圧）を吸収して積層コンデンサ６や
外部に放射するのを防止する。
を搭載する基板２に積層コンデンサ６を埋設しているの
で、内部入力信号ラインＬｉを極めて短くでき、重畳電
磁波ノイズ電圧を低減できる。しかも、内部入力信号ラ
インＬｉの一部が接地電極層３３、３５で電磁波シール
ドされる積層コンデンサ６の信号電極層３４を兼ねるの
で、内部入力信号ラインＬｉの一部が電磁波シールドさ
れることになり、重畳電磁波ノイズ電圧を一層低減する
ことができる。更に積層コンデンサ６及び内部入力信号
ラインＬｉが導体層３２、３６や金属キャップ４により
更に電磁波シールドされるので、結局、半導体チップ１
の入力信号電極（パッド）１９にまで到達する電磁波ノ
イズは更に一層低減できることがわかる。また、導体層
３２は半導体チップ１で発生する高周波ノイズ電圧（例
えばスイッチング電圧）を吸収して積層コンデンサ６や
外部に放射するのを防止する。
【００２６】なお、この実施例では半導体チップ１の入
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ６の信号電極層３４を出力
電極層３６ｂに接続することもできる。このようにすれ
ば積層コンデンサ６と半導体チップ１の出力電極（パッ
ド）との間の配線及び半導体チップ１に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
力信号電極に入射する高周波ノイズ電圧の低減について
説明したが、積層コンデンサ６の信号電極層３４を出力
電極層３６ｂに接続することもできる。このようにすれ
ば積層コンデンサ６と半導体チップ１の出力電極（パッ
ド）との間の配線及び半導体チップ１に重畳する電磁波
ノイズやサージノイズやスイッチングノイズなどを良好
に低減することができる。
【００２７】図１の変形態様を図８に示す。この態様で
は、入力電極層３６ａと半導体チップ１の入力電極パッ
ド（図示せず）との間の入力配線と接地間に積層コンデ
ンサ６を接続する他、出力電極層３６ｂと半導体チップ
１の出力電極パッド（図示せず）との間の出力配線と接
地間に積層コンデンサ６ａを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ６ａの各構
成要素は積層コンデンサ６と各構成要素と同一工程で形
成されることは当然である。ただし、図８では接地電極
層３５は省略されている。 （実施例２）他の実施例を図９に示す。
は、入力電極層３６ａと半導体チップ１の入力電極パッ
ド（図示せず）との間の入力配線と接地間に積層コンデ
ンサ６を接続する他、出力電極層３６ｂと半導体チップ
１の出力電極パッド（図示せず）との間の出力配線と接
地間に積層コンデンサ６ａを接続したものであり、効果
は上記と同じである。なお、積層コンデンサ６ａの各構
成要素は積層コンデンサ６と各構成要素と同一工程で形
成されることは当然である。ただし、図８では接地電極
層３５は省略されている。 （実施例２）他の実施例を図９に示す。
【００２８】本実施例では、基板２の外側主面に形成し
た容量値の大きな（具体的には１０００ｐＦ以上）コン
デンサＣ１と基板２内に埋設した容量値の小さな（具体
的には１０〜１００ｐＦ）コンデンサＣ２とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサＣ１で減衰し、更に高周波ノイズ成分は小容量
のコンデンサＣ２で更に減衰する構成となっている。
た容量値の大きな（具体的には１０００ｐＦ以上）コン
デンサＣ１と基板２内に埋設した容量値の小さな（具体
的には１０〜１００ｐＦ）コンデンサＣ２とによりロー
パスフィルタを構成し、低周波ノイズ成分は大容量のコ
ンデンサＣ１で減衰し、更に高周波ノイズ成分は小容量
のコンデンサＣ２で更に減衰する構成となっている。
【００２９】詳しく説明すれば、図１と同一符号の構成
要素は同じ機能を果たすものである。積層コンデンサＣ
１は信号電極層３４と接地電極層３３とそれらに挟まれ
る高誘電体層４１とからなる。積層コンデンサＣ２は信
号電極層３９と接地電極層３２とそれらの間の誘電体層
４３とからなる。また、積層コンデンサＣ３は基板２の
内側主面に形成されており、導体層７１、７２とそれら
に囲まれた高誘電体層４４とからなる。スルーホール７
３は信号電極層３４と入力電極３１ａと信号電極層３９
とを接続する。
要素は同じ機能を果たすものである。積層コンデンサＣ
１は信号電極層３４と接地電極層３３とそれらに挟まれ
る高誘電体層４１とからなる。積層コンデンサＣ２は信
号電極層３９と接地電極層３２とそれらの間の誘電体層
４３とからなる。また、積層コンデンサＣ３は基板２の
内側主面に形成されており、導体層７１、７２とそれら
に囲まれた高誘電体層４４とからなる。スルーホール７
３は信号電極層３４と入力電極３１ａと信号電極層３９
とを接続する。
【００３０】導体層７１は接地電極層であり、導体層７
２は信号電極層であり、積層コンデンサＣ３は例えば半
導体チップ１の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板２の両側に積層コンデンサＣ
１、Ｃ３を配設しているので、基板２の反りが低減でき
るという効果を奏する。 （実施例３）他の実施例を図１０に示す。
２は信号電極層であり、積層コンデンサＣ３は例えば半
導体チップ１の出力信号電圧に重畳される高周波ノイズ
を低減する。また、基板２の両側に積層コンデンサＣ
１、Ｃ３を配設しているので、基板２の反りが低減でき
るという効果を奏する。 （実施例３）他の実施例を図１０に示す。
【００３１】本実施例では、図９の積層コンデンサＣ
１、Ｃ２と同一工程で出力電極層３６ｂに出力される高
周波ノイズを低減するための積層コンデンサＣ６、Ｃ７
を設け、かつ、図９の積層コンデンサＣ３を省略したも
のである。更に、基板２の側面は図１と同様に導体層３
６で覆われ、導体層３６は金属キャップ４に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。 （実施例４）他の実施例を図１１に示す。
１、Ｃ２と同一工程で出力電極層３６ｂに出力される高
周波ノイズを低減するための積層コンデンサＣ６、Ｃ７
を設け、かつ、図９の積層コンデンサＣ３を省略したも
のである。更に、基板２の側面は図１と同様に導体層３
６で覆われ、導体層３６は金属キャップ４に接続されて
いる。これにより工程増加を抑止しつつ入出力信号電圧
に重畳される高周波ノイズ電圧を低減することができ
る。 （実施例４）他の実施例を図１１に示す。
【００３２】本実施例では、基板２は、導体層３２、３
１ａ、３１ｂを有する絶縁性基板２０と、この主部２０
の外側主面に固定されたコンデンサＣ８、Ｃ９とからな
る。コンデンサＣ８は、高誘電率の誘電体板８０の表裏
に電極８１、８２を形成して構成されている。電極８１
はメッキにより形成されたスルーホール８３を通じて誘
電体板８０の内側主面に延設されている。
１ａ、３１ｂを有する絶縁性基板２０と、この主部２０
の外側主面に固定されたコンデンサＣ８、Ｃ９とからな
る。コンデンサＣ８は、高誘電率の誘電体板８０の表裏
に電極８１、８２を形成して構成されている。電極８１
はメッキにより形成されたスルーホール８３を通じて誘
電体板８０の内側主面に延設されている。
【００３３】コンデンサＣ９は、高誘電率の誘電体板８
０の表裏に電極８２、８３を形成して構成されている。
電極８３はメッキにより形成されたスルーホール８４を
通じて誘電体板８０の内側主面に延設されている。一
方、絶縁性基板２０の表面には、ビアホール２３〜２５
を通じて導体層３１ａ、３１ｂ、半導体チップ１の基板
に個別に接続される導体層８５〜８７が形成されてお
り、導体層８５は電極８１に、導体層８６は電極８３
に、導体層８７は電極８２に、それぞれ導電性接着材層
（またははんだ層またはろう材層）８８〜９０により個
別に接合されている。ここで、電極８１はこのＩＣパッ
ケージの入力信号電極（図示せず）と同一工程で形成さ
れ、電極８３はこのＩＣパッケージの出力信号電極と同
一工程で形成され、金属キャップ４は接地されている。
０の表裏に電極８２、８３を形成して構成されている。
電極８３はメッキにより形成されたスルーホール８４を
通じて誘電体板８０の内側主面に延設されている。一
方、絶縁性基板２０の表面には、ビアホール２３〜２５
を通じて導体層３１ａ、３１ｂ、半導体チップ１の基板
に個別に接続される導体層８５〜８７が形成されてお
り、導体層８５は電極８１に、導体層８６は電極８３
に、導体層８７は電極８２に、それぞれ導電性接着材層
（またははんだ層またはろう材層）８８〜９０により個
別に接合されている。ここで、電極８１はこのＩＣパッ
ケージの入力信号電極（図示せず）と同一工程で形成さ
れ、電極８３はこのＩＣパッケージの出力信号電極と同
一工程で形成され、金属キャップ４は接地されている。
【００３４】このようにすれば、大容量の積層コンデン
サＣ８、Ｃ９を有する基板２を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
Ｃ８、Ｃ９の信号電極層８１、８３を内側に設け、接地
電極層８２を外側に配置することもでき、このようにす
れば、信号電極層８１、８３に入射する電磁波ノイズも
低減することができる。 （実施例５）他の実施例を図１２に示す。
サＣ８、Ｃ９を有する基板２を容易に作製することがで
きる。もちろん、この実施例においても積層コンデンサ
Ｃ８、Ｃ９の信号電極層８１、８３を内側に設け、接地
電極層８２を外側に配置することもでき、このようにす
れば、信号電極層８１、８３に入射する電磁波ノイズも
低減することができる。 （実施例５）他の実施例を図１２に示す。
【００３５】この実施例は、入力高周波ノイズ低減用の
積層コンデンサＣ８と、出力高周波ノイズ低減用の積層
コンデンサＣ９とを絶縁性基板２０内部に多層に埋設し
たものである。この実施例においても基板２の外側主面
を接地電極層３６が囲覆しており、この接地電極層３６
は積層コンデンサＣ８，Ｃ９及び半導体チップ１の電磁
シールドを行うとともに、積層コンデンサＣ８，Ｃ９の
接地電極層に給電する接地ラインを兼ねている。
積層コンデンサＣ８と、出力高周波ノイズ低減用の積層
コンデンサＣ９とを絶縁性基板２０内部に多層に埋設し
たものである。この実施例においても基板２の外側主面
を接地電極層３６が囲覆しており、この接地電極層３６
は積層コンデンサＣ８，Ｃ９及び半導体チップ１の電磁
シールドを行うとともに、積層コンデンサＣ８，Ｃ９の
接地電極層に給電する接地ラインを兼ねている。
【００３６】図１３及び図１４はそれぞれ図１２のＩＣ
パッケージにおいて入力経路及び出力経路を変更した例
を示す。
パッケージにおいて入力経路及び出力経路を変更した例
を示す。
【図１】本発明のＩＣパッケージの一実施例を示す断面
図である。
図である。
【図２】図１の積層コンデンサ６の模式平面図である。
【図３】図２の積層コンデンサ６のＡ−Ａ線矢視断面図
である。
である。
【図４】図２の積層コンデンサ６のＢ−Ｂ線矢視断面図
である。
である。
【図５】図２の積層コンデンサ６の製造工程の前半部を
示す図である。
示す図である。
【図６】図２の積層コンデンサ６の製造工程の後半部を
示す図である。
示す図である。
【図７】図１のＩＣパッケージの入力信号経路を示す模
式回路図である。
式回路図である。
【図８】本発明のＩＣパッケージの他実施例を示す断面
図である。
図である。
【図９】本発明のＩＣパッケージの他実施例を示す断面
図である。
図である。
【図１０】本発明のＩＣパッケージの他実施例を示す断
面図である。
面図である。
【図１１】本発明のＩＣパッケージの他実施例を示す断
面図である。
面図である。
【図１２】本発明のＩＣパッケージの他実施例を示す断
面図である。
面図である。
【図１３】本発明のＩＣパッケージの他実施例を示す断
面図である。
面図である。
【図１４】本発明のＩＣパッケージの他実施例を示す断
面図である。
面図である。
３１、３１ａ，３１ｂ、３２〜３６は導体層、２は配線
基板、２０は絶縁性基板２０、４１〜４２は高誘電体
層、１は半導体チップ、６は積層コンデンサ、３４は積
層コンデンサ６の信号電極層、３３、３５は積層コンデ
ンサ６の接地電極層、４は金属キャップ、５は導電性接
合層。
基板、２０は絶縁性基板２０、４１〜４２は高誘電体
層、１は半導体チップ、６は積層コンデンサ、３４は積
層コンデンサ６の信号電極層、３３、３５は積層コンデ
ンサ６の接地電極層、４は金属キャップ、５は導電性接
合層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 園部 俊夫 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 金丸 健次 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (5)
- 【請求項１】導体層を有する絶縁性基板からなる配線基
板と、 前記配線基板に接合される半導体チップと、 入力信号線又は出力信号線に接続される信号電極層と接
地線に接続される接地電極層と前記両電極層間に介設さ
れる誘電体層とを有し、前記配線基板と一体に形成され
る高周波ノイズバイパス用の積層コンデンサと、 周縁部が導電性接合層を挟んで前記配線基板に接合され
て前記接地電極層とともに前記半導体チップを略囲覆す
る金属キャップと、 を備えることを特徴とするＩＣパッケージ。 - 【請求項２】前記接地電極層は、前記導電性接合層を介
して前記金属キャップに接続される請求項１記載のＩＣ
パッケージ。 - 【請求項３】前記接地電極層は、前記信号電極層の外側
に配設される請求項１又は２記載のＩＣパッケージ。 - 【請求項４】前記積層コンデンサは、前記入力信号線と
前記接地線との間に接続される請求項１〜３のいずれか
記載のＩＣパッケージ。 - 【請求項５】前記積層コンデンサは、前記出力信号線と
前記接地線との間に接続される請求項１〜３のいずれか
記載のＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151272A JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151272A JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Ｉｃパッケージ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003031505A Division JP3743427B2 (ja) | 2003-02-07 | 2003-02-07 | 電磁波シールド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818001A true JPH0818001A (ja) | 1996-01-19 |
Family
ID=15515050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6151272A Pending JPH0818001A (ja) | 1994-07-01 | 1994-07-01 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818001A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333552B1 (en) | 1998-08-07 | 2001-12-25 | Sharp Kabushiki Kaisha | Millimeter wave semiconductor device |
| EP1324390A3 (en) * | 2001-12-21 | 2004-02-18 | Alps Electric Co., Ltd. | A high-frequency module |
| JP2006270013A (ja) * | 2004-11-26 | 2006-10-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
1994
- 1994-07-01 JP JP6151272A patent/JPH0818001A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333552B1 (en) | 1998-08-07 | 2001-12-25 | Sharp Kabushiki Kaisha | Millimeter wave semiconductor device |
| EP1324390A3 (en) * | 2001-12-21 | 2004-02-18 | Alps Electric Co., Ltd. | A high-frequency module |
| US6812561B2 (en) | 2001-12-21 | 2004-11-02 | Alps Electric Co., Ltd. | Thin high-frequency module having integrated circuit chip with little breakage |
| JP2006270013A (ja) * | 2004-11-26 | 2006-10-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721093B2 (ja) | 半導体装置 | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| JP3222072B2 (ja) | 分波器パッケージ | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3743427B2 (ja) | 電磁波シールド型半導体装置 | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| US11178765B2 (en) | Electronic device | |
| JPH07321140A (ja) | 半導体装置 | |
| JP4057968B2 (ja) | 電子装置 | |
| JP3082579B2 (ja) | シールドケース | |
| JPH0818001A (ja) | Ｉｃパッケージ | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| WO2022071235A1 (ja) | 回路モジュール | |
| JP2002164658A (ja) | モジュール基板 | |
| JPH06181289A (ja) | 半導体装置 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JPH03258101A (ja) | 回路基板 | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JP2001024140A (ja) | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 | |
| JP4194896B2 (ja) | 高周波ｉｃパッケージを使用する高周波ユニット | |
| JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
| JPH08316404A (ja) | 多層リードフレームおよびこれを用いた半導体装置 | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JPS63188963A (ja) | 半導体素子搭載用パツケ−ジ |