WO2022070862A1 - 高周波モジュールおよび通信装置 - Google Patents

高周波モジュールおよび通信装置 Download PDF

Info

Publication number
WO2022070862A1
WO2022070862A1 PCT/JP2021/033534 JP2021033534W WO2022070862A1 WO 2022070862 A1 WO2022070862 A1 WO 2022070862A1 JP 2021033534 W JP2021033534 W JP 2021033534W WO 2022070862 A1 WO2022070862 A1 WO 2022070862A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
inductor
transmission
high frequency
covering portion
Prior art date
Application number
PCT/JP2021/033534
Other languages
English (en)
French (fr)
Inventor
基嗣 津田
隼人 中村
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022070862A1 publication Critical patent/WO2022070862A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Definitions

  • the present invention relates to a high frequency module and a communication device.
  • Patent Document 1 describes a switch plexa (antenna switch) arranged between a plurality of transmitters (transmission path) and a plurality of receivers (reception path), and the plurality of transmitters and the plurality of receivers and an antenna. ), And the circuit configuration of the transceiver (transmitting / receiving circuit) including.
  • Each of the plurality of transmitters has a transmission circuit, a PA (transmission power amplifier), and an output circuit.
  • Each of the plurality of receivers has a receiving circuit, an LNA (received low noise amplifier), and an input circuit.
  • the output circuit includes a transmit filter, an impedance matching circuit, a duplexer, and the like.
  • the input circuit includes a receive filter, an impedance matching circuit, a duplexer, and the like.
  • the transceiver (transmission / reception circuit) disclosed in Patent Document 1 is composed of a high-frequency module mounted on a mobile communication device, it is arranged in each of the transmission path, the reception path, and the transmission / reception path including the antenna switch. It is assumed that at least two of the inductors are magnetically coupled. In this case, the harmonic component of the high-output transmission signal amplified by the PA (transmission power amplifier) may be superimposed on the transmission signal, and the quality of the transmission signal may deteriorate. In addition, the isolation between transmission and reception is reduced by the magnetic field coupling, and unnecessary waves such as the harmonics or intermodulation distortion between the transmission signal and other high-frequency signals flow into the reception path and the reception sensitivity deteriorates. In some cases.
  • an object of the present invention is to provide a high frequency module and a communication device in which quality deterioration of a transmission signal or a reception signal is suppressed.
  • the high-frequency module covers a module substrate having a main surface, a first inductor and a second inductor arranged on the main surface, and at least a part of the main surface, the first inductor, and the second inductor. It is placed between the sealing member, the metal layer that covers the surface of the sealing member and is set to the ground potential, and the first inductor and the second inductor on the main surface when the module substrate is viewed in a plan view.
  • the chip capacitor includes a first electrode terminal in contact with a metal layer, a second electrode terminal, a first main surface parallel to the main surface, and a second surface opposite the first main surface.
  • a main surface and a main body having a first side surface and a second side surface opposite to the first side surface connecting the first main surface and the second main surface, and inside the main body, from the first side surface to the main surface. It has a first internal electrode extending parallel to the main body and a second internal electrode extending parallel to the main surface from the second side surface and overlapping the first internal electrode in the plan view of the main surface.
  • the electrode terminal is connected to the first internal electrode and is connected to the first side surface covering portion that covers at least a part of the first side surface and the first side surface covering portion, and at least a part of the first main surface.
  • a second side surface covering portion having a first main surface covering portion covering the second side surface covering portion, and a second electrode terminal connected to the second internal electrode and covering at least a part of the second side surface, and a second side surface covering portion.
  • the first main surface covering portion is connected to the second main surface covering portion and covers at least a part of the second main surface, and the first main surface covering portion is connected to the second main surface covering portion in the plan view of the main surface. overlapping.
  • the communication device is a high frequency module according to the above aspect, which transmits a high frequency signal between an RF signal processing circuit that processes high frequency signals transmitted and received by an antenna and an RF signal processing circuit. And.
  • the present invention it is possible to provide a high frequency module and a communication device in which quality deterioration of a transmission signal or a reception signal is suppressed.
  • FIG. 1 is a circuit configuration diagram of a high frequency module and a communication device according to an embodiment.
  • FIG. 2 is a plan view of the high frequency module according to the embodiment.
  • FIG. 3 is a cross-sectional view of the high frequency module according to the embodiment.
  • FIG. 4 is a cross-sectional view, a top view, a bottom view, a right side view, and a left side view showing a first example of the chip capacitor of the high frequency module according to the embodiment.
  • FIG. 5 is a cross-sectional view, a top view, a bottom view, a right side view, and a left side view showing a second example of the chip capacitor of the high frequency module according to the embodiment.
  • FIG. 6 is a cross-sectional view, a top view, a bottom view, a right side view, and a left side view showing a third example of the chip capacitor of the high frequency module according to the embodiment.
  • each figure is a schematic diagram and is not necessarily exactly illustrated. Therefore, for example, the scales and the like do not always match in each figure. Further, in each figure, substantially the same configuration is designated by the same reference numeral, and duplicate description will be omitted or simplified.
  • the terms “upper” and “lower” do not refer to the upward direction (vertically upward) and the downward direction (vertically downward) in absolute spatial recognition, but are based on the stacking order in the laminated configuration. It is used as a term defined by the relative positional relationship. For this reason, for example, the “top surface” or “top surface” of a part or member is not only a surface on the vertically upper side but also a surface on the vertically lower side or a surface orthogonal to the horizontal direction in an actual usage mode. It can be various aspects such as.
  • the "top surface” of a part or member means the uppermost surface of the part or member.
  • the x-axis, y-axis, and z-axis indicate the three axes of the three-dimensional Cartesian coordinate system.
  • Each of the x-axis and the y-axis is a direction parallel to the first side of the rectangle and the second side orthogonal to the first side when the plan view shape of the module substrate is rectangular.
  • the z-axis is the thickness direction of the module substrate.
  • the "thickness direction" of the module substrate means the direction perpendicular to the main surface of the module substrate.
  • connection includes not only the case of being directly connected by a connection terminal and / or a wiring conductor, but also the case of being electrically connected via another circuit element.
  • connected between A and B means that both A and B are connected between A and B.
  • planar view of the module board means that an object is projected orthographically projected from the positive side of the z-axis onto the xy plane.
  • the component is arranged on the substrate means that the component is arranged on the substrate in a state of being in contact with the substrate and is arranged above the substrate without contacting the substrate (for example,).
  • the component is laminated on another component placed on the board), and a part or all of the component is embedded and placed in the board.
  • the component is arranged on the main surface of the board means that the component is arranged on the main surface in a state of being in contact with the main surface of the board, and the component is mainly arranged without contacting the main surface.
  • A is arranged between B and C means that at least one of a plurality of line segments connecting an arbitrary point in B and an arbitrary point in C passes through A. means.
  • ordinal numbers such as “first” and “second” do not mean the number or order of components unless otherwise specified, and avoid confusion of the same kind of components and distinguish them. It is used for the purpose of
  • the "transmission path” is a transmission line composed of a wiring for transmitting a high frequency transmission signal, an electrode directly connected to the wiring, and a wiring or a terminal directly connected to the electrode.
  • the "reception path” means a transmission line composed of a wiring for transmitting a high-frequency reception signal, an electrode directly connected to the wiring, and the wiring or a terminal directly connected to the electrode.
  • the "transmission / reception path” is a transmission composed of a wiring for transmitting both a high-frequency transmission signal and a high-frequency reception signal, an electrode directly connected to the wiring, and a terminal directly connected to the wiring or the electrode. It means that it is a railroad.
  • FIG. 1 is a circuit configuration diagram of a high frequency module 1 and a communication device 5 according to an embodiment.
  • the communication device 5 is a device used in a communication system, and is a mobile terminal such as a smartphone and a tablet computer. As shown in FIG. 1, the communication device 5 according to the present embodiment includes a high frequency module 1, an antenna 2, an RF signal processing circuit (RFIC) 3, and a baseband signal processing circuit (BBIC) 4. ..
  • RFIC RF signal processing circuit
  • BBIC baseband signal processing circuit
  • the high frequency module 1 transmits a high frequency signal between the antenna 2 and the RFIC 3.
  • the internal configuration of the high frequency module 1 will be described later.
  • the antenna 2 is connected to the antenna connection terminal 100 of the high frequency module 1, transmits a high frequency signal (transmitted signal) output from the high frequency module 1, and receives a high frequency signal (received signal) from the outside to receive the high frequency signal (received signal). Output to.
  • RFIC 3 is an example of a signal processing circuit that processes high frequency signals transmitted and received by the antenna 2. Specifically, the RFIC 3 processes the high frequency reception signal input via the reception path of the high frequency module 1 by down-conversion or the like, and outputs the reception signal generated by the signal processing to the BBIC 4. Further, the RFIC 3 processes the transmission signal input from the BBIC 4 by up-conversion or the like, and outputs the high frequency transmission signal generated by the signal processing to the transmission path of the high frequency module 1. Further, the RFIC 3 has a control unit for controlling a switch, an amplifier and the like included in the high frequency module 1. A part or all of the function of the RFIC 3 as a control unit may be mounted outside the RFIC 3, or may be mounted on, for example, the BBIC 4 or the high frequency module 1.
  • the BBIC 4 is a baseband signal processing circuit that processes signals using an intermediate frequency band having a lower frequency than the high frequency signal transmitted by the high frequency module 1.
  • the signal processed by the BBIC 4 for example, an image signal for displaying an image and / or an audio signal for a call via a speaker is used.
  • the antenna 2 and the BBIC 4 are not essential components.
  • the high frequency module 1 includes a power amplifier 11, a low noise amplifier 21, switches 51 to 53, and duplexers 61 and 62. Further, the high frequency module 1 includes inductors 31L, 32L, 41L, 70L, 71L and 72L, and capacitors 31C, 71C and 72C. Further, the high frequency module 1 includes an antenna connection terminal 100, a transmission input terminal 111, and a reception / output terminal 121.
  • the antenna connection terminal 100 is connected to the antenna 2.
  • the transmission input terminal 111 is a terminal for receiving a transmission signal from the outside (RFIC3) of the high frequency module 1.
  • the transmission input terminal 111 is a terminal for receiving transmission signals of communication bands A and B from RFIC3.
  • the reception output terminal 121 is a terminal for supplying a received signal to the outside (RFIC3) of the high frequency module 1.
  • the reception output terminal 121 is a terminal for providing the reception signals of the communication bands A and B to the RFIC 3.
  • the communication band means a frequency band defined in advance by a standardization body or the like (for example, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)) for a communication system.
  • a standardization body or the like for example, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers) for a communication system.
  • the communication system means a communication system constructed by using wireless access technology (RAT: RadioAccess Technology).
  • RAT RadioAccess Technology
  • the communication system for example, a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, a WLAN (Wireless Local Area Network) system, and the like can be used, but the communication system is not limited thereto.
  • the high frequency module 1 is provided with a transmission path for transmitting a transmission signal, a reception path for transmitting a reception signal, and a transmission / reception path for transmitting both the transmission signal and the reception signal.
  • transmission paths AT and BT, reception paths AR and BR, and transmission / reception paths ATR, BTR and CTR are provided.
  • the transmission path AT is a path for transmitting the transmission signal of the communication band A, and is a signal path connecting the transmission input terminal 111 and the common terminal of the duplexer 61.
  • the transmission path BT is a path for transmitting the transmission signal of the communication band B, and is a signal path connecting the transmission input terminal 111 and the common terminal of the duplexer 62.
  • the transmission path AT and BT are shared between the transmission input terminal 111 and the switch 52.
  • the reception path AR is a path for transmitting the reception signal of the communication band A, and is a signal path connecting the reception output terminal 121 and the common terminal of the duplexer 61.
  • the reception path BR is a signal path that transmits the reception signal of the communication band B and connects the reception output terminal 121 and the common terminal of the duplexer 62.
  • the reception paths AR and BR are shared between the reception output terminal 121 and the switch 53.
  • the transmission / reception path ATR is a path for transmitting the transmission signal and the reception signal of the communication band A, and is a signal path connecting the common terminal of the duplexer 61 and the switch 51.
  • the transmission / reception path BTR is a path for transmitting the transmission signal and the reception signal of the communication band B, and is a signal path connecting the common terminal of the duplexer 62 and the switch 51.
  • the transmission / reception path CTR is a path for transmitting the transmission signal and the reception signal of the communication band A, and the transmission signal and the reception signal of the communication band B, and is a signal path connecting the antenna connection terminal 100 and the switch 51.
  • the power amplifier 11 is an example of an amplifier that amplifies a high frequency signal, and is a transmission amplifier that amplifies the transmission signals of the communication band A and the communication band B.
  • the power amplifier 11 is arranged in the transmission paths AT and BT.
  • the input terminal of the power amplifier 11 is connected to the transmission input terminal 111 via the inductor 32L.
  • the output terminal of the power amplifier 11 is connected to the inductor 31L and the capacitor 31C.
  • the configuration of the power amplifier 11 is not particularly limited.
  • the power amplifier 11 may have a single-stage configuration or a multi-stage configuration.
  • the power amplifier 11 may have a plurality of cascade-connected amplification elements.
  • the power amplifier 11 may convert a high frequency signal into a balanced signal and amplify it.
  • Such a power amplifier 11 may be referred to as a differential amplifier.
  • the balanced signal means a set of signals having opposite phases.
  • the balanced signal is sometimes referred to as a differential signal.
  • the low noise amplifier 21 is an example of an amplifier that amplifies a high frequency signal, and is a reception amplifier that amplifies the reception signals of the communication band A and the communication band B with low noise.
  • the low noise amplifier 21 is arranged in the reception paths AR and BR.
  • the input terminal of the low noise amplifier 21 is connected to the inductor 41L.
  • the output terminal of the low noise amplifier 21 is connected to the reception output terminal 121.
  • the configuration of the low noise amplifier 21 is not particularly limited.
  • the low noise amplifier 21 may have a single-stage configuration or a multi-stage configuration.
  • the power amplifier 11 and the low noise amplifier 21 are composed of, for example, a Si-based CMOS or a field effect transistor (FET) or a heterobipolar transistor (HBT) made of GaAs as a material.
  • FET field effect transistor
  • HBT heterobipolar transistor
  • Duplexer 61 is an example of a filter having a pass band including a communication band A.
  • the duplexer 61 passes the high frequency signal of the communication band A.
  • the duplexer 61 transmits the transmission signal and the reception signal of the communication band A by a frequency division duplex (FDD) method.
  • the duplexer 61 includes a transmit filter 61T and a receive filter 61R.
  • the transmission filter 61T is arranged in the transmission path AT, and among the transmission signals amplified by the power amplifier 11, the transmission signal in the transmission band of the communication band A is passed.
  • the transmission filter 61T has a pass band including an uplink operating band of the communication band A.
  • One end of the transmission filter 61T is connected to the antenna connection terminal 100 via the inductor 71L, the switch 51 and the inductor 70L.
  • the other end of the transmission filter 61T is connected to the output terminal of the power amplifier 11 via the switch 52 and the inductor 31L.
  • the uplink operation band means a part of the communication band designated for the uplink.
  • the uplink operation band means the transmission band.
  • the reception filter 61R is arranged in the reception path AR, and among the reception signals input from the antenna connection terminal 100, the reception signal in the reception band of the communication band A is passed.
  • the reception filter 61R has a pass band including a downlink operating band of the communication band A.
  • One end of the receive filter 61R is connected to the antenna connection terminal 100 via the inductor 71L, the switch 51 and the inductor 70L.
  • the other end of the receive filter 61R is connected to the input terminal of the low noise amplifier 21 via the switch 53 and the inductor 41L.
  • the downlink operation band means a part of the communication band designated for the downlink.
  • the downlink operation band means the reception band.
  • Duplexer 62 is an example of a filter having a pass band including a communication band B.
  • the duplexer 62 passes the high frequency signal of the communication band B.
  • the duplexer 62 transmits the transmission signal and the reception signal of the communication band B by the FDD method.
  • the duplexer 62 includes a transmit filter 62T and a receive filter 62R.
  • the transmission filter 62T is arranged in the transmission path BT, and among the transmission signals amplified by the power amplifier 11, the transmission signal in the transmission band of the communication band B is passed.
  • the transmission filter 62T has a pass band including the uplink operation band of the communication band B.
  • One end of the transmission filter 62T is connected to the antenna connection terminal 100 via the inductor 72L, the switch 51 and the inductor 70L.
  • the other end of the transmission filter 62T is connected to the output terminal of the power amplifier 11 via the switch 52 and the inductor 31L.
  • the reception filter 62R is arranged in the reception path BR, and among the reception signals input from the antenna connection terminal 100, the reception signal in the reception band of the communication band B is passed.
  • the reception filter 62R has a pass band including the downlink operation band of the communication band B.
  • One end of the receive filter 62R is connected to the antenna connection terminal 100 via the inductor 72L, the switch 51 and the inductor 70L.
  • the other end of the receive filter 62R is connected to the input terminal of the low noise amplifier 21 via the switch 53 and the inductor 41L.
  • the transmission filters 61T and 62T, and the reception filters 61R and 62R are, for example, a surface acoustic wave filter using SAW (Surface Acoustic Wave), a surface acoustic wave filter using BAW (Bulk Acoustic Wave), an LC resonance filter and a dielectric filter. However, it is not limited to these.
  • Each of the duplexers 61 and 62 may be one filter (TDD filter) transmitted by a time division duplex (TDD: Time Division Duplex) method. That is, each of the communication bands A and B may be a communication band for TDD. In this case, between the first TDD filter and the switch 51 instead of the duplexer 61, and at least one between the first TDD filter and the switches 52 and 53, and the second TDD filter and the switch 51 instead of the duplexer 62. A switch for switching between transmission and reception is arranged between the second TDD filter and at least one of the switches 52 and 53. Also, only one of the duplexers 61 and 62 may be a TDD filter.
  • a switch for switching between transmission and reception is arranged between the TDD filter and the switch 51, and at least one of the TDD filter and the switches 52 and 53. ..
  • the switch 51 is connected between the antenna connection terminal 100 and each of the duplexers 61 and 62.
  • the switch 51 is also referred to as an antenna switch.
  • the switch 51 has terminals 511 to 513.
  • the terminal 511 is a common terminal connected to the antenna connection terminal 100 via the inductor 70L.
  • the terminal 512 is a selection terminal connected to the transmission filter 61T and the reception filter 61R via the inductor 71L.
  • the terminal 513 is a selection terminal connected to the transmission filter 62T and the reception filter 62R via the inductor 72L.
  • the switch 51 can connect either one of the terminals 512 and 513 to the terminal 511, for example, based on the control signal from the RFIC 3. As a result, the switch 51 switches between (a) the connection between the antenna connection terminal 100 and the transmission filter 61T and the reception filter 61R, and (b) the connection between the antenna connection terminal 100 and the transmission filter 62T and the reception filter 62R.
  • the switch 51 is, for example, a SPDT (Single Pole Double Throw) type switch circuit.
  • the switch 51 may be a multi-connection type switch circuit capable of simultaneously executing the above connections (a) and (b).
  • the switch 52 is connected between each of the duplexers 61 and 62 and the power amplifier 11. Specifically, the switch 52 has terminals 521 to 523.
  • the terminal 521 is a common terminal connected to the output terminal of the power amplifier 11 via the inductor 31L.
  • the terminal 522 is a selection terminal connected to the transmission filter 61T.
  • Terminal 523 is a selection terminal connected to the transmission filter 62T.
  • the switch 52 can connect either one of the terminals 522 and 523 to the terminal 521, for example, based on the control signal from the RFIC 3. As a result, the switch 52 switches between the connection of the power amplifier 11 and the transmission filter 61T and the connection of the power amplifier 11 and the transmission filter 62T.
  • the switch 52 is, for example, a SPDT type switch circuit.
  • the switch 53 is connected between each of the duplexers 61 and 62 and the low noise amplifier 21. Specifically, the switch 53 has terminals 531 to 533.
  • the terminal 531 is a common terminal connected to the input terminal of the low noise amplifier 21 via the inductor 41L.
  • Terminal 532 is a selection terminal connected to the reception filter 61R.
  • Terminal 533 is a selection terminal connected to the reception filter 62R.
  • the switch 53 can connect either one of the terminals 532 and 533 to the terminal 531 based on, for example, a control signal from the RFIC 3. As a result, the switch 53 switches between the connection of the low noise amplifier 21 and the reception filter 61R and the connection of the low noise amplifier 21 and the reception filter 62R.
  • the switch 53 is, for example, a SPDT type switch circuit.
  • the inductor 31L is an example of the first inductor and is arranged in the transmission paths AT and BT.
  • the inductor 31L is at least a part of a matching circuit arranged between the switch 52 and the power amplifier 11, and impedance matching is performed between the power amplifier 11 and each of the transmission filters 61T and 62T.
  • the inductor 31L is connected to the output terminal of the power amplifier 11. Although the inductor 31L is arranged in series with the transmission path AT and BT, it may be connected in series between the transmission path AT and BT and the ground.
  • the capacitor 31C is a shunt capacitor connected in series between the transmission path AT and BT and the ground.
  • the capacitor 31C is connected to the output terminal of the power amplifier 11.
  • the capacitor 31C is provided to remove the harmonic component of the transmission signal generated by the power amplifier 11. Further, the capacitor 31C, together with the inductor 31L, constitutes a matching circuit for impedance matching between the power amplifier 11 and each of the transmission filters 61T and 62T.
  • the inductor 32L is an example of the first inductor or the second inductor, and is arranged in the transmission paths AT and BT.
  • the inductor 32L is at least a part of a matching circuit arranged between the power amplifier 11 and the transmission / input terminal 111, and impedance matching is performed between the power amplifier 11 and the transmission / input terminal 111.
  • the inductor 32L is connected to the input terminal of the power amplifier 11. Although the inductor 32L is arranged in series with the transmission path AT and BT, it may be connected in series between the transmission path AT and BT and the ground.
  • the inductor 41L is an example of the first inductor or the second inductor, and is arranged in the reception paths AR and BR.
  • the inductor 41L is at least a part of a matching circuit arranged between the switch 53 and the low noise amplifier 21, and performs impedance matching between the low noise amplifier 21 and each of the reception filters 61R and 62R.
  • the inductor 41L is connected to the input terminal of the low noise amplifier 21.
  • the inductor 41L is arranged in series with the reception path AR and BR, it may be connected between the reception path AR and BR and ground.
  • the inductor 70L is an example of the second inductor and is arranged in the transmission / reception path CTR.
  • the inductor 70L is at least a part of a matching circuit arranged between the antenna connection terminal 100 and the switch 51, and has impedance matching between the antenna 2 and the switch 51, the duplexers 61 and 62.
  • the inductor 70L is arranged in series with the transmission / reception path CTR, it may be connected in series between the transmission / reception path CTR and the ground.
  • the inductor 71L is an example of the second inductor and is arranged in the transmission / reception path ATR.
  • the inductor 71L is at least a part of a matching circuit arranged between the duplexer 61 and the switch 51, and has impedance matching between the duplexer 61 and the switch 51.
  • the inductor 71L is arranged in series with the transmission / reception path ATR, it may be connected in series between the transmission / reception path ATR and ground.
  • the capacitor 71C is a shunt capacitor connected in series between the transmission / reception path ATR and the ground.
  • the capacitor 71C is connected to one end of the transmission filter 61T (specifically, a common terminal of the duplexer 61).
  • the capacitor 71C is provided to remove the harmonic component of the transmission signal generated by the power amplifier 11. Further, the capacitor 71C, together with the inductor 71L, constitutes a matching circuit for impedance matching between the duplexer 61 and the switch 51.
  • the inductor 72L is an example of the second inductor and is arranged in the transmission / reception path BTR.
  • the inductor 72L is at least a part of a matching circuit arranged between the duplexer 62 and the switch 51, and has impedance matching between the duplexer 62 and the switch 51.
  • the inductor 72L is arranged in series with the transmission / reception path BTR, it may be connected in series between the transmission / reception path BTR and ground.
  • the capacitor 72C is a shunt capacitor connected in series between the transmission / reception path BTR and the ground.
  • the capacitor 72C is connected to one end of the transmission filter 62T (specifically, a common terminal of the duplexer 62).
  • the capacitor 72C is provided to remove the harmonic component of the transmission signal generated by the power amplifier 11. Further, the capacitor 72C, together with the inductor 72L, constitutes a matching circuit for impedance matching between the duplexer 62 and the switch 51.
  • a matching circuit may be provided in at least one of the output terminals 121.
  • the matching circuit includes an inductor, but may also include a capacitor.
  • the inductors 31L, 32L, 41L, 70L, 71L and 72L may not be provided.
  • one or more inductors may be provided in each of the two paths of the transmission paths AT and BT, the reception paths AR and BR, and the transmission / reception paths ATR, BTR, and CTR.
  • a capacitor (shunt capacitor) having one end connected to ground is connected to at least one of transmission paths AT and BT, reception paths AR and BR, and transmission / reception paths ATR, BTR, and CTR, and the other end is connected. It suffices if it is provided so as to be used.
  • the other end of the shunt capacitor may be connected to any of the inductors 32L, 41L and 70L.
  • the other end of the shunt capacitor includes a path connecting the transmission filter 61T and the switch 52, a path connecting the transmission filter 62T and the switch 52, a path connecting the reception filter 61R and the switch 53, and the reception filter 62R and the switch 53. It may be connected to either a connecting path or a path connecting the low noise amplifier 21 and the reception output terminal 121.
  • the power amplifier 11, the inductors 31L and 32L, the capacitors 31C, the switch 52, and the transmission filter 61T are the first transmissions that output the transmission signal of the communication band A toward the antenna connection terminal 100.
  • the power amplifier 11, the inductors 31L and 32L, the capacitor 31C, the switch 52, and the transmission filter 62T constitute a second transmission circuit that outputs a transmission signal of the communication band B toward the antenna connection terminal 100.
  • the low noise amplifier 21, the inductor 41L, the switch 53, and the reception filter 61R constitute a first reception circuit for inputting a reception signal of the communication band A from the antenna 2 via the antenna connection terminal 100. Further, the low noise amplifier 21, the inductor 41L, the switch 53, and the reception filter 62R constitute a second reception circuit for inputting a reception signal of the communication band B from the antenna 2 via the antenna connection terminal 100.
  • the high frequency module 1 has (1) transmission / reception of high frequency signals of communication band A, (2) transmission / reception of high frequency signals of communication band B, and (3) transmission / reception of high frequency signals of communication band A. It is possible to execute at least one of simultaneous transmission, simultaneous reception, and simultaneous transmission / reception of the high frequency signal and the high frequency signal of the communication band B.
  • the transmission circuit and the reception circuit may not be connected to the antenna connection terminal 100 via the switch 51, and the transmission circuit and the reception circuit may be connected to the antenna connection terminal 100 via different terminals. It may be connected to the antenna 2.
  • the circuit configuration of the high frequency module 1 according to the present embodiment at least two paths of the transmission path, the reception path, and the transmission / reception path, each inductor arranged in the two paths, a shunt capacitor, and the like. It suffices to have.
  • the high frequency module 1 may have either a first transmission circuit or a second transmission circuit.
  • the high frequency module 1 may have either a first receiving circuit or a second receiving circuit.
  • the high frequency module 1 having the above circuit configuration, when at least two of the inductors arranged in the transmission paths AT and BT, the reception paths AR and BR, and the transmission / reception paths ATR, BTR, and CTR are magnetically coupled, power is generated.
  • the harmonic component of the high-output transmission signal amplified by the amplifier 11 may be superimposed on the transmission signal, and the quality of the transmission signal may deteriorate.
  • the isolation between transmission and reception is reduced by the magnetic field coupling, and unnecessary waves such as the harmonics or intermodulation distortion between the transmission signal and other high-frequency signals flow into the reception path and the reception sensitivity deteriorates. In some cases.
  • the high frequency module 1 according to the present embodiment has a configuration for suppressing the magnetic field coupling.
  • a configuration specifically, component arrangement of the high frequency module 1 for suppressing the magnetic field coupling of the high frequency module 1 according to the present embodiment will be described.
  • FIG. 2 is a plan view of the high frequency module 1 according to the present embodiment.
  • FIG. 3 is a cross-sectional view of the high frequency module 1 according to the present embodiment.
  • FIG. 3 represents a cross section taken along line III-III of FIG.
  • the module substrate 91 is not shaded to represent the cross section.
  • the high frequency module 1 includes a module substrate 91, a resin member 92, a metal shield layer 95, and an external connection terminal 150. Further, the high frequency module 1 includes chip capacitors 200 to 202.
  • the chip capacitors 200 to 202 are circuit components including the capacitors 31C, 71C and 72C shown in FIG. 1, respectively.
  • the module board 91 has a main surface 91a and a main surface 91b on the opposite side of the main surface 91a.
  • the module substrate 91 has a rectangular shape in a plan view, but the shape of the module substrate 91 is not limited to this.
  • Examples of the module substrate 91 include a low-temperature co-fired ceramics (LTCC: Low Temperature Co-fired Ceramics) substrate having a laminated structure of a plurality of dielectric layers, a high-temperature co-fired ceramics (HTCC: High Temperature Co-fired Ceramics) substrate, and the like.
  • LTCC Low Temperature Co-fired Ceramics
  • HTCC High Temperature Co-fired Ceramics
  • a board having a built-in component, a board having a redistribution layer (RDL: Redistribution Layer), a printed circuit board, or the like can be used, but is not limited thereto.
  • RDL Redistribution Layer
  • the main surface 91a may be referred to as an upper surface or a surface. As shown in FIG. 2, all the parts (excluding terminals) constituting the circuit shown in FIG. 1 are arranged on the main surface 91a. Specifically, on the main surface 91a, a power amplifier 11, a low noise amplifier 21, switches 51 to 53, duplexers 61 and 62, inductors 31L, 32L, 41L, 70L, 71L and 72L, and a capacitor 31C , 71C and 72C are arranged. Chip capacitors 200 to 202 are arranged on the main surface 91a. The specific configuration of the chip capacitors 200 to 202 will be described later.
  • the low noise amplifier 21 and the switch 53 may be included in one semiconductor integrated circuit.
  • a semiconductor integrated circuit is an electronic component having an electronic circuit formed on the surface and inside of a semiconductor chip (also called a die).
  • the semiconductor integrated circuit is composed of, for example, CMOS, and may be specifically configured by an SOI process. This makes it possible to manufacture semiconductor integrated circuits at low cost.
  • the semiconductor integrated circuit may be composed of at least one of GaAs, SiGe and GaN. This makes it possible to realize a high-quality semiconductor integrated circuit.
  • the main surface 91b may be referred to as the lower surface or the back surface.
  • a plurality of external connection terminals 150 are arranged on the main surface 91b.
  • the plurality of external connection terminals 150 include a ground terminal in addition to the antenna connection terminal 100, the transmission input terminal 111, and the reception output terminal 121 shown in FIG. Each of the plurality of external connection terminals 150 is connected to an input / output terminal and / or a ground terminal on the mother board arranged on the negative side of the z-axis of the high frequency module 1.
  • the plurality of external connection terminals 150 are, for example, flat electrodes formed on the main surface 91b, but may be bump electrodes. Alternatively, the plurality of external connection terminals 150 may be post electrodes that penetrate the resin member that covers the main surface 91b.
  • the resin member 92 is an example of a sealing member, is arranged on the main surface 91a of the module substrate 91, and covers the main surface 91a. Specifically, the resin member 92 is provided so as to cover the side surface and the top surface of each component arranged on the main surface 91a. For example, the resin member 92 covers the inductors 31L, 32L, 41L, 70L, 71L and 72L, the switches 51 to 53, and the top surface of the low noise amplifier 21.
  • the plurality of parts arranged on the main surface 91a include parts whose top surface is not covered by the resin member 92.
  • the top surface of each of the power amplifier 11 and the chip capacitor 200 is not covered with the resin member 92.
  • the top surface of the power amplifier 11 and the chip capacitor 200 is in contact with the metal shield layer 95.
  • the top surface of each of the duplexers 61 and 62 may be in contact with the metal shield layer 95.
  • the metal shield layer 95 covers the surface of the resin member 92. Specifically, the metal shield layer 95 covers the top surface and side surfaces of the resin member 92 and the top surface of the component whose top surface is not covered by the resin member 92. For example, the metal shield layer 95 contacts and covers each of the top surface of the power amplifier 11 and the top surface of the chip capacitor 200.
  • the metal shield layer 95 is, for example, a metal thin film formed by a sputtering method.
  • the metal shield layer 95 is set to the ground potential. Specifically, the metal shield layer 95 is set to the ground potential by being connected to the ground terminal and the ground electrode provided on the module substrate 91. As a result, it is possible to prevent external noise from entering the circuit components constituting the high frequency module 1.
  • the metal shield layer 95 is in contact with each of the chip capacitors 200 to 202. Therefore, the terminals of the chip capacitors 200 to 202 are set to the ground potential. As a result, the chip capacitors 200 to 202 can each function as a shield member that suppresses magnetic field coupling between other components.
  • Chip capacitor Next, the structure, arrangement, and function of the chip capacitors 200 to 202 will be described.
  • FIG. 4 is a diagram showing a chip capacitor 200 of the high frequency module 1 according to the present embodiment.
  • FIGS. 4A to 4E are a cross-sectional view, a top view, a bottom view, a right side view, and a left side view of the chip capacitor 200, respectively.
  • FIG. 4A shows a cross section of FIG. 4B on the IVa-IVa line.
  • the electrode terminals 240 and 250 are shaded with dots, respectively.
  • the chip capacitor 200 includes a main body 210, internal electrodes 220 and 230, and electrode terminals 240 and 250.
  • the main body 210 has a laminated structure of a plurality of dielectric layers.
  • the plurality of dielectric layers are formed using, for example, a ceramic material, but the present invention is not limited thereto.
  • internal electrodes 220 and 230 are provided with one or more dielectric layers interposed therebetween.
  • the shape of the main body 210 is, for example, a rectangular parallelepiped. As shown in FIG. 4, the main body 210 has main surfaces 211 and 212 and side surfaces 213 and 214. The shape of the main body 210 may be a cube, or another prism or cylinder.
  • the main surface 211 is an example of the first main surface, and is the top surface (upper surface) of the main body 210.
  • the main surface 212 is an example of the second main surface, and is the surface opposite to the main surface 211. Specifically, the main surface 212 is the lower surface of the main body 210.
  • the main surfaces 211 and 212 are parallel to each other.
  • Side surface 213 is an example of the first side surface.
  • the side surface 214 is an example of the second side surface, and is the surface opposite to the side surface 213.
  • the side surfaces 213 and 214 connect the main surface 211 and the main surface 212, respectively.
  • the sides 213 and 214 are parallel to each other.
  • the internal electrode 220 is an example of the first internal electrode, and extends parallel to the main surface 211 from the side surface 213 inside the main body 210.
  • the internal electrode 230 is an example of the second internal electrode, and extends from the side surface 214 to the main surface 211 inside the main body 210.
  • the internal electrode 230 overlaps the internal electrode 220 in a plan view.
  • the internal electrodes 220 and 230 are parallel to each other and form a parallel plate electrode.
  • the internal electrodes 220 and 230 are each formed of a conductive material such as metal.
  • the internal electrode 220 is connected to the electrode terminal 240.
  • the internal electrode 230 is connected to the electrode terminal 250.
  • the internal electrode 220 is set to the ground potential. That is, since one of the parallel plate electrodes is set to the ground potential, the capacitor 71C included in the chip capacitor 200 becomes a shunt capacitor.
  • the chip capacitor 200 has two pairs of parallel plate electrodes. Each of the two pairs of parallel plate electrodes constitutes a capacitor (capacitor) and is connected in parallel to each other. Thereby, the capacity value of the chip capacitor 200 can be increased.
  • Each of the plurality of internal electrodes 220 is connected to the electrode terminal 240.
  • the plurality of internal electrodes 230 are connected to the electrode terminals 250.
  • the number of parallel plate electrodes included in the chip capacitor 200 may be only one or three or more.
  • the electrode terminal 240 is an example of the first electrode terminal.
  • the electrode terminal 240 has a main surface covering portion 241 and a side surface covering portion 242.
  • the main surface covering portion 241 is connected to the side surface covering portion 242. Therefore, as shown in FIG. 4A, the cross-sectional shape of the electrode terminal 240 is L-shaped.
  • the electrode terminal 240 is formed by using a conductive material such as metal.
  • the main surface covering portion 241 is an example of the first main surface covering portion, and covers at least a part of the main surface 211 of the main body 210.
  • the main surface covering portion 241 does not cover a region of the main surface 211 having a predetermined width from the connection portion between the main surface 211 and the side surface 214.
  • the main surface 211 has an exposed region 211a having a width w1.
  • the exposed region 211a is a portion of the main surface 211 that is not covered by the main surface covering portion 241.
  • the shape of the exposed region 211a is rectangular, but is not particularly limited. In FIG.
  • the boundary line between the exposed region 211a and the side surface covering portion 252 corresponds to the connection portion (one side of the rectangular parallelepiped) between the main surface 211 and the side surface 214.
  • the connection portion between the main surface 211 and the side surface 214 is exposed without being covered by any of the electrode terminals 240 and 250.
  • the side surface covering portion 242 is an example of the first side surface covering portion, and covers at least a part of the side surface 213 of the main body 210.
  • the side surface covering portion 242 is connected to the internal electrode 220.
  • the thickness d2 of the side surface covering portion 242 is thicker than the thickness d1 of the main surface covering portion 241.
  • the side surface covering portion 242 does not cover a region having a predetermined width from the connection portion between the side surface 213 and the main surface 212 in the side surface 213.
  • the side surface 213 has an exposed region 213a having a width w3.
  • the exposed region 213a is a portion of the side surface 213 that is not covered by the side surface covering portion 242.
  • the shape of the exposed region 213a is rectangular, but is not particularly limited.
  • the boundary line between the exposed region 213a and the main surface covering portion 251 corresponds to the connecting portion (one side of the rectangular parallelepiped) between the side surface 213 and the main surface 212.
  • the connection portion between the side surface 213 and the main surface 212 is exposed without being covered by any of the electrode terminals 240 and 250.
  • the electrode terminal 250 is an example of the second electrode terminal.
  • the electrode terminal 250 has a main surface covering portion 251 and a side surface covering portion 252.
  • the main surface covering portion 251 is connected to the side surface covering portion 252. Therefore, as shown in FIG. 4A, the cross-sectional shape of the electrode terminal 250 is L-shaped.
  • the electrode terminal 250 is formed by using a conductive material such as metal.
  • the main surface covering portion 251 is an example of the second main surface covering portion, and covers at least a part of the main surface 212 of the main body 210.
  • the main surface covering portion 251 does not cover a region having a predetermined width from the connection portion between the main surface 212 and the side surface 213 of the main surface 212.
  • the main surface 212 has an exposed region 212a having a width w2.
  • the exposed region 212a is a portion of the main surface 212 that is not covered by the main surface covering portion 251.
  • the shape of the exposed region 212a is rectangular, but is not particularly limited.
  • the boundary line between the exposed region 212a and the side surface covering portion 242 corresponds to the connection portion (one side of the rectangular parallelepiped) between the main surface 212 and the side surface 213.
  • the side surface covering portion 252 is an example of the second side surface covering portion, and covers at least a part of the side surface 214 of the main body 210.
  • the side surface covering portion 252 is connected to the internal electrode 230.
  • the thickness d4 of the side surface covering portion 252 is thicker than the thickness d3 of the main surface covering portion 251.
  • the side surface covering portion 252 does not cover a region having a predetermined width from the connection portion between the side surface 214 and the main surface 211 of the side surface 214.
  • the side surface 214 has an exposed region 214a having a width w4.
  • the exposed region 214a is a portion of the side surface 214 that is not covered by the side surface covering portion 252.
  • the shape of the exposed region 214a is rectangular, but is not particularly limited.
  • the boundary line between the exposed region 214a and the main surface covering portion 241 corresponds to the connection portion (one side of the rectangular parallelepiped) between the side surface 214 and the main surface 211.
  • the main surface covering portion 241 overlaps with the main surface covering portion 251 in a plan view.
  • the main surface covering portion 241 covers more than half of the main surface 211.
  • the main surface covering portion 251 covers more than half of the main surface 212.
  • the chip capacitor 200 can be easily mounted on the module board 91.
  • electrical connection between each of the main surface covering portions 241 and 251 and the conductive pattern of the metal shield layer 95 or the module substrate 91 can be easily and satisfactorily performed.
  • the widths of the exposed regions 211a to 214a do not have to be constant.
  • the width w1 of the exposed region 211a does not have to be a constant value.
  • the boundary line between the exposed region 211a and the main surface covering portion 241 may be a curved line or a straight line inclined obliquely with respect to one side of the main surface 211. The same applies to the widths w2, w3 and w4.
  • the chip capacitor 200 is arranged on the main surface 91a of the module board 91. Specifically, the chip capacitor 200 is arranged so that the main surfaces 211 and 212 of the main body 210 are parallel to the main surface 91a of the module substrate 91, that is, horizontally. Therefore, both the internal electrodes 220 and 230 provided inside the chip capacitor 200 are parallel to the main surface 91a of the module substrate 91.
  • the side surfaces 213 and 214 of the main body 210 of the chip capacitor 200 are perpendicular to the main surface 91a of the module board 91.
  • the side surface covering portion 242 of the electrode terminal 240 and the side surface covering portion 252 of the electrode terminal 250 are also perpendicular to the main surface 91a.
  • the electrode terminal 250 of the chip capacitor 200 is in contact with a conductive pattern (not shown) provided on the main surface 91a of the module substrate 91.
  • Conductive patterns are part of transmit, receive and transmit / receive paths.
  • the conductive pattern in contact with the electrode terminals 250 is a part of the transmission / reception path ATR.
  • the electrode terminal 240 of the chip capacitor 200 is in contact with the metal shield layer 95. Specifically, the upper surface of the main surface covering portion 241 of the electrode terminal 240 is in contact with the back surface of the metal shield layer 95. Since the metal shield layer 95 is set to the ground potential, the electrode terminal 240 of the chip capacitor 200 is also set to the ground potential. That is, the chip capacitor 200 constitutes a shunt capacitor (for example, the capacitor 71C shown in FIG. 1) having one end connected to the ground.
  • the upper surface of the main surface covering portion 241 and the top surface (upper surface) of the resin member 92 are flush with each other, but the present invention is not limited to this.
  • the resin member 92 is formed so as to cover the upper surface of the chip capacitor 200 (that is, the upper surface of the main surface covering portion 241), and then a recess is provided in the resin member 92 by irradiating the resin member 92 with the main surface covering portion.
  • the upper surface of the 241 may be exposed to the bottom of the recess.
  • the metal shield layer 95 is formed along the inner surface of the recess.
  • the side surface covering portion 242 is provided so as to extend from the metal shield layer 95 toward the main surface 91a of the module substrate 91. Since the side surface 213 of the main body 210 is perpendicular to the main surface 91a, the side surface covering portion 242 is a metal wall provided perpendicular to the main surface 91a. Since the exposed region 213a is provided as shown in FIG. 4, the side surface covering portion 242 is not in contact with the main surface 91a.
  • the side surface covering portion 242 Since the side surface covering portion 242 is set to the ground potential, it has a shielding function. Specifically, the side surface covering portion 242 can suppress magnetic field coupling between other components, and can suppress quality deterioration of the transmission signal or the reception signal. As described above, in the present embodiment, the chip capacitor 200 also functions as a shield member that suppresses magnetic field coupling. That is, the chip capacitor 200 has not only a function of removing harmonic components of a transmission signal but also a function of suppressing magnetic field coupling.
  • the thickness d2 of the side surface covering portion 242 is thicker than the thickness d1 of the main surface covering portion 241. Thereby, the shielding function by the side surface covering portion 242 can be enhanced.
  • the chip capacitor 200 is arranged between two inductors included in the high frequency module 1 in a plan view.
  • One of the two inductors is arranged in one of the transmit path, the receive path and the transmit / receive path, and the other of the two inductors is arranged in the above one of the transmit path, the receive path and the transmit path. It is located on no route.
  • the chip capacitor 200 including the capacitor 71C is arranged between the inductor 31L arranged in the transmission path AT and BT and the inductor 70L arranged in the transmission / reception path CTR.
  • the chip capacitor 200 can suppress the magnetic field coupling between the inductor 31L and the inductor 70L.
  • the chip capacitor 202 including the capacitor 72C is arranged between the inductor 72L arranged in the transmission / reception path BTR and the inductor 41L arranged in the reception path AR and BR.
  • the chip capacitor 202 can suppress the magnetic field coupling between the inductor 72L and the inductor 41L. For example, it is possible to suppress the transmission signal passing through the inductor 72L from wrapping around through the inductor 41L and affecting the received signal.
  • a part of the chip capacitors 200 and 202 is arranged between the inductor 31L arranged in the transmission path AT and BT and the inductor 41L arranged in the reception path AR and BR.
  • the chip capacitors 200 and 202 can suppress the magnetic field coupling between the inductor 31L and the inductor 41L. Therefore, the isolation between transmission and reception can be enhanced.
  • both of the two inductors sandwiching the chip capacitor may be inductors arranged in the transmission path.
  • the chip capacitor 201 including the capacitor 31C is arranged between the inductor 31L arranged in the transmission path AT and BT and the inductor 32L arranged in the transmission path AT and BT.
  • the chip capacitor 201 can suppress the magnetic field coupling between the inductor 31L and the inductor 32L. By suppressing the signal wraparound between the input and output of the power amplifier 11, the oscillation of the power amplifier 11 can be suppressed.
  • both of the two inductors sandwiching the chip capacitor may be inductors arranged in the receiving path.
  • the chip capacitor may be arranged between the inductor connected to the output terminal of the low noise amplifier 21 and the inductor 41L in plan view. ..
  • the capacitor included in the chip capacitor in this case may be any of the capacitors 31C, 71C and 72C.
  • the chip capacitor may include a capacitor connected to the receive path AR or BR.
  • each of the chip capacitors 200 to 202 can suppress the magnetic field coupling between the plurality of inductors.
  • the arrangement of the inductor and the chip capacitor shown in FIG. 2 is only an example, and is not particularly limited.
  • at least one of the chip capacitors 200 to 202 may be arranged between the inductor 31L and the inductor 41L.
  • At least one of the chip capacitors 200 to 202 may be arranged between the inductor 32L and the inductor 41L.
  • the short circuit between the electrode terminal 240 and the electrode terminal 250 can be suppressed by providing the exposed regions 211a to 214a.
  • the exposed area 212a And 213a can prevent the protruding solder from coming into contact with the side surface covering portion 242 of the electrode terminal 240.
  • the resin member 92 so as to cover the exposed regions 211a and 214a, it is possible to prevent the metal shield layer 95 from coming into contact with the side surface covering portion 252 of the electrode terminal 250. In this way, a short circuit between the electrode terminal 240 and the electrode terminal 250 can be suppressed.
  • the exposed areas 211a to 214a may not be provided.
  • the exposed areas 213a and 214a may not be provided.
  • FIG. 5 is a diagram showing a chip capacitor 200A of the high frequency module 1 according to the present embodiment.
  • FIGS. 5A to 5E are a cross-sectional view, a top view, a bottom view, a right side view, and a left side view of the chip capacitor 200A, respectively.
  • FIG. 5A shows a cross section of FIG. 5B on the Va—Va line.
  • the electrode terminals 240A and 250A are shaded with dots, respectively.
  • the side surface covering portion 242A of the electrode terminal 240A covers the entire side surface 213 of the main body 210. Further, the side surface covering portion 252A of the electrode terminal 250A covers the entire side surface 214 of the main body 210.
  • the gap between the side surface covering portion 242A and the main surface 91a becomes narrow. Therefore, the shielding function of the side surface covering portion 242A can be further enhanced.
  • the exposed areas 211a and 212a may not be provided.
  • FIG. 6 is a diagram showing a chip capacitor 200B of the high frequency module 1 according to the present embodiment.
  • FIGS. 6A to 6E are a cross-sectional view, a top view, a bottom view, a right side view, and a left side view of the chip capacitor 200B, respectively.
  • FIG. 6A shows a cross section of FIG. 6B on the VIa-VIa line.
  • the electrode terminals 240B and 250B are shaded with dots, respectively.
  • the main surface covering portion 241B of the electrode terminal 240B covers the entire main surface 211 of the main body 210. Further, the main surface covering portion 251B of the electrode terminal 250B covers the entire main surface 212 of the main body 210.
  • the high frequency module 1 includes the module substrate 91 having the main surface 91a, the first inductor and the second inductor arranged on the main surface 91a, the main surface 91a, the first inductor, and the main surface 91a.
  • a resin member 92 that covers at least a part of the second inductor, a metal shield layer 95 that covers the surface of the resin member 92 and is set to a ground potential, and a case where the module substrate 91 is viewed in a plan view on the main surface 91a.
  • a chip capacitor arranged between the first inductor and the second inductor is provided.
  • the chip capacitor has an electrode terminal 240 in contact with the metal shield layer 95, an electrode terminal 250, a main body 210 having main surfaces 211 and 212, and side surfaces 213 and 214, and inside the main body 210, the side surface 213 to the main surface 211. It has an internal electrode 220 extending parallel to the main body 210, and an internal electrode 230 extending parallel to the main surface 211 from the side surface 214 and overlapping the internal electrode 220 in a plan view.
  • the electrode terminal 240 is connected to the internal electrode 220 and is connected to the side surface covering portion 242 that covers at least a part of the side surface 213, and is connected to the side surface covering portion 242 and covers at least a part of the main surface 211. It has a portion 241 and.
  • the electrode terminal 250 is connected to the internal electrode 230 and is connected to the side surface covering portion 252 that covers at least a part of the side surface 214, and is connected to the side surface covering portion 252 and covers at least a part of the main surface 212. It has a portion 251 and.
  • the main surface covering portion 241 overlaps with the main surface covering portion 251 in a plan view.
  • the first inductor and the second inductor are arranged so as to sandwich the chip capacitor having the electrode terminal 240 set to the ground potential, so that the magnetic field coupling between the first inductor and the second inductor is suppressed. Can be done. Since the wraparound of the signal due to the magnetic field coupling can be suppressed, it is possible to suppress the deterioration of the quality due to the mixing of unnecessary signals with the transmitted signal or the received signal.
  • the chip capacitor can be provided with a function of removing harmonic components of a transmission signal.
  • the electrode terminal 240 of the chip capacitor including the capacitor essential in the circuit configuration of the high frequency module 1 also functions as a shield that suppresses electromagnetic field coupling.
  • one chip capacitor can realize not only a shield function that suppresses electromagnetic field coupling but also a predetermined function in the circuit configuration, so that it is not necessary to provide dedicated parts and members for each, and high frequency is used. It can also contribute to the miniaturization of module 1.
  • the first inductor is arranged in any of the transmission path, the reception path, and the transmission / reception path.
  • the second inductor is arranged in one of the two paths of the transmission path, the reception path, and the transmission / reception path, excluding the path in which the first inductor is arranged.
  • the first inductor may be arranged in the transmission path, and the second inductor may be arranged in the reception path.
  • the first inductor may be arranged in the transmission path
  • the second inductor may be arranged in the transmission / reception path.
  • the first inductor may be arranged in the receiving path, and the second inductor may be arranged in the transmitting / receiving path.
  • the chip capacitor may be connected in series between the transmission path and the ground.
  • the chip capacitor can remove the harmonic component transmitted through the transmission path. That is, the chip capacitor has not only the function of suppressing the magnetic field coupling between the two inductors but also the function of removing harmonics.
  • the high frequency module 1 may include a power amplifier 11 for amplifying a transmission signal, and a chip capacitor may be connected to an output terminal of the power amplifier 11.
  • the harmonic component of the transmission signal is likely to be generated in the power amplifier 11, so that the harmonic component can be efficiently removed by the chip capacitor connected to the output terminal of the power amplifier 11.
  • the high frequency module 1 may include a transmission filter through which a transmission signal is passed, and a chip capacitor may be connected to one end of the transmission filter.
  • the harmonic component that could not be removed by the transmission filter can be removed by the chip capacitor.
  • the high frequency module 1 may include an amplifier for amplifying a high frequency signal, the first inductor may be connected to the output terminal of the amplifier, and the second inductor may be connected to the input terminal of the amplifier.
  • the amplifier may be a power amplifier that amplifies a transmission signal that is a high-frequency signal.
  • the chip capacitor may be connected to the output terminal of the power amplifier 11.
  • one of the two inductors and the chip capacitor are electrically connected, and the wiring length required for the connection can be shortened.
  • the wiring length required for the connection can be shortened.
  • the side surface covering portion 242 does not cover a region having a predetermined width from the connection portion between the side surface 213 and the main surface 212 of the side surface 213, and the side surface covering portion 252 is the side surface 214 of the side surface 214. It does not cover the area of the predetermined width from the connection portion with the main surface 211.
  • the main surface covering portion 241 does not cover a region having a predetermined width from the connection portion between the main surface 211 and the side surface 214 in the main surface 211, and the main surface covering portion 251 is in the main surface 212.
  • the area of a predetermined width is not covered from the connection portion between the main surface 212 and the side surface 213.
  • the thickness d2 of the side surface covering portion 242 is thicker than the thickness d1 of the main surface covering portion 241.
  • the thickness d4 of the side surface covering portion 252 is thicker than the thickness d3 of the main surface covering portion 251.
  • the communication device 5 includes an RFIC 3 for processing a high frequency signal transmitted / received by the antenna 2 and a high frequency module 1 for transmitting a high frequency signal between the antenna 2 and the RFIC 3.
  • the thickness of the main surface covering portion and the thickness of the side covering portion may be the same.
  • the thickness of the main surface covering portion may be thicker than the thickness of the side surface covering portion.
  • the first electrode terminal and the second electrode terminal of the chip capacitor may have different shapes.
  • the chip capacitor may have any one of the electrode terminals 240, 240A and 240B and one of the electrode terminals 250, 250A and 250B.
  • the high frequency module may have only one chip capacitor.
  • the capacitor not included in the chip capacitor may be formed by utilizing the wiring pattern of the module board 91 or the integrated circuit element. Further, a plurality of capacitors may be provided in one chip capacitor.
  • each circuit component constituting the high frequency module is arranged on only one of the main surfaces of the module board 91, but each circuit component is distributed and arranged on the two main surfaces of the module board 91. May be. That is, each circuit component may be mounted on the module board 91 on one side or on both sides.
  • the chip capacitor may be located inside the circumscribed rectangle or circumscribed circle that circumscribes the first inductor and the second inductor. In this case, even if the chip capacitor is not located between the first inductor and the second inductor, it is possible to block a part of the magnetic field radially emitted from each of the first inductor and the second inductor. That is, the chip capacitor can suppress the magnetic field coupling between the first inductor and the second inductor.
  • the present invention can be widely used in communication devices such as mobile phones as a high frequency module arranged in a multi-band compatible front end portion.
  • High frequency module 2 Antenna 3 RFIC 4 BBIC 5 Communication device 11 Power amplifier 21 Low noise amplifier 31C, 71C, 72C Capacitor 31L, 32L, 41L, 70L, 71L, 72L Inductor 51, 52, 53 Switch 61, 62 Duplexer 61R, 62R Receive filter 61T, 62T Transmission filter 91 module Substrate 91a, 91b, 211, 212 Main surface 92 Resin member 95 Metal shield layer 100 Antenna connection terminal 111 Transmission input terminal 121 Reception output terminal 150 External connection terminal 200, 200A, 200B, 201, 202 Chip capacitor 210 Main body 211a, 212a, 213a, 214a Exposed area 213, 214 Side surface 220, 230 Internal electrodes 240, 240A, 240B, 250, 250A, 250B Electrode terminals 241, 241B, 251, 251B Main surface covering part 242, 242A, 252, 252A Side covering part 511, 512, 5

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

高周波モジュール（１）は、主面（９１ａ）を有するモジュール基板（９１）と、主面（９１ａ）に配置された第１インダクタおよび第２インダクタと、樹脂部材（９２）と、樹脂部材（９２）の表面を覆う金属シールド層（９５）と、第１インダクタと第２インダクタとの間に配置されたチップコンデンサ（２００）と、を備える。チップコンデンサ（２００）は、金属シールド層（９５）に接する電極端子（２４０）と、電極端子（２５０）と、本体（２１０）と、本体（２１０）の内部に設けられた内部電極（２２０、２３０）と、を有する。電極端子（２４０）は、側面（２１３）の少なくとも一部を覆う側面被覆部（２４２）と、主面（２１１）の少なくとも一部を覆う主面被覆部（２４１）と、を有する。電極端子（２５０）は、側面（２１４）の少なくとも一部を覆う側面被覆部（２５２）と、主面（２１２）の少なくとも一部を覆う主面被覆部（２５１）と、を有する。

Description

高周波モジュールおよび通信装置
　本発明は、高周波モジュールおよび通信装置に関する。
　携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンド回路を構成する回路素子の配置構成が複雑化されている。
　特許文献１には、複数の送信機（送信経路）および複数の受信機（受信経路）と、当該複数の送信機および複数の受信機とアンテナとの間に配置されたスイッチプレクサ（アンテナスイッチ）と、を備えたトランシーバ（送受信回路）の回路構成が開示されている。上記複数の送信機のそれぞれは、送信回路、ＰＡ（送信電力増幅器）、および出力回路を有する。上記複数の受信機のそれぞれは、受信回路、ＬＮＡ（受信低雑音増幅器）、および入力回路を有する。出力回路は、送信フィルタ、インピーダンス整合回路、およびデュプレクサなどを含む。入力回路は、受信フィルタ、インピーダンス整合回路、およびデュプレクサなどを含む。上記構成によれば、スイッチプレクサの切り替え動作により、同時送信、同時受信、または同時送受信を実行できる。
特表２０１４－５２２２１６号公報
　しかしながら、特許文献１に開示されたトランシーバ（送受信回路）を、移動体通信機器に搭載される高周波モジュールで構成する場合、送信経路、受信経路、およびアンテナスイッチを含む送受信経路のそれぞれに配置されたインダクタの少なくとも２つが磁界結合することが想定される。この場合、ＰＡ（送信電力増幅器）で増幅された高出力の送信信号の高調波成分が送信信号に重畳され、送信信号の品質が低下する場合がある。また、上記磁界結合により送受信間のアイソレーションが低下し、上記高調波、または、送信信号と他の高周波信号との相互変調歪などの不要波が、受信経路に流入して受信感度が劣化する場合がある。
　そこで、本発明は、送信信号または受信信号の品質劣化が抑制された高周波モジュールおよび通信装置を提供することを目的とする。
　本発明の一態様に係る高周波モジュールは、主面を有するモジュール基板と、主面に配置された第１インダクタおよび第２インダクタと、主面、第１インダクタおよび第２インダクタの少なくとも一部を覆う封止部材と、封止部材の表面を覆い、グランド電位に設定された金属層と、主面上であって、モジュール基板を平面視した場合に第１インダクタと第２インダクタとの間に配置されたチップコンデンサと、を備え、チップコンデンサは、金属層に接する第１電極端子と、第２電極端子と、主面に平行な第１主面、当該第１主面の反対側の第２主面、ならびに、第１主面と第２主面とを接続する、第１側面および当該第１側面の反対側の第２側面を有する本体と、本体の内部において、第１側面から主面に平行に延びる第１内部電極と、本体の内部において、第２側面から主面に平行に延び、主面の平面視において第１内部電極と重なる第２内部電極と、を有し、第１電極端子は、第１内部電極に接続され、かつ、第１側面の少なくとも一部を覆う第１側面被覆部と、第１側面被覆部に接続され、かつ、第１主面の少なくとも一部を覆う第１主面被覆部と、を有し、第２電極端子は、第２内部電極に接続され、かつ、第２側面の少なくとも一部を覆う第２側面被覆部と、第２側面被覆部に接続され、かつ、第２主面の少なくとも一部を覆う第２主面被覆部と、を有し、第１主面被覆部は、主面の平面視において、第２主面被覆部と重なっている。
　本発明の一態様に係る通信装置は、アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、アンテナとＲＦ信号処理回路との間で高周波信号を伝送する、上記一態様に係る高周波モジュールと、を備える。
　本発明によれば、送信信号または受信信号の品質劣化が抑制された高周波モジュールおよび通信装置を提供することができる。
図１は、実施の形態に係る高周波モジュールおよび通信装置の回路構成図である。 図２は、実施の形態に係る高周波モジュールの平面図である。 図３は、実施の形態に係る高周波モジュールの断面図である。 図４は、実施の形態に係る高周波モジュールのチップコンデンサの第１例を示す断面図、上面図、下面図、右側面図および左側面図である。 図５は、実施の形態に係る高周波モジュールのチップコンデンサの第２例を示す断面図、上面図、下面図、右側面図および左側面図である。 図６は、実施の形態に係る高周波モジュールのチップコンデンサの第３例を示す断面図、上面図、下面図、右側面図および左側面図である。
　以下では、本発明の実施の形態に係る高周波モジュールおよび通信装置について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
　また、本明細書において、平行または垂直などの要素間の関係性を示す用語、および、矩形または直線などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
　また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。このため、例えば、部品または部材の「上面」または「天面」は、実際の使用態様において、鉛直上方側の面だけでなく、鉛直下方側の面、または、水平方向に対して直交する面などの様々な面になりうる。なお、部品または部材の「天面」とは、当該部品または当該部材の最上面を意味する。
　また、本明細書および図面において、ｘ軸、ｙ軸およびｚ軸は、三次元直交座標系の三軸を示している。ｘ軸およびｙ軸はそれぞれ、モジュール基板の平面視形状が矩形である場合に、当該矩形の第１辺、および、当該第１辺に直交する第２辺に平行な方向である。ｚ軸は、モジュール基板の厚み方向である。なお、本明細書において、モジュール基板の「厚み方向」とは、モジュール基板の主面に垂直な方向のことをいう。
　また、本明細書において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「ＡとＢとの間に接続される」とは、ＡとＢとの間でＡおよびＢの両方に接続されることを意味する。
　また、本発明の部品配置において、「モジュール基板の平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。また、「部品が基板に配置される」とは、部品が基板と接触した状態で基板上に配置されることに加えて、基板と接触せずに基板の上方に配置されること（例えば、部品が、基板上に配置された他の部品上に積層されること）、および、部品の一部または全部が基板内に埋め込まれて配置されることを含む。また、「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること、および、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。また、「ＡがＢとＣとの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。
　また、本明細書において、「第１」、「第２」などの序数詞は、特に断りの無い限り、構成要素の数または順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。
　また、本明細書において、「送信経路」とは、高周波送信信号を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号および高周波受信信号の双方を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。
　（実施の形態）
　［１．高周波モジュールおよび通信装置の回路構成］
　実施の形態に係る高周波モジュールおよび通信装置の回路構成について、図１を用いて説明する。図１は、実施の形態に係る高周波モジュール１および通信装置５の回路構成図である。
　［１－１．通信装置の回路構成］
　まず、通信装置５の回路構成について説明する。通信装置５は、通信システムで用いられる装置であり、例えばスマートフォンおよびタブレットコンピュータなどの携帯端末である。図１に示すように、本実施の形態に係る通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
　高周波モジュール１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波モジュール１の内部構成については後で説明する。
　アンテナ２は、高周波モジュール１のアンテナ接続端子１００に接続され、高周波モジュール１から出力された高周波信号（送信信号）を送信し、また、外部から高周波信号（受信信号）を受信して高周波モジュール１へ出力する。
　ＲＦＩＣ３は、アンテナ２で送受信される高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を、高周波モジュール１の送信経路に出力する。また、ＲＦＩＣ３は、高周波モジュール１が有するスイッチおよび増幅器などを制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣ４または高周波モジュール１に実装されてもよい。
　ＢＢＩＣ４は、高周波モジュール１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号、および／または、スピーカを介した通話のために音声信号が使用される。
　なお、本実施の形態に係る通信装置５において、アンテナ２およびＢＢＩＣ４は、必須の構成要素ではない。
　［１－２．高周波モジュールの回路構成］
　次に、高周波モジュール１の回路構成について説明する。
　図１に示すように、高周波モジュール１は、電力増幅器１１と、低雑音増幅器２１と、スイッチ５１～５３と、デュプレクサ６１および６２と、を備える。また、高周波モジュール１は、インダクタ３１Ｌ、３２Ｌ、４１Ｌ、７０Ｌ、７１Ｌおよび７２Ｌと、キャパシタ３１Ｃ、７１Ｃおよび７２Ｃと、を備える。また、高周波モジュール１は、アンテナ接続端子１００と、送信入力端子１１１と、受信出力端子１２１と、を備える。
　アンテナ接続端子１００は、アンテナ２に接続される。
　送信入力端子１１１は、送信信号を高周波モジュール１の外部（ＲＦＩＣ３）から受けるための端子である。本実施の形態では、送信入力端子１１１は、ＲＦＩＣ３から、通信バンドＡおよびＢの送信信号を受けるための端子である。
　受信出力端子１２１は、受信信号を高周波モジュール１の外部（ＲＦＩＣ３）に供給するための端子である。本実施の形態では、受信出力端子１２１は、ＲＦＩＣ３に通信バンドＡおよびＢの受信信号を提供するための端子である。
　なお、通信バンドとは、通信システムのために標準化団体など（例えば３ＧＰＰ（3rd Generation Partnership Project）およびＩＥＥＥ（Institute of Electrical and Electronics Engineers）など）によって予め定義された周波数バンドを意味する。
　ここでは、通信システムとは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムを意味する。通信システムとしては、例えば５ＧＮＲ（5th Generation New Radio）システム、ＬＴＥ（Long Term Evolution）システムおよびＷＬＡＮ（Wireless Local Area Network）システムなどを用いることができるが、これに限定されない。
　高周波モジュール１には、送信信号を伝送する送信経路、受信信号を伝送する受信経路、ならびに、送信信号および受信信号の両方を伝送する送受信経路が設けられている。具体的には、図１に示すように、送信経路ＡＴおよびＢＴ、受信経路ＡＲおよびＢＲ、ならびに、送受信経路ＡＴＲ、ＢＴＲおよびＣＴＲが設けられている。
　送信経路ＡＴは、通信バンドＡの送信信号を伝送する経路であり、送信入力端子１１１とデュプレクサ６１の共通端子とを結ぶ信号経路である。また、送信経路ＢＴは、通信バンドＢの送信信号を伝送する経路であり、送信入力端子１１１とデュプレクサ６２の共通端子とを結ぶ信号経路である。送信経路ＡＴおよびＢＴは、送信入力端子１１１とスイッチ５２との間で共通化されている。
　受信経路ＡＲは、通信バンドＡの受信信号を伝送する経路であり、受信出力端子１２１とデュプレクサ６１の共通端子とを結ぶ信号経路である。また、受信経路ＢＲは、通信バンドＢの受信信号を伝送し、受信出力端子１２１とデュプレクサ６２の共通端子とを結ぶ信号経路である。受信経路ＡＲおよびＢＲは、受信出力端子１２１とスイッチ５３との間で共通化されている。
　また、送受信経路ＡＴＲは、通信バンドＡの送信信号および受信信号を伝送する経路であり、デュプレクサ６１の共通端子とスイッチ５１とを結ぶ信号経路である。送受信経路ＢＴＲは、通信バンドＢの送信信号および受信信号を伝送する経路であり、デュプレクサ６２の共通端子とスイッチ５１とを結ぶ信号経路である。送受信経路ＣＴＲは、通信バンドＡの送信信号および受信信号、ならびに、通信バンドＢの送信信号および受信信号を伝送する経路であり、アンテナ接続端子１００とスイッチ５１とを結ぶ信号経路である。
　電力増幅器１１は、高周波信号を増幅する増幅器の一例であり、通信バンドＡおよび通信バンドＢの送信信号を増幅する送信増幅器である。電力増幅器１１は、送信経路ＡＴおよびＢＴに配置されている。電力増幅器１１の入力端子は、インダクタ３２Ｌを介して送信入力端子１１１に接続されている。電力増幅器１１の出力端子は、インダクタ３１Ｌおよびキャパシタ３１Ｃに接続されている。
　電力増幅器１１の構成は特に限定されない。例えば、電力増幅器１１は、単段構成であってもよく、多段構成であってもよい。例えば、電力増幅器１１は、カスケード接続された複数の増幅素子を有してもよい。また、電力増幅器１１は、高周波信号を平衡信号に変換して増幅してもよい。このような電力増幅器１１は、差動増幅器と呼ばれる場合がある。なお、平衡信号とは、互いに逆の位相を有する信号の組を意味する。平衡信号は、差動信号と呼ばれる場合もある。
　低雑音増幅器２１は、高周波信号を増幅する増幅器の一例であり、通信バンドＡおよび通信バンドＢの受信信号を低雑音で増幅する受信増幅器である。低雑音増幅器２１は、受信経路ＡＲおよびＢＲに配置されている。低雑音増幅器２１の入力端子は、インダクタ４１Ｌに接続されている。低雑音増幅器２１の出力端子は、受信出力端子１２１に接続される。
　低雑音増幅器２１の構成は特に限定されない。例えば、低雑音増幅器２１は、単段構成であってもよく、多段構成であってもよい。
　なお、電力増幅器１１および低雑音増幅器２１は、例えば、Ｓｉ系のＣＭＯＳ、または、ＧａＡｓを材料とした、電界効果トランジスタ（ＦＥＴ）もしくはヘテロバイポーラトランジスタ（ＨＢＴ）などで構成されている。
　デュプレクサ６１は、通信バンドＡを含む通過帯域を有するフィルタの一例である。デュプレクサ６１は、通信バンドＡの高周波信号を通過させる。デュプレクサ６１は、通信バンドＡの送信信号と受信信号とを周波数分割複信（ＦＤＤ：Frequency Division Duplex）方式で伝送する。デュプレクサ６１は、送信フィルタ６１Ｔおよび受信フィルタ６１Ｒを含む。
　送信フィルタ６１Ｔは、送信経路ＡＴに配置され、電力増幅器１１で増幅された送信信号のうち、通信バンドＡの送信帯域の送信信号を通過させる。送信フィルタ６１Ｔは、通信バンドＡのアップリンク動作バンド（uplink operating band）を含む通過帯域を有する。送信フィルタ６１Ｔの一端は、インダクタ７１Ｌ、スイッチ５１およびインダクタ７０Ｌを介してアンテナ接続端子１００に接続される。送信フィルタ６１Ｔの他端は、スイッチ５２およびインダクタ３１Ｌを介して電力増幅器１１の出力端子に接続される。
　なお、アップリンク動作バンドとは、アップリンク用に指定された、通信バンドの一部を意味する。高周波モジュール１では、アップリンク動作バンドは送信帯域を意味する。
　受信フィルタ６１Ｒは、受信経路ＡＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＡの受信帯域の受信信号を通過させる。受信フィルタ６１Ｒは、通信バンドＡのダウンリンク動作バンド（downlink operating band）を含む通過帯域を有する。受信フィルタ６１Ｒの一端は、インダクタ７１Ｌ、スイッチ５１およびインダクタ７０Ｌを介してアンテナ接続端子１００に接続される。受信フィルタ６１Ｒの他端は、スイッチ５３およびインダクタ４１Ｌを介して低雑音増幅器２１の入力端子に接続される。
　なお、ダウンリンク動作バンドとは、ダウンリンク用に指定された、通信バンドの一部を意味する。高周波モジュール１では、ダウンリンク動作バンドは受信帯域を意味する。
　デュプレクサ６２は、通信バンドＢを含む通過帯域を有するフィルタの一例である。デュプレクサ６２は、通信バンドＢの高周波信号を通過させる。デュプレクサ６２は、通信バンドＢの送信信号と受信信号とをＦＤＤ方式で伝送する。デュプレクサ６２は、送信フィルタ６２Ｔおよび受信フィルタ６２Ｒを含む。
　送信フィルタ６２Ｔは、送信経路ＢＴに配置され、電力増幅器１１で増幅された送信信号のうち、通信バンドＢの送信帯域の送信信号を通過させる。送信フィルタ６２Ｔは、通信バンドＢのアップリンク動作バンドを含む通過帯域を有する。送信フィルタ６２Ｔの一端は、インダクタ７２Ｌ、スイッチ５１およびインダクタ７０Ｌを介してアンテナ接続端子１００に接続される。送信フィルタ６２Ｔの他端は、スイッチ５２およびインダクタ３１Ｌを介して電力増幅器１１の出力端子に接続される。
　受信フィルタ６２Ｒは、受信経路ＢＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＢの受信帯域の受信信号を通過させる。受信フィルタ６２Ｒは、通信バンドＢのダウンリンク動作バンドを含む通過帯域を有する。受信フィルタ６２Ｒの一端は、インダクタ７２Ｌ、スイッチ５１およびインダクタ７０Ｌを介してアンテナ接続端子１００に接続される。受信フィルタ６２Ｒの他端は、スイッチ５３およびインダクタ４１Ｌを介して低雑音増幅器２１の入力端子に接続される。
　送信フィルタ６１Ｔおよび６２Ｔ、ならびに、受信フィルタ６１Ｒおよび６２Ｒは、例えば、ＳＡＷ（Surface Acoustic Wave）を用いた弾性波フィルタ、ＢＡＷ（Bulk Acoustic Wave）を用いた弾性波フィルタ、ＬＣ共振フィルタおよび誘電体フィルタのいずれかであるが、これらに限定されない。
　なお、デュプレクサ６１および６２の各々は、時分割複信（ＴＤＤ：Time Division Duplex）方式で伝送する１つのフィルタ（ＴＤＤフィルタ）であってもよい。つまり、通信バンドＡおよびＢの各々は、ＴＤＤ用の通信バンドであってもよい。この場合には、デュプレクサ６１の代わりの第１ＴＤＤフィルタとスイッチ５１との間、ならびに、当該第１ＴＤＤフィルタとスイッチ５２および５３との間の少なくとも一方と、デュプレクサ６２の代わりの第２ＴＤＤフィルタとスイッチ５１との間、および、当該第２ＴＤＤフィルタとスイッチ５２および５３との間の少なくとも一方とに、送信および受信を切り替えるスイッチが配置される。また、デュプレクサ６１および６２の一方のみがＴＤＤフィルタであってもよい。例えば、デュプレクサ６１のみがＴＤＤフィルタである場合、当該ＴＤＤフィルタとスイッチ５１との間、ならびに、当該ＴＤＤフィルタとスイッチ５２および５３との間の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。デュプレクサ６２のみがＴＤＤフィルタである場合も同様である。
　スイッチ５１は、アンテナ接続端子１００とデュプレクサ６１および６２の各々との間に接続されている。スイッチ５１は、アンテナスイッチとも称される。具体的には、スイッチ５１は、端子５１１～５１３を有する。端子５１１は、インダクタ７０Ｌを介してアンテナ接続端子１００に接続された共通端子である。端子５１２は、インダクタ７１Ｌを介して送信フィルタ６１Ｔおよび受信フィルタ６１Ｒに接続された選択端子である。端子５１３は、インダクタ７２Ｌを介して送信フィルタ６２Ｔおよび受信フィルタ６２Ｒに接続された選択端子である。
　スイッチ５１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５１２および５１３のいずれか一方を端子５１１に接続することができる。これにより、スイッチ５１は、（ａ）アンテナ接続端子１００と送信フィルタ６１Ｔおよび受信フィルタ６１Ｒとの接続、ならびに、（ｂ）アンテナ接続端子１００と送信フィルタ６２Ｔおよび受信フィルタ６２Ｒとの接続、を切り替える。スイッチ５１は、例えば、ＳＰＤＴ（Single Pole Double Throw）型のスイッチ回路である。なお、スイッチ５１は、上記（ａ）および（ｂ）の接続を同時に実行可能なマルチ接続型のスイッチ回路であってもよい。
　スイッチ５２は、デュプレクサ６１および６２の各々と電力増幅器１１との間に接続されている。具体的には、スイッチ５２は、端子５２１～５２３を有する。端子５２１は、インダクタ３１Ｌを介して電力増幅器１１の出力端子に接続された共通端子である。端子５２２は、送信フィルタ６１Ｔに接続された選択端子である。端子５２３は、送信フィルタ６２Ｔに接続された選択端子である。
　スイッチ５２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５２２および５２３のいずれか一方を端子５２１に接続することができる。これにより、スイッチ５２は、電力増幅器１１および送信フィルタ６１Ｔの接続と、電力増幅器１１および送信フィルタ６２Ｔの接続と、を切り替える。スイッチ５２は、例えば、ＳＰＤＴ型のスイッチ回路である。
　スイッチ５３は、デュプレクサ６１および６２の各々と低雑音増幅器２１との間に接続されている。具体的には、スイッチ５３は、端子５３１～５３３を有する。端子５３１は、インダクタ４１Ｌを介して低雑音増幅器２１の入力端子に接続された共通端子である。端子５３２は、受信フィルタ６１Ｒに接続された選択端子である。端子５３３は、受信フィルタ６２Ｒに接続された選択端子である。
　スイッチ５３は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５３２および５３３のいずれか一方を端子５３１に接続することができる。これにより、スイッチ５３は、低雑音増幅器２１および受信フィルタ６１Ｒの接続と、低雑音増幅器２１および受信フィルタ６２Ｒの接続と、を切り替える。スイッチ５３は、例えば、ＳＰＤＴ型のスイッチ回路である。
　インダクタ３１Ｌは、第１インダクタの一例であり、送信経路ＡＴおよびＢＴに配置されている。インダクタ３１Ｌは、スイッチ５２と電力増幅器１１との間に配置された整合回路の少なくとも一部であり、電力増幅器１１と送信フィルタ６１Ｔおよび６２Ｔの各々とのインピーダンス整合をとる。インダクタ３１Ｌは、電力増幅器１１の出力端子に接続されている。なお、インダクタ３１Ｌは、送信経路ＡＴおよびＢＴに直列配置されているが、送信経路ＡＴおよびＢＴとグランドとの間に直列に接続されていてもよい。
　キャパシタ３１Ｃは、送信経路ＡＴおよびＢＴとグランドとの間に直列に接続されたシャントキャパシタである。キャパシタ３１Ｃは、電力増幅器１１の出力端子に接続されている。キャパシタ３１Ｃは、電力増幅器１１で発生する送信信号の高調波成分を除去するために設けられている。また、キャパシタ３１Ｃは、インダクタ３１Ｌとともに、電力増幅器１１と送信フィルタ６１Ｔおよび６２Ｔの各々とのインピーダンス整合をとる整合回路を構成している。
　インダクタ３２Ｌは、第１インダクタまたは第２インダクタの一例であり、送信経路ＡＴおよびＢＴに配置されている。インダクタ３２Ｌは、電力増幅器１１と送信入力端子１１１との間に配置された整合回路の少なくとも一部であり、電力増幅器１１と送信入力端子１１１とのインピーダンス整合をとる。インダクタ３２Ｌは、電力増幅器１１の入力端子に接続されている。なお、インダクタ３２Ｌは、送信経路ＡＴおよびＢＴに直列配置されているが、送信経路ＡＴおよびＢＴとグランドとの間に直列に接続されていてもよい。
　インダクタ４１Ｌは、第１インダクタまたは第２インダクタの一例であり、受信経路ＡＲおよびＢＲに配置されている。インダクタ４１Ｌは、スイッチ５３と低雑音増幅器２１との間に配置された整合回路の少なくとも一部であり、低雑音増幅器２１と受信フィルタ６１Ｒおよび６２Ｒの各々とのインピーダンス整合をとる。インダクタ４１Ｌは、低雑音増幅器２１の入力端子に接続されている。インダクタ４１Ｌは、受信経路ＡＲおよびＢＲに直列配置されているが、受信経路ＡＲおよびＢＲとグランドとの間に接続されていてもよい。
　インダクタ７０Ｌは、第２インダクタの一例であり、送受信経路ＣＴＲに配置されている。インダクタ７０Ｌは、アンテナ接続端子１００とスイッチ５１との間に配置された整合回路の少なくとも一部であり、アンテナ２と、スイッチ５１、デュプレクサ６１および６２とのインピーダンス整合をとる。なお、インダクタ７０Ｌは、送受信経路ＣＴＲに直列配置されているが、送受信経路ＣＴＲとグランドとの間に直列に接続されていてもよい。
　インダクタ７１Ｌは、第２インダクタの一例であり、送受信経路ＡＴＲに配置されている。インダクタ７１Ｌは、デュプレクサ６１とスイッチ５１との間に配置された整合回路の少なくとも一部であり、デュプレクサ６１とスイッチ５１とのインピーダンス整合をとる。インダクタ７１Ｌは、送受信経路ＡＴＲに直列配置されているが、送受信経路ＡＴＲとグランドとの間に直列に接続されていてもよい。
　キャパシタ７１Ｃは、送受信経路ＡＴＲとグランドとの間に直列に接続されたシャントキャパシタである。キャパシタ７１Ｃは、送信フィルタ６１Ｔの一端（具体的には、デュプレクサ６１の共通端子）に接続されている。キャパシタ７１Ｃは、電力増幅器１１で発生する送信信号の高調波成分を除去するために設けられている。また、キャパシタ７１Ｃは、インダクタ７１Ｌとともに、デュプレクサ６１とスイッチ５１とのインピーダンス整合をとる整合回路を構成している。
　インダクタ７２Ｌは、第２インダクタの一例であり、送受信経路ＢＴＲに配置されている。インダクタ７２Ｌは、デュプレクサ６２とスイッチ５１との間に配置された整合回路の少なくとも一部であり、デュプレクサ６２とスイッチ５１とのインピーダンス整合をとる。インダクタ７２Ｌは、送受信経路ＢＴＲに直列配置されているが、送受信経路ＢＴＲとグランドとの間に直列に接続されていてもよい。
　キャパシタ７２Ｃは、送受信経路ＢＴＲとグランドとの間に直列に接続されたシャントキャパシタである。キャパシタ７２Ｃは、送信フィルタ６２Ｔの一端（具体的には、デュプレクサ６２の共通端子）に接続されている。キャパシタ７２Ｃは、電力増幅器１１で発生する送信信号の高調波成分を除去するために設けられている。また、キャパシタ７２Ｃは、インダクタ７２Ｌとともに、デュプレクサ６２とスイッチ５１とのインピーダンス整合をとる整合回路を構成している。
　なお、送信フィルタ６１Ｔとスイッチ５２との間、送信フィルタ６２Ｔとスイッチ５２との間、受信フィルタ６１Ｒとスイッチ５３との間、受信フィルタ６２Ｒとスイッチ５３との間、および、低雑音増幅器２１と受信出力端子１２１との間、の少なくとも１つに整合回路が設けられていてもよい。当該整合回路は、インダクタを含むが、キャパシタを含んでもよい。
　また、インダクタ３１Ｌ、３２Ｌ、４１Ｌ、７０Ｌ、７１Ｌおよび７２Ｌの少なくとも１つは設けられていなくてもよい。高周波モジュール１では、送信経路ＡＴおよびＢＴ、受信経路ＡＲおよびＢＲ、送受信経路ＡＴＲ、ＢＴＲおよびＣＴＲのうちの２つの経路にそれぞれ、１以上のインダクタが設けられていればよい。
　また、キャパシタ３１Ｃ、７１Ｃおよび７２Ｃの少なくとも１つは、設けられていなくてもよい。高周波モジュール１では、一端がグランドに接続されたキャパシタ（シャントキャパシタ）が、送信経路ＡＴおよびＢＴ、受信経路ＡＲおよびＢＲ、ならびに、送受信経路ＡＴＲ、ＢＴＲおよびＣＴＲの少なくとも１つに、その他端が接続されるように設けられていればよい。例えば、シャントキャパシタの他端は、インダクタ３２Ｌ、４１Ｌおよび７０Ｌのいずれかに接続されていてもよい。あるいは、シャントキャパシタの他端は、送信フィルタ６１Ｔとスイッチ５２とを結ぶ経路、送信フィルタ６２Ｔとスイッチ５２とを結ぶ経路、受信フィルタ６１Ｒとスイッチ５３とを結ぶ経路、受信フィルタ６２Ｒとスイッチ５３とを結ぶ経路、および、低雑音増幅器２１と受信出力端子１２１とを結ぶ経路、のいずれかに接続されていてもよい。
　上記回路構成を有する高周波モジュール１において、電力増幅器１１、インダクタ３１Ｌおよび３２Ｌ、キャパシタ３１Ｃ、スイッチ５２、ならびに送信フィルタ６１Ｔは、アンテナ接続端子１００に向けて通信バンドＡの送信信号を出力する第１送信回路を構成する。また、電力増幅器１１、インダクタ３１Ｌおよび３２Ｌ、キャパシタ３１Ｃ、スイッチ５２、ならびに送信フィルタ６２Ｔは、アンテナ接続端子１００に向けて通信バンドＢの送信信号を出力する第２送信回路を構成する。
　また、低雑音増幅器２１、インダクタ４１Ｌ、スイッチ５３、および受信フィルタ６１Ｒは、アンテナ２からアンテナ接続端子１００を介して通信バンドＡの受信信号を入力する第１受信回路を構成する。また、低雑音増幅器２１、インダクタ４１Ｌ、スイッチ５３、および受信フィルタ６２Ｒは、アンテナ２からアンテナ接続端子１００を介して通信バンドＢの受信信号を入力する第２受信回路を構成する。
　上記回路構成によれば、本実施の形態に係る高周波モジュール１は、（１）通信バンドＡの高周波信号の送受信、（２）通信バンドＢの高周波信号の送受信、および（３）通信バンドＡの高周波信号と通信バンドＢの高周波信号との同時送信、同時受信、または同時送受信、の少なくともいずれかを実行することが可能である。
　なお、本実施の形態に係る高周波モジュール１では、送信回路および受信回路がスイッチ５１を介してアンテナ接続端子１００に接続されていなくてもよく、上記送信回路および上記受信回路が、異なる端子を介してアンテナ２に接続されていてもよい。また、本実施の形態に係る高周波モジュール１の回路構成として、送信経路、受信経路、および送受信経路のうちの少なくとも２つの経路と、当該２つの経路に配置された各インダクタと、シャントキャパシタと、を有していればよい。また、高周波モジュール１は、第１送信回路および第２送信回路のうちのいずれかを有していればよい。また、高周波モジュール１は、第１受信回路および第２受信回路のうちのいずれかを有していればよい。
　ここで、上記回路構成を有する高周波モジュール１において、送信経路ＡＴおよびＢＴ、受信経路ＡＲおよびＢＲ、ならびに、送受信経路ＡＴＲ、ＢＴＲおよびＣＴＲのそれぞれに配置されたインダクタの少なくとも２つが磁界結合すると、電力増幅器１１で増幅された高出力の送信信号の高調波成分が送信信号に重畳され、送信信号の品質が低下する場合がある。また、上記磁界結合により送受信間のアイソレーションが低下し、上記高調波、または、送信信号と他の高周波信号との相互変調歪などの不要波が、受信経路に流入して受信感度が劣化する場合がある。
　これに対して、本実施の形態に係る高周波モジュール１では、上記磁界結合を抑制する構成を有している。以下では、本実施の形態に係る高周波モジュール１の上記磁界結合を抑制する構成（具体的には、高周波モジュール１の部品配置）について説明する。
　［２．高周波モジュールの部品配置］
　次に、高周波モジュール１の部品配置の例について、図２および図３を用いて説明する。
　図２は、本実施の形態に係る高周波モジュール１の平面図である。図３は、本実施の形態に係る高周波モジュール１の断面図である。図３は、図２のＩＩＩ－ＩＩＩ線における断面を表している。なお、図３では、図の見やすさを考慮して、モジュール基板９１には断面を表す網掛けを付していない。
　図２および図３に示すように、高周波モジュール１は、図１に示す回路構成に加えて、モジュール基板９１と、樹脂部材９２と、金属シールド層９５と、外部接続端子１５０と、を備える。また、高周波モジュール１は、チップコンデンサ２００～２０２を備える。チップコンデンサ２００～２０２はそれぞれ、図１に示すキャパシタ３１Ｃ、７１Ｃおよび７２Ｃを含む回路部品である。
　モジュール基板９１は、主面９１ａと、主面９１ａの反対側の主面９１ｂと、を有する。モジュール基板９１は、平面視において矩形状を有するが、モジュール基板９１の形状はこれに限定されない。モジュール基板９１としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板、高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、または、プリント基板などを用いることができるが、これらに限定されない。
　主面９１ａは、上面または表面と呼ばれる場合がある。主面９１ａには、図２に示すように、図１に示す回路を構成する全ての部品（端子を除く）が配置されている。具体的には、主面９１ａには、電力増幅器１１と、低雑音増幅器２１と、スイッチ５１～５３と、デュプレクサ６１および６２と、インダクタ３１Ｌ、３２Ｌ、４１Ｌ、７０Ｌ、７１Ｌおよび７２Ｌと、キャパシタ３１Ｃ、７１Ｃおよび７２Ｃと、が配置されている。主面９１ａには、チップコンデンサ２００～２０２が配置されている。チップコンデンサ２００～２０２の具体的な構成については、後で説明する。
　なお、低雑音増幅器２１とスイッチ５３とは、１つの半導体集積回路に含まれていてもよい。半導体集積回路は、半導体チップ（ダイとも呼ばれる）の表面および内部に形成された電子回路を有する電子部品である。半導体集積回路は、例えば、ＣＭＯＳで構成され、具体的にはＳＯＩプロセスにより構成されてもよい。これにより、半導体集積回路を安価に製造することが可能になる。なお、半導体集積回路は、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成されてもよい。これにより、高品質な半導体集積回路を実現することができる。
　主面９１ｂは、下面または裏面と呼ばれる場合がある。主面９１ｂには、複数の外部接続端子１５０が配置されている。
　複数の外部接続端子１５０は、図１に示したアンテナ接続端子１００、送信入力端子１１１および受信出力端子１２１に加えて、グランド端子を含む。複数の外部接続端子１５０の各々は、高周波モジュール１のｚ軸負側に配置されたマザー基板上の入出力端子および／またはグランド端子などに接続される。複数の外部接続端子１５０は、例えば、主面９１ｂに形成された平面電極であるが、バンプ電極であってもよい。あるいは、複数の外部接続端子１５０は、主面９１ｂを覆う樹脂部材を貫通するポスト電極であってもよい。
　樹脂部材９２は、封止部材の一例であり、モジュール基板９１の主面９１ａ上に配置され、主面９１ａを覆っている。具体的には、樹脂部材９２は、主面９１ａに配置された各部品の側面および天面を覆うように設けられている。例えば、樹脂部材９２は、インダクタ３１Ｌ、３２Ｌ、４１Ｌ、７０Ｌ、７１Ｌおよび７２Ｌ、スイッチ５１～５３、ならびに、低雑音増幅器２１の天面を覆っている。
　主面９１ａに配置された複数の部品には、樹脂部材９２によって天面が覆われていない部品が含まれている。例えば、図３に示すように、電力増幅器１１およびチップコンデンサ２００はそれぞれ、天面が樹脂部材９２に覆われていない。電力増幅器１１およびチップコンデンサ２００の天面は、金属シールド層９５に接している。電力増幅器１１の天面が金属シールド層９５に接することで、電力増幅器１１で発生する熱を、金属シールド層９５を介して速やかに放散させることができる。なお、図３には示されていないが、デュプレクサ６１および６２の各々の天面が金属シールド層９５に接していてもよい。
　金属シールド層９５は、樹脂部材９２の表面を覆っている。具体的には、金属シールド層９５は、樹脂部材９２の天面および側面と、樹脂部材９２に天面が覆われていない部品の天面とを覆っている。例えば、金属シールド層９５は、電力増幅器１１の天面およびチップコンデンサ２００の天面の各々を接触して覆っている。金属シールド層９５は、例えばスパッタ法により形成された金属薄膜である。金属シールド層９５は、グランド電位に設定されている。具体的には、金属シールド層９５は、グランド端子およびモジュール基板９１に設けられたグランド電極に接続されることによって、グランド電位に設定される。これにより、外来ノイズが高周波モジュール１を構成する回路部品に侵入することを抑制する。
　金属シールド層９５は、チップコンデンサ２００～２０２の各々に接している。このため、チップコンデンサ２００～２０２がそれぞれ有する端子がグランド電位に設定される。これにより、チップコンデンサ２００～２０２をそれぞれ、他の部品間の磁界結合を抑制するシールド部材として機能させることができる。
　［３．チップコンデンサ］
　次に、チップコンデンサ２００～２０２の構造、配置および機能について説明する。
　［３－１．構造］
　まず、チップコンデンサ２００の構造について、図４を用いて説明する。なお、チップコンデンサ２０１および２０２は、チップコンデンサ２００と同じ構造を有する。
　図４は、本実施の形態に係る高周波モジュール１のチップコンデンサ２００を示す図である。具体的には、図４の（ａ）～（ｅ）がそれぞれ、チップコンデンサ２００の断面図、上面図、下面図、右側面図および左側面図である。図４の（ａ）は、（ｂ）のＩＶａ－ＩＶａ線における断面を表している。また、図４の（ｂ）～（ｅ）ではそれぞれ、電極端子２４０および２５０にドットの網掛けを付している。
　図４に示すように、チップコンデンサ２００は、本体２１０と、内部電極２２０および２３０と、電極端子２４０および２５０と、を備える。
　本体２１０は、複数の誘電体層の積層構造を有する。複数の誘電体層は、例えばセラミック材料を用いて形成されているが、これに限定されない。本体２１０の内部には、内部電極２２０および２３０がその間に１つ以上の誘電体層を挟んで設けられている。
　本体２１０の形状は、例えば直方体である。図４に示すように、本体２１０は、主面２１１および２１２と、側面２１３および２１４と、を有する。なお、本体２１０の形状は、立方体であってもよく、他の角柱体または円柱体であってもよい。
　主面２１１は、第１主面の一例であり、本体２１０の天面（上面）である。主面２１２は、第２主面の一例であり、主面２１１の反対側の面である。具体的には、主面２１２は、本体２１０の下面である。主面２１１および２１２は、互いに平行である。
　側面２１３は、第１側面の一例である。側面２１４は、第２側面の一例であり、側面２１３の反対側の面である。側面２１３および２１４はそれぞれ、主面２１１と主面２１２とを接続している。側面２１３および２１４は、互いに平行である。
　内部電極２２０は、第１内部電極の一例であり、本体２１０の内部において側面２１３から主面２１１に平行に延びている。内部電極２３０は、第２内部電極の一例であり、本体２１０の内部において側面２１４から主面２１１に平行に延びている。内部電極２３０は、平面視において、内部電極２２０に重なっている。内部電極２２０および２３０は、互いに平行であり、平行平板電極を構成している。内部電極２２０および２３０はそれぞれ、金属などの導電性の材料を用いて形成されている。
　内部電極２２０は、電極端子２４０に接続されている。内部電極２３０は、電極端子２５０に接続されている。詳細については後で説明するが、電極端子２４０が金属シールド層９５に接続されているので、内部電極２２０はグランド電位に設定される。つまり、平行平板電極の一方の電極がグランド電位に設定されるので、チップコンデンサ２００が含むキャパシタ７１Ｃは、シャントキャパシタになる。
　図４に示す例では、本体２１０の内部に、内部電極２２０および２３０がそれぞれ２つずつ設けられている。つまり、チップコンデンサ２００は、２対の平行平板電極を有している。２対の平行平板電極はそれぞれ、キャパシタ（コンデンサ）を構成しており、互いに並列に接続されている。これにより、チップコンデンサ２００の容量値を高めることができる。複数の内部電極２２０はそれぞれ、電極端子２４０に接続されている。複数の内部電極２３０は、電極端子２５０に接続されている。なお、チップコンデンサ２００が備える平行平板電極の数は、１つのみでもよく、３つ以上であってもよい。
　電極端子２４０は、第１電極端子の一例である。電極端子２４０は、主面被覆部２４１と、側面被覆部２４２と、を有する。主面被覆部２４１は、側面被覆部２４２に接続されている。このため、図４の（ａ）に示すように、電極端子２４０の断面形状は、Ｌ字状になっている。電極端子２４０は、金属などの導電性材料を用いて形成されている。
　主面被覆部２４１は、第１主面被覆部の一例であり、本体２１０の主面２１１の少なくとも一部を覆っている。図４に示す例では、主面被覆部２４１は、主面２１１のうち、主面２１１と側面２１４との接続部分から所定幅の領域を覆っていない。具体的には、図４の（ｂ）に示すように、主面２１１は、幅ｗ１の露出領域２１１ａを有する。露出領域２１１ａは、主面２１１のうち主面被覆部２４１に覆われていない部分である。露出領域２１１ａの形状は、矩形であるが、特に限定されない。なお、図４の（ｂ）において、露出領域２１１ａと側面被覆部２５２との境界線は、主面２１１と側面２１４との接続部分（直方体の一辺）に相当する。主面２１１と側面２１４との接続部分は、電極端子２４０および２５０のいずれにも覆われずに露出している。
　側面被覆部２４２は、第１側面被覆部の一例であり、本体２１０の側面２１３の少なくとも一部を覆っている。側面被覆部２４２は、内部電極２２０に接続されている。側面被覆部２４２の厚みｄ２は、主面被覆部２４１の厚みｄ１より厚い。図４に示す例では、側面被覆部２４２は、側面２１３のうち、側面２１３と主面２１２との接続部分から所定幅の領域を覆っていない。具体的には、図４の（ｄ）に示すように、側面２１３は、幅ｗ３の露出領域２１３ａを有する。露出領域２１３ａは、側面２１３のうち側面被覆部２４２に覆われていない部分である。露出領域２１３ａの形状は、矩形であるが、特に限定されない。なお、図４の（ｄ）において、露出領域２１３ａと主面被覆部２５１との境界線は、側面２１３と主面２１２との接続部分（直方体の一辺）に相当する。側面２１３と主面２１２との接続部分は、電極端子２４０および２５０のいずれにも覆われずに露出している。
　電極端子２５０は、第２電極端子の一例である。電極端子２５０は、主面被覆部２５１と、側面被覆部２５２と、を有する。主面被覆部２５１は、側面被覆部２５２に接続されている。このため、図４の（ａ）に示すように、電極端子２５０の断面形状は、Ｌ字状になっている。電極端子２５０は、金属などの導電性材料を用いて形成されている。
　主面被覆部２５１は、第２主面被覆部の一例であり、本体２１０の主面２１２の少なくとも一部を覆っている。図４に示す例では、主面被覆部２５１は、主面２１２のうち、主面２１２と側面２１３との接続部分から所定幅の領域を覆っていない。具体的には、図４の（ｃ）に示すように、主面２１２は、幅ｗ２の露出領域２１２ａを有する。露出領域２１２ａは、主面２１２のうち主面被覆部２５１に覆われていない部分である。露出領域２１２ａの形状は、矩形であるが、特に限定されない。なお、図４の（ｂ）において、露出領域２１２ａと側面被覆部２４２との境界線は、主面２１２と側面２１３との接続部分（直方体の一辺）に相当する。
　側面被覆部２５２は、第２側面被覆部の一例であり、本体２１０の側面２１４の少なくとも一部を覆っている。側面被覆部２５２は、内部電極２３０に接続されている。側面被覆部２５２の厚みｄ４は、主面被覆部２５１の厚みｄ３より厚い。図４に示す例では、側面被覆部２５２は、側面２１４のうち、側面２１４と主面２１１との接続部分から所定幅の領域を覆っていない。具体的には、図４の（ｅ）に示すように、側面２１４は、幅ｗ４の露出領域２１４ａを有する。露出領域２１４ａは、側面２１４のうち側面被覆部２５２に覆われていない部分である。露出領域２１４ａの形状は、矩形であるが、特に限定されない。なお、図４の（ｅ）において、露出領域２１４ａと主面被覆部２４１との境界線は、側面２１４と主面２１１との接続部分（直方体の一辺）に相当する。
　チップコンデンサ２００では、主面被覆部２４１は、平面視において、主面被覆部２５１と重なっている。例えば、主面被覆部２４１は、主面２１１の半分以上を覆っている。主面被覆部２５１は、主面２１２の半分以上を覆っている。これにより、チップコンデンサ２００のモジュール基板９１への実装を容易に行うことができる。この結果、主面被覆部２４１および２５１の各々と、金属シールド層９５またはモジュール基板９１の導電パターンとの電気的接続を容易かつ良好に行うことができる。
　なお、チップコンデンサ２００において、露出領域２１１ａ～２１４ａの各幅は、一定でなくてもよい。例えば、露出領域２１１ａの幅ｗ１は、一定の値でなくてもよい。露出領域２１１ａと主面被覆部２４１との境界線は、曲線であってもよく、主面２１１の一辺に対して斜めに傾斜した直線であってもよい。幅ｗ２、ｗ３およびｗ４についても同様である。
　［３－２．配置および機能］
　次に、チップコンデンサ２００の配置および機能について説明する。
　図３に示すように、チップコンデンサ２００は、モジュール基板９１の主面９１ａ上に配置されている。具体的には、チップコンデンサ２００は、本体２１０の主面２１１および２１２が、モジュール基板９１の主面９１ａに平行になるように、すなわち、横置きに配置されている。このため、チップコンデンサ２００の内部に設けられた内部電極２２０および２３０はいずれも、モジュール基板９１の主面９１ａに平行になっている。
　これにより、チップコンデンサ２００の高さを低く維持しながら、内部電極２２０および２３０の対向面積を大きくすることができる。内部電極２２０および２３０の対向面積が大きくなることで、容量を大きくすることができる。つまり、本実施の形態に係るチップコンデンサ２００によれば、低背化と大容量化とを両立させることができる。
　チップコンデンサ２００の本体２１０の側面２１３および２１４は、モジュール基板９１の主面９１ａに対して垂直である。電極端子２４０の側面被覆部２４２および電極端子２５０の側面被覆部２５２も、主面９１ａに対して垂直になる。
　本実施の形態では、チップコンデンサ２００の電極端子２５０は、モジュール基板９１の主面９１ａに設けられた導電パターン（図示せず）に接している。導電パターンは、送信経路、受信経路および送受信経路の一部である。例えば、図３に示すように、チップコンデンサ２００がキャパシタ７１Ｃを含んでいる場合、電極端子２５０が接する導電パターンは、送受信経路ＡＴＲの一部である。
　チップコンデンサ２００の電極端子２４０は、金属シールド層９５に接している。具体的には、電極端子２４０の主面被覆部２４１の上面が金属シールド層９５の裏面に接している。金属シールド層９５がグランド電位に設定されているので、チップコンデンサ２００の電極端子２４０もグランド電位に設定される。つまり、チップコンデンサ２００は、一端がグランドに接続されたシャントキャパシタ（例えば、図１に示すキャパシタ７１Ｃ）を構成している。
　本実施の形態では、主面被覆部２４１の上面と樹脂部材９２の天面（上面）とが面一になっているが、これに限定されない。例えば、樹脂部材９２は、チップコンデンサ２００の上面（すなわち、主面被覆部２４１の上面）を覆うように形成した後、レーザ光を照射することで樹脂部材９２に凹部を設け、主面被覆部２４１の上面を凹部の底に露出させてもよい。この場合、金属シールド層９５は、凹部の内面に沿って形成される。
　側面被覆部２４２は、金属シールド層９５からモジュール基板９１の主面９１ａに向かって延びるように設けられている。本体２１０の側面２１３が主面９１ａに対して垂直であるので、側面被覆部２４２は、主面９１ａに対して垂直に設けられた金属壁である。なお、図４に示すように露出領域２１３ａが設けられているので、側面被覆部２４２は、主面９１ａには接していない。
　側面被覆部２４２は、グランド電位に設定されているので、シールド機能を有する。具体的には、側面被覆部２４２は、他の部品同士が磁界結合するのを抑制し、送信信号または受信信号の品質劣化を抑制することができる。このように、本実施の形態では、チップコンデンサ２００を、磁界結合を抑制するシールド部材としても機能させる。つまり、チップコンデンサ２００は、送信信号の高調波成分を除去する機能だけでなく、磁界結合を抑制する機能も有する。
　本実施の形態では、側面被覆部２４２の厚みｄ２は、主面被覆部２４１の厚みｄ１より厚い。これにより、側面被覆部２４２によるシールド機能を高めることができる。
　チップコンデンサ２００は、平面視において、高周波モジュール１が備える２つのインダクタの間に配置されている。２つのインダクタの一方は、送信経路、受信経路および送受信経路のうちの１つに配置され、２つのインダクタの他方は、送信経路、受信経路および送信経路のうち、上記一方のインダクタが配置されていない経路に配置されている。
　例えば、図２に示すように、平面視において、キャパシタ７１Ｃを含むチップコンデンサ２００は、送信経路ＡＴおよびＢＴに配置されたインダクタ３１Ｌと、送受信経路ＣＴＲに配置されたインダクタ７０Ｌと、の間に配置されている。これにより、チップコンデンサ２００は、インダクタ３１Ｌとインダクタ７０Ｌとが磁界結合するのを抑制することができる。例えば、インダクタ３１Ｌを通過する送信信号の高調波成分が、インダクタ７０Ｌを介してアンテナ２に回り込み、アンテナ２から送信されるのを抑制することができる。
　また、キャパシタ７２Ｃを含むチップコンデンサ２０２は、送受信経路ＢＴＲに配置されたインダクタ７２Ｌと、受信経路ＡＲおよびＢＲに配置されたインダクタ４１Ｌと、の間に配置されている。これにより、チップコンデンサ２０２は、インダクタ７２Ｌとインダクタ４１Ｌとが磁界結合するのを抑制することができる。例えば、インダクタ７２Ｌを通過する送信信号が、インダクタ４１Ｌを介して回り込み、受信信号に影響を与えるのを抑制することができる。
　また、チップコンデンサ２００および２０２の一部は、送信経路ＡＴおよびＢＴに配置されたインダクタ３１Ｌと、受信経路ＡＲおよびＢＲに配置されたインダクタ４１Ｌと、の間に配置されている。これにより、チップコンデンサ２００および２０２は、インダクタ３１Ｌとインダクタ４１Ｌとが磁界結合するのを抑制することができる。よって、送受信間のアイソレーションを高めることができる。
　なお、チップコンデンサを間に挟む２つのインダクタはいずれも、送信経路に配置されたインダクタであってもよい。例えば、キャパシタ３１Ｃを含むチップコンデンサ２０１は、送信経路ＡＴおよびＢＴに配置されたインダクタ３１Ｌと、送信経路ＡＴおよびＢＴに配置されたインダクタ３２Ｌと、の間に配置されている。これにより、チップコンデンサ２０１は、インダクタ３１Ｌとインダクタ３２Ｌとが磁界結合するのを抑制することができる。電力増幅器１１の入出力間の信号の回り込みを抑制することで、電力増幅器１１の発振を抑制することができる。
　ここでは、電力増幅器１１の発振を抑制する構成について説明したが、低雑音増幅器２１の発振を抑制するようにチップコンデンサが設けられていてもよい。つまり、チップコンデンサを間に挟む２つのインダクタはいずれも、受信経路に配置されたインダクタであってもよい。例えば、低雑音増幅器２１の出力端子にインダクタが接続されている場合、チップコンデンサは、平面視において、低雑音増幅器２１の出力端子に接続されたインダクタとインダクタ４１Ｌとの間に配置されてもよい。この場合のチップコンデンサに含まれるキャパシタは、キャパシタ３１Ｃ、７１Ｃおよび７２Ｃのいずれであってもよい。あるいは、チップコンデンサには、受信経路ＡＲまたはＢＲに接続されたキャパシタが含まれてもよい。
　以上のように、チップコンデンサ２００～２０２はそれぞれ、複数のインダクタ間の磁界結合を抑制することができる。なお、図２に示されるインダクタおよびチップコンデンサの配置は一例に過ぎず、特に限定されない。例えば、インダクタ３１Ｌとインダクタ４１Ｌとの間にチップコンデンサ２００～２０２の少なくとも１つが配置されていてもよい。インダクタ３２Ｌとインダクタ４１Ｌとの間にチップコンデンサ２００～２０２の少なくとも１つが配置されていてもよい。
　また、本実施の形態では、露出領域２１１ａ～２１４ａが設けられていることにより、電極端子２４０と電極端子２５０との短絡を抑制することができる。
　例えば、半田を用いてチップコンデンサ２００をモジュール基板９１の主面９１ａに実装する際に、電極端子２５０の主面被覆部２５１に接するように設けられた半田が多少はみ出たとしても、露出領域２１２ａおよび２１３ａが設けられていることにより、はみ出た半田が電極端子２４０の側面被覆部２４２に接するのを抑制することができる。また、図３に示すように、露出領域２１１ａおよび２１４ａを覆うように樹脂部材９２が設けられることで、金属シールド層９５が電極端子２５０の側面被覆部２５２に接するのを抑制することができる。このように、電極端子２４０と電極端子２５０との短絡を抑制することができる。
　なお、露出領域２１１ａ～２１４ａの少なくとも一部は設けられていなくてもよい。例えば、図５に示すように、露出領域２１３ａおよび２１４ａは設けられていなくてもよい。
　図５は、本実施の形態に係る高周波モジュール１のチップコンデンサ２００Ａを示す図である。具体的には、図５の（ａ）～（ｅ）がそれぞれ、チップコンデンサ２００Ａの断面図、上面図、下面図、右側面図および左側面図である。図５の（ａ）は、（ｂ）のＶａ－Ｖａ線における断面を表している。また、図５の（ｂ）～（ｅ）ではそれぞれ、電極端子２４０Ａおよび２５０Ａにドットの網掛けを付している。
　図５に示すように、電極端子２４０Ａの側面被覆部２４２Ａは、本体２１０の側面２１３の全体を覆っている。また、電極端子２５０Ａの側面被覆部２５２Ａは、本体２１０の側面２１４の全体を覆っている。これにより、チップコンデンサ２００Ａがモジュール基板９１の主面９１ａに配置された場合、側面被覆部２４２Ａと主面９１ａとの隙間が狭くなる。このため、側面被覆部２４２Ａによるシールド機能をより高めることができる。
　あるいは、図６に示すように、露出領域２１１ａおよび２１２ａが設けられていなくてもよい。
　図６は、本実施の形態に係る高周波モジュール１のチップコンデンサ２００Ｂを示す図である。具体的には、図６の（ａ）～（ｅ）がそれぞれ、チップコンデンサ２００Ｂの断面図、上面図、下面図、右側面図および左側面図である。図６の（ａ）は、（ｂ）のＶＩａ－ＶＩａ線における断面を表している。また、図６の（ｂ）～（ｅ）ではそれぞれ、電極端子２４０Ｂおよび２５０Ｂにドットの網掛けを付している。
　図６に示すように、電極端子２４０Ｂの主面被覆部２４１Ｂは、本体２１０の主面２１１の全体を覆っている。また、電極端子２５０Ｂの主面被覆部２５１Ｂは、本体２１０の主面２１２の全体を覆っている。これにより、チップコンデンサ２００Ｂがモジュール基板９１の主面９１ａに配置された場合、金属シールド層９５との電気的な接続、および、主面９１ａに設けられた導電パターンとの電気的な接続をそれぞれ、十分に確保することができる。
　［４．効果など］
　以上のように、本実施の形態に係る高周波モジュール１は、主面９１ａを有するモジュール基板９１と、主面９１ａに配置された第１インダクタおよび第２インダクタと、主面９１ａ、第１インダクタおよび第２インダクタの少なくとも一部を覆う樹脂部材９２と、樹脂部材９２の表面を覆い、グランド電位に設定された金属シールド層９５と、主面９１ａ上であって、モジュール基板９１を平面視した場合に第１インダクタと第２インダクタとの間に配置されたチップコンデンサと、を備える。チップコンデンサは、金属シールド層９５に接する電極端子２４０と、電極端子２５０と、主面２１１および２１２、ならびに、側面２１３および２１４を有する本体２１０と、本体２１０の内部において、側面２１３から主面２１１に平行に延びる内部電極２２０と、本体２１０の内部において、側面２１４から主面２１１に平行に延び、平面視において内部電極２２０と重なる内部電極２３０と、を有する。電極端子２４０は、内部電極２２０に接続され、かつ、側面２１３の少なくとも一部を覆う側面被覆部２４２と、側面被覆部２４２に接続され、かつ、主面２１１の少なくとも一部を覆う主面被覆部２４１と、を有する。電極端子２５０は、内部電極２３０に接続され、かつ、側面２１４の少なくとも一部を覆う側面被覆部２５２と、側面被覆部２５２に接続され、かつ、主面２１２の少なくとも一部を覆う主面被覆部２５１と、を有する。主面被覆部２４１は、平面視において、主面被覆部２５１と重なっている。
　これにより、第１インダクタと第２インダクタとが、グランド電位に設定された電極端子２４０を有するチップコンデンサを挟んで配置されているので、第１インダクタと第２インダクタとの磁界結合を抑制することができる。磁界結合による信号の回り込みを抑制することができるので、送信信号または受信信号に不要な信号が混ざり、品質が劣化するのを抑制することができる。
　また、チップコンデンサの本体２１０の層間に形成される平行平板電極によって容量値を確保することで、高周波モジュール１の回路構成において所定の機能を実現させることができる。例えば、チップコンデンサには、送信信号の高調波成分を除去する機能を担わせることができる。言い換えると、高周波モジュール１の回路構成において必須のキャパシタを含むチップコンデンサの電極端子２４０を、電磁界結合を抑制するシールドとしても機能させている。このように、１つのチップコンデンサで、電磁界結合を抑制するシールド機能だけでなく、回路構成における所定の機能も実現することができるので、各々に専用の部品および部材を設ける必要がなく、高周波モジュール１の小型化にも貢献することができる。
　また、例えば、第１インダクタは、送信経路、受信経路および送受信経路のいずれかに配置されている。第２インダクタは、送信経路、受信経路および送受信経路のうちの、第１インダクタが配置された経路を除く２つの経路のいずれかに配置されている。
　これにより、２つのインダクタの磁界結合による信号の回り込みを抑制することができるので、送信信号または受信信号に不要な信号が混ざり、品質が劣化するのを抑制することができる。
　また、例えば、第１インダクタは、送信経路に配置されており、第２インダクタは、受信経路に配置されていてもよい。
　これにより、送信経路と受信経路との間で２つのインダクタの磁界結合による信号の回り込みを抑制することができるので、送受信間のアイソレーションを高めることができる。
　また、例えば、第１インダクタは、送信経路に配置されており、第２インダクタは、送受信経路に配置されていてもよい。
　これにより、送信経路と送受信経路との間で２つのインダクタの磁界結合による信号の回り込みを抑制することができる。例えば、電力増幅器１１で増幅された送信信号の高調波成分が、送信フィルタ６１Ｔおよび６２Ｔのいずれも経由せずにアンテナ接続端子１００から出力されてしまい、送信信号の品質が低下することを抑制することができる。
　また、例えば、第１インダクタは、受信経路に配置されており、第２インダクタは、送受信経路に配置されていてもよい。
　これにより、受信経路と送受信経路との間で２つのインダクタの磁界結合による信号の回り込みを抑制することができる。例えば、送受信経路を通過する送信信号または高調波成分が受信経路ＡＲまたはＢＲに流入して受信感度が劣化することを抑制することができる。
　また、例えば、チップコンデンサは、送信経路とグランドとの間に直列に接続されていてもよい。
　これにより、チップコンデンサは、送信経路を伝送される高調波成分を除去することができる。つまり、チップコンデンサは、２つのインダクタの磁界結合を抑制する機能だけでなく、高調波を除去する機能も有する。
　また、例えば、高周波モジュール１は、送信信号を増幅する電力増幅器１１を備え、チップコンデンサは、電力増幅器１１の出力端子に接続されていてもよい。
　これにより、送信信号の高調波成分は電力増幅器１１で発生しやすいので、電力増幅器１１の出力端子に接続されたチップコンデンサによって、高調波成分を効率良く除去することができる。
　また、例えば、高周波モジュール１は、送信信号を通過させる送信フィルタを備え、チップコンデンサは、送信フィルタの一端に接続されていてもよい。
　これにより、例えば、送信フィルタで除去できなかった高調波成分を、チップコンデンサによって除去することができる。
　また、例えば、高周波モジュール１は、高周波信号を増幅する増幅器を備え、第１インダクタは、増幅器の出力端子に接続され、第２インダクタは、増幅器の入力端子に接続されていてもよい。
　これにより、増幅器の入力端子および出力端子にそれぞれ接続された２つのインダクタの磁界結合が発生した場合、増幅された信号が入力側に戻ることになるので、増幅器が発振する。当該２つのインダクタの間にシールド機能を有するチップコンデンサを配置することにより、増幅器の発振を抑制することができる。
　また、例えば、増幅器は、高周波信号である送信信号を増幅する電力増幅器であってもよい。
　これにより、電力増幅器１１の発振を抑制することができる。
　また、例えば、チップコンデンサは、電力増幅器１１の出力端子に接続されていてもよい。
　これにより、２つのインダクタの一方とチップコンデンサとが電気的に接続されており、当該接続に要する配線長を短くすることができる。配線長が短くなることにより、寄生容量および寄生インダクタの発生を抑制することができるので、信号の品質の劣化を抑制することができる。
　また、例えば、側面被覆部２４２は、側面２１３のうち、側面２１３と主面２１２との接続部分から所定幅の領域を覆っておらず、側面被覆部２５２は、側面２１４のうち、側面２１４と主面２１１との接続部分から所定幅の領域を覆っていない。
　これにより、電極端子間の短絡を抑制することができる。
　また、例えば、主面被覆部２４１は、主面２１１のうち、主面２１１と側面２１４との接続部分から所定幅の領域を覆っておらず、主面被覆部２５１は、主面２１２のうち、主面２１２と側面２１３との接続部分から所定幅の領域を覆っていない。
　これにより、電極端子間の短絡を抑制することができる。
　また、例えば、側面被覆部２４２の厚みｄ２は、主面被覆部２４１の厚みｄ１より厚い。また、例えば、側面被覆部２５２の厚みｄ４は、主面被覆部２５１の厚みｄ３より厚い。
　これにより、チップコンデンサのシールド機能を高めることができる。
　また、本実施の形態に係る通信装置５は、アンテナ２で送受信される高周波信号を処理するＲＦＩＣ３と、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する高周波モジュール１と、を備える。
　これにより、高周波モジュール１と同様の効果を得ることができる。
　（その他）
　以上、本発明に係る高周波モジュールおよび通信装置について、上記の実施の形態などに基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
　例えば、チップコンデンサでは、主面被覆部の厚みと側面被覆部の厚みとが同じであってもよい。あるいは、主面被覆部の厚みが側面被覆部の厚みより厚くてもよい。また、例えば、チップコンデンサの第１電極端子と第２電極端子とは、形状が異なっていてもよい。例えば、チップコンデンサは、電極端子２４０、２４０Ａおよび２４０Ｂのいずれか１つと、電極端子２５０、２５０Ａおよび２５０Ｂのいずれか１つと、を有してもよい。
　また、例えば、高周波モジュールが備えるチップコンデンサは、１つのみであってもよい。チップコンデンサに含まれないキャパシタは、モジュール基板９１または集積回路素子の配線パターンを利用して形成されていてもよい。また、１つのチップコンデンサに複数のキャパシタが設けられていてもよい。
　また、例えば、高周波モジュールを構成する各回路部品がモジュール基板９１の主面の片方のみに配置された例を示したが、各回路部品は、モジュール基板９１の２つの主面に振り分けて配置されていてもよい。つまり、各回路部品は、モジュール基板９１に片面実装されていてもよく、両面実装されていてもよい。
　なお、チップコンデンサの少なくとも一部が、第１インダクタと第２インダクタとに外接する外接矩形または外接円の内部に位置していてもよい。この場合、チップコンデンサが第１インダクタと第２インダクタとの間に位置していなくても、第１インダクタと第２インダクタとの各々から放射状に放出される磁界の一部を遮ることができる。つまり、チプコンデンサは、第１インダクタと第２インダクタとの磁界結合を抑制することができる。
　その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
　本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用することができる。
１　高周波モジュール
２　アンテナ
３　ＲＦＩＣ
４　ＢＢＩＣ
５　通信装置
１１　電力増幅器
２１　低雑音増幅器
３１Ｃ、７１Ｃ、７２Ｃ　キャパシタ
３１Ｌ、３２Ｌ、４１Ｌ、７０Ｌ、７１Ｌ、７２Ｌ　インダクタ
５１、５２、５３　スイッチ
６１、６２　デュプレクサ
６１Ｒ、６２Ｒ　受信フィルタ
６１Ｔ、６２Ｔ　送信フィルタ
９１　モジュール基板
９１ａ、９１ｂ、２１１、２１２　主面
９２　樹脂部材
９５　金属シールド層
１００　アンテナ接続端子
１１１　送信入力端子
１２１　受信出力端子
１５０　外部接続端子
２００、２００Ａ、２００Ｂ、２０１、２０２　チップコンデンサ
２１０　本体
２１１ａ、２１２ａ、２１３ａ、２１４ａ　露出領域
２１３、２１４　側面
２２０、２３０　内部電極
２４０、２４０Ａ、２４０Ｂ、２５０、２５０Ａ、２５０Ｂ　電極端子
２４１、２４１Ｂ、２５１、２５１Ｂ　主面被覆部
２４２、２４２Ａ、２５２、２５２Ａ　側面被覆部
５１１、５１２、５１３、５２１、５２２、５２３、５３１、５３２、５３３　端子
ＡＲ、ＢＲ　受信経路
ＡＴ、ＢＴ　送信経路
ＡＴＲ、ＢＴＲ、ＣＴＲ　送受信経路

Claims (16)

  1. 　主面を有するモジュール基板と、
    　前記主面に配置された第１インダクタおよび第２インダクタと、
    　前記主面、前記第１インダクタおよび前記第２インダクタの少なくとも一部を覆う封止部材と、
    　前記封止部材の表面を覆い、グランド電位に設定された金属層と、
    　前記主面上であって、前記モジュール基板を平面視した場合に前記第１インダクタと前記第２インダクタとの間に配置されたチップコンデンサと、を備え、
    　前記チップコンデンサは、
    　前記金属層に接する第１電極端子と、
    　第２電極端子と、
    　前記主面に平行な第１主面、当該第１主面の反対側の第２主面、ならびに、前記第１主面と前記第２主面とを接続する、第１側面および当該第１側面の反対側の第２側面を有する本体と、
    　前記本体の内部において、前記第１側面から前記主面に平行に延びる第１内部電極と、
    　前記本体の内部において、前記第２側面から前記主面に平行に延び、前記主面の平面視において前記第１内部電極と重なる第２内部電極と、
    を有し、
    　前記第１電極端子は、
    　前記第１内部電極に接続され、かつ、前記第１側面の少なくとも一部を覆う第１側面被覆部と、
    　前記第１側面被覆部に接続され、かつ、前記第１主面の少なくとも一部を覆う第１主面被覆部と、を有し、
    　前記第２電極端子は、
    　前記第２内部電極に接続され、かつ、前記第２側面の少なくとも一部を覆う第２側面被覆部と、
    　前記第２側面被覆部に接続され、かつ、前記第２主面の少なくとも一部を覆う第２主面被覆部と、を有し、
    　前記第１主面被覆部は、前記主面の平面視において、前記第２主面被覆部と重なっている、
    　高周波モジュール。
  2. 　前記第１インダクタは、送信信号を伝送する送信経路、受信信号を伝送する受信経路、ならびに、送信信号および受信信号を伝送する送受信経路のいずれかに配置されており、
    　前記第２インダクタは、前記送信経路、前記受信経路および前記送受信経路のうちの、前記第１インダクタが配置された経路を除く２つの経路のいずれかに配置されている、
    　請求項１に記載の高周波モジュール。
  3. 　前記第１インダクタは、前記送信経路に配置されており、
    　前記第２インダクタは、前記受信経路に配置されている、
    　請求項２に記載の高周波モジュール。
  4. 　前記第１インダクタは、前記送信経路に配置されており、
    　前記第２インダクタは、前記送受信経路に配置されている、
    　請求項２に記載の高周波モジュール。
  5. 　前記第１インダクタは、前記受信経路に配置されており、
    　前記第２インダクタは、前記送受信経路に配置されている、
    　請求項２に記載の高周波モジュール。
  6. 　前記チップコンデンサは、前記送信経路とグランドとの間に接続されている、
    　請求項２～５のいずれか１項に記載の高周波モジュール。
  7. 　さらに、
    　前記送信信号を増幅する電力増幅器を備え、
    　前記チップコンデンサは、前記電力増幅器の出力端子に接続されている、
    　請求項６に記載の高周波モジュール。
  8. 　さらに、
    　前記送信信号を通過させる送信フィルタを備え、
    　前記チップコンデンサは、前記送信フィルタの一端に接続されている、
    　請求項６に記載の高周波モジュール。
  9. 　さらに、
    　高周波信号を増幅する増幅器を備え、
    　前記第１インダクタは、前記増幅器の出力端子に接続され、
    　前記第２インダクタは、前記増幅器の入力端子に接続されている、
    　請求項１に記載の高周波モジュール。
  10. 　前記増幅器は、前記高周波信号である送信信号を増幅する電力増幅器である、
    　請求項９に記載の高周波モジュール。
  11. 　前記チップコンデンサは、前記電力増幅器の出力端子に接続されている、
    　請求項１０に記載の高周波モジュール。
  12. 　前記第１側面被覆部は、前記第１側面のうち、前記第１側面と前記第２主面との接続部分から所定幅の領域を覆っておらず、
    　前記第２側面被覆部は、前記第２側面のうち、前記第２側面と前記第１主面との接続部分から所定幅の領域を覆っていない、
    　請求項１～１１のいずれか１項に記載の高周波モジュール。
  13. 　前記第１主面被覆部は、前記第１主面のうち、前記第１主面と前記第２側面との接続部分から所定幅の領域を覆っておらず、
    　前記第２主面被覆部は、前記第２主面のうち、前記第２主面と前記第１側面との接続部分から所定幅の領域を覆っていない、
    　請求項１～１２のいずれか１項に記載の高周波モジュール。
  14. 　前記第１側面被覆部の厚みは、前記第１主面被覆部の厚みより厚い、
    　請求項１～１３のいずれか１項に記載の高周波モジュール。
  15. 　前記第２側面被覆部の厚みは、前記第２主面被覆部の厚みより厚い、
    　請求項１～１４のいずれか１項に記載の高周波モジュール。
  16. 　アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、
    　前記アンテナと前記ＲＦ信号処理回路との間で前記高周波信号を伝送する、請求項１～１５のいずれか１項に記載の高周波モジュールと、を備える、
    　通信装置。
PCT/JP2021/033534 2020-09-30 2021-09-13 高周波モジュールおよび通信装置 WO2022070862A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020165048 2020-09-30
JP2020-165048 2020-09-30

Publications (1)

Publication Number Publication Date
WO2022070862A1 true WO2022070862A1 (ja) 2022-04-07

Family

ID=80951382

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/033534 WO2022070862A1 (ja) 2020-09-30 2021-09-13 高周波モジュールおよび通信装置

Country Status (1)

Country Link
WO (1) WO2022070862A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169839U (ja) * 1979-05-24 1980-12-05
JPH0855752A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
JP2003234595A (ja) * 2003-02-07 2003-08-22 Denso Corp 電磁波シールド型半導体装置
WO2017169547A1 (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 高周波モジュール
JP2019153611A (ja) * 2018-02-28 2019-09-12 株式会社村田製作所 モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169839U (ja) * 1979-05-24 1980-12-05
JPH0855752A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
JP2003234595A (ja) * 2003-02-07 2003-08-22 Denso Corp 電磁波シールド型半導体装置
WO2017169547A1 (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 高周波モジュール
JP2019153611A (ja) * 2018-02-28 2019-09-12 株式会社村田製作所 モジュール

Similar Documents

Publication Publication Date Title
KR102448317B1 (ko) 고주파 모듈 및 통신 장치
WO2021039068A1 (ja) 高周波モジュールおよび通信装置
JP2021048566A (ja) 高周波モジュールおよび通信装置
KR102417477B1 (ko) 고주파 모듈 및 통신 장치
JP2021048565A (ja) 高周波モジュールおよび通信装置
JP2021097322A (ja) 高周波モジュールおよび通信装置
US11539385B2 (en) Radio-frequency module and communication device
KR102476616B1 (ko) 고주파 모듈 및 통신장치
US20230261682A1 (en) Radio frequency module and communication device
KR20210122089A (ko) 고주파 모듈 및 통신 장치
CN116057842A (zh) 高频模块以及通信装置
US20230188171A1 (en) Radio-frequency module and communication device
US20230189432A1 (en) High-frequency module and communication device
US20230179233A1 (en) Radio-frequency module
KR102504973B1 (ko) 고주파 모듈 및 통신 장치
WO2022070862A1 (ja) 高周波モジュールおよび通信装置
JP2021136514A (ja) 高周波モジュール及び通信装置
WO2022102284A1 (ja) 高周波モジュール及び通信装置
WO2022034819A1 (ja) 高周波モジュール
US20240014832A1 (en) High-frequency module
WO2023021982A1 (ja) 高周波モジュール
WO2022209751A1 (ja) 高周波モジュール及び通信装置
US20240030166A1 (en) Radio-frequency module
US20240030165A1 (en) High-frequency module
US20240023263A1 (en) High-frequency module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21875164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21875164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP