JPH0864983A - シールドケース - Google Patents
シールドケースInfo
- Publication number
- JPH0864983A JPH0864983A JP6200650A JP20065094A JPH0864983A JP H0864983 A JPH0864983 A JP H0864983A JP 6200650 A JP6200650 A JP 6200650A JP 20065094 A JP20065094 A JP 20065094A JP H0864983 A JPH0864983 A JP H0864983A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- pattern
- ground
- main board
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩから発生するクロック及びデータ等々
の波形の高調波による妨害をＢＧＡパッケージ及びメイ
ン基板のグラウンドパターンを用いて妨害除去を行うこ
とを目的とする。 【構成】 ２層以上で構成されるＢＧＡの内部配線基板
の外周部にスルーホール２６でグラウンドを作り（接続
端子ピッチ）、さらにベア・チップ９を搭載する面には
外周部にグラウンドパターン１０を設け、ベア・チップ
９をシールド手段で覆うことでＢＧＡの信号電源接続端
子１１を残してシールドし、さらに上記のシールドされ
たＢＧＡを３層以上で構成されるメイン基板８に搭載
し、本メイン基板８の表裏はグラウンドパターンで全面
が覆われ、さらにメイン基板の外周部に表裏のグラウン
ドパターンを接続するスルーホール２６を多数設けるこ
とにより、基板８上でシールド対策が得られる。
の波形の高調波による妨害をＢＧＡパッケージ及びメイ
ン基板のグラウンドパターンを用いて妨害除去を行うこ
とを目的とする。 【構成】 ２層以上で構成されるＢＧＡの内部配線基板
の外周部にスルーホール２６でグラウンドを作り（接続
端子ピッチ）、さらにベア・チップ９を搭載する面には
外周部にグラウンドパターン１０を設け、ベア・チップ
９をシールド手段で覆うことでＢＧＡの信号電源接続端
子１１を残してシールドし、さらに上記のシールドされ
たＢＧＡを３層以上で構成されるメイン基板８に搭載
し、本メイン基板８の表裏はグラウンドパターンで全面
が覆われ、さらにメイン基板の外周部に表裏のグラウン
ドパターンを接続するスルーホール２６を多数設けるこ
とにより、基板８上でシールド対策が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩから発生するク
ロック及びデータ等々の波形の高調波による妨害をパッ
ケージ及びメイン基板のグラウンドパターンを用いて妨
害除去を行う構造に関するものである。
ロック及びデータ等々の波形の高調波による妨害をパッ
ケージ及びメイン基板のグラウンドパターンを用いて妨
害除去を行う構造に関するものである。
【０００２】
【従来の技術】近年、ディジタルＬＳＩの高速化に伴い
ＬＳＩで発生するクロック及びデータ等々の波形の高調
波の高周波数化とパワー増加により妨害対策技術の向上
が望まれている。
ＬＳＩで発生するクロック及びデータ等々の波形の高調
波の高周波数化とパワー増加により妨害対策技術の向上
が望まれている。
【０００３】以下に、従来のシールド構造について説明
する。図５−ａは、従来のシールド構造を示すものであ
る。図５（ａ）において、１はＬＳＩを実装する回路基
板、２はＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇ
ｅ）タイプのＬＳＩ、３はシールドケース、４は貫通コ
ンデンサーである。
する。図５−ａは、従来のシールド構造を示すものであ
る。図５（ａ）において、１はＬＳＩを実装する回路基
板、２はＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇ
ｅ）タイプのＬＳＩ、３はシールドケース、４は貫通コ
ンデンサーである。
【０００４】図５（ｂ）において貫通コンデンサー４の
構造は、信号電極７、誘電体５、グラウンド電極６で示
され、図５（ａ）のシールドケース３に半田付けされて
いる。この構造により妨害発生要因がシールドされるこ
ととなる。
構造は、信号電極７、誘電体５、グラウンド電極６で示
され、図５（ａ）のシールドケース３に半田付けされて
いる。この構造により妨害発生要因がシールドされるこ
ととなる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成ではＱＦＰタイプのＬＳＩ２を用いているため
に図５（ａ）に示すように、回路基板全体をシールドケ
ースで覆う必要があり、さらに貫通コンデンサー４をシ
ールドケース３に半田付けする必要があり、作業性が悪
く、大きなシールドケースを必要とするためコストダウ
ンするにも難しいという問題点を有していた。
来の構成ではＱＦＰタイプのＬＳＩ２を用いているため
に図５（ａ）に示すように、回路基板全体をシールドケ
ースで覆う必要があり、さらに貫通コンデンサー４をシ
ールドケース３に半田付けする必要があり、作業性が悪
く、大きなシールドケースを必要とするためコストダウ
ンするにも難しいという問題点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、従来のシールドケース３をＬＳＩ２のパッケージと
回路基板１の表面パターンに分割させた構成により従来
のシールドケース３と同等の効果を持ったシールド構成
を提供することを目的とする。
で、従来のシールドケース３をＬＳＩ２のパッケージと
回路基板１の表面パターンに分割させた構成により従来
のシールドケース３と同等の効果を持ったシールド構成
を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のシールドケースは、表面実装型の多端子ＬＳ
Ｉパッケージであり（以下、ＢＧＡ（ｂａｌｌｇｒｉｄ
ａｒｒａｙ）と記す）において、さらにパッケージ内
部の配線パターン層が２層以上ＢＧＡパッケージにおい
て、ＢＧＡ外周部の４辺上の接続端子（ハンダボール）
をすべてグラウンド用端子に割り当て、接続端子の反対
側のベア・チップを搭載した配線パターンにおいてさら
にその外周部４辺をグラウンドパターンが覆い、ＢＧＡ
外周部の４辺上の接続端子とベア・チップを搭載した配
線パターン上の外周部４辺のグラウンドパターンをスル
ーホールで接続したＢＧＡパッケージにおいて、そのＢ
ＧＡパッケージの接続端子の反対側のベア・チップを搭
載した配線パターンにおいてさらにその外周部４辺をグ
ラウンドパターンで覆ったパターン上に、シールド手段
によりベア・チップを覆ったＢＧＡパッケージを複数
個、接続させるための３層以上のインナーバイア基板に
おいて基板の表裏のパターンを全面グラウンドとし（但
し、ＢＧＡパッケージを搭載するパターンのＢＧＡ外周
部の４辺上のグラウンド接続端子を除くその内側端子は
３層以上のインナーバイア方式メイン基板の内層パター
ンとインナーバイアで接続される）たという構成を有し
ている。
に本発明のシールドケースは、表面実装型の多端子ＬＳ
Ｉパッケージであり（以下、ＢＧＡ（ｂａｌｌｇｒｉｄ
ａｒｒａｙ）と記す）において、さらにパッケージ内
部の配線パターン層が２層以上ＢＧＡパッケージにおい
て、ＢＧＡ外周部の４辺上の接続端子（ハンダボール）
をすべてグラウンド用端子に割り当て、接続端子の反対
側のベア・チップを搭載した配線パターンにおいてさら
にその外周部４辺をグラウンドパターンが覆い、ＢＧＡ
外周部の４辺上の接続端子とベア・チップを搭載した配
線パターン上の外周部４辺のグラウンドパターンをスル
ーホールで接続したＢＧＡパッケージにおいて、そのＢ
ＧＡパッケージの接続端子の反対側のベア・チップを搭
載した配線パターンにおいてさらにその外周部４辺をグ
ラウンドパターンで覆ったパターン上に、シールド手段
によりベア・チップを覆ったＢＧＡパッケージを複数
個、接続させるための３層以上のインナーバイア基板に
おいて基板の表裏のパターンを全面グラウンドとし（但
し、ＢＧＡパッケージを搭載するパターンのＢＧＡ外周
部の４辺上のグラウンド接続端子を除くその内側端子は
３層以上のインナーバイア方式メイン基板の内層パター
ンとインナーバイアで接続される）たという構成を有し
ている。
【０００８】さらに上記構成より妨害除去効果を高める
ために、ＢＧＡパッケージにおいて、パッケージ内部の
パターン層を形成する基板をセラミックの積層技術とフ
ェライトの積層技術を用いてベア・チップのパッドか
ら、ＢＧＡパッケージの接続端子（ハンダボール）間に
フィルターを形成している構成を有している。
ために、ＢＧＡパッケージにおいて、パッケージ内部の
パターン層を形成する基板をセラミックの積層技術とフ
ェライトの積層技術を用いてベア・チップのパッドか
ら、ＢＧＡパッケージの接続端子（ハンダボール）間に
フィルターを形成している構成を有している。
【０００９】
【作用】この構成によって、ＢＧＡパッケージ内部のベ
ア・チップを搭載している２層以上の配線パターンの表
裏のパターンにおいて、ベア・チップを搭載している面
においてＢＧＡの外周部の４辺はグラウンドパターンで
囲まれ、さらにこのグラウンドパターンと反対側の配線
パターン面においてＢＧＡパッケージを複数個搭載する
メイン基板との接続用の接続端子（ハンダボール）が並
んでおり、これらの接続端子の外周部４辺上の接続端子
（ハンダボール）は、ベア・チップを搭載している面の
外周部グラウンドとスルーホールで接続されている。
ア・チップを搭載している２層以上の配線パターンの表
裏のパターンにおいて、ベア・チップを搭載している面
においてＢＧＡの外周部の４辺はグラウンドパターンで
囲まれ、さらにこのグラウンドパターンと反対側の配線
パターン面においてＢＧＡパッケージを複数個搭載する
メイン基板との接続用の接続端子（ハンダボール）が並
んでおり、これらの接続端子の外周部４辺上の接続端子
（ハンダボール）は、ベア・チップを搭載している面の
外周部グラウンドとスルーホールで接続されている。
【００１０】さらに、このＢＧＡパッケージにおいてベ
ア・チップを搭載している面の外周部グラウンドパター
ンにベア・チップを取り囲むシールド手段でシールドを
施し、外周部グラウンドと接続することにより、ＢＧＡ
パッケージのシールドは、メイン基板との外周部の接続
端子（ハンダボール）を除いた接続端子（ハンダボー
ル）を残してシールドされたこととなる。
ア・チップを搭載している面の外周部グラウンドパター
ンにベア・チップを取り囲むシールド手段でシールドを
施し、外周部グラウンドと接続することにより、ＢＧＡ
パッケージのシールドは、メイン基板との外周部の接続
端子（ハンダボール）を除いた接続端子（ハンダボー
ル）を残してシールドされたこととなる。
【００１１】次に、メイン基板が３層以上の多層基板に
おいて表裏のパターンが全面グラウンドパターンで覆わ
れており、（但し上記ＢＧＡパッケージの外周部の接続
端子（ハンダボール）を除いた接続端子を接続する部分
は接続用パターンが存在する）さらに、メイン基板の接
続用にはインナーバイア方式のスルーホールを用いるこ
とにより上記のＢＤＡパッケージと共に基板上でシール
ドケースを用いることなくシールドを行うことができ
る。
おいて表裏のパターンが全面グラウンドパターンで覆わ
れており、（但し上記ＢＧＡパッケージの外周部の接続
端子（ハンダボール）を除いた接続端子を接続する部分
は接続用パターンが存在する）さらに、メイン基板の接
続用にはインナーバイア方式のスルーホールを用いるこ
とにより上記のＢＤＡパッケージと共に基板上でシール
ドケースを用いることなくシールドを行うことができ
る。
【００１２】
（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１３】図１（ａ）において、８はＢＧＡを形成す
る配線基板、９はベア・チップ、１０はグラウンドパタ
ーン、１１は接続端子（ハンダボール）、２６はスルー
ホールである。以上のように構成されたＢＧＡパッケー
ジにおいて、ベア。チップ９はサブストレートを上向き
に取り付けることにより（サブストレートはグラウンド
に接続されたとき）、図１（ｂ）（図１（ａ）をＡの方
向から見た図）に示すように信号・電源接続端子（ハン
ダボール）１３の部分を除いてシールドされることとな
る。
る配線基板、９はベア・チップ、１０はグラウンドパタ
ーン、１１は接続端子（ハンダボール）、２６はスルー
ホールである。以上のように構成されたＢＧＡパッケー
ジにおいて、ベア。チップ９はサブストレートを上向き
に取り付けることにより（サブストレートはグラウンド
に接続されたとき）、図１（ｂ）（図１（ａ）をＡの方
向から見た図）に示すように信号・電源接続端子（ハン
ダボール）１３の部分を除いてシールドされることとな
る。
【００１４】しかし、グラウンド接続端子（ハンダボー
ル）１４のピッチ（図１（ｂ）のＢ）がある程度狭くな
ければシールド効果はない。通常ＢＧＡのピッチ（図１
（ｂ）のＰ）は１〜１．５ミリメートルが採用されてい
るので殆ど問題はない。
ル）１４のピッチ（図１（ｂ）のＢ）がある程度狭くな
ければシールド効果はない。通常ＢＧＡのピッチ（図１
（ｂ）のＰ）は１〜１．５ミリメートルが採用されてい
るので殆ど問題はない。
【００１５】（実施例２）図２において、上記実施例１
のＢＧＡにシールド効果を高めるために、ベア・チップ
の上側にシールド手段の一例として、金属シールドケー
ス１２を取り付けた構造を示す。さらにシールドケース
の代わりに、ベア・チップ９の表面上を絶縁し導電性の
樹脂または塗料を塗布しても効果は同じである。
のＢＧＡにシールド効果を高めるために、ベア・チップ
の上側にシールド手段の一例として、金属シールドケー
ス１２を取り付けた構造を示す。さらにシールドケース
の代わりに、ベア・チップ９の表面上を絶縁し導電性の
樹脂または塗料を塗布しても効果は同じである。
【００１６】（実施例３）図３（ａ）において、１５は
ＢＧＡパッケージを実装するメイン基板（３層以上）、
１６は全面グラウンドであり、このメイン基板１５上
に、実施例１のＢＧＡパッケージを搭載する。このと
き、ＢＧＡパッケージの外周部にあるグラウンド接続端
子（ハンダボール）１４と半田付けされるメイン基板グ
ラウンド接続端子１７の内側の信号・電源接続端子１８
は全面グラウンド１６からは絶縁されている。さらに、
メイン基板１５のスルーホールは図３−ｂで示すような
インナーバイア１９である。もちろん、メイン基板１５
の外周部には、１〜１．５ミリメートルピッチで表裏の
全面グラウンド１６は接続されている。
ＢＧＡパッケージを実装するメイン基板（３層以上）、
１６は全面グラウンドであり、このメイン基板１５上
に、実施例１のＢＧＡパッケージを搭載する。このと
き、ＢＧＡパッケージの外周部にあるグラウンド接続端
子（ハンダボール）１４と半田付けされるメイン基板グ
ラウンド接続端子１７の内側の信号・電源接続端子１８
は全面グラウンド１６からは絶縁されている。さらに、
メイン基板１５のスルーホールは図３−ｂで示すような
インナーバイア１９である。もちろん、メイン基板１５
の外周部には、１〜１．５ミリメートルピッチで表裏の
全面グラウンド１６は接続されている。
【００１７】（実施例４）図４において、さらに妨害除
去効果を高めるために、実施例１のＢＧＡを形成する配
線基板８をフェライト積層技術と誘電体積層技術で構成
し、ＢＧＡを形成する配線基板８内部にフィルターを作
り込むことにより高調波を減衰させることが可能であ
る。この構造を図４を用いて説明する。
去効果を高めるために、実施例１のＢＧＡを形成する配
線基板８をフェライト積層技術と誘電体積層技術で構成
し、ＢＧＡを形成する配線基板８内部にフィルターを作
り込むことにより高調波を減衰させることが可能であ
る。この構造を図４を用いて説明する。
【００１８】図４において、ここではＴ型フィルターを
構成した時について説明する。図４においてＢＧＡを形
成する配線基板８をフェライトと誘電体の積層技術で構
成した時の断面図を示す。この断面は２０，２１のフェ
ライト層と２１の誘電体層で構成され、フェライト層２
０，２１の内部にはＬ形成用電極２３があり、誘電体層
２１の内部にはコンデンサー形成用電極２４があり、ス
ルーホールで各々が接続され、ベア・チップ９からボン
ディング用ワイア２５を通して信号はフィルターを通り
接続端子（ハンダボール）へ導かれる。
構成した時について説明する。図４においてＢＧＡを形
成する配線基板８をフェライトと誘電体の積層技術で構
成した時の断面図を示す。この断面は２０，２１のフェ
ライト層と２１の誘電体層で構成され、フェライト層２
０，２１の内部にはＬ形成用電極２３があり、誘電体層
２１の内部にはコンデンサー形成用電極２４があり、ス
ルーホールで各々が接続され、ベア・チップ９からボン
ディング用ワイア２５を通して信号はフィルターを通り
接続端子（ハンダボール）へ導かれる。
【００１９】
【発明の効果】以上のように本発明はスルーホールによ
るグラウンドをＢＧＡ用基板とメイン基板上に多数設け
ることと、メイン基板の多層化により、妨害対策用に別
途シールドケースを設ける必要がないため工場での作業
性が良くなり、さらにメイン基板の表裏がグラウンドと
なる為に内層のパターンに対して基板の浮遊容量が入る
ので貫通コンデンサーが不要となりコスタダウンが計れ
ると共に工数低減が計れるシールド構造を実現できるも
のである。
るグラウンドをＢＧＡ用基板とメイン基板上に多数設け
ることと、メイン基板の多層化により、妨害対策用に別
途シールドケースを設ける必要がないため工場での作業
性が良くなり、さらにメイン基板の表裏がグラウンドと
なる為に内層のパターンに対して基板の浮遊容量が入る
ので貫通コンデンサーが不要となりコスタダウンが計れ
ると共に工数低減が計れるシールド構造を実現できるも
のである。
【図１】（ａ） 本発明の実施例におけるＢＧＡパッケ
ージの構造を示す図 （ｂ） 同ＢＧＡパッケージを底面より見たボールグリ
ドアレイの配置図
ージの構造を示す図 （ｂ） 同ＢＧＡパッケージを底面より見たボールグリ
ドアレイの配置図
【図２】同ＢＧＡパッケージシールド手段を施したとき
の構造を示す図
の構造を示す図
【図３】（ａ） 本発明の実施例におけるメイン基板の
構造を示す図 （ｂ） 同メイン基板の断面図
構造を示す図 （ｂ） 同メイン基板の断面図
【図４】本発明の別の実施例であるシールドケースの構
造を示す図
造を示す図
【図５】（ａ） 従来例のシールドケースの構成を示す
図 （ｂ） 従来例で使用される貫通コンデンサーの構造を
示す図
図 （ｂ） 従来例で使用される貫通コンデンサーの構造を
示す図
１ 基板 ２ ＱＦＰタイプＬＳＩ ３ シールドケース ４ 貫通コンデンサー ５ 誘電体 ６ グラウンド電極 ７ 信号電極 ８ ＢＧＡを形成する配線基板 ９ ベア・チップ １０ グラウンドパターン １１ 接続端子（ハンダボール） １２ シールドケース（シールド手段の一例） １３ 信号・電源接続端子（ハンダボール） １４ グラウンド接続端子（ハンダボール） １５ メイン基板 １６ 全面グラウンドパターン １７ グラウンド接続端子 １８ 信号電源接続端子 １９ インナーバイア（貫通しないスルーホール） ２０ フェライト層 ２１ 誘電体層 ２２ フェライト層 ２３ Ｌ形成用電極 ２４ コンデンサー形成用電極 ２５ ボンディングワイア ２６ スルーホール
Claims (4)
- 【請求項１】 表面実装型の多端子ＬＳＩパッケージで
あるＢＧＡ（ｂａｌｌｇｒｉｄ ａｒｒａｙ）であっ
て、さらにパッケージ内部の配線パターン層が２層以上
のＢＧＡパッケージであるシールドケースにおいて、Ｂ
ＧＡ外周部の４辺上の接続端子（ハンダボール）をすべ
てグラウンド用端子に割り当て、接続端子の反対側のベ
ア・チップを搭載した配線パターンにおいてさらにその
外周部４辺をグラウンドパターンが覆い、ＢＧＡ外周部
の４辺上の接続端子とベア・チップを搭載した配線パタ
ーン上の外周部４辺のグラウンドパターンをスルーホー
ルで接続したことを特徴とするシールドケース。 - 【請求項２】 接続端子の反対側のベア・チップを搭載
した配線パターンにおいてさらにその外周部４辺をグラ
ウンドパターンで覆ったパターン上に、シールド手段に
よりベア・チップを覆ったことを特徴とする請求項１記
載のシールドケース。 - 【請求項３】 ３層以上のインナーバイア方式メイン基
板において、メイン基板の表裏のパターンを全面グラウ
ンドとし（但し、ＢＧＡパッケージを搭載するパターン
のＢＧＡ外周部の４辺上のグラウンド接続端子を除くそ
の内側端子は３層以上のインナーバイア方式メイン基板
の内層パターンとインナーバイアで接続される）、さら
にインナーバイア方式メイン基板の外周部は表裏のパタ
ーンを接続するスルーホールで多数接続されたことを特
徴とするシールドケース。 - 【請求項４】 パッケージ内部のパターン層を形成する
基板をセラミックの積層技術とフェライトの積層技術を
用いてベア・チップのパッドから、ＢＧＡパッケージの
接続端子間にフィルターを形成したことを特徴とする請
求項１記載のシールドケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06200650A JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06200650A JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864983A true JPH0864983A (ja) | 1996-03-08 |
| JP3082579B2 JP3082579B2 (ja) | 2000-08-28 |
Family
ID=16427936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06200650A Expired - Fee Related JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082579B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012675A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | シールド付き表面実装部品 |
| GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
| WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
| WO1999060627A1 (de) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Elektronische baugruppe |
| WO2000047027A1 (fr) * | 1999-02-05 | 2000-08-10 | Novatec S.A. | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre |
| US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| WO2013133122A1 (ja) * | 2012-03-07 | 2013-09-12 | 三菱電機株式会社 | 高周波パッケージ |
| JP2013222924A (ja) * | 2012-04-19 | 2013-10-28 | Furukawa Electric Co Ltd:The | 部品内蔵基板 |
-
1994
- 1994-08-25 JP JP06200650A patent/JP3082579B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012675A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | シールド付き表面実装部品 |
| GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
| US5955789A (en) * | 1997-04-16 | 1999-09-21 | International Business Machines Corporation | Ball grid array module |
| SG81925A1 (en) * | 1997-04-16 | 2001-07-24 | Ibm | Ball grid array module |
| WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
| WO1999060627A1 (de) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Elektronische baugruppe |
| WO2000047027A1 (fr) * | 1999-02-05 | 2000-08-10 | Novatec S.A. | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre |
| US7032306B1 (en) | 1999-02-05 | 2006-04-25 | Societe Novatec S.A. | Method for producing module |
| US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| WO2013133122A1 (ja) * | 2012-03-07 | 2013-09-12 | 三菱電機株式会社 | 高周波パッケージ |
| US9368457B2 (en) | 2012-03-07 | 2016-06-14 | Mitsubishi Electric Corporation | High-frequency package |
| JP2013222924A (ja) * | 2012-04-19 | 2013-10-28 | Furukawa Electric Co Ltd:The | 部品内蔵基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082579B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180012B2 (en) | Module part | |
| JP2565300B2 (ja) | 半導体装置 | |
| US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| US7161252B2 (en) | Module component | |
| US10319685B2 (en) | EMI shielded integrated circuit packages and methods of making the same | |
| US6777620B1 (en) | Circuit board | |
| JP5750528B1 (ja) | 部品内蔵回路基板 | |
| JPH1154944A (ja) | 回路基板 | |
| JP3082579B2 (ja) | シールドケース | |
| KR102279978B1 (ko) | 모듈 | |
| US6307259B1 (en) | Plastic package for semiconductor device | |
| JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP2707996B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JPH1168029A (ja) | 半導体装置 | |
| JPH09293987A (ja) | 混成集積回路パッケージ | |
| JP7131624B2 (ja) | モジュール | |
| JP2809212B2 (ja) | 電子装置パッケ−ジ | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| US20220310317A1 (en) | Electronic component module | |
| CN112533351B (zh) | 电路板及其制作方法 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JP2785502B2 (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |