JP2003209357A - 多層基板製造方法 - Google Patents
多層基板製造方法Info
- Publication number
- JP2003209357A JP2003209357A JP2002006767A JP2002006767A JP2003209357A JP 2003209357 A JP2003209357 A JP 2003209357A JP 2002006767 A JP2002006767 A JP 2002006767A JP 2002006767 A JP2002006767 A JP 2002006767A JP 2003209357 A JP2003209357 A JP 2003209357A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- board
- laminating
- stacking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】従来に比して電気的耐性の強い多層配線基板を
提案する。 【解決手段】製造用基板５に比して少ない収縮量でなる
積層用基板２を選定し、当該製造用基板５の配線Ｗ１に
積層用基板２を位置決めし、製造用基板５と積層用基板
２との間を機械的に接続するプリプレグ２５ａ、２６ａ
を介して配線Ｗ１に位置決めされた製造用基板５及び積
層用基板２を一体形成することに伴って、配線Ｗ１に積
層用基板２が位置決めされたまま製造用基板５が収縮し
た場合に、積層用基板２が製造用基板５に比して少ない
収縮量で収縮されるので、配線Ｗ１に対する位置ずれが
積層用基板２の収縮量の範囲内に収まるようにした状態
で製造用基板５及び積層用基板２を相互に電気的に接続
できることにより、製造用基板５に対する積層用基板２
の位置ずれを最小限に収えた状態で電気的な接続を確実
に実行でき、かくして、従来に比して電気的耐性を強化
できる。
提案する。 【解決手段】製造用基板５に比して少ない収縮量でなる
積層用基板２を選定し、当該製造用基板５の配線Ｗ１に
積層用基板２を位置決めし、製造用基板５と積層用基板
２との間を機械的に接続するプリプレグ２５ａ、２６ａ
を介して配線Ｗ１に位置決めされた製造用基板５及び積
層用基板２を一体形成することに伴って、配線Ｗ１に積
層用基板２が位置決めされたまま製造用基板５が収縮し
た場合に、積層用基板２が製造用基板５に比して少ない
収縮量で収縮されるので、配線Ｗ１に対する位置ずれが
積層用基板２の収縮量の範囲内に収まるようにした状態
で製造用基板５及び積層用基板２を相互に電気的に接続
できることにより、製造用基板５に対する積層用基板２
の位置ずれを最小限に収えた状態で電気的な接続を確実
に実行でき、かくして、従来に比して電気的耐性を強化
できる。
Description
【０００１】
【発明の属する技術分野】本発明は多層基板製造方法に
関し、例えば２枚の基板を積層して多層基板を製造する
多層基板製造方法に適用して好適なものである。
関し、例えば２枚の基板を積層して多層基板を製造する
多層基板製造方法に適用して好適なものである。
【０００２】
【従来の技術】従来、多層基板製造方法においては、製
造用のサイズでなる製造用基板上に、当該製造用基板と
ほぼ同サイズ及び同材質の積層用基板を積層し、当該製
造用基板及び積層用基板の一面に対してほぼ垂直にスル
ーホールを貫通形成して層間接続することにより、多層
基板を製造するようになされている。
造用のサイズでなる製造用基板上に、当該製造用基板と
ほぼ同サイズ及び同材質の積層用基板を積層し、当該製
造用基板及び積層用基板の一面に対してほぼ垂直にスル
ーホールを貫通形成して層間接続することにより、多層
基板を製造するようになされている。
【０００３】
【発明が解決しようとする課題】ところで、かかる多層
基板製造方法においては、互いに同サイズ及び同材質の
製造用基板及び積層用基板を用いているものの、製造用
基板及び積層用基板の一面に対する配線占有率が異なる
ので、製造工程中の熱処理や冷却処理によって製造用基
板の有機材料における収縮量と、積層用基板の有機材料
における収縮量とが大幅に相違することになる。
基板製造方法においては、互いに同サイズ及び同材質の
製造用基板及び積層用基板を用いているものの、製造用
基板及び積層用基板の一面に対する配線占有率が異なる
ので、製造工程中の熱処理や冷却処理によって製造用基
板の有機材料における収縮量と、積層用基板の有機材料
における収縮量とが大幅に相違することになる。
【０００４】従って多層基板製造方法においては、製造
用基板及び積層用基板の一面に対してほぼ垂直にスルー
ホールを貫通形成した場合であっても、当該製造用基板
及び積層用基板に本来形成されるべきスルーホールの形
成位置が収縮量の相違によって大幅にずれてしまってい
るので、電気的接続が十分に行えず、電気的耐性が弱い
という問題があった。
用基板及び積層用基板の一面に対してほぼ垂直にスルー
ホールを貫通形成した場合であっても、当該製造用基板
及び積層用基板に本来形成されるべきスルーホールの形
成位置が収縮量の相違によって大幅にずれてしまってい
るので、電気的接続が十分に行えず、電気的耐性が弱い
という問題があった。
【０００５】本発明は以上の点を考慮してなされたもの
で、従来に比して簡易な方法で電気的耐性の強い多層基
板を製造し得る多層基板製造方法を提案しようとするも
のである。
で、従来に比して簡易な方法で電気的耐性の強い多層基
板を製造し得る多層基板製造方法を提案しようとするも
のである。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の製造用基板に比して少ない
収縮量でなる積層用基板を選定し、製造用基板の所定位
置に積層用基板を位置決めし、製造用基板と積層用基板
とを接続する接続仲介部を介して所定位置に位置決めさ
れた製造用基板及び積層用基板を硬化して一体形成し、
製造用基板、接続仲介部及び積層用基板を相互に電気的
に接続するようにし、当該硬化することに伴って、所定
位置に積層用基板が位置決めされたまま製造用基板が収
縮した場合に、積層用基板が製造用基板に比して少ない
収縮量で収縮されることにより、所定位置に対する積層
用基板の位置ずれが収縮量の範囲内に収まるようにし
た。
め本発明においては、所定の製造用基板に比して少ない
収縮量でなる積層用基板を選定し、製造用基板の所定位
置に積層用基板を位置決めし、製造用基板と積層用基板
とを接続する接続仲介部を介して所定位置に位置決めさ
れた製造用基板及び積層用基板を硬化して一体形成し、
製造用基板、接続仲介部及び積層用基板を相互に電気的
に接続するようにし、当該硬化することに伴って、所定
位置に積層用基板が位置決めされたまま製造用基板が収
縮した場合に、積層用基板が製造用基板に比して少ない
収縮量で収縮されることにより、所定位置に対する積層
用基板の位置ずれが収縮量の範囲内に収まるようにし
た。
【０００７】従って本発明では、製造用基板及び積層用
基板が収縮しても、製造用基板の所定位置に対する積層
用基板の位置ずれが当該積層用基板の収縮量の範囲内に
収まるようになされているので、製造用基板に対する積
層用基板の位置ずれを最小限に収えた状態で電気的な接
続を確実に実行することができる。
基板が収縮しても、製造用基板の所定位置に対する積層
用基板の位置ずれが当該積層用基板の収縮量の範囲内に
収まるようになされているので、製造用基板に対する積
層用基板の位置ずれを最小限に収えた状態で電気的な接
続を確実に実行することができる。
【０００８】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【０００９】本発明においては、完成品である多層基板
５１〜５３（図５）を製造するための多層基板製造方法
について、図１〜図５を用いて説明する。
５１〜５３（図５）を製造するための多層基板製造方法
について、図１〜図５を用いて説明する。
【００１０】第１段階（図１（Ａ）上段）として、多層
基板製造装置（図示せず）は、基板製造用のワークシー
トサイズ（面積）でなるガラスエポキシ材質の両面銅張
板１ａをほぼ１／３以下の面積を有する３枚の基板に切
り分けた後、当該切り分けた３枚の基板の一面２Ａ、３
Ａ及び４Ａに対してエッチングレジスト処理及び湿式エ
ッチング処理を順次施して１本の配線パターンでなる配
線wir1、wir2及びwir3を形成することにより、積層用基
板２、３及び４を作製する。
基板製造装置（図示せず）は、基板製造用のワークシー
トサイズ（面積）でなるガラスエポキシ材質の両面銅張
板１ａをほぼ１／３以下の面積を有する３枚の基板に切
り分けた後、当該切り分けた３枚の基板の一面２Ａ、３
Ａ及び４Ａに対してエッチングレジスト処理及び湿式エ
ッチング処理を順次施して１本の配線パターンでなる配
線wir1、wir2及びwir3を形成することにより、積層用基
板２、３及び４を作製する。
【００１１】一方、多層基板製造装置は、両面銅張板１
ａと同サイズ同材質の両面銅張板１ｂ（図１（Ａ）下
段）の一面５Ａに対して、当該両面銅張板１ａから積層
用基板２、３及び４を作製した際の配線wir1、wir2及び
wir3と対応する位置に上述と同様の処理を施して配線Ｗ
１、Ｗ２及びＷ３を形成することにより、製造用基板５
を作製する。
ａと同サイズ同材質の両面銅張板１ｂ（図１（Ａ）下
段）の一面５Ａに対して、当該両面銅張板１ａから積層
用基板２、３及び４を作製した際の配線wir1、wir2及び
wir3と対応する位置に上述と同様の処理を施して配線Ｗ
１、Ｗ２及びＷ３を形成することにより、製造用基板５
を作製する。
【００１２】これにより多層基板製造装置は、製造用基
板５の一面５Ａにおける面積のほぼ１／３以下の面積を
有する積層用基板２、３及び４を選定すると共に、製造
用基板５の配線Ｗ１、Ｗ２及びＷ３を互いに所定間隔離
した状態で形成し得るようになされている。
板５の一面５Ａにおける面積のほぼ１／３以下の面積を
有する積層用基板２、３及び４を選定すると共に、製造
用基板５の配線Ｗ１、Ｗ２及びＷ３を互いに所定間隔離
した状態で形成し得るようになされている。
【００１３】なお積層用基板２、３及び４を製造用基板
５の一面５Ａにおける面積のほぼ１／３以下の面積に選
定した理由については後述する。
５の一面５Ａにおける面積のほぼ１／３以下の面積に選
定した理由については後述する。
【００１４】また、多層基板製造装置は、製造用基板５
の配線Ｗ１、Ｗ２及びＷ３に対して端子めっき処理を行
うことにより、当該製造用基板５に対して積層用基板
２、３及び４を積層した後に行うマスキング処理等の追
加工程を省略し得るようになされている。
の配線Ｗ１、Ｗ２及びＷ３に対して端子めっき処理を行
うことにより、当該製造用基板５に対して積層用基板
２、３及び４を積層した後に行うマスキング処理等の追
加工程を省略し得るようになされている。
【００１５】第２段階（図１（Ｂ）上段）として、多層
基板製造装置は、半導体メモリ等でなるベアチップ１１
ａの回路形成面における所定位置へ形成したスタットバ
ンプ１２ａと、積層用基板２の一面２Ａに形成した内周
側の配線wir1とを異方性導電膜１３ａを介して接合（い
わゆるフリップチップ実装）する。
基板製造装置は、半導体メモリ等でなるベアチップ１１
ａの回路形成面における所定位置へ形成したスタットバ
ンプ１２ａと、積層用基板２の一面２Ａに形成した内周
側の配線wir1とを異方性導電膜１３ａを介して接合（い
わゆるフリップチップ実装）する。
【００１６】同様に多層基板製造装置は、ベアチップ１
１ｂ及び１１ｃの回路形成面における所定位置へ形成し
たスタットバンプ１２ｂ及び１２ｃと、積層用基板３及
び４の一面３Ａ及び４Ａに形成した内周側の配線wir2及
びwir3とを異方性導電膜１３ｂ及び１３ｃを介してフリ
ップチップ実装する。
１ｂ及び１１ｃの回路形成面における所定位置へ形成し
たスタットバンプ１２ｂ及び１２ｃと、積層用基板３及
び４の一面３Ａ及び４Ａに形成した内周側の配線wir2及
びwir3とを異方性導電膜１３ｂ及び１３ｃを介してフリ
ップチップ実装する。
【００１７】第３段階（図２（Ｃ））として、多層基板
製造装置は、製造用基板５の配線Ｗ１上へ、積層用基板
２の一面２Ａとほぼ同面積でなるガラスエポキシ材質の
介挿プリプレグ２５ａ及び覆蓋プリプレグ２６ａを順次
積層し、さらに当該配線Ｗ１に配線wir1を対向させて位
置決めした状態で、ベアチップ１１ａが実装された積層
用基板２を積層する。
製造装置は、製造用基板５の配線Ｗ１上へ、積層用基板
２の一面２Ａとほぼ同面積でなるガラスエポキシ材質の
介挿プリプレグ２５ａ及び覆蓋プリプレグ２６ａを順次
積層し、さらに当該配線Ｗ１に配線wir1を対向させて位
置決めした状態で、ベアチップ１１ａが実装された積層
用基板２を積層する。
【００１８】同様に多層基板製造装置は、製造用基板５
の配線Ｗ２及びＷ３上へ、積層用基板３及び４の一面３
Ａ及び４Ａとほぼ同面積でなるガラスエポキシ材質の介
挿プリプレグ２５ｂ及び２５ｃ及び覆蓋プリプレグ２６
ｂ及び２６ｃを順次積層し、さらに当該配線Ｗ２及びＷ
３に配線wir2及びwir3を対向させて位置決めした状態
で、ベアチップ１１ｂ及び１１ｃが実装された積層用基
板３及び４を積層する。
の配線Ｗ２及びＷ３上へ、積層用基板３及び４の一面３
Ａ及び４Ａとほぼ同面積でなるガラスエポキシ材質の介
挿プリプレグ２５ｂ及び２５ｃ及び覆蓋プリプレグ２６
ｂ及び２６ｃを順次積層し、さらに当該配線Ｗ２及びＷ
３に配線wir2及びwir3を対向させて位置決めした状態
で、ベアチップ１１ｂ及び１１ｃが実装された積層用基
板３及び４を積層する。
【００１９】ここで介挿プリプレグ２５ａ、２５ｂ及び
２５ｃとは、製造用基板５と積層用基板２、３及び４と
の間における厚さを所定の厚さに選定するためのもので
あり、覆蓋プリプレグ２６ａ、２６ｂ及び２６ｃとは、
ベアチップ１１ａ、１１ｂ及び１１ｃを被覆するための
ものである。
２５ｃとは、製造用基板５と積層用基板２、３及び４と
の間における厚さを所定の厚さに選定するためのもので
あり、覆蓋プリプレグ２６ａ、２６ｂ及び２６ｃとは、
ベアチップ１１ａ、１１ｂ及び１１ｃを被覆するための
ものである。
【００２０】この場合、多層基板製造装置は、介挿プリ
プレグ２５ａ、２５ｂ又は２５ｃの厚さを適宜変更し得
るようになされており、これにより製造用基板５に対し
て積層用基板２、３又は４を積層した際の高さを、最終
的な製品の一部として用いられるマザーボード基板へ実
装した際に必要な高さとほぼ一致させ得るようになされ
ている。
プレグ２５ａ、２５ｂ又は２５ｃの厚さを適宜変更し得
るようになされており、これにより製造用基板５に対し
て積層用基板２、３又は４を積層した際の高さを、最終
的な製品の一部として用いられるマザーボード基板へ実
装した際に必要な高さとほぼ一致させ得るようになされ
ている。
【００２１】従って多層基板製造装置は、製造用基板５
と積層用基板２、３又は４との間における厚さを搭載機
器へ実装する際の高さの制約に対して柔軟に対応し得る
ようになされている。
と積層用基板２、３又は４との間における厚さを搭載機
器へ実装する際の高さの制約に対して柔軟に対応し得る
ようになされている。
【００２２】また多層基板製造装置は、覆蓋プリプレグ
２６ａ、２６ｂ又は２６ｃの一部をベアチップ１１ａ、
１１ｂ又は１１ｃの体積に応じて除去することにより、
ベアチップ覆蓋空間ｖ１、ｖ２及びｖ３を形成し得るよ
うになされている。
２６ａ、２６ｂ又は２６ｃの一部をベアチップ１１ａ、
１１ｂ又は１１ｃの体積に応じて除去することにより、
ベアチップ覆蓋空間ｖ１、ｖ２及びｖ３を形成し得るよ
うになされている。
【００２３】これにより多層基板製造装置は、ベアチッ
プ覆蓋空間ｖ１、ｖ２及びｖ３を介してベアチップ１１
ａ、１１ｂ及び１１ｃを収容し得ることにより、当該ベ
アチップ１１ａ、１１ｂ及び１１ｃが実装された積層用
基板２、３及び４を覆蓋プリプレグ２６ａ、２６ｂ及び
２６ｃに対して互いに干渉することなく積層し得ると共
に、当該積層した状態で覆蓋プリプレグ２６ａ、２６ｂ
及び２６ｃを熱硬化した際にベアチップ１１ａ、１１ｂ
及び１１ｃの周囲へ速やかに拡散させ得るようになされ
ている。
プ覆蓋空間ｖ１、ｖ２及びｖ３を介してベアチップ１１
ａ、１１ｂ及び１１ｃを収容し得ることにより、当該ベ
アチップ１１ａ、１１ｂ及び１１ｃが実装された積層用
基板２、３及び４を覆蓋プリプレグ２６ａ、２６ｂ及び
２６ｃに対して互いに干渉することなく積層し得ると共
に、当該積層した状態で覆蓋プリプレグ２６ａ、２６ｂ
及び２６ｃを熱硬化した際にベアチップ１１ａ、１１ｂ
及び１１ｃの周囲へ速やかに拡散させ得るようになされ
ている。
【００２４】従って第４段階（図２（Ｄ））として、多
層基板製造装置は、介挿プリプレグ２５ａ〜２５ｃ及び
覆蓋プリプレグ２６ａ〜２６ｃ（図２（Ｃ））を真空雰
囲気中で所定温度に加熱すると、当該介挿プリプレグ２
５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃが熱硬
化する際の拡散によってベアチップ１１ａ〜１１ｃの周
囲を被覆すると共に、積層用基板２〜４と製造用基板５
とを気密性を保って一体化形成した層間部３１、３２、
３３となる。
層基板製造装置は、介挿プリプレグ２５ａ〜２５ｃ及び
覆蓋プリプレグ２６ａ〜２６ｃ（図２（Ｃ））を真空雰
囲気中で所定温度に加熱すると、当該介挿プリプレグ２
５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃが熱硬
化する際の拡散によってベアチップ１１ａ〜１１ｃの周
囲を被覆すると共に、積層用基板２〜４と製造用基板５
とを気密性を保って一体化形成した層間部３１、３２、
３３となる。
【００２５】その後、多層基板製造装置は常温常圧に戻
すと、熱硬化性を有する介挿プリプレグ２５ａ〜２５ｃ
及び覆蓋プリプレグ２６ａ〜２６ｃとは逆に、積層用基
板２、３、４及び製造用基板５は、当該積層用基板２、
３、４及び製造用基板５のうちの有機部材がその特性に
従って硬化することになるので結果的に収縮してしまう
ことになる。
すと、熱硬化性を有する介挿プリプレグ２５ａ〜２５ｃ
及び覆蓋プリプレグ２６ａ〜２６ｃとは逆に、積層用基
板２、３、４及び製造用基板５は、当該積層用基板２、
３、４及び製造用基板５のうちの有機部材がその特性に
従って硬化することになるので結果的に収縮してしまう
ことになる。
【００２６】この場合、例えば図３に示すように、製造
用基板５と積層用基板２、３及び４とは互いに同材質で
あるので収縮率が同じであるが、積層用基板２、３及び
４は、その他面２Ｂ、３Ｂ及び４Ｂの面積がワークサイ
ズでなる製造用基板５の他面５Ｂよりも小さい（すなわ
ち積層用基板２、３及び４を所定間隔ｓｐ１及びｓｐ２
ずつ離すことで配線Ｗ１、Ｗ２及びＷ３が独立した構成
とされている）ことにより、積層用基板２、３及び４の
収縮量ｓｈ３及びｓｈ４、ｓｈ５及びｓｈ６、ｓｈ７及
びｓｈ８については製造用基板５の収縮量ｓｈ１及びｓ
ｈ２よりも格段に少なくなる。
用基板５と積層用基板２、３及び４とは互いに同材質で
あるので収縮率が同じであるが、積層用基板２、３及び
４は、その他面２Ｂ、３Ｂ及び４Ｂの面積がワークサイ
ズでなる製造用基板５の他面５Ｂよりも小さい（すなわ
ち積層用基板２、３及び４を所定間隔ｓｐ１及びｓｐ２
ずつ離すことで配線Ｗ１、Ｗ２及びＷ３が独立した構成
とされている）ことにより、積層用基板２、３及び４の
収縮量ｓｈ３及びｓｈ４、ｓｈ５及びｓｈ６、ｓｈ７及
びｓｈ８については製造用基板５の収縮量ｓｈ１及びｓ
ｈ２よりも格段に少なくなる。
【００２７】これに加えて積層用基板２、３及び４は、
製造用基板５上に積層された状態で保持されているの
で、当該製造用基板５の収縮動作に対する積層用基板
２、３及び４の位置ずれについては殆ど起こらない。す
なわち製造用基板５に対して積層用基板２、３及び４の
位置関係はほぼ保持された状態のまま製造用基板５が収
縮されるからである。
製造用基板５上に積層された状態で保持されているの
で、当該製造用基板５の収縮動作に対する積層用基板
２、３及び４の位置ずれについては殆ど起こらない。す
なわち製造用基板５に対して積層用基板２、３及び４の
位置関係はほぼ保持された状態のまま製造用基板５が収
縮されるからである。
【００２８】従って製造用基板５の配線Ｗ１、Ｗ２及び
Ｗ３に対する積層用基板２、３及び４の配線wir1、wir2
及びwir3のずれ量は、積層用基板２、３及び４の収縮量
ｓｈ３及びｓｈ４、ｓｈ５及びｓｈ６、ｓｈ７及びｓｈ
８の範囲内に収まることになり、その結果多層基板製造
装置は、製造用基板５に対する積層用基板２、３及び４
の位置ずれが最小限に収まっている状態で電気的な接続
を実行し得るようになされている。
Ｗ３に対する積層用基板２、３及び４の配線wir1、wir2
及びwir3のずれ量は、積層用基板２、３及び４の収縮量
ｓｈ３及びｓｈ４、ｓｈ５及びｓｈ６、ｓｈ７及びｓｈ
８の範囲内に収まることになり、その結果多層基板製造
装置は、製造用基板５に対する積層用基板２、３及び４
の位置ずれが最小限に収まっている状態で電気的な接続
を実行し得るようになされている。
【００２９】ここで、上述の第１段階（図１（Ａ）上
段）で積層用基板２、３及び４を製造用基板５のほぼ１
／３の面積に選定した理由としては、ワークシートサイ
ズでなる１枚の製造用基板５上へ一度に積層して多数の
製品を製造し得る生産性の観点からすれば、積層用基板
２、３及び４の一面２Ａ、３Ａ及び４Ａの面積を極力小
さくすることが望ましいが、ベアチップ１１ａ、１１ｂ
及び１１ｃを実装することの必要性を加味しつつ、積層
用基板２、３及び４の収縮量ｓｈ３及びｓｈ４、ｓｈ５
及びｓｈ６、ｓｈ７及びｓｈ８（図４）の範囲内に収縮
量が収まるようにすることを考慮すれば、一般的には少
なくとも製造用配線板５の一面５Ａの面積に対してほぼ
１／３の面積であることが理想的と考えられるからであ
る。
段）で積層用基板２、３及び４を製造用基板５のほぼ１
／３の面積に選定した理由としては、ワークシートサイ
ズでなる１枚の製造用基板５上へ一度に積層して多数の
製品を製造し得る生産性の観点からすれば、積層用基板
２、３及び４の一面２Ａ、３Ａ及び４Ａの面積を極力小
さくすることが望ましいが、ベアチップ１１ａ、１１ｂ
及び１１ｃを実装することの必要性を加味しつつ、積層
用基板２、３及び４の収縮量ｓｈ３及びｓｈ４、ｓｈ５
及びｓｈ６、ｓｈ７及びｓｈ８（図４）の範囲内に収縮
量が収まるようにすることを考慮すれば、一般的には少
なくとも製造用配線板５の一面５Ａの面積に対してほぼ
１／３の面積であることが理想的と考えられるからであ
る。
【００３０】従って多層基板製造装置は、第１段階（図
１（Ａ）上段）で積層用基板２、３及び４の一面２Ａ、
３Ａ及び４Ａを製造用基板５の一面５Ａにおける面積の
ほぼ１／３の面積となるように切り分けていることによ
り、生産性を必要最大限に確保し得ると共に、製造用基
板５に対する積層用基板２、３及び４の位置ずれを最小
限に収え得るようになされている。
１（Ａ）上段）で積層用基板２、３及び４の一面２Ａ、
３Ａ及び４Ａを製造用基板５の一面５Ａにおける面積の
ほぼ１／３の面積となるように切り分けていることによ
り、生産性を必要最大限に確保し得ると共に、製造用基
板５に対する積層用基板２、３及び４の位置ずれを最小
限に収え得るようになされている。
【００３１】この状態において、第５段階（図４
（Ｅ））として多層基板製造装置は、積層用基板２〜４
の他面２Ｂ〜４Ｂの所定位置から配線wir1〜wir3及び配
線Ｗ１〜Ｗ３を順次介して製造用基板５の他面５Ｂにか
けてほぼ垂直に貫通孔を形成した後、当該貫通孔の内周
面に対して銅めっき処理を行ってスルーホール３５Ａ及
び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６Ｃを形成
する。
（Ｅ））として多層基板製造装置は、積層用基板２〜４
の他面２Ｂ〜４Ｂの所定位置から配線wir1〜wir3及び配
線Ｗ１〜Ｗ３を順次介して製造用基板５の他面５Ｂにか
けてほぼ垂直に貫通孔を形成した後、当該貫通孔の内周
面に対して銅めっき処理を行ってスルーホール３５Ａ及
び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６Ｃを形成
する。
【００３２】これにより多層基板製造装置は、積層用基
板２〜４の他面２Ｂ〜４Ｂ及び一面２Ａ〜４Ａと、製造
用基板５の一面５Ａ及び他面５Ｂとをスルーホール３５
Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６Ｃを
介して接続し、積層用基板２〜４の他面２Ｂ〜４Ｂから
製造用基板５の他面５Ｂまでの各層をそれぞれ強固に電
気的及び機械的に層間接続する。
板２〜４の他面２Ｂ〜４Ｂ及び一面２Ａ〜４Ａと、製造
用基板５の一面５Ａ及び他面５Ｂとをスルーホール３５
Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６Ｃを
介して接続し、積層用基板２〜４の他面２Ｂ〜４Ｂから
製造用基板５の他面５Ｂまでの各層をそれぞれ強固に電
気的及び機械的に層間接続する。
【００３３】第６段階（図４（Ｆ））として、多層基板
製造装置は、積層用基板２、３及び４の他面２Ｂ、３Ｂ
及び４Ｂに所定パターンの配線４１、４２及び４３を形
成することにより、製造用多層基板５０を作製する。
製造装置は、積層用基板２、３及び４の他面２Ｂ、３Ｂ
及び４Ｂに所定パターンの配線４１、４２及び４３を形
成することにより、製造用多層基板５０を作製する。
【００３４】第７段階として、図５に示すように、多層
基板製造装置は、製造用多層基板５０（図４（Ｆ））の
製造用基板５を所定位置で切断することにより、多層基
板５１、５２及び５３を製造し得るようになされてい
る。
基板製造装置は、製造用多層基板５０（図４（Ｆ））の
製造用基板５を所定位置で切断することにより、多層基
板５１、５２及び５３を製造し得るようになされてい
る。
【００３５】かかる多層基板５１、５２及び５３は、製
造工程中の熱処理や冷却処理によって製造用基板５及び
積層用基板２、３及び４の有機材料が収縮した場合にお
いても、製造用基板５に対する積層用基板２、３及び４
の位置ずれが最小限に収まっている状態でスルーホール
３５Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６
Ｃを介して電気的に接続されていることにより、全体と
して電気的耐性が強化されている。
造工程中の熱処理や冷却処理によって製造用基板５及び
積層用基板２、３及び４の有機材料が収縮した場合にお
いても、製造用基板５に対する積層用基板２、３及び４
の位置ずれが最小限に収まっている状態でスルーホール
３５Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ及び３６
Ｃを介して電気的に接続されていることにより、全体と
して電気的耐性が強化されている。
【００３６】以上の多層基板製造方法において、多層基
板製造装置は、まず、ワークシートサイズ（面積）でな
るガラスエポキシ材質の両面銅張板１ａ（図１（Ａ）上
段）を製造用基板５の一面５Ａにおける面積に対してほ
ぼ１／３の面積となるように切り分けて積層用基板２を
予め作製しておくことにより、製造用基板５の収縮量に
比して少ない収縮量でなる積層用基板２を選定する。
板製造装置は、まず、ワークシートサイズ（面積）でな
るガラスエポキシ材質の両面銅張板１ａ（図１（Ａ）上
段）を製造用基板５の一面５Ａにおける面積に対してほ
ぼ１／３の面積となるように切り分けて積層用基板２を
予め作製しておくことにより、製造用基板５の収縮量に
比して少ない収縮量でなる積層用基板２を選定する。
【００３７】そして多層基板製造装置は、製造用基板５
の一面５Ａ（図２（Ｃ））に形成した配線Ｗ１上に、介
挿プリプレグ２５ａ及び覆蓋プリプレグ２６ａを介して
積層用基板２の配線wir1を対向させて位置決めした状態
で積層用回路基板１５を積層する。
の一面５Ａ（図２（Ｃ））に形成した配線Ｗ１上に、介
挿プリプレグ２５ａ及び覆蓋プリプレグ２６ａを介して
積層用基板２の配線wir1を対向させて位置決めした状態
で積層用回路基板１５を積層する。
【００３８】ここで多層基板製造装置は、介挿プリプレ
グ２５ａ（図２（Ｄ））及び覆蓋プリプレグ２６ａを加
熱硬化して製造用基板５、介挿プリプレグ２５ａ、覆蓋
プリプレグ２６ａ及び積層用基板２を一体化させた後に
常温に戻すと、当該積層用基板２及び製造用基板５は有
機部材の特性に従って硬化する際に収縮（図３）してし
まうことになる。
グ２５ａ（図２（Ｄ））及び覆蓋プリプレグ２６ａを加
熱硬化して製造用基板５、介挿プリプレグ２５ａ、覆蓋
プリプレグ２６ａ及び積層用基板２を一体化させた後に
常温に戻すと、当該積層用基板２及び製造用基板５は有
機部材の特性に従って硬化する際に収縮（図３）してし
まうことになる。
【００３９】しかしながら、積層用基板２はその他面２
Ｂがワークサイズでなる製造用基板５の他面５Ｂよりも
小さいので、その収縮量ｓｈ３及びｓｈ４については製
造用基板５の収縮量ｓｈ１及びｓｈ２よりも格段に少な
いと共に、製造用基板５に対して積層用基板２の位置関
係はほぼ保持された状態のまま製造用基板５が収縮され
ることにより、製造用基板５の配線Ｗ１に対する積層用
基板２の配線wir1のずれ量は、積層用基板２の収縮量ｓ
ｈ３及びｓｈ４の範囲内に収まる。
Ｂがワークサイズでなる製造用基板５の他面５Ｂよりも
小さいので、その収縮量ｓｈ３及びｓｈ４については製
造用基板５の収縮量ｓｈ１及びｓｈ２よりも格段に少な
いと共に、製造用基板５に対して積層用基板２の位置関
係はほぼ保持された状態のまま製造用基板５が収縮され
ることにより、製造用基板５の配線Ｗ１に対する積層用
基板２の配線wir1のずれ量は、積層用基板２の収縮量ｓ
ｈ３及びｓｈ４の範囲内に収まる。
【００４０】この状態において多層基板製造装置は、積
層用基板２（図４（Ｅ））の他面２Ｂの所定位置から配
線wir1及び配線Ｗ１を介して製造用基板５の他面５Ｂに
かけてほぼ垂直にスルーホール３５Ａ及び３６Ａを形成
するようにした。
層用基板２（図４（Ｅ））の他面２Ｂの所定位置から配
線wir1及び配線Ｗ１を介して製造用基板５の他面５Ｂに
かけてほぼ垂直にスルーホール３５Ａ及び３６Ａを形成
するようにした。
【００４１】従って多層基板製造装置は、製造用基板５
及び積層用基板２が収縮しても、製造用基板５の配線Ｗ
１に対する配線wir1の位置ずれが当該積層用基板２の収
縮量ｓｈ３及びｓｈ４の範囲内に収まっているので、製
造用基板５に対する積層用基板２の位置ずれを最小限に
収えた状態で電気的な接続を確実に実行することができ
る。
及び積層用基板２が収縮しても、製造用基板５の配線Ｗ
１に対する配線wir1の位置ずれが当該積層用基板２の収
縮量ｓｈ３及びｓｈ４の範囲内に収まっているので、製
造用基板５に対する積層用基板２の位置ずれを最小限に
収えた状態で電気的な接続を確実に実行することができ
る。
【００４２】また、多層基板製造装置は、製造用基板５
（図３）の一面５Ａに配線Ｗ２及びＷ３を所定間隔ｓｐ
１及びｓｐ２ずつ離して独立させた構成とし、積層用基
板２と同様の工程によってスルーホール３５Ｂ及び３６
Ｂ（図４（Ｅ））、３５Ｃ及び３６Ｃを形成しているこ
とにより、製造用基板５の配線Ｗ１に対する積層用基板
２、３及び４の配線wir1、wir2及びwir3のずれ量を積層
用基板２、３及び４の収縮量ｓｈ３及びｓｈ４、ｓｈ５
及びｓｈ６、ｓｈ７及びｓｈ８の範囲内に収まるように
することを１つの製造用基板５上で一度に実現すること
ができる。
（図３）の一面５Ａに配線Ｗ２及びＷ３を所定間隔ｓｐ
１及びｓｐ２ずつ離して独立させた構成とし、積層用基
板２と同様の工程によってスルーホール３５Ｂ及び３６
Ｂ（図４（Ｅ））、３５Ｃ及び３６Ｃを形成しているこ
とにより、製造用基板５の配線Ｗ１に対する積層用基板
２、３及び４の配線wir1、wir2及びwir3のずれ量を積層
用基板２、３及び４の収縮量ｓｈ３及びｓｈ４、ｓｈ５
及びｓｈ６、ｓｈ７及びｓｈ８の範囲内に収まるように
することを１つの製造用基板５上で一度に実現すること
ができる。
【００４３】以上のような多層回路基板製造方法によれ
ば、多層基板製造装置は、製造用基板５及び積層用基板
２の有機部材の特性により当該製造用基板５及び積層用
基板２が収縮しても、製造用基板５の配線Ｗ１に対する
積層用基板２の配線wir1のずれ量が当該積層用基板２の
収縮量ｓｈ３及びｓｈ４の範囲内に収まるようにしたこ
とにより製造用基板５に対する積層用基板２の位置ずれ
を最小限に収えた状態で電気的な接続を確実に実行する
ことができ、かくして、従来に比して簡易な方法で電気
的耐性の強い多層基板を製造することができる。
ば、多層基板製造装置は、製造用基板５及び積層用基板
２の有機部材の特性により当該製造用基板５及び積層用
基板２が収縮しても、製造用基板５の配線Ｗ１に対する
積層用基板２の配線wir1のずれ量が当該積層用基板２の
収縮量ｓｈ３及びｓｈ４の範囲内に収まるようにしたこ
とにより製造用基板５に対する積層用基板２の位置ずれ
を最小限に収えた状態で電気的な接続を確実に実行する
ことができ、かくして、従来に比して簡易な方法で電気
的耐性の強い多層基板を製造することができる。
【００４４】なお上述の実施の形態においては、第１段
階（図１（Ａ）上段）で製造用基板５の一面５Ａにおけ
る面積に対してほぼ１／３の面積となるように両面銅張
板１ａを切り分けて積層用基板２、３及び４を予め作製
しておくことにより選定する場合について述べたが、本
発明はこれに限らず、製造用基板５と同サイズであって
も製造用基板５よりも収縮量が少ない積層用基板を用い
ていれば良く、要は、第２段階（図１（Ｂ））の工程へ
移行する際に製造用基板の収縮量に比して少ない収縮量
でなる積層用基板が選定されていれば、この他種々の積
層用基板を幅広く用いることができる。
階（図１（Ａ）上段）で製造用基板５の一面５Ａにおけ
る面積に対してほぼ１／３の面積となるように両面銅張
板１ａを切り分けて積層用基板２、３及び４を予め作製
しておくことにより選定する場合について述べたが、本
発明はこれに限らず、製造用基板５と同サイズであって
も製造用基板５よりも収縮量が少ない積層用基板を用い
ていれば良く、要は、第２段階（図１（Ｂ））の工程へ
移行する際に製造用基板の収縮量に比して少ない収縮量
でなる積層用基板が選定されていれば、この他種々の積
層用基板を幅広く用いることができる。
【００４５】また上述の実施の形態においては、接続仲
介部としてのガラスエポキシ材質でなる介挿プリプレグ
２５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃ（層
間部３１〜３３）を用いる場合について述べたが、本発
明はこれに限らず、ポリフェニレンエーテル又はビスマ
レイミドトリアジン材質等、この他種々の材質でなる接
続仲介部を用いるようにしても良い。
介部としてのガラスエポキシ材質でなる介挿プリプレグ
２５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃ（層
間部３１〜３３）を用いる場合について述べたが、本発
明はこれに限らず、ポリフェニレンエーテル又はビスマ
レイミドトリアジン材質等、この他種々の材質でなる接
続仲介部を用いるようにしても良い。
【００４６】この場合、特に、ポリフェニレンエーテル
又はビスマレイミドトリアジンの含有量が多い材質でな
る接続仲介部は、ガラスエポキシ材質でなる覆蓋プリプ
レグ２６ａ〜２６ｃ及び介挿プリプレグ２５ａ〜２５ｃ
に比して熱膨張係数が低いので加熱後の硬化による反り
を効果的に低減し得ることにより、製造用基板５に対す
る積層用基板２の位置ずれを一段と収えた状態で電気的
な接続を一段と確実に実行することができる。
又はビスマレイミドトリアジンの含有量が多い材質でな
る接続仲介部は、ガラスエポキシ材質でなる覆蓋プリプ
レグ２６ａ〜２６ｃ及び介挿プリプレグ２５ａ〜２５ｃ
に比して熱膨張係数が低いので加熱後の硬化による反り
を効果的に低減し得ることにより、製造用基板５に対す
る積層用基板２の位置ずれを一段と収えた状態で電気的
な接続を一段と確実に実行することができる。
【００４７】さらに上述の実施の形態においては、表面
実装部品としてのベアチップ１１ａ、１１ｂ及び１１ｃ
を積層用基板２、３及び４に実装する場合について述べ
たが、本発明はこれに限らず、ベアチップ１１ａ、１１
ｂ及び１１ｃを製造用基板５に実装するようにしても良
い。この場合上述の実施の形態と同様の効果を得ること
ができる。
実装部品としてのベアチップ１１ａ、１１ｂ及び１１ｃ
を積層用基板２、３及び４に実装する場合について述べ
たが、本発明はこれに限らず、ベアチップ１１ａ、１１
ｂ及び１１ｃを製造用基板５に実装するようにしても良
い。この場合上述の実施の形態と同様の効果を得ること
ができる。
【００４８】さらに上述の実施の形態においては、表面
実装部品としてのベアチップ１１ａ、１１ｂ及び１１ｃ
を実装する場合について述べたが、本発明はこれに限ら
ず、トランジスタやダイオード等の部品でなるこの他種
々の表面実装部品を実装することができる。この場合上
述の実施の形態と同様の効果を得ることができる。
実装部品としてのベアチップ１１ａ、１１ｂ及び１１ｃ
を実装する場合について述べたが、本発明はこれに限ら
ず、トランジスタやダイオード等の部品でなるこの他種
々の表面実装部品を実装することができる。この場合上
述の実施の形態と同様の効果を得ることができる。
【００４９】さらに上述の実施の形態においては、介挿
プリプレグ２５ａ、２５ｂ又は２５ｃの厚さを適宜変更
する場合について述べたが、本発明はこれに限らず、当
該介挿プリプレグ２５ａ、２５ｂ又は２５ｃの厚さの変
更に加えて、積層用基板２、３又は４のサイズを最終製
品への実装用面積とほぼ同面積となるようにそれぞれ選
定し、最終製品の実装用の配線パターンにそれぞれ配線
４１、４２又は４３を形成するようにしても良い。
プリプレグ２５ａ、２５ｂ又は２５ｃの厚さを適宜変更
する場合について述べたが、本発明はこれに限らず、当
該介挿プリプレグ２５ａ、２５ｂ又は２５ｃの厚さの変
更に加えて、積層用基板２、３又は４のサイズを最終製
品への実装用面積とほぼ同面積となるようにそれぞれ選
定し、最終製品の実装用の配線パターンにそれぞれ配線
４１、４２又は４３を形成するようにしても良い。
【００５０】この場合、多層基板製造装置は、多層基板
５１〜５３を製造する工程前に、最終製品へ実装し得る
実装空間に対応させたものとしてそれぞれ製造でき、多
層基板５１〜５３として切断した後には、最終製品への
実装を円滑に行わせることができると共に、最終製品へ
の実装時における冗長な工程を省略することができる。
５１〜５３を製造する工程前に、最終製品へ実装し得る
実装空間に対応させたものとしてそれぞれ製造でき、多
層基板５１〜５３として切断した後には、最終製品への
実装を円滑に行わせることができると共に、最終製品へ
の実装時における冗長な工程を省略することができる。
【００５１】さらに上述の実施の形態においては、スル
ーホール３５Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ
及び３６Ｃを形成する際に、製造用基板５と積層用基板
２〜４とを介挿プリプレグ２５ａ〜２５ｃ及び覆蓋プリ
プレグ２６ａ〜２６ｃによって一体化した後に貫通孔を
形成する場合について述べたが、本発明はこれに限ら
ず、当該一体化する前に貫通孔を形成するようにしても
良い。
ーホール３５Ａ及び３６Ａ、３５Ｂ及び３６Ｂ、３５Ｃ
及び３６Ｃを形成する際に、製造用基板５と積層用基板
２〜４とを介挿プリプレグ２５ａ〜２５ｃ及び覆蓋プリ
プレグ２６ａ〜２６ｃによって一体化した後に貫通孔を
形成する場合について述べたが、本発明はこれに限ら
ず、当該一体化する前に貫通孔を形成するようにしても
良い。
【００５２】この場合、上述の第３段階を示した図２
（Ｃ）との対応部分に同一符号を付して示す図６のよう
に、多層基板製造装置は、導電ペースト、はんだ又はス
タッドバンプ等でなる棒状の導通用部材６２Ａ及び６３
Ａ、６２Ｂ及び６３Ｂ、６２Ｃ及び６３Ｃを製造用基板
５の配線Ｗ１、Ｗ２及びＷ３上のスルーホール形成位置
に予め突設しておくと共に、介挿プリプレグ２５ａ〜２
５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃに対して当該導
通用部材６２Ａ及び６３Ａ、６２Ｂ及び６３Ｂ、６２Ｃ
及び６３Ｃにそれぞれ対応する位置に貫通孔６４Ａ及び
６５Ａ、６４Ｂ及び６５Ｂ、６４Ｃ及び６５Ｃを形成し
ておく。
（Ｃ）との対応部分に同一符号を付して示す図６のよう
に、多層基板製造装置は、導電ペースト、はんだ又はス
タッドバンプ等でなる棒状の導通用部材６２Ａ及び６３
Ａ、６２Ｂ及び６３Ｂ、６２Ｃ及び６３Ｃを製造用基板
５の配線Ｗ１、Ｗ２及びＷ３上のスルーホール形成位置
に予め突設しておくと共に、介挿プリプレグ２５ａ〜２
５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃに対して当該導
通用部材６２Ａ及び６３Ａ、６２Ｂ及び６３Ｂ、６２Ｃ
及び６３Ｃにそれぞれ対応する位置に貫通孔６４Ａ及び
６５Ａ、６４Ｂ及び６５Ｂ、６４Ｃ及び６５Ｃを形成し
ておく。
【００５３】そして多層基板製造装置は、貫通孔６４Ａ
及び６５Ａ、６４Ｂ及び６５Ｂ、６４Ｃ及び６５Ｃに導
通用部材６２Ａ及び６３Ａ、６２Ｂ及び６３Ｂ、６２Ｃ
及び６３Ｃを挿通させて介挿プリプレグ２５ａ〜２５ｃ
及び覆蓋プリプレグ２６ａ〜２６ｃを順次積層し、続い
てベアチップ１１ａ、１１ｂ及び１１ｃが実装された積
層用基板２、３及び４を積層した後、介挿プリプレグ２
５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃを加熱
することにより製造用基板５と積層用基板２、３及び４
とを一体化する。
及び６５Ａ、６４Ｂ及び６５Ｂ、６４Ｃ及び６５Ｃに導
通用部材６２Ａ及び６３Ａ、６２Ｂ及び６３Ｂ、６２Ｃ
及び６３Ｃを挿通させて介挿プリプレグ２５ａ〜２５ｃ
及び覆蓋プリプレグ２６ａ〜２６ｃを順次積層し、続い
てベアチップ１１ａ、１１ｂ及び１１ｃが実装された積
層用基板２、３及び４を積層した後、介挿プリプレグ２
５ａ〜２５ｃ及び覆蓋プリプレグ２６ａ〜２６ｃを加熱
することにより製造用基板５と積層用基板２、３及び４
とを一体化する。
【００５４】このようにすれば、多層基板製造装置は、
上述の第５段階（図４（Ｅ））における銅めっき処理工
程を削除することができると共に、製造用基板５に対す
る積層用基板２の収縮量を当該積層用基板２の収縮量ｓ
ｈ２の範囲内に収めることに伴って位置ずれを一段と低
減した状態で電気的な接続を一段と確実に実行すること
ができる。
上述の第５段階（図４（Ｅ））における銅めっき処理工
程を削除することができると共に、製造用基板５に対す
る積層用基板２の収縮量を当該積層用基板２の収縮量ｓ
ｈ２の範囲内に収めることに伴って位置ずれを一段と低
減した状態で電気的な接続を一段と確実に実行すること
ができる。
【００５５】さらに上述の実施の形態においては、製造
用基板５の一面５Ａへ介挿プリプレグ２５ａ及び覆蓋プ
リプレグ２６ａを介して積層用基板２を積層する場合に
ついて述べたが、本発明はこれに限らず、製造用基板５
の他面５Ｂに積層用基板を積層するようにしても良い。
用基板５の一面５Ａへ介挿プリプレグ２５ａ及び覆蓋プ
リプレグ２６ａを介して積層用基板２を積層する場合に
ついて述べたが、本発明はこれに限らず、製造用基板５
の他面５Ｂに積層用基板を積層するようにしても良い。
【００５６】例えば図４（Ｄ）との対応部分に同一符号
を付した図７（Ａ）に示す具体例のように、多層基板製
造装置は、上下反転された製造用基板５の他面５Ｂに所
定の配線７０を形成し、その形成部分にベアチップ７１
をフリップチップ実装する。
を付した図７（Ａ）に示す具体例のように、多層基板製
造装置は、上下反転された製造用基板５の他面５Ｂに所
定の配線７０を形成し、その形成部分にベアチップ７１
をフリップチップ実装する。
【００５７】続いて多層基板製造装置は、製造用基板５
の一面５Ｂ上へ、ベアチップ７１実装部分を囲むような
（コの字状のように一部が空いていても良い）介挿プリ
プレグ７２を積層した後、当該配線７０と、製造用基板
５の収縮量に比して少ない収縮量でなる積層用基板７３
の配線とを位置決めさせた状態で当該積層用基板７３を
積層する。
の一面５Ｂ上へ、ベアチップ７１実装部分を囲むような
（コの字状のように一部が空いていても良い）介挿プリ
プレグ７２を積層した後、当該配線７０と、製造用基板
５の収縮量に比して少ない収縮量でなる積層用基板７３
の配線とを位置決めさせた状態で当該積層用基板７３を
積層する。
【００５８】この状態において多層基板製造装置は、介
挿プリプレグ７２を加熱硬化することにより、製造用基
板５、介挿プリプレグ７２及び積層用基板７３を一体化
させた後にスルーホール７５Ａ、７５Ｂを形成する。
挿プリプレグ７２を加熱硬化することにより、製造用基
板５、介挿プリプレグ７２及び積層用基板７３を一体化
させた後にスルーホール７５Ａ、７５Ｂを形成する。
【００５９】また、例えば図４（Ｄ）との対応部分に同
一符号を付した図７（Ｂ）に示す具体例のように、多層
基板製造装置は、上下反転された製造用基板５の他面５
Ｂに所定の配線８０を形成し、その配線８０上へ介挿プ
リプレグ８２を積層した後、当該配線８０と、製造用基
板５の収縮率に比して少ない収縮率でなる積層用基板８
３の配線とを位置決めさせた状態で当該積層用基板８３
を積層する。
一符号を付した図７（Ｂ）に示す具体例のように、多層
基板製造装置は、上下反転された製造用基板５の他面５
Ｂに所定の配線８０を形成し、その配線８０上へ介挿プ
リプレグ８２を積層した後、当該配線８０と、製造用基
板５の収縮率に比して少ない収縮率でなる積層用基板８
３の配線とを位置決めさせた状態で当該積層用基板８３
を積層する。
【００６０】この状態において多層基板製造装置は、介
挿プリプレグ８２を加熱硬化することにより、製造用基
板５、介挿プリプレグ８２及び積層用基板８３を一体化
させた後にスルーホール８５を形成する。
挿プリプレグ８２を加熱硬化することにより、製造用基
板５、介挿プリプレグ８２及び積層用基板８３を一体化
させた後にスルーホール８５を形成する。
【００６１】かかる具体例の場合、上述の実施の形態と
同様に、製造用基板５の配線７０及び８０と積層用基板
７３及び８３の配線との位置関係は、ほぼ保持された状
態のまま収縮することにより、製造用基板５の配線７０
及び８０に対する積層用基板７３及び８３の配線のずれ
量は当該積層用基板７３及び８３の収縮量の範囲内に収
まるので、多層基板製造装置は、製造用基板５に対する
積層用基板２（３、４）の位置ずれと、当該製造用基板
５に対する積層用基板７３及び８３の位置ずれとの双方
とも最小限に収えた状態で電気的な接続を確実に実行す
ることができる。
同様に、製造用基板５の配線７０及び８０と積層用基板
７３及び８３の配線との位置関係は、ほぼ保持された状
態のまま収縮することにより、製造用基板５の配線７０
及び８０に対する積層用基板７３及び８３の配線のずれ
量は当該積層用基板７３及び８３の収縮量の範囲内に収
まるので、多層基板製造装置は、製造用基板５に対する
積層用基板２（３、４）の位置ずれと、当該製造用基板
５に対する積層用基板７３及び８３の位置ずれとの双方
とも最小限に収えた状態で電気的な接続を確実に実行す
ることができる。
【００６２】これに加えて、積層用基板７３及び８３の
一面及び介挿プリプレグ７２及び８２の面積を最終製品
（マザー基板）への実装用のサイズに選定すると共に、
製造用基板５に対して積層用基板７３又は８３を積層し
た際の高さが最終製品へ実装する際の高さにほぼ一致す
るように介挿プリプレグ７２及び８２の厚みを選定させ
ておけば、最終製品への実装空間が複雑な場合でも、そ
れに対応させたものを１つの製造用基板５上で製造で
き、その結果、最終製品への実装を円滑に行わせること
ができると共に、最終製品への実装時における冗長な工
程を省略することができる。
一面及び介挿プリプレグ７２及び８２の面積を最終製品
（マザー基板）への実装用のサイズに選定すると共に、
製造用基板５に対して積層用基板７３又は８３を積層し
た際の高さが最終製品へ実装する際の高さにほぼ一致す
るように介挿プリプレグ７２及び８２の厚みを選定させ
ておけば、最終製品への実装空間が複雑な場合でも、そ
れに対応させたものを１つの製造用基板５上で製造で
き、その結果、最終製品への実装を円滑に行わせること
ができると共に、最終製品への実装時における冗長な工
程を省略することができる。
【００６３】
【発明の効果】上述のように本発明によれば、所定の製
造用基板に比して少ない収縮量でなる積層用基板を選定
し、製造用基板の所定位置に積層用基板を位置決めし、
製造用基板と積層用基板とを接続する接続仲介部を介し
て所定位置に位置決めされた製造用基板及び積層用基板
を硬化して一体形成し、製造用基板、接続仲介部及び積
層用基板を相互に電気的に接続するようにし、当該硬化
することに伴って、所定位置に積層用基板が位置決めさ
れたまま製造用基板が収縮した場合に、積層用基板が製
造用基板に比して少ない収縮量で収縮されることによ
り、所定位置に対する積層用基板の位置ずれが収縮量の
範囲内に収まるようにした。
造用基板に比して少ない収縮量でなる積層用基板を選定
し、製造用基板の所定位置に積層用基板を位置決めし、
製造用基板と積層用基板とを接続する接続仲介部を介し
て所定位置に位置決めされた製造用基板及び積層用基板
を硬化して一体形成し、製造用基板、接続仲介部及び積
層用基板を相互に電気的に接続するようにし、当該硬化
することに伴って、所定位置に積層用基板が位置決めさ
れたまま製造用基板が収縮した場合に、積層用基板が製
造用基板に比して少ない収縮量で収縮されることによ
り、所定位置に対する積層用基板の位置ずれが収縮量の
範囲内に収まるようにした。
【００６４】従って本発明では、製造用基板及び積層用
基板が収縮しても、製造用基板の所定位置に対する積層
用基板の位置ずれが当該積層用基板の収縮量の範囲内に
収まるようになされているので、製造用基板に対する積
層用基板の位置ずれを最小限に収えた状態で電気的な接
続を確実に実行することができ、かくして、従来に比し
て電気的耐性の強い多層配線装置を製造することができ
る。
基板が収縮しても、製造用基板の所定位置に対する積層
用基板の位置ずれが当該積層用基板の収縮量の範囲内に
収まるようになされているので、製造用基板に対する積
層用基板の位置ずれを最小限に収えた状態で電気的な接
続を確実に実行することができ、かくして、従来に比し
て電気的耐性の強い多層配線装置を製造することができ
る。
【図１】多層基板の製造工程（１）を示す略線的断面図
である。
である。
【図２】多層基板の製造工程（２）を示す略線的断面図
である。
である。
【図３】各基板における収縮の様子を示す略線的断面図
である。
である。
【図４】多層基板の製造工程（３）を示す略線的断面図
である。
である。
【図５】多層基板を示す略線的断面図である。
【図６】他の実施の形態によるスルーホールの形成を示
す略線的断面図である。
す略線的断面図である。
【図７】他の実施の形態による多層基板の製造工程を示
す略線的断面図である。
す略線的断面図である。
２、３、４、７３、８３……積層用基板、５……製造用
基板、１１ａ、１１ｂ、１１ｃ、７１……ベアチップ、
１５、１６、１７……積層用回路基板、２５ａ、２５
ｂ、２５ｃ……覆蓋プリプレグ、２６ａ、２６ｂ、２６
ｃ、７２、８２……介挿プリプレグ、３１、３２、３３
……層間部、３５Ａ、３５Ｂ、３５Ｃ、３６Ａ、３６
Ｂ、３６Ｃ、７５Ａ、７５Ｂ、８５……スルーホール、
５０……製造用多層基板、５１、５２、５３……多層基
板、６２Ａ、６２Ｂ、６２Ｃ、６３Ａ、６３Ｂ、６３Ｃ
……導通用部材、６４Ａ、６４Ｂ、６４Ｃ、６５Ａ、６
５Ｂ、６５Ｃ……貫通孔。
基板、１１ａ、１１ｂ、１１ｃ、７１……ベアチップ、
１５、１６、１７……積層用回路基板、２５ａ、２５
ｂ、２５ｃ……覆蓋プリプレグ、２６ａ、２６ｂ、２６
ｃ、７２、８２……介挿プリプレグ、３１、３２、３３
……層間部、３５Ａ、３５Ｂ、３５Ｃ、３６Ａ、３６
Ｂ、３６Ｃ、７５Ａ、７５Ｂ、８５……スルーホール、
５０……製造用多層基板、５１、５２、５３……多層基
板、６２Ａ、６２Ｂ、６２Ｃ、６３Ａ、６３Ｂ、６３Ｃ
……導通用部材、６４Ａ、６４Ｂ、６４Ｃ、６５Ａ、６
５Ｂ、６５Ｃ……貫通孔。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 郡司 智康
北海道恵庭市戸磯573番地19クローバー電
子工業株式会社内
(72)発明者 村山 敏宏
東京都品川区北品川６丁目７番35号ソニー
株式会社内
(72)発明者 安田 誠之
東京都品川区北品川６丁目７番35号ソニー
株式会社内
Ｆターム(参考） 5E346 AA05 AA12 AA15 AA22 AA24
AA26 AA42 AA53 AA60 BB01
CC08 CC31 DD02 DD32 EE02
EE06 EE07 EE09 EE15 FF04
FF45 GG22 GG26 GG28 HH11
Claims (2)
- 【請求項１】所定の製造用基板に比して少ない収縮量で
なる積層用基板を選定する選定ステップと、 上記製造用基板の所定位置に上記積層用基板を位置決め
する位置決ステップと、 上記製造用基板と上記積層用基板とを接続する接続仲介
部を介して上記所定位置に位置決めされた上記製造用基
板及び上記積層用基板を硬化して一体形成する硬化ステ
ップと、 上記製造用基板、上記接続仲介部及び上記積層用基板を
相互に電気的に接続する接続ステップとを具え、 上記硬化ステップでは、上記所定位置に位置決めされた
上記製造用基板及び上記積層用基板を硬化することに伴
って、上記所定位置に上記積層用基板が位置決めされた
まま上記製造用基板が収縮した場合に、上記積層用基板
が上記製造用基板に比して少ない収縮量で収縮されるこ
とにより、上記所定位置に対する上記積層用基板の位置
ずれが上記収縮量の範囲内に収まるようにしたことを特
徴とする多層基板製造方法。 - 【請求項２】上記選定ステップでは、 上記製造用基板と同材質であって、上記製造用基板の一
面における面積のほぼ１／３以下の面積を有する上記積
層用基板を選定することを特徴とする請求項１に記載の
多層基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006767A JP4137451B2 (ja) | 2002-01-15 | 2002-01-15 | 多層基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006767A JP4137451B2 (ja) | 2002-01-15 | 2002-01-15 | 多層基板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209357A true JP2003209357A (ja) | 2003-07-25 |
| JP4137451B2 JP4137451B2 (ja) | 2008-08-20 |
Family
ID=27645439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006767A Expired - Lifetime JP4137451B2 (ja) | 2002-01-15 | 2002-01-15 | 多層基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4137451B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059992A (ja) * | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| JP2006120829A (ja) * | 2004-10-21 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法とこれを用いた電子部品内蔵モジュール |
| JP2006196567A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 回路形成基板の製造方法 |
| JP2006203086A (ja) * | 2005-01-24 | 2006-08-03 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
| JP2006286967A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
| JP2007019267A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、およびこの配線基板を備えた電子機器 |
| JP2007019268A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法 |
| JP2007503713A (ja) * | 2003-08-26 | 2007-02-22 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールおよびその製造方法 |
| JP2007103776A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| JP2007134369A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2007201035A (ja) * | 2006-01-25 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2008078573A (ja) * | 2006-09-25 | 2008-04-03 | Cmk Corp | 部品内蔵型多層プリント配線板 |
| JP2010034588A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 回路部品内蔵基板の製造方法 |
| JP2011049611A (ja) * | 2010-12-10 | 2011-03-10 | Fujitsu Semiconductor Ltd | 多層配線基板及びその製造方法 |
-
2002
- 2002-01-15 JP JP2002006767A patent/JP4137451B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503713A (ja) * | 2003-08-26 | 2007-02-22 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールおよびその製造方法 |
| JP2006059992A (ja) * | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| JP4622449B2 (ja) * | 2004-10-21 | 2011-02-02 | パナソニック株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP2006120829A (ja) * | 2004-10-21 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法とこれを用いた電子部品内蔵モジュール |
| JP2006196567A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 回路形成基板の製造方法 |
| JP2006203086A (ja) * | 2005-01-24 | 2006-08-03 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
| JP2006286967A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
| JP4688545B2 (ja) * | 2005-03-31 | 2011-05-25 | 富士通セミコンダクター株式会社 | 多層配線基板 |
| JP2007019267A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、およびこの配線基板を備えた電子機器 |
| JP2007019268A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法 |
| JP2007103776A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| JP2007134369A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2007201035A (ja) * | 2006-01-25 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2008078573A (ja) * | 2006-09-25 | 2008-04-03 | Cmk Corp | 部品内蔵型多層プリント配線板 |
| JP2010034588A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 回路部品内蔵基板の製造方法 |
| JP2011049611A (ja) * | 2010-12-10 | 2011-03-10 | Fujitsu Semiconductor Ltd | 多層配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4137451B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3087152B2 (ja) | 樹脂フィルム多層回路基板の製造方法 | |
| JP6083152B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4205749B2 (ja) | 電子モジュールの製造方法及び電子モジュール | |
| US5369058A (en) | Warp-resistent ultra-thin integrated circuit package fabrication method | |
| JP2003209357A (ja) | 多層基板製造方法 | |
| US7888174B2 (en) | Embedded chip package process | |
| US20140183750A1 (en) | Ultrathin buried die module and method of manufacturing thereof | |
| US20090008792A1 (en) | Three-dimensional chip-stack package and active component on a substrate | |
| JP2004153084A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JPH10229161A (ja) | 電子部品及び電子部品の製造方法 | |
| US20120017435A1 (en) | Method of manufacturing PCB having electronic components embedded therein | |
| US9451700B2 (en) | Method for producing multi-layer substrate and multi-layer substrate | |
| JP2001352035A (ja) | 多層半導体装置の組立治具及び多層半導体装置の製造方法 | |
| TW201325343A (zh) | 用於嵌入式晶粒封裝的高精密度自我對準晶粒 | |
| KR20160043357A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR20040005591A (ko) | 전자 패키지 제조용 반도체-탑재 기판 및 그 반도체-탑재기판을 제조하기 위한 제조 공정 | |
| JP4285309B2 (ja) | 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 | |
| JPH098175A (ja) | 多層プリント基板のボンディング用棚形成方法 | |
| JP7231428B2 (ja) | 高周波回路基板の製造方法、及び高周波回路基板 | |
| US6919230B2 (en) | Method of eliminating uncontrolled voids in sheet adhesive layer | |
| US20050121225A1 (en) | Multi-layer circuit board and method for fabricating the same | |
| KR100734049B1 (ko) | 캐비티 형의 인쇄회로기판의 제조방법 | |
| JP2003197822A (ja) | 配線基板、多層配線基板およびそれらの製造方法 | |
| JP3885169B2 (ja) | 半導体装置製造方法 | |
| JP2619164B2 (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4137451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |