JP2003186049A - 液晶装置及び電子機器 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 遮光膜を用いた比較的簡易な構成により、高
品質の画像表示が可能な液晶装置及び当該液晶装置を備
えた電子機器を提供することを課題とする。 【解決手段】 液晶装置は、基板上に設けられた遮光性
の走査線と、前記走査線下に絶縁膜２を介して設けられ
た薄膜トランジスタ３０を構成する半導体層１ａと、前
記半導体層１ａ上に絶縁膜２を介して設けられ、前記走
査線と電気的に接続された島状のゲート電極３ａと、前
記薄膜トランジスタ３０を構成する半導体層１ａに電気
的に接続された画素電極９ａと、前記島状のゲート電極
３ａと同一膜で形成された蓄積容量を構成する容量電極
３ｂとを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称する）駆動によるアクティブマ
トリクス駆動方式の液晶装置及びこれを用いた電子機器
の技術分野に属し、特に、液晶プロジェクタ等に用いら
れる、ＴＦＴの下側に遮光膜を設けた形式の液晶装置及
びこれを用いた電子機器の技術分野に属する。

【０００２】

【従来の技術】従来、この種の液晶装置が液晶プロジェ
クタ等にライトバルブとして用いられる場合には、表示
画像の高品位化のために、以下に説明するような各種の
技術が採用されている。

【０００３】第１に、液晶装置がライトバルブとして用
いられる場合には一般に、液晶層を挟んで液晶装置用基
板に対向配置される対向基板の側から投射光が入射され
る。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファス
シリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成さ
れたチャネル形成用の領域に入射すると、この領域にお
いて光電変換効果により光電流が発生してしまい、ＴＦ
Ｔのトランジスタ特性が劣化する。このため、対向基板
には、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）
などの金属材料や樹脂ブラックなどからブラックマトリ
クス或いはブラックマスクと呼ばれる遮光膜が形成され
るのが一般的である。尚、この遮光膜は、各画素の開口
領域（即ち、投射光が透過する領域）を規定することに
より、ＴＦＴのｐ−Ｓｉ層に対する遮光の他に、コント
ラストの向上、色材の混色防止などの機能を果たしてい
る。

【０００４】ここで特に、この種の液晶装置において、
トップゲート構造（即ち、液晶装置用基板上においてゲ
ート電極がチャネルの上側に設けられた構造）を採る正
スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦ
Ｔを用いる場合には、投射光の一部が液晶プロジェクタ
内の投射光学系により戻り光として、液晶装置用基板の
側からＴＦＴのチャネルに入射するのを防ぐ必要があ
る。同様に、投射光が通過する際の液晶装置用基板の表
面からの反射光や、更にカラー用に複数の液晶装置を組
み合わせて使用する場合の他の液晶装置から出射した後
に投射光学系を突き抜けてくる投射光の一部が、戻り光
として液晶装置用基板の側からＴＦＴのチャネルに入射
するのを防ぐ必要もある。このために、特開平９−１２
７４９７号公報、特公平３−５２６１１号公報、特開平
３−１２５１２３号公報、特開平８−１７１１０１号公
報等に開示されたように、石英基板等からなる液晶装置
用基板上においてＴＦＴに対向する位置（即ち、ＴＦＴ
の下側）にも、例えば不透明な高融点金属から遮光膜を
形成する技術が採用されている。

【０００５】第２に、この種の液晶装置においては、走
査信号をゲート電極に印加することによりＴＦＴをオン
（導通状態）として画素電極に画像信号を供給する時間
に対して、画素電極に電圧が保持される時間を長くする
ために、即ちデューティー比が小さくても十分な時間だ
け液晶駆動電圧を印加できるように、画素電極に対して
蓄積容量を付加する技術が採用されている。

【０００６】ここで、走査線に沿って形成された容量線
の一部を他方の蓄積容量電極として構成する方式が一般
化されている。或いは、各走査線にＴＦＴを介して接続
された画素電極に対して、当該各走査線の前段の走査線
を容量線として代用して、蓄積容量を付加することも一
般化している。即ち、各画素のＴＦＴのゲート絶縁膜を
延設して誘電体膜として用いて且つ画素電極に接続され
たソース又はドレイン領域を形成する半導体膜を延設し
て一方の蓄積容量電極とすると共に前段の走査線の一部
を延設して他方の蓄積容量電極として構成するのであ
る。この場合には、容量線を別途配線しないで済むた
め、製造上有利であり、装置構成の簡略化にも役立つ。

【０００７】第３に、この種の液晶装置においては、表
示画面におけるフリッカ防止や直流電圧印加による液晶
劣化を防止するために、画像信号のフレームやフィール
ド単位で液晶印加電圧を反転したり、更に走査線毎、デ
ータ線毎又は画素毎に液晶印加電圧を反転する技術が採
用されている。

【０００８】これらの反転駆動方式のうち、データ線や
走査線に沿った液晶部分の配向不良の低減、画素部の開
口領域の確保、制御の容易さ等の観点から、少なくとも
データ線毎に液晶印加電圧の反転駆動を行う方式（以
下、走査線反転駆動方式）が主流となっている。

【０００９】第４に、この種の液晶装置においては、所
定タイミングでデータ線に画像信号を書き込むデータ線
駆動回路における、データ線への書き込み負担を軽減す
るために、各データ線に対して水平帰線期間内に画像信
号に先行して所定電圧（例えば、中間調レベルに対応す
る画像信号の電圧）の所謂プリチャージ信号を印加す
る、即ちプリチャージを行う技術も採用されている。

【００１０】特に、前述した走査線反転駆動方式の場合
には、データ線駆動回路は水平走査毎に逆極性の電圧を
持つデータ信号を供給する必要があるため、このプリチ
ャージは極めて重要となる。

【００１１】以上説明したように、遮光膜をＴＦＴの下
側にも設ける第１の技術、容量線や前段の走査線を利用
して蓄積容量を付加する第２の技術、走査線反転駆動方
式を行う第３の技術、プリチャージを行う第４の技術な
どを採用することにより、液晶装置を液晶プロジェクタ
のライトバルブとして用いて高品位の画像表示が可能と
なる。

【００１２】

【発明が解決しようとする課題】液晶装置においては、
画質向上という一般的要請が強く、このために液晶装置
の駆動周波数を高めることが重要となるが、アクティブ
マトリクス駆動方式における時分割駆動に支障がないよ
うに駆動周波数を高めるためには、データ線や走査線或
いは容量線の抵抗や時定数を下げる必要がある。

【００１３】しかしながら、一般に走査線は、６００℃
以上の高温プロセスの場合、耐熱性の問題から導電性の
ポリシリコン膜で形成されている。このため、同じ寸法
で配線を形成したとしても、アルミニウム（Ａｌ）膜と
いった金属膜と比較すれば、ポリシリコン膜は数１００
倍以上抵抗が高くなる。したがって、対角２インチ以下
といった小型の液晶装置でも、走査線の信号遅延は無視
できなくなっており、これに応じて走査線の時定数は数
１０μｓ程度になる場合がある。このため、走査線にお
ける比較的高い抵抗や大きな時定数が駆動周波数を上げ
る際の根本的な制約となってしまうという問題点があ
る。この問題点に対し、例えば走査線を低抵抗の金属膜
から形成することで対処しようとすると、走査線は画素
のＴＦＴのゲート電極をも構成するので、該ＴＦＴの製
造プロセスにおける活性化アニール等の高温プロセスに
晒されるため、製造中に応力が発生して半導体膜、ゲー
ト絶縁膜、ゲート電極（走査線）等にクラックが入って
しまう。このため、この対処方法の実用化は極めて困難
である。また特に、前述のように前段の走査線を容量線
として用いる場合には、各走査線に次段の走査線の容量
線としての容量が付加されることになるので、各走査線
の時定数はより大きくなってしまうため、この問題はよ
り深刻となる。

【００１４】更に前述のようにプリチャージを行う場合
には、特に水平帰線期間に対して相対的に走査線の時定
数が大きくなると、画素におけるＴＦＴをオフにするタ
イミングが遅れるために、当該オフが遅れたＴＦＴを介
して画素電極に、次段の走査線に係るプリチャージ信号
が書き込まれることにより、或いは、当該オフが遅れた
ＴＦＴを介して画素電極の電位に次段の走査線に係るプ
リチャージ信号の電位が引かれて次段の走査線に係るプ
リチャージが電位不足となるにより、縦クロストークが
発生してしまうという問題点がある。

【００１５】より具体的には、図２８に示したように、
グレー（中間色）を背景として黒部分がハイコントラス
トで描かれた画像７０１を表示しようとする場合、第ｎ
段目の走査線に対応する画素行上で他の画素に与えられ
る画像信号の電圧（ここでは、グレーに対応する電圧）
と部分的に異なる電圧（ここでは、黒に対応する電圧）
の画像信号が与えられると、このように走査線の時定数
が相対的に大きいことにより、第ｎ−１段目の走査線の
ゲート電圧がオフ時の電位に安定する前に、即ち第ｎ−
１段目の走査線に接続されたＴＦＴがオフされる前に、
第ｎ段目の走査線に係るプリチャージ信号が印加され
る。従って、第ｎ−１段目の画素電極には、第ｎ段目の
黒表示の電圧に引かれるプリチャージ信号が印加される
ため、図２８に示すように、実際に表示される画像７０
２においては、黒表示された画素の上側にある第ｎ−１
段目の画素は、走査線反転駆動の場合には（グレー表示
ではなく）白表示とされてしまう。他方、第ｎ段目の走
査線のゲート電圧がオフ時の電位に安定する前に、即ち
第ｎ段目の走査線に接続されたＴＦＴがオフされる前
に、第ｎ＋１段目の走査線に係るプリチャージ信号が印
加される。従って、第ｎ＋１段目の画素電極には、第ｎ
段目の黒表示の電圧に引かれるプリチャージ信号が印加
されるため、実際に表示される画像７０２においては、
黒表示された画素の下側にある第ｎ＋１段目の画素は、
走査線反転駆動の場合には（グレー表示ではなく）白表
示とされてしまう。

【００１６】以上のように、実際に表示される画像７０
２においては、グレー表示されるべき背景には、黒表示
された画素の上下に白い縦クロストークが生じてしま
い、更に、その付近にも走査線の方向に沿って白からグ
レーに徐々に移行するグラデーションのクロストークが
生じてしまうのである。

【００１７】この場合特に、黒表示すべき部分的に異な
る電圧の画像信号が与えられる時点が、各走査線毎の書
き込みの終了時点に近い時点である程、即ち、黒表示す
べき画素が、一本の走査線上で左右のうち一方側から走
査信号を供給する場合には他方側に近い画素である程或
いは両側から走査信号を供給する場合には中央に近い画
素である程、走査線のゲート電圧がオフ時の電位に安定
するより以前に、当該画素行における各画素への書き込
みが行われるため、上述の如き縦クロストークが顕著に
発生し易い。従って、画面全体として見れば、左右ムラ
（片側から走査線を駆動する場合）や中央ムラ（両側か
ら走査線を駆動する場合）といった画質品位の劣化を招
くという問題点がある。

【００１８】加えて、前述した容量線は、走査線と同様
のポリシリコン膜から形成される場合、走査線と同様に
抵抗や時定数が大きい。このため、複数のデータ線の下
を交差して配線された容量線における各データ線との容
量カップリングにより容量線の電位が揺れて、横クロス
トークやゴースト等による画像劣化が発生してしまうと
いう問題点もある。

【００１９】より具体的には、図２９に示したように、
グレーを背景として黒部分がハイコントラストで描かれ
た画像８０１を表示しようとする場合、このような容量
カップリングによる容量線の電位揺れが安定する前に、
当該画素行における各画素への書き込みが行われる。こ
のため、実際に表示される画像８０２においては、黒表
示すべき部分的に異なる電圧の画像信号が与えられた画
素の左右の画素における電圧不足を招いて、グレー表示
すべき行全体が白っぽくなるという現象、即ち、横クロ
ストークやゴースト等が発生するのである。

【００２０】この場合も、前述の縦クロストークの場合
（図２８参照）と同様に、黒表示すべき部分的に異なる
電圧の画像信号が与えられる時点が、各走査線毎の書き
込みの終了時点に近い時点である程、容量カップリング
による容量線の電位揺れが安定するより以前に、当該画
素行における各画素への書き込みが行われるため、横ク
ロストークやゴースト等が顕著に発生し易い。

【００２１】そして、以上説明したような縦クロストー
ク（図２８参照）や横クロストーク（図２９参照）等
は、所謂ＸＧＡ、ＳＸＧＡ等の機種の液晶装置のように
駆動周波数が高くなると、相対的に走査線や容量線の時
定数が大きくなるために、発生し易くなってしまう。

【００２２】本発明は上述した問題点に鑑みなされたも
のであり、遮光膜を用いた比較的簡易な構成により、高
品質の画像表示が可能な液晶装置及び当該液晶装置を備
えた電子機器を提供することを課題とする。

【００２３】

【課題を解決するための手段】本発明の液晶装置は、基
板上に設けられた遮光性の走査線と、前記走査線上に絶
縁膜を介して設けられた薄膜トランジスタを構成する半
導体層と、前記半導体層上に絶縁膜を介して設けられ、
前記走査線と電気的に接続された島状のゲート電極と、
前記薄膜トランジスタを構成する半導体層に電気的に接
続された画素電極と、前記島状のゲート電極と同一膜で
形成された蓄積容量を構成する容量電極とを備えること
を特徴とする。

【００２４】また、前記蓄積容量は、前記島状のゲート
電極と同一膜で形成された容量電極と、前記半導体層と
同一膜で形成された容量電極で構成されると良い。

【００２５】また、前記前記島状のゲート電極と同一膜
で形成された容量電極は、前記半導体層に電気的に接続
されたデータ線の領域から前記走査線に沿って延在する
と良い。

【００２６】また、前記薄膜トランジスタを構成する半
導体層のチャネル領域は前記半導体層に電気的に接続さ
れたデータ線の領域に形成され、前記ゲート電極は前記
走査線の領域に形成されると良い。

【００２７】本発明は、一対の基板間に液晶が挟持され
てなり、該一対の基板の一方の基板上には、マトリクス
状に配置された複数の画素電極と、該複数の画素電極を
夫々駆動する複数の薄膜トランジスタと、該複数の薄膜
トランジスタに夫々接続されており相交差する複数のデ
ータ線及び複数の走査線と、前記複数の薄膜トランジス
タの少なくともチャネル領域を前記一方の基板の側から
見て夫々覆う位置に設けられている導電性の遮光膜と、
該遮光膜と前記薄膜トランジスタとの間に介在する第１
層間絶縁膜とを備え、前記走査線の少なくとも一部は前
記遮光膜と同一膜からなることを特徴とする。

【００２８】本発明のかかる構成によれば、薄膜トラン
ジスタのチャネル領域は、一方の基板の側から入射され
る戻り光等については、遮光膜により遮光されており、
薄膜トランジスタの戻り光等による特性劣化を防止でき
る。他方、走査線の少なくとも一部はこの導電性の遮光
膜と同一膜で形成されているので、走査線の抵抗を、導
電性の遮光膜の抵抗により顕著に低められる。例えば、
走査線をポリシリコン膜から形成し且つ遮光膜を導電性
の高融点金属膜から形成すれば、走査線の抵抗を、遮光
膜のシート抵抗により支配できる。即ち、走査線におけ
る大幅な低抵抗化が可能となる。

【００２９】以上の結果、低抵抗で小さい時定数の走査
線により複数の画素電極に走査信号が供給されるため、
液晶装置の駆動周波数を高めても、例えば前述の如き前
段の走査線に係るゲートがオフとならないうちにプリチ
ャージ信号が印加されたり、前段の走査線に係る画像信
号の電圧にプリチャージ信号が引かれたりすることに起
因する縦クロストーク（図２８参照）は低減され、高品
位の画像表示が行える。

【００３０】本発明は、前記走査線が導電性のポリシリ
コン膜から形成されており、前記遮光膜は、前記ポリシ
リコン膜にコンタクトホールを介して電気的接続された
前記走査線の冗長配線及び中継配線のうち少なくとも一
つとして配設された第１遮光膜を有することを特徴とす
る。

【００３１】本発明のかかる構成によれば、第１遮光膜
は、導電性のポリシリコン膜から形成された走査線に対
して、コンタクトホールを介して電気的接続されている
ので、走査線の抵抗を導電性の遮光膜の抵抗により顕著
に低められ、走査線と第１遮光膜との間で確実に且つ信
頼性の高い電気的接続状態を実現できる。

【００３２】本発明の冗長配線とは、走査線と例えばコ
ンタクトホールを介して並列に接続されることにより、
導通状態にある走査線との間に冗長的な電気的導通を更
に付与する配線をいい、中継配線とは、走査線と例えば
コンタクトホールを介して直列に接続されることによ
り、部分的に途切れた走査線との間を中継して走査線全
体の電気的導通を確保する配線をいう。従って、本発明
のかかる構成によれば走査線の抵抗を、第１遮光膜を構
成する導電性の遮光膜の抵抗により顕著に低められる。

【００３３】これに加えて、特に第１遮光膜を冗長配線
として配設した場合には、異物等により走査線が途中で
断線しても、第１遮光膜が走査線の代わりになるので、
冗長構造が実現できる。

【００３４】本発明は、前記遮光膜は、該走査線の冗長
配線、中継配線及び本体のうち少なくとも一つとして配
設された第１遮光膜と、該第１遮光膜から電気的絶縁さ
れており前記チャネル領域を覆う位置に設けられた前記
遮光膜の部分を含む第２遮光膜とを有することを特徴と
する。

【００３５】本発明は、第２遮光膜が第１遮光膜から電
気的絶縁されているため、走査信号の電位により第１遮
光膜の電位が変動しても、第２遮光膜における電位は実
質的に殆ど又は全く変動せずに安定している。そして、
このように安定した第２遮光膜が、チャネル領域を覆う
位置、即ち画素の薄膜トランジスタの下側に設けられた
遮光膜の部分を含むので、画素の薄膜トランジスタの下
側に設けられた遮光膜の部分の電位が走査線の電位変動
によって変動することにより、薄膜トランジスタのトラ
ンジスタ特性を劣化させることを未然に防ぐことが可能
となる。

【００３６】本発明は、前記走査線は、前記走査線に沿
って並ぶ前記複数の薄膜トランジスタのゲート電極を夫
々含むと共に相互に分断された複数の島状配線部からな
り、前記第１遮光膜は、前記複数の島状配線部を相互に
電気的接続することを特徴とする。

【００３７】本発明のかかる構成によれば、走査線をな
す複数の島状配線部は、走査線に沿って並ぶ複数の薄膜
トランジスタのゲート電極を夫々含むと共に相互に分断
されている。従って、この島状配線部だけでは走査信号
を各画素に供給不可能であるが、第１遮光膜により、こ
れらの島状配線部は相互に電気的接続されているので、
走査信号を各画素に供給可能となる。そして、このよう
に島状配線部を中継する第１遮光膜の抵抗の低さに応じ
て、走査線の抵抗を低められる。

【００３８】本発明は、前記遮光膜は、前記走査線の本
体として配設された第１遮光膜を有し、前記複数の薄膜
トランジスタは、前記第１遮光膜にコンタクトホールを
介して電気的接続された導電性のポリシリコン膜から形
成されたゲート電極を有することを特徴とする。

【００３９】本発明のかかる構成によれば、ゲート電極
は、導電性のポリシリコン膜から形成されているので、
金属膜からゲート電極を形成する場合のように、活性化
アニール等の高温プロセス時に生じる応力により薄膜ト
ランジスタを構成する半導体膜、ゲート絶縁膜、金属膜
等が剥離する危険を回避できる。同時に、走査線の本体
として配設された導電性の遮光膜からなる第１遮光膜に
より、走査線の抵抗を低めることが可能となる。しか
も、複数の薄膜トランジスタは、第１遮光膜にコンタク
トホールを介して電気的接続されているので、ポリシリ
コン膜からなるゲート電極と遮光膜からなる走査線との
間で確実に且つ信頼性の高い電気的接続状態を実現でき
る。

【００４０】本発明は、前記遮光膜及び前記走査線は、
前記複数の薄膜トランジスタの各々において、前記第１
層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル
領域を挟んで対向配置されると共にコンタクトホールを
介して相互に電気的接続された部分を夫々含むことを特
徴とする。

【００４１】本発明のかかる構成によれば、一方で、走
査線は、ゲート電極部がゲート絶縁膜を介してチャネル
領域に対向配置されて画素の薄膜トランジスタ（以下、
“第１のＴＦＴ”と称する）を構成する。他方で、チャ
ネル領域を覆う位置に設けられた遮光膜の部分は、第１
層間絶縁膜を介してチャネル領域に対向配置されるた
め、ゲート電極部となり、第２のＴＦＴを構成する。そ
して、これら第１及び第２のＴＦＴのゲート電極部は、
コンタクトホールを介して接続されているため、同一の
チャネル領域に対してダブルＴＦＴの構造が得られる。
従って、第２のＴＦＴにより第１のＴＦＴをバックチャ
ネルにすることにより該第１のＴＦＴ即ち、画素の薄膜
トランジスタの特性向上を図ることが可能となる。尚、
第２のＴＦＴのゲート絶縁膜である第１層間絶縁膜を薄
くすれば、第２のＴＦＴの特性向上を図ることができ
る。

【００４２】本発明は、前記複数の走査線は夫々、次段
の走査線に前記薄膜トランジスタを介して接続された前
記画素電極に蓄積容量を付与するための一方の蓄積容量
電極として機能する部分を含むことを特徴とする。

【００４３】本発明のかかる構成によれば、走査線が含
む蓄積容量電極として機能する部分により、次段の走査
線に係る画素電極に蓄積容量が付与される。より具体的
には例えば、次段の走査線に係る画素の薄膜トランジス
タにおける画素電極に接続されたソース又はドレイン側
の半導体膜を延設して、第１の蓄積容量電極とする。そ
して、ゲート絶縁膜から延設された絶縁膜を誘電体膜と
して、第１の蓄積容量電極に、上述の走査線が含む蓄積
容量電極として機能する部分を対向させることにより、
前段の走査線を容量線として利用できる。このように構
成すると通常は、走査線に次段の画素の容量が付くため
に該走査線の時定数が大きくなるが、本発明では、遮光
膜を利用することにより走査線の時定数を小さくしてい
るため、このように前段の走査線を容量線として利用す
る構成としても、前述の如き走査線の時定数が大きいこ
とによる縦クロストーク等の画像劣化を低減できる。

【００４４】本発明は、前記複数の画素電極に対し蓄積
容量を夫々付与するために形成された容量線を更に備え
たことを特徴とする。

【００４５】本発明のかかる構成によれば、容量線によ
り、複数の画素電極に対し蓄積容量が夫々付与される。
より具体的には例えば、画素の薄膜トランジスタにおけ
る画素電極に接続されたソース又はドレイン側の半導体
膜を延設して、第１の蓄積容量電極とする。そして、ゲ
ート絶縁膜から延設された絶縁膜を誘電体膜として、第
１の蓄積容量電極に、上述の容量線が含む蓄積容量電極
として機能する部分を対向させることにより、蓄積容量
を付与できる。

【００４６】本発明は、前記遮光膜は、前記走査線の冗
長配線、中継配線及び本体のうち少なくとも一つとして
配設された第１遮光膜と、該第１遮光膜から電気的絶縁
されており前記チャネル領域を覆う位置に設けられた前
記遮光膜の部分を含むと共に前記容量線を前記一方の基
板の側から見て夫々覆う位置に設けられた第２遮光膜と
を有し、前記容量線及び前記第２遮光膜は、定電位源に
接続されていることを特徴とする。

【００４７】本発明のかかる構成によれば、第２遮光膜
は、第１遮光膜から電気的絶縁され更に定電位源に接続
されているので、走査信号の電位により第１遮光膜の電
位が変動しても、第２遮光膜における電位は定電位に安
定している。そして、このように安定した第２遮光膜
が、画素の薄膜トランジスタの下側に設けられた遮光膜
の部分を含むので、画素の薄膜トランジスタの下側に設
けられた遮光膜の部分の電位が走査線の電位変動によっ
て変動することにより薄膜トランジスタのトランジスタ
特性を劣化させることを未然に防ぐことが可能となる。
他方、容量線も、定電位源に接続されているので、蓄積
容量電極として良好に機能し得る。そして、容量線及び
第２遮光膜は定電位源に接続されているので、定電位源
に至る両配線を部分的に共用することも可能となる。こ
の場合、定電位源の定電位としては、例えば接地電位に
等しくてもよい。

【００４８】本発明は、前記定電位源は、当該液晶装置
を駆動するための周辺回路に供給される定電位源である
ことを特徴とする。

【００４９】本発明のかかる構成によれば、定電位源
は、走査線駆動回路、データ線駆動回路、対向電極など
の周辺回路に供給される、負電源、正電源等の定電位源
であるので、特別な電位配線や外部入力端子を設ける必
要なく、遮光膜及び容量線を定電位にできる。

【００５０】本発明は、前記第２遮光膜が、前記容量線
の冗長配線、中継配線及び本体の少なくとも一つとして
配設されてなることを特徴とする。

【００５１】本発明はかかる構成により容量線の抵抗
を、導電性の遮光膜の抵抗により顕著に低められる。例
えば、容量線を走査線と同じポリシリコン膜から形成し
且つ遮光膜を導電性の高融点金属膜から形成すれば、容
量線の抵抗を、遮光膜のシート抵抗により支配できる。
即ち、容量線における大幅な低抵抗化が可能となる。

【００５２】以上の結果、低抵抗で小さい時定数の容量
線により複数の画素電極に蓄積容量が付加されるため、
液晶装置の駆動周波数を高めても、前述の如き容量線の
電位揺れに起因する横クロストーク（図２９参照）は低
減され、高品位の画像表示が行える。また、冗長配線と
して配設した場合には、容量線が途中で断線しても、第
２遮光膜が容量線の代わりになるので、冗長構造が実現
できる。

【００５３】本発明において、前記遮光膜は、前記走査
線の冗長配線、中継配線及び本体のうち少なくとも一つ
として配設された第１遮光膜と、該第１遮光膜から電気
的絶縁されており前記チャネル領域を覆う位置に設けら
れた前記遮光膜の部分を含むと共に前記容量線及び前記
複数のデータ線を前記一方の基板の側から見て夫々覆う
位置に網目状に設けられた第２遮光膜とを有することを
特徴とする。

【００５４】本発明のかかる構成によれば、遮光膜が有
する第２遮光膜は、第１遮光膜から電気的絶縁されてい
るので、走査信号の電位により第１遮光膜の電位が変動
しても、第２遮光膜における電位は安定している。そし
て、このように安定した第２遮光膜が、画素の薄膜トラ
ンジスタの下側に設けられた遮光膜の部分を含むので、
画素の薄膜トランジスタの下側に設けられた遮光膜の部
分の電位が走査線の電位変動によって変動することによ
り薄膜トランジスタのトランジスタ特性を劣化させるこ
とを未然に防ぐことが可能となる。そして、第２遮光膜
は、チャネル領域を覆う位置に設けられた遮光膜の部分
を含むと共に網目状に設けられているので、第２遮光膜
により各画素部の開口領域を規定でき、第１遮光膜によ
り走査線の抵抗を低められる。

【００５５】本発明は、前記遮光膜は、前記複数の走査
線を前記一方の基板の側から見て夫々覆う位置に縞状に
設けられていることを特徴とする。

【００５６】本発明のかかる構成によれば、遮光膜は、
複数の走査線を一方の基板の側から見て夫々覆う位置に
縞状に設けられているので、例えばコンタクトホールを
介して走査線と縞状の遮光膜とを電気的接続することに
より、遮光膜を、走査線に沿う中継配線或いは冗長配線
として配設することが可能となる。

【００５７】本発明は、前記遮光膜は、前記複数の走査
線を前記一方の基板の側から見て少なくとも部分的に夫
々覆う位置に島状に設けられていることを特徴とする。

【００５８】本発明のかかる構成によれば、遮光膜は、
複数の走査線を一方の基板の側から見て少なくとも部分
的に夫々覆う位置に島状に設けられているので、例えば
コンタクトホールを介して走査線と島状の遮光膜とを電
気的接続することにより、遮光膜を、走査線に沿う中継
配線或いは冗長配線として配設することが可能となる。

【００５９】本発明は、前記遮光膜は、Ｔｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む
ことを特徴とする。

【００６０】本発明のかかる構成によれば、遮光膜は、
不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｄのうちの少なくとも一つを含む、例えば、金属
単体、合金、金属シリサイド等から構成されるため、液
晶装置用基板上の遮光膜形成工程の後に行われるＴＦＴ
形成工程における高温処理により、遮光膜が破壊された
り溶融しないようにできる。

【００６１】本発明の電子機器は、上記液晶装置を備え
たことを特徴とする。

【００６２】本発明のかかる構成によれば、電子機器
は、上述した本願発明の液晶装置を備えているため、冗
長構造により装置の信頼性が高く、縦クロストーク等の
表示劣化が低減されており且つ戻り光等に対する遮光性
能に優れた液晶装置により高品位の画像表示が可能とな
る。

【００６３】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされよう。

【００６４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００６５】（第１実施形態）本発明による液晶装置の
第１実施形態の構成及び動作について、図１から図４を
参照して説明する。図１は、液晶装置の画像形成領域を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。図２は、液晶装置
用基板の相隣接する複数の画素群の平面図であり、図３
は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−
Ｂ’断面図である。尚、図３及び図4においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。

【００６６】図１において、本実施の形態による液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極９ａ及び画素電極９aを制御す
るためのＴＦＴ３０とからなり、画像信号が供給される
データ線６ａが当該ＴＦＴ３０のソースに電気的接続さ
れている。データ線６ａに書き込む画像信号Ｓ１、Ｓ
２、…、Ｓｎは、この順に線順次に供給しても構わない
し、相隣接する複数のデータ線６ａ同士に対して、グル
ープ毎に供給するようにしても良い。また、ＴＦＴ３０
のゲートに走査線３００ａが電気的接続されており、所
定のタイミングで、走査線３００ａにパルス的に走査信
号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加する
ように構成されている。画素電極９ａは、ＴＦＴ３０の
ドレインに電気的接続されており、ＴＦＴ３０を一定期
間だけそのスイッチを閉じることにより、データ線６ａ
から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定の
タイミングで書き込む。画素電極９ａを介して液晶に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎ
は、対向基板（後述する）に形成された対向電極（後述
する）との間で一定期間保持される。液晶は、印加され
る電圧レベルにより分子集合の配向や秩序が変化するこ
とにより、光を変調し、階調表示を可能にする。ここ
で、保持された画像信号がリークするのを防ぐために、
画素電極９と対向電極との間に形成される液晶容量と並
列に蓄積容量７０を付加する。例えば、画素電極９ａの
電圧は、ソース電圧が印加された時間よりも３桁も長い
時間だけ蓄積容量７０により保持される。これにより、
保持特性は更に改善され、コントラスト比の高い液晶装
置が実現できる。尚、このように蓄積容量７０を形成す
る方法としては、容量を形成するための配線である容量
線３ｂを設けても良いし、後述のように前段の走査線３
００ａとの間で容量を形成しても良い（図１２参照）。

【００６７】図２乃至図４において、液晶装置用基板１
０上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ（ソース電極）、走査線３００ａ（ゲート電極を
含む）及び容量線３ｂが設けられている。データ線６ａ
は、コンタクトホール５を介してポリシリコン膜等から
成る半導体層１ａのうち後述のソース領域に電気的接続
されており、画素電極９ａは、コンタクトホール８を介
して半導体層１ａのうち後述のドレイン領域に電気的接
続されている。

【００６８】本実施の形態では特に、図中右上がりの斜
線で示した領域に、導電性の第２遮光膜１１ａ及び第１
遮光膜１１ｃが設けられている。

【００６９】第２遮光膜１１ａは、画素部において、半
導体層１ａのチャネル領域（図中、右下がりの斜線領
域）を液晶装置用基板の側から見て各々重なる位置に設
けられている。

【００７０】第１遮光膜１１ｃは、画素部において、第
２遮光膜１１ａとは別個に設けられ、第２遮光膜１１ａ
から電気的に絶縁されている。第１遮光膜１１ｃは、走
査線３００ａを構成するポリシリコン膜からなる島状の
ゲート電極３ａの中継配線として配設されている。即
ち、ポリシリコン膜からなると共に相互に分断された島
状のゲート電極３ａは夫々、半導体層１ａのうち後述の
チャネル領域（図２中右下りの斜線の領域）に対向する
ゲート電極を含むように配設されており、第１遮光膜１
１ｃは、走査線３００ａ方向に沿って連なる複数のゲー
ト電極３ａを相互にコンタクトホール１８を介して電気
的接続するように配設されている。言い換えれば、各々
の段（行）について、コンタクトホール１８により相互
に電気的接続された走査線３００ａ方向に沿って連なる
複数のゲート電極３ａと複数の第１遮光膜１１ｃとから
１本の走査線３００ａが構成されており、この１本の走
査線３００ａを介して走査信号を各画素に供給可能とな
る。

【００７１】次に、図３のＡ−Ａ’断面図を更に参照し
てＴＦＴ３０及びゲート電極３ａを含む画素部分におけ
る構成を説明する。尚、図３では、液晶装置用基板１０
に液晶を介して対向配置される対向基板２０や液晶は省
略してあり、これらについては後述する。

【００７２】図３のＡ−Ａ’断面図に示すように、液晶
装置は、石英基板等からなる液晶装置用基板１０を備え
ている。液晶装置用基板１０には、 ＩＴＯ膜（インジ
ウム・ティン・オキサイド膜）などの透明導電性薄膜か
らなる画素電極９ａが設けられており、その上側には、
ラビング処理等の所定の配向処理が施されたポリイミド
薄膜などの有機薄膜からなる配向膜１６が設けられてい
る。

【００７３】液晶装置用基板１０には、各画素電極９ａ
に隣接する位置に、各画素電極９ａをスイッチング制御
する画素スイッチング用ＴＦＴ３０が設けられている。

【００７４】画素スイッチング用ＴＦＴ３０に各々対向
する位置において液晶装置用基板１０と各画素スイッチ
ング用ＴＦＴ３０との間には、第２遮光膜１１ａが設け
られている。このように第２遮光膜１１ａや第１遮光膜
１１ｃを構成する導電性の遮光膜は、不透明な高融点金
属からなり、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのう
ちの少なくとも一つを含む金属単体、合金、金属シリサ
イド等から構成される。このような材料から構成すれ
ば、液晶装置用基板１０上の第２遮光膜１１ａや第１遮
光膜１１ｃの形成工程の後に行われる画素スイッチング
用ＴＦＴ３０の形成工程における高温処理により、第２
遮光膜１１ａや第１遮光膜１１ｃが破壊されたり溶融し
ないようにできる。また、このような第２遮光膜１１ａ
により液晶装置用基板１０の側からの戻り光等が画素ス
イッチング用ＴＦＴ３０のチャネル領域１ａ’等に入射
する事態を未然に防ぐことができ、光電流の発生により
画素スイッチング用ＴＦＴ３０の特性が劣化することは
ない。

【００７５】更に、第２遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第２遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、液晶装置用基板１０
の全面に形成されることにより、画素スイッチング用Ｔ
ＦＴ３０のための下地膜としての機能をも有する。即
ち、液晶装置用基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボ
ロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケ
ートガラス）などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第１層間絶縁膜１２に
より、第２遮光膜１１ａが画素スイッチング用ＴＦＴ３
０等を汚染する事態を未然に防ぐこともできる。

【００７６】本実施の形態では特に、第１遮光膜１１ｃ
は、ゲート電極３ａの中継配線として配設されている。
即ち、図３に示すようにゲート電極３ａと、第１遮光膜
１１ｃがコンタクトホール１８を介して電気的接続され
ている。このため、走査線３００ａ（図１参照）の抵抗
を、第１遮光膜１１ｃの抵抗により顕著に低められる。
ゲート電極３ａは、例えばシート抵抗値が２５Ω／□程
度のポリシリコン膜から形成されているので、対角１．
３インチや０．９インチ程度の小型の液晶装置の場合に
は、１００〜２００ＫΩ程度の抵抗を有するが、第１遮
光膜１１ｃは、前述の如き高融点金属膜から形成されて
いるので、走査線３００ａにおける抵抗は、大幅に低く
される。例えば、第１遮光膜１１ｃをタングステンシリ
サイドから構成すると、シート抵抗値が７〜８Ω／□程
度しかない。このような低抵抗化に応じて走査線３００
ａの時定数も、例えば１μｓ以下程度にまで小さくでき
る。そして、画像表示領域の両側から走査線を駆動する
構成（図示せず）をとれば更に、その半分の０．５μｓ
以下程度にまで小さくできる。このため、走査線の抵抗
や時定数が駆動周波数を上げる際の制約となることを回
避できる。さらに、第２遮光膜１１ａと第１遮光膜１１
ｃとが絶縁されているため、走査線３００ａによって第
２遮光膜１１ａが変動することがない。従って、走査線
の電位変動による薄膜トランジスタのトランジスタ特性
の劣化を未然に防ぐことができる。

【００７７】次に、図４のＢ−Ｂ’断面図を参照してＴ
ＦＴ３０及び蓄積容量７０を含む画素部分における構成
を更に説明する。尚、図４には、液晶装置用基板１０に
加えて、液晶装置用基板１０に液晶５０を介して対向配
置される対向基板２０を示してある。

【００７８】図４のＢ−Ｂ’断面図に示すように、液晶
装置は、液晶装置用基板１０と、ガラスや石英からなる
透明な他方の基板の一例を構成する対向基板２０とが対
向配置されている。対向基板２０には、その全面に渡っ
てＩＴＯ膜などの透明導電性薄膜からなる対向電極（共
通電極）２１が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施されたポリイミド薄膜な
どの有機薄膜からなる配向膜２２が設けられている。対
向基板２０には、各画素の開口領域以外の領域に、第３
遮光膜２３が設けられている。このため、対向基板２０
の側から入射光が画素スイッチング用ＴＦＴ３０の少な
くとも半導体層１ａのチャネル領域１ａ’に侵入を防ぐ
ことができる。

【００７９】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置された液晶装置用基板
１０と対向基板２０との間には、後述のシール材５２
（図３０及び図３１参照）により囲まれた空間に液晶が
封入され、液晶層５０が形成される。

【００８０】本実施の形態では特にゲート絶縁膜２をゲ
ート電極３ａに対向する位置から延設して誘電体膜とし
て用い、半導体層１ａを延設して第１蓄積容量電極１ｆ
とし、更にこれらに対向する容量線３ｂの一部を第２蓄
積容量電極とすることにより、蓄積容量７０が構成され
ている。

【００８１】これらの結果、データ線６ａ下の領域及び
ゲート電極３ａに沿って液晶のディスクリネーションが
発生する領域（即ち、容量線３ｂが形成された領域）と
いう開口領域を外れたスペースを有効に利用して、画素
電極９ａの蓄積容量を増やすことが出来る。

【００８２】図４において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３００ａの一部を構成するゲート電極３
ａ、ゲート電極３ａからの電界によりチャネルが形成さ
れる半導体層１ａのチャネル領域１ａ’、ゲート電極３
ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ
線６ａ（ソース電極）、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。本実
施の形態では特にデータ線６ａは、Ａｌ等の金属膜や金
属シリサイド等の合金膜などの遮光性の薄膜から構成さ
れている。また、ゲート電極３ａ、ゲート絶縁膜２及び
第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ
通じるコンタクトホール５及び高濃度ドレイン領域１ｅ
へ通じるコンタクトホール８が各々形成された第２層間
絶縁膜４が形成されている。コンタクトホール５を介し
て、データ線６ａは高濃度ソース領域１ｄに電気的接続
されている。更に、データ線６ａ及び第２層間絶縁膜４
の上には、高濃度ドレイン領域１ｅへのコンタクトホー
ル８が形成された第３層間絶縁膜７が形成されている。
この高濃度ドレイン領域１ｅへのコンタクトホール８を
介して、画素電極９ａは高濃度ドレイン領域１ｅに電気
的接続されている。前述の画素電極９ａは、このように
構成された第３層間絶縁膜７の上面に設けられている。

【００８３】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００８４】また本実施の形態では、画素スイッチング
用ＴＦＴ３０のゲート電極３ａをソース・ドレイン領域
１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造
としたが、これらの間に２個以上のゲート電極を配置し
てもよい。この際、各々のゲート電極には同一の信号が
印加されるようにする。このようにデュアルゲート（ダ
ブルゲート）或いはトリプルゲート以上でＴＦＴを構成
すれば、チャネルとソース・ドレイン領域接合部のリー
ク電流を防止でき、オフ時の電流を低減することができ
る。これらのゲート電極の少なくとも１個をＬＤＤ構造
或いはオフセット構造にすれば、更にオフ電流を低減で
き、安定したスイッチング素子を得ることができる。

【００８５】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等のポリシリコン層は、光が入射するとポリ
シリコンが有する光電変換効果により光電流が発生して
しまい画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化するが、本実施の形態では、ゲート電極３ａを
上側から覆うようにデータ線６ａがＡｌ等の遮光性の金
属薄膜から形成されているので、少なくとも半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
入射光の入射を効果的に防ぐことが出来る。また、前述
のように、画素スイッチング用ＴＦＴ３０の下側には、
第２遮光膜１１ａが設けられているので、少なくとも半
導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、
１ｃへの戻り光の入射を効果的に防ぐことが出来る。

【００８６】本実施の形態では、図２に示されるように
第２遮光膜１１ａがチャネル領域よりも大きめに、即ち
チャネル領域全体を覆うように形成すれば、チャネル領
域に戻り光が入射されるのを防ぐためにさらに効果的で
ある。

【００８７】（第２実施形態）図５を参照して本発明の
第２実施形態について説明する。図５は、液晶装置用基
板の相隣接する複数の画素群の平面図である。尚、図６
は図５のＣ−Ｃ’断面図である。図６においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。また、
図５及び図６において、第１実施形態と同じ構成要素に
は同じ参照符号を付し、また第１実施形態と異なる構成
のみ説明し同様な構成については省略する。

【００８８】図５及び図６に示すように第２実施形態で
は特に、第１遮光膜１１ｃ'は、走査線方向に沿って縞
状に配設されており、ポリシリコン膜からなるゲート電
極３ａは、第１遮光膜１１ｃ'に重ねられている。即
ち、第１遮光膜１１ｃ'は、ゲート電極３ａの冗長配線
として配設されていて、第１遮光膜１１ｃ'は、画素ス
イッチング用ＴＦＴの下側にも設けられている。つまり
走査線３００ｂは走査電極３ａと縞状の第１遮光膜１１
ｃ'とにより構成されている。

【００８９】このため、縞状に形成された第１遮光膜１
１ｃ'により画素スイッチング用ＴＦＴ３０に対する戻
り光を遮光しつつ、第１遮光膜１１ｃ'及びゲート電極
３ａから構成される走査線３００ｂの抵抗を第１遮光膜
１１ｃ'により低めることが可能である。従って、前述
の縦クロストーク（図２８参照）を防止できる。しか
も、第１遮光膜１１ｃ'は、ゲート電極３ａに対する冗
長構造をなすので、ゲート電極３ａに断線や導通不良が
あったとしても、走査線３００ｂが不良化するのを未然
に防ぐことも可能となる。これらの結果、第２実施形態
により、高品位の画像表示を実現できる。

【００９０】尚、図５に示されるように、第１遮光膜１
１ｃ'をチャネル領域１ａと重なる位置において幅を太
くすることによりチャネル領域１ａへの戻り光をより確
実に防止することが可能である。

【００９１】また、第２実施形態においては、ゲート電
極３ａがゲート絶縁膜を介してチャネル領域に対向配置
されるＴＦＴ（第１のＴＦＴ）と，チャネル領域を覆う
位置に設けられた第１遮光膜１１ｃ'が第１層間絶縁膜
を介してチャネル領域に対向配置されたゲート電極とな
るＴＦＴ（第２のＴＦＴ）が形成されることになり、チ
ャネル領域を挟んで上下にゲート電極が形成されること
になる。従って、第１遮光膜１１ｃ'により第１のＴＦ
Ｔをバックチャネルにすることにより該第１のＴＦＴ即
ち、画素の薄膜トランジスタの特性向上を図ることが可
能となる。尚、第２のＴＦＴのゲート絶縁膜である第１
層間絶縁膜を薄くすれば、第２のＴＦＴの特性向上を図
ることができる。

【００９２】（第３実施形態）本発明による液晶装置の
第３実施形態について、図７を参照して説明する。図７
は、液晶装置用基板の相隣接する複数の画素群の平面図
である。尚、図７において、図５に示した第２実施形態
と同じ構成要素には同じ参照符号を付し、第２実施形態
と異なる構成のみ説明する。

【００９３】第３実施形態は、ゲート電極３ａ’が第１
遮光膜１１ｃ'と同じく、走査線方向に沿って縞状に配
設されており、走査線３００ｄが、これらのゲート電極
３ａ’及び第１遮光膜１１ｃ'から冗長的に構成されて
いる。尚、その他の点は図５に示した第２実施形態の場
合と同様である。

【００９４】このように第３実施形態によれば、第１遮
光膜１１ｃ'により走査線３００ｄの低抵抗化を図るこ
とができるので、前述の縦クロストーク（図２８参照）
等の発生を抑制でき、高品位の画像表示を実現できる。
そして、走査線３００ｄにおける冗長構造により、ゲー
ト電極３ａ’及び第１遮光膜１１ｃ'が断線や導通不良
を起こしても、この一方とコンタクトホール１８を介し
て電気的接続された他方の配線の存在により、走査線３
００ｄが不良化するのを未然に防ぐことも可能となる。

【００９５】尚、第３実施形態では、各走査線３００ｄ
毎に、一画素につき２個のコンタクトホール１８が設け
られているが、この個数は３個以上又は１個でもよい
し、或いは、複数の画素につき１個であってもよい。コ
ンタクトホール１８の数を増せば、両配線間における冗
長構造の度合いを高められ且つ低抵抗化でき、コンタク
トホール１８の数を減らせば、コンタクトホール１３を
開孔する工程や構造を簡単にできる。従って、第１遮光
膜１１ｃ'のシート抵抗、駆動周波数、要求される仕様
等を勘案しつつ、コンタクトホール１８の個数の設定に
より、第１遮光膜１１ｃ'による走査線３００ｄの低抵
抗化及び冗長構造による利益と、多数のコンタクトホー
ル１３を開孔することによる製造上及び構造上の不利益
とを適度にバランスさせられるので、実践上大変有利で
ある。

【００９６】また、第３実施形態においても第２実施形
態と同様に第１遮光膜１１ｃ'が第２ＴＦＴのゲート電
極として機能することが可能であるため、第２実施形態
で述べた場合と同様な効果が得られる。

【００９７】（第４実施形態）本発明による液晶装置の
第４実施形態について、図８を参照して説明する。図８
は、液晶装置用基板の相隣接する複数の画素群の平面図
である。尚、図８において、図３に示した第１実施形態
の場合と同じ構成要素には同じ参照符号を付し、第１実
施形態と異なる構成のみ説明する。

【００９８】図８に示すように第４実施形態では、半導
体膜５０１ａからなる画素スイッチング用ＴＦＴのソー
ス領域に開孔されたコンタクトホール５’とドレイン領
域に開孔されたコンタクトホール８’との間の、図中右
下がりの斜線部で示された領域がチャネル領域である。
このチャネル領域に、ゲート絶縁膜を介して対向するゲ
ート電極５０３ａがポリシリコン膜から構成され、この
ゲート電極５０３ａの一端がコンタクトホール１８’を
介して第１遮光膜１１ｃ''に電気的接続されている。本
実施形態では特に、第１遮光膜１１ｃ'が走査線の本体
として配設されるとともに、第１遮光膜１１ｃ''とは絶
縁された島状の第２遮光膜１１a''が第１遮光膜１１
ｃ''と同時に同一膜によりチャネル領域下に形成されて
いる。また、容量線３ｂ’は、これら二つのコンタクト
ホール８’及び５’を避けるように走査線本体たる第１
遮光膜１１ｃ''に沿って設けられている。

【００９９】このように構成された液晶装置の第４実施
形態によれば、ゲート電極５０３ａは、導電性のポリシ
リコン膜から形成されているので、金属膜からゲート電
極を形成する場合のように、活性化アニール等の高温プ
ロセス時に生じる応力により画素スイッチング用ＴＦＴ
を構成する半導体膜、ゲート絶縁膜、金属膜等が剥離す
る危険を回避できる。同時に、走査線本体として配設さ
れた第１遮光膜１１ｃ''により、走査線の抵抗を低める
ことが可能となる。しかも、画素スイッチング用ＴＦＴ
は、第１遮光膜１１ｃ''にコンタクトホール１８’を介
して電気的接続されているので、ポリシリコン膜からな
るゲート電極５０３ａと遮光膜からなる第１遮光膜１１
ｃ''との間で確実に且つ信頼性の高い電気的接続状態を
実現できる。

【０１００】これらの結果、第２遮光膜１１ａ''により
画素スイッチング用ＴＦＴに対する戻り光を遮光しつ
つ、第１遮光膜１１ｃ''から構成される走査線の抵抗を
低めることにより、前述の縦クロストーク（図２８参
照）を防止でき、高品位の画像表示を実現できる。さら
に、第２遮光膜１１ａ''と第１遮光膜１１ｃ''とが絶縁
されているため、走査線本体である第１遮光膜１１ｃ''
によって第２遮光膜１１ａ''が変動することがない。従
って、走査線の電位変動による薄膜トランジスタのトラ
ンジスタ特性の劣化を未然に防ぐことができる。

【０１０１】第４実施形態の図８では、第２遮光膜１１
ａ''が島状に形成されているが、例えば縞状に形成して
定電位源に接続するようにしてもよい。

【０１０２】上述の第１乃至第４実施形態では、いずれ
もチャネル領域への戻り光の防止と走査線の低抵抗化と
を同一の導電性遮光膜により実現するものである。上述
の実施形態を用いてさらに容量線の低抵抗化を実現する
ための変形例を説明する。

【０１０３】（第１実施形態の第１変形例）第１実施形
態の第１変形例について図９及び図１０を用いて説明す
る。図９は、液晶装置用基板の相隣接する複数の画素群
の平面図であり、図１０は、図９のＤ−Ｄ’断面図であ
る。第１変形例は第１実施形態と同様な構成については
説明を省略し、異なる構成のみ説明する。

【０１０４】第１変形例では、第２遮光膜１１ａ'''
が、容量線３ｂに沿って形成され、第２遮光膜１１
ａ'''及び容量線３ｂは定電位源に各々電気的接続され
ている。従って、第２遮光膜１１ａ'''に対向配置され
る画素スイッチング用ＴＦＴ３０に対し第２遮光膜１１
ａ'''の電位変動が悪影響を及ぼすのを防ぐことができ
る。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。この場合、図９及び図１
０に示されるように第２遮光膜１１ａ'''は低電位源と
してコンタクトホール１３を介して容量線３ｂに接続す
るようにしてもよい。あるいは、当該液晶装置を駆動す
るための周辺回路（例えば、走査線駆動回路、データ線
駆動回路等）に供給される定電位源等に接続してもよ
い。周辺回路等の電源を利用すれば、専用の電位配線や
外部入力端子を設ける必要なく、第２遮光膜１１ａ'''
及び容量線３ｂを定電位にできる。（図示せず）そし
て、第２遮光膜１１ａ'''と容量線３ｂとを、例えば画
像表示領域の端部において電気的接続し、両者の定電位
を同じにする構成を採れば、定電位源から両者への配線
を部分的に共用でき、構成の単純化が図れる。

【０１０５】図９及び図１０に示されるように、容量線
３ｂと第２遮光膜１１ａ'''とをコンタクトホール１３
を介して接続させると、容量線３ｂは、高抵抗なポリシ
リコン膜から形成されているが、第２遮光膜１１ａ'''
は低抵抗な導電性の高融点金属から形成されているの
で、容量線３ｂにおけるゲート電極３ａに沿った方向の
抵抗は、大幅に低抵抗化される。例えば、第２遮光膜１
１ａ'''をＷＳｉで形成した場合、ポリシリコン膜と比
較してシート抵抗値を１／３以下に低減することができ
る。

【０１０６】この結果、容量線３ｂの時定数について
も、第２遮光膜１１ａ'''の存在により、例えば、十数
μ秒程度から数μ秒程度にまで小さくすることが出来
る。従って、データ線６ａの下を交差して配線された容
量線３ｂにおける各データ線６ａとの容量カップリング
により、容量線３ｂの電位が揺れることに起因した横ク
ロストークやゴースト等の発生を低減できる。即ち、図
２９に示した画像８０２のような表示劣化の問題は起こ
らない。そして、特に当該液晶装置を前述のようにＸＧ
Ａ、ＳＸＧＡ等の駆動周波数の高い機種として構成して
も、容量線３ｂの時定数が十分に小さくされているた
め、やはり横クロストークやゴースト等の発生を低減で
きる。

【０１０７】従って、このような横クロストークやゴー
スト等の防止のために、前述の如きデータ線６ａ毎や画
素毎に液晶駆動電圧の極性を反転させる方式を採用する
必要性は無く、逆に、液晶層５０のディスクリネーショ
ンを低減することができ且つ画素開口率を高めるのに適
した、走査線３００ａ毎に液晶駆動電圧を基準電圧に対
して反転させる走査線反転駆動方式（所謂１Ｈ反転駆動
方式）を採用できる。また第１変形例においては、第２
遮光膜１１ａ'''は、チャネル領域を覆う位置に設けら
れた遮光膜の部分を含むと共に容量線３ｂに沿って網目
状に設けられているので、第２遮光膜１１ａ'''により
各画素部の開口領域を規定でき、第１遮光膜１１ｃによ
り走査線の抵抗を低められる。

【０１０８】（第２実施形態の第２変形例）第２実施形
態の第２変形例を図１１を用いて説明する。第２変形例
は第２実施形態と同様な構成を有し、異なる構成のみ説
明する。第２遮光膜１１ｄは、画素スイッチング用ＴＦ
Ｔの下側を除く領域において容量線３ｂに重なるように
形成されている。また、容量線３ｂと第２遮光膜１１ｄ
とは、第１変形例の場合と同様に、コンタクトホール１
３を介して電気的接続してもよいし、他の定電位源に接
続してもよい。このように第２変形例では、走査線３ａ
の下に第１遮光膜１１ｃを設けるとともに、第１遮光膜
１１ｃとは絶縁された第２遮光膜１１ｄが容量線３ｂ下
に設けられているため、走査線と容量線の両方の低抵抗
化を実現できる。 従って、第１変形例の場合と同様
に、容量線３ｂの抵抗を第２遮光膜１１ｄにより低める
ことにより、前述の横クロストーク（図２９参照）を防
止することもできる。また、第２遮光膜１１ｄと第１遮
光膜１１ｃとは絶縁されているため、走査線の電位変動
により第２遮光膜１１ｄが影響されることがない。これ
らの結果、第２変形例により、高品位の画像表示を実現
できる。

【０１０９】尚、図示を省略するが、第３実施形態にお
いて、第２変形例と同様に第２遮光膜１１ｄを容量線３
ｂに沿って形成することが可能であり、その場合は第２
変形例と同様な効果が得られる。

【０１１０】また、第４実施形態においても第２遮光膜
１１ａ'を容量線３ｂに沿って形成し、さらには容量線
とコンタクトを介して接続するようにすれば、走査線と
容量線の両方の低抵抗化を実現できる。

【０１１１】（第５実施形態）図１２は、液晶装置用基
板の相隣接する複数の画素群の平面図である。尚、図１
２において、図２に示した第１実施形態の場合と同じ構
成要素には同じ参照符号を付し、第１実施形態と異なる
構成のみ説明する。

【０１１２】図１２において、液晶装置用基板上には、
マトリクス状に複数の透明な画素電極９ａ（点線部９
ａ’により輪郭が示されている）が設けられており、画
素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走
査線３００ｅ（ゲート電極を含む）が設けられている。
即ち、本実施の形態では、第１乃至第４実施形態及びそ
の変形例のように容量線が設けられておらずに、前段
（第ｎ−１段目）の走査線３００ｅが（第ｎ段目におけ
る）容量線として機能するように構成されている。より
具体的には、前段の走査線３００ｅを構成するポリシリ
コン膜から延設された第２蓄積容量電極５０４と、画素
スイッチング用ＴＦＴのドレイン領域から延設された第
１蓄積容量電極１ｆ”とが、画素スイッチング用ＴＦＴ
のゲート絶縁膜から延設された絶縁膜（誘電体膜）を介
して対向配置されることにより蓄積容量が構成される。
そして、データ線６ａは、コンタクトホール５を介して
ポリシリコン膜からなる半導体層１ａのソース領域に電
気的接続されており、画素電極９ａは、コンタクトホー
ル８”を介して半導体層１ａのドレイン領域に電気的接
続されている。

【０１１３】導電性の遮光膜からなる第１遮光膜１１ｅ
は、図中右上がりの斜線で示した領域に配設されてお
り、即ち走査線３００ｅに重ねて設けられている。走査
線３００ｅは夫々、半導体層１ａのチャネル領域（図１
２中右下りの斜線の領域）に対向するゲート電極を含む
ように配設されており、第１遮光膜１１ｅは、ポリシリ
コン膜からなる走査線３００ｅとコンタクトホール１
８”を介して各画素毎に電気的接続されることにより冗
長構造をなす。

【０１１４】このように第５実施形態によれば、前述の
高融点金属膜からなる第１遮光膜１１ｅにより、走査線
３００ｅは低抵抗化されると共に画素スイッチング用Ｔ
ＦＴのチャネル領域に対する戻り光に対する遮光がなさ
れる。更に、画素スイッチング用ＴＦＴのゲート電極
は、導電性のポリシリコン膜から形成されているので、
金属膜からゲート電極を形成する場合のように、活性化
アニール等の高温プロセス時に生じる応力により薄膜ト
ランジスタを構成する半導体膜、ゲート絶縁膜、金属膜
等が剥離する危険を回避でき、信頼性の高い液晶装置の
製造が可能となる。

【０１１５】また、第５実施形態では、第１遮光膜１１
ｅは、走査線３００ｅに重ねられた部分からデータ線６
ａに沿って延設された第３蓄積容量電極１１ｅ’を含む
ようにしてもよい。その場合、第１層間絶縁膜を介して
対向配置される第３蓄積容量電極１１ｅ’と第１蓄積容
量電極１ｆ”とにより蓄積容量を増すことができる。更
に、第１遮光膜１１ｅは、画素スイッチング用ＴＦＴの
チャネル領域に対向する部分が幅広に形成しても良い。
その場合、図１２中右下がりの斜線で示されたチャネル
領域において、確実に戻り光に対する遮光が可能とな
る。

【０１１６】（液晶装置の周辺回路の構成）上記の実施
形態及びそれらの変形例を用いて、液晶装置用基板１０
上に周辺回路を形成した構成について、図１３を用いて
説明する。図１３において、液晶装置は周辺回路とし
て、データ線６ａを駆動するデータ線駆動回路１０１
と、走査線３００ａを駆動する走査線駆動回路１０４
と、複数のデータ線６ａに所定電圧レベルのプリチャー
ジ信号ＮＲＳを画像信号Ｓ１、Ｓ２、…Ｓｎの供給に先
行して夫々供給するプリチャージ回路２０１と、画像信
号Ｓ１、Ｓ２、…Ｓｎをサンプリングして複数のデータ
線６ａに夫々供給するサンプリング回路３０１とを備え
る。

【０１１７】走査線駆動回路１０４は、外部制御回路か
ら供給される電源、基準クロックＣＬＹ及びその反転ク
ロック等に基づいて、所定タイミングで走査線３００ａ
に走査信号Ｇ１、Ｇ２、…、Ｇｍをパルス的に線順次で
印加する。

【０１１８】データ線駆動回路１０１は、外部制御回路
から供給される電源、基準クロックＣＬＸ及びその反転
クロック等に基づいて、走査線駆動回路１０４が走査信
号Ｇ１、Ｇ２、…、Ｇｍを印加するタイミングに合わせ
て、データ線３５に画像信号を供給する。

【０１１９】プリチャージ回路２０１は、スイッチング
素子として、例えばＴＦＴ２０２を各データ線６ａ毎に
備えており、プリチャージ信号線２０４がＴＦＴ２０２
のドレイン又はソース電極に接続されており、プリチャ
ージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極
に接続されている。そして、動作時には、プリチャージ
信号線２０４を介して、外部電源からプリチャージ信号
ＮＲＳを書き込むために必要な所定電圧の電源が供給さ
れ、プリチャージ回路駆動信号線２０６を介して、各デ
ータ線６ａについて画像信号Ｓ１、Ｓ２、…、Ｓｎに先
行するタイミングでプリチャージ信号ＮＲＳを書き込む
ように、外部制御回路からプリチャージ回路駆動信号Ｎ
ＲＧが供給される。プリチャージ回路２０１は、好まし
くは中間階調レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎに
相当するプリチャージ信号ＮＲＳ（画像補助信号）を供
給する。

【０１２０】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線６ａ毎に備えており、画像信号線３０４が
ＴＦＴ３０２のソース電極に接続されており、サンプリ
ング回路駆動信号線３０６がＴＦＴ３０２のゲート電極
に接続されている。そして、画像信号線３０４を介し
て、画像信号Ｓ１、Ｓ２、…、Ｓｎが入力されると、こ
れらをサンプリングする。即ち、サンプリング回路駆動
信号線３０６を介してデータ線駆動回路１０１からサン
プリング回路駆動信号ＳＨ１、ＳＨ２、…、ＳＨｎが入
力されると、画像信号線３０４に供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎをデータ線６ａに順次印加する。

【０１２１】このように本実施の形態では、データ線６
ａを一本毎に選択するように構成されているが、上述し
たようにデータ線６ａを複数本毎にグループ毎に供給す
るようにしても良い。

【０１２２】ここで、本実施の形態の液晶装置において
行われるプリチャージについて図１４を参照して説明を
加える。

【０１２３】図１４に示すように、データ線駆動回路１
０１が有するシフトレジスタには、一画素当りの選択時
間ｔ１（ドット周波数）を規定するクロック信号（ＣＬ
Ｘ）が水平走査の基準として入力されるが、転送スター
ト信号（ＤＸ）が入力されると、このシフトレジスタか
ら転送信号Ｘ１、Ｘ２、…が順次供給される。各水平走
査期間において、このような転送スタート信号（ＤＸ）
の入力に先行するタイミングで、プリチャージ回路駆動
信号（ＮＲＧ）がプリチャージ回路２０１に供給され
る。より具体的には、垂直走査の基準とされるクロック
信号（ＣＬＹ）がハイレベルとなると共に画像信号（Ｖ
ＩＤ）が信号の電圧中心値（ＶＩＤ中心）を基準として
極性反転した後、この極性反転からプリチャージをする
までのマージンである時間ｔ３経過後に、プリチャージ
回路駆動信号（ＮＲＧ）は、ハイレベルとされる。他
方、プリチャージ信号（ＮＲＳ）は、画像信号（ＶＩ
Ｄ）の反転に対応して、水平帰線期間で画像信号（ＶＩ
Ｄ）と同極性の所定レベルとされる。従って、プリチャ
ージ回路駆動信号（ＮＲＧ）がハイレベルとされる時間
ｔ２において、プリチャージが行われる。そして、水平
帰線期間が終了して有効表示期間が始まる時点よりも時
間ｔ４だけ前に、即ち、プリチャージが終了してから画
像信号（ＶＩＤ）が書き込まれるまでのマージンを時間
ｔ４として、プリチャージ回路駆動信号（ＮＲＧ）は、
ローレベルとされる。以上のように、プリチャージ回路
２０１は、各水平帰線期間において、プリチャージ信号
（ＮＲＳ）を画像信号の供給に先行して複数のデータ線
６ａに供給する。

【０１２４】本実施形態及び変形例は、上述のように第
１遮光膜１１ｃ（１１ｃ'、１１ｃ''、１１ｅ）により
走査線３００ａの抵抗及び時定数が小さくされているた
め、このようにプリチャージを行って駆動周波数を高め
る場合に特に有利である。

【０１２５】即ち、図１４において、水平帰線期間内に
プリチャージを行っているが、前段の走査線３００ａに
より画素スイッチング用ＴＦＴのゲートに印加される電
圧は、時間ｔ３内でオフ電位に安定する必要がある。即
ち、第ｎ段目の走査線に係るプリチャージは、第ｎ−１
段目の走査線により第ｎ−１段目のゲートがオフされて
から行われる必要がある。従って、時間ｔ３が長くなる
ように各信号のタイミングを設定すれば、走査線３００
ａの時定数が大きくても良いようにも考えられる。しか
しながら、この時間ｔ３を長くとると、今度は、時間ｔ
５、ｔ２、ｔ４を短くする必要性が生じる。ここで、前
述したデータ線６ａと容量線３ｂとの容量カップリング
による容量線３ｂの電位の揺れは、時間ｔ５内で安定に
向かう。従って、時間ｔ５を余り短くすると、容量線３
ｂの電位の揺れにより図２９を用いて説明したような横
クロストーク等が発生してしまう。また、時間ｔ２を短
くしたのでは、プリチャージの能力が低下してしまうか
或いは電荷供給能力の高いプリチャージ回路が必要とな
ってしまう。更に又、時間ｔ４を短くしたのでは、プリ
チャージ信号と画像信号とが同時にデータ線６ａに印加
されかねない。従って、プリチャージを良好に行うため
には、前段の走査線３００ａの電位がオフ電位に安定す
る時間ｔ３を安易に長くすることは出来ない。しかる
に、本実施の形態によれば、第１遮光膜１１ｃにより走
査線３００ａの抵抗を大幅に下げると共に時定数を大幅
に下げるので、前段の走査線３００ａの電位がオフ電位
に安定する時間も大幅に短縮される。このため、第ｎ−
１段目のゲートがオフされる前に第ｎ段目のプリチャー
ジが行われることや、第ｎ−１段目の画像信号の電位に
第ｎ段目の走査線３００ａにおけるプリチャージの電位
が引かれることはなくなる。これらの結果、液晶装置の
駆動周波数を高めてプリチャージを行っても、前述の如
き縦クロストーク（図２８参照）は低減され、高品位の
画像表示が行える。

【０１２６】（液晶装置の製造プロセス）次に以上のよ
うな構成を持つ液晶装置の製造プロセスとして、第１変
形例を例として図１５から図１８及び図１９から図２２
を参照して説明する。尚、図１５から図１８は、液晶装
置用基板の図９のＤ−Ｄ’断面に対応させて示す工程図
であり、図１９から図２２は、液晶装置用基板の図９の
Ｅ−Ｅ’断面に対応させて示す工程図である。

【０１２７】また、前述した液晶装置の第１実施形態か
ら第４実施形態の製造プロセスは、第１変形例における
製造プロセスと比べて、工程（１３）のコンタクトホー
ル１３を開孔しない点（図１５参照）及び容量線３ｂの
下に遮光膜を設けない点で異なり、他の工程については
同じであるため、その説明は省略する。

【０１２８】図１５及び図１９の工程の（１）に夫々示
すように、石英基板、ハードガラス等の液晶装置用基板
１０をＮ_２（窒素）等の不活性ガス雰囲気且つ約９００
〜１３００℃の高温でアニール処理し、後に実施される
高温プロセスにおける液晶装置用基板１０に生じる歪み
が少なくなるように前処理しておく。即ち、製造プロセ
スにおける最高温で高温処理される温度に合わせて、事
前に液晶装置用基板１０を同じ温度かそれ以上の温度で
熱処理しておく。

【０１２９】このように処理された液晶装置用基板１０
の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金
属や金属シリサイド等の金属合金膜を、スパッタによ
り、１０００〜５０００オングストローム程度の層厚、
好ましくは約２０００オングストロームの層厚の遮光膜
１１を形成する。

【０１３０】続いて、図１５及び図１９の工程の（２）
に夫々示すように、該形成された遮光膜１１上をパター
ニングすることにより、第１遮光膜１１ｃ及び第２遮光
膜１１ａ'''を形成する。

【０１３１】次に図１５及び図１９の工程（３）に夫々
示すように、第１遮光膜１１ｃ及び第２遮光膜１１
ａ'''の上に、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第１層間絶縁膜１２を形成する。この第１
層間絶縁膜１２の層厚は、例えば、約５０００〜２００
００オングストロームとする。

【０１３２】次に図１５及び図１９の工程（４）に夫々
示すように、第１層間絶縁膜１２の上に、約４５０〜５
５０℃、好ましくは約５００℃の比較的低温環境中で、
流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、
ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２
０〜４０ＰａのＣＶＤ）により、アモルファスシリコン
膜を形成する。その後、窒素雰囲気中で、約６００〜７
００℃にて約１〜１０時間、好ましくは、４〜６時間の
アニール処理を施することにより、ポリシリコン膜１を
約５００〜２０００オングストロームの厚さ、好ましく
は約１０００オングストロームの厚さとなるまで固相成
長させる。

【０１３３】この際、図１０に示した画素スイッチング
用ＴＦＴ３０として、アモルファスシリコン膜を経ない
で、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成
しても良い。或いは、減圧ＣＶＤ法等により堆積したポ
リシリコン膜にシリコンイオンを打ち込んで一旦非晶質
化（アモルファス化）し、その後アニール処理等により
再結晶化させてポリシリコン膜１を形成しても良い。

【０１３４】次に図１５及び図１９の工程（５）に夫々
示すように、図７に示した如き所定パターンのチャネル
領域１ａ’を含む半導体層１ａを形成する。即ち、特に
データ線６ａ下で容量線３ｂが形成される領域及びゲー
ト電極３ａに沿って容量線３ｂが形成される領域には、
画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
から延設された第１蓄積容量電極（半導体層）１ｆを形
成する。

【０１３５】次に図１５及び図１９の工程（６）に夫々
示すように、画素スイッチング用ＴＦＴ３０を構成する
半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜
１３００℃の温度、好ましくは約１０００℃の温度によ
り熱酸化することにより、約３００オングストロームの
比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒
化シリコン膜を約５００オングストロームの比較的薄い
厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦ
Ｔ３０のゲート絶縁膜２と共に容量形成用の絶縁膜２を
形成する。この結果、第１蓄積容量電極１ｆの厚さは、
約３００〜１５００オングストロームの厚さ、好ましく
は約３５０〜５００オングストロームの厚さとなり、ゲ
ート絶縁膜２の厚さは、約２００〜１５００オングスト
ロームの厚さ、好ましくは約３００〜１０００オングス
トロームの厚さとなる。

【０１３６】尚、図１５の工程（６）において特に限定
されないが、第１蓄積容量電極１ｆとなる半導体層部分
に、例えば、リン（Ｐ）イオンをドーズ量約３×１０
^１２／ｃｍ^２でドープして、低抵抗化させてもよい。

【０１３７】次に、図１５及び図１９の工程（７）に夫
々示すように、第１層間絶縁膜１２に第２遮光配線１１
ａに至るコンタクトホール１３及び第１遮光膜１１ｃに
至るコンタクトホール１８を形成する。この際、反応性
エッチング、反応性イオンビームエッチングのような異
方性エッチングにより、コンタクトホール１３及び１８
等を開孔した方が、開孔形状をマスク形状とほぼ同じに
できるという利点がある。但し、ドライエッチングとウ
エットエッチングとを組み合わせて開孔すれば、これら
のコンタクトホール１３及び１８等をテーパ状にできる
ので、配線接続時の断線を防止できるという利点が得ら
れる。

【０１３８】次に図１５及び図１９の工程（８）に夫々
示すように、ポリシリコン層３を堆積した後、リン
（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又
は、Ｐイオンをポリシリコン膜３の成膜と同時に導入し
たドープトシリコン膜を用いてもよい。

【０１３９】次に、図１６及び図２０の工程（９）に夫
々示すように、図９に示した如き所定パターンのゲート
電極３ａと共に容量線３ｂを形成する。これらのゲート
電極３ａ及び容量線３ｂの膜厚は夫々、例えば、約３５
００オングストロームとされる。

【０１４０】次に図１６及び図２０の工程（１０）に夫
々示すように、図１１に示した画素スイッチング用ＴＦ
Ｔ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする
場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び
低濃度ドレイン領域１ｃを形成するために、ゲート電極
３ａを拡散マスクとして、Ｐ（リン）などのＶ族元素の
ドーパント６０を低濃度で（例えば、Ｐイオンを１〜３
×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これ
によりゲート電極３ａ下の半導体層１ａはチャネル領域
１ａ’となる。この不純物のドープにより容量線３ｂ及
びゲート電極３ａも低抵抗化される。

【０１４１】続いて、図１６及び図２０の工程（１１）
に夫々示すように、画素スイッチング用ＴＦＴ３０を構
成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１
ｃを形成するために、ゲート電極３ａよりも幅の広いマ
スクでレジスト層６２をゲート電極３ａ上に形成した
後、同じくＰなどのＶ族元素のドーパント６１を高濃度
で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のド
ーズ量にて）ドープする。尚、例えば、低濃度のドープ
を行わずに、オフセット構造のＴＦＴとしてもよく、ゲ
ート電極３ａをマスクとして、Ｐイオン等を用いたイオ
ン注入技術によりセルフアライン型のＴＦＴとしてもよ
い。

【０１４２】不純物のドープにより容量線３ｂ及びゲー
ト電極３ａも更に低抵抗化される。また、工程（１０）
及び工程（１１）を再度繰り返し、Ｂ（ボロン）イオン
などのIII族元素のドーパントを行うことにより、ｐチ
ャネル型ＴＦＴを形成することができる。これにより、
ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成さ
れる相補型構造を持つデータ線駆動回路１０１及び走査
線駆動回路１０４を液晶装置用基板１０上の周辺部に形
成することが可能となる。このように、本実施の形態に
おいては、画素スイッチング用ＴＦＴ３０の半導体層を
ポリシリコンで形成するので、画素スイッチング用ＴＦ
Ｔ３０の形成時にほぼ同一工程で、データ線駆動回路１
０１及び走査線駆動回路１０４を形成することができ、
製造上有利である。

【０１４３】次に図１６及び図２０の工程（１２）に夫
々示すように、画素スイッチング用ＴＦＴ３０における
ゲート電極３ａと共に容量線３ｂ及びゲート電極３ａを
覆うように、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第２層間絶縁膜４を形成する。第２層間絶縁
膜４の層厚は、約５０００〜１５０００オングストロー
ムが好ましい。

【０１４４】次に図１６の工程（１３）に夫々示すよう
に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を活性化するために約１０００℃のアニール処理を２０
分程度行った後、データ線３１に対するコンタクトホー
ル５を形成する。また、ゲート電極３ａや容量線３ｂを
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール５と同一の工程により第２層間絶縁膜
４に開孔する。

【０１４５】次に図１７及び図２１の工程（１４）に夫
々示すように、第２層間絶縁膜４の上に、遮光性のＡｌ
等の低抵抗金属や金属シリサイド等を金属膜６として、
約１０００〜５０００オングストロームの厚さ、好まし
くは約３０００オングストロームに堆積し、更に図１６
及び図２０の工程（１５）に夫々示すように、データ線
６ａを形成する。

【０１４６】次に図１７及び図２１の工程（１６）に夫
々示すように、データ線６ａ（ソース電極）上を覆うよ
うに、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第３層間絶縁膜７を形成する。第３層間絶
縁膜７の層厚は、約５０００〜１５０００オングストロ
ームが好ましい。

【０１４７】次に図１８の工程（１７）に示すように、
画素スイッチング用ＴＦＴ３０において、画素電極９ａ
と高濃度ドレイン領域１ｅとを電気的接続するためのコ
ンタクトホール８を形成する。

【０１４８】次に図１７及び図２１の工程（１８）に夫
々示すように、第３層間絶縁膜７の上に、ＩＴＯ膜等の
透明導電性薄膜９を、約５００〜２０００オングストロ
ームの厚さに堆積し、更に図１６及び図２０の工程（１
９）に夫々示すように、画素電極９ａを形成する。尚、
当該液晶装置を反射型の液晶装置に用いる場合には、Ａ
ｌ等の反射率の高い不透明な材料から画素電極９ａを形
成してもよい。

【０１４９】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、ラビング処理を施すこ
と等により、配向膜１６（図１０参照）が形成される。

【０１５０】他方、図１０に示した対向基板２０につい
ては、ガラス基板等が先ず用意され、画素毎に形成され
た第３遮光膜２３、及び後述のように画像表示領域と該
画像表示領域外とを仕切るための周辺見切りとしての第
４遮光膜（図２２及び図２３参照）が、例えば金属クロ
ムをスパッタした後、パターニングされる。尚、第３遮
光膜２３及び第４遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなど
の金属材料の他、カーボンやＴｉをフォトレジストに分
散した樹脂ブラックなどの材料から形成してもよい。

【０１５１】その後、対向基板２０の全面にＩＴＯ等の
透明導電性薄膜を、約５００〜２０００オングストロー
ムの厚さに堆積することにより、対向電極２１を形成す
る。更に、対向電極２１上に配向膜２２（図１０参照）
が形成される。

【０１５２】最後に、上述のように各層が形成された液
晶装置用基板１０と対向基板２０とは、配向膜１６及び
２２（図１０参照）が対面するようにシール材により貼
り合わされ、真空吸引等により、両基板間の空間に、例
えば複数種類のネマティック液晶を混合してなる液晶が
吸引されて、所定層厚の液晶層５０が形成される。

【０１５３】以上により、図９に示した液晶装置の第１
変形例が製造される。

【０１５４】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図２３及び
図２４を参照して説明する。尚、図２３は、液晶装置用
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図２４は、対向基板
２０を含めて示す図２３のＨ−Ｈ’断面図である。

【０１５５】図２３において、液晶装置用基板１０の上
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、前述のように周辺見切りとして
の、例えば第３遮光膜２３と同じ或いは異なる材料から
成る遮光性の第４遮光膜５３が設けられている。シール
材５２の外側の領域には、データ線駆動回路１０１及び
実装端子１０２が液晶装置用基板１０の一辺に沿って設
けられており、走査線駆動回路１０４が、この一辺に隣
接する２辺に沿って設けられている。ゲート電極３ａに
供給される走査信号遅延が問題にならないのならば、走
査線駆動回路１０４は片側だけでも良いことは言うまで
もない。また、データ線駆動回路１０１を画像表示領域
の辺に沿って両側に配列してもよい。例えば奇数列のデ
ータ線６ａは画像表示領域の一方の辺に沿って配設され
たデータ線駆動回路から画像信号を供給し、偶数列のデ
ータ線は前記画像表示領域の反対側の辺に沿って配設さ
れたデータ線駆動回路から画像信号を供給するようにし
てもよい。この様にデータ線６ａを櫛歯状に駆動するよ
うにすれば、データ線駆動回路の占有面積を拡張するこ
とができるため、複雑な回路を構成することが可能とな
る。更に液晶装置用基板１０の残る一辺には、画像表示
領域の両側に設けられた走査線駆動回路１０４間をつな
ぐための複数の配線１０５が設けられている。また、対
向基板２０のコーナー部の少なくとも１箇所において
は、液晶装置用基板１０と対向基板２０との間で電気的
導通をとるための導通材１０６が設けられている。そし
て、図２４に示すように、図２３に示したシール材５２
とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２
により液晶装置用基板１０に固着されている。

【０１５６】以上説明した各実施の形態における液晶装
置は、カラー液晶プロジェクタに適用されるため、３枚
の液晶装置がＲＧＢ用のライトバルブとして各々用いら
れ、各パネルには各々ＲＧＢ色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施の形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、第３遮光膜２３の形成されていない画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
の形態における液晶装置を適用できる。更に、対向基板
２０上に１画素1個対応するようにマイクロレンズを形
成してもよい。このようにすれば、入射光の集光効率を
向上することで、明るい液晶装置が実現できる。更にま
た、対向基板２０上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、ＲＧＢ色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。

【０１５７】以上説明した各実施の形態における液晶装
置では、従来と同様に入射光を対向基板２０の側から入
射することとしたが、画素スイッチングＴＦＴの下側に
遮光膜を設けているので、液晶装置用基板１０の側から
入射光を入射し、対向基板２０の側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、液晶装置用基板１０の裏面側での
反射を防止するために、反射防止用のＡＲ被膜された偏
光板を別途配置したり、ＡＲフィルムを貼り付ける必要
があった。しかし、各実施の形態では、液晶装置用基板
１０の表面と半導体層１ａの少なくともチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃとの間に遮光膜が形成さ
れているため、このようなＡＲ被膜された偏光板やＡＲ
フィルムを用いたり、液晶装置用基板１０そのものをＡ
Ｒ処理した基板を使用する必要が無くなる。従って、各
実施の形態によれば、材料コストを削減でき、また偏光
板貼り付け時に、ごみ、傷等により、歩留まりを落とす
ことがなく大変有利である。また、耐光性が優れている
ため、明るい光源を使用したり、偏光ビームスプリッタ
により偏光変換して、光利用効率を向上させても、光に
よるクロストーク等の画質劣化を生じない。

【０１５８】（電子機器）次に、以上詳細に説明した各
実施の形態における液晶装置を備えた電子機器実施形態
について図２５から図２７を参照して説明する。

【０１５９】先ず図２５に、上述の各実施の形態におけ
る液晶装置に等しく構成された液晶装置１００を備えた
電子機器の概略構成を示す。

【０１６０】図２５において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、相展開回路、ロー
テーション回路、ガンマ補正回路、クランプ回路等の周
知の各種処理回路を含んで構成されており、クロック信
号に基づいて入力された表示情報からデジタル信号を順
次生成し、クロック信号CLKと共に駆動回路１００４に
出力する。駆動回路１００４は、液晶装置１００を駆動
する。電源回路１０１０は、上述の各回路に所定電源を
供給する。尚、液晶装置１００を構成する液晶装置用基
板の上に、駆動回路１００４を搭載してもよく、これに
加えて表示情報処理回路１００２を搭載してもよい。

【０１６１】次に図２６及び図２７に、このように構成
された電子機器の具体例を各々示す。

【０１６２】図２６において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
液晶装置用基板上に搭載された液晶装置１００を含む液
晶モジュールを３個用意し、各々ＲＧＢ用のライトバル
ブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジ
ェクタとして構成されている。液晶プロジェクタ１１０
０では、メタルハライドランプ等の白色光源のランプユ
ニット１１０２から投射光が発せられると、３枚のミラ
ー１１０６及び２枚のダイクロイックミラー１１０８に
よって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに
分けられ、各色に対応するライトバルブ１００Ｒ、１０
０Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、
長い光路による光損失を防ぐために、入射レンズ１１２
２、リレーレンズ１１２３及び出射レンズ１１２４から
なるリレーレンズ系１１２１を介して導かれる。そし
て、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによ
り各々変調された３原色に対応する光成分は、ダイクロ
イックプリズム１１１２により再度合成された後、投射
レンズ１１１４を介してスクリーン１１２０にカラー画
像として投射される。

【０１６３】本実施の形態では特に、遮光膜がＴＦＴの
下側にも設けられているため、当該液晶装置１００から
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際の液晶装置用基板の表面
からの反射光、他の液晶装置から出射した後にダイクロ
イックプリズム１１１２を突き抜けてくる投射光の一部
等が、戻り光として液晶装置用基板の側から入射して
も、画素電極のスイッチング用のＴＦＴ等のチャネル領
域に対する遮光を十分に行うことができる。このため、
小型化に適したプリズムを投射光学系に用いても、各液
晶装置の液晶装置用基板とプリズムとの間において、戻
り光防止用のＡＲ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ）
フィルムを貼り付けたり、偏光板にＡＲ被膜処理を施し
たりすることが不要となるので、構成を小型且つ簡易化
する上で大変有利である。

【０１６４】さらに、本実施形態は、遮光膜によりチャ
ネル領域への戻り光を防ぐことができるため、液晶装置
に戻り光防止処理を施した偏光板を直接貼りつけず、偏
光板を液晶装置から離して形成するようにしてもよい。
より具体的には、一方の偏光板（図示せず）をダイクロ
イックプリズム１１１２に貼り付けることが可能であ
る。このように、偏光板をプリズムユニットに貼り付け
ることにより、偏光板の熱は、プリズムユニットあるい
はレンズで吸収されるため、液晶装置の温度上昇を防ぐ
ことができる。また、このような構成の場合、液晶装置
と偏光板との間を離して形成することができるため、液
晶装置と偏光板との間には空気層ができる。そこでプリ
ズムユニットの上側あるいは下側の一方に冷却手段（図
示せず）を設け、冷却手段から液晶装置と偏光手段との
間に冷風等の送風を送り込むことにより、液晶装置の温
度上昇をさらに防ぐことができ、液晶装置の温度上昇に
よる誤動作を防ぐことができる。

【０１６５】図２７において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に備えられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【０１６６】以上図２６及び図２７を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図２５に示した電子機器の例として挙げられ
る。

【０１６７】以上説明したように、本実施の形態によれ
ば、信頼性が高く、縦クロストーク（図２８参照）、横
クロストークやゴースト等（図２９参照）の表示劣化が
低減されており且つ戻り光等に対する遮光性能に優れた
液晶装置により高品位の画像表示が可能な各種の電子機
器を実現できる。

【図面の簡単な説明】

【図１】第１実施形態における画像形成領域を構成する
マトリクス状の複数の画素に設けられた各種素子、配線
等の等価回路である。

【図２】第１実施形態の相隣接する複数の画素群の平面
図である。

【図３】図２のＡ−Ａ’断面図である。

【図４】図２のＢ−Ｂ’断面図である。

【図５】第２実施形態の相隣接する複数の画素群の平面
図である。

【図６】図５のＣ−Ｃ’断面図である。

【図７】第３実施形態の相隣接する複数の画素群の平面
図である。

【図８】第４実施形態の相隣接する複数の画素群の平面
図である。

【図９】第１実施形態の第１変形例における相隣接する
複数の画素群の平面図である。

【図１０】図９のＤ−Ｄ’断面図である。

【図１１】第２実施形態の第２変形例における相隣接す
る複数の画素群の平面図である。

【図１２】第５実施形態の相隣接する複数の画素群の平
面図である。

【図１３】液晶装置の実施形態における液晶装置用基板
上の周辺回路を示すブロック図である。

【図１４】プリチャージに係わる各種信号のタイミング
チャートである。

【図１５】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＤ−Ｄ’断面部分について順を追って
示す工程図（その１）である。

【図１６】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＤ−Ｄ’断面部分について順を追って
示す工程図（その２）である。

【図１７】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＤ−Ｄ’断面部分について順を追って
示す工程図（その３）である。

【図１８】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＤ−Ｄ’断面部分について順を追って
示す工程図（その４）である。

【図１９】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＥ−Ｅ’断面部分について順を追って
示す工程図（その１）である。

【図２０】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＥ−Ｅ’断面部分について順を追って
示す工程図（その２）である。

【図２１】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＥ−Ｅ’断面部分について順を追って
示す工程図（その３）である。

【図２２】液晶装置の第１実施形態の第１変形例の製造
プロセスを図９のＥ−Ｅ’断面部分について順を追って
示す工程図（その４）である。

【図２３】液晶装置の各実施の形態における液晶装置用
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図２４】図２２のＨ−Ｈ’断面図である。

【図２５】本発明による電子機器実施形態の概略構成を
示すブロック図である。

【図２６】電子機器の一例としての液晶プロジェクタを
示す断面図である。

【図２７】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【図２８】縦クロストークによる表示劣化を説明するた
めの概念図である。

【図２９】横クロストークによる表示劣化を説明するた
めの概念図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ〜１ｆ”…第１蓄積容量電極 ２…ゲート絶縁膜 ３ａ…ゲート電極 ３ｂ、３ｂ’…容量線（第２蓄積容量電極） ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線（ソース電極） ６ｂ…定電位線 ７…第３層間絶縁膜 ８〜８”…コンタクトホール ９ａ…画素電極 １０…液晶装置用基板 １１ａ、１１ａ'、１１a''、１１ａ'''、１１ｄ…第２
遮光膜 １１ｃ、１１ｃ'、１１ｃ''、１１ｅ…第１遮光膜 １２…第１層間絶縁膜 １３…コンタクトホール １８…コンタクトホール ２０…対向基板 ２１…対向電極 ２３…第３遮光膜 ３０…ＴＦＴ ５０…液晶層 ５２…シール材 ５３…第４遮光膜 ７０…蓄積容量 １０１…データ線駆動回路 １０４…走査線駆動回路 ２０１…プリチャージ回路 ３０１…サンプリング回路 ３００ａ〜３００ｅ…走査線 ５０１…半導体膜 ５０３ａ…ゲート電極 ５０４…第２蓄積容量電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA28 JA37 JA41 JB22 JB54 JB61 JB64 JB65 JB68 NA22 5F110 AA02 AA03 BB02 BB04 CC02 DD02 DD03 DD11 DD12 DD13 DD14 DD25 EE09 EE28 FF02 FF03 FF09 FF23 FF32 GG02 GG12 GG13 GG24 GG25 GG47 HJ01 HJ13 HJ23 HL03 HL07 HM14 HM15 HM18 NN02 NN03 NN04 NN22 NN23 NN25 NN26 NN33 NN44 NN46 NN47 NN73 PP01 PP13 PP33 QQ03 QQ04 QQ05 QQ11

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板上に設けられた遮光性の走査線と、
   前記走査線上に絶縁膜を介して設けられた薄膜トランジ
   スタを構成する半導体層と、前記半導体層上に絶縁膜を
   介して設けられ、前記走査線と電気的に接続された島状
   のゲート電極と、前記薄膜トランジスタを構成する半導
   体層に電気的に接続された画素電極と、前記島状のゲー
   ト電極と同一膜で形成された蓄積容量を構成する容量電
   極とを備えることを特徴とする液晶装置。
2. 【請求項２】 前記蓄積容量は、前記島状のゲート電極
   と同一膜で形成された容量電極と、前記半導体層と同一
   膜で形成された容量電極で構成されることを特徴とする
   請求項１に記載の液晶装置。
3. 【請求項３】 前記前記島状のゲート電極と同一膜で形
   成された容量電極は、前記半導体層に電気的に接続され
   たデータ線の領域から前記走査線に沿って延在すること
   を特徴とする請求項１または２に記載の液晶装置。
4. 【請求項４】 前記薄膜トランジスタを構成する半導体
   層のチャネル領域は前記半導体層に電気的に接続された
   データ線の領域に形成され、前記ゲート電極は前記走査
   線の領域に形成されることを特徴とする請求項１乃至３
   のいずれか一項に記載の液晶装置。
5. 【請求項５】 請求項１から４のいずれか一項に記載の
   液晶装置を備えたことを特徴とする電子機器。