JP2001075123A - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 高精細でコントラストが高いアクティブマト
リクス駆動方式の液晶装置等の電気光学装置を提供す
る。 【解決手段】 液晶装置は、ＴＦＴアレイ基板（１０）
上にＴＦＴ（３０）、データ線（６ａ）、走査線（３
ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。
データ線（６ａ）は第２層間絶縁膜（４）と第３層間絶
縁膜（７）の間に配設される。第３遮光膜（２４）は、
データ線（６ａ）に沿って、画素電極（９ａ）の端部と
重なるように配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置及びその製造方法に関し、
特にブラックマトリクスと呼ばれる遮光膜により画素開
口部の少なくとも一部が規定される電気光学装置及びそ
の製造方法に関する。

【０００２】

【従来の技術】従来、薄膜トランジスタ（Thin Film Tr
ansistor:以下適宜、ＴＦＴと称す）などのスイッチン
グ素子によるアクティブマトリクス駆動方式の電気光学
装置においては、縦横に夫々配列された多数の走査線及
びデータ線並びにこれらの各交点に対応して多数のＴＦ
ＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴ
は、走査線にゲート電極が接続され、データ線に半導体
層のソース領域が接続され、画素電極に半導体層のドレ
イン領域が接続されている。ここで特に画素電極は、Ｔ
ＦＴや配線を構成する各種の層や当該画素電極を相互に
絶縁するための層間絶縁膜上に設けられているため、層
間絶縁膜に開孔されたコンタクトホールを介してＴＦＴ
を構成する半導体層のドレイン領域に接続されている。
そして、ＴＦＴのゲート電極に走査線を介して走査信号
が供給されると、ＴＦＴはオン状態とされ、半導体層の
ソース領域にデータ線を介して供給される画像信号が当
該ＴＦＴのソース−ドレイン間を介して画素電極に供給
される。このような画像信号の供給は、各ＴＦＴを介し
て画素電極毎に極めて短時間しか行われない。このた
め、極短時間だけオン状態とされたＴＦＴを介して供給
される画像信号の電圧を、このオン状態とされた時間よ
りも遥かに長時間に亘って保持するために、各画素電極
には液晶容量と並列に蓄積容量が形成されるのが一般的
である。他方、この種の電気光学装置においては、ＴＦ
Ｔアレイ基板上に形成された半導体層から、画素スイッ
チング用ＴＦＴのソース領域及びドレイン領域並びにこ
れらの間にあるチャネル領域が構成される。画素電極
は、積層構造をなす走査線、容量線、データ線等の配線
及びこれらを相互に電気的絶縁するための複数の層間絶
縁膜を介して、半導体層のドレイン領域と接続される必
要がある。

【０００３】ここで、ＴＦＴアレイ基板側から見て半導
体層の上にゲート電極が設けられるトップゲート構造を
有する正スタガ型又はコプレナー型のポリシリコンＴＦ
Ｔの場合などは特に、積層構造における半導体層から画
素電極までの層間距離が例えば１０００ｎｍ程度又はそ
れ以上に長くなると、両者を電気的接続するためのコン
タクトホールを開孔するのが困難となる。より具体的に
は、エッチングを深く行うにつれてエッチング精度が低
下して、目標とする半導体層を突き抜けて開孔してしま
う可能性が出て来るため、ドライエッチングのみで、こ
のような深いコンタクトホールを開孔することが極めて
困難となる。このため層間距離を小さくしようとする
と、層間絶縁膜の下層や内部の構造に起因して層間絶縁
膜の表面に凹凸が生じるという問題がある。層間絶縁膜
表面に凹凸があると液晶層の配向不良が生じ、このため
コントラストが低下するなど表示品質が低下するなどの
問題となる。

【０００４】そこで最近では、走査線上に形成される層
間絶縁膜に対して、半導体層のソース領域に至るコンタ
クトホールを開孔してデータ線とソース領域との電気的
接続をとる際に、半導体層のドレイン領域に至るコンタ
クトホールを開孔してこの層間絶縁膜上にデータ線と同
一層からなるバリア層と称される中継用の導電層を形成
しておき、その後、データ線及びこのバリア層上に形成
された層間絶縁膜に対して、画素電極からこのバリア層
に至るコンタクトホールを開孔する技術が開発されてい
る。このようにデータ線と同一層からなるバリア層を中
継して画素電極からドレイン領域への電気的接続をとる
ように構成すれば、画素電極から一挙に半導体層に至る
コンタクトホールを開孔するよりも、コンタクトホール
の開孔工程等が容易となり、各コンタクトホールの径も
小さくて済む。

【０００５】しかしながらこのようなバリア層などの導
電層を形成する場合でも、形成した導電層に起因して層
間絶縁膜の表面に凹凸が生じるという問題がある。層間
絶縁膜表面に凹凸があると液晶層の配向不良が生じ、こ
のためコントラストが低下するなど表示品質が低下する
などの問題となる。

【０００６】このように電気光学装置には層間絶縁膜の
下層や内部の構造に起因して層間絶縁膜の表面に凹凸が
生じるという問題がある。層間絶縁膜表面に凹凸がある
と液晶層の配向不良が生じ、このためコントラストが低
下するなど表示品質が低下するなどの問題となる。

【０００７】

【発明が解決しようとする課題】この種の電気光学装置
においては、表示画像の高品位化という一般的な要請が
強く、このためには、画像表示領域の高精細化或いは画
素ピッチの微細化及び高画素開口率化（即ち、各画素に
おいて、表示光が透過しない非画素開口領域に対する、
表示光が透過する画素開口領域の比率を高めること）が
極めて重要となる。

【０００８】しかしながら、画素ピッチの微細化が進む
と、電極サイズや配線幅、更にコンタクトホール径など
には製造技術により本質的な微細化の限界があるため、
相対的にこれらの配線や電極等が画像表示領域を占有す
る比率が高まるため、画素開口率が低くなってしまうと
いう問題点がある。

【０００９】更に、このように画素ピッチの微細化が進
むと、限られた基板上領域に作り込まねばならない前述
の蓄積容量を充分な大きさとすることが困難となる。こ
こで特に、前述したバリア層を用いる技術によれば、バ
リア層は、データ線と同一のＡｌ等からなる導電膜から
構成されているため、当該バリア層の位置や材質に起因
して、コンタクトホールを開孔する際の自由度に乏し
く、また当該バリア層を例えば蓄積容量を増大させると
いった中継機能以外の用途に用いることは極めて困難で
あり、特に微細化された積層構造内において各層を最大
限に利用して装置構成の単純化や製造プロセスの効率化
を図ることが出来ない。更に、この技術によれば、バリ
ア層を構成するＡｌ膜と画素電極を構成するＩＴＯ膜が
接触することにより化学反応が生じ、イオン化しやすい
Ａｌ膜が腐食する。これにより、バリア層と画素電極の
間の電気的接続が損なわれるため、Ａｌ膜からなる第１
のバリア層の他にＩＴＯ膜との間で良好な電気的接続が
得られるＴｉ（チタン）膜等の高融点金属薄膜を第２の
バリア層として用いる必要があり、層構造及びその製造
プロセスの複雑化を招くという問題点も抱えている。

【００１０】さらに例えばバリア層、データ線、ＴＦＴ
などに起因して、層間絶縁膜に凹凸が生じると液晶層の
配向不良が生じ、このためコントラストが低下するなど
表示品質が低下するなどの問題となる。

【００１１】本発明は上述の問題点に鑑みなされたもの
であり、層間絶縁膜に生じる凹凸に起因する表示品質の
低下を防止することができ、高品位の画像表示が可能な
電気光学装置を提供することを課題とする。

【００１２】

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、基板と、前記基板上に配置
され、ゲート絶縁膜を介して半導体層とゲート電極が配
置されてなる薄膜トランジスタと、前記薄膜トランジス
タを覆うように配置された平坦化膜からなる第１層間絶
縁膜と、前記第１層間絶縁膜上に配置され、前記第１層
間絶縁膜に形成されたコンタクトホールを介して前記半
導体層に電気的に接続されたデータ線と、前記データ線
を含む前記第１層間絶縁膜を覆うように配置された第２
層間絶縁膜と、前記第２層間絶縁膜上に配置され、前記
第１層間絶縁膜及び第２層間絶縁膜に形成されたコンタ
クトホールを介して前記半導体層に電気的に接続された
画素電極と、前記データ線に沿って配置され、前記画素
電極の端部と重なり合うように配置された遮光膜とを具
備することを特徴とする。

【００１３】本発明のこのような構成によれば、電気光
学装置としての液晶装置に適用した場合に、データ線を
挟んで隣り合う画素電極間領域に生じる液晶の配向不良
を、遮光膜により隠すことができ、表示品位を向上させ
ることができるという効果を有する。例えば、遮光膜
は、不透明な高融点金属であるＴｉ（チタン）、Ｃｒ
（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、
Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド等から構
成される。

【００１４】また、前記データ線は、前記第１層間絶縁
膜表面に形成された凹部に配置されることを特徴とす
る。このような構成とすることにより、電気光学装置と
したときに、基板表面のデータ線による凹凸を小さくす
ることができ、データ線を挟んで隣り合う画素電極間領
域に生じる液晶の配向不良度合いを小さくすることがで
き、更に表示品位を向上させるという効果を有する。更
に、画素電極を覆うように液晶を配向させるための配向
膜を形成する場合に、配向膜形成時のラビング処理の際
に、配向膜の表面平滑性が高くなるため、ラビング処理
による配向不良を小さくすることができる。

【００１５】また、前記遮光膜の幅は、前記凹部の幅よ
り広いことを特徴とする。このような構成とすることに
より、凹部近傍で生じる液晶の配向不良を遮光膜により
確実に隠すことができ、更に表示品位を向上させること
ができるという効果を有する。

【００１６】また、前記半導体層と前記画素電極との間
に介在し、前記半導体層と電気接続され且つ前記画素電
極と電気接続された、前記遮光膜と同一膜からなる導電
層とを更に具備することを特徴とする。このような構成
によれば、画素電極と半導体層との間に導電層を設ける
ことにより、画素電極と半導体層とを１つのコンタクト
ホールにより直接接続する場合と比べ、コンタクトホー
ル形成時に半導体層を突き破ることを防止できるという
効果を有する。更に、この導電層を遮光膜と同一膜で形
成することにより製造工程を削減できる。また、導電層
を半導体層と重なり合うように形成することにより、電
気光学装置に入射する光が半導体層に入射しないためバ
リア層として、導電層を用いることができる。また、導
電層と平面的に重なりあうように絶縁膜を介して別の導
電層を配置することにより、蓄積容量を設けることもで
きる。

【００１７】本発明の電子機器は、光源と、前記光源か
ら出射される光が入射されて画像情報に対応した変調を
施す、前記のいずれかに記載の電気光学装置を有するラ
イトバルブと、前記ライトバルブにより変調された光を
投射する投射手段と、を具備したことを特徴とする。こ
のような構成によれば、表示品位の高い電子機器を得る
という効果を有する。

【００１８】また、本発明の電気光学装置の製造方法
は、基板上にスイッチング素子を形成する工程と、前記
スイッチング素子の上に絶縁層を介して遮光膜を形成す
る工程と、前記遮光膜上に平坦化膜からなる第１層間絶
縁膜を形成する工程と、前記第1層間絶縁膜に選択的に
凹部を形成する工程と、前記凹部内に前記スイッチング
素子に接続されるデータ線を形成する工程と、前記デー
タ線上に第２層間絶縁膜を形成する工程と、前記第２層
間絶縁膜に形成されたコンタクトホールを介して前記ス
イッチング素子に接続されるように画素電極を形成する
工程とを有し、前記遮光膜の少なくとも一部は前記凹部
と対向するように形成されてなることを特徴とする。

【００１９】本発明のかかる構成によれば、データ線が
第１層間絶縁膜の凹部内に埋め込まれるように形成でき
る。従って、たとえデータ線上に画素電極の端部が重な
るように配置されたとしても、データ線が凹部に形成さ
れているため、データ線が突出することを防ぎ、画素電
極の端部はデータ線上でも凹凸を緩和させることができ
る。従って、本発明を液晶装置に適用した場合、画素電
極の端部での液晶の配向不良を抑えることができる。ま
た、遮光膜が凹部に対向して形成されているため、画素
電極の端部の液晶の配向不良を遮光膜で隠すことがで
き、表示品位を向上させることができる。

【００２０】また、本発明の電気光学装置の製造方法
は、前記第１層間絶縁膜は、 ＣＭＰ法（ケミカルメカ
ニカルポリッシング法）により形成されてなることを特
徴とする。

【００２１】本発明のかかる構成によれば、第１層間絶
縁膜はＣＭＰ法により平坦度の高い絶縁膜を形成するこ
とができる。

【００２２】本発明の電気光学装置の製造方法は、前記
凹部の幅よりも前記遮光膜の幅のほうが広いことを特徴
とする。

【００２３】本発明のかかる構成によれば、前記凹部の
上に形成される画素電極の端部を遮光膜で覆うことがで
きる。従って、たとえば本発明を液晶装置に適応した場
合、端部の液晶の配向不良を遮光膜で覆うことが可能と
なり、表示品位を向上させることができる。

【００２４】本発明の電気光学装置の製造方法は、前記
第２層間絶縁膜は、平坦化膜からなることを特徴とす
る。

【００２５】本発明のかかる構成によれば、第２層間絶
縁膜も平坦化膜からなるため、その上に形成される画素
電極をさらに平坦に形成することができ、画素電極の段
差に起因する配向不良を抑えることができ、表示品位を
向上させることができる。

【００２６】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２８】（電気光学装置の第１実施形態）本発明に
よる電気光学装置の第１実施形態である液晶装置の構成
について、図１から図５を参照して説明する。図１は、
液晶装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
であり、図２は、データ線、走査線、画素電極、遮光膜
等が形成されたＴＦＴアレイ基板の相隣接する複数の画
素群の平面図であり、図３は、図２のＡ−Ａ’断面図で
あり、図４は図２のＢ−Ｂ’断面図である。尚、図３、
図４においては、各層や各部材を図面上で認識可能な程
度の大きさとするため、各層や各部材毎に縮尺を異なら
しめてある。

【００２９】図１において、本実施形態における液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極９ａを制御するためのＴＦＴ３
０がマトリクス状に複数形成されており、画像信号が供
給されるデータ線６ａが当該ＴＦＴ３０のソースに電気
的に接続されている。データ線６ａに書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して液晶に書き込まれた所定レベルの画
像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）
に形成された対向電極（後述する）との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ここで、保持された画像信号がリ
ークするのを防ぐために、画素電極９ａと対向電極との
間に形成される液晶容量と並列に蓄積容量７０を付加す
る。例えば、画素電極９ａの電圧は、ソース電圧が印加
された時間よりも３桁も長い時間だけ蓄積容量７０によ
り保持される。これにより、保持特性は更に改善され、
コントラスト比の高い液晶装置が実現できる。

【００３０】図２において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されており、画素電極９ａは、図中右上が
りの斜線で示した領域に夫々形成されておりバッファと
して機能する導電層８０（以下、バリア層と称す。）を
中継して、第１コンタクトホール８ａ及び第２コンタク
トホール８ｂを介して半導体層１ａのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層１ａの
うちチャネル領域１ａ’（図中右下りの斜線の領域）に
対向するように走査線３ａが配置されており、走査線３
ａはゲート電極として機能する。このように、走査線３
ａとデータ線６ａとの交差する個所には夫々、チャネル
領域１ａ’に走査線３ａがゲート電極として対向配置さ
れたＴＦＴ３０が設けられている。

【００３１】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００３２】また、図中太線で示した領域には夫々、走
査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るよう
に、第１遮光膜１１ａが設けられている。より具体的に
は図２において、第1遮光膜１１ａは夫々、走査線３ａ
に沿って縞状に形成されていると共に、データ線６ａと
交差する箇所が図中下方に幅広に形成されており、この
幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦ
Ｔアレイ基板側から見て夫々覆う位置に設けられてい
る。

【００３３】そしてこの液晶装置は、隣接する画素電極
９ａ間でデータ線６ａを覆うように第３遮光膜２４が配
設されている。この第３遮光膜２４は、バリア層８０と
同層から形成される。第３遮光膜２４及びバリア層の一
部は蓄積容量用電極として機能する。

【００３４】次に図３の断面図に示すように、液晶装置
は、透明な一方の基板の一例を構成するＴＦＴアレイ基
板１０と、これに対向配置される透明な他方の基板の一
例を構成する対向基板２０とを備えている。ＴＦＴアレ
イ基板１０は、例えば石英基板からなり、対向基板２０
は、例えばガラス基板や石英基板からなる。ＴＦＴアレ
イ基板１０には、画素電極９ａが設けられており、その
上側には、ラビング処理等の所定の配向処理が施された
配向膜１６が設けられている。画素電極９ａは例えば、
ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜か
らなる。また配向膜１６は例えば、ポリイミド薄膜など
の有機薄膜からなる。

【００３５】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００３６】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００３７】対向基板２０には、更に図３に示すよう
に、各画素の非開口領域に、ブラックマスク或いはブラ
ックマトリクスと称される第２遮光膜２３を設けても良
い。このため、対向基板２０の側から入射光が画素スイ
ッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１
ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領
域１ｃに侵入することはない。更に、第２遮光膜２３
は、コントラストの向上、カラーフィルタを形成した場
合における色材の混色防止などの機能を有する。

【００３８】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材５２
（図１３及び図１４参照）により囲まれた空間に電気光
学物質の一例である液晶が封入され、液晶層５０が形成
される。液晶層５０は、画素電極９ａからの電界が印加
されていない状態で配向膜１６及び２２により所定の配
向状態をとる。液晶層５０は、例えば一種又は数種類の
ネマティック液晶を混合した液晶からなる。シール材
は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの
周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬
化性樹脂からなる接着剤であり、両基板間の距離を所定
値とするためのグラスファイバー或いはガラスビーズ等
のギャップ材（スペーサ）が混入されている。

【００３９】更に図３に示すように、画素スイッチング
用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ
基板１０と各画素スイッチング用ＴＦＴ３０との間に
は、第１遮光膜１１ａが設けられている。第１遮光膜１
１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを
含む、金属単体、合金、金属シリサイド等から構成され
る。このような材料から構成すれば、ＴＦＴアレイ基板
１０上の第１遮光膜１１ａの形成工程の後に行われる画
素スイッチング用ＴＦＴ３０の形成工程における高温処
理により、第１遮光膜１１ａが破壊されたり溶融しない
ようにできる。第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの反射光（戻り光）
等が光に対して励起しやすい画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、
ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐこと
ができ、これに起因した光電流の発生により画素スイッ
チング用ＴＦＴ３０の特性が劣化することはない。

【００４０】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設
けられている。下地絶縁膜１２は、画素スイッチング用
ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａ
から電気的絶縁するために設けられるものである。更
に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に
形成されることにより、画素スイッチング用ＴＦＴ３０
のための下地膜としての機能をも有する。即ち、ＴＦＴ
アレイ基板１０の表面の研磨時における荒れや、洗浄後
に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の
劣化を防止する機能を有する。

【００４１】本実施形態では、半導体層１ａを高濃度ド
レイン領域１ｅから延設して第１蓄積容量電極１ｆと
し、これに対向する容量線３ｂの一部を第２蓄積容量電
極とし、ゲート絶縁膜２を走査線３ａに対向する位置か
ら延設してこれらの電極間に挟持された第１誘電体膜と
することにより、第１蓄積容量７０ａが構成されてい
る。更に、この第２蓄積容量電極と対向するバリア層８
０の一部を第３蓄積容量電極８０ｂとし、これらの電極
間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１
は第２誘電体膜としても機能し、第２蓄積容量７０ｂが
形成されている。そして、これら第１及び第２蓄積容量
７０ａ及び７０ｂが第１コンタクトホール８ａを介して
並列接続されて蓄積容量７０が構成されている。バリア
層８０は、容量線３ｂにほぼ沿って形成されている。

【００４２】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて画素スイッチング用ＴＦＴ３０を形成し、同じ
くデータ線６ａ及び走査線３ａに沿って伸びる容量線３
ｂ部分に第１誘電体膜２を介して対向配置されて、第１
蓄積容量電極１ｆとされる。特に第１誘電体膜２は、高
温酸化等によりポリシリコン膜上に形成されるＴＦＴ３
０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧
の絶縁膜とすることができ、第１蓄積容量７０ａは比較
的小面積で大容量の蓄積容量として構成できる。また、
第２誘電体膜８１も、ゲート絶縁膜２と同様に薄く形成
することが可能なので、図２に示したように相隣接する
データ線間の領域を利用して、第２蓄積容量７０ｂは比
較的小面積で大容量の蓄積容量として構成できる。従っ
て、これら第１及び第２蓄積容量７０ａ及び７０ｂから
立体的に構成される蓄積容量７０は、データ線６ａ下の
領域や走査線３ａに沿って液晶のディスクリネーション
が発生する領域（即ち、容量線３ｂが形成された領域）
という画素開口領域を外れたスペースを有効に利用し
て、小面積で大容量の蓄積容量とされる。

【００４３】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体
層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ
及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。高濃度ドレイン領域１
ｅには、複数の画素電極９ａのうちの対応する一つがバ
リア層８０を中継して接続されている。ソース領域１ｂ
及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のよう
に、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形
成するかに応じて所定濃度のｎ型用又はｐ型用のドーパ
ントをドープすることにより形成されている。ｎ型チャ
ネルのＴＦＴは、動作速度が速いという利点があり、画
素のスイッチング素子である画素スイッチング用ＴＦＴ
３０として用いられることが多い。本実施形態では特に
データ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサ
イド等の合金膜などの遮光性且つ導電性の薄膜から構成
されている。また、バリア層８０及び第２誘電体膜（第
１層間絶縁膜）８１の上には、高濃度ソース領域１ｄへ
通じるコンタクトホール５及びバリア層８０へ通じるコ
ンタクトホール８ｂが各々形成された第２層間絶縁膜４
が形成されている。この高濃度ソース領域１ｄへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、バリア層８０へのコン
タクトホール８ｂが形成された第３層間絶縁膜７が形成
されている。このコンタクトホール８ｂを介して、画素
電極９ａはバリア層８０に電気的接続されており、更に
バリア層８０を中継してコンタクトホール８ａを介して
高濃度ドレイン領域１ｅに電気的接続されている。前述
の画素電極９ａは、このように構成された第３層間絶縁
膜７の上面に設けられている。

【００４４】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００４５】図３、図４に示すように、本実施形態の液
晶装置ではデータ線６ａは第２層間絶縁膜４と第３層間
絶縁膜７との間に配設されている。この例では第２層間
絶縁膜４は例えばＣＭＰ法（ケミカルメカニカルポリッ
シング法）などにより平坦化処理され、データ線６ａは
この平坦化された第１層間絶縁膜上に形成されている。
第３層間絶縁膜７はこのデータ線６ａなどの導電層に起
因して凹凸を有し、この凹凸上に配設される画素電極９
ａ、配向膜１６も、第３層間絶縁膜７の形状に追随した
凹凸を有している。例えば、配向膜１６の凹凸領域１６
ｂおよびこの近傍領域は、ラビング不良となりやすく液
晶層５０の配向不良が生じることになる。

【００４６】本発明の液晶装置では、第３遮光膜２４
は、この配向膜１６の凹凸領域１６ｂおよびこの近傍領
域と対向するように配設されている。したがって本発明
の液晶装置では、この領域に配設された画素電極や配向
膜により液晶層に配向異常が生じたとしても、配向異常
の部分は遮光膜により遮光することができる。すなわち
液晶の配向不良領域が第３遮光膜２４に覆われるので、
光抜けなどによるコントラストの低下を防止し、表示品
質を向上することができる。また、第３遮光膜２４は、
データ線に沿って島状に形成され、データ線６ａを挟ん
で隣り合う画素電極９ａ間領域に配置されている。そし
て、第３遮光膜２４の端部と画素電極９ａの端部とは平
面的に重なりあうように配置される。更に、第３遮光膜
２４はコンタクトホール８ｃにより容量線３ｂと電気的
に接続され、第３遮光膜２４は、バリア層８０の一部が
第３蓄積容量用電極８０ｂとして機能するのと同様に、
第３蓄積容量電極として機能する。

【００４７】なお第３遮光膜についても、例えば不透明
な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰ
ｂのうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド等の遮光性物質から構成するようにすれば
よい。

【００４８】また、図２及び図３に示すように、本実施
形態の液晶装置では、ＴＦＴアレイ基板１０上には、デ
ータ線６ａ及び走査線３ｂが第２層間絶縁膜４を介して
立体的に相交差するように設けられている。そして、バ
リア層８０は、半導体層１ａと画素電極９ａとの間に介
在しており、高濃度ドレイン領域１ｅと画素電極９ａと
を第１及び第２コンタクトホール８ａ及び８ｂを経由し
て電気的接続する。

【００４９】このため、画素電極９ａから半導体層１ａ
のドレイン領域まで一つのコンタクトホールを開孔する
場合と比較して、第１及び第２コンタクトホール８ａ及
び８ｂの径を夫々小さくできる。即ち、一つのコンタク
トホールを開孔する場合には、エッチング時の選択比が
低いとコンタクトホールを深く開孔する程エッチング精
度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導
体層１ａにおける突き抜けを防止するためには、コンタ
クトホールの径を小さくできるドライエッチングを途中
で停止して、最終的にウエットエッチングで半導体層１
ａまで開孔するように工程を組まねばならない。或い
は、ドライエッチングによる突き抜け防止用のポリシリ
コン膜を別途設けたりする必要が生じてしまうのであ
る。

【００５０】これに対して本実施形態では、画素電極９
ａ及び高濃度ドレイン領域１ｅを２つの直列な第１及び
第２コンタクトホール８ａ及び８ｂにより接続すればよ
いので、これら第１及び第２コンタクトホール８ａ及び
８ｂを夫々、ドライエッチングにより開孔することが可
能となるのである。或いは、少なくともウエットエッチ
ングにより開孔する距離を短くすることが可能となるの
である。但し、第１及び第２コンタクトホール８ａ及び
８ｂに夫々、若干のテーパを付けるために、ドライエッ
チング後に敢えて比較的短時間のウエットエッチングを
行うようにしてもよい。

【００５１】以上のように本実施形態によれば、第１及
び第２コンタクトホール８ａ及び８ｂの径を夫々小さく
でき、第１コンタクトホール８ａにおけるバリア層８０
の表面に形成される窪みや凹凸も小さくて済むので、そ
の上方に位置する画素電極９ａの部分における平坦化が
促進される。更に、第２コンタクトホール８ｂにおける
画素電極９ａの表面に形成される窪みや凹凸も小さくて
済むので、この画素電極９ａの部分における平坦化が促
進される。これらの結果、画素電極９ａの表面の窪みや
凹凸に起因する液晶層５０におけるディスクリネーショ
ン（配向不良）が低減され、最終的には当該液晶装置に
より高品位の画像表示が可能となる。例えば、バリア層
８０と画素電極９ａとの間に介在する第２層間絶縁膜４
及び第３層間絶縁膜１２の合計膜厚を数百ｎｍ程度に抑
えておけば、上述した画素電極９ａの表面における窪み
や凹凸に、より直接的に影響する第２コンタクトホール
８ｂの径を非常に小さくできる。

【００５２】尚、本実施形態では、バリア層８０は高融
点金属膜やその合金膜から構成されているので、金属膜
と層間絶縁膜とのエッチングにおける選択比が大きく異
なるため、前述の如きドライエッチングによるバリア層
８０の突き抜けの可能性は殆ど無い。

【００５３】本実施形態では特に、バリア層８０を中央
にして立体的に構成された蓄積容量７０における、第１
誘電体膜２及び第２誘電体膜８１は、いずれも、立体的
に相交差するデータ線６ａと走査線３ｂとの間に介在す
る第２層間絶縁膜４とは異なる誘電体膜である。

【００５４】他方、バリア層８０の膜厚は、例えば５０
ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０
ｎｍ程度の厚みがあれば、製造プロセスにおける第２コ
ンタクトホール８ｂの開孔時に突き抜ける可能性は低く
なり、また５００ｎｍ程度であれば画素電極９ａの表面
の凹凸は問題とならないか或いは比較的容易に平坦化可
能だからである。

【００５５】更に本実施形態では、このように第１層間
絶縁膜（第２誘電体膜）８１を薄く形成することによ
り、第１コンタクトホール８ａの径を更に小さく出来る
ので、前述した第１コンタクトホール８ａにおけるバリ
ア層８０の窪みや凹凸が更に小さくて済み、その上方に
位置する画素電極９ａにおける平坦化が更に促進され
る。従って、画素電極９ａにおける窪みや凹凸に起因し
た液晶のディスクネーションが低減され、最終的には当
該液晶装置により一層高品位の画像表示が可能となる。

【００５６】尚、本実施形態の液晶装置の構成において
も、従来同様に、走査線３ｂとデータ線６ａとの間に介
在する第２層間絶縁膜４については、両配線間における
寄生容量が問題とならない程度の厚み（例えば、８００
ｎｍ程度の厚み）が必要とされる。

【００５７】以上のように構成された本実施形態におい
ては特に、縞状に形成された第１遮光膜１１ａは、走査
線３ａ下に延設されて、定電位源又は大容量部分に電気
的接続されてもよい。このように構成すれば、第１遮光
膜１１ａに対向配置される画素スイッチング用ＴＦＴ３
０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼす
ことはない。この場合、定電位源としては、当該液晶装
置を駆動するための周辺回路（例えば、走査線駆動回
路、データ線駆動回路等）に供給される負電源、正電源
等の定電位源、接地電源、対向電極２１に供給される定
電位源等が挙げられる。

【００５８】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、第１の蓄積容量７０ａの第
１誘電体膜２と画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２とは、同一の高温酸化膜等からなり、第１蓄積
容量電極１ｆと画素スイッチング用ＴＦＴ３０のチャネ
ル形成領域１ａ’、低濃度ソース領域１ｂ、低濃度ドレ
イン領域１ｃ、高濃度ソース領域１ｄ、高濃度ドレイン
領域１ｅ等とは、同一の半導体層１ａからなる。このた
め、ＴＦＴアレイ基板１０上に形成される積層構造を単
純化でき、更に、後述の電気光学装置の製造方法におい
て、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを
同時に形成でき、蓄積容量７０ａの第１誘電体膜及びゲ
ート絶縁膜２を同時に形成できる。

【００５９】本実施形態では特に、バリア層８０は、導
電性の遮光膜からなる。従って、バリア層８０により、
各画素開口領域を少なくとも部分的に規定することが可
能となる。また、バリア層８０により、あるいは第３遮
光膜２４との組み合わせで画素開口部を規定することに
より、対向基板２０側の第２遮光膜を省略することも可
能である。対向基板２０上の第２遮光膜２３ではなく、
ＴＦＴアレイ基板１０上に内蔵遮光膜としてバリア層８
０設ける構成は、製造プロセスにおけるＴＦＴアレイ基
板１０と対向基板２０との位置ずれによって画素開口率
の低下を招かない点で極めて有利である。

【００６０】遮光膜からなるバリア層８０は、例えば、
不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｂのうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド等から構成される。このように構成
すれば、バリア層８０形成工程の後に行われる高温処理
により、バリア層８０が破壊されたり溶融しないように
できる。

【００６１】更に、これらの高融点金属と画素電極９ａ
を構成するＩＴＯ膜とが接触しても高融点金属が腐食す
ることはないため、第２コンタクトホール８ｂを介して
バリア層８０及び画素電極９ａ間で良好なコンタクトが
とれる。

【００６２】また本実施形態では特に、遮光膜からなる
バリア層８０は、図２に示すように、ＴＦＴアレイ基板
１０上における平面形状が相隣接するデータ線６ａ間を
走査線３ａに沿って伸び、各画素単位毎に島状に構成さ
れている。これにより、遮光膜による応力の緩和を図る
ことができる。また、画素開口領域の走査線３ａに沿っ
た辺の一部又は全部をバリア層８０により規定すること
も可能である。ここで具体的な回路設計に応じて走査線
３ａ及びバリア層８０間の寄生容量が問題となる場合
は、本実施形態のように、走査線３ａ上にはバリア層８
０を設けることなく、容量線３ｂと画素電極９ａとが隣
接する側における画素開口領域の走査線３ａに沿った辺
をバリア層８０により規定するのが好ましい。或いは、
具体的な回路設計に応じて走査線３ａ及びバリア層８０
間の寄生容量が問題とならないのであれば、バリア層８
０は、第２誘電体膜８１を介して走査線３ａに対向する
位置にも形成されてよい。このように構成すれば、走査
線３ａ及び容量線３ｂの両者を夫々少なくとも部分的に
覆う遮光性のバリア層８０により、画素開口領域の走査
線３ａに沿った辺のより多くの部分を規定することが可
能となる。言い換えれば、このように構成する場合に
は、走査線３ａ及びバリア層８０の寄生容量が問題とな
らない程度に第２誘電体膜８１を厚く構成するのが好ま
しい。或いは、この寄生容量を小さく抑えるためには、
バリア層８０により、走査線３ａを画素開口領域を規定
するのに必要な領域だけ覆うのが好ましい。

【００６３】尚、走査線３ａと画素電極９ａとが隣接す
る側（図２で下側）における画素開口領域の走査線３ａ
に沿った辺については、第１遮光膜１１ａや第２遮光膜
２３により規定すればよい。また、画素開口領域のデー
タ線６ａに沿った辺については、Ａｌ等からなるデータ
線６ａ或いは第１遮光膜１１ａや第２遮光膜２３により
規定すればよい。

【００６４】更に図２に示したようにデータ線６ａに沿
って形成された島状の第３遮光膜２４の各端部と、画素
電極９ａとは、平面的に見て若干重なるように構成する
のが好ましい。このように構成すれば、両者間に入射光
が透過するような隙間が生じないで済み、この部分にお
ける白抜け等の表示不良を防止できる。ここで、データ
線６ａと、第３遮光膜２４と、バリア層８０と、第１遮
光膜１１ａあるいは、データ線６ａとバリア層８０等の
遮光性を有する膜により画素開口部を規定することが可
能である。このような場合、対向基板２０に第２遮光膜
２３を形成しなくて済むため、対向基板２０に第２遮光
膜２３を形成する工程を削減することが可能である。さ
らに、対向基板２０とＴＦＴアレイ基板１０とのアライ
メントずれによる画素開口率の低下やばらつきを防ぐこ
とができる。また、対向基板２０に第２遮光膜２３を設
ける場合は、ＴＦＴアレイ基板１０とのアライメントず
れを考慮して大きめに形成するが上述のようにデータ線
６ａ、バリア層８０等のＴＦＴアレイ基板１０側に形成
された遮光性の膜により画素開口部を規定するため、精
度よく画素開口部を規定することができ、対向基板２０
により画素開口部を決める場合に比べて開口率を向上さ
せることができる。

【００６５】以上説明したように本実施形態では特に、
バリア層８０が導電性の遮光膜からなるため様々な利点
が得られるが、バリア層８０を、高融点金属膜ではな
く、低抵抗なドープドポリシリコン（例えば、リン等を
ドープしたポリシリコン）などの導電性のポリシリコン
膜から構成してもよい。このように構成すれば、バリア
層８０は、遮光膜としての機能は発揮しないが、蓄積容
量７０を増加させる機能及びバリア層本来の中継機能は
十分に発揮し得る。更に、第２層間絶縁膜４との間で熱
等によるストレスが発生しにくくなるので、バリア層８
０及びその周辺におけるクラック防止に役立つ。他方、
画素開口領域を規定するための遮光については、第１遮
光膜１１ａや第２遮光膜２３により別途行えばよい。

【００６６】本実施形態では特に、第２図及び第３図に
示されるように第１コンタクトホール８ａと第２コンタ
クトホール８ｂとは、ＴＦＴアレイ基板１０上における
相異なった平面位置に開孔されている。従って、これら
第１及び第２コンタクトホール８ａ及び８ｂが開孔され
た平面位置に発生する凹凸が、相重なって凹凸が増幅す
る事態を回避できる。よって、これらのコンタクトホー
ルにおける良好なコンタクトが期待できる。

【００６７】尚、コンタクトホール８ａ、８ｂ及び５の
平面形状は、円形や四角形或いはその他の多角形状等で
もよいが、円形は特にコンタクトホールの周囲の層間絶
縁膜等におけるクラック防止に役立つ。そして、良好な
コンタクトを得るために、ドライエッチング後にウエッ
トエッチングを行って、これらのコンタクトホール８
ａ、８ｂ及び５に夫々若干のテーパをつけることが好ま
しい。

【００６８】（電気光学装置の第１実施形態における製
造プロセス）次に、以上のような構成を持つ実施形態に
おける液晶装置の製造プロセスについて、図５から図８
を参照して説明する。尚、図５から図８は各工程におけ
るＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ
−Ａ’断面に対応させて示す工程図である。

【００６９】先ず図５の工程（１）に示すように、石英
基板、ハードガラス、シリコン基板等のＴＦＴアレイ基
板１０を用意する。ここで、好ましくはＮ_２（窒素）等
の不活性ガス雰囲気且つ約９００〜１３００℃の高温で
アニール処理し、後に実施される高温プロセスにおける
ＴＦＴアレイ基板１０に生じる歪みが少なくなるように
前処理しておく。即ち、製造プロセスにおける最高温で
高温処理される温度に合わせて、事前にＴＦＴアレイ基
板１０を同じ温度かそれ以上の温度で熱処理しておく。
そして、このように処理されたＴＦＴアレイ基板１０の
全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属
や金属シリサイド等の金属合金膜を、スパッタリングに
より、１００〜５００ｎｍ程度の膜厚、好ましくは約２
００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１
１上には、表面反射を緩和するためにポリシリコン膜等
の反射防止膜を形成しても良い。

【００７０】次に工程（２）に示すように、該形成され
た遮光膜１１上にフォトリソグラフィにより第１遮光膜
１１ａのパターン（図２参照）に対応するレジストマス
クを形成し、該レジストマスクを介して遮光膜１１に対
しエッチングを行うことにより、第１遮光膜１１ａを形
成する。

【００７１】次に工程（３）に示すように、第１遮光膜
１１ａの上に、窒化シリコン膜や酸化シリコン膜等から
なる下地絶縁膜１２を形成する。この下地絶縁膜１２の
膜厚は、例えば、約５００〜２０００ｎｍとする。尚、
ＴＦＴアレイ基板１０裏面からの戻り光が問題にならな
い場合は、第１遮光膜１１ａを形成する必要はない。

【００７２】次に工程（４）に示すように、下地絶縁膜
１２の上に、アモルファスシリコン膜を形成する。その
後、窒素雰囲気中で、約６００〜７００℃にて約１〜１
０時間、好ましくは、４〜６時間のアニール処理を施す
ることにより、ポリシリコン膜１を約５０〜２００ｎｍ
の厚さ、好ましくは約１００ｎｍの厚さとなるまで固相
成長させる。

【００７３】尚、アモルファスシリコン膜を経ないで、
減圧ＣＶＤ法等によりポリシリコン膜１を直接形成して
も良い。或いは、減圧ＣＶＤ法等により堆積したポリシ
リコン膜にシリコンイオンを打ち込んで一旦非晶質化
（アモルファス化）し、その後アニール処理等により再
結晶化させてポリシリコン膜１を形成しても良い。

【００７４】次に工程（５）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き第1蓄積容量電極１ｆを含む所定パターンを有する
半導体層１ａを形成する。

【００７５】次に工程（６）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａと共に第１
蓄積容量電極１ｆを約９００〜１３００℃の温度、好ま
しくは約１０００℃の温度により熱酸化することによ
り、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２
ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ
法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリ
コン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚
さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含
む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲー
ト絶縁膜２と共に蓄積容量形成用の第１誘電体膜２を同
時に形成する。この結果、第１蓄積容量電極１ｆの厚さ
は、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５
０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電体膜）
の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３
０〜１００ｎｍの厚さとなる。このように高温熱酸化時
間を短くすることにより、特に８インチ程度の大型基板
を使用する場合に熱によるそりを防止することができ
る。但し、ポリシリコン膜１を熱酸化することのみによ
り、単一層構造を持つゲート絶縁膜２を形成してもよ
い。

【００７６】次に工程（８）に示すように、フォトリソ
グラフィ工程、エッチング工程等によりレジスト層５０
０を第１蓄積容量電極１ｆとなる部分を除く半導体層１
ａ上に形成した後、例えばＰイオンをドーズ量約３×１
０^１２／ｃｍ^２でドープして、第1蓄積容量電極１ｆを
低抵抗化しても良い。

【００７７】次に工程（９）に示すように、レジスト層
５００を除去した後、減圧ＣＶＤ法等によりポリシリコ
ン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリ
コン膜３を導電化する。又は、Ｐイオンをポリシリコン
膜３の成膜と同時に導入したドープトシリコン膜を用い
てもよい。ポリシリコン膜３の膜厚は、約１００〜５０
０ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。

【００７８】次に図６の工程（１０）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。走査線３ａ及び
容量線３ｂは、高融点金属や金属シリサイド等の金属合
金膜で形成しても良いし、ポリシリコン膜等と組み合わ
せた多層配線としても良い。

【００７９】次に工程（１１）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）をマスクと
して、ＰなどのＶ族元素のドーパントを低濃度で（例え
ば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量に
て）ドープする。これにより走査線３ａ下の半導体層１
ａはチャネル領域１ａ’となる。この不純物のドープに
より容量線３ｂ及び走査線３ａも低抵抗化される。

【００８０】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、走査線
３ａよりも幅の広いマスクでレジスト層６００を走査線
３ａ上に形成した後、同じくＰなどのＶ族元素のドーパ
ントを高濃度で（例えば、Ｐイオンを１〜３×１０^１５
／ｃｍ^２のドーズ量にて）ドープする。尚、例えば、低
濃度のドープを行わずに、オフセット構造のＴＦＴとし
てもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイ
オン等を用いたイオン注入技術によりセルフアライン型
のＴＦＴとしてもよい。この不純物のドープにより容量
線３ｂ及び走査線３ａも更に低抵抗化される。

【００８１】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相補型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。このように、本実施形態にお
いて画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａをポリシリコンで形成すれば、画素スイッチング用
ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成
することができ、製造上有利である。

【００８２】次に工程（１３）に示すように、レジスト
層６００を除去した後、容量線３ｂ及び走査線３ａ並び
にゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ
法、プラズマＣＶＤ法等により高温酸化シリコン膜（Ｈ
ＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１
を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積
する。但し、前述のように、第１層間絶縁膜８１は、多
層膜から構成してもよいし、一般にＴＦＴのゲート絶縁
膜を形成するのに用いられる各種の公知技術により、第
１層間絶縁膜８１を形成可能である。第１層間絶縁膜８
１の場合には、第２層間絶縁膜４の場合のように余り薄
くするとデータ線６ａ及び走査線３ａ間の寄生容量が大
きくなってしまうことはなく、またＴＦＴ３０における
ゲート絶縁膜２のように余り薄く構成するとトンネル効
果等の特異現象が発生することもない。また、第１層間
絶縁膜８１は、第２蓄積容量電極３ｂとバリア層８０の
間で、第２誘電体膜として機能する。そして、第２誘電
体膜８１を薄くする程、第２蓄積容量７０ｂは大きくな
るので、結局、膜破れなどの欠陥が生じないことを条件
に、ゲート絶縁膜２よりも薄い５０ｎｍ以下の厚みを持
つ極薄い絶縁膜となるように第２誘電体膜８１を形成す
ると本実施形態の効果を増大させることができる。

【００８３】次に工程（１４）に示すように、バリア層
８０と高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８ａ、遮光膜２４と容量線３ｂとを
電気的に接続するためのコンタクトホール８ｃを、反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより形成する。このようなドライ
エッチングは、指向性が高いため、小さな径のコンタク
トホール８ａを開孔可能である。或いは、コンタクトホ
ール８ａが半導体層１ａを突き抜けるのを防止するのに
有利なウエットエッチングを併用してもよい。このウエ
ットエッチングは、コンタクトホール８ａに対し、より
良好なコンタクトをとるためのテーパを付与する観点か
らも有効である。

【００８４】次に工程（１５）に示すように、第１層間
絶縁膜８１及びコンタクトホール８ａ、８ｃを介して覗
く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属
合金膜をスパッタ処理により堆積して、５０〜５００ｎ
ｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度
の厚みがあれば、後に第２コンタクトホール８ｂを開孔
する時に突き抜ける可能性は殆どない。尚、この導電膜
８０’上には、表面反射を緩和するためにポリシリコン
膜等の反射防止膜を形成しても良い。また、導電膜８
０’は応力緩和のためにドープトポリシリコン膜等を用
いても良い。

【００８５】次に図７の工程（１６）に示すように、該
形成された導電膜８０’上にフォトリソグラフィにより
バリア層８０及び遮光膜２４のパターン（図２参照）に
対応するレジストマスクを形成し、該レジストマスクを
介して導電膜８０’に対しエッチングを行うことによ
り、第３蓄積容量電極８０ｂを含むバリア層８０及び第
３蓄積容量電極としても機能する遮光膜２４を形成す
る。

【００８６】次に工程（１７）に示すように、第１層間
絶縁膜８１及びバリア層８０を覆うように、例えば、常
圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第２層
間絶縁膜４を形成し、例えばＣＭＰ法などにより表面を
平坦化処理する。第２層間絶縁膜４の膜厚は、約５００
〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が
５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間
における寄生容量は余り又は殆ど問題とならない。

【００８７】次に工程（１８）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線６ａに対するコンタクトホール５を開孔する。
また、走査線３ａや容量線３ｂを基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール５と同一の工程により第２層間絶縁膜
４に開孔することができる。

【００８８】次に、工程（１９）に示すように、第２層
間絶縁膜４の上に、スパッタリング等により、遮光性の
Ａｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。

【００８９】次に工程（２０）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【００９０】次に図８の工程（２１）に示すように、デ
ータ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶ
Ｄ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成
する。第３層間絶縁膜７の膜厚は、約５００〜１５００
ｎｍが好ましい。

【００９１】次に工程（２２）に示すように、画素電極
９ａとバリア層８０とを電気的接続するためのコンタク
トホール８ｂを、反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより形成す
る。また、テーパ状にするためにウェットエッチングを
用いても良い。

【００９２】次に工程（２３）に示すように、第３層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に工程（２４）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、当該液晶装置を反射型の液晶装置に用いる場
合には、Ａｌ等の反射率の高い不透明な材料から画素電
極９ａを形成してもよい。

【００９３】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【００９４】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
額縁としての第４遮光膜５３（図１３及び図１４参照）
が、例えば金属クロムをスパッタした後、フォトリソグ
ラフィ工程、エッチング工程を経て形成される。尚、こ
れらの第２及び第４遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの
金属材料の他、カーボンやＴｉをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。尚、
ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８
０、第１遮光膜１１ａ等で遮光領域を規定すれば、対向
基板２０上の第２遮光膜２３や第４遮光膜を省くことが
できる。

【００９５】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３参照）が形成される。

【００９６】このとき、例えば、走査線３ａ、容量線３
ｂ上に対応して形成される配向膜１６の凹凸領域１６ｂ
およびこの近傍領域は、ラビング不良となりやすく液晶
層５０の配向不良が生じることになる。本発明の液晶装
置では。第３遮光膜２４は、この配向膜１６の第２の領
域（凹凸領域１６ｂおよびこの近傍領域）と対向するよ
うにパターニングされている。したがって本発明の液晶
装置では、この領域に配設された画素電極や配向膜によ
り液晶層に配向異常が生じたとしても、配向異常の部分
は遮光膜により遮光することができ、光抜けなどによる
コントラストの低下を防止し、表示品質を向上すること
ができる。特に、第３遮光膜２４は、データ線６ａに沿
って形成されるとともに、画素電極の端部に重なるよう
に配置されているため、画素電極の端部の段差を第３遮
光膜２４で覆うことが可能となり、段差に起因する配向
不良を第３遮光膜２４で隠すことが可能である。

【００９７】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２（図１３及び図１
４参照）により貼り合わされ、真空吸引等により、両基
板間の空間に、例えば複数種類のネマティック液晶を混
合してなる液晶が吸引されて、所定層厚の液晶層５０が
形成される。

【００９８】（電気光学装置の第２実施形態）本発明に
よる電気光学装置の第２実施形態である液晶装置の構成
について、図９、図１０を参照して説明する。液晶装置
の画像表示領域を構成するマトリクス状に形成された複
数の画素における各種素子、配線等の等価回路であり、
データ線、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の相隣接する複数の画素群の平面図につ
いては第１実施形態と同様である（図１、図２参照）。

【００９９】第２実施形態では、走査線３ａ、容量線３
ｂが第２層間絶縁膜４上でなく、ＣＭＰ法等により形成
された平坦化膜からなる第２層間絶縁膜４に凹部として
の溝（トレンチ）に形成されている点が第１実施例と異
なっている。以下、第１実施形態と異なる構成について
のみ説明し、第１実施形態と同様の構成については説明
を省略する。

【０１００】図９は、図２のＡ−Ａ’断面図であり、図
１０は図２のＢ−Ｂ’断面図である。尚、図９、図１０
においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならしめ
てある。

【０１０１】図９、図１０の断面図に示すように、デー
タ線６ａは第２層間絶縁膜４と第３層間絶縁膜７との間
に配設されている。この例では第２層間絶縁膜４の表面
は、データ線６ａに沿った形状に溝が形成され、データ
線６ａはこの溝内に配置されている。第３層間絶縁膜７
はこの溝の端部領域に起因して凹凸を有し、この凹凸上
に配設される画素電極９ａ、配向膜１６も、第３層間絶
縁膜７の形状に追随した凹凸を有している。例えば、配
向膜１６の凹領域１６ｃおよびこの近傍領域は、ラビン
グ不良となりやすく液晶層５０の配向不良が生じること
になる。

【０１０２】本発明の液晶装置では、第３遮光膜２４
は、この配向膜１６の凹領域１６ｃ及びこの近傍領域）
と対向するように配設され、更に、データ線６ａを境に
隣り合う画素電極９ａのそれぞれの端部と重なってい
る。したがって本発明の液晶装置では、この領域に配設
された画素電極や配向膜により液晶層に配向異常が生じ
たとしても、配向異常の部分は遮光膜により遮光するこ
とができる。すなわち液晶の配向不良領域が第３遮光膜
２４に覆われるので、光抜けなどによるコントラストの
低下を防止し、表示品質を向上することができる。更
に、本実施形態においては、データ線６ａが溝内に形成
されるため、第３層間絶縁膜７の表面の凹凸の割合を低
減し、配向不良の発生を第１実施形態と比較し、更に低
減することができる。

【０１０３】（電気光学装置の第２実施形態における製
造プロセス）次に、以上のような構成を持つ実施形態に
おける液晶装置の製造プロセスについて、図１１、図１
２を参照して説明する。尚、第１実施形態と同じ製造プ
ロセス部分の図及び説明については一部省略する。図１
１、図１２は各工程におけるＴＦＴアレイ基板側の各層
を、図９と同様に図２のＡ−Ａ’断面に対応させて示す
工程図である。

【０１０４】上述の第１実施形態の製造プロセス図５
（１）〜図７（１６）の同様の工程を経て、第３遮光膜
２４及びバリア層８０まで形成された図１１（１６）に
示す基板を製造する。

【０１０５】次に工程（１７）に示すように、第３遮光
膜２４及びバリア層８０を覆うように、例えば、常圧又
は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第２層間絶縁
膜４を形成し、例えばＣＭＰ法などにより表面を平坦化
処理する。第２層間絶縁膜４の膜厚は、約５００〜１５
００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００
ｎｍ以上あれば、データ線６ａ及び走査線３ａ間におけ
る寄生容量は余り又は殆ど問題とならない。

【０１０６】次に工程（１８）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線６ａに対するコンタクトホール５を開孔する。
また、走査線３ａや容量線３ｂを基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール５と同一の工程により第２層間絶縁膜
４に開孔することができる。また、走査線３ａや容量線
３ｂを配設するための溝もフォトエッチングプロセスに
より形成しておく。

【０１０７】次に、工程（１９）に示すように、第２層
間絶縁膜４に配設した溝（トレンチ）に、スパッタリン
グ等により、あるいは遮光性のＡｌ等の低抵抗金属や金
属シリサイド等を金属膜６として、約１００〜５００ｎ
ｍの厚さ、好ましくは約３００ｎｍに堆積する。

【０１０８】次に工程（２０）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【０１０９】次に図１４の工程（２１）に示すように、
データ線６ａ上を覆うように、例えば、常圧又は減圧Ｃ
ＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、Ｂ
ＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコ
ン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形
成する。第３層間絶縁膜７の膜厚は、約５００〜１５０
０ｎｍが好ましい。

【０１１０】次に工程（２２）に示すように、画素電極
９ａとバリア層８０とを電気的接続するためのコンタク
トホール８ｂを、反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより形成す
る。また、テーパ状にするためにウェットエッチングを
用いても良い。

【０１１１】次に工程（２３）に示すように、第３層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に工程（２４）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、当該液晶装置を反射型の液晶装置に用いる場
合には、Ａｌ等の反射率の高い不透明な材料から画素電
極９ａを形成してもよい。

【０１１２】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図９参照）が形成される。

【０１１３】（電気光学装置の全体構成）以上のように
構成された各実施形態における液晶装置の全体構成を図
１３及び図１５を参照して説明する。尚、図１３は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１４
は、図１３のＨ−Ｈ’断面図である。

【０１１４】図１３において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る画像表示領域の周辺を規定す
る額縁としての第４遮光膜５３が設けられている。シー
ル材５２の外側の領域には、データ線６ａに画像信号を
所定タイミングで供給することによりデータ線６ａを駆
動するデータ線駆動回路１０１及び実装端子１０２がＴ
ＦＴアレイ基板１０の一辺に沿って設けられており、走
査線３ａに走査信号を所定タイミングで供給することに
より走査線３ａを駆動する走査線駆動回路１０４が、こ
の一辺に隣接する２辺に沿って設けられている。走査線
３ａに供給される走査信号遅延が問題にならないのなら
ば、走査線駆動回路１０４は片側だけでも良いことは言
うまでもない。また、データ線駆動回路１０１を画像表
示領域の辺に沿って両側に配列してもよい。例えば奇数
列のデータ線６ａは画像表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線は前記画像表示領域の反対側の辺に沿って
配設されたデータ線駆動回路から画像信号を供給するよ
うにしてもよい。この様にデータ線６ａを櫛歯状に駆動
するようにすれば、データ線駆動回路の占有面積を拡張
することができるため、複雑な回路を構成することが可
能となる。更にＴＦＴアレイ基板１０の残る一辺には、
画像表示領域の両側に設けられた走査線駆動回路１０４
間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部の少なくとも１箇所に
おいては、ＴＦＴアレイ基板１０と対向基板２０との間
で電気的導通をとるための導通材１０６が設けられてい
る。そして、図１４に示すように、図１３に示したシー
ル材５２とほぼ同じ輪郭を持つ対向基板２０が当該シー
ル材５２によりＴＦＴアレイ基板１０に固着されてい
る。尚、ＴＦＴアレイ基板１０上には、これらのデータ
線駆動回路１０１、走査線駆動回路１０４等に加えて、
複数のデータ線６ａに画像信号を所定のタイミングで印
加するサンプリング回路、複数のデータ線６ａに所定電
圧レベルのプリチャージ信号を画像信号に先行して各々
供給するプリチャージ回路、製造途中や出荷時の当該液
晶装置の品質、欠陥等を検査するための検査回路等を形
成してもよい。尚、本実施の形態によれば、対向基板２
０上の第２遮光膜２３はＴＦＴアレイ基板１０の遮光領
域よりも小さく形成すれば良い。また、液晶装置の用途
により、第２遮光膜２３は容易に取り除くことができ
る。

【０１１５】以上図１から図１４を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated Bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮ（Twisted
Nematic）モード、ＶＡ(Vertically Aligned)モード、
ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等
の動作モードや、ノーマリーホワイトモード／ノーマリ
ーブラックモードの別に応じて、偏光フィルム、位相差
フィルム、偏光板などが所定の方向で配置される。

【０１１６】以上説明した各実施形態における液晶装置
は、カラー液晶プロジェクタに適用されるため、３枚の
液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブ
として各々用いられ、各ライトバルブには各々ＲＧＢ色
分解用のダイクロイックミラーを介して分解された各色
の光が投射光として各々入射されることになる。従っ
て、各実施形態では、対向基板２０に、カラーフィルタ
は設けられていない。しかしながら、第２遮光膜２３の
形成されていない画素電極９ａに対向する所定領域にＲ
ＧＢのカラーフィルタをその保護膜と共に、対向基板２
０上に形成してもよい。あるいは、ＴＦＴアレイ基板１
０上のＲＧＢに対向する画素電極９ａ下にカラーレジス
ト等でカラーフィルタ層を形成することも可能である。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
形態における液晶装置を適用できる。更に、対向基板２
０上に１画素1個対応するようにマイクロレンズを形成
してもよい。このようにすれば、入射光の集光効率を向
上することで、明るい液晶装置が実現できる。更にま
た、対向基板２０上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、ＲＧＢ色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。

【０１１７】以上説明した各実施形態における液晶装置
では、従来と同様に入射光を対向基板２０の側から入射
することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びソース側Ｌ
ＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃに光が入射す
ることを防ぐことが出来、高画質の画像を表示すること
が可能である。ここで、従来は、ＴＦＴアレイ基板１０
の裏面側での反射を防止するために、反射防止用のＡＲ
（Anti Reflection)被膜された偏光板を別途配置した
り、ＡＲフィルムを貼り付ける必要があったが、各実施
形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａ
の少なくともチャネル領域１ａ’及びソース側ＬＤＤ領
域１ｂ、ドレイン側ＬＤＤ領域１ｃとの間に第１遮光膜
１１ａが形成されているため、このようなＡＲ被膜され
た偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板
１０そのものをＡＲ処理した基板を使用する必要が無く
なる。従って、各実施形態によれば、材料コストを削減
でき、また偏光板貼り付け時に、ごみ、傷等により、歩
留まりを落とすことがなく大変有利である。また、耐光
性が優れているため、明るい光源を使用したり、偏光ビ
ームスプリッタにより偏光変換して、光利用効率を向上
させても、光によるクロストーク等の画質劣化を生じな
い。

【０１１８】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施形態は有効である。

【０１１９】（電子機器）次に、以上詳細に説明した液
晶装置１００を備えた電子機器の実施の形態について図
１５から図１７を参照して説明する。

【０１２０】先ず図１５に、このように液晶装置１００
を備えた電子機器の概略構成を示す。

【０１２１】図１５において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、シリアル−パラレ
ル変換回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種処理回路を含んで構成されて
おり、クロック信号に基づいて入力された表示情報から
デジタル信号を順次生成し、クロック信号CLKと共に駆
動回路１００４に出力する。駆動回路１００４は、液晶
装置１００を駆動する。電源回路１０１０は、上述の各
回路に所定電源を供給する。尚、液晶装置１００を構成
するＴＦＴアレイ基板の上に、駆動回路１００４を搭載
してもよく、これに加えて表示情報処理回路１００２を
搭載してもよい。

【０１２２】次に図１６から図１７に、このように構成
された電子機器の具体例を各々示す。

【０１２３】図１６において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶表示モジュールを３個用意し、各々ＲＧＢ用のライ
トバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いた
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、メタルハライドランプ等の白色光源のラ
ンプユニット１１０２から投射光が発せられると、３枚
のミラー１１０６及び２枚のダイクロイックミラー１１
０８によって、ＲＧＢの３原色に対応する光成分Ｒ、
Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特に
Ｂ光は、長い光路による光損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３及び出射レンズ１１
２４からなるリレーレンズ系１１２１を介して導かれ
る。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂにより各々変調された３原色に対応する光成分は、
ダイクロイックプリズム１１１２により再度合成された
後、投射レンズ１１１４を介してスクリーン１１２０に
カラー画像として投射される。

【０１２４】図１７において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【０１２５】以上図１６から図１７を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１５に示した電子機器の例として挙げられ
る。

【０１２６】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な液晶装置
を備えた各種の電子機器を実現できる。

【図面の簡単な説明】

【図１】 電気光学装置の第１実施形態である液晶装置
における画像表示領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路である。

【図２】 第１実施形態の液晶装置におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 図２のＢ−Ｂ’断面図である。

【図５】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その１）である。

【図６】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その２）である。

【図７】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その３）である。

【図８】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その４）である。

【図９】 図２のＡ−Ａ’断面図である。

【図１０】 図２のＢ−Ｂ’断面図である。

【図１１】 第２実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その１）である。

【図１２】 第２実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その２）である。

【図１３】各実施形態の液晶装置におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図１４】図１３のＨ−Ｈ’断面図である。

【図１５】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１６】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１７】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…ゲート絶縁膜（第１誘電体膜） ３ａ…走査線 ３ｂ…容量線（第２蓄積容量電極） ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第３層間絶縁膜 ８ａ…第１コンタクトホール ８ｂ…第２コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ、１１ｂ…第１遮光膜 １２…下地絶縁膜 １５…コンタクトホール １６…配向膜 １６ｂ…配向膜（配向不良領域） １６ｃ…配向膜（配向不良領域） ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ２４…第３遮光膜 ３０…画素スイッチング用ＴＦＴ ５０…液晶層 ５２…シール材 ５３…第４遮光膜 ７０…蓄積容量 ７０ａ…第１蓄積容量 ７０ｂ…第２蓄積容量 ８０…バリア層 ８１…第１層間絶縁膜（第２誘電体膜） １０１…データ線駆動回路 １０４…走査線駆動回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA48 GA50 GA51 GA59 HA25 JA25 JA33 JA35 JA46 JB24 JB51 JB52 JB58 JB69 KA04 KA10 KA12 KB02 KB23 KB25 MA05 MA07 MA08 MA13 MA17 MA19 MA25 MA27 MA29 MA37 MA41 NA01 NA04 NA07 NA27 PA02 PA08 PA09 PA10 PA11 QA07 QA15 RA05

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板上に配置され、ゲート絶縁膜を介して半導体層
   とゲート電極が配置されてなる薄膜トランジスタと、 前記薄膜トランジスタを覆うように配置された平坦化膜
   からなる第１層間絶縁膜と、 前記第１層間絶縁膜上に配置され、前記第１層間絶縁膜
   に形成されたコンタクトホールを介して前記半導体層に
   電気的に接続されたデータ線と、 前記データ線を含む前記第１層間絶縁膜を覆うように配
   置された第２層間絶縁膜と、 前記第２層間絶縁膜上に配置され、前記第１層間絶縁膜
   及び第２層間絶縁膜に形成されたコンタクトホールを介
   して前記半導体層に電気的に接続された画素電極と、 前記データ線に沿って配置され、前記画素電極の端部と
   重なり合うように配置された遮光膜とを具備することを
   特徴とする電気光学装置。
2. 【請求項２】 前記データ線は、前記第１層間絶縁膜表
   面に形成された凹部に配置されることを特徴とする請求
   項１に記載の電気光学装置。
3. 【請求項３】 前記遮光膜の幅は、前記凹部の幅より広
   いことを特徴とする請求項２に記載の電気光学装置。
4. 【請求項４】 前記半導体層と前記画素電極との間に介
   在し、前記半導体層と電気接続され且つ前記画素電極と
   電気接続された、前記遮光膜と同一膜からなる導電層と
   を更に具備することを特徴とする請求項１から請求項３
   のいずれか一項に記載の電気光学装置。
5. 【請求項５】 光源と、 前記光源から出射される光が入射されて画像情報に対応
   した変調を施す、請求項１から請求項４のいずれか一項
   に記載の電気光学装置を有するライトバルブと、 前記ライトバルブにより変調された光を投射する投射手
   段と、を具備したことを特徴とする電子機器。.
6. 【請求項６】 基板上にスイッチング素子を形成する
   工程と、 前記スイッチング素子の上に絶縁層を介して遮光膜を形
   成する工程と、 前記遮光膜上に平坦化膜からなる第１層間絶縁膜を形成
   する工程と、 前記第１層間絶縁膜に選択的に凹部を形成する工程と、 前記凹部内に前記スイッチング素子に接続されるデータ
   線を形成する工程と、 前記データ線上に第２層間絶縁膜を形成する工程と、 前記第２層間絶縁膜に形成されたコンタクトホールを介
   して前記スイッチング素子に接続されるように画素電極
   を形成する工程とを有し、 前記遮光膜は少なくとも前記凹部と対向するように形成
   されてなることを特徴とする電気光学装置の製造方法。
7. 【請求項７】 前記平坦化膜は、 ＣＭＰ法（ケミカル
   メカニカルポリッシング法）により形成されてなること
   を特徴とする請求項６に記載の電気光学装置の製造方
   法。
8. 【請求項８】 前記凹部の幅よりも前記遮光膜の幅のほ
   うが広いことを特徴とする請求項６又は請求項７に記載
   の電気光学装置の製造方法。
9. 【請求項９】 前記第２層間絶縁膜は、平坦化膜からな
   ることを特徴とする請求項６乃至請求項８のいずれか一
   項に記載の電気光学装置の製造方法。