JPH1062819A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH1062819A JPH1062819A JP9153570A JP15357097A JPH1062819A JP H1062819 A JPH1062819 A JP H1062819A JP 9153570 A JP9153570 A JP 9153570A JP 15357097 A JP15357097 A JP 15357097A JP H1062819 A JPH1062819 A JP H1062819A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 71
- 239000010408 film Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims 3
- 239000011241 protective layer Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は従来の液晶表示装置の開口率が低
く、ゲートラインの抵抗が大きく、水素化工程時に長時
間がかかる問題点を解決する。 【解決手段】 基板上の薄膜トランジスタ領域に第１半
導体層を、蓄積キャパシタ領域に第２半導体層を形成
し、第２半導体層に不純物をイオン注入する。第１半導
体層の上部にゲート電極を形成し、同時にゲート絶縁膜
上に第２半導体層と連結されるように共通電極ラインを
形成する。ゲート電極をマスクとして第１半導体層に不
純物をイオン注入し、ソース領域とドレーン領域とを形
成し、第１半導体層のドレーン領域に連結されるよう
に、画素領域に画素電極を形成する。ゲート電極に連結
されるように、第１層間絶縁膜上にゲートラインを形成
し、第１半導体層のソース領域に連結されるように、第
２層間絶縁膜上にデータラインを形成する。
く、ゲートラインの抵抗が大きく、水素化工程時に長時
間がかかる問題点を解決する。 【解決手段】 基板上の薄膜トランジスタ領域に第１半
導体層を、蓄積キャパシタ領域に第２半導体層を形成
し、第２半導体層に不純物をイオン注入する。第１半導
体層の上部にゲート電極を形成し、同時にゲート絶縁膜
上に第２半導体層と連結されるように共通電極ラインを
形成する。ゲート電極をマスクとして第１半導体層に不
純物をイオン注入し、ソース領域とドレーン領域とを形
成し、第１半導体層のドレーン領域に連結されるよう
に、画素領域に画素電極を形成する。ゲート電極に連結
されるように、第１層間絶縁膜上にゲートラインを形成
し、第１半導体層のソース領域に連結されるように、第
２層間絶縁膜上にデータラインを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
するもので、特に液晶表示装置の構造及び製造方法に関
する。
するもので、特に液晶表示装置の構造及び製造方法に関
する。
【０００２】
【従来の技術】一般的に液晶表示装置は、薄膜トランジ
スタと画素電極とが配列されている下板と、色相を表す
ためのカラーフィルター及び共通電極とから構成された
上板と、そして、この両ガラス基板間に満たされている
液晶とから構成されており、両ガラス基板の両側面に
は、可視光線（自然光）を線偏光させる偏光板がそれぞ
れ付着されている。
スタと画素電極とが配列されている下板と、色相を表す
ためのカラーフィルター及び共通電極とから構成された
上板と、そして、この両ガラス基板間に満たされている
液晶とから構成されており、両ガラス基板の両側面に
は、可視光線（自然光）を線偏光させる偏光板がそれぞ
れ付着されている。
【０００３】このように構成された液晶表示装置の回路
的な構成は図１のとおりである。図１の装置は、スイッ
チング素子の薄膜トランジスタと、上下板の電極間に液
晶の存在により形成される液晶キャパシタ及び蓄積キャ
パシタと、ゲート信号ライン及びデータ信号ラインとを
有している。
的な構成は図１のとおりである。図１の装置は、スイッ
チング素子の薄膜トランジスタと、上下板の電極間に液
晶の存在により形成される液晶キャパシタ及び蓄積キャ
パシタと、ゲート信号ライン及びデータ信号ラインとを
有している。
【０００４】ゲート信号ラインに信号電圧が印加される
と、薄膜トランジスタがターンオン状態となり、この時
間の間、画像に関する情報を有するデータ電圧がデータ
信号ラインに印加される。データ信号ラインに印加され
たデータ電圧は、薄膜トランジスタを通過し液晶キャパ
シタを充填させ、液晶表示装置を動作させる。
と、薄膜トランジスタがターンオン状態となり、この時
間の間、画像に関する情報を有するデータ電圧がデータ
信号ラインに印加される。データ信号ラインに印加され
たデータ電圧は、薄膜トランジスタを通過し液晶キャパ
シタを充填させ、液晶表示装置を動作させる。
【０００５】このような回路的構成を有する、従来の技
術による液晶表示装置を添付図面を参照して説明する。
図２は、従来の技術による液晶表示装置の下板を示すレ
イアウト図であり、図３乃至図５は、図２のＩ−Ｉ線に
よる、液晶表示装置の製造工程を示す工程断面図であ
る。
術による液晶表示装置を添付図面を参照して説明する。
図２は、従来の技術による液晶表示装置の下板を示すレ
イアウト図であり、図３乃至図５は、図２のＩ−Ｉ線に
よる、液晶表示装置の製造工程を示す工程断面図であ
る。
【０００６】図３ａの通り、ガラスまたは石英等の透明
基板１上に、多結晶シリコンを蒸着して、それをパター
ニングし、基板１上の所定領域に半導体層２を形成す
る。この半導体層２は薄膜トランジスタの活性領域に利
用され、また蓄積キャパシタの電極としても利用され
る。
基板１上に、多結晶シリコンを蒸着して、それをパター
ニングし、基板１上の所定領域に半導体層２を形成す
る。この半導体層２は薄膜トランジスタの活性領域に利
用され、また蓄積キャパシタの電極としても利用され
る。
【０００７】図３ｂの通り、全面に感光膜３を塗布しパ
ターニングし、蓄積キャパシタの下部電極となる領域の
半導体層２を露出させる。感光膜３をマスクとして露出
された半導体層２に、不純物（ＰまたはＢ）をイオン注
入する。図３ｃの通り、感光膜３を除去し、半導体層２
を含む基板１全面にゲート絶縁膜４を形成する。そし
て、ゲート絶縁膜４を含む基板１全面に、不純物を含有
する多結晶シリコンまたはシリサイド系の物質を蒸着し
パターニングし、ゲートライン５ａと共通電極ライン５
ｂを形成する。この共通電極ライン５ｂは、蓄積キャパ
シタの上部電極となる。
ターニングし、蓄積キャパシタの下部電極となる領域の
半導体層２を露出させる。感光膜３をマスクとして露出
された半導体層２に、不純物（ＰまたはＢ）をイオン注
入する。図３ｃの通り、感光膜３を除去し、半導体層２
を含む基板１全面にゲート絶縁膜４を形成する。そし
て、ゲート絶縁膜４を含む基板１全面に、不純物を含有
する多結晶シリコンまたはシリサイド系の物質を蒸着し
パターニングし、ゲートライン５ａと共通電極ライン５
ｂを形成する。この共通電極ライン５ｂは、蓄積キャパ
シタの上部電極となる。
【０００８】図３ｄの通り、ゲートライン５ａをマスク
として、半導体層２に不純物（ＰまたはＢ）をイオン注
入し、熱処理し、ソース領域とドレーン領域とを形成す
る。図３ｅの図示のとおり、ゲートライン５ａ、共通ラ
イン５ｂを含む基板１全面に第１層間絶縁膜６を蒸着す
る。ゲートライン５ａの近くのゲート絶縁膜４及び第１
層間絶縁膜６を選択的に除去する第１コンタクトホール
７を形成して、半導体層２のソース領域を露出する。
として、半導体層２に不純物（ＰまたはＢ）をイオン注
入し、熱処理し、ソース領域とドレーン領域とを形成す
る。図３ｅの図示のとおり、ゲートライン５ａ、共通ラ
イン５ｂを含む基板１全面に第１層間絶縁膜６を蒸着す
る。ゲートライン５ａの近くのゲート絶縁膜４及び第１
層間絶縁膜６を選択的に除去する第１コンタクトホール
７を形成して、半導体層２のソース領域を露出する。
【０００９】図３ｆのように、第１層間絶縁膜６を含む
基板１の全面に金属を蒸着し、パターニングし、第１コ
ンタクトホール７を通して半導体層２と連結されるよう
にデータライン８を形成する。次に、そのデータライン
８を含む基板１の全面に第２層間絶縁膜９を蒸着し、ゲ
ート絶縁膜４及び第１、第２層間絶縁膜６、９を選択的
に除去し、半導体層２のドレーン領域を露出させるよう
に第２コンタクトホール１０を形成する（図３ｇ）。さ
らに、第２層間絶縁膜９上にＩＴＯ(Indium Tin Oxide)
のような透明な導電物質を蒸着し、パターニングし、半
導体層２と連結されるように画素電極１１を形成する。
最後に、画素電極１１を含む基板１の全面に保護膜１２
を形成することによって、液晶表示装置の下板製作を完
了する。
基板１の全面に金属を蒸着し、パターニングし、第１コ
ンタクトホール７を通して半導体層２と連結されるよう
にデータライン８を形成する。次に、そのデータライン
８を含む基板１の全面に第２層間絶縁膜９を蒸着し、ゲ
ート絶縁膜４及び第１、第２層間絶縁膜６、９を選択的
に除去し、半導体層２のドレーン領域を露出させるよう
に第２コンタクトホール１０を形成する（図３ｇ）。さ
らに、第２層間絶縁膜９上にＩＴＯ(Indium Tin Oxide)
のような透明な導電物質を蒸着し、パターニングし、半
導体層２と連結されるように画素電極１１を形成する。
最後に、画素電極１１を含む基板１の全面に保護膜１２
を形成することによって、液晶表示装置の下板製作を完
了する。
【００１０】
【発明が解決しようとする課題】しかし、従来の技術に
よる、液晶表示装置及びその製造方法においては、下記
のような問題点があった。第１は、半導体層−ゲート絶
縁膜−共通電極ラインが積層され蓄積キャパシタが構成
されるので、液晶表示装置の開口率が低下する。その理
由は、共通電極ラインが不透明であるので、蓄積キャパ
シタが占める面積だけ（画素領域の２０−３０％）開口
率が低下する。第２は、不純物を含有した多結晶シリコ
ンを使用してゲートラインを形成するので、抵抗が非常
に大きく、高画質の液晶表示装置製作への応用が殆ど不
可能である。第３は、シリサイド系物質（ＷＳｉｘ、Ｍ
ｏＳｉｘ等）を使用してゲートラインを形成する場合
は、水素化工程（多結晶シリコン薄膜トランジスタで、
デバイスの性能を向上させるため水素を半導体層に入れ
る工程）時に、水素イオンがゲート電極を通してチャン
ネル領域に入ることができず、ゲート絶縁膜を通して側
面拡散するので、水素化工程に長時間がかかり、それに
よってデバイスの性能が低下することもある。
よる、液晶表示装置及びその製造方法においては、下記
のような問題点があった。第１は、半導体層−ゲート絶
縁膜−共通電極ラインが積層され蓄積キャパシタが構成
されるので、液晶表示装置の開口率が低下する。その理
由は、共通電極ラインが不透明であるので、蓄積キャパ
シタが占める面積だけ（画素領域の２０−３０％）開口
率が低下する。第２は、不純物を含有した多結晶シリコ
ンを使用してゲートラインを形成するので、抵抗が非常
に大きく、高画質の液晶表示装置製作への応用が殆ど不
可能である。第３は、シリサイド系物質（ＷＳｉｘ、Ｍ
ｏＳｉｘ等）を使用してゲートラインを形成する場合
は、水素化工程（多結晶シリコン薄膜トランジスタで、
デバイスの性能を向上させるため水素を半導体層に入れ
る工程）時に、水素イオンがゲート電極を通してチャン
ネル領域に入ることができず、ゲート絶縁膜を通して側
面拡散するので、水素化工程に長時間がかかり、それに
よってデバイスの性能が低下することもある。
【００１１】本発明は前記のような問題点を解決するた
めのもので、開口率を大きくした液晶表示装置及びその
製造方法を提供することを課題とする。本発明の他の目
的は、ゲートラインの抵抗を大幅に低くした液晶表示装
置及びその製造方法を提供することである。
めのもので、開口率を大きくした液晶表示装置及びその
製造方法を提供することを課題とする。本発明の他の目
的は、ゲートラインの抵抗を大幅に低くした液晶表示装
置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明による液晶表示装
置は、基板上の各画素領域に形成され、ソース領域とド
レーン領域とを有する第１半導体層と、基板上の各画素
領域に形成され、蓄積キャパシタの電極に使用される第
２半導体層と、第１半導体層のソース領域とドレーン領
域間に形成され、各ゲートラインに接触するように形成
されるゲート電極と、第２半導体層に接触し、各データ
ラインの下部に形成され、蓄積キャパシタの電極に使用
される共通電極ラインと、第１半導体層のドレーン領域
に接触して各画素領域に形成される画素電極とを有する
ことを特徴とする。
置は、基板上の各画素領域に形成され、ソース領域とド
レーン領域とを有する第１半導体層と、基板上の各画素
領域に形成され、蓄積キャパシタの電極に使用される第
２半導体層と、第１半導体層のソース領域とドレーン領
域間に形成され、各ゲートラインに接触するように形成
されるゲート電極と、第２半導体層に接触し、各データ
ラインの下部に形成され、蓄積キャパシタの電極に使用
される共通電極ラインと、第１半導体層のドレーン領域
に接触して各画素領域に形成される画素電極とを有する
ことを特徴とする。
【００１３】本発明による液晶表示装置の他の特徴は、
共通電極ラインがデータラインに重畳されて形成される
ことである。
共通電極ラインがデータラインに重畳されて形成される
ことである。
【００１４】本発明による液晶表示装置の製造方法は、
基板上の薄膜トランジスタ領域に第１半導体層を、蓄積
キャパシタ領域に第２半導体層を形成するステップと、
第１、第２半導体層を含む基板全面にゲート絶縁膜を形
成し、第２半導体層に不純物イオンを注入するステップ
と、第１半導体層の上部にゲート電極を形成し、同時に
ゲート絶縁膜上に第２半導体層と連結されるように、共
通電極ラインを形成するステップと、ゲート電極をマス
クとして第１半導体層に不純物をイオン注入して、ソー
ス領域とドレーン領域とを形成するステップと、第１半
導体層のドレーン領域に連結されるように、画素領域に
画素電極を形成し、ゲート電極を含む基板全面に第１層
間絶縁膜を形成するステップと、ゲート電極に連結され
るように、第１層間絶縁膜上にゲートラインを形成し、
ゲートラインを含む基板全面に第２層間絶縁膜を形成す
るステップと、第１半導体層のソース領域に連結される
ように、第２層間絶縁膜上にデータラインを形成し、デ
ータラインを含む基板全面に保護膜を形成するステップ
とからなることにその特徴がある。本発明による液晶表
示装置製造方法の他の特徴は、ゲート電極及び共通電極
ラインは、不純物を含有した多結晶シリコンで形成し、
ゲートラインはＡｌ、Ａｌ（１−２％Ｓｉ）、Ｃｒ等
の、一般メタル系の物質から形成することである。
基板上の薄膜トランジスタ領域に第１半導体層を、蓄積
キャパシタ領域に第２半導体層を形成するステップと、
第１、第２半導体層を含む基板全面にゲート絶縁膜を形
成し、第２半導体層に不純物イオンを注入するステップ
と、第１半導体層の上部にゲート電極を形成し、同時に
ゲート絶縁膜上に第２半導体層と連結されるように、共
通電極ラインを形成するステップと、ゲート電極をマス
クとして第１半導体層に不純物をイオン注入して、ソー
ス領域とドレーン領域とを形成するステップと、第１半
導体層のドレーン領域に連結されるように、画素領域に
画素電極を形成し、ゲート電極を含む基板全面に第１層
間絶縁膜を形成するステップと、ゲート電極に連結され
るように、第１層間絶縁膜上にゲートラインを形成し、
ゲートラインを含む基板全面に第２層間絶縁膜を形成す
るステップと、第１半導体層のソース領域に連結される
ように、第２層間絶縁膜上にデータラインを形成し、デ
ータラインを含む基板全面に保護膜を形成するステップ
とからなることにその特徴がある。本発明による液晶表
示装置製造方法の他の特徴は、ゲート電極及び共通電極
ラインは、不純物を含有した多結晶シリコンで形成し、
ゲートラインはＡｌ、Ａｌ（１−２％Ｓｉ）、Ｃｒ等
の、一般メタル系の物質から形成することである。
【００１５】
【発明の実施の形態】前記のような、本発明による液晶
表示装置及びその製造方法を、添付図面を参照してより
詳細に説明する。図６は、本発明による液晶表示装置の
レイアウト図であり、図７〜図９、図１１０〜図１１、
図１２〜図１３は、図４のII−II、III−III、IV−IV線
による、液晶表示装置の製造工程を示す工程断面図であ
る。図６のように、本発明による液晶表示装置は、一定
間隔で図面上横方向に並んだ複数のゲートライン４９が
形成され、ゲートライン４９と直角な方向に一定の間隔
を有する複数のデータライン５２が形成される。
表示装置及びその製造方法を、添付図面を参照してより
詳細に説明する。図６は、本発明による液晶表示装置の
レイアウト図であり、図７〜図９、図１１０〜図１１、
図１２〜図１３は、図４のII−II、III−III、IV−IV線
による、液晶表示装置の製造工程を示す工程断面図であ
る。図６のように、本発明による液晶表示装置は、一定
間隔で図面上横方向に並んだ複数のゲートライン４９が
形成され、ゲートライン４９と直角な方向に一定の間隔
を有する複数のデータライン５２が形成される。
【００１６】ゲートライン４９とデータライン５２とが
形成された基板上の各画素領域に、ソース領域とドレー
ン領域とを有する第１半導体層４１ａと、蓄積キャパシ
タの電極として使用される第２半導体層４１ｂが島模様
に形成される。第１半導体層４１ａのソース領域とドレ
ーン領域の間には、ゲートライン４９と接触するゲート
電極４４ａが形成され、データライン５２の下部に第２
半導体層４１ｂと接触する共通電極ライン４４ｂが形成
される。共通電極ライン４４ｂは、データライン５２と
重なるように形成され、ゲート電極４４ａと同一物質か
ら形成される。さらに、上記画素領域には、第１半導体
層４１ａのドレーン領域に接触した画素電極４６が形成
されている。
形成された基板上の各画素領域に、ソース領域とドレー
ン領域とを有する第１半導体層４１ａと、蓄積キャパシ
タの電極として使用される第２半導体層４１ｂが島模様
に形成される。第１半導体層４１ａのソース領域とドレ
ーン領域の間には、ゲートライン４９と接触するゲート
電極４４ａが形成され、データライン５２の下部に第２
半導体層４１ｂと接触する共通電極ライン４４ｂが形成
される。共通電極ライン４４ｂは、データライン５２と
重なるように形成され、ゲート電極４４ａと同一物質か
ら形成される。さらに、上記画素領域には、第１半導体
層４１ａのドレーン領域に接触した画素電極４６が形成
されている。
【００１７】このような構造を有する、本発明の液晶表
示装置の製造方法を説明する。図７ａ、図９ａ、図１２
ａ示すように、ガラスまたは石英等の透明な絶縁性基板
４０上に多結晶シリコンを形成し、その多結晶シリコン
をパターニングして、第１半導体層４１ａと第２半導体
層４１ｂを形成する。第１半導体層４１ａは、薄膜トラ
ンジスタの活性領域に利用され、第２半導体層４１ｂ
は、蓄積キャパシタの電極に利用される。
示装置の製造方法を説明する。図７ａ、図９ａ、図１２
ａ示すように、ガラスまたは石英等の透明な絶縁性基板
４０上に多結晶シリコンを形成し、その多結晶シリコン
をパターニングして、第１半導体層４１ａと第２半導体
層４１ｂを形成する。第１半導体層４１ａは、薄膜トラ
ンジスタの活性領域に利用され、第２半導体層４１ｂ
は、蓄積キャパシタの電極に利用される。
【００１８】次に、第１、第２半導体層（４１ａ、４１
ｂ）を含む基板４０の全面にゲート絶縁膜４２を形成
し、その上にフォトレジストを形成してから、フォトレ
ジストをパターニングし、第２半導体層４１ｂの表面を
露出させる。その後、フォトレジストをマスクとして第
２半導体層４１ｂに不純物（ＰまたはＢ）をイオン注入
する。この第２半導体層４１ｂは、蓄積キャパシタの下
部電極となる。
ｂ）を含む基板４０の全面にゲート絶縁膜４２を形成
し、その上にフォトレジストを形成してから、フォトレ
ジストをパターニングし、第２半導体層４１ｂの表面を
露出させる。その後、フォトレジストをマスクとして第
２半導体層４１ｂに不純物（ＰまたはＢ）をイオン注入
する。この第２半導体層４１ｂは、蓄積キャパシタの下
部電極となる。
【００１９】さらに、図７ｂ、図１０ｂ、図１２ｂの図
示のとおり、残っているフォトレジストを除去し、ゲー
ト絶縁膜４２を選択的に除去し、第２半導体層４１ｂの
一部分が露出されるように、第１コンタクトホール４３
を形成する。この第１コンタクトホール４３は、後工程
で形成されるデータラインの下部に位置するように形成
する。
示のとおり、残っているフォトレジストを除去し、ゲー
ト絶縁膜４２を選択的に除去し、第２半導体層４１ｂの
一部分が露出されるように、第１コンタクトホール４３
を形成する。この第１コンタクトホール４３は、後工程
で形成されるデータラインの下部に位置するように形成
する。
【００２０】次いで、図７ｃ、図１０ｃ、図１２ｃの図
示のとおり、ゲート絶縁膜４２上にＰまたはＢイオンが
ドーピングされた多結晶シリコンを蒸着し、多結晶シリ
コンをパターニングし、第１半導体層４１ａの上部にゲ
ート電極４４ａを形成すると同時に、第１コンタクトホ
ール４３を通して第２半導体層４１ｂと連結されるよう
に共通電極ライン４４ｂを形成する。このように、多結
晶シリコンでゲート電極４４ａを形成する理由は、水素
化工程（薄膜トランジスタの性能を向上させるため、水
素を半導体層（活性層）に入れる工程）を容易にするた
めである。
示のとおり、ゲート絶縁膜４２上にＰまたはＢイオンが
ドーピングされた多結晶シリコンを蒸着し、多結晶シリ
コンをパターニングし、第１半導体層４１ａの上部にゲ
ート電極４４ａを形成すると同時に、第１コンタクトホ
ール４３を通して第２半導体層４１ｂと連結されるよう
に共通電極ライン４４ｂを形成する。このように、多結
晶シリコンでゲート電極４４ａを形成する理由は、水素
化工程（薄膜トランジスタの性能を向上させるため、水
素を半導体層（活性層）に入れる工程）を容易にするた
めである。
【００２１】さらに、ゲート電極４４ａをマスクとし
て、第１半導体層４１ａに不純物（ＰまたはＢ）をイオ
ン注入し、第１半導体層４１ａにソース領域とドレーン
領域とを形成し、不純物を熱処理しイオンを活性化させ
る。次いで、図８ｄ、図１０ｄのように、ゲート絶縁膜
４２を選択的に除去し、第１半導体層４１ａのドレーン
領域が露出されるように第２コンタクトホールを形成
し、第２コンタクトホールを含む基板４０の全面に、Ｉ
ＴＯ(Indium Tin Oxide)のような透明物質を蒸着し、パ
ターニングし、第２コンタクトホールを通して第１半導
体層４１ａのドレーン領域と連結されるように、画素領
域に画素電極４６を形成する。
て、第１半導体層４１ａに不純物（ＰまたはＢ）をイオ
ン注入し、第１半導体層４１ａにソース領域とドレーン
領域とを形成し、不純物を熱処理しイオンを活性化させ
る。次いで、図８ｄ、図１０ｄのように、ゲート絶縁膜
４２を選択的に除去し、第１半導体層４１ａのドレーン
領域が露出されるように第２コンタクトホールを形成
し、第２コンタクトホールを含む基板４０の全面に、Ｉ
ＴＯ(Indium Tin Oxide)のような透明物質を蒸着し、パ
ターニングし、第２コンタクトホールを通して第１半導
体層４１ａのドレーン領域と連結されるように、画素領
域に画素電極４６を形成する。
【００２２】さらに、図８ｅ、図１１ｅ、図１３ｅに図
示のように、画素電極４６を含む基板４０の全面に、第
１層間絶縁膜４７を形成し、第１層間絶縁膜４７を選択
的に除去し、ゲート電極４４ａが露出されるように、第
３コンタクトホール４８を形成する。次いで、図８ｆ、
図１１ｆ、図１３ｆに図示のように、第３コンタクトホ
ール４８を含む基板４０の全面に金属物質を蒸着し、パ
ターニングし、第３コンタクトホール４８を通しゲート
電極４４ａと連結されるようにゲートライン４９を形成
する。このゲートライン４９は、Ａｌ、Ａｌ（１−２％
Ｓｉ）、Ｃｒ中のいずれか１つの一般金属系の物質から
形成する。また、ゲートライン４９は、後工程で形成さ
れるデータラインと同一物質を使用することもできる。
示のように、画素電極４６を含む基板４０の全面に、第
１層間絶縁膜４７を形成し、第１層間絶縁膜４７を選択
的に除去し、ゲート電極４４ａが露出されるように、第
３コンタクトホール４８を形成する。次いで、図８ｆ、
図１１ｆ、図１３ｆに図示のように、第３コンタクトホ
ール４８を含む基板４０の全面に金属物質を蒸着し、パ
ターニングし、第３コンタクトホール４８を通しゲート
電極４４ａと連結されるようにゲートライン４９を形成
する。このゲートライン４９は、Ａｌ、Ａｌ（１−２％
Ｓｉ）、Ｃｒ中のいずれか１つの一般金属系の物質から
形成する。また、ゲートライン４９は、後工程で形成さ
れるデータラインと同一物質を使用することもできる。
【００２３】さらに、図８ｇ、図１１ｇ、図１３ｇの図
示のとおり、ゲートライン４９を含む基板４０の全面に
第２層間絶縁膜５０を形成し、ゲート絶縁膜４２、第１
層間絶縁膜４７、第２層間絶縁膜５０を選択的に除去
し、第１半導体層４１ａのソース領域が露出されるよう
に第４コンタクトホール５１を形成する。次いで、図８
ｈ、図１１ｈ、図１３ｈの図示のとおり、第４コンタク
トホール５１を含む基板４０の全面に金属物質を蒸着
し、パターニングし、第４コンタクトホール５１を通
し、第１半導体層４１ａのソース領域と連結されるよう
にデータライン５２を形成する。最後に、データライン
５２を含む基板４０の全面に保護膜５３を形成すること
によって、液晶表示装置の下板製作を完了する。
示のとおり、ゲートライン４９を含む基板４０の全面に
第２層間絶縁膜５０を形成し、ゲート絶縁膜４２、第１
層間絶縁膜４７、第２層間絶縁膜５０を選択的に除去
し、第１半導体層４１ａのソース領域が露出されるよう
に第４コンタクトホール５１を形成する。次いで、図８
ｈ、図１１ｈ、図１３ｈの図示のとおり、第４コンタク
トホール５１を含む基板４０の全面に金属物質を蒸着
し、パターニングし、第４コンタクトホール５１を通
し、第１半導体層４１ａのソース領域と連結されるよう
にデータライン５２を形成する。最後に、データライン
５２を含む基板４０の全面に保護膜５３を形成すること
によって、液晶表示装置の下板製作を完了する。
【００２４】
【発明の効果】以上説明した本発明による液晶表示装置
及びその製造方法は下記のような効果を有する。第１
は、半導体層−ゲート絶縁膜−透明な画素電極とが積層
されて蓄積キャパシタが構成されるので、液晶表示装置
の開口率が向上される。すなわち、本発明においては、
蓄積キャパシタ領域が光を透過するので、蓄積キャパシ
タが占めていた面積だけ（画素領域の２０−３０％）開
口率が向上される。第２は、薄膜トランジスタのゲート
電極は、不純物を含有した多結晶シリコンで形成し、ゲ
ートラインは一般メタル系の物質を使用したので、ゲー
トラインの抵抗を大きく低下させ、高画質の液晶表示装
置を製作することができる。第３は、薄膜トランジスタ
のゲート電極を多結晶シリコンで形成することによっ
て、水素化工程時に水素がゲート電極を通し垂直で拡散
され、水素化が容易である。従って、優秀な性能を有す
るデバイスの製作が可能になるという効果がある。
及びその製造方法は下記のような効果を有する。第１
は、半導体層−ゲート絶縁膜−透明な画素電極とが積層
されて蓄積キャパシタが構成されるので、液晶表示装置
の開口率が向上される。すなわち、本発明においては、
蓄積キャパシタ領域が光を透過するので、蓄積キャパシ
タが占めていた面積だけ（画素領域の２０−３０％）開
口率が向上される。第２は、薄膜トランジスタのゲート
電極は、不純物を含有した多結晶シリコンで形成し、ゲ
ートラインは一般メタル系の物質を使用したので、ゲー
トラインの抵抗を大きく低下させ、高画質の液晶表示装
置を製作することができる。第３は、薄膜トランジスタ
のゲート電極を多結晶シリコンで形成することによっ
て、水素化工程時に水素がゲート電極を通し垂直で拡散
され、水素化が容易である。従って、優秀な性能を有す
るデバイスの製作が可能になるという効果がある。
【図面の簡単な説明】
【図１】 一般的な液晶表示装置の回路図、
【図２】 従来の技術による液晶表示装置のレイアウト
図、
図、
【図３】 図２のＩ−Ｉ線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図４】 図２のＩ−Ｉ線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図５】 図２のＩ−Ｉ線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図６】 本発明による液晶表示装置のレイアウト図、
【図７】 図６のII−II線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図８】 図６のII−II線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図９】 図６のII−II線による、液晶表示装置の製造
工程を示す工程断面図、
工程を示す工程断面図、
【図１０】図６のIII−III線による、液晶表示装置の製
造工程を示す工程断面図、
造工程を示す工程断面図、
【図１１】図６のIII−III線による、液晶表示装置の製
造工程を示す工程断面図、
造工程を示す工程断面図、
【図１２】 図６のIV−IV線による、液晶表示装置の製
造工程を示す工程断面図、
造工程を示す工程断面図、
【図１３】 図６のIV−IV線による、液晶表示装置の製
造工程を示す工程断面図である。
造工程を示す工程断面図である。
１、４０： 基板 ２： 半導体層 ３： 感光膜 ４： 絶縁膜 ５ａ、４９： ゲートライン ５ｂ、４４ｂ： 共通電極ライン ６、４７： 第１層間絶縁膜 ７、４３： 第１コンタクトホール ８、５２： データライン ９、５０： 第２層間絶縁膜 １０： 第２コンタクトホール １１： 画素電極 １２： 保護膜 ４１ａ： 第１半導体層 ４１ｂ： 第２半導体層 ４２： ゲート絶縁膜 ４４ａ： ゲート電極
Claims (7)
- 【請求項１】 マトリクス形態の画素領域と前記画素領
域との間に、相互に垂直方向に形成される、複数のゲー
トラインとデータラインとを有する液晶表示装置におい
て、 前記基板上の各画素領域に形成され、ソース領域とドレ
ーン領域とを有する第１半導体層と；前記基板上の各画
素領域に形成され、蓄積キャパシタの電極に使用される
第２半導体層と；前記第１半導体層のソース領域とドレ
ーン領域との間に形成され、前記各ゲートラインに接触
して形成されるゲート電極と；前記第２半導体層に接触
し、前記各データラインの下側に形成され、蓄積キャパ
シタの電極に使用される共通電極ラインと；前記第１半
導体層のドレーン領域に接触し、各画素領域に形成され
る画素電極とを有することを特徴とする液晶表示装置。 - 【請求項２】 前記のゲートラインは、データラインと
同一物質から形成されることを特徴とする請求項１記載
の液晶表示装置。 - 【請求項３】 前記のゲート電極は共通電極ラインと同
一物質から形成されることを特徴とする請求項１記載の
液晶表示装置。 - 【請求項４】 前記のゲートラインとゲート電極とは、
相互に異なる物質から形成されることを特徴とする請求
項１記載の液晶表示装置。 - 【請求項５】 マトリクス形態の画素領域と前記画素領
域との間に、相互に垂直方向に形成される複数のゲート
ラインとデータラインとを有する液晶表示装置の製造方
法において、 基板上の薄膜トランジスタ領域に第１半導体層を、蓄積
キャパシタ領域に第２半導体層を形成するステップと；
前記第１、第２半導体層を含む基板の全面にゲート絶縁
膜を形成し、前記第２半導体層に不純物をイオン注入す
るステップと；前記第１半導体層の上部にゲート電極を
形成し、同時にゲート絶縁膜上に第２半導体層と連結さ
れるように、共通電極ラインを形成するステップと；前
記のゲート電極をマスクとして第１半導体層に不純物を
イオン注入し、ソース領域とドレーン領域とを形成する
ステップと；前記第１半導体層のドレーン領域に連結さ
れるように、前記の画素領域に画素電極を形成し、前記
のゲート電極を含む基板の全面に第１層間絶縁膜を形成
するステップと；前記のゲート電極に連結されるよう
に、前記第１層間絶縁膜上にゲートラインを形成し、前
記のゲートラインを含む基板の全面に第２層間絶縁膜を
形成するステップと；前記第１半導体層のソース領域に
連結されるように、第２層間絶縁膜上にデータラインを
形成し、前記のデータラインを含む基板の全面に保護膜
を形成するステップとを有することを特徴とする液晶表
示装置の製造方法。 - 【請求項６】 前記のゲート電極及び共通電極ライン
は、不純物を含有した多結晶シリコンから形成すること
を特徴とする請求項５記載の液晶表示装置の製造方法。 - 【請求項７】 前記のゲートラインは一般メタル系物質
から形成することを特徴とする請求項５記載の液晶表示
装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20811/1996 | 1996-06-11 | ||
| KR1019960020811A KR100205373B1 (ko) | 1996-06-11 | 1996-06-11 | 액정표시소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1062819A true JPH1062819A (ja) | 1998-03-06 |
Family
ID=19461459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153570A Pending JPH1062819A (ja) | 1996-06-11 | 1997-06-11 | 液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6031589A (ja) |
| JP (1) | JPH1062819A (ja) |
| KR (1) | KR100205373B1 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036604A (ja) * | 1998-07-21 | 2000-02-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
| JP2001094112A (ja) * | 1999-09-27 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| JP2001305581A (ja) * | 2000-04-24 | 2001-10-31 | Seiko Epson Corp | 電気光学装置 |
| JP2003186049A (ja) * | 2002-10-17 | 2003-07-03 | Seiko Epson Corp | 液晶装置及び電子機器 |
| KR100493380B1 (ko) * | 2001-12-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100675925B1 (ko) * | 1999-12-29 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치 |
| JP2011040790A (ja) * | 2010-11-10 | 2011-02-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011150372A (ja) * | 2011-04-20 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | フロント型プロジェクタ |
| US8188948B2 (en) | 2007-11-09 | 2012-05-29 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| JP2012198545A (ja) * | 2012-05-07 | 2012-10-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013109367A (ja) * | 2000-03-27 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 発光装置、モジュール、電子機器 |
| JP2013178522A (ja) * | 2000-02-22 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2016054306A (ja) * | 2015-11-13 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| JP2017175162A (ja) * | 2000-04-12 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| NL1015202C2 (nl) * | 1999-05-20 | 2002-03-26 | Nec Corp | Actieve matrixvormige vloeiend-kristal displayinrichting. |
| TW478169B (en) | 1999-07-16 | 2002-03-01 | Seiko Epson Corp | Electro optical device and the projection display device using the same |
| TWI245957B (en) * | 2000-08-09 | 2005-12-21 | Hitachi Ltd | Active matrix display device |
| JP2002055360A (ja) * | 2000-08-11 | 2002-02-20 | Nec Corp | 液晶表示装置及びその製造方法 |
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| JP4392715B2 (ja) * | 2003-10-03 | 2010-01-06 | 奇美電子股▲ふん▼有限公司 | Ｉｐｓ液晶ディスプレイのアレイ構造及びその製造方法 |
| WO2009078200A1 (ja) * | 2007-12-19 | 2009-06-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| TWI477867B (zh) * | 2012-07-16 | 2015-03-21 | E Ink Holdings Inc | 畫素結構及其製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156178B1 (ko) * | 1995-10-20 | 1998-11-16 | 구자홍 | 액정표시 소자의 제조방법 |
-
1996
- 1996-06-11 KR KR1019960020811A patent/KR100205373B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 US US08/872,198 patent/US6031589A/en not_active Expired - Lifetime
- 1997-06-11 JP JP9153570A patent/JPH1062819A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036604A (ja) * | 1998-07-21 | 2000-02-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| JP2001094112A (ja) * | 1999-09-27 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100675925B1 (ko) * | 1999-12-29 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치 |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2013178522A (ja) * | 2000-02-22 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013109367A (ja) * | 2000-03-27 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 発光装置、モジュール、電子機器 |
| JP2017175162A (ja) * | 2000-04-12 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4496600B2 (ja) * | 2000-04-24 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
| JP2001305581A (ja) * | 2000-04-24 | 2001-10-31 | Seiko Epson Corp | 電気光学装置 |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| KR100493380B1 (ko) * | 2001-12-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP2003186049A (ja) * | 2002-10-17 | 2003-07-03 | Seiko Epson Corp | 液晶装置及び電子機器 |
| US8305311B2 (en) | 2007-11-09 | 2012-11-06 | Samsung Display Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| US8188948B2 (en) | 2007-11-09 | 2012-05-29 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| JP2011040790A (ja) * | 2010-11-10 | 2011-02-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011150372A (ja) * | 2011-04-20 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | フロント型プロジェクタ |
| JP2012198545A (ja) * | 2012-05-07 | 2012-10-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2016054306A (ja) * | 2015-11-13 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003732A (ko) | 1998-03-30 |
| KR100205373B1 (ko) | 1999-07-01 |
| US6031589A (en) | 2000-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| KR100209620B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| CN1987643B (zh) | 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3072593B2 (ja) | 液晶表示装置の製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP2001201766A (ja) | 液晶表示装置の製造方法 | |
| JPH1138439A (ja) | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 | |
| KR100209623B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100223879B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100646790B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100740927B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20010045360A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100226857B1 (ko) | 액정표시장치의 제조방법 | |
| KR100209621B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20000067259A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100267981B1 (ko) | 액정표시장치제조방법 | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR100267994B1 (ko) | 액정표시장치의제조방법 | |
| KR100272588B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100267980B1 (ko) | 액정표시장치및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990413 |