JP3830213B2 - スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 - Google Patents
スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 Download PDFInfo
- Publication number
- JP3830213B2 JP3830213B2 JP28302596A JP28302596A JP3830213B2 JP 3830213 B2 JP3830213 B2 JP 3830213B2 JP 28302596 A JP28302596 A JP 28302596A JP 28302596 A JP28302596 A JP 28302596A JP 3830213 B2 JP3830213 B2 JP 3830213B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light shielding
- liquid crystal
- substrate
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）などをスイッチング素子として有するアクティブマトリクス型液晶表示パネル及びそれを用いたプロジェクタ等の電子機器に関する。
【０００２】
【背景技術】
ＴＦＴをスイッチング素子とした用いたアクティブマトリクス型液晶表示パネルは、例えばプロジェクタのライドバルブとして利用されている。プロジェクタの光源光は、この液晶表示パネルを透過する際に、そのパネルを構成する基板にて、あるいはその後段の光学系にて反射され、それがＴＦＴに向かって入射することがある。ＴＦＴを構成するポリシリコン層は、可視光に対して２０〜３０％の透過率があり、ＴＦＴ内にフォトキャリアを生成し、リーク電流が流れる。このリーク電流により、ＴＦＴがオンし、非選択期間であった画素にも信号電位が供給されるクロストークが生ずる。
【０００３】
これを防止するために、ＴＦＴの下層に遮光層を設ける技術が、特公平３−５２６１１号、特開平８−１７１１０１号、特開平３−１２５１２３号などに開示されている。
【０００４】
【発明が解決しようとする課題】
この遮光層は金属又は金属化合物にて形成されるため、ＴＦＴと絶縁する必要があり、遮光層とＴＦＴとの間に絶縁層が設けられる。ここで、例えばトップゲート型ＴＦＴでは、ソース、ドレインとなるポリシリコン層と遮光層とが絶縁層を介して対向し、コンデンサを形成する。このとき、遮光層はフローティング電位であり、ポリシリコン層の電荷の影響を受けて、遮光層の電荷が変動する。逆に、ＴＦＴも遮光層の電荷の影響を受けることになり、この遮光層が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層の持つ電荷に起因してＴＦＴにリーク電流が流れたり、あるいは、ＴＦＴのゲートに高い電圧を印加しなければ、ＴＦＴがオンしなくなる。このことは、ＴＦＴと遮光層とを絶縁する絶縁層の膜厚が薄い程顕著であり、これを防止するには、遮光層の持つ電荷がＴＦＴに影響しないほどのかなり厚い絶縁層を形成しなければならない。このような現象は、スイッチング素子として、バック ツー バック ダイオードを用いた時も同様である。
【０００５】
そこで、本発明の目的は、スイッチング素子への光の入射を遮光層により防止してクロストークの発生を低減しながら、遮光層の持つ電荷によってスイッチング素子のスイッチング動作に悪影響を及ぼすことのない液晶表示パネル及びそれを用いた電子機器を提供することにある。
【０００６】
本発明の他の目的は、遮光層を保持容量の容量線として兼用し、かつ、絶縁層を薄くすることでその保持容量を増大できる液晶表示パネル及びそれを用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様に係る発明は、一対の基板の間に液晶が封入され、かつ、一方の基板上に、 走査信号に基づいて画像信号を画素電極に供給するスイッチング素子と、前記スイッチング素子と前記画素電極との間に接続された保持容量とを有する液晶表示パネルにおいて、
前記スイッチング素子は、ソース、ドレインとなる第１ポリシリコン層と、ゲート電極となる第２ポリシリコン層と、下層の前記第１ポリシリコン層及び上層の前記第２ポリシリコン層間に設けられたゲート絶縁膜とを有するトップゲート型薄膜トランジスタにて形成され、
前記一方の基板と前記薄膜トランジスタの前記第１ポリシリコン層との間に、遮光層と、該遮光層及び前記第１ポリシリコン層を絶縁する絶縁層とを設け、
前記第１ポリシリコン層の前記ドレイン側が、隣接する２つの画素電極間に延長形成され、その延長部が、前記保持容量の一方の電極とされ、前記第２ポリシリコン層が前記保持容量の一方の電極と対向して配置されて前記保持容量の他方の電極とされ、
前記遮光層が、前記ソースに接続されるデータ信号線と交差する方向に延び、前記保持容量の下層にて前記保持容量の電極幅よりも幅広に形成され、かつ、前記遮光層は前記保持容量の容量線として兼用され、
前記画素電極と前記薄膜トランジスタとの間の層に、前記データ信号線を設けたことを特徴とする。
また、本発明の他の態様では、上述のスイッチング素子、遮光層及び絶縁膜を有する一方の基板を定義している。
本発明の一態様及び他の態様において、絶縁層を薄くすると、遮光層を用いて構成される保持容量の容量を大きく確保でき、非選択期間での画素電圧の保持特性を改善できる。
【０００８】
本発明の一態様において、遮光層に走査信号が供給されると、絶縁層の厚さを薄くしても、遮光層の持つ電荷の影響は、走査信号により駆動されるスイッチング素子に対して一定となり、スイッチング素子のスイッチング動作に悪影響を及ぼすことを防止できる。
【０００９】
請求項２の発明は、請求項１において、前記遮光層は、前記スイッチング素子をオフさせる電位に設定されていることを特徴とする。
【００１０】
こうすると、スイッチング素子は、本来のオン信号のみによってオンされ、例えばスイッチング素子がＴＦＴであれば、そのゲートへのオン電位のみによってスイッチング素子をオンさせることができる。
【００１１】
請求項３の発明は、請求項２において、前記スイッチング素子は薄膜トランジスタ（ＴＦＴ）であり、前記遮光層は、前記薄膜トランジスタのゲートに印加されるオフ電位と実質的に等しい電位に設定されていることを特徴とする。
【００１２】
こうすると、遮光層が第２のゲートとして機能することがあっても、この第２のゲート電位は常にオフ電位であることから、本来のゲートへのオン電位によってのみＴＦＴをオンさせることができる。
【００１３】
請求項４の発明は、請求項１乃至３のいずれかにおいて、前記一方の基板には、液晶ドライバ用薄膜トランジスタが形成され、前記遮光層は、前記液晶駆動用薄膜トランジスタと対向する領域にも配置されていることを特徴とする。
【００１４】
こうすると、液晶ドライバ用薄膜トランジスタの誤動作をも防止できる。
【００１５】
請求項５の発明は、一対の基板の間に液晶が封入され、かつ、一方の基板上に、複数の走査信号線と、複数のデータ信号線と、それらの交差によって形成される各画素位置にて前記液晶と直列に接続されるスイッチング素子と、を有する液晶表示パネルにおいて、
前記一方の基板と各々の前記スイッチング素子との間に、遮光層と、該遮光層及び前記スイッチング素子間を絶縁する絶縁層とを設け、かつ、前記遮光層は、前記走査信号線の方向に連続して前記走査信号線の数だけ複数設けられ、各々の前記遮光層に、対応する前記走査信号線の信号を供給したことを特徴とする。
【００１６】
請求項５の発明によれば、遮光層は走査信号線と対応して設けられ、走査信号線に供給される走査信号が、対応する遮光層にも供給されている。従って、走査信号線及び遮光層は共に同時にオン電位又はオフ電位の同相の電位になり、遮光層の影響を無視できる。
【００１７】
請求項６の発明は、請求項１乃至５のいずれかにおいて、前記絶縁層の膜厚を、Ｏ．０５〜１．５μｍとしたことを特徴とする。
【００１８】
上述の通り、遮光層の電荷がスイッチング素子のスイッチング動作に悪影響を及ぼさないため、絶縁層は、スイッチング素子と遮光層と電気的に絶縁できる程度の上述の厚さで足り、絶縁層の厚さを従来よりも薄くしてもよい。
【００２１】
請求項８の発明は、請求項１乃至７のいずれかにおいて、
前記遮光層は、前記一方の基板に形成された前記データ信号線と直交する方向に配列され、前記データ信号線と前記遮光層とでブラックマトリクスを構成することを特徴とする。
【００２２】
こうすると、一方の基板側のみにブラックマトリクスを配置できるので、組立時に他方の基板との厳密な位置合わせが不要となる。また、ブラックマトリクスラインの線幅のマージンも少なくでき、液晶表示パネルの開口率が増大される。
【００２３】
請求項９の発明は、請求項１乃至８のいずれかにおいて、前記一方の基板は石英基板であり、前記遮光層は、シリサイド系金属であることを特徴とする。
【００２４】
シリサイド系金属は、一方の基板にスイッチング素子を形成する際の最高プロセス温度より十分に高い融点を持ち、しかも、石英基板との熱膨張係率も他の金属又は金属化合物と比較して近づけられるため、亀裂、割れの発生を低減できる。
【００２５】
請求項１０の発明に係る電子機器は、請求項１乃至９のいずれかに記載の液晶表示パネルを有することを特徴とする。
【００２６】
請求項１０の発明によれば、クロストークが低減され、しかも走査信号線の信号電位に依存させてスイッチング素子にて正確なスイッチング動作を正確に実行でき、電子機器の表示画面の画質が向上する。
【００２７】
【発明の実施の形態】
以下、本発明の実施の態様について、図面を参照して説明する。
【００２８】
図１は、アクティブマトリクス型液晶表示パネルの断面を示している。図１において、この液晶表示パネルは、透明基板な２枚の基板１０，１２間に、液晶１４を封入して構成されている。一方の基板１０は石英等の絶縁基板であり、この石英基板１０には後述するとおり、各画素の液晶１４に直列に接続されたスイッチング素子としてのトップゲート型薄膜トランジスタ（ＴＦＴ）３０がアレイ状に形成される。この石英基板１０には、液晶ドライブ回路を構成するＴＦＴも形成されている。他方の基板１２は例えばガラス基板にて形成されている。このガラス基板１２が石英基板１０と対向する面１２ａには、該対向面１２ａを覆ってＩＴＯ（インジウム・ティン・オキサイド）から成る透明電極１６が形成され、共通電極として機能する。なお、対向基板１２には、ブラックマトリクスのためのクロム層などは形成されてなく、このブラックマトリクスは、後述の通り、石英基板１０側のみに配置されている。
【００２９】
次に、石英基板１０に形成される各層について、図１及び図２を参照して説明する。図２は、石英基板１０上の各画素領域に形成される各層の透視図であり、デュアルゲート型のＴＦＴ構造が示されている。この石英基板１０上には、主として、上述のＴＦＴ３０と、ＴＦＴ３０と石英基板１０との間に形成された遮光層２０と、この遮光層２０とＴＦＴ３０とを絶縁する絶縁層２２とを有する。
【００３０】
ＴＦＴ３０は、図１及び図２に示すように、トランジスタのソース、ドレインとなる第１ポリシリコン層４０と、トランジスタのゲートとなる第２ポリシリコン層４４を有する。両ポリシリコン層４０，４４の間に、第１ポリシリコン層４０を覆って形成されたＳｉＯ2から成るゲート酸化膜４２が設けられている。第２ポリシリコン層４４は、図２及び図３（Ｄ）のとおり、液晶表示パネルの第１の方向（図の横方向）と平行に複数本設けられ、液晶表示パネルの複数の走査信号線として用いられる。
【００３１】
また、ゲート酸化膜４２及び第２ポリシリコン層４４を覆って第１層間絶縁層４６が設けられている。その上に、トランジスタのソース線として機能する例えばアルミニウム（Ａｌ）にて形成された金属配線層４８が設けられている。この金属配線層４８は、第１層間絶縁層４６に形成された第１コンタクトホール４７を介して、第１ポリシリコン層４０と接続されている。なお、この金属配線層４８は、図２及び図４（Ｂ）のとおり、液晶表示パネルの前記第１の方向と直交する第２の方向（図の縦方向）と平行に複数本設けられ、液晶表示パネルの複数のデータ信号線として用いられる。
【００３２】
この金属配線層４８及び第１層間絶縁層４６を覆って第２層間絶縁層５０が設けられ、その上に例えばＩＴＯから成る透明電極５２が各画素領域と対向する位置に形成されている。この透明電極５２は、第１，第２層間絶縁層４６，５０に形成された第２コンタクトホール５１を介して、第１ポリシリコン層４０に接続され、画素電極として機能する。
【００３３】
この液晶表示パネルでは、ある行の走査信号線に対応する第２ポリシリコン層４４に、ＴＦＴ３０の閾値以上のオン電圧を選択期間内に印加すると、その行に存在する全てのＴＦＴがオンする。その際、各列のデータ信号線に対応する複数の金属配線層４８を介して、各画素毎にデータ信号が供給され、オンされた各ＴＦＴ３０を介して各透明電極５２に信号電位が印加される。こうすると、対向基板１２の透明電極１６の共通電位と、石英基板１０側の各画素毎の透明電極５２の信号電位との差電圧が、液晶１４に印加されることになる。非選択期間では、ＴＦＴ３０がオフされるので、選択期間に液晶１４にチャージされた電圧により、次の選択期間まで表示状態が維持される。なお、この非選択期間での電圧の保持特性を改善するために、後述する保持容量が、液晶１４と並列に接続されている。この動作を、各行毎に繰り返し実施することで、液晶表示パネルに所望の画像を表示することができる。
【００３４】
次に、石英基板１０上に形成される各層について、図３（Ａ）〜（Ｄ）及び図４（Ａ）〜（Ｃ）に示す製造工程を参照しながら説明する。
【００３５】
＜アニール工程＞
製造段階での石英基板１０は、８インチウエハ形状である。まず、この石英基板１０を、石英基板１０の最高プロセス温度（今回はゲート酸化膜４２のための熱酸化工程での１０００℃）以上の温度、例えば１０００℃にて、不活性ガス例えばＮ2ガス雰囲気でアニール処理した。この前処理により、後に実施される最高プロセス温度での熱処理時に石英基板１０に生ずる歪みを予め除去している。
【００３６】
＜遮光層２０の形成工程＞
この遮光層２０は、石英基板１０の表面などでの反射光が、ＴＦＴ３０に入射すること防止するものである。この遮光層２０により、ＴＦＴ３０内にフォトキャリアが形成されることを防止でき、リーク電流に起因したクロストークが防止される。
【００３７】
このために、この遮光層２０は、図１に示すように、第１ポリシリコン層４０の幅より広い幅に亘って形成され、かつ、充分な遮光特性を有する材質にて形成される。この遮光層２０の求められる遮光特性として、ＯＤ値が３以上、換言すれば、透過率が１／１０００以下である。
【００３８】
この遮光層２０の特性として、上記の遮光特性の他、この液晶表示パネルの最高プロセス温度に対する耐熱性を有することが必要となる。本実施例では、後述するとおり、ゲート酸化膜４２の熱酸化工程が最高プロセス温度であり、例えば１０００℃である。そこで、この遮光層２０は、最高プロセス温度である１０００℃以上の融点を有する材質として、金属又は金属化合物を用いている。この種の好適な材質として、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）などのシリサイド系金属を挙げることができる。この種のシリサイド系金属は、石英基板１０との相性が良く、熱膨張係数を石英基板１０と近くできる点でも好ましい。これにより、石英基板１０等に亀裂、割れが生ずることを防止できる。
【００３９】
また、この遮光層２０は、図３（Ａ）に示すように、ＴＦＴ３０と対向する領域Ａと、横方向（走査信号線と平行な方向）に伸びる領域Ｂとで形成される。このように配置することで、この遮光層２０と、これと交差する遮光性を有する金属配線層４８とにより、各画素を囲むブラックマトリクスを、石英基板１０側のみに構成することができる。これにより、対向基板に設けた遮光層例えばクロム層によりブラックマトリクスを構成する場合とは異なり、石英基板１０と対向基板１２との厳密な位置合わせは不要となる。また、従来では、２つの基板の位置ずれを考慮してブラックマトリクスの形成層の線幅にマージンを比較的大きく確保する必要があったが、本実施例ではその必要はなくなる。従って、液晶表示パネルの開口率が増大し、明るい表示画面を確保できる。
【００４０】
この遮光膜２０はスパッタ法又はＣＶＤ（化学的気相成長）により形成し、図３（Ａ）に示す領域Ａ，Ｂのみ残存されるように、フォトリソグラフィ工程、エッチング工程が実施される。なお、図３（Ａ）のようにブラックマトリクスとして遮光層２０を使用する場合には、遮光層２０が黒色となるのに充分な厚さを有することが必要である。このため、シリサイド系金属の場合には、０．１μｍ以上の膜厚とすればよい。
【００４１】
＜絶縁層２２の形成工程＞
この絶縁層２２は、遮光層２０を第１ポリシリコン層４０から絶縁するためのものである。この絶縁層２２は例えばＳｉＯ2にて形成され、例えばＣＶＤにより形成される。
【００４２】
＜遮光層２０の電位設定と絶縁層２２の膜厚について＞
遮光層２０は、他の配線と接続されない場合には、フローティング電位となる。この場合には、絶縁層２２の膜厚が薄いと、上述の通り、遮光層２０の持つ電荷が、ＴＦＴ３０のスイッチングに悪影響を及ぼす。これを防止するには、絶縁層２２の膜厚を厚く形成しなければならない。
【００４３】
本実施例では、絶縁層２２の膜厚に頼らずに、ゲート電位のみに依存した正規のスイッチング動作をＴＦＴ３０にて実現するために、遮光層２０に一定のＤＣ電位を印加している。
【００４４】
本実施例では、ＴＦＴ３０のゲートに印加されるオフ電位を、遮光層２０に常時印加している。画素毎に設けられたＴＦＴ３０はＮ型ＴＦＴであり、遮光層にはゲートへのオフ電位として例えば−１Ｖが常時印加される。こうすると、絶縁層２２を介して遮光層２０が持つ電荷がＴＦＴ３０に影響があったとしても、この遮光層２０の持つ電荷によって誤ってＴＦＴ３０がオンすることはない。このようにするには、遮光層２０に印加する電位を、ＴＦＴ３０の閾値未満の電位とすればよい。Ｎチャンネル型ＴＦＴであれば、グランド電位又は負電位でよい。
【００４５】
液晶ドライブ回路を形成するＴＦＴと対向して設けられる遮光層にも、オフ電位が印加される。この際、液晶ドライブ回路に用いるトランジスタにＮ型及びＰ型ＴＦＴが双方用いられる場合には、それらと対向する遮光層には、Ｐ，Ｎ型ＴＦＴ毎に異なるオフ電位が印加される。
【００４６】
このようにすると、遮光層２０が持つ電荷によってＴＦＴ３０のスイッチング動作は影響を受けないため、絶縁膜２２の膜厚は、単に遮光層２０と第１ポリシリコン層４０とを電気的に絶縁できるものであればよい。この場合の遮光層２０の膜厚は、０．０５μｍ以上あれば良く、遮光層２０がフローティング電位である場合に要求される絶縁層２２の膜厚（０．８μｍ以上）よりも薄くてもよい。この絶縁層２２の膜厚は、０．０５〜１．５μｍの中から選ぶことができる。
【００４７】
図３（Ａ）の場合、遮光層２２は、走査信号線である第２ポリシリコン層４４と対応して、少なくとも走査信号線の本数分だけそれぞれ分離して設けられている。この場合には、各々の遮光層２２に、対応する走査信号線への走査信号を供給しても良い。こうすると、走査信号線である第２ポリシリコン層４４と遮光層２０とは、ＴＦＴ３０をオンさせたい時には共にオン電位となり、オフさせたい時には共にオフ電位となり、ＴＦＴ３０のスイチッチングに誤動作が生ずることはなくなる。
【００４８】
＜遮光層２０を保持容量の容量線として用いる場合について＞
図３（Ａ）に示す領域Ａ，Ｂに加えて、図５に示す領域Ｃにも遮光層２０を形成することができる。この領域Ｃは、図３（Ｂ）に示す第１ポリシリコン層４０が同図の縦方向に伸びる領域と対向する領域である。こうすると、遮光層２０と第１ポリシリコン層４０とで保持容量Ｃ１を構成することができる。
【００４９】
また、第１，第２ポリシリコン層４０，４４も保持容量Ｃ２を構成している。この各保持容量Ｃ１，Ｃ２、液晶１４及びＴＦＴ３０の電気的な接続関係は図６の通り、液晶１４、保持容量Ｃ１，Ｃ２はそれぞれ並列に接続される。従って、この場合のトータル保持容量はＣ１＋Ｃ２となり、保持容量を増大させることができる。
【００５０】
ここで、この保持容量Ｃ１は、絶縁層２２の厚さに依存し、上述の絶縁層２２の好適な範囲である０．０５〜１．５μｍの中から選択することで、所望の容量に設定できる。この保持容量Ｃ１は、絶縁層２２を薄くする程大きくなる。したがって、保持容量Ｃ１を大きく確保したい場合には、上述した通り、遮光層２０を一定のＤＣ電位に設定して、絶縁層２２を薄くすることが好ましい。
【００５１】
このトータル保持容量Ｃ１＋Ｃ２は、石英基板１０上に形成される画素の密度に応じて下記の幅で設定すると良い。画素密度が６４０〜４８０ドットのＶＧＡ（Video Graphics Array）の場合には、２０ｆＦ〜２００ｆＦであり、画素密度が８００〜６００ドットのＳＶＧＡ（Super Video Graphics Array）の場合にも、２０ｆＦ〜２００ｆＦである。
【００５２】
＜第１ポリシリコン層４０の形成工程＞
絶縁層２２の形成後、石英基板１０を約５００℃に加熱しながら、モノシラン（ＳｉＨ4）ガスを５００ｃｃ／ｍｉｎの流量で供給し、圧力３０Ｐａにて、石英基板１０上にアモルファスシリコン（ａ−Ｓｉ）のデポジション膜を形成した。この処理を約２時間実施することで、０．０５５μｍの膜厚のａ−Ｓｉ膜を形成した。
【００５３】
この後、Ｎ2雰囲気にて、６４０℃にて約６時間アニール処理し、固相成長によりポリシリコン膜を形成した。ポリシリコン層をＣＶＤにて形成する方法もあるが、これだとグレインの大きさが細かくなってしまう。本実施例では、ａ−Ｓｉから鈍晶でグレインを固相成長させてポリシリコンとしているので、グレインサイズが大きく、形成されたポリシリコン層が単結晶の特性に近くなり、半導体としての特性を向上させている。
【００５４】
この後、フォトリソグラフィ工程、エッチング工程等の実施により、図３（Ｂ）に示すパターンを有する第１ポリシリコン層４０が形成される。
【００５５】
この第１ポリシリコン層４０の膜厚は、この後の熱酸化工程により目減りするが、その最終膜厚は、０．０２〜０．１５μｍとすると良い。この下限を下回ると、第１ポリシリコン層４０の抵抗が大きくなり過ぎ、オン電流を確保できなくなる恐れがある。なお、このオン電流は、ＭＯＳ界面側の所定厚さ領域にて流れるため、それ以上の厚さとなるとリーク電流が増大するので、上記範囲の上限を越えないことが好ましい。
【００５６】
＜ゲート酸化膜４２の形成工程＞
（１）熱酸化膜の形成
まず、第１ポリシリコン層４０を１０００℃、ドライ酸素１００％の雰囲気で、３０分熱酸化した。このとき、０．０５５μｍの第１ポリシリコン層４０は０．０４μｍとなり、０．０３μｍの熱酸化膜（ＳｉＯ2）４２ａがその第１ポリシリコン層４０上に形成された。
【００５７】
図７は熱酸化時間と熱酸化膜厚との関係を示し、図８は熱酸化膜厚と８インチ石英基板１０に生ずる反りとの関係を示している。熱酸化温度は、図８に示すように、８インチ石英基板１０の反りを１００μｍ以下となる１０５０℃を上限とする。図８から明らかなように、熱酸化温度が１０５０℃を越えた１１００、１１５０℃では、石英基板１０の反りを１００μｍ以下に押さえることはできない。
【００５８】
また、１０５０℃以下で熱酸化しても、その熱酸化時間が長いと、換言すれば熱酸化膜４２ａの膜厚が厚くなると、石英基板１０の反りを１００μｍ以下に押さえることはできない。図８によると、熱酸化温度が１０５０℃以下では、熱酸化膜厚がほぼ０．１μｍ以下で、石英基板１０の反りを１００μｍ以下に押さえることができる。しかし、以下に説明する他の要因から、熱酸化膜厚はさらに薄いことが好ましい。
【００５９】
図９（Ａ）〜（Ｆ）は、熱酸化後のＭＯＳ界面の電子顕微鏡写真を模式的に図示したものであり、熱酸化温度毎のＭＯＳ界面の荒れ（凹凸）を示している。同図からわかるように、ＭＯＳ界面の荒れは熱酸化温度が高いほど少ない。この意味で、熱酸化温度は高いほどよいが、石英基板１０の反りを考慮すると、１０５０℃以下とする必要がある。
【００６０】
本発明者等によれば、上述のＭＯＳ界面の荒れは、熱酸化時間が長い程、換言すれば、熱酸化膜厚が厚いほど顕著となることが判明した。そして、このＭＯＳ界面の荒れは、その上の熱酸化膜４２ａに膜密度が粗となる部分を生じさせ、ここに集中的に電流が流れて、熱酸化膜４２ａの絶縁耐圧が低下してしまう。
【００６１】
これらのことを考慮すると、熱酸化膜４２ａの膜厚は、好ましくは０．０１５〜０．０５μｍ、さらに好ましくは０．０２〜０．０３５μｍである。熱酸化膜４２ａの膜厚の下限は、それより薄いと界面自体の形成が困難となる点から決められている。その上限は、上述の基板の反りと温度との関係を鑑みて絶縁耐圧を確保する観点から決められている。
【００６２】
（２）ＣＶＤ酸化膜の形成
上述の熱酸化膜４２ａの形成により、比較的荒れの少ないＭＯＳ界面を形成できるが、これだけだと充分な絶縁耐圧を確保できない。そこで、本実施例では、ＭＯＳ界面の荒れを反映して凹凸のある熱酸化膜４２ａを、ステップカバレージ能力の高いＣＶＤにより形成されたＳｉＯ2膜４２ｂにて覆っている。このＣＶＤ酸化膜４２ｂは、図１に示す通り、石英基板１０の全面に形成される。これにより、パターニングのためのフォトリソグラフィ工程、エッチング工程などが不要となる。さらに加えて、図１に示す熱酸化膜４２ａ以外の位置にもＣＶＤ酸化膜４２ｂを形成することで、石英基板１０の最上層である第２層間絶縁膜５０及び透明電極５２の表面に生ずる段差を少なくできる。このため、液晶配向のためのラビング処理が容易となり、基板１０，１２間のセルギャップを所望の寸法精度内に押さえることが容易となる。
【００６３】
このＣＶＤ酸化膜４２ｂは、シリコンを含むガス例えばモノシラン（ＳｉＨ4）と、酸素を含むガス例えば過酸化チッ素（Ｎ2Ｏ）とを、例えば流量比で１：５０の酸素過剰の雰囲気で、ＨＴＯ法によりＳｉＯ2膜を気相成長させた。過剰シリコン雰囲気では、ＣＶＤ酸化膜４２ｂが電荷をもつため好ましくない。このときの圧力は８０Ｐａとした。また、成膜温度は、熱酸化温度と同じ１０５０℃を上限とし、好ましくは６００〜１０００℃である。上限は、石英基板１０の反りを１００μｍ以下とするためであり、下限はＣＶＤ膜４２ｂの膜質を確保する観点から決められる。この成膜温度は、より好ましくは７００〜９００℃、さらに好ましくは、図１０に示すように、ステップカバレージを０．７以上確保するために、７５０〜８５０℃とする。圧力は、好ましくは３００ｐａ以下であり、図１１に示す通り、ステップカバレージを０．７以上確保するには、２００Ｐａ以下とする。圧力の下限については特に制限はないが、図１１に示すように、圧力４０Ｐａにて高いステップカバレージが得られることが確認できた。また、シリコンを含むガス例えばモノシラン（ＳｉＨ4）に対して、酸素を含むガス例えば過酸化チッ素（Ｎ2Ｏ）の流量比（Ｎ2Ｏ／ＳｉＨ4）は、図１２に示す通り、石英基板１０面内の均一性を１０％以下とする観点から２５〜７５とし、面内均一性を５％以下にするには、４０〜６０に設定すると良い。
【００６４】
ＣＶＤ酸化膜４２ｂの膜厚は、０．０２μｍ以上とすると良い。この数値は、ゲート耐圧を確保する観点から求められ、膜厚が厚いほどステップカバレージは向上する。ＣＶＤ酸化膜４２ｂの厚さは、このＣＶＤ酸化膜４２ｂと熱酸化膜４２ａとから成るゲート酸化膜４２のトータル膜厚を考慮して決定することができる。このゲート酸化膜４２の膜厚は、第１，２ポリシリコン層４０，４４にて形成される保持容量Ｃ２の大きさにも影響する。ゲート酸化膜４２の膜厚を薄くする程、保持容量Ｃ２を大きくできる。この保持容量Ｃ２を確保する観点から、ゲート酸化膜４２の膜厚は、０．０５〜０．１２μｍとするとよい。
【００６５】
従って、このトータル膜厚を得るためには、上述の熱酸化膜４２ａの厚さが０．０１５〜０．０５μｍであることを考慮すると、ＣＶＤ酸化膜４２ｂの膜厚は０．０３〜０．１μｍの範囲で十分である。熱酸化膜４２ａの膜厚を上述の通り、０．０２〜０．０３５μｍとした場合には、ＣＶＤ酸化膜４２ｂの膜厚は、０．０５〜０．０９μｍの範囲で十分である。
【００６６】
このＣＶＤ酸化膜４２ｂは、その後アニーリングされる。不活性ガス例えばＮ2雰囲気で、６００〜１０００℃の範囲例えば９５０℃で３０分アニーリングを実施した。これにより、ＣＶＤ酸化膜４２ｂ中の欠陥を再配列させ、固定チャージを逃がすことができる。上記の温度範囲は、固定チャージを逃がすために必要となる。
【００６７】
＜第１ポリシリコン層４０へのキャパシタンスの形成工程＞
図３（Ｃ）の領域Ｄをマスクして、それ以外の第１ポリシリコン層４０の容量を作るべき領域に、不純物例えばリンをドーズ量例えば３×１０14／ｃｍ3でドープして、その部分の第１ポリシリコン層４０を低抵抗化させた。このドーズ量としては、１．０×１０14〜２．０×１０15／ｃｍ3とすることが好ましい。下限は、第１ポリシリコン層４０にキャパシタンスを形成するために必要な導電性を確保する観点から求められ、より好ましくは３．０×１０14／ｃｍ3以上あれば十分に低抵抗化される。上限は、ゲート酸化膜４２の劣化を押さえる観点から求められている。
【００６８】
＜第２ポリシリコン層４４の形成工程＞
次に、第２ポリシリコン層を全面に形成し、低抵抗化のために不純物例えばリンをドープする。その後、フォトリソグラフィ工程及びエッチング工程の実施により、図３（Ｄ）に示すようにパターニングされた第２ポリシリコン層４４によりゲート電極が形成される。ゲート電極４４は、本実施例ではポリシリコン層４０に対して２度交差しており、デュアルゲート構造となっている。デュアルゲート構造とすることで、オフ時のリーク電流を低減することができる。なお、デュアルゲートとせずに、ポリシリコン層４０に対して１度交差するシングルゲートとしてもよい。
【００６９】
＜トランジスタ形成のための不純物の打ち込み工程＞
まず、Ｎ型トランジスタを形成するために、ゲートとなる第２ポリシリコン層４４をマスクとして、図３（Ｄ）の領域Ｄのソース、ドレイン領域に不純物リンを、２×１０13／ｃｍ3のドーズ量にてライトドープする。さらに、ゲート幅より広いマスクをゲート上に形成して、図３（Ｄ）のソース領域に、不純物ボロンを、２×１０15／ｃｍ3のドーズ量にて２回目の打ち込みを実施してハイドープする。これにより、マスクされた領域が、ライトドープトドレインとなる。この２回目の打ち込み時のドーズ量は、好ましくは１．０×１０12〜１．０×１０14／ｃｍ3とすると良い。下限を下回ると、抵抗が大きくなりオン電流が減少する。上限を越えると、リーク電流が流れ易くなる。本実施例においては、ソース・ドレイン領域に低濃度領域と高濃度領域とを有するＬＤＤ構造としているが、ＬＤＤ構造に限定されるものではなく、ゲート電極に対してソース・ドレイン領域が離れているオフセット構造であっても良い。あるいは、ゲート電極をマスクとしてソース・ドレイン領域を形成するセルフアライン構造であっても良い。ＬＤＤ構造あるいはオフセット構造とすることで、オフ時のリーク電流を低減することができる。従って、上述のデュアルゲート構造と併用することで、オフ時のリーク電流はさらに低減される。
【００７０】
同様にして、石英基板１０上には、液晶ドライバ回路として用いられるＮ型トランジスタも形成される。液晶ドライバのＰ型トランジスタに関しても同様に形成され、即ち、ゲート電極をマスクとしてボロンを１．０×１０13／ｃｍ3のドーズ量にてライトドープする。その後、ゲート電極よりも広いマスクをゲート電極飢えに形成して、リンを１．０×１０15／ｃｍ3のドーズ量にて打ち込んで、ＬＤＤ構造が形成される。
【００７１】
＜第１層間絶縁層４６の形成工程＞
次に、第１層間絶縁層４６を形成する。これは、ＴＥＯＳ（テトラ・エチル・オソル・シリケート）を１４０ｃｃ／ｍｉｎ、基板温度６８０℃、圧力５０Ｐａの条件下で、ＣＶＤにより０．０８μｍの膜厚で形成した。この後、９５０℃にて２０分アニールし、第１層間絶縁層４６内の不純物を活性化して、その膜質を向上させた。この後、例えばアルゴンと水素から成るフォーミングガスを用い、５００℃にて１時間加熱した。これにより、第１ポリシリコン層４０に水素を含有させ、シリコン未結合部分を結合させて、ギャップ内準位を減らし、ＴＦＴ３０の特性の向上を図った。
【００７２】
さらに、フォトリソグラフィ工程、エッチング工程の実施により、図４（Ａ）に示す位置に、第１コンタクトホール４７を形成した。エッチング工程として、ドライエッチングの実施の後にウェットエッチングを行い、第１ポリシリコン層４０を露出させるためのライトエッチングを実施した。
【００７３】
＜金属配線層４８の形成工程＞
アルミニウム（Ａｌ）をスパッタして、その後パターニングを実施することで、図４（Ｂ）に示すように、金属配線層４８を形成した。このとき、この金属配線層４８は、第１コンタクトホール４７を介して、第１ポリシリコン層４０と接続される。この金属配線層４８はＡｌに限らず、Ｃｒ等の導電性を有する材質であればよい。
【００７４】
＜第２層間絶縁層５０の形成工程＞
この第２層間絶縁層５０として、ボロン及びリンを含むＳｉＯ2（ＢＰＳＧ）を常圧ＣＶＤ法にて形成した。プロセスガスは、ＴＥＯＳ、ＴＥＢ（テトラ・エチル・ボーレート）、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）を用いた。その後、図４（Ｃ）に示す位置に、第２コンタクトホール５１を、第１コンタクトホール４７と同様の工程の実施により形成した。なお、第２コンタクトホール５１のアスペクト比が大きく、第１ポリシリコン層４０の厚さの範囲でのエッチングストップ制御が困難である場合には、第１ポリシリコン層４０の下層に、例えばポリシリコンシートなどを形成しておくとよい。
【００７５】
＜透明電極５２の形成工程＞
第２層間絶縁層５０上に、ＩＴＯ（インジウム・ティン・オキサイド）をスパッタし、その後パターニングして、図２に示すように、透明電極５２を形成した。
【００７６】
なお、上述の実施例では、スイッチング素子をＴＦＴとしたが、反射光によりフォトキャリアが生ずるバック ツー バック ダイオードなどをスイッチング素子とした液晶表示パネルにも同様に適用可能である。
【００７７】
＜液晶パネルの説明＞
図１３は、上記実施例の液晶パネルのうちのＴＦＴが形成される基板のシステム構成例を示す。互いに交差するように配設されたゲート線１０２と信号線１０３との交点に対応してそれぞれ配置された各画素１９０は、ＩＴＯ等から成る画素電極１１４と、ＴＦＴ１９１とから成る。ＴＦＴ１９１は、信号線１０３上の画素信号に応じた電圧を、画素電極１１４に印加するものである。同一行（Ｙ方向）のＴＦＴ１９１は、そのゲートが同一のゲート線１０２に接続され、そのドレインが対応する画素電極１１４に接続されている。また、同一列（Ｘ方向）のＴＦＴ１９１は、そのソースが同一の信号線１０３に接続されている。この実施例においては、周辺回路（Ｘ，Ｙシフトレジスタやサンプリング手段）１５０，１６０を構成するトランジスタが、画素を駆動するＴＦＴと同様にポリシリコン層を動作層とするポリシリコンＴＦＴで構成されており、周辺回路１５０，１６０を構成するトランジスタは、画素駆動用ＴＦＴとともに同一のプロセスにより、同時に形成される。
【００７８】
この実施例では、表示領域（画素マトリクス）１２０の一側（図１３では上側）に上記信号線１０３を順次選択するシフトレジスタ（以下、Ｘシフトレジスタと称する）１５１が配置され、画素マトリクスの他の一側には、上記ゲート線１０２を順次選択するシフトレジスタ（以下、Ｙシフトレジスタと称する）１６１が設けられている。また、Ｙシフトレジスタ１６１の次段には、必要に応じてバッファ１６３が設けられる。上記信号線１０３の他端には、サンプリング用スイッチ（ＴＦＴ）１５２が設けられており、これらのサンプリング用スイッチ１５２は、外部端子１７４，１７５，１７６に入力される画像信号ＶＩＤ１〜ＶＩＤ３を伝送するビデオライン１５４，１５５，１５６と、信号線１０３とに接続され、上記Ｘシフトレジスタ１５１から出力されるサンプリングパルスによって順次オン／オフされるようになっている。Ｘシフトレジスタ１５１は、端子１７２，１７３を介して外部より入力されるクロックＣＬＸ１，ＣＬＸ２に基づいて、１水平走査期間中に全ての信号線１０３を順番に１回ずつ選択するようなサンプリングパルスＸ１，Ｘ２，Ｘ３，…Ｘｎを形成してサンプリング用スイッチ１５２の制御端子に供給する。一方、Ｙシフトレジスタ１６１は、端子１７７，１７８を介して外部から入力されるクロックＣＬＹ１，ＣＬＹ２に同期して動作され、各ゲート線１０２を順次駆動する。
【００７９】
図１４（Ａ），（Ｂ）には、上記液晶パネルを適用した液晶パネル１３０の断面及び平面レイアウト構成が示されている。図に示すように、液晶パネル用基板１１０の表面側には、共通電極電位が印加される透明膜電極（ＩＴＯ）から成る対向電極１３３及びカラーフィルタ層１１３を有する入射側のガラス基板（対向基板）１３１が、適当な間隔をおいて配置され、周囲をシール材１３６で封止された間隙内にＴＮ（Twisted Nematic）型液晶又はＳＨ（Super Homeotropic）型液晶１３７などが充填されている液晶パネル１３０として構成されている。また、周辺回路１５０，１６０の上方には、例えば対向基板１３１に設けられるブラックマトクックス等により遮光されるように構成される。なお、対向基板１３１には液晶注入口１３８が設けられる。
【００８０】
＜電子機器の説明＞
上述の実施例の液晶表示パネルを用いて構成される電子機器は、図１５に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００８１】
このような構成の電子機器として、図１６に示す液晶プロジェクタ、図１７に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図１８に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【００８２】
図１６に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。 図１６において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【００８３】
図１７に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
【００８４】
図１８に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示パネル１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示パネル１３０４と回路基板１３０８とを接続するものである。
【００８５】
ここで、液晶表示パネル１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図１５に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示パネル１３０４に搭載されない回路は外付け回路とされ、図１８の場合には回路基板１３０８に搭載できる。
【００８６】
図１８はページャの構成を示すものであるから、液晶表示パネル１３０４以外に回路基板１３０８が必要となるが、液晶表示パネル１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示パネル１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図１９に示すように、液晶表示パネル１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【００８７】
【図面の簡単な説明】
【図１】本発明の液晶表示パネルの一部の断面図である。
【図２】図１の液晶表示パネルの石英基板上に形成される各層の透視図である。
【図３】図３（Ａ）〜図３（Ｄ）は、石英基板上に形成される各層の製造プロセス順の工程図である。
【図４】図４（Ａ）〜図４（Ｃ）は、図３（Ｄ）に続いて石英基板上に形成される各層の製造プロセス順の工程図である。
【図５】遮光層を、液晶に並列に接続される保持容量の容量線として用いる場合の、遮光層の形成パターンを示す平面図である。
【図６】スイッチング素子と、液晶と、保持容量との電気的接続関係を示す回路図である。
【図７】熱酸化時間と熱酸化膜厚との関係を示す特性図である。
【図８】熱酸化膜厚と８インチ石英基板に生ずる反りとの関係を示す特性図である。
【図９】図９（Ａ）〜図９（Ｆ）は、ＭＯＳ界面の荒れの状態を示す電子顕微鏡写真を、熱酸化膜温度毎に模式的に示す特性図である。
【図１０】ゲート酸化膜を構成するＣＶＤ酸化膜のステップカバレージの温度依存特性を示す特性図である。
【図１１】ゲート酸化膜を構成するＣＶＤ酸化膜のステップカバレージの圧力依存特性を示す特性図である。
【図１２】ゲート酸化膜を構成するＣＶＤ酸化膜の基板面内均一性の流量比依存特性を示す特性図である。
【図１３】図１に示す石英基板側に形成されるＴＦＴ及び駆動回路を示す概略説明図である。
【図１４】（Ａ）は図１に示す液晶パネル全体の断面図、（Ｂ）はその平面レイアウトを示す図である。
【図１５】本発明の電子機器のブロック図である。
【図１６】本発明が適用されるプロジェクタの概略説明図である。
【図１７】本発明が適用されるパーソナルコンピュータの外観図である。
【図１８】本発明が適用されるページャの分解斜視図である。
【図１９】外付け回路を備えた液晶表示パネルの一例を示す概略説明図である。
【符号の説明】
１０ 石英基板
１２ ガラス基板
１４ 液晶
１６ 共通電極（ＩＴＯ）
２０ 遮光層
２２ 絶縁層
３０ 薄膜トランジスタ
４０ 第１ポリシリコン層（ソース、ドレイン）
４２ ゲート酸化膜
４２ａ 熱酸化膜
４２ｂ ＣＶＤ酸化膜
４４ 第２ポリシリコン層（ゲート、走査信号線）
４６ 第１層間絶縁層
４７ 第１コンタクトホール
４８ 金属配線層（データ信号線）
５０ 第２層間絶縁層
５１ 第２コンタクトホール
５２ 画素電極（ＩＴＯ）
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）などをスイッチング素子として有するアクティブマトリクス型液晶表示パネル及びそれを用いたプロジェクタ等の電子機器に関する。
【０００２】
【背景技術】
ＴＦＴをスイッチング素子とした用いたアクティブマトリクス型液晶表示パネルは、例えばプロジェクタのライドバルブとして利用されている。プロジェクタの光源光は、この液晶表示パネルを透過する際に、そのパネルを構成する基板にて、あるいはその後段の光学系にて反射され、それがＴＦＴに向かって入射することがある。ＴＦＴを構成するポリシリコン層は、可視光に対して２０〜３０％の透過率があり、ＴＦＴ内にフォトキャリアを生成し、リーク電流が流れる。このリーク電流により、ＴＦＴがオンし、非選択期間であった画素にも信号電位が供給されるクロストークが生ずる。
【０００３】
これを防止するために、ＴＦＴの下層に遮光層を設ける技術が、特公平３−５２６１１号、特開平８−１７１１０１号、特開平３−１２５１２３号などに開示されている。
【０００４】
【発明が解決しようとする課題】
この遮光層は金属又は金属化合物にて形成されるため、ＴＦＴと絶縁する必要があり、遮光層とＴＦＴとの間に絶縁層が設けられる。ここで、例えばトップゲート型ＴＦＴでは、ソース、ドレインとなるポリシリコン層と遮光層とが絶縁層を介して対向し、コンデンサを形成する。このとき、遮光層はフローティング電位であり、ポリシリコン層の電荷の影響を受けて、遮光層の電荷が変動する。逆に、ＴＦＴも遮光層の電荷の影響を受けることになり、この遮光層が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層の持つ電荷に起因してＴＦＴにリーク電流が流れたり、あるいは、ＴＦＴのゲートに高い電圧を印加しなければ、ＴＦＴがオンしなくなる。このことは、ＴＦＴと遮光層とを絶縁する絶縁層の膜厚が薄い程顕著であり、これを防止するには、遮光層の持つ電荷がＴＦＴに影響しないほどのかなり厚い絶縁層を形成しなければならない。このような現象は、スイッチング素子として、バック ツー バック ダイオードを用いた時も同様である。
【０００５】
そこで、本発明の目的は、スイッチング素子への光の入射を遮光層により防止してクロストークの発生を低減しながら、遮光層の持つ電荷によってスイッチング素子のスイッチング動作に悪影響を及ぼすことのない液晶表示パネル及びそれを用いた電子機器を提供することにある。
【０００６】
本発明の他の目的は、遮光層を保持容量の容量線として兼用し、かつ、絶縁層を薄くすることでその保持容量を増大できる液晶表示パネル及びそれを用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様に係る発明は、一対の基板の間に液晶が封入され、かつ、一方の基板上に、 走査信号に基づいて画像信号を画素電極に供給するスイッチング素子と、前記スイッチング素子と前記画素電極との間に接続された保持容量とを有する液晶表示パネルにおいて、
前記スイッチング素子は、ソース、ドレインとなる第１ポリシリコン層と、ゲート電極となる第２ポリシリコン層と、下層の前記第１ポリシリコン層及び上層の前記第２ポリシリコン層間に設けられたゲート絶縁膜とを有するトップゲート型薄膜トランジスタにて形成され、
前記一方の基板と前記薄膜トランジスタの前記第１ポリシリコン層との間に、遮光層と、該遮光層及び前記第１ポリシリコン層を絶縁する絶縁層とを設け、
前記第１ポリシリコン層の前記ドレイン側が、隣接する２つの画素電極間に延長形成され、その延長部が、前記保持容量の一方の電極とされ、前記第２ポリシリコン層が前記保持容量の一方の電極と対向して配置されて前記保持容量の他方の電極とされ、
前記遮光層が、前記ソースに接続されるデータ信号線と交差する方向に延び、前記保持容量の下層にて前記保持容量の電極幅よりも幅広に形成され、かつ、前記遮光層は前記保持容量の容量線として兼用され、
前記画素電極と前記薄膜トランジスタとの間の層に、前記データ信号線を設けたことを特徴とする。
また、本発明の他の態様では、上述のスイッチング素子、遮光層及び絶縁膜を有する一方の基板を定義している。
本発明の一態様及び他の態様において、絶縁層を薄くすると、遮光層を用いて構成される保持容量の容量を大きく確保でき、非選択期間での画素電圧の保持特性を改善できる。
【０００８】
本発明の一態様において、遮光層に走査信号が供給されると、絶縁層の厚さを薄くしても、遮光層の持つ電荷の影響は、走査信号により駆動されるスイッチング素子に対して一定となり、スイッチング素子のスイッチング動作に悪影響を及ぼすことを防止できる。
【０００９】
請求項２の発明は、請求項１において、前記遮光層は、前記スイッチング素子をオフさせる電位に設定されていることを特徴とする。
【００１０】
こうすると、スイッチング素子は、本来のオン信号のみによってオンされ、例えばスイッチング素子がＴＦＴであれば、そのゲートへのオン電位のみによってスイッチング素子をオンさせることができる。
【００１１】
請求項３の発明は、請求項２において、前記スイッチング素子は薄膜トランジスタ（ＴＦＴ）であり、前記遮光層は、前記薄膜トランジスタのゲートに印加されるオフ電位と実質的に等しい電位に設定されていることを特徴とする。
【００１２】
こうすると、遮光層が第２のゲートとして機能することがあっても、この第２のゲート電位は常にオフ電位であることから、本来のゲートへのオン電位によってのみＴＦＴをオンさせることができる。
【００１３】
請求項４の発明は、請求項１乃至３のいずれかにおいて、前記一方の基板には、液晶ドライバ用薄膜トランジスタが形成され、前記遮光層は、前記液晶駆動用薄膜トランジスタと対向する領域にも配置されていることを特徴とする。
【００１４】
こうすると、液晶ドライバ用薄膜トランジスタの誤動作をも防止できる。
【００１５】
請求項５の発明は、一対の基板の間に液晶が封入され、かつ、一方の基板上に、複数の走査信号線と、複数のデータ信号線と、それらの交差によって形成される各画素位置にて前記液晶と直列に接続されるスイッチング素子と、を有する液晶表示パネルにおいて、
前記一方の基板と各々の前記スイッチング素子との間に、遮光層と、該遮光層及び前記スイッチング素子間を絶縁する絶縁層とを設け、かつ、前記遮光層は、前記走査信号線の方向に連続して前記走査信号線の数だけ複数設けられ、各々の前記遮光層に、対応する前記走査信号線の信号を供給したことを特徴とする。
【００１６】
請求項５の発明によれば、遮光層は走査信号線と対応して設けられ、走査信号線に供給される走査信号が、対応する遮光層にも供給されている。従って、走査信号線及び遮光層は共に同時にオン電位又はオフ電位の同相の電位になり、遮光層の影響を無視できる。
【００１７】
請求項６の発明は、請求項１乃至５のいずれかにおいて、前記絶縁層の膜厚を、Ｏ．０５〜１．５μｍとしたことを特徴とする。
【００１８】
上述の通り、遮光層の電荷がスイッチング素子のスイッチング動作に悪影響を及ぼさないため、絶縁層は、スイッチング素子と遮光層と電気的に絶縁できる程度の上述の厚さで足り、絶縁層の厚さを従来よりも薄くしてもよい。
【００２１】
請求項８の発明は、請求項１乃至７のいずれかにおいて、
前記遮光層は、前記一方の基板に形成された前記データ信号線と直交する方向に配列され、前記データ信号線と前記遮光層とでブラックマトリクスを構成することを特徴とする。
【００２２】
こうすると、一方の基板側のみにブラックマトリクスを配置できるので、組立時に他方の基板との厳密な位置合わせが不要となる。また、ブラックマトリクスラインの線幅のマージンも少なくでき、液晶表示パネルの開口率が増大される。
【００２３】
請求項９の発明は、請求項１乃至８のいずれかにおいて、前記一方の基板は石英基板であり、前記遮光層は、シリサイド系金属であることを特徴とする。
【００２４】
シリサイド系金属は、一方の基板にスイッチング素子を形成する際の最高プロセス温度より十分に高い融点を持ち、しかも、石英基板との熱膨張係率も他の金属又は金属化合物と比較して近づけられるため、亀裂、割れの発生を低減できる。
【００２５】
請求項１０の発明に係る電子機器は、請求項１乃至９のいずれかに記載の液晶表示パネルを有することを特徴とする。
【００２６】
請求項１０の発明によれば、クロストークが低減され、しかも走査信号線の信号電位に依存させてスイッチング素子にて正確なスイッチング動作を正確に実行でき、電子機器の表示画面の画質が向上する。
【００２７】
【発明の実施の形態】
以下、本発明の実施の態様について、図面を参照して説明する。
【００２８】
図１は、アクティブマトリクス型液晶表示パネルの断面を示している。図１において、この液晶表示パネルは、透明基板な２枚の基板１０，１２間に、液晶１４を封入して構成されている。一方の基板１０は石英等の絶縁基板であり、この石英基板１０には後述するとおり、各画素の液晶１４に直列に接続されたスイッチング素子としてのトップゲート型薄膜トランジスタ（ＴＦＴ）３０がアレイ状に形成される。この石英基板１０には、液晶ドライブ回路を構成するＴＦＴも形成されている。他方の基板１２は例えばガラス基板にて形成されている。このガラス基板１２が石英基板１０と対向する面１２ａには、該対向面１２ａを覆ってＩＴＯ（インジウム・ティン・オキサイド）から成る透明電極１６が形成され、共通電極として機能する。なお、対向基板１２には、ブラックマトリクスのためのクロム層などは形成されてなく、このブラックマトリクスは、後述の通り、石英基板１０側のみに配置されている。
【００２９】
次に、石英基板１０に形成される各層について、図１及び図２を参照して説明する。図２は、石英基板１０上の各画素領域に形成される各層の透視図であり、デュアルゲート型のＴＦＴ構造が示されている。この石英基板１０上には、主として、上述のＴＦＴ３０と、ＴＦＴ３０と石英基板１０との間に形成された遮光層２０と、この遮光層２０とＴＦＴ３０とを絶縁する絶縁層２２とを有する。
【００３０】
ＴＦＴ３０は、図１及び図２に示すように、トランジスタのソース、ドレインとなる第１ポリシリコン層４０と、トランジスタのゲートとなる第２ポリシリコン層４４を有する。両ポリシリコン層４０，４４の間に、第１ポリシリコン層４０を覆って形成されたＳｉＯ2から成るゲート酸化膜４２が設けられている。第２ポリシリコン層４４は、図２及び図３（Ｄ）のとおり、液晶表示パネルの第１の方向（図の横方向）と平行に複数本設けられ、液晶表示パネルの複数の走査信号線として用いられる。
【００３１】
また、ゲート酸化膜４２及び第２ポリシリコン層４４を覆って第１層間絶縁層４６が設けられている。その上に、トランジスタのソース線として機能する例えばアルミニウム（Ａｌ）にて形成された金属配線層４８が設けられている。この金属配線層４８は、第１層間絶縁層４６に形成された第１コンタクトホール４７を介して、第１ポリシリコン層４０と接続されている。なお、この金属配線層４８は、図２及び図４（Ｂ）のとおり、液晶表示パネルの前記第１の方向と直交する第２の方向（図の縦方向）と平行に複数本設けられ、液晶表示パネルの複数のデータ信号線として用いられる。
【００３２】
この金属配線層４８及び第１層間絶縁層４６を覆って第２層間絶縁層５０が設けられ、その上に例えばＩＴＯから成る透明電極５２が各画素領域と対向する位置に形成されている。この透明電極５２は、第１，第２層間絶縁層４６，５０に形成された第２コンタクトホール５１を介して、第１ポリシリコン層４０に接続され、画素電極として機能する。
【００３３】
この液晶表示パネルでは、ある行の走査信号線に対応する第２ポリシリコン層４４に、ＴＦＴ３０の閾値以上のオン電圧を選択期間内に印加すると、その行に存在する全てのＴＦＴがオンする。その際、各列のデータ信号線に対応する複数の金属配線層４８を介して、各画素毎にデータ信号が供給され、オンされた各ＴＦＴ３０を介して各透明電極５２に信号電位が印加される。こうすると、対向基板１２の透明電極１６の共通電位と、石英基板１０側の各画素毎の透明電極５２の信号電位との差電圧が、液晶１４に印加されることになる。非選択期間では、ＴＦＴ３０がオフされるので、選択期間に液晶１４にチャージされた電圧により、次の選択期間まで表示状態が維持される。なお、この非選択期間での電圧の保持特性を改善するために、後述する保持容量が、液晶１４と並列に接続されている。この動作を、各行毎に繰り返し実施することで、液晶表示パネルに所望の画像を表示することができる。
【００３４】
次に、石英基板１０上に形成される各層について、図３（Ａ）〜（Ｄ）及び図４（Ａ）〜（Ｃ）に示す製造工程を参照しながら説明する。
【００３５】
＜アニール工程＞
製造段階での石英基板１０は、８インチウエハ形状である。まず、この石英基板１０を、石英基板１０の最高プロセス温度（今回はゲート酸化膜４２のための熱酸化工程での１０００℃）以上の温度、例えば１０００℃にて、不活性ガス例えばＮ2ガス雰囲気でアニール処理した。この前処理により、後に実施される最高プロセス温度での熱処理時に石英基板１０に生ずる歪みを予め除去している。
【００３６】
＜遮光層２０の形成工程＞
この遮光層２０は、石英基板１０の表面などでの反射光が、ＴＦＴ３０に入射すること防止するものである。この遮光層２０により、ＴＦＴ３０内にフォトキャリアが形成されることを防止でき、リーク電流に起因したクロストークが防止される。
【００３７】
このために、この遮光層２０は、図１に示すように、第１ポリシリコン層４０の幅より広い幅に亘って形成され、かつ、充分な遮光特性を有する材質にて形成される。この遮光層２０の求められる遮光特性として、ＯＤ値が３以上、換言すれば、透過率が１／１０００以下である。
【００３８】
この遮光層２０の特性として、上記の遮光特性の他、この液晶表示パネルの最高プロセス温度に対する耐熱性を有することが必要となる。本実施例では、後述するとおり、ゲート酸化膜４２の熱酸化工程が最高プロセス温度であり、例えば１０００℃である。そこで、この遮光層２０は、最高プロセス温度である１０００℃以上の融点を有する材質として、金属又は金属化合物を用いている。この種の好適な材質として、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）などのシリサイド系金属を挙げることができる。この種のシリサイド系金属は、石英基板１０との相性が良く、熱膨張係数を石英基板１０と近くできる点でも好ましい。これにより、石英基板１０等に亀裂、割れが生ずることを防止できる。
【００３９】
また、この遮光層２０は、図３（Ａ）に示すように、ＴＦＴ３０と対向する領域Ａと、横方向（走査信号線と平行な方向）に伸びる領域Ｂとで形成される。このように配置することで、この遮光層２０と、これと交差する遮光性を有する金属配線層４８とにより、各画素を囲むブラックマトリクスを、石英基板１０側のみに構成することができる。これにより、対向基板に設けた遮光層例えばクロム層によりブラックマトリクスを構成する場合とは異なり、石英基板１０と対向基板１２との厳密な位置合わせは不要となる。また、従来では、２つの基板の位置ずれを考慮してブラックマトリクスの形成層の線幅にマージンを比較的大きく確保する必要があったが、本実施例ではその必要はなくなる。従って、液晶表示パネルの開口率が増大し、明るい表示画面を確保できる。
【００４０】
この遮光膜２０はスパッタ法又はＣＶＤ（化学的気相成長）により形成し、図３（Ａ）に示す領域Ａ，Ｂのみ残存されるように、フォトリソグラフィ工程、エッチング工程が実施される。なお、図３（Ａ）のようにブラックマトリクスとして遮光層２０を使用する場合には、遮光層２０が黒色となるのに充分な厚さを有することが必要である。このため、シリサイド系金属の場合には、０．１μｍ以上の膜厚とすればよい。
【００４１】
＜絶縁層２２の形成工程＞
この絶縁層２２は、遮光層２０を第１ポリシリコン層４０から絶縁するためのものである。この絶縁層２２は例えばＳｉＯ2にて形成され、例えばＣＶＤにより形成される。
【００４２】
＜遮光層２０の電位設定と絶縁層２２の膜厚について＞
遮光層２０は、他の配線と接続されない場合には、フローティング電位となる。この場合には、絶縁層２２の膜厚が薄いと、上述の通り、遮光層２０の持つ電荷が、ＴＦＴ３０のスイッチングに悪影響を及ぼす。これを防止するには、絶縁層２２の膜厚を厚く形成しなければならない。
【００４３】
本実施例では、絶縁層２２の膜厚に頼らずに、ゲート電位のみに依存した正規のスイッチング動作をＴＦＴ３０にて実現するために、遮光層２０に一定のＤＣ電位を印加している。
【００４４】
本実施例では、ＴＦＴ３０のゲートに印加されるオフ電位を、遮光層２０に常時印加している。画素毎に設けられたＴＦＴ３０はＮ型ＴＦＴであり、遮光層にはゲートへのオフ電位として例えば−１Ｖが常時印加される。こうすると、絶縁層２２を介して遮光層２０が持つ電荷がＴＦＴ３０に影響があったとしても、この遮光層２０の持つ電荷によって誤ってＴＦＴ３０がオンすることはない。このようにするには、遮光層２０に印加する電位を、ＴＦＴ３０の閾値未満の電位とすればよい。Ｎチャンネル型ＴＦＴであれば、グランド電位又は負電位でよい。
【００４５】
液晶ドライブ回路を形成するＴＦＴと対向して設けられる遮光層にも、オフ電位が印加される。この際、液晶ドライブ回路に用いるトランジスタにＮ型及びＰ型ＴＦＴが双方用いられる場合には、それらと対向する遮光層には、Ｐ，Ｎ型ＴＦＴ毎に異なるオフ電位が印加される。
【００４６】
このようにすると、遮光層２０が持つ電荷によってＴＦＴ３０のスイッチング動作は影響を受けないため、絶縁膜２２の膜厚は、単に遮光層２０と第１ポリシリコン層４０とを電気的に絶縁できるものであればよい。この場合の遮光層２０の膜厚は、０．０５μｍ以上あれば良く、遮光層２０がフローティング電位である場合に要求される絶縁層２２の膜厚（０．８μｍ以上）よりも薄くてもよい。この絶縁層２２の膜厚は、０．０５〜１．５μｍの中から選ぶことができる。
【００４７】
図３（Ａ）の場合、遮光層２２は、走査信号線である第２ポリシリコン層４４と対応して、少なくとも走査信号線の本数分だけそれぞれ分離して設けられている。この場合には、各々の遮光層２２に、対応する走査信号線への走査信号を供給しても良い。こうすると、走査信号線である第２ポリシリコン層４４と遮光層２０とは、ＴＦＴ３０をオンさせたい時には共にオン電位となり、オフさせたい時には共にオフ電位となり、ＴＦＴ３０のスイチッチングに誤動作が生ずることはなくなる。
【００４８】
＜遮光層２０を保持容量の容量線として用いる場合について＞
図３（Ａ）に示す領域Ａ，Ｂに加えて、図５に示す領域Ｃにも遮光層２０を形成することができる。この領域Ｃは、図３（Ｂ）に示す第１ポリシリコン層４０が同図の縦方向に伸びる領域と対向する領域である。こうすると、遮光層２０と第１ポリシリコン層４０とで保持容量Ｃ１を構成することができる。
【００４９】
また、第１，第２ポリシリコン層４０，４４も保持容量Ｃ２を構成している。この各保持容量Ｃ１，Ｃ２、液晶１４及びＴＦＴ３０の電気的な接続関係は図６の通り、液晶１４、保持容量Ｃ１，Ｃ２はそれぞれ並列に接続される。従って、この場合のトータル保持容量はＣ１＋Ｃ２となり、保持容量を増大させることができる。
【００５０】
ここで、この保持容量Ｃ１は、絶縁層２２の厚さに依存し、上述の絶縁層２２の好適な範囲である０．０５〜１．５μｍの中から選択することで、所望の容量に設定できる。この保持容量Ｃ１は、絶縁層２２を薄くする程大きくなる。したがって、保持容量Ｃ１を大きく確保したい場合には、上述した通り、遮光層２０を一定のＤＣ電位に設定して、絶縁層２２を薄くすることが好ましい。
【００５１】
このトータル保持容量Ｃ１＋Ｃ２は、石英基板１０上に形成される画素の密度に応じて下記の幅で設定すると良い。画素密度が６４０〜４８０ドットのＶＧＡ（Video Graphics Array）の場合には、２０ｆＦ〜２００ｆＦであり、画素密度が８００〜６００ドットのＳＶＧＡ（Super Video Graphics Array）の場合にも、２０ｆＦ〜２００ｆＦである。
【００５２】
＜第１ポリシリコン層４０の形成工程＞
絶縁層２２の形成後、石英基板１０を約５００℃に加熱しながら、モノシラン（ＳｉＨ4）ガスを５００ｃｃ／ｍｉｎの流量で供給し、圧力３０Ｐａにて、石英基板１０上にアモルファスシリコン（ａ−Ｓｉ）のデポジション膜を形成した。この処理を約２時間実施することで、０．０５５μｍの膜厚のａ−Ｓｉ膜を形成した。
【００５３】
この後、Ｎ2雰囲気にて、６４０℃にて約６時間アニール処理し、固相成長によりポリシリコン膜を形成した。ポリシリコン層をＣＶＤにて形成する方法もあるが、これだとグレインの大きさが細かくなってしまう。本実施例では、ａ−Ｓｉから鈍晶でグレインを固相成長させてポリシリコンとしているので、グレインサイズが大きく、形成されたポリシリコン層が単結晶の特性に近くなり、半導体としての特性を向上させている。
【００５４】
この後、フォトリソグラフィ工程、エッチング工程等の実施により、図３（Ｂ）に示すパターンを有する第１ポリシリコン層４０が形成される。
【００５５】
この第１ポリシリコン層４０の膜厚は、この後の熱酸化工程により目減りするが、その最終膜厚は、０．０２〜０．１５μｍとすると良い。この下限を下回ると、第１ポリシリコン層４０の抵抗が大きくなり過ぎ、オン電流を確保できなくなる恐れがある。なお、このオン電流は、ＭＯＳ界面側の所定厚さ領域にて流れるため、それ以上の厚さとなるとリーク電流が増大するので、上記範囲の上限を越えないことが好ましい。
【００５６】
＜ゲート酸化膜４２の形成工程＞
（１）熱酸化膜の形成
まず、第１ポリシリコン層４０を１０００℃、ドライ酸素１００％の雰囲気で、３０分熱酸化した。このとき、０．０５５μｍの第１ポリシリコン層４０は０．０４μｍとなり、０．０３μｍの熱酸化膜（ＳｉＯ2）４２ａがその第１ポリシリコン層４０上に形成された。
【００５７】
図７は熱酸化時間と熱酸化膜厚との関係を示し、図８は熱酸化膜厚と８インチ石英基板１０に生ずる反りとの関係を示している。熱酸化温度は、図８に示すように、８インチ石英基板１０の反りを１００μｍ以下となる１０５０℃を上限とする。図８から明らかなように、熱酸化温度が１０５０℃を越えた１１００、１１５０℃では、石英基板１０の反りを１００μｍ以下に押さえることはできない。
【００５８】
また、１０５０℃以下で熱酸化しても、その熱酸化時間が長いと、換言すれば熱酸化膜４２ａの膜厚が厚くなると、石英基板１０の反りを１００μｍ以下に押さえることはできない。図８によると、熱酸化温度が１０５０℃以下では、熱酸化膜厚がほぼ０．１μｍ以下で、石英基板１０の反りを１００μｍ以下に押さえることができる。しかし、以下に説明する他の要因から、熱酸化膜厚はさらに薄いことが好ましい。
【００５９】
図９（Ａ）〜（Ｆ）は、熱酸化後のＭＯＳ界面の電子顕微鏡写真を模式的に図示したものであり、熱酸化温度毎のＭＯＳ界面の荒れ（凹凸）を示している。同図からわかるように、ＭＯＳ界面の荒れは熱酸化温度が高いほど少ない。この意味で、熱酸化温度は高いほどよいが、石英基板１０の反りを考慮すると、１０５０℃以下とする必要がある。
【００６０】
本発明者等によれば、上述のＭＯＳ界面の荒れは、熱酸化時間が長い程、換言すれば、熱酸化膜厚が厚いほど顕著となることが判明した。そして、このＭＯＳ界面の荒れは、その上の熱酸化膜４２ａに膜密度が粗となる部分を生じさせ、ここに集中的に電流が流れて、熱酸化膜４２ａの絶縁耐圧が低下してしまう。
【００６１】
これらのことを考慮すると、熱酸化膜４２ａの膜厚は、好ましくは０．０１５〜０．０５μｍ、さらに好ましくは０．０２〜０．０３５μｍである。熱酸化膜４２ａの膜厚の下限は、それより薄いと界面自体の形成が困難となる点から決められている。その上限は、上述の基板の反りと温度との関係を鑑みて絶縁耐圧を確保する観点から決められている。
【００６２】
（２）ＣＶＤ酸化膜の形成
上述の熱酸化膜４２ａの形成により、比較的荒れの少ないＭＯＳ界面を形成できるが、これだけだと充分な絶縁耐圧を確保できない。そこで、本実施例では、ＭＯＳ界面の荒れを反映して凹凸のある熱酸化膜４２ａを、ステップカバレージ能力の高いＣＶＤにより形成されたＳｉＯ2膜４２ｂにて覆っている。このＣＶＤ酸化膜４２ｂは、図１に示す通り、石英基板１０の全面に形成される。これにより、パターニングのためのフォトリソグラフィ工程、エッチング工程などが不要となる。さらに加えて、図１に示す熱酸化膜４２ａ以外の位置にもＣＶＤ酸化膜４２ｂを形成することで、石英基板１０の最上層である第２層間絶縁膜５０及び透明電極５２の表面に生ずる段差を少なくできる。このため、液晶配向のためのラビング処理が容易となり、基板１０，１２間のセルギャップを所望の寸法精度内に押さえることが容易となる。
【００６３】
このＣＶＤ酸化膜４２ｂは、シリコンを含むガス例えばモノシラン（ＳｉＨ4）と、酸素を含むガス例えば過酸化チッ素（Ｎ2Ｏ）とを、例えば流量比で１：５０の酸素過剰の雰囲気で、ＨＴＯ法によりＳｉＯ2膜を気相成長させた。過剰シリコン雰囲気では、ＣＶＤ酸化膜４２ｂが電荷をもつため好ましくない。このときの圧力は８０Ｐａとした。また、成膜温度は、熱酸化温度と同じ１０５０℃を上限とし、好ましくは６００〜１０００℃である。上限は、石英基板１０の反りを１００μｍ以下とするためであり、下限はＣＶＤ膜４２ｂの膜質を確保する観点から決められる。この成膜温度は、より好ましくは７００〜９００℃、さらに好ましくは、図１０に示すように、ステップカバレージを０．７以上確保するために、７５０〜８５０℃とする。圧力は、好ましくは３００ｐａ以下であり、図１１に示す通り、ステップカバレージを０．７以上確保するには、２００Ｐａ以下とする。圧力の下限については特に制限はないが、図１１に示すように、圧力４０Ｐａにて高いステップカバレージが得られることが確認できた。また、シリコンを含むガス例えばモノシラン（ＳｉＨ4）に対して、酸素を含むガス例えば過酸化チッ素（Ｎ2Ｏ）の流量比（Ｎ2Ｏ／ＳｉＨ4）は、図１２に示す通り、石英基板１０面内の均一性を１０％以下とする観点から２５〜７５とし、面内均一性を５％以下にするには、４０〜６０に設定すると良い。
【００６４】
ＣＶＤ酸化膜４２ｂの膜厚は、０．０２μｍ以上とすると良い。この数値は、ゲート耐圧を確保する観点から求められ、膜厚が厚いほどステップカバレージは向上する。ＣＶＤ酸化膜４２ｂの厚さは、このＣＶＤ酸化膜４２ｂと熱酸化膜４２ａとから成るゲート酸化膜４２のトータル膜厚を考慮して決定することができる。このゲート酸化膜４２の膜厚は、第１，２ポリシリコン層４０，４４にて形成される保持容量Ｃ２の大きさにも影響する。ゲート酸化膜４２の膜厚を薄くする程、保持容量Ｃ２を大きくできる。この保持容量Ｃ２を確保する観点から、ゲート酸化膜４２の膜厚は、０．０５〜０．１２μｍとするとよい。
【００６５】
従って、このトータル膜厚を得るためには、上述の熱酸化膜４２ａの厚さが０．０１５〜０．０５μｍであることを考慮すると、ＣＶＤ酸化膜４２ｂの膜厚は０．０３〜０．１μｍの範囲で十分である。熱酸化膜４２ａの膜厚を上述の通り、０．０２〜０．０３５μｍとした場合には、ＣＶＤ酸化膜４２ｂの膜厚は、０．０５〜０．０９μｍの範囲で十分である。
【００６６】
このＣＶＤ酸化膜４２ｂは、その後アニーリングされる。不活性ガス例えばＮ2雰囲気で、６００〜１０００℃の範囲例えば９５０℃で３０分アニーリングを実施した。これにより、ＣＶＤ酸化膜４２ｂ中の欠陥を再配列させ、固定チャージを逃がすことができる。上記の温度範囲は、固定チャージを逃がすために必要となる。
【００６７】
＜第１ポリシリコン層４０へのキャパシタンスの形成工程＞
図３（Ｃ）の領域Ｄをマスクして、それ以外の第１ポリシリコン層４０の容量を作るべき領域に、不純物例えばリンをドーズ量例えば３×１０14／ｃｍ3でドープして、その部分の第１ポリシリコン層４０を低抵抗化させた。このドーズ量としては、１．０×１０14〜２．０×１０15／ｃｍ3とすることが好ましい。下限は、第１ポリシリコン層４０にキャパシタンスを形成するために必要な導電性を確保する観点から求められ、より好ましくは３．０×１０14／ｃｍ3以上あれば十分に低抵抗化される。上限は、ゲート酸化膜４２の劣化を押さえる観点から求められている。
【００６８】
＜第２ポリシリコン層４４の形成工程＞
次に、第２ポリシリコン層を全面に形成し、低抵抗化のために不純物例えばリンをドープする。その後、フォトリソグラフィ工程及びエッチング工程の実施により、図３（Ｄ）に示すようにパターニングされた第２ポリシリコン層４４によりゲート電極が形成される。ゲート電極４４は、本実施例ではポリシリコン層４０に対して２度交差しており、デュアルゲート構造となっている。デュアルゲート構造とすることで、オフ時のリーク電流を低減することができる。なお、デュアルゲートとせずに、ポリシリコン層４０に対して１度交差するシングルゲートとしてもよい。
【００６９】
＜トランジスタ形成のための不純物の打ち込み工程＞
まず、Ｎ型トランジスタを形成するために、ゲートとなる第２ポリシリコン層４４をマスクとして、図３（Ｄ）の領域Ｄのソース、ドレイン領域に不純物リンを、２×１０13／ｃｍ3のドーズ量にてライトドープする。さらに、ゲート幅より広いマスクをゲート上に形成して、図３（Ｄ）のソース領域に、不純物ボロンを、２×１０15／ｃｍ3のドーズ量にて２回目の打ち込みを実施してハイドープする。これにより、マスクされた領域が、ライトドープトドレインとなる。この２回目の打ち込み時のドーズ量は、好ましくは１．０×１０12〜１．０×１０14／ｃｍ3とすると良い。下限を下回ると、抵抗が大きくなりオン電流が減少する。上限を越えると、リーク電流が流れ易くなる。本実施例においては、ソース・ドレイン領域に低濃度領域と高濃度領域とを有するＬＤＤ構造としているが、ＬＤＤ構造に限定されるものではなく、ゲート電極に対してソース・ドレイン領域が離れているオフセット構造であっても良い。あるいは、ゲート電極をマスクとしてソース・ドレイン領域を形成するセルフアライン構造であっても良い。ＬＤＤ構造あるいはオフセット構造とすることで、オフ時のリーク電流を低減することができる。従って、上述のデュアルゲート構造と併用することで、オフ時のリーク電流はさらに低減される。
【００７０】
同様にして、石英基板１０上には、液晶ドライバ回路として用いられるＮ型トランジスタも形成される。液晶ドライバのＰ型トランジスタに関しても同様に形成され、即ち、ゲート電極をマスクとしてボロンを１．０×１０13／ｃｍ3のドーズ量にてライトドープする。その後、ゲート電極よりも広いマスクをゲート電極飢えに形成して、リンを１．０×１０15／ｃｍ3のドーズ量にて打ち込んで、ＬＤＤ構造が形成される。
【００７１】
＜第１層間絶縁層４６の形成工程＞
次に、第１層間絶縁層４６を形成する。これは、ＴＥＯＳ（テトラ・エチル・オソル・シリケート）を１４０ｃｃ／ｍｉｎ、基板温度６８０℃、圧力５０Ｐａの条件下で、ＣＶＤにより０．０８μｍの膜厚で形成した。この後、９５０℃にて２０分アニールし、第１層間絶縁層４６内の不純物を活性化して、その膜質を向上させた。この後、例えばアルゴンと水素から成るフォーミングガスを用い、５００℃にて１時間加熱した。これにより、第１ポリシリコン層４０に水素を含有させ、シリコン未結合部分を結合させて、ギャップ内準位を減らし、ＴＦＴ３０の特性の向上を図った。
【００７２】
さらに、フォトリソグラフィ工程、エッチング工程の実施により、図４（Ａ）に示す位置に、第１コンタクトホール４７を形成した。エッチング工程として、ドライエッチングの実施の後にウェットエッチングを行い、第１ポリシリコン層４０を露出させるためのライトエッチングを実施した。
【００７３】
＜金属配線層４８の形成工程＞
アルミニウム（Ａｌ）をスパッタして、その後パターニングを実施することで、図４（Ｂ）に示すように、金属配線層４８を形成した。このとき、この金属配線層４８は、第１コンタクトホール４７を介して、第１ポリシリコン層４０と接続される。この金属配線層４８はＡｌに限らず、Ｃｒ等の導電性を有する材質であればよい。
【００７４】
＜第２層間絶縁層５０の形成工程＞
この第２層間絶縁層５０として、ボロン及びリンを含むＳｉＯ2（ＢＰＳＧ）を常圧ＣＶＤ法にて形成した。プロセスガスは、ＴＥＯＳ、ＴＥＢ（テトラ・エチル・ボーレート）、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）を用いた。その後、図４（Ｃ）に示す位置に、第２コンタクトホール５１を、第１コンタクトホール４７と同様の工程の実施により形成した。なお、第２コンタクトホール５１のアスペクト比が大きく、第１ポリシリコン層４０の厚さの範囲でのエッチングストップ制御が困難である場合には、第１ポリシリコン層４０の下層に、例えばポリシリコンシートなどを形成しておくとよい。
【００７５】
＜透明電極５２の形成工程＞
第２層間絶縁層５０上に、ＩＴＯ（インジウム・ティン・オキサイド）をスパッタし、その後パターニングして、図２に示すように、透明電極５２を形成した。
【００７６】
なお、上述の実施例では、スイッチング素子をＴＦＴとしたが、反射光によりフォトキャリアが生ずるバック ツー バック ダイオードなどをスイッチング素子とした液晶表示パネルにも同様に適用可能である。
【００７７】
＜液晶パネルの説明＞
図１３は、上記実施例の液晶パネルのうちのＴＦＴが形成される基板のシステム構成例を示す。互いに交差するように配設されたゲート線１０２と信号線１０３との交点に対応してそれぞれ配置された各画素１９０は、ＩＴＯ等から成る画素電極１１４と、ＴＦＴ１９１とから成る。ＴＦＴ１９１は、信号線１０３上の画素信号に応じた電圧を、画素電極１１４に印加するものである。同一行（Ｙ方向）のＴＦＴ１９１は、そのゲートが同一のゲート線１０２に接続され、そのドレインが対応する画素電極１１４に接続されている。また、同一列（Ｘ方向）のＴＦＴ１９１は、そのソースが同一の信号線１０３に接続されている。この実施例においては、周辺回路（Ｘ，Ｙシフトレジスタやサンプリング手段）１５０，１６０を構成するトランジスタが、画素を駆動するＴＦＴと同様にポリシリコン層を動作層とするポリシリコンＴＦＴで構成されており、周辺回路１５０，１６０を構成するトランジスタは、画素駆動用ＴＦＴとともに同一のプロセスにより、同時に形成される。
【００７８】
この実施例では、表示領域（画素マトリクス）１２０の一側（図１３では上側）に上記信号線１０３を順次選択するシフトレジスタ（以下、Ｘシフトレジスタと称する）１５１が配置され、画素マトリクスの他の一側には、上記ゲート線１０２を順次選択するシフトレジスタ（以下、Ｙシフトレジスタと称する）１６１が設けられている。また、Ｙシフトレジスタ１６１の次段には、必要に応じてバッファ１６３が設けられる。上記信号線１０３の他端には、サンプリング用スイッチ（ＴＦＴ）１５２が設けられており、これらのサンプリング用スイッチ１５２は、外部端子１７４，１７５，１７６に入力される画像信号ＶＩＤ１〜ＶＩＤ３を伝送するビデオライン１５４，１５５，１５６と、信号線１０３とに接続され、上記Ｘシフトレジスタ１５１から出力されるサンプリングパルスによって順次オン／オフされるようになっている。Ｘシフトレジスタ１５１は、端子１７２，１７３を介して外部より入力されるクロックＣＬＸ１，ＣＬＸ２に基づいて、１水平走査期間中に全ての信号線１０３を順番に１回ずつ選択するようなサンプリングパルスＸ１，Ｘ２，Ｘ３，…Ｘｎを形成してサンプリング用スイッチ１５２の制御端子に供給する。一方、Ｙシフトレジスタ１６１は、端子１７７，１７８を介して外部から入力されるクロックＣＬＹ１，ＣＬＹ２に同期して動作され、各ゲート線１０２を順次駆動する。
【００７９】
図１４（Ａ），（Ｂ）には、上記液晶パネルを適用した液晶パネル１３０の断面及び平面レイアウト構成が示されている。図に示すように、液晶パネル用基板１１０の表面側には、共通電極電位が印加される透明膜電極（ＩＴＯ）から成る対向電極１３３及びカラーフィルタ層１１３を有する入射側のガラス基板（対向基板）１３１が、適当な間隔をおいて配置され、周囲をシール材１３６で封止された間隙内にＴＮ（Twisted Nematic）型液晶又はＳＨ（Super Homeotropic）型液晶１３７などが充填されている液晶パネル１３０として構成されている。また、周辺回路１５０，１６０の上方には、例えば対向基板１３１に設けられるブラックマトクックス等により遮光されるように構成される。なお、対向基板１３１には液晶注入口１３８が設けられる。
【００８０】
＜電子機器の説明＞
上述の実施例の液晶表示パネルを用いて構成される電子機器は、図１５に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００８１】
このような構成の電子機器として、図１６に示す液晶プロジェクタ、図１７に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図１８に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【００８２】
図１６に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。 図１６において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【００８３】
図１７に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
【００８４】
図１８に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示パネル１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示パネル１３０４と回路基板１３０８とを接続するものである。
【００８５】
ここで、液晶表示パネル１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図１５に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示パネル１３０４に搭載されない回路は外付け回路とされ、図１８の場合には回路基板１３０８に搭載できる。
【００８６】
図１８はページャの構成を示すものであるから、液晶表示パネル１３０４以外に回路基板１３０８が必要となるが、液晶表示パネル１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示パネル１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図１９に示すように、液晶表示パネル１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【００８７】
【図面の簡単な説明】
【図１】本発明の液晶表示パネルの一部の断面図である。
【図２】図１の液晶表示パネルの石英基板上に形成される各層の透視図である。
【図３】図３（Ａ）〜図３（Ｄ）は、石英基板上に形成される各層の製造プロセス順の工程図である。
【図４】図４（Ａ）〜図４（Ｃ）は、図３（Ｄ）に続いて石英基板上に形成される各層の製造プロセス順の工程図である。
【図５】遮光層を、液晶に並列に接続される保持容量の容量線として用いる場合の、遮光層の形成パターンを示す平面図である。
【図６】スイッチング素子と、液晶と、保持容量との電気的接続関係を示す回路図である。
【図７】熱酸化時間と熱酸化膜厚との関係を示す特性図である。
【図８】熱酸化膜厚と８インチ石英基板に生ずる反りとの関係を示す特性図である。
【図９】図９（Ａ）〜図９（Ｆ）は、ＭＯＳ界面の荒れの状態を示す電子顕微鏡写真を、熱酸化膜温度毎に模式的に示す特性図である。
【図１０】ゲート酸化膜を構成するＣＶＤ酸化膜のステップカバレージの温度依存特性を示す特性図である。
【図１１】ゲート酸化膜を構成するＣＶＤ酸化膜のステップカバレージの圧力依存特性を示す特性図である。
【図１２】ゲート酸化膜を構成するＣＶＤ酸化膜の基板面内均一性の流量比依存特性を示す特性図である。
【図１３】図１に示す石英基板側に形成されるＴＦＴ及び駆動回路を示す概略説明図である。
【図１４】（Ａ）は図１に示す液晶パネル全体の断面図、（Ｂ）はその平面レイアウトを示す図である。
【図１５】本発明の電子機器のブロック図である。
【図１６】本発明が適用されるプロジェクタの概略説明図である。
【図１７】本発明が適用されるパーソナルコンピュータの外観図である。
【図１８】本発明が適用されるページャの分解斜視図である。
【図１９】外付け回路を備えた液晶表示パネルの一例を示す概略説明図である。
【符号の説明】
１０ 石英基板
１２ ガラス基板
１４ 液晶
１６ 共通電極（ＩＴＯ）
２０ 遮光層
２２ 絶縁層
３０ 薄膜トランジスタ
４０ 第１ポリシリコン層（ソース、ドレイン）
４２ ゲート酸化膜
４２ａ 熱酸化膜
４２ｂ ＣＶＤ酸化膜
４４ 第２ポリシリコン層（ゲート、走査信号線）
４６ 第１層間絶縁層
４７ 第１コンタクトホール
４８ 金属配線層（データ信号線）
５０ 第２層間絶縁層
５１ 第２コンタクトホール
５２ 画素電極（ＩＴＯ）
Claims (9)
- 一対の基板の間に液晶が封入され、かつ、一方の基板上に、走査信号に基づいて画像信号を画素電極に供給するスイッチング素子と、前記スイッチング素子と前記画素電極との間に接続された保持容量とを有する液晶表示パネルにおいて、
前記スイッチング素子は、ソース、ドレインとなる第１ポリシリコン層と、ゲート電極となる第２ポリシリコン層と、下層の前記第１ポリシリコン層及び上層の前記第２ポリシリコン層間に設けられたゲート絶縁膜とを有するトップゲート型薄膜トランジスタにて形成され、
前記一方の基板と前記薄膜トランジスタの前記第１ポリシリコン層との間に、遮光層と、該遮光層及び前記第１ポリシリコン層を絶縁する絶縁層とを設け、
前記第１ポリシリコン層の前記ドレイン側が、隣接する２つの画素電極間に延長形成され、その延長部が、前記保持容量の一方の電極とされ、前記第２ポリシリコン層が前記保持容量の一方の電極と対向して配置されて前記保持容量の他方の電極とされ、
前記遮光層が、前記薄膜トランジスタの前記ソースに前記画像信号を供給するデータ信号線と交差する方向に延び、前記保持容量の下層にて前記保持容量の電極幅よりも幅広に形成され、かつ、前記遮光層は前記保持容量の容量線として兼用され、
前記画素電極と前記薄膜トランジスタとの間の層に、前記データ信号線を設けたことを特徴とする液晶表示パネル。 - 請求項１において、
前記遮光層に走査信号を供給することを特徴とする液晶表示パネル。 - 請求項１または２において、
前記一方の基板には、液晶ドライバ用薄膜トランジスタが形成され、前記遮光層は、前記液晶ドライバ用薄膜トランジスタと対向する領域にも配置されていることを特徴とする液晶表示パネル。 - 請求項１乃至３のいずれかにおいて、
前記絶縁層の膜厚を、０．０５〜１．５μｍとしたことを特徴とする液晶表示パネル。 - 請求項１乃至４のいずれかにおいて、
前記遮光層は、前記一方の基板に形成された複数の遮光性の前記データ信号線と直交する方向に複数配列され、前記データ信号線と前記遮光層とでブラックマトリクスを構成することを特徴とする液晶表示パネル。 - 請求項５において、
前記一対の基板のうち、前記一方の基板に対向する他方の基板上には、遮光層が形成されないことを特徴とする液晶表示パネル。 - 請求項１乃至６のいずれかにおいて、
前記一方の基板は石英基板であり、前記遮光層は、シリサイド系金属であることを特徴とする液晶表示パネル。 - 請求項１乃至７のいずれかに記載の液晶表示パネルを有することを特徴とする電子機器。
- 走査信号に基づいて画像信号を画素電極に供給するスイッチング素子と、前記スイッチング素子と前記画素電極との間に接続された保持容量とを有する基板において、
前記スイッチング素子は、ソース、ドレインとなる第１ポリシリコン層と、ゲート電極となる第２ポリシリコン層と、下層の前記第１ポリシリコン層及び上層の前記第２ポリシリコン層間に設けられたゲート絶縁膜とを有するトップゲート型薄膜トランジスタにて形成され、
前記一方の基板と前記薄膜トランジスタの前記第１ポリシリコン層との間に、遮光層と、該遮光層及び前記第１ポリシリコン層を絶縁する絶縁層とを設け、
前記第１ポリシリコン層の前記ドレイン側が、隣接する２つの画素電極間に延長形成され、その延長部が、前記保持容量の一方の電極とされ、前記第２ポリシリコン層が前記保持容量の一方の電極と対向して配置されて前記保持容量の他方の電極とされ、
前記遮光層が、前記ソースに接続されるデータ信号線と交差する方向に延び、前記保持容量の下層にて前記保持容量の電極幅よりも幅広に形成され、かつ、前記遮光層は前記保持容量の容量線として兼用され、
前記画素電極と前記薄膜トランジスタとの間の層に、前記データ信号線を設けたことを特徴とするスイッチング素子を有する基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28302596A JP3830213B2 (ja) | 1996-10-04 | 1996-10-04 | スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28302596A JP3830213B2 (ja) | 1996-10-04 | 1996-10-04 | スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032786A Division JP2004004553A (ja) | 2003-02-10 | 2003-02-10 | 液晶表示パネル及びドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10111520A JPH10111520A (ja) | 1998-04-28 |
| JP3830213B2 true JP3830213B2 (ja) | 2006-10-04 |
Family
ID=17660256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28302596A Expired - Fee Related JP3830213B2 (ja) | 1996-10-04 | 1996-10-04 | スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830213B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| TW468269B (en) * | 1999-01-28 | 2001-12-11 | Semiconductor Energy Lab | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| JP4341062B2 (ja) | 2003-02-12 | 2009-10-07 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2005086004A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
| JP2005197618A (ja) | 2004-01-09 | 2005-07-21 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの形成方法ならびに表示デバイス、電子機器 |
| TWI675243B (zh) | 2006-05-16 | 2019-10-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP5458367B2 (ja) | 2007-07-09 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2010089831A1 (ja) | 2009-02-05 | 2010-08-12 | シャープ株式会社 | 半導体装置及びその製造方法 |
| CN102646595A (zh) * | 2011-11-11 | 2012-08-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示器件 |
| US10706803B2 (en) | 2015-05-25 | 2020-07-07 | Sharp Kabushiki Kaisha | Shift register circuit |
-
1996
- 1996-10-04 JP JP28302596A patent/JP3830213B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10111520A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| US7164408B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| US20050202601A1 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP2004004553A (ja) | 液晶表示パネル及びドライブ回路 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| US20030179324A1 (en) | Liquid crystal display device, electro-optical device and method of producing the same, and electronic apparatus | |
| JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| KR100471954B1 (ko) | 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기 | |
| JP3830213B2 (ja) | スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器 | |
| JP2007178650A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
| JP3428321B2 (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| US7388225B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3837951B2 (ja) | 電気光学パネル及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3697964B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3791541B2 (ja) | 液晶装置及び電子機器 | |
| JP3791482B2 (ja) | 液晶装置及び電子機器 | |
| JP2004126554A (ja) | 電気光学パネル及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |