JP4465141B2 - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents
シリコンエピタキシャルウェーハ及びその製造方法 Download PDFInfo
- Publication number
- JP4465141B2 JP4465141B2 JP2002016663A JP2002016663A JP4465141B2 JP 4465141 B2 JP4465141 B2 JP 4465141B2 JP 2002016663 A JP2002016663 A JP 2002016663A JP 2002016663 A JP2002016663 A JP 2002016663A JP 4465141 B2 JP4465141 B2 JP 4465141B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- heat treatment
- single crystal
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 41
- 229910052710 silicon Inorganic materials 0.000 title claims description 41
- 239000010703 silicon Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims description 79
- 239000013078 crystal Substances 0.000 claims description 60
- 239000002244 precipitate Substances 0.000 claims description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 44
- 239000001301 oxygen Substances 0.000 claims description 44
- 229910052760 oxygen Inorganic materials 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 39
- 238000001556 precipitation Methods 0.000 claims description 24
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000005247 gettering Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 55
- 235000012431 wafers Nutrition 0.000 description 49
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 18
- 238000009826 distribution Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウェーハ全面に優れたゲッタリング能力を有するシリコンエピタキシャルウェーハ（以下、単にエピウェーハと呼ぶことがある。）、及びその製造方法に関する。
【０００２】
【関連技術】
半導体素子を製造するための基板として広く用いられているシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ（ＣＺ）法により育成されている。ＣＺ法により育成されたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／ｃｍ3の濃度で格子間酸素が不純物として含まれる。この格子間酸素は、結晶育成工程中において固化してから室温に冷却されるまでの熱履歴（以下、結晶熱履歴と略すことがある。）や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物（以下、酸素析出物又は単に析出物と呼ぶことがある。）が形成される。
【０００３】
その酸素析出物は、デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：ＩＧ）、デバイス特性や歩留まりを向上させる。このことから、シリコンウェーハの品質の１つとして、ＩＧ能力が重要視されている。
【０００４】
酸素析出の過程は、析出核形成とその成長の過程から成る。通常は、結晶熱履歴において核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。このことから、結晶熱履歴で形成されたものをＧｒｏｗｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の熱処理においても酸素析出核が形成される場合がある。
【０００５】
通常のａｓ−ｇｒｏｗｎウェーハの場合、デバイスプロセス前の段階で存在している酸素析出核は極めて小さく、ＩＧ能力を持たない。しかし、デバイスプロセスを経ることにより、大きな酸素析出物に成長してＩＧ能力を有するようになる。
【０００６】
ウェーハ表面近傍のデバイス作製領域を無欠陥化するために、基板上に気相成長によってシリコン単結晶を堆積させたエピウェーハが使用される場合がある。このエピウェーハにおいても、基板にＩＧ能力を付加させることが重要である。
【０００７】
しかし、エピタキシャル工程（以下、エピ工程と略すことがある。）が約１１００℃以上の高温であるために結晶熱履歴で形成された酸素析出核（Ｇｒｏｗｎ−ｉｎ析出核）のほとんどが消滅してしまい、その後のデバイスプロセスにおいて酸素析出物が形成されなくなってしまう。そのために、エピウェーハではＩＧ能力が低下するという問題がある。
【０００８】
この問題を解決する方法としては、エピ工程前の基板に８００℃程度の熱処理を施すことにより、結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ工程でも消滅しないようなサイズまで成長させる方法がある。この方法において、エピ成長前の熱処理温度が例えば８００℃の場合には、８００℃における臨界サイズ（その温度で安定成長が可能な析出核の最小サイズ）以上のサイズのＧｒｏｗｎ−ｉｎ析出核が成長してエピ工程で残存し、エピ工程後のデバイスプロセス等の熱処理により成長して酸素析出物となる。
【０００９】
エピ工程前の基板のＧｒｏｗｎ−ｉｎ析出核密度の面内における分布は、必ずしも均一であるとは限らない。典型的な例としては、酸化性雰囲気下で約１１００℃以上の熱処理を施した際に発生する酸化誘起積層欠陥（以下、ＯＳＦと呼ぶことがある。）の核となるような比較的大きなサイズのＧｒｏｗｎ−ｉｎ析出核が、リング状に存在する場合がある（以下、ＯＳＦがリング状に発生する領域をＯＳＦリングと呼ぶことがある。）。そのような基板に対して、Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後にエピタキシャル成長を行うと、エピウェーハ中の析出物密度の面内分布が不均一になり、ＩＧ能力が不均一になってしまうという問題が生ずる。
【００１０】
ボロンが高濃度に添加された一般的なｐ+基板では、ボロンが低濃度に添加されたｐ基板と比べると、ボロン添加の影響によりＯＳＦリングが発生しやすくなることが知られている。
【００１１】
従って、上述のようなＩＧ能力の面内不均一化の問題は、特にｐ+基板を用いたｐ／ｐ+エピウェーハにおいて生じやすくなる。もちろん、ｐ+基板の他にエピウェーハの基板として用いられているｐ基板、燐が低濃度に添加されたｎ基板、アンチモンあるいは砒素が高濃度に添加されたｎ+基板においても、結晶育成条件によってはＯＳＦリングが発生する場合がある。そのような場合には、ｐ+基板の場合と同様にＩＧ能力が不均一になってしまうという問題が生ずる。
【００１２】
さらに、近年のデバイスプロセスは使用するウェーハの大口径化に伴い、低温化短時間化が進行しており、例えば、一連のデバイスプロセスが全て１０００℃以下で行われたり、数十秒程度の熱処理時間しか必要としないＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）が頻繁に用いられるようになってきている。このようなデバイスプロセスは、全ての熱処理をトータルしても１０００℃、２時間程度の熱処理にしか相当しない場合があるため、従来のように、デバイスプロセス中での酸素析出物の成長が期待できない。そのようなことから、低温化短時間化されたデバイスプロセスに対しては、デバイスプロセス投入前の段階で優れたＩＧ能力を有することが必要である。
【００１３】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、優れたＩＧ能力をウェーハ全面に有するシリコンエピタキシャルウェーハ、及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明のシリコンエピタキシャルウェーハは、優れたゲッタリング能力をウェーハ全面に有するシリコンエピタキシャルウェーハであって、エピタキシャル成長前のシリコン単結晶基板は、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理したものであり、積層欠陥がリング状に発生していないシリコン単結晶基板であり、エピタキシャル成長後のシリコン単結晶基板内部に検出される酸素析出物の密度が、ウェーハ面内の何れの位置においても、１×１０９／ｃｍ３以上であり、前記エピタキシャル成長前の前記シリコン単結晶基板は、ボロン添加基板であって、抵抗率が０．１Ω・ｃｍ以下であり、酸素析出物密度の上限が１×１０12／ｃｍ ３ であることを特徴とする。
【００１５】
このように、ウェーハ面内の何れの位置においても高密度の酸素析出物が存在することにより、ウェーハ全面において優れたＩＧ能力を有するエピウェーハとなる。
【００１６】
さらに、エピ工程直後に実験的に検出可能な酸素析出物を高密度に有することで、デバイスプロセス投入前の段階で優れたＩＧ能力を有し、酸素析出物の成長が期待できない低温化短時間化されたデバイスプロセスに対して特に有効である。ここで、ＩＧ能力を有する酸素析出物のサイズは、実験的に検出可能な酸素析出物のサイズ（直径３０〜４０ｎｍ程度）を目安にしている。一般的には、実験的に検出できないサイズの酸素析出物でもＩＧ能力を有すると考えられているので、実験的に検出可能なサイズであれば十分なＩＧ能力を有すると判断できる。
【００１７】
前記エピタキシャル成長前の前記シリコン単結晶基板としては、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコンウェーハを用いるのが好ましい。
【００１８】
本発明者は、基板にＯＳＦリングが存在すると、その基板に対してＧｒｏｗｎ−ｉｎ析出核を成長させるための熱処理を施した後にエピ成長を行った場合に検出される酸素析出物の密度がエピタキシャルウェーハ面内で不均一になり、一部の領域で析出物密度が減少することを見出し、本発明に到達した。すなわち、ＯＳＦリングが存在しない基板であれば、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布が比較的均一であることから、ウェーハ全面に均一で高密度の酸素析出物を形成することができる。ボロンが高濃度に添加された一般的なｐ+基板では、ボロン添加の影響によりＯＳＦリングが発生しやすくなるので、本発明が特に有効である。
【００１９】
尚、本発明における「高濃度ボロン」とは、ボロン濃度が少なくとも５×１０17ａｔｏｍｓ／ｃｍ3であることを言い、抵抗率を制御するために意図的に添加するドーパントがボロンのみの場合には０．１Ω・ｃｍ以下の抵抗率に相当する。
【００２０】
エピタキシャルウェーハ面内の何れの位置においても、酸素析出物密度を１×１０9／ｃｍ3以上とするには、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコン単結晶ウェーハを基板とし、その基板に対してＧｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後に、エピタキシャル成長を行うことができる。
【００２１】
このように、ＯＳＦリングが存在しない基板中では、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布がほぼ均一であるので、Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後に、エピタキシャル成長を行えば、ウェーハ面内の何れの位置においても高密度の酸素析出物を得ることができる。尚、酸素析出物密度の上限は特に限定されないが、固溶酸素濃度の低下によるウェーハ強度の低下が生ずる場合があるので、１×１０12／ｃｍ3以下とすることが好ましい。
【００２２】
上記のＯＳＦリングが存在しない基板は、例えば特開平１１−１４７７８６号、特開平１１−１５７９９６号などに記載されているように、結晶の引き上げ速度Ｖと引き上げ結晶中の固液界面近傍の温度勾配Ｇとの比Ｖ／Ｇを制御して引き上げる公知技術を用いて得ることができる。高濃度ボロンドープの場合、ＯＳＦリングが発生するＶ／Ｇ値が高Ｖ／Ｇ側にシフトすることが既に知られている（E.Dornberger et al. J. Crystal Growth 180(1977) 343-352.）。従って、仮に低濃度ボロンドープ基板（ｐ基板）ではＯＳＦリングが発生しない引き上げ条件（Ｖ／Ｇ値）と同一の条件で引き上げたとしても、高濃度ボロンドープ基板の場合には、そのボロン濃度に依存してＯＳＦリングが発生してしまう。すなわち、高濃度にボロンが添加された一般的なｐ+基板の場合は、ボロン添加の効果により、大抵の場合はＯＳＦリングが存在することになることから、本発明の製造方法が特に有効である。
【００２３】
ＯＳＦリングの位置は、図４に示すようにＶ／Ｇ値が大きくなるにつれて結晶の外径方向にシフトしていく。従って、ＯＳＦリングが発生しない基板を得るためには、ＯＳＦリングが結晶の外周部で消滅するようにＶ／Ｇ値を高めればよい。また、引き上げ結晶のままの状態ではＯＳＦリングが外周部に存在していたとしても、その後の基板への加工プロセスにおいて、ＯＳＦリング部分を除去すれば、ＯＳＦリングが発生しない基板を得ることができる。
【００２４】
以上のようにｐ+基板の場合、ウェーハ面内におけるＯＳＦリングの位置は、Ｖ／Ｇとボロン濃度に依存する。このことから、Ｖ／Ｇとボロン濃度の制御により、ＯＳＦリングが存在しない基板を得ることができる。
【００２５】
ｐ／ｐ+エピウェーハ用基板としての抵抗率の下限値は特に限定されないが、現実的な結晶引き上げ条件として約０．０１４Ω・ｃｍ以上となるようなボロン濃度とすることができる。但し、ｐ／ｐ+エピウェーハにおけるｐ+基板の効果の１つとして、デバイスのラッチアップ耐性を向上させる効果があるので、その効果が得られるためには、基板の抵抗率を約０．１Ω・ｃｍ以下とする必要があり、十分な効果を得るためには０．０５Ω・ｃｍ以下とすることが好ましく、０．０２Ω・ｃｍ以下が特に好ましい。
【００２６】
一方、基板の抵抗率を高くすると、ＯＳＦリングが発生しにくくなるという効果に加えて、オートドープによるエピ層の抵抗率変化を防ぐために用いられるウェーハ裏面の酸化膜を形成する必要がなくなるという付加的な効果が得られる。Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理の条件は、Ｇｒｏｗｎ−ｉｎ析出核がエピ工程後に実験的に検出されるサイズ以上に成長できれば、如何なる条件でも構わないが、例えば、約１０００℃以上、約０．５時間以上とすることができる。このことにより、デバイスプロセス投入前の段階で、優れたＩＧ能力をウェーハ全面に付加することができる。
【００２７】
上述のことから、本発明により、優れたゲッタリング能力をウェーハ全面に有するシリコンエピタキシャルウェーハを得ることができる。
【００２８】
【発明の実施の形態】
以下に本発明のシリコンエピタキシャルウェーハの製造方法の実施の形態を添付図面に基づいて説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００２９】
図１は本発明のシリコンエピタキシャルウェーハを製造する方法の工程順の一例を示すフローチャートである。
【００３０】
図１に示したように、まずエピウェーハの基板となるシリコン単結晶ウェーハを準備する（ステップ１００）。この基板は、Ｖ／Ｇとボロン濃度の制御により、ＯＳＦリングを含まない。その基板に対してエピ工程前の酸素析出物を成長させる熱処理を施す（ステップ１０２）。
【００３１】
ここで、熱処理の条件は、Ｇｒｏｗｎ-ｉｎ析出核がエピ工程後に検出可能なサイズに成長できれば、如何なる条件でも構わない。例えば、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持する熱処理を施すことができる。そのようなエピ工程前の熱処理により、基板中にＩＧ能力を有する大きいサイズの酸素析出物を高密度に形成することができる。次に、必要に応じてウェーハを洗浄、酸化膜除去等を行ったのち、エピタキシャル成長を行う（ステップ１０４）。
【００３２】
上記熱処理は、熱処理されるウェーハの鏡面研磨（機械的化学的研磨と呼ばれる場合がある。）加工の前あるいは後のどちらの段階で行っても構わない。鏡面研磨加工前に行う場合は、熱処理後に鏡面研磨加工を行い、次にエピタキシャル成長を行うことになる。
【００３３】
本発明のシリコンエピタキシャルウェーハの特徴は、エピタキシャル成長後の基板内部に検出される酸素析出物の密度が、エピタキシャルウェーハ面内の何れの位置においても、１×１０9／ｃｍ3以上である点にある。このように、ウェーハ面内の何れの位置においても高密度の酸素析出物が存在することにより、エピタキシャルウェーハ全面において優れたＩＧ能力を有する。
【００３４】
さらに、エピ工程後に実験的に検出可能な酸素析出物を高密度に有することで、デバイスプロセス投入前の段階で優れたＩＧ能力を有し、酸素析出物の成長が期待できない低温化短時間化されたデバイスプロセスに対して特に有効である。エピタキシャル層を形成するための基板としては、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコン単結晶ウェーハを用いるのが効果的である。ＯＳＦリングが存在しない基板であれば、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布が比較的均一であることから、ウェーハ全面に高密度の酸素析出物を形成することができる。
【００３５】
基板中にＯＳＦリングが存在するか否かを確認するには、例えば酸化性雰囲気下において１１５０℃で６０分間の熱処理を施した後に、化学的選択エッチングを行い光学顕微鏡で基板表面を観察すれば良い。
【００３６】
ボロンが高濃度に添加された一般的なｐ+基板では、ボロン添加の影響によりＯＳＦリングが発生しやすくなるので、本発明の構成を採用するのが特に有効である。
【００３７】
【実施例】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【００３８】
（実施例１）
直径８インチ、面方位＜１００＞、抵抗率約０．０１５〜０．０１８Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の異なる２箇所（結晶育成工程の前半及び後半に成長した位置で、以下、それぞれ結晶位置Ａ及び結晶位置Ｂと呼ぶことがある。）から作製された鏡面研磨基板を準備した。基板の酸素濃度はガスフュージョン法で測定したところ、約１４ｐｐｍａであった。
【００３９】
尚、この結晶の引き上げにおいては、ＯＳＦリングが結晶の外径方向に消滅する様にＶ／Ｇ値を調整した。
【００４０】
次に、その基板に対して、エピ工程前の熱処理を酸素雰囲気下で施した。すなわち、基板を８００℃の熱処理炉内に挿入し、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持した。保持後は、熱処理炉内温度を８００℃まで３℃／分の速度で降温して基板を熱処理炉外に取り出した。次に、フッ化水素水溶液により基板表面の酸化膜を除去した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。
【００４１】
そのエピウェーハについて、如何なる熱処理も施さずに、基板内部の酸素析出物の密度を光散乱法の１つである赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがある。）により測定した。ＬＳＴによれば、直径４０ｎｍ程度以上のサイズの酸素析出物を検出することができる。析出物密度を測定した位置は、深さ方向が基板表面を基準として５０〜２３０μｍの範囲で、面内位置は周辺から５ｍｍの位置と周辺から１０ｍｍの位置から１０ｍｍ間隔で９０ｍｍまでとした。
【００４２】
図２は結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示す。何れの結晶位置の場合も、エピタキシャルウェーハ全面において析出物密度は１×１０9／ｃｍ3以上であり、面内分布はほぼ均一であることがわかる。
【００４３】
また、準備した基板に、エピ工程前の熱処理やエピタキシャル成長を行わずに、酸素雰囲気下において１１５０℃で１００分間の熱処理を施した。次に、化学的選択エッチングを行った後、光学顕微鏡で基板表面を観察することにより、ＯＳＦリングの有無を確認した。その結果、ＯＳＦリングは観察されなかった。
【００４４】
（比較例１）
実施例１と同一の炉内構造（同一のＧ）を有する引き上げ装置を用いて、実施例１よりも低い引き上げ速度により、直径８インチ、面方位＜１００＞、抵抗率約０．０１０〜０．０１３Ω・ｃｍのボロン添加シリコン単結晶を引き上げ、その異なる２箇所（結晶育成工程の前半及び後半に成長した位置で、以下、それぞれ結晶位置Ａ及び結晶位置Ｂと呼ぶことがある。）から作製された鏡面研磨基板を準備した。ウェーハの酸素濃度は約１３ｐｐｍａである。
【００４５】
次に、その基板に対して、実施例１と同様にエピ工程前の熱処理を酸素雰囲気下で施した。すなわち、基板を８００℃の熱処理炉内に挿入し、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持した。保持後は、熱処理炉内温度を８００℃まで３℃／分の速度で降温して基板を熱処理炉外に取り出した。次に、フッ化水素水溶液により基板表面の酸化膜を除去した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。
【００４６】
そのエピウェーハについて、如何なる熱処理も施さずに、基板内部の酸素析出物の密度をＬＳＴにより測定した。析出物密度を測定した位置は、深さ方向が基板表面を基準として５０〜２３０μｍの範囲で、面内位置は周辺から５ｍｍの位置と周辺から１０ｍｍの位置から１０ｍｍ間隔で９０ｍｍまでとした。
【００４７】
図３は結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示す。結晶位置Ａの場合は、ウェーハ周辺部から約２０ｍｍまでの領域において析出物密度が低くなった。また、結晶位置Ｂの場合は、ウェーハ周辺部から約２０ｍｍまでの領域と、約５０ｍｍから中心までの領域で析出物密度が低くなった。すなわち、何れの場合も、析出物密度の面内分布が極めて不均一になった。
【００４８】
また、準備した基板に、エピ工程前の熱処理やエピタキシャル成長を行わずに、酸素雰囲気下において１１５０℃で１００分間の熱処理を施した。次に、化学的選択エッチングを行った後、光学顕微鏡で基板表面を観察することにより、ＯＳＦリングの有無を確認した。その結果、何れの結晶位置の場合も、基板周辺より約３０ｍｍの位置において、ＯＳＦリングが観察された。このことから、ＯＳＦリングが存在する基板を用いた場合には、エピ工程後の析出物密度の面内分布が不均一になり、一部の領域において析出物密度は低くなることが確認された。
【００４９】
なお、本発明は、上記実施形態に限定されるものではない。
【００５０】
上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５１】
例えば、上記実施形態においては、直径２００ｍｍ（８インチ）のシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径１００〜４００ｍｍ（４〜１６インチ）あるいはそれ以上のシリコン単結晶にも適用できる。
【００５２】
また、本発明は、シリコン融液に水平磁場、縦磁場、カスプ磁場等を印加するいわゆるＭＣＺ法にも適用できることは言うまでもない。
【００５３】
【発明の効果】
以上述べたごとく、本発明によれば、ＯＳＦリングが存在しない基板に対して、エピ工程前の熱処理を施した後にエピタキシャル成長を行うことにより、優れたＩＧ能力をウェーハ全面に有するエピウェーハを提供することができる。
【図面の簡単な説明】
【図１】 本発明に係るシリコンエピタキシャルウェーハの製造方法の工程順の一例を示すフローチャートである。
【図２】 実施例１の結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示すグラフである。
【図３】 比較例１の結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示すグラフである。
【図４】 結晶位置及びＶ／Ｇ値によってＯＳＦ領域を示すグラフである。
【発明の属する技術分野】
本発明は、ウェーハ全面に優れたゲッタリング能力を有するシリコンエピタキシャルウェーハ（以下、単にエピウェーハと呼ぶことがある。）、及びその製造方法に関する。
【０００２】
【関連技術】
半導体素子を製造するための基板として広く用いられているシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ（ＣＺ）法により育成されている。ＣＺ法により育成されたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／ｃｍ3の濃度で格子間酸素が不純物として含まれる。この格子間酸素は、結晶育成工程中において固化してから室温に冷却されるまでの熱履歴（以下、結晶熱履歴と略すことがある。）や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物（以下、酸素析出物又は単に析出物と呼ぶことがある。）が形成される。
【０００３】
その酸素析出物は、デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：ＩＧ）、デバイス特性や歩留まりを向上させる。このことから、シリコンウェーハの品質の１つとして、ＩＧ能力が重要視されている。
【０００４】
酸素析出の過程は、析出核形成とその成長の過程から成る。通常は、結晶熱履歴において核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。このことから、結晶熱履歴で形成されたものをＧｒｏｗｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の熱処理においても酸素析出核が形成される場合がある。
【０００５】
通常のａｓ−ｇｒｏｗｎウェーハの場合、デバイスプロセス前の段階で存在している酸素析出核は極めて小さく、ＩＧ能力を持たない。しかし、デバイスプロセスを経ることにより、大きな酸素析出物に成長してＩＧ能力を有するようになる。
【０００６】
ウェーハ表面近傍のデバイス作製領域を無欠陥化するために、基板上に気相成長によってシリコン単結晶を堆積させたエピウェーハが使用される場合がある。このエピウェーハにおいても、基板にＩＧ能力を付加させることが重要である。
【０００７】
しかし、エピタキシャル工程（以下、エピ工程と略すことがある。）が約１１００℃以上の高温であるために結晶熱履歴で形成された酸素析出核（Ｇｒｏｗｎ−ｉｎ析出核）のほとんどが消滅してしまい、その後のデバイスプロセスにおいて酸素析出物が形成されなくなってしまう。そのために、エピウェーハではＩＧ能力が低下するという問題がある。
【０００８】
この問題を解決する方法としては、エピ工程前の基板に８００℃程度の熱処理を施すことにより、結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ工程でも消滅しないようなサイズまで成長させる方法がある。この方法において、エピ成長前の熱処理温度が例えば８００℃の場合には、８００℃における臨界サイズ（その温度で安定成長が可能な析出核の最小サイズ）以上のサイズのＧｒｏｗｎ−ｉｎ析出核が成長してエピ工程で残存し、エピ工程後のデバイスプロセス等の熱処理により成長して酸素析出物となる。
【０００９】
エピ工程前の基板のＧｒｏｗｎ−ｉｎ析出核密度の面内における分布は、必ずしも均一であるとは限らない。典型的な例としては、酸化性雰囲気下で約１１００℃以上の熱処理を施した際に発生する酸化誘起積層欠陥（以下、ＯＳＦと呼ぶことがある。）の核となるような比較的大きなサイズのＧｒｏｗｎ−ｉｎ析出核が、リング状に存在する場合がある（以下、ＯＳＦがリング状に発生する領域をＯＳＦリングと呼ぶことがある。）。そのような基板に対して、Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後にエピタキシャル成長を行うと、エピウェーハ中の析出物密度の面内分布が不均一になり、ＩＧ能力が不均一になってしまうという問題が生ずる。
【００１０】
ボロンが高濃度に添加された一般的なｐ+基板では、ボロンが低濃度に添加されたｐ基板と比べると、ボロン添加の影響によりＯＳＦリングが発生しやすくなることが知られている。
【００１１】
従って、上述のようなＩＧ能力の面内不均一化の問題は、特にｐ+基板を用いたｐ／ｐ+エピウェーハにおいて生じやすくなる。もちろん、ｐ+基板の他にエピウェーハの基板として用いられているｐ基板、燐が低濃度に添加されたｎ基板、アンチモンあるいは砒素が高濃度に添加されたｎ+基板においても、結晶育成条件によってはＯＳＦリングが発生する場合がある。そのような場合には、ｐ+基板の場合と同様にＩＧ能力が不均一になってしまうという問題が生ずる。
【００１２】
さらに、近年のデバイスプロセスは使用するウェーハの大口径化に伴い、低温化短時間化が進行しており、例えば、一連のデバイスプロセスが全て１０００℃以下で行われたり、数十秒程度の熱処理時間しか必要としないＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）が頻繁に用いられるようになってきている。このようなデバイスプロセスは、全ての熱処理をトータルしても１０００℃、２時間程度の熱処理にしか相当しない場合があるため、従来のように、デバイスプロセス中での酸素析出物の成長が期待できない。そのようなことから、低温化短時間化されたデバイスプロセスに対しては、デバイスプロセス投入前の段階で優れたＩＧ能力を有することが必要である。
【００１３】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、優れたＩＧ能力をウェーハ全面に有するシリコンエピタキシャルウェーハ、及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明のシリコンエピタキシャルウェーハは、優れたゲッタリング能力をウェーハ全面に有するシリコンエピタキシャルウェーハであって、エピタキシャル成長前のシリコン単結晶基板は、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理したものであり、積層欠陥がリング状に発生していないシリコン単結晶基板であり、エピタキシャル成長後のシリコン単結晶基板内部に検出される酸素析出物の密度が、ウェーハ面内の何れの位置においても、１×１０９／ｃｍ３以上であり、前記エピタキシャル成長前の前記シリコン単結晶基板は、ボロン添加基板であって、抵抗率が０．１Ω・ｃｍ以下であり、酸素析出物密度の上限が１×１０12／ｃｍ ３ であることを特徴とする。
【００１５】
このように、ウェーハ面内の何れの位置においても高密度の酸素析出物が存在することにより、ウェーハ全面において優れたＩＧ能力を有するエピウェーハとなる。
【００１６】
さらに、エピ工程直後に実験的に検出可能な酸素析出物を高密度に有することで、デバイスプロセス投入前の段階で優れたＩＧ能力を有し、酸素析出物の成長が期待できない低温化短時間化されたデバイスプロセスに対して特に有効である。ここで、ＩＧ能力を有する酸素析出物のサイズは、実験的に検出可能な酸素析出物のサイズ（直径３０〜４０ｎｍ程度）を目安にしている。一般的には、実験的に検出できないサイズの酸素析出物でもＩＧ能力を有すると考えられているので、実験的に検出可能なサイズであれば十分なＩＧ能力を有すると判断できる。
【００１７】
前記エピタキシャル成長前の前記シリコン単結晶基板としては、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコンウェーハを用いるのが好ましい。
【００１８】
本発明者は、基板にＯＳＦリングが存在すると、その基板に対してＧｒｏｗｎ−ｉｎ析出核を成長させるための熱処理を施した後にエピ成長を行った場合に検出される酸素析出物の密度がエピタキシャルウェーハ面内で不均一になり、一部の領域で析出物密度が減少することを見出し、本発明に到達した。すなわち、ＯＳＦリングが存在しない基板であれば、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布が比較的均一であることから、ウェーハ全面に均一で高密度の酸素析出物を形成することができる。ボロンが高濃度に添加された一般的なｐ+基板では、ボロン添加の影響によりＯＳＦリングが発生しやすくなるので、本発明が特に有効である。
【００１９】
尚、本発明における「高濃度ボロン」とは、ボロン濃度が少なくとも５×１０17ａｔｏｍｓ／ｃｍ3であることを言い、抵抗率を制御するために意図的に添加するドーパントがボロンのみの場合には０．１Ω・ｃｍ以下の抵抗率に相当する。
【００２０】
エピタキシャルウェーハ面内の何れの位置においても、酸素析出物密度を１×１０9／ｃｍ3以上とするには、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコン単結晶ウェーハを基板とし、その基板に対してＧｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後に、エピタキシャル成長を行うことができる。
【００２１】
このように、ＯＳＦリングが存在しない基板中では、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布がほぼ均一であるので、Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理を施した後に、エピタキシャル成長を行えば、ウェーハ面内の何れの位置においても高密度の酸素析出物を得ることができる。尚、酸素析出物密度の上限は特に限定されないが、固溶酸素濃度の低下によるウェーハ強度の低下が生ずる場合があるので、１×１０12／ｃｍ3以下とすることが好ましい。
【００２２】
上記のＯＳＦリングが存在しない基板は、例えば特開平１１−１４７７８６号、特開平１１−１５７９９６号などに記載されているように、結晶の引き上げ速度Ｖと引き上げ結晶中の固液界面近傍の温度勾配Ｇとの比Ｖ／Ｇを制御して引き上げる公知技術を用いて得ることができる。高濃度ボロンドープの場合、ＯＳＦリングが発生するＶ／Ｇ値が高Ｖ／Ｇ側にシフトすることが既に知られている（E.Dornberger et al. J. Crystal Growth 180(1977) 343-352.）。従って、仮に低濃度ボロンドープ基板（ｐ基板）ではＯＳＦリングが発生しない引き上げ条件（Ｖ／Ｇ値）と同一の条件で引き上げたとしても、高濃度ボロンドープ基板の場合には、そのボロン濃度に依存してＯＳＦリングが発生してしまう。すなわち、高濃度にボロンが添加された一般的なｐ+基板の場合は、ボロン添加の効果により、大抵の場合はＯＳＦリングが存在することになることから、本発明の製造方法が特に有効である。
【００２３】
ＯＳＦリングの位置は、図４に示すようにＶ／Ｇ値が大きくなるにつれて結晶の外径方向にシフトしていく。従って、ＯＳＦリングが発生しない基板を得るためには、ＯＳＦリングが結晶の外周部で消滅するようにＶ／Ｇ値を高めればよい。また、引き上げ結晶のままの状態ではＯＳＦリングが外周部に存在していたとしても、その後の基板への加工プロセスにおいて、ＯＳＦリング部分を除去すれば、ＯＳＦリングが発生しない基板を得ることができる。
【００２４】
以上のようにｐ+基板の場合、ウェーハ面内におけるＯＳＦリングの位置は、Ｖ／Ｇとボロン濃度に依存する。このことから、Ｖ／Ｇとボロン濃度の制御により、ＯＳＦリングが存在しない基板を得ることができる。
【００２５】
ｐ／ｐ+エピウェーハ用基板としての抵抗率の下限値は特に限定されないが、現実的な結晶引き上げ条件として約０．０１４Ω・ｃｍ以上となるようなボロン濃度とすることができる。但し、ｐ／ｐ+エピウェーハにおけるｐ+基板の効果の１つとして、デバイスのラッチアップ耐性を向上させる効果があるので、その効果が得られるためには、基板の抵抗率を約０．１Ω・ｃｍ以下とする必要があり、十分な効果を得るためには０．０５Ω・ｃｍ以下とすることが好ましく、０．０２Ω・ｃｍ以下が特に好ましい。
【００２６】
一方、基板の抵抗率を高くすると、ＯＳＦリングが発生しにくくなるという効果に加えて、オートドープによるエピ層の抵抗率変化を防ぐために用いられるウェーハ裏面の酸化膜を形成する必要がなくなるという付加的な効果が得られる。Ｇｒｏｗｎ−ｉｎ析出核を成長させる熱処理の条件は、Ｇｒｏｗｎ−ｉｎ析出核がエピ工程後に実験的に検出されるサイズ以上に成長できれば、如何なる条件でも構わないが、例えば、約１０００℃以上、約０．５時間以上とすることができる。このことにより、デバイスプロセス投入前の段階で、優れたＩＧ能力をウェーハ全面に付加することができる。
【００２７】
上述のことから、本発明により、優れたゲッタリング能力をウェーハ全面に有するシリコンエピタキシャルウェーハを得ることができる。
【００２８】
【発明の実施の形態】
以下に本発明のシリコンエピタキシャルウェーハの製造方法の実施の形態を添付図面に基づいて説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００２９】
図１は本発明のシリコンエピタキシャルウェーハを製造する方法の工程順の一例を示すフローチャートである。
【００３０】
図１に示したように、まずエピウェーハの基板となるシリコン単結晶ウェーハを準備する（ステップ１００）。この基板は、Ｖ／Ｇとボロン濃度の制御により、ＯＳＦリングを含まない。その基板に対してエピ工程前の酸素析出物を成長させる熱処理を施す（ステップ１０２）。
【００３１】
ここで、熱処理の条件は、Ｇｒｏｗｎ-ｉｎ析出核がエピ工程後に検出可能なサイズに成長できれば、如何なる条件でも構わない。例えば、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持する熱処理を施すことができる。そのようなエピ工程前の熱処理により、基板中にＩＧ能力を有する大きいサイズの酸素析出物を高密度に形成することができる。次に、必要に応じてウェーハを洗浄、酸化膜除去等を行ったのち、エピタキシャル成長を行う（ステップ１０４）。
【００３２】
上記熱処理は、熱処理されるウェーハの鏡面研磨（機械的化学的研磨と呼ばれる場合がある。）加工の前あるいは後のどちらの段階で行っても構わない。鏡面研磨加工前に行う場合は、熱処理後に鏡面研磨加工を行い、次にエピタキシャル成長を行うことになる。
【００３３】
本発明のシリコンエピタキシャルウェーハの特徴は、エピタキシャル成長後の基板内部に検出される酸素析出物の密度が、エピタキシャルウェーハ面内の何れの位置においても、１×１０9／ｃｍ3以上である点にある。このように、ウェーハ面内の何れの位置においても高密度の酸素析出物が存在することにより、エピタキシャルウェーハ全面において優れたＩＧ能力を有する。
【００３４】
さらに、エピ工程後に実験的に検出可能な酸素析出物を高密度に有することで、デバイスプロセス投入前の段階で優れたＩＧ能力を有し、酸素析出物の成長が期待できない低温化短時間化されたデバイスプロセスに対して特に有効である。エピタキシャル層を形成するための基板としては、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリコン単結晶ウェーハを用いるのが効果的である。ＯＳＦリングが存在しない基板であれば、Ｇｒｏｗｎ−ｉｎ析出核密度の面内分布が比較的均一であることから、ウェーハ全面に高密度の酸素析出物を形成することができる。
【００３５】
基板中にＯＳＦリングが存在するか否かを確認するには、例えば酸化性雰囲気下において１１５０℃で６０分間の熱処理を施した後に、化学的選択エッチングを行い光学顕微鏡で基板表面を観察すれば良い。
【００３６】
ボロンが高濃度に添加された一般的なｐ+基板では、ボロン添加の影響によりＯＳＦリングが発生しやすくなるので、本発明の構成を採用するのが特に有効である。
【００３７】
【実施例】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【００３８】
（実施例１）
直径８インチ、面方位＜１００＞、抵抗率約０．０１５〜０．０１８Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の異なる２箇所（結晶育成工程の前半及び後半に成長した位置で、以下、それぞれ結晶位置Ａ及び結晶位置Ｂと呼ぶことがある。）から作製された鏡面研磨基板を準備した。基板の酸素濃度はガスフュージョン法で測定したところ、約１４ｐｐｍａであった。
【００３９】
尚、この結晶の引き上げにおいては、ＯＳＦリングが結晶の外径方向に消滅する様にＶ／Ｇ値を調整した。
【００４０】
次に、その基板に対して、エピ工程前の熱処理を酸素雰囲気下で施した。すなわち、基板を８００℃の熱処理炉内に挿入し、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持した。保持後は、熱処理炉内温度を８００℃まで３℃／分の速度で降温して基板を熱処理炉外に取り出した。次に、フッ化水素水溶液により基板表面の酸化膜を除去した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。
【００４１】
そのエピウェーハについて、如何なる熱処理も施さずに、基板内部の酸素析出物の密度を光散乱法の１つである赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがある。）により測定した。ＬＳＴによれば、直径４０ｎｍ程度以上のサイズの酸素析出物を検出することができる。析出物密度を測定した位置は、深さ方向が基板表面を基準として５０〜２３０μｍの範囲で、面内位置は周辺から５ｍｍの位置と周辺から１０ｍｍの位置から１０ｍｍ間隔で９０ｍｍまでとした。
【００４２】
図２は結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示す。何れの結晶位置の場合も、エピタキシャルウェーハ全面において析出物密度は１×１０9／ｃｍ3以上であり、面内分布はほぼ均一であることがわかる。
【００４３】
また、準備した基板に、エピ工程前の熱処理やエピタキシャル成長を行わずに、酸素雰囲気下において１１５０℃で１００分間の熱処理を施した。次に、化学的選択エッチングを行った後、光学顕微鏡で基板表面を観察することにより、ＯＳＦリングの有無を確認した。その結果、ＯＳＦリングは観察されなかった。
【００４４】
（比較例１）
実施例１と同一の炉内構造（同一のＧ）を有する引き上げ装置を用いて、実施例１よりも低い引き上げ速度により、直径８インチ、面方位＜１００＞、抵抗率約０．０１０〜０．０１３Ω・ｃｍのボロン添加シリコン単結晶を引き上げ、その異なる２箇所（結晶育成工程の前半及び後半に成長した位置で、以下、それぞれ結晶位置Ａ及び結晶位置Ｂと呼ぶことがある。）から作製された鏡面研磨基板を準備した。ウェーハの酸素濃度は約１３ｐｐｍａである。
【００４５】
次に、その基板に対して、実施例１と同様にエピ工程前の熱処理を酸素雰囲気下で施した。すなわち、基板を８００℃の熱処理炉内に挿入し、８００℃から１０００℃まで３℃／分の速度で昇温し、１０００℃で４時間保持した。保持後は、熱処理炉内温度を８００℃まで３℃／分の速度で降温して基板を熱処理炉外に取り出した。次に、フッ化水素水溶液により基板表面の酸化膜を除去した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。
【００４６】
そのエピウェーハについて、如何なる熱処理も施さずに、基板内部の酸素析出物の密度をＬＳＴにより測定した。析出物密度を測定した位置は、深さ方向が基板表面を基準として５０〜２３０μｍの範囲で、面内位置は周辺から５ｍｍの位置と周辺から１０ｍｍの位置から１０ｍｍ間隔で９０ｍｍまでとした。
【００４７】
図３は結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示す。結晶位置Ａの場合は、ウェーハ周辺部から約２０ｍｍまでの領域において析出物密度が低くなった。また、結晶位置Ｂの場合は、ウェーハ周辺部から約２０ｍｍまでの領域と、約５０ｍｍから中心までの領域で析出物密度が低くなった。すなわち、何れの場合も、析出物密度の面内分布が極めて不均一になった。
【００４８】
また、準備した基板に、エピ工程前の熱処理やエピタキシャル成長を行わずに、酸素雰囲気下において１１５０℃で１００分間の熱処理を施した。次に、化学的選択エッチングを行った後、光学顕微鏡で基板表面を観察することにより、ＯＳＦリングの有無を確認した。その結果、何れの結晶位置の場合も、基板周辺より約３０ｍｍの位置において、ＯＳＦリングが観察された。このことから、ＯＳＦリングが存在する基板を用いた場合には、エピ工程後の析出物密度の面内分布が不均一になり、一部の領域において析出物密度は低くなることが確認された。
【００４９】
なお、本発明は、上記実施形態に限定されるものではない。
【００５０】
上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５１】
例えば、上記実施形態においては、直径２００ｍｍ（８インチ）のシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径１００〜４００ｍｍ（４〜１６インチ）あるいはそれ以上のシリコン単結晶にも適用できる。
【００５２】
また、本発明は、シリコン融液に水平磁場、縦磁場、カスプ磁場等を印加するいわゆるＭＣＺ法にも適用できることは言うまでもない。
【００５３】
【発明の効果】
以上述べたごとく、本発明によれば、ＯＳＦリングが存在しない基板に対して、エピ工程前の熱処理を施した後にエピタキシャル成長を行うことにより、優れたＩＧ能力をウェーハ全面に有するエピウェーハを提供することができる。
【図面の簡単な説明】
【図１】 本発明に係るシリコンエピタキシャルウェーハの製造方法の工程順の一例を示すフローチャートである。
【図２】 実施例１の結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示すグラフである。
【図３】 比較例１の結晶位置Ａ及び結晶位置Ｂにおける析出物密度のウェーハ面内分布を示すグラフである。
【図４】 結晶位置及びＶ／Ｇ値によってＯＳＦ領域を示すグラフである。
Claims (1)
- 優れたゲッタリング能力をウェーハ全面に有するシリコンエピタキシャルウェーハであって、エピタキシャル成長前のシリコン単結晶基板は、シリコン単結晶の育成工程で形成されたＧｒｏｗｎ−ｉｎ析出核を有し、且つ酸化性雰囲気下で熱処理したものであり、積層欠陥がリング状に発生していないシリコン単結晶基板であり、エピタキシャル成長後のシリコン単結晶基板内部に検出される酸素析出物の密度が、ウェーハ面内の何れの位置においても、１×１０９／ｃｍ３以上であり、前記エピタキシャル成長前の前記シリコン単結晶基板は、ボロン添加基板であって、抵抗率が０．１Ω・ｃｍ以下であり、酸素析出物密度の上限が１×１０12／ｃｍ ３ であることを特徴とするシリコンエピタキシャルウェーハ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016663A JP4465141B2 (ja) | 2002-01-25 | 2002-01-25 | シリコンエピタキシャルウェーハ及びその製造方法 |
| EP03701761A EP1475829A4 (en) | 2002-01-25 | 2003-01-17 | SILICON PITAXIS WAFERS AND METHOD FOR THE PRODUCTION THEREOF |
| KR1020047006935A KR100911925B1 (ko) | 2002-01-25 | 2003-01-17 | 실리콘 에피텍셜 웨이퍼 및 그 제조방법 |
| PCT/JP2003/000345 WO2003065439A1 (fr) | 2002-01-25 | 2003-01-17 | Plaquette epitaxiale en silicium et son procede de production |
| US10/501,672 US7229501B2 (en) | 2002-01-25 | 2003-01-17 | Silicon epitaxial wafer and process for manufacturing the same |
| TW092101499A TW200303041A (en) | 2002-01-25 | 2003-01-23 | Silicon epitaxial wafer and its production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016663A JP4465141B2 (ja) | 2002-01-25 | 2002-01-25 | シリコンエピタキシャルウェーハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218120A JP2003218120A (ja) | 2003-07-31 |
| JP4465141B2 true JP4465141B2 (ja) | 2010-05-19 |
Family
ID=27652654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002016663A Expired - Fee Related JP4465141B2 (ja) | 2002-01-25 | 2002-01-25 | シリコンエピタキシャルウェーハ及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7229501B2 (ja) |
| EP (1) | EP1475829A4 (ja) |
| JP (1) | JP4465141B2 (ja) |
| KR (1) | KR100911925B1 (ja) |
| TW (1) | TW200303041A (ja) |
| WO (1) | WO2003065439A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604889B2 (ja) * | 2005-05-25 | 2011-01-05 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法、並びにシリコン単結晶育成方法 |
| DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP4805681B2 (ja) | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| KR20150081741A (ko) * | 2014-01-06 | 2015-07-15 | 주식회사 엘지실트론 | 에피텍셜 웨이퍼 및 에피텍셜용 웨이퍼 제조 방법 |
| DE102014221421B3 (de) * | 2014-10-22 | 2015-12-24 | Siltronic Ag | Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium |
| JP6493105B2 (ja) * | 2015-09-04 | 2019-04-03 | 株式会社Sumco | エピタキシャルシリコンウェーハ |
| FR3122524A1 (fr) * | 2021-04-29 | 2022-11-04 | Stmicroelectronics (Crolles 2) Sas | Procédé de fabrication de puces semiconductrices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
| JP3944958B2 (ja) * | 1997-07-02 | 2007-07-18 | 株式会社Ｓｕｍｃｏ | シリコンエピタキシャルウェーハとその製造方法 |
| JP3446572B2 (ja) | 1997-11-11 | 2003-09-16 | 信越半導体株式会社 | シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにプログラムを記録した記録媒体 |
| WO2000012787A1 (en) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them |
| JP4647732B2 (ja) * | 1998-10-06 | 2011-03-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Ｐ／ｐ−エピタキシャルウェーハの製造方法 |
| JP3601340B2 (ja) | 1999-02-01 | 2004-12-15 | 信越半導体株式会社 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| JP3870293B2 (ja) * | 1999-03-26 | 2007-01-17 | シルトロニック・ジャパン株式会社 | シリコン半導体基板及びその製造方法 |
| JP3988307B2 (ja) * | 1999-03-26 | 2007-10-10 | 株式会社Ｓｕｍｃｏ | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
| US20020142170A1 (en) * | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| JP4510997B2 (ja) * | 2000-01-18 | 2010-07-28 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| JP2001237247A (ja) * | 2000-02-25 | 2001-08-31 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ |
| JP3846627B2 (ja) * | 2000-04-14 | 2006-11-15 | 信越半導体株式会社 | シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 |
-
2002
- 2002-01-25 JP JP2002016663A patent/JP4465141B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-17 EP EP03701761A patent/EP1475829A4/en not_active Ceased
- 2003-01-17 WO PCT/JP2003/000345 patent/WO2003065439A1/ja active Application Filing
- 2003-01-17 KR KR1020047006935A patent/KR100911925B1/ko active IP Right Grant
- 2003-01-17 US US10/501,672 patent/US7229501B2/en not_active Expired - Lifetime
- 2003-01-23 TW TW092101499A patent/TW200303041A/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1475829A4 (en) | 2008-01-23 |
| KR20040076859A (ko) | 2004-09-03 |
| US7229501B2 (en) | 2007-06-12 |
| JP2003218120A (ja) | 2003-07-31 |
| TW200303041A (en) | 2003-08-16 |
| KR100911925B1 (ko) | 2009-08-13 |
| EP1475829A1 (en) | 2004-11-10 |
| WO2003065439A1 (fr) | 2003-08-07 |
| TWI299521B (ja) | 2008-08-01 |
| US20050087830A1 (en) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622622B1 (ko) | 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼 | |
| KR100871626B1 (ko) | 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| KR100971163B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
| US20020142171A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP2007176732A (ja) | アニールウエハ及びアニールウエハの製造方法 | |
| KR20010101189A (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
| US20020142170A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JP4473571B2 (ja) | シリコンウェーハの製造方法 | |
| JP4465141B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| WO2018186248A1 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| TW201909246A (zh) | 晶圓製造方法和晶圓 | |
| JP2021130577A (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2003100759A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2004172391A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2000068279A (ja) | シリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070725 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4465141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |