JP2003124402A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP2003124402A
JP2003124402A JP2001319218A JP2001319218A JP2003124402A JP 2003124402 A JP2003124402 A JP 2003124402A JP 2001319218 A JP2001319218 A JP 2001319218A JP 2001319218 A JP2001319218 A JP 2001319218A JP 2003124402 A JP2003124402 A JP 2003124402A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
carrier substrate
filler
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001319218A
Other languages
English (en)
Other versions
JP3650748B2 (ja
Inventor
Hiroyuki Kurata
博之 倉田
Kenji Tanaka
健司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2001319218A priority Critical patent/JP3650748B2/ja
Publication of JP2003124402A publication Critical patent/JP2003124402A/ja
Application granted granted Critical
Publication of JP3650748B2 publication Critical patent/JP3650748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージ組立後のＩＣ特性変動を小さくで
きる半導体パッケージおよびその製造方法を提供する。 【解決手段】 アンダーフィル樹脂に含有するフィラー
の粒径が、キャリア用基板表面とフェースダウンで接続
される半導体素子表面の間隔より大きく、前記キャリア
用基板と前記半導体素子の隙間には前記フィラーを含ま
ない前記アンダーフィル樹脂により充填され、かつ前記
隙間の外周は前記フィラーを含む前記アンダーフィル樹
脂で覆われ、前記半導体素子全体および前記アンダーフ
ィル樹脂を含む前記キャリア用基板表面がオーバーコー
ト樹脂で覆われていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子に形成
したバンプがキャリア用基板にフェースダウンボンディ
ングされて成る半導体パッケージにおいて、特にパッケ
ージング後の半導体集積回路の特性変動を小さくできる
半導体パッケージの構造およびその製造方法に関する。
【０００２】
【従来の技術】従来の半導体パッケージの一例として、
ＬＣＣ（Ｌｅａｄｌｅｓｓ ＣｈｉｐＣａｒｒｉｅｒ）
構造の半導体パッケージの断面図を図３に示す。図３に
おいて、チップ状の半導体素子１の各電極に設けられた
金属バンプ２が、キャリア用基板３の第１層基板３ａ表
面に設けられている導電パタ一ン４と電気的に接続され
るようにフェースダウンボンディングされている。第１
層基板３ａの裏面側には第２層基板３ｂが貼着されてお
り、導電パターン４と電気的に接続するようにその側壁
から裏面にかけて導電性の外部接続端子（ランド用パタ
ーン）５が設けられている。半導体素子１とキャリア用
基板３との隙間はフィラー６を含むアンダーフィル樹脂
７で充填され、全体をアンダーフィル樹脂７と同様にフ
ィラー６を含むオーバーコート樹脂８で被覆された構造
となっている。（低弾性樹脂膜９については後述す
る。）
【０００３】図３の半導体パッケージの製造方法は、半
導体素子１の金属バンプ２を超音波熱圧着によりキャリ
ア用基板３の導電パターン４にフェースダウンボンディ
ングした後、半導体素子１とキャリア用基板の隙間より
も小さい粒径のフィラー６を含むアンダーフィル樹脂７
をディスペンス装置などを使用して前記隙間に注入・充
填し、全体をアンダーフィル樹脂７と同様にフィラー６
を含むオーバーコート樹脂８をポッティング法を使って
封止し硬化する方法で行われている。ここで、フィラー
６を添加した樹脂を使用することにより、半導体装置の
耐湿性や放熱性を向上させることができる。
【０００４】一方、このような半導体パッケージの構造
および製造方法では、樹脂を硬化する場合の熱処理時
に、半導体素子１とキャリア用基板３の隙間に充填され
たフィラー６を含むアンダーフィル樹脂７と半導体素子
１との熱膨張係数差などに基づき、半導体素子１にスト
レスが加わり、半導体素子１の特性が変動してしまうと
いう問題がある。
【０００５】このような特性の変動を抑制するため、図
３に示されるように、半導体素子１の表面に低弾性樹脂
膜９を形成して、樹脂の熱硬化収縮での影響を緩和する
構造のものも用いられている。
【０００６】
【発明が解決しようとする課題】従来のような半導体パ
ッケージおよびその製造方法では、樹脂を硬化する場合
の熱処理時に、フィラー６を含むアンダーフィル樹脂７
から半導体素子１にストレスが加わり、半導体素子の特
性が変動してしまうという問題がある。一方、アンダー
フィル樹脂７の成分からフィラー６を除去すればパッケ
ージ単体としては低弾性となるが、反りの発生による組
立の難しさ、およびパッケージの放熱性低下や、吸湿に
弱くなるといった問題がある。
【０００７】また、半導体素子１の表面に低弾性樹脂膜
９を形成する場合、ウェハプロセスのどこかで追加工程
を設けないと実現することができないため、コストアッ
プに繋がるという問題がある。本発明はこのような問題
を解決するためになされたもので、特性のバラツキが少
なく、かつ、小型の半導体パッケージおよびその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体パッケー
ジは、キャリア用基板と、該キャリア用基板表面の導電
パターンに、表面に形成された金属バンプがフェースダ
ウンで接続される半導体素子と、前記キャリア用基板と
前記半導体素子の隙間にアンダーフィル樹脂が充填され
るとともに前記半導体素子全体および前記アンダーフィ
ル樹脂を含む前記キャリア用基板表面を被覆するオーバ
ーコート樹脂からなる半導体パッケージにおいて、前記
アンダーフィル樹脂に含有するフィラーの粒径が前記キ
ャリア用基板表面と前記半導体素子表面の間隔より大き
く、前記キャリア用基板と前記半導体素子の隙間には前
記フィラーを含まない前記アンダーフィル樹脂により充
填され、かつ前記隙間の外周は前記フィラーを含む前記
アンダーフィル樹脂で覆われ、前記半導体素子全体およ
び前記アンダーフィル樹脂を含む前記キャリア用基板表
面が前記オーバーコート樹脂で覆われていることを特徴
とするものである。また、本発明の半導体パッケージの
製造方法として、キャリア用基板表面の導電パターンに
半導体素子表面に形成した金属バンプをフェースダウン
で接続する工程と、前記キャリア用基板表面と前記半導
体素子表面の間隔より粒径が大きいフィラーを含有する
アンダーフィル樹脂を用いて前記キャリア用基板表面と
前記半導体素子の隙間に前記アンダーフィル樹脂を充填
することにより、前記隙間には前記フィラーを含まない
前記アンダーフィル樹脂を充填し、かつ前記隙間以外の
外周は前記フィラーを含む前記アンダーフィル樹脂で被
覆する工程と、前記半導体素子全体および前記アンダー
フィル樹脂を含む前記キャリア用基板表面をオーバーコ
ート樹脂で被覆する工程とを含むことを特徴とするもの
である。
【０００９】
【作用】本発明による半導体パッケージおよび製造方法
を適用することにより、半導体素子とキャリア用基板の
隙間が小さくなり組立工程で最も特性変動に影響を与え
る樹脂に関してチップ面への絶対量を少なくすることが
出来る。またフィラーを大きくすることにより、キャリ
ア基板と半導体素子の隙間へはフィラーを除くエポキシ
樹脂成分と応力緩和剤成分が充填されることになり、低
弾性構造が実現される。そのため、製造工程で樹脂熱硬
化収縮時のストレスがかかっても、そのストレスを緩和
することができ、特性の変動を抑制できる。
【００１０】
【発明の実施の形態】本発明による半導体パッケージの
構造の一例として、ＬＣＣ構造の半導体パッケージの断
面図を図１に示す。半導体パッケージのキャリア用基板
３は、たとえばアルミナセラミック基板などからなる絶
縁基板に銅などの金属メッキ層などにより導電パターン
４が形成された第１層基板３ａと、導電パターン４から
側壁を経て裏面側に電気的に接続されるように銅などの
金属メッキ層からなる外部電極端子（ランド用パター
ン）５が形成された第２層基板３ｂとから形成されてい
る。このキャリア用基板３は、第１層基板３ａと第２層
基板３ｂとの２層構造であるが、１層あるいは３層以上
の接合で形成したものでもよい。
【００１１】半導体素子１の金属バンプ２を、キャリア
用基板３表面の導電パターン４に、フェースダウンボン
ディングすることにより、キャリア用基板３の側壁を経
てその裏面側に導出される外部接続端子５に電気的に接
続され、実装基板などにマウントできる構造になってい
る。
【００１２】半導体素子１とキャリア用基板３の隙間
(ギャップ)の間隔は例えば２５μｍにする。なお、この
間隔はフリップチップ下のボイド発生を防ぐ為、チップ
面積等を考慮してフィラー１０を除くアンダーフィル樹
脂７が隙間に充填されるだけの最小限の高さを確保する
必要があるとともに、特性変動に影響を与える樹脂のチ
ップ面への絶対量を少なくすることも考慮し、例えば、
１０〜３０μｍ程度であれば良い。
【００１３】一方、アンダーフィル樹脂７に含まれるフ
ィラー１０の粒径は半導体素子１とキャリア用基板３の
隙間より大きいもの（例えば３０μｍ）を使用するよう
にする。これにより、注入時にフィラー１０が隙間にせ
き止められ、半導体素子１とキャリア用基板３の隙間に
はフィラー１０を除くエポキシ樹脂成分とシリコーン等
の応力緩和剤成分のみの樹脂が充填されており、一方、
半導体素子１とキャリア用基板３の隙間以外の周辺の樹
脂にはせき止められたフィラー１０を含んでいることに
なる。そして半導体素子１を含むキャリア用基板３表面
全体は、フィラー６を含むエポキシ樹脂などのオーバー
コート樹脂８で被覆されている。なお、オーバーコート
樹脂８のフィラー６の粒径は特に規定しなくても良い。
【００１４】次に本発明の具体的な製造方法の例を示
す。図１のキャリア用基板３の第１層基板３ａは、たと
えばヤング率の高いアルミナセラミック基板などからな
る絶縁基板を用い、導電ぺ一ストあるいは銅などの金属
メッキ層などにより導電パターン４を形成する。一方、
第２層基板３ｂは、同じくアルミナセラミック基板など
からなる絶縁基板を用い、側壁を経て裏面側に電気的に
接続されるように銅などの金属メッキ層からなる外部電
極端子（ランド用パターン）５を形成し、第１層基板３
ａとラミネート工法などで貼着することで、導電パター
ン４から外部接続端子５まで電気的に接続されたキャリ
ア用基板３を形成する。キャリア用基板３は、第１層基
板３ａと第２層基板３ｂとの接合により形成したが、１
層あるいは３層以上の接合で形成したものでもよい。
【００１５】半導体集積回路が形成されたベアチップ状
の半導体素子１表面の各電極には金などからなる金属バ
ンプ２を設け、金属バンプ２をキャリア用基板３の表面
側の導電パターン４に、超音波熱圧着によりフェースダ
ウンボンディングを行う。なお、図１では１個の半導体
素子１のみ示しているが、この段階では、キャリア用基
板３は集合基板として、マトリックス状に複数の半導体
素子１がフェイスダウンボンディングされる。
【００１６】ここで、金属バンプ２の高さは、半導体素
子１とキャリア用基板３の隙間(ギャップ)の間隔が例え
ば２５μｍになるような高さに形成する。なお、この間
隔はフリップチップ下のボイド発生を防ぐ為、チップ面
積等を考慮してフィラー１０を除くアンダーフィル樹脂
７が隙間に充填されるだけの最小限の高さを確保する必
要があるとともに、特性変動に影響を与える樹脂のチッ
プ面への絶対量を少なくすることも考慮し、例えば、１
０〜３０μｍであれば良い。
【００１７】次に、半導体素子１とキャリア用基板３の
隙間にディスペンス装置を使用してアンダーフィル樹脂
７を注入、硬化して封止を行う。このときアンダーフィ
ル樹脂７に含まれるのフィラー１０の粒径は、半導体素
子１とキャリア用基板３の隙間より大きい、例えば３０
μｍのものを用いる。
【００１８】このことで注入時に隙間に制限されるよう
な形でシリカまたはアルミナなどからなるフィラー１０
がせき止められ、半導体素子１とキャリア用基板３の隙
間にはフィラー１０を除くエポキシ樹脂成分とシリコー
ン等の応力緩和剤成分のみの樹脂が充填される。一方、
半導体素子１とキャリア用基板３の隙間以外の周辺の部
分の樹脂には隙間によりせき止められたフィラー１０を
含んでいるため、耐湿性や放熱性などの信頼性の問題も
防ぐことが出来る。
【００１９】そして半導体素子１を含むキャリア用基板
３表面全体を、フィラー６を含むエポキシ樹脂などによ
るオーバーコート樹脂８でポッティング法などを使って
被覆後硬化させる。なお、オーバーコート樹脂８のフィ
ラー６の粒径は特に規定しなくて良い。最後に、この段
階では集合基板状になっているため、個別の半導体パッ
ケージにダイシングして分割することで本発明のＬＣＣ
構造の半導体パッケージが形成される。
【００２０】図１では、ＬＣＣ構造の半導体パッケージ
の例を挙げたが、本発明の構造およびその製造方法は、
このパッケージにこだわるものではなく、半導体素子を
キャリア用基板にフェイスダウンで接続する構造のパッ
ケージであれば適用することができる。
【００２１】図２に、シャントレギュレータの半導体素
子を使って、従来の構造と本発明の構造でパッケージを
組み立てて、基準電圧分布を比較したデータを示す。本
発明の構造での基準電圧の特性のバラツキは、従来構造
の約５０％であり、半導体素子本来のピーク値（１．２
２５Ｖ）からのずれもほとんどなくなっていることがわ
かる。
【００２２】
【発明の効果】本発明の半導体パッケージの構造および
その製造方法により、組立工程で樹脂熱硬化収縮時のス
トレスがかかっても、そのストレスが緩和されるため、
半導体装置の特性の変動を抑制でき、半導体素子上に低
弾性樹脂膜を形成する必要がなくなりコストが上昇する
という問題も発生しない。以上のように、本発明によれ
ば、半導体装置の製品コストを下げるとともに特性バラ
ツキが少なく、かつ、小型の半導体装置およびその製造
方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明によるＬＣＣ構造の半導体パッケージの
断面図である。
【図２】本発明と従来の半導体パッケージでのシャント
レギュレータの基準電圧分布である。
【図３】従来のＬＣＣ構造の半導体パッケージの断面図
である。
【符号の説明】
１． 半導体素子 ２． 金属バンプ ３． キャリア用基板 ３ａ．第１層基板 ３ｂ．第２層基板 ４． 導電パターン ５． 外部接続端子 ６、１０ フィラー ７． アンダーフィル樹脂 ８． オーバーコート樹脂 ９． 低弾性樹脂膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 キャリア用基板と、該キャリア用基板表
    面の導電パターンに、表面に形成された金属バンプがフ
    ェースダウンで接続される半導体素子と、前記キャリア
    用基板と前記半導体素子の隙間にアンダーフィル樹脂が
    充填されるとともに前記半導体素子全体および前記アン
    ダーフィル樹脂を含む前記キャリア用基板表面を被覆す
    るオーバーコート樹脂からなる半導体パッケージにおい
    て、前記アンダーフィル樹脂に含有するフィラーの粒径
    が前記キャリア用基板表面と前記半導体素子表面の間隔
    より大きく、前記キャリア用基板と前記半導体素子の隙
    間には前記フィラーを含まない前記アンダーフィル樹脂
    により充填され、かつ前記隙間の外周は前記フィラーを
    含む前記アンダーフィル樹脂で覆われ、前記半導体素子
    全体および前記アンダーフィル樹脂を含む前記キャリア
    用基板表面が前記オーバーコート樹脂で覆われているこ
    とを特徴とする半導体パッケージ。
  2. 【請求項２】 キャリア用基板表面の導電パターンに半
    導体素子表面に形成した金属バンプをフェースダウンで
    接続する工程と、前記キャリア用基板表面と前記半導体
    素子表面の間隔より粒径が大きいフィラーを含有するア
    ンダーフィル樹脂を用いて前記キャリア用基板表面と前
    記半導体素子の隙間に前記アンダーフィル樹脂を充填す
    ることにより、前記隙間には前記フィラーを含まない前
    記アンダーフィル樹脂を充填し、かつ前記隙間以外の外
    周は前記フィラーを含む前記アンダーフィル樹脂で被覆
    する工程と、前記半導体素子全体および前記アンダーフ
    ィル樹脂を含む前記キャリア用基板表面をオーバーコー
    ト樹脂で被覆する工程とを含むことを特徴とする半導体
    パッケージの製造方法。
JP2001319218A 2001-10-17 2001-10-17 半導体パッケージおよびその製造方法 Expired - Fee Related JP3650748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001319218A JP3650748B2 (ja) 2001-10-17 2001-10-17 半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319218A JP3650748B2 (ja) 2001-10-17 2001-10-17 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2003124402A true JP2003124402A (ja) 2003-04-25
JP3650748B2 JP3650748B2 (ja) 2005-05-25

Family

ID=19136796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319218A Expired - Fee Related JP3650748B2 (ja) 2001-10-17 2001-10-17 半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3650748B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067047A (ja) * 2005-08-30 2007-03-15 Renesas Technology Corp 半導体装置及びその製造方法
JP2012077098A (ja) * 2010-09-10 2012-04-19 Shin-Etsu Chemical Co Ltd オーバーコート材及びそれを用いた半導体装置
JP2014207322A (ja) * 2013-04-12 2014-10-30 日本メクトロン株式会社 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板
US9368964B2 (en) 2006-12-06 2016-06-14 Solaredge Technologies Ltd. Distributed power system using direct current power sources

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745754A (ja) * 1993-07-30 1995-02-14 Kyocera Corp Ｉｃ封止樹脂
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH11340380A (ja) * 1998-03-26 1999-12-10 Fujitsu Ltd 半導体装置
JP2000031345A (ja) * 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
JP2000124262A (ja) * 1998-10-16 2000-04-28 Ricoh Co Ltd 半導体装置
JP2001055487A (ja) * 1999-06-08 2001-02-27 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP2001110947A (ja) * 1999-10-05 2001-04-20 Toppan Printing Co Ltd Ｉｃ封止材、非接触ｉｃカード用インレットの製造方法及びこの方法で作製されたｉｃカード
JP2001198928A (ja) * 2000-01-20 2001-07-24 Mitsui High Tec Inc 樹脂封止型半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745754A (ja) * 1993-07-30 1995-02-14 Kyocera Corp Ｉｃ封止樹脂
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JPH11340380A (ja) * 1998-03-26 1999-12-10 Fujitsu Ltd 半導体装置
JP2000031345A (ja) * 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
JP2000124262A (ja) * 1998-10-16 2000-04-28 Ricoh Co Ltd 半導体装置
JP2001055487A (ja) * 1999-06-08 2001-02-27 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP2001110947A (ja) * 1999-10-05 2001-04-20 Toppan Printing Co Ltd Ｉｃ封止材、非接触ｉｃカード用インレットの製造方法及びこの方法で作製されたｉｃカード
JP2001198928A (ja) * 2000-01-20 2001-07-24 Mitsui High Tec Inc 樹脂封止型半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067047A (ja) * 2005-08-30 2007-03-15 Renesas Technology Corp 半導体装置及びその製造方法
JP4620553B2 (ja) * 2005-08-30 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9368964B2 (en) 2006-12-06 2016-06-14 Solaredge Technologies Ltd. Distributed power system using direct current power sources
JP2012077098A (ja) * 2010-09-10 2012-04-19 Shin-Etsu Chemical Co Ltd オーバーコート材及びそれを用いた半導体装置
JP2014207322A (ja) * 2013-04-12 2014-10-30 日本メクトロン株式会社 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板

Also Published As

Publication number Publication date
JP3650748B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
US6779260B1 (en) Overmolded electronic package including circuit-carrying substrate
US7871865B2 (en) Stress free package and laminate-based isolator package
US7205656B2 (en) Stacked device package for peripheral and center device pad layout device
US6746894B2 (en) Ball grid array interposer, packages and methods
US10741500B2 (en) Electronic package
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US20030038355A1 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20070166879A1 (en) Multi-chip stack package and fabricating method thereof
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP2007281129A (ja) 積層型半導体装置
US20060237854A1 (en) Carrying structure of electronic components
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
US6879050B2 (en) Packaged microelectronic devices and methods for packaging microelectronic devices
JP3650748B2 (ja) 半導体パッケージおよびその製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US20020187591A1 (en) Packaging process for semiconductor package
JP2006253315A (ja) 半導体装置
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR19980026241A (ko) 이방성 전도막을 이용한 적층 칩 패키지
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
KR100762871B1 (ko) 칩크기 패키지 제조방법
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP2002299548A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees