JP2003124402A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JP2003124402A JP2003124402A JP2001319218A JP2001319218A JP2003124402A JP 2003124402 A JP2003124402 A JP 2003124402A JP 2001319218 A JP2001319218 A JP 2001319218A JP 2001319218 A JP2001319218 A JP 2001319218A JP 2003124402 A JP2003124402 A JP 2003124402A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- carrier substrate
- filler
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
きる半導体パッケージおよびその製造方法を提供する。 【解決手段】 アンダーフィル樹脂に含有するフィラー
の粒径が、キャリア用基板表面とフェースダウンで接続
される半導体素子表面の間隔より大きく、前記キャリア
用基板と前記半導体素子の隙間には前記フィラーを含ま
ない前記アンダーフィル樹脂により充填され、かつ前記
隙間の外周は前記フィラーを含む前記アンダーフィル樹
脂で覆われ、前記半導体素子全体および前記アンダーフ
ィル樹脂を含む前記キャリア用基板表面がオーバーコー
ト樹脂で覆われていることを特徴とする。
Description
したバンプがキャリア用基板にフェースダウンボンディ
ングされて成る半導体パッケージにおいて、特にパッケ
ージング後の半導体集積回路の特性変動を小さくできる
半導体パッケージの構造およびその製造方法に関する。
LCC(Leadless ChipCarrier)
構造の半導体パッケージの断面図を図3に示す。図3に
おいて、チップ状の半導体素子1の各電極に設けられた
金属バンプ2が、キャリア用基板3の第1層基板3a表
面に設けられている導電パタ一ン4と電気的に接続され
るようにフェースダウンボンディングされている。第1
層基板3aの裏面側には第2層基板3bが貼着されてお
り、導電パターン4と電気的に接続するようにその側壁
から裏面にかけて導電性の外部接続端子(ランド用パタ
ーン)5が設けられている。半導体素子1とキャリア用
基板3との隙間はフィラー6を含むアンダーフィル樹脂
7で充填され、全体をアンダーフィル樹脂7と同様にフ
ィラー6を含むオーバーコート樹脂8で被覆された構造
となっている。(低弾性樹脂膜9については後述す
る。)
導体素子1の金属バンプ2を超音波熱圧着によりキャリ
ア用基板3の導電パターン4にフェースダウンボンディ
ングした後、半導体素子1とキャリア用基板の隙間より
も小さい粒径のフィラー6を含むアンダーフィル樹脂7
をディスペンス装置などを使用して前記隙間に注入・充
填し、全体をアンダーフィル樹脂7と同様にフィラー6
を含むオーバーコート樹脂8をポッティング法を使って
封止し硬化する方法で行われている。ここで、フィラー
6を添加した樹脂を使用することにより、半導体装置の
耐湿性や放熱性を向上させることができる。
および製造方法では、樹脂を硬化する場合の熱処理時
に、半導体素子1とキャリア用基板3の隙間に充填され
たフィラー6を含むアンダーフィル樹脂7と半導体素子
1との熱膨張係数差などに基づき、半導体素子1にスト
レスが加わり、半導体素子1の特性が変動してしまうと
いう問題がある。
3に示されるように、半導体素子1の表面に低弾性樹脂
膜9を形成して、樹脂の熱硬化収縮での影響を緩和する
構造のものも用いられている。
ッケージおよびその製造方法では、樹脂を硬化する場合
の熱処理時に、フィラー6を含むアンダーフィル樹脂7
から半導体素子1にストレスが加わり、半導体素子の特
性が変動してしまうという問題がある。一方、アンダー
フィル樹脂7の成分からフィラー6を除去すればパッケ
ージ単体としては低弾性となるが、反りの発生による組
立の難しさ、およびパッケージの放熱性低下や、吸湿に
弱くなるといった問題がある。
9を形成する場合、ウェハプロセスのどこかで追加工程
を設けないと実現することができないため、コストアッ
プに繋がるという問題がある。本発明はこのような問題
を解決するためになされたもので、特性のバラツキが少
なく、かつ、小型の半導体パッケージおよびその製造方
法を提供することを目的とする。
ジは、キャリア用基板と、該キャリア用基板表面の導電
パターンに、表面に形成された金属バンプがフェースダ
ウンで接続される半導体素子と、前記キャリア用基板と
前記半導体素子の隙間にアンダーフィル樹脂が充填され
るとともに前記半導体素子全体および前記アンダーフィ
ル樹脂を含む前記キャリア用基板表面を被覆するオーバ
ーコート樹脂からなる半導体パッケージにおいて、前記
アンダーフィル樹脂に含有するフィラーの粒径が前記キ
ャリア用基板表面と前記半導体素子表面の間隔より大き
く、前記キャリア用基板と前記半導体素子の隙間には前
記フィラーを含まない前記アンダーフィル樹脂により充
填され、かつ前記隙間の外周は前記フィラーを含む前記
アンダーフィル樹脂で覆われ、前記半導体素子全体およ
び前記アンダーフィル樹脂を含む前記キャリア用基板表
面が前記オーバーコート樹脂で覆われていることを特徴
とするものである。また、本発明の半導体パッケージの
製造方法として、キャリア用基板表面の導電パターンに
半導体素子表面に形成した金属バンプをフェースダウン
で接続する工程と、前記キャリア用基板表面と前記半導
体素子表面の間隔より粒径が大きいフィラーを含有する
アンダーフィル樹脂を用いて前記キャリア用基板表面と
前記半導体素子の隙間に前記アンダーフィル樹脂を充填
することにより、前記隙間には前記フィラーを含まない
前記アンダーフィル樹脂を充填し、かつ前記隙間以外の
外周は前記フィラーを含む前記アンダーフィル樹脂で被
覆する工程と、前記半導体素子全体および前記アンダー
フィル樹脂を含む前記キャリア用基板表面をオーバーコ
ート樹脂で被覆する工程とを含むことを特徴とするもの
である。
を適用することにより、半導体素子とキャリア用基板の
隙間が小さくなり組立工程で最も特性変動に影響を与え
る樹脂に関してチップ面への絶対量を少なくすることが
出来る。またフィラーを大きくすることにより、キャリ
ア基板と半導体素子の隙間へはフィラーを除くエポキシ
樹脂成分と応力緩和剤成分が充填されることになり、低
弾性構造が実現される。そのため、製造工程で樹脂熱硬
化収縮時のストレスがかかっても、そのストレスを緩和
することができ、特性の変動を抑制できる。
構造の一例として、LCC構造の半導体パッケージの断
面図を図1に示す。半導体パッケージのキャリア用基板
3は、たとえばアルミナセラミック基板などからなる絶
縁基板に銅などの金属メッキ層などにより導電パターン
4が形成された第1層基板3aと、導電パターン4から
側壁を経て裏面側に電気的に接続されるように銅などの
金属メッキ層からなる外部電極端子(ランド用パター
ン)5が形成された第2層基板3bとから形成されてい
る。このキャリア用基板3は、第1層基板3aと第2層
基板3bとの2層構造であるが、1層あるいは3層以上
の接合で形成したものでもよい。
用基板3表面の導電パターン4に、フェースダウンボン
ディングすることにより、キャリア用基板3の側壁を経
てその裏面側に導出される外部接続端子5に電気的に接
続され、実装基板などにマウントできる構造になってい
る。
(ギャップ)の間隔は例えば25μmにする。なお、この
間隔はフリップチップ下のボイド発生を防ぐ為、チップ
面積等を考慮してフィラー10を除くアンダーフィル樹
脂7が隙間に充填されるだけの最小限の高さを確保する
必要があるとともに、特性変動に影響を与える樹脂のチ
ップ面への絶対量を少なくすることも考慮し、例えば、
10〜30μm程度であれば良い。
ィラー10の粒径は半導体素子1とキャリア用基板3の
隙間より大きいもの(例えば30μm)を使用するよう
にする。これにより、注入時にフィラー10が隙間にせ
き止められ、半導体素子1とキャリア用基板3の隙間に
はフィラー10を除くエポキシ樹脂成分とシリコーン等
の応力緩和剤成分のみの樹脂が充填されており、一方、
半導体素子1とキャリア用基板3の隙間以外の周辺の樹
脂にはせき止められたフィラー10を含んでいることに
なる。そして半導体素子1を含むキャリア用基板3表面
全体は、フィラー6を含むエポキシ樹脂などのオーバー
コート樹脂8で被覆されている。なお、オーバーコート
樹脂8のフィラー6の粒径は特に規定しなくても良い。
す。図1のキャリア用基板3の第1層基板3aは、たと
えばヤング率の高いアルミナセラミック基板などからな
る絶縁基板を用い、導電ぺ一ストあるいは銅などの金属
メッキ層などにより導電パターン4を形成する。一方、
第2層基板3bは、同じくアルミナセラミック基板など
からなる絶縁基板を用い、側壁を経て裏面側に電気的に
接続されるように銅などの金属メッキ層からなる外部電
極端子(ランド用パターン)5を形成し、第1層基板3
aとラミネート工法などで貼着することで、導電パター
ン4から外部接続端子5まで電気的に接続されたキャリ
ア用基板3を形成する。キャリア用基板3は、第1層基
板3aと第2層基板3bとの接合により形成したが、1
層あるいは3層以上の接合で形成したものでもよい。
の半導体素子1表面の各電極には金などからなる金属バ
ンプ2を設け、金属バンプ2をキャリア用基板3の表面
側の導電パターン4に、超音波熱圧着によりフェースダ
ウンボンディングを行う。なお、図1では1個の半導体
素子1のみ示しているが、この段階では、キャリア用基
板3は集合基板として、マトリックス状に複数の半導体
素子1がフェイスダウンボンディングされる。
子1とキャリア用基板3の隙間(ギャップ)の間隔が例え
ば25μmになるような高さに形成する。なお、この間
隔はフリップチップ下のボイド発生を防ぐ為、チップ面
積等を考慮してフィラー10を除くアンダーフィル樹脂
7が隙間に充填されるだけの最小限の高さを確保する必
要があるとともに、特性変動に影響を与える樹脂のチッ
プ面への絶対量を少なくすることも考慮し、例えば、1
0〜30μmであれば良い。
隙間にディスペンス装置を使用してアンダーフィル樹脂
7を注入、硬化して封止を行う。このときアンダーフィ
ル樹脂7に含まれるのフィラー10の粒径は、半導体素
子1とキャリア用基板3の隙間より大きい、例えば30
μmのものを用いる。
な形でシリカまたはアルミナなどからなるフィラー10
がせき止められ、半導体素子1とキャリア用基板3の隙
間にはフィラー10を除くエポキシ樹脂成分とシリコー
ン等の応力緩和剤成分のみの樹脂が充填される。一方、
半導体素子1とキャリア用基板3の隙間以外の周辺の部
分の樹脂には隙間によりせき止められたフィラー10を
含んでいるため、耐湿性や放熱性などの信頼性の問題も
防ぐことが出来る。
3表面全体を、フィラー6を含むエポキシ樹脂などによ
るオーバーコート樹脂8でポッティング法などを使って
被覆後硬化させる。なお、オーバーコート樹脂8のフィ
ラー6の粒径は特に規定しなくて良い。最後に、この段
階では集合基板状になっているため、個別の半導体パッ
ケージにダイシングして分割することで本発明のLCC
構造の半導体パッケージが形成される。
の例を挙げたが、本発明の構造およびその製造方法は、
このパッケージにこだわるものではなく、半導体素子を
キャリア用基板にフェイスダウンで接続する構造のパッ
ケージであれば適用することができる。
子を使って、従来の構造と本発明の構造でパッケージを
組み立てて、基準電圧分布を比較したデータを示す。本
発明の構造での基準電圧の特性のバラツキは、従来構造
の約50%であり、半導体素子本来のピーク値(1.2
25V)からのずれもほとんどなくなっていることがわ
かる。
その製造方法により、組立工程で樹脂熱硬化収縮時のス
トレスがかかっても、そのストレスが緩和されるため、
半導体装置の特性の変動を抑制でき、半導体素子上に低
弾性樹脂膜を形成する必要がなくなりコストが上昇する
という問題も発生しない。以上のように、本発明によれ
ば、半導体装置の製品コストを下げるとともに特性バラ
ツキが少なく、かつ、小型の半導体装置およびその製造
方法を提供することが出来る。
断面図である。
レギュレータの基準電圧分布である。
である。
Claims (2)
- 【請求項1】 キャリア用基板と、該キャリア用基板表
面の導電パターンに、表面に形成された金属バンプがフ
ェースダウンで接続される半導体素子と、前記キャリア
用基板と前記半導体素子の隙間にアンダーフィル樹脂が
充填されるとともに前記半導体素子全体および前記アン
ダーフィル樹脂を含む前記キャリア用基板表面を被覆す
るオーバーコート樹脂からなる半導体パッケージにおい
て、前記アンダーフィル樹脂に含有するフィラーの粒径
が前記キャリア用基板表面と前記半導体素子表面の間隔
より大きく、前記キャリア用基板と前記半導体素子の隙
間には前記フィラーを含まない前記アンダーフィル樹脂
により充填され、かつ前記隙間の外周は前記フィラーを
含む前記アンダーフィル樹脂で覆われ、前記半導体素子
全体および前記アンダーフィル樹脂を含む前記キャリア
用基板表面が前記オーバーコート樹脂で覆われているこ
とを特徴とする半導体パッケージ。 - 【請求項2】 キャリア用基板表面の導電パターンに半
導体素子表面に形成した金属バンプをフェースダウンで
接続する工程と、前記キャリア用基板表面と前記半導体
素子表面の間隔より粒径が大きいフィラーを含有するア
ンダーフィル樹脂を用いて前記キャリア用基板表面と前
記半導体素子の隙間に前記アンダーフィル樹脂を充填す
ることにより、前記隙間には前記フィラーを含まない前
記アンダーフィル樹脂を充填し、かつ前記隙間以外の外
周は前記フィラーを含む前記アンダーフィル樹脂で被覆
する工程と、前記半導体素子全体および前記アンダーフ
ィル樹脂を含む前記キャリア用基板表面をオーバーコー
ト樹脂で被覆する工程とを含むことを特徴とする半導体
パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319218A JP3650748B2 (ja) | 2001-10-17 | 2001-10-17 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319218A JP3650748B2 (ja) | 2001-10-17 | 2001-10-17 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124402A true JP2003124402A (ja) | 2003-04-25 |
JP3650748B2 JP3650748B2 (ja) | 2005-05-25 |
Family
ID=19136796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319218A Expired - Fee Related JP3650748B2 (ja) | 2001-10-17 | 2001-10-17 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3650748B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067047A (ja) * | 2005-08-30 | 2007-03-15 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2012077098A (ja) * | 2010-09-10 | 2012-04-19 | Shin-Etsu Chemical Co Ltd | オーバーコート材及びそれを用いた半導体装置 |
JP2014207322A (ja) * | 2013-04-12 | 2014-10-30 | 日本メクトロン株式会社 | 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板 |
US9368964B2 (en) | 2006-12-06 | 2016-06-14 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745754A (ja) * | 1993-07-30 | 1995-02-14 | Kyocera Corp | Ic封止樹脂 |
JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
JPH11340380A (ja) * | 1998-03-26 | 1999-12-10 | Fujitsu Ltd | 半導体装置 |
JP2000031345A (ja) * | 1998-07-13 | 2000-01-28 | Ricoh Co Ltd | 半導体装置 |
JP2000124262A (ja) * | 1998-10-16 | 2000-04-28 | Ricoh Co Ltd | 半導体装置 |
JP2001055487A (ja) * | 1999-06-08 | 2001-02-27 | Shin Etsu Chem Co Ltd | フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置 |
JP2001110947A (ja) * | 1999-10-05 | 2001-04-20 | Toppan Printing Co Ltd | Ic封止材、非接触icカード用インレットの製造方法及びこの方法で作製されたicカード |
JP2001198928A (ja) * | 2000-01-20 | 2001-07-24 | Mitsui High Tec Inc | 樹脂封止型半導体装置の製造方法 |
-
2001
- 2001-10-17 JP JP2001319218A patent/JP3650748B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745754A (ja) * | 1993-07-30 | 1995-02-14 | Kyocera Corp | Ic封止樹脂 |
JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
JPH11340380A (ja) * | 1998-03-26 | 1999-12-10 | Fujitsu Ltd | 半導体装置 |
JP2000031345A (ja) * | 1998-07-13 | 2000-01-28 | Ricoh Co Ltd | 半導体装置 |
JP2000124262A (ja) * | 1998-10-16 | 2000-04-28 | Ricoh Co Ltd | 半導体装置 |
JP2001055487A (ja) * | 1999-06-08 | 2001-02-27 | Shin Etsu Chem Co Ltd | フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置 |
JP2001110947A (ja) * | 1999-10-05 | 2001-04-20 | Toppan Printing Co Ltd | Ic封止材、非接触icカード用インレットの製造方法及びこの方法で作製されたicカード |
JP2001198928A (ja) * | 2000-01-20 | 2001-07-24 | Mitsui High Tec Inc | 樹脂封止型半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067047A (ja) * | 2005-08-30 | 2007-03-15 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP4620553B2 (ja) * | 2005-08-30 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9368964B2 (en) | 2006-12-06 | 2016-06-14 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
JP2012077098A (ja) * | 2010-09-10 | 2012-04-19 | Shin-Etsu Chemical Co Ltd | オーバーコート材及びそれを用いた半導体装置 |
JP2014207322A (ja) * | 2013-04-12 | 2014-10-30 | 日本メクトロン株式会社 | 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP3650748B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6779260B1 (en) | Overmolded electronic package including circuit-carrying substrate | |
US7871865B2 (en) | Stress free package and laminate-based isolator package | |
US7205656B2 (en) | Stacked device package for peripheral and center device pad layout device | |
US6746894B2 (en) | Ball grid array interposer, packages and methods | |
US10741500B2 (en) | Electronic package | |
US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
US20030038355A1 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
US20070166879A1 (en) | Multi-chip stack package and fabricating method thereof | |
JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
JP2007281129A (ja) | 積層型半導体装置 | |
US20060237854A1 (en) | Carrying structure of electronic components | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
US8872318B2 (en) | Through interposer wire bond using low CTE interposer with coarse slot apertures | |
US6879050B2 (en) | Packaged microelectronic devices and methods for packaging microelectronic devices | |
JP3650748B2 (ja) | 半導体パッケージおよびその製造方法 | |
KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
US20020187591A1 (en) | Packaging process for semiconductor package | |
JP2006253315A (ja) | 半導体装置 | |
KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
KR19980026241A (ko) | 이방성 전도막을 이용한 적층 칩 패키지 | |
JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002299548A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |