JP2002368030A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JP2002368030A JP2002368030A JP2001173567A JP2001173567A JP2002368030A JP 2002368030 A JP2002368030 A JP 2002368030A JP 2001173567 A JP2001173567 A JP 2001173567A JP 2001173567 A JP2001173567 A JP 2001173567A JP 2002368030 A JP2002368030 A JP 2002368030A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- wiring board
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 アンダーフィルレジンを用いないで信頼性の
高い樹脂封止型半導体装置を得る。 【解決手段】 配線基板の配線端子と半導体チップの外
部端子（パッド）とを金属ボールで電気的に接続し、前
記半導体チップ、配線基板と半導体チップとの隙間、及
び金属ボール部をトランスファモールド法で樹脂封止し
た樹脂封止型半導体装置において、前記配線基板の中央
部に複数の貫通孔を設けたものである。
高い樹脂封止型半導体装置を得る。 【解決手段】 配線基板の配線端子と半導体チップの外
部端子（パッド）とを金属ボールで電気的に接続し、前
記半導体チップ、配線基板と半導体チップとの隙間、及
び金属ボール部をトランスファモールド法で樹脂封止し
た樹脂封止型半導体装置において、前記配線基板の中央
部に複数の貫通孔を設けたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置及びその製造方法に関し、特に、チップ・オン・フ
ィルム（Ｃhip Ｏn Ｆilm）型パッケージあるいはフリ
ップ・チップ（Ｆlip Ｃhip)型パッケージを用いた半導
体装置に適用して有効な技術に関するものである。
装置及びその製造方法に関し、特に、チップ・オン・フ
ィルム（Ｃhip Ｏn Ｆilm）型パッケージあるいはフリ
ップ・チップ（Ｆlip Ｃhip)型パッケージを用いた半導
体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、チップ・オン・フィルム（Ｃhip
Ｏn Ｆilm）型パッケージあるいはフリップ・チップ
（Ｆlip Ｃhip）型パッケージあるいはフリップ・チッ
プＢＧＡ（Ｆlip Ｃhip Ｂall Ｇrid Ａrey）を用いた
半導体装置の製造方法は、配線基板の上に、その配線端
子と半導体チップの外部端子（パッド）とを金属ボール
で電気的に接続して半導体チップを搭載し、前記配線基
板と半導体チップとの隙間に浸透性のよいアンダーフィ
ルレジン（液状レジン）を塗布・低圧力注入法で充填
し、前記半導体チップ及び金属ボール部を成形材（エポ
キレジン）のポッティングにより封止し、前記配線基板
の裏面に外部装置と電気的に接続するための金属ボール
（外部装置接続用端子）を形成している。
Ｏn Ｆilm）型パッケージあるいはフリップ・チップ
（Ｆlip Ｃhip）型パッケージあるいはフリップ・チッ
プＢＧＡ（Ｆlip Ｃhip Ｂall Ｇrid Ａrey）を用いた
半導体装置の製造方法は、配線基板の上に、その配線端
子と半導体チップの外部端子（パッド）とを金属ボール
で電気的に接続して半導体チップを搭載し、前記配線基
板と半導体チップとの隙間に浸透性のよいアンダーフィ
ルレジン（液状レジン）を塗布・低圧力注入法で充填
し、前記半導体チップ及び金属ボール部を成形材（エポ
キレジン）のポッティングにより封止し、前記配線基板
の裏面に外部装置と電気的に接続するための金属ボール
（外部装置接続用端子）を形成している。
【０００３】
【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。 （１）前記配線基板と半導体チップ間のと隙間が７０μ
ｍ以上でないと、前記アンダーフィルレジンが塗布する
だけでは充分に充填できない。 （２）前記アンダーフィルレジン及びその後にポッティ
ングされた成形材（エポキレジン）を硬化する時間が長
く生産性が悪い。 （３）前記浸透性のよいアンダーフィルレジンと前記成
形材（エポキレジン）の材料費が高い。 （４）前記アンダーフィルレジンの充填法が塗布・低圧
力注入法であるために、パッケージの信頼性が低い。
技術を検討した結果、以下の問題点を見いだした。 （１）前記配線基板と半導体チップ間のと隙間が７０μ
ｍ以上でないと、前記アンダーフィルレジンが塗布する
だけでは充分に充填できない。 （２）前記アンダーフィルレジン及びその後にポッティ
ングされた成形材（エポキレジン）を硬化する時間が長
く生産性が悪い。 （３）前記浸透性のよいアンダーフィルレジンと前記成
形材（エポキレジン）の材料費が高い。 （４）前記アンダーフィルレジンの充填法が塗布・低圧
力注入法であるために、パッケージの信頼性が低い。
【０００４】本発明の目的は、アンダーフィルレジンを
用いないで信頼性の高い樹脂封止型半導体装置を得るこ
とが可能な技術を提供することにある。本発明の前記な
らびにその他の目的と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
用いないで信頼性の高い樹脂封止型半導体装置を得るこ
とが可能な技術を提供することにある。本発明の前記な
らびにその他の目的と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００６】第１の発明は、配線基板の配線端子と半導
体チップの外部端子（パッド）とを金属ボールで電気的
に接続し、前記半導体チップ、配線基板と半導体チップ
との隙間、及び金属ボール部をトランスファモールド法
で樹脂封止した樹脂封止型半導体装置において、前記配
線基板の中央部に複数の貫通孔を設けたものである。
体チップの外部端子（パッド）とを金属ボールで電気的
に接続し、前記半導体チップ、配線基板と半導体チップ
との隙間、及び金属ボール部をトランスファモールド法
で樹脂封止した樹脂封止型半導体装置において、前記配
線基板の中央部に複数の貫通孔を設けたものである。
【０００７】第２の発明は、配線基板の中央部に複数の
貫通孔を形成する工程と、前記配線基板の上に、その配
線端子と半導体チップの外部端子（パッド）とを金属ボ
ールで電気的に接続して半導体チップを搭載する工程
と、前記半導体チップ、配線基板と半導体チップとの隙
間、及び金属ボール部をトランスファモード法で樹脂封
止する工程と、前記配線基板の裏面に外部装置と電気的
に接続するための外部装置接続用端子を形成する工程と
を具備する半導体装置の製造方法である。
貫通孔を形成する工程と、前記配線基板の上に、その配
線端子と半導体チップの外部端子（パッド）とを金属ボ
ールで電気的に接続して半導体チップを搭載する工程
と、前記半導体チップ、配線基板と半導体チップとの隙
間、及び金属ボール部をトランスファモード法で樹脂封
止する工程と、前記配線基板の裏面に外部装置と電気的
に接続するための外部装置接続用端子を形成する工程と
を具備する半導体装置の製造方法である。
【０００８】本発明のポイントは、使用する配線基板の
中央部に複数の貫通孔を設け、トラスファモード法を用
いることにより、配線基板と半導体チップとの隙間に樹
脂を圧入して充填不良（ボイドの発生等）を低減するの
で、信頼性を向上することができる。
中央部に複数の貫通孔を設け、トラスファモード法を用
いることにより、配線基板と半導体チップとの隙間に樹
脂を圧入して充填不良（ボイドの発生等）を低減するの
で、信頼性を向上することができる。
【０００９】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないので、安価に製造することができ、かつ、製
造期間を短縮することができる。
より、アンダーフィルレジン及びポッティングレジンを
使用しないので、安価に製造することができ、かつ、製
造期間を短縮することができる。
【００１０】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
施の形態（実施例）とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
【００１１】
【発明の実施の形態】（実施例１）図１は、本発明の実
施形態１のフリップ・チップ型半導体装置の一部欠き斜
視図、図２は、図１のＡ−Ａ’線で切った断面図であ
る。
施形態１のフリップ・チップ型半導体装置の一部欠き斜
視図、図２は、図１のＡ−Ａ’線で切った断面図であ
る。
【００１２】本実施例１のフリップ・チップＢＧＡ型半
導体装置は、図１及び図２に示すように、中央部に複数
の貫通孔（エアーベントホール）１１を設けた配線基板
１の配線端子と半導体チップ２の外部端子（パッド）と
を金属ボールで電気的に接続し、前記半導体チップ２、
配線基板１と半導体チップ２との隙間、及び金属ボール
部３をトランスファモード法により普通の封止樹脂（レ
ジン）４を形成して封止し、前記配線基板の裏面に外部
装置と電気的に接続するための外部装置接続用端子（例
えばはんだバンプ）５を設けたものである。
導体装置は、図１及び図２に示すように、中央部に複数
の貫通孔（エアーベントホール）１１を設けた配線基板
１の配線端子と半導体チップ２の外部端子（パッド）と
を金属ボールで電気的に接続し、前記半導体チップ２、
配線基板１と半導体チップ２との隙間、及び金属ボール
部３をトランスファモード法により普通の封止樹脂（レ
ジン）４を形成して封止し、前記配線基板の裏面に外部
装置と電気的に接続するための外部装置接続用端子（例
えばはんだバンプ）５を設けたものである。
【００１３】前記配線基板１は、その表面に保護膜１Ｂ
が施こされ、２層配線１Ａが形成されたプリント基板で
あり、組み立て前にあらかじめその中央部に複数の貫通
孔１１が設けられている。１Ｂは配線基板１の保護膜で
ある。
が施こされ、２層配線１Ａが形成されたプリント基板で
あり、組み立て前にあらかじめその中央部に複数の貫通
孔１１が設けられている。１Ｂは配線基板１の保護膜で
ある。
【００１４】前記配線基板１と半導体チップ２との隙間
は３０μｍ〜５０μｍである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂４で封止される際に、所定の注
入圧力が加えられるため、前記配線基板１の中央部に設
けられている複数の貫通孔１１に前記封止樹脂４が容易
に注入されるとともに、ガスもこの貫通孔１１から排気
される。
は３０μｍ〜５０μｍである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂４で封止される際に、所定の注
入圧力が加えられるため、前記配線基板１の中央部に設
けられている複数の貫通孔１１に前記封止樹脂４が容易
に注入されるとともに、ガスもこの貫通孔１１から排気
される。
【００１５】前記のように、使用する配線基板１の中央
部に複数の貫通孔１１を設け、普通の封止樹脂４の封止
にトランスファモード法を用いることにより、配線基板
１と半導体チップ２との隙間に普通の封止樹脂４を圧入
して充填不良（ボイドの発生等）を低減するので、信頼
性を向上することができる。
部に複数の貫通孔１１を設け、普通の封止樹脂４の封止
にトランスファモード法を用いることにより、配線基板
１と半導体チップ２との隙間に普通の封止樹脂４を圧入
して充填不良（ボイドの発生等）を低減するので、信頼
性を向上することができる。
【００１６】次に、本実施例１の樹脂封止型半導体装置
の製造方法について説明する。図３は、本実施例１の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
の製造方法について説明する。図３は、本実施例１の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
【００１７】図３（ａ）に示すように、組み立て前に、
あらかじめ、２層配線１Ａが形成されたプリント基板
（配線基板）１の中央部に複数の貫通孔（エアーベント
ホール）１１を形成する。この中央部に複数の貫通孔１
１が形成されたプリント基板１の上に、その配線端子と
半導体チップ２の外部端子（パッド）とを金属ボール３
Ａで電気的に接続して半導体チップを搭載する。そし
て、前記半導体チップ２の上面に接着材１２により放熱
板１３を接着する。
あらかじめ、２層配線１Ａが形成されたプリント基板
（配線基板）１の中央部に複数の貫通孔（エアーベント
ホール）１１を形成する。この中央部に複数の貫通孔１
１が形成されたプリント基板１の上に、その配線端子と
半導体チップ２の外部端子（パッド）とを金属ボール３
Ａで電気的に接続して半導体チップを搭載する。そし
て、前記半導体チップ２の上面に接着材１２により放熱
板１３を接着する。
【００１８】次に、図３（ｂ）に示すように、前記半導
体チップ２、プリント基板１と半導体チップ２との隙
間、及び金属ボール部３をトランスファモード法により
普通の封止樹脂（レジン）４を形成する。前記トランス
ファモード法で樹脂封止する時に、前記配線基板１の裏
面にラミネートフィルム１４を貼ってモールド下金型１
５Ａに装着し、この下金型１５Ａと上金型１５Ｂとで半
導体装置を挟んで普通の封止樹脂４を注入する。
体チップ２、プリント基板１と半導体チップ２との隙
間、及び金属ボール部３をトランスファモード法により
普通の封止樹脂（レジン）４を形成する。前記トランス
ファモード法で樹脂封止する時に、前記配線基板１の裏
面にラミネートフィルム１４を貼ってモールド下金型１
５Ａに装着し、この下金型１５Ａと上金型１５Ｂとで半
導体装置を挟んで普通の封止樹脂４を注入する。
【００１９】次に、図３（ｃ）に示すように、前記下金
型１５Ａと上金型１５Ｂとをはずして、不要な普通の封
止樹脂を除去してフリップ・チップＢＧＡ型半導体装置
の製造が終了する。
型１５Ａと上金型１５Ｂとをはずして、不要な普通の封
止樹脂を除去してフリップ・チップＢＧＡ型半導体装置
の製造が終了する。
【００２０】前記配線基板１と半導体チップ２との隙間
は３０μｍ〜５０μｍであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂４に所定の圧力
を加えて注入することにより、図４に示すように、前記
配線基板１の中央部に設けられている複数の貫通孔１１
にも前記普通の封止樹脂４が容易に注入されるともに、
ガスもこの貫通孔１１から排気される。これにより、前
記普通の封止樹脂４の充填不良（ボイドの発生等）を低
減するので、信頼性を向上することができる。
は３０μｍ〜５０μｍであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂４に所定の圧力
を加えて注入することにより、図４に示すように、前記
配線基板１の中央部に設けられている複数の貫通孔１１
にも前記普通の封止樹脂４が容易に注入されるともに、
ガスもこの貫通孔１１から排気される。これにより、前
記普通の封止樹脂４の充填不良（ボイドの発生等）を低
減するので、信頼性を向上することができる。
【００２１】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂４を用いるため、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂４を用いるため、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
【００２２】（実施例２）図５は、本発明の実施例２の
フリップ・チップＢＧＡ型半導体装置の一部欠き斜視
図、図６は図５のＡ−Ａ’線で切った断面図である。
フリップ・チップＢＧＡ型半導体装置の一部欠き斜視
図、図６は図５のＡ−Ａ’線で切った断面図である。
【００２３】本実施例２のフリップ・チップＢＧＡ型半
導体装置は、図１及び図２に示すように、中央部に複数
の貫通孔１１を設けた配線基板１の配線端子と半導体チ
ップ２の外部端子（パッド）とを金属ボールで電気的に
接続し、前記半導体チップ２、配線基板１と半導体チッ
プ２との隙間、及び金属ボール部３をトランスファモー
ド法により普通の封止樹脂４を形成して封止し、前記配
線基板の裏面に外部装置と電気的に接続するための外部
装置接続用端子（例えばはんだバンプ）５を設けたもの
である。
導体装置は、図１及び図２に示すように、中央部に複数
の貫通孔１１を設けた配線基板１の配線端子と半導体チ
ップ２の外部端子（パッド）とを金属ボールで電気的に
接続し、前記半導体チップ２、配線基板１と半導体チッ
プ２との隙間、及び金属ボール部３をトランスファモー
ド法により普通の封止樹脂４を形成して封止し、前記配
線基板の裏面に外部装置と電気的に接続するための外部
装置接続用端子（例えばはんだバンプ）５を設けたもの
である。
【００２４】前記配線基板１は、２層配線１Ａが形成さ
れたプリント基板であり、組み立て前にあらかじめその
中央部に複数の貫通孔１１が設けられている。
れたプリント基板であり、組み立て前にあらかじめその
中央部に複数の貫通孔１１が設けられている。
【００２５】前記配線基板１と半導体チップ２との隙間
は３０μｍ〜５０μｍである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂４で封止される際に、所定の注
入圧力が加えられるため、前記配線基板１の中央部に設
けられている複数の貫通孔１１に前記封止樹脂４が容易
に注入されるとともに、ガスもこの貫通孔１１から排気
される。
は３０μｍ〜５０μｍである。この隙間に多数の金属ボ
ールが設けられているが、トランスファモード法によ
り、前記普通の封止樹脂４で封止される際に、所定の注
入圧力が加えられるため、前記配線基板１の中央部に設
けられている複数の貫通孔１１に前記封止樹脂４が容易
に注入されるとともに、ガスもこの貫通孔１１から排気
される。
【００２６】前記のように、使用する配線基板１の中央
部に複数の貫通孔１１を設け、普通の封止樹脂４の封止
にトラスファモード法を用いることにより、配線基板１
と半導体チップ２との隙間に普通の封止樹脂４を圧入し
て充填不良（ボイドの発生等）を低減するので、信頼性
を向上することができる。
部に複数の貫通孔１１を設け、普通の封止樹脂４の封止
にトラスファモード法を用いることにより、配線基板１
と半導体チップ２との隙間に普通の封止樹脂４を圧入し
て充填不良（ボイドの発生等）を低減するので、信頼性
を向上することができる。
【００２７】次に、本実施例２の樹脂封止型半導体装置
の製造方法について説明する。図７は、本実施例１の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
の製造方法について説明する。図７は、本実施例１の樹
脂封止型半導体装置の製造方法の各工程における断面図
である。
【００２８】図７（ａ）に示すように、組み立て前に、
あらかじめ、２層配線１Ａが形成されたプリント基板
（配線基板）１の中央部に複数の貫通孔１１を形成す
る。この中央部に複数の貫通孔１１が形成されたプリン
ト基板１の上に、その配線端子と半導体チップ２の外部
端子（パッド）とを金属ボール３Ａで電気的に接続して
半導体チップを搭載する。
あらかじめ、２層配線１Ａが形成されたプリント基板
（配線基板）１の中央部に複数の貫通孔１１を形成す
る。この中央部に複数の貫通孔１１が形成されたプリン
ト基板１の上に、その配線端子と半導体チップ２の外部
端子（パッド）とを金属ボール３Ａで電気的に接続して
半導体チップを搭載する。
【００２９】次に、図７（ｂ）に示すように、前記半導
体チップ２、プリント基板１と半導体チップ２との隙
間、及び金属ボール部３をトランスファモード法により
普通の封止樹脂４を形成する。前記トランスファモード
法により樹脂封止する工程は、前記実施例１と同様の工
程で行う。
体チップ２、プリント基板１と半導体チップ２との隙
間、及び金属ボール部３をトランスファモード法により
普通の封止樹脂４を形成する。前記トランスファモード
法により樹脂封止する工程は、前記実施例１と同様の工
程で行う。
【００３０】次に、前記配線基板１の裏面に外部装置と
電気的に接続するためのはんだバンプ（外部装置接続用
端子）５を形成してフリップ・チップＢＧＡ型半導体装
置を得る。
電気的に接続するためのはんだバンプ（外部装置接続用
端子）５を形成してフリップ・チップＢＧＡ型半導体装
置を得る。
【００３１】前記配線基板１と半導体チップ２との隙間
は３０μｍ〜５０μｍであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂４に所定の圧力
を加えて注入することにより、前記配線基板１の中央部
に設けられている複数の貫通孔１１にも容易に注入され
るとともに、ガスもこの貫通孔１１から排気される。こ
れにより、前記普通の封止樹脂４の充填不良（ボイドの
発生等）を低減するので、信頼性を向上することができ
る。
は３０μｍ〜５０μｍであるが、この隙間にトランスフ
ァモード法により、前記普通の封止樹脂４に所定の圧力
を加えて注入することにより、前記配線基板１の中央部
に設けられている複数の貫通孔１１にも容易に注入され
るとともに、ガスもこの貫通孔１１から排気される。こ
れにより、前記普通の封止樹脂４の充填不良（ボイドの
発生等）を低減するので、信頼性を向上することができ
る。
【００３２】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂４を用いるので、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂４を用いるので、安価に
製造することができ、かつ、製造期間を短縮することが
できる。
【００３３】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
【００３５】本発明によれば、普通の封止樹脂に所定の
圧力を加えて注入することにより、配線基板１の中央部
に設けられている複数の貫通孔（エアーベントホール）
にも容易に注入されるとともに、ガスもこの貫通孔から
排気される。これにより、前記普通の封止樹脂の充填不
良（ボイドの発生等）を低減するので、信頼性を向上す
ることができる。
圧力を加えて注入することにより、配線基板１の中央部
に設けられている複数の貫通孔（エアーベントホール）
にも容易に注入されるとともに、ガスもこの貫通孔から
排気される。これにより、前記普通の封止樹脂の充填不
良（ボイドの発生等）を低減するので、信頼性を向上す
ることができる。
【００３６】また、トラスファモード法を用いることに
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂を用いるので、安価に製
造することができ、かつ、製造期間を短縮することがで
きる。
より、アンダーフィルレジン及びポッティングレジンを
使用しないで、普通の封止樹脂を用いるので、安価に製
造することができ、かつ、製造期間を短縮することがで
きる。
【図１】本発明の実施例１のフリップ・チップＢＧＡ型
半導体装置の一部欠き斜視図である。
半導体装置の一部欠き斜視図である。
【図２】図１のＡ−Ａ’線で切った断面図である。
【図３】本実施例１の樹脂封止型半導体装置の製造方法
の各工程における断面図である。
の各工程における断面図である。
【図４】図３の工程における要部拡大断面図である。
【図５】本発明の実施例２のフリップ・チップＢＧＡ型
半導体装置の一部欠き斜視図である。
半導体装置の一部欠き斜視図である。
【図６】図５のＡ−Ａ’線で切った断面図である。
【図７】本実施例２の樹脂封止型半導体装置の製造方法
の各工程における断面図である。
の各工程における断面図である。
１…配線基板 １Ａ…２層配線 １Ｂ…配線基板の保護膜 ２…半導体チッ
プ ３…金属ボール部 ４…普通の封止
樹脂（レジン） ５…外部装置接続用端子（はんだバンプ） １１…貫通孔（エアーベントホール） １２…接着材 １３…放熱板 １４Ａ…ラミネ
ートフィルム １５Ａ…モールド下金型 １５Ｂ…モール
ド上金型
プ ３…金属ボール部 ４…普通の封止
樹脂（レジン） ５…外部装置接続用端子（はんだバンプ） １１…貫通孔（エアーベントホール） １２…接着材 １３…放熱板 １４Ａ…ラミネ
ートフィルム １５Ａ…モールド下金型 １５Ｂ…モール
ド上金型
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 福美 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 井村 健一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F061 AA01 BA03 CA21
Claims (2)
- 【請求項１】 配線基板の配線端子と半導体チップの外
部端子（パッド）とを金属ボールで電気的に接続し、前
記半導体チップ、配線基板と半導体チップとの隙間、及
び金属ボール部をトランスファモールド法で樹脂封止し
た樹脂封止型半導体装置において、前記配線基板の中央
部に複数の貫通孔を設けたことを特徴とする樹脂封止型
半導体装置。 - 【請求項２】 配線基板の中央部に複数の貫通孔を形成
する工程と、前記配線基板の上に、その配線端子と半導
体チップの外部端子（パッド）とを金属ボールで電気的
に接続して半導体チップを搭載する工程と、前記半導体
チップ、配線基板と半導体チップとの隙間、及び金属ボ
ール部をトランスファモード法で樹脂封止する工程と、
前記配線基板の裏面に外部装置と電気的に接続するため
の外部装置接続用端子を形成する工程とを具備すること
を特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173567A JP2002368030A (ja) | 2001-06-08 | 2001-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173567A JP2002368030A (ja) | 2001-06-08 | 2001-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368030A true JP2002368030A (ja) | 2002-12-20 |
Family
ID=19015008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173567A Pending JP2002368030A (ja) | 2001-06-08 | 2001-06-08 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368030A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1748479A2 (en) * | 2005-07-26 | 2007-01-31 | Delphi Technologies, Inc. | Method of making an electronic assembly |
| JP2010219383A (ja) * | 2009-03-18 | 2010-09-30 | Koyo Thermo System Kk | 基板処理システムおよび基板処理方法 |
| JP2013157649A (ja) * | 2013-05-23 | 2013-08-15 | Koyo Thermo System Kk | 基板処理システム |
-
2001
- 2001-06-08 JP JP2001173567A patent/JP2002368030A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1748479A2 (en) * | 2005-07-26 | 2007-01-31 | Delphi Technologies, Inc. | Method of making an electronic assembly |
| EP1748479A3 (en) * | 2005-07-26 | 2010-01-27 | Delphi Technologies, Inc. | Method of making an electronic assembly |
| JP2010219383A (ja) * | 2009-03-18 | 2010-09-30 | Koyo Thermo System Kk | 基板処理システムおよび基板処理方法 |
| JP2013157649A (ja) * | 2013-05-23 | 2013-08-15 | Koyo Thermo System Kk | 基板処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JP2001203318A (ja) | 複数のフリップチップを備えた半導体アセンブリ | |
| US9147600B2 (en) | Packages for multiple semiconductor chips | |
| US6589812B2 (en) | Pre-applied adhesion promoter | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP2002270717A (ja) | 半導体装置 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JPH06204272A (ja) | 半導体装置の製造方法 | |
| JP2010050262A (ja) | 半導体装置及びその製造方法 | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR20010063682A (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| JP3650748B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPH07326710A (ja) | 半導体実装構造 |