JP2003115497A - 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス - Google Patents
薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスInfo
- Publication number
- JP2003115497A JP2003115497A JP2001307807A JP2001307807A JP2003115497A JP 2003115497 A JP2003115497 A JP 2003115497A JP 2001307807 A JP2001307807 A JP 2001307807A JP 2001307807 A JP2001307807 A JP 2001307807A JP 2003115497 A JP2003115497 A JP 2003115497A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- active
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 252
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 221
- 239000013078 crystal Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims description 43
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 239000010453 quartz Substances 0.000 abstract description 6
- 230000001678 irradiating effect Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 12
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- JGRGMDZIEXDEQT-UHFFFAOYSA-N [Cl].[Xe] Chemical compound [Cl].[Xe] JGRGMDZIEXDEQT-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 基板上に形成された薄膜半導体装置及びその
製造方法において、半導体膜が結晶性の良い大粒径の結
晶粒から成り、チャネル形成領域の結晶粒界の位置が制
御されており、電気特性が良く、電気特性ばらつきの少
ない薄膜半導体装置及びその製造方法を提供する 【解決手段】 石英基板１１１上に下地保護膜１１２を
形成し、第一半導体膜１１３を形成し、下側絶縁膜１１
４を形成し、活性半導体膜１１５を形成する。次に活性
半導体膜１１５側からＹＡＧ２ωレーザ１１６を照射し
て、活性半導体膜１１５の結晶を横方向に成長させる。
その後、ゲート絶縁膜を形成し、ゲート電極を結晶粒界
の両側に形成する。
製造方法において、半導体膜が結晶性の良い大粒径の結
晶粒から成り、チャネル形成領域の結晶粒界の位置が制
御されており、電気特性が良く、電気特性ばらつきの少
ない薄膜半導体装置及びその製造方法を提供する 【解決手段】 石英基板１１１上に下地保護膜１１２を
形成し、第一半導体膜１１３を形成し、下側絶縁膜１１
４を形成し、活性半導体膜１１５を形成する。次に活性
半導体膜１１５側からＹＡＧ２ωレーザ１１６を照射し
て、活性半導体膜１１５の結晶を横方向に成長させる。
その後、ゲート絶縁膜を形成し、ゲート電極を結晶粒界
の両側に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置及
びその製造方法並びに当該装置を備える電子デバイスに
関する。特に、ガラス等の絶縁表面を有する基板上に形
成される薄膜半導体装置（以下、ＴＦＴという）等の薄
膜半導体装置及びその製造方法並びに当該装置を備える
液晶表示装置及び有機ＥＬ表示装置等の電子デバイスに
関する。
びその製造方法並びに当該装置を備える電子デバイスに
関する。特に、ガラス等の絶縁表面を有する基板上に形
成される薄膜半導体装置（以下、ＴＦＴという）等の薄
膜半導体装置及びその製造方法並びに当該装置を備える
液晶表示装置及び有機ＥＬ表示装置等の電子デバイスに
関する。
【０００２】
【従来の技術】複数の画素を有するアクティブ型液晶表
示装置、有機ＥＬ表示装置、及びイメージセンサ等の各
種電子デバイスにおいては、各画素を個別に駆動するた
めに、ガラス等の絶縁表面を有する基板上に形成される
ＴＦＴが用いられることが多い。また、近年の表示素子
は、画素を駆動するためのＴＦＴが形成された基板上
に、このＴＦＴのスイッチング動作を制御するための駆
動回路が設けられることが多い。この駆動回路内には多
数のトランジスタが設けられるが、このトランジスタも
ＴＦＴで形成されている。ＴＦＴは、ガラス等の絶縁性
表面上に薄膜状の珪素半導体（Ｓｉ）又はその酸化物
（酸化珪素（ＳｉＯ2））を堆積し、エッチング処理、
熱処理、電極形成処理、その他の処理を行いつつ、これ
らの処理を繰り返し行うことにより製造される。薄膜状
の珪素半導体は、結晶性を有するものと非晶質珪素半導
体（ａ−Ｓｉ）とに大別される。
示装置、有機ＥＬ表示装置、及びイメージセンサ等の各
種電子デバイスにおいては、各画素を個別に駆動するた
めに、ガラス等の絶縁表面を有する基板上に形成される
ＴＦＴが用いられることが多い。また、近年の表示素子
は、画素を駆動するためのＴＦＴが形成された基板上
に、このＴＦＴのスイッチング動作を制御するための駆
動回路が設けられることが多い。この駆動回路内には多
数のトランジスタが設けられるが、このトランジスタも
ＴＦＴで形成されている。ＴＦＴは、ガラス等の絶縁性
表面上に薄膜状の珪素半導体（Ｓｉ）又はその酸化物
（酸化珪素（ＳｉＯ2））を堆積し、エッチング処理、
熱処理、電極形成処理、その他の処理を行いつつ、これ
らの処理を繰り返し行うことにより製造される。薄膜状
の珪素半導体は、結晶性を有するものと非晶質珪素半導
体（ａ−Ｓｉ）とに大別される。
【０００３】非晶質珪素半導体は作成温度が低く、気相
法で比較的容易に作成することが可能であり、更に量産
性にも富むため、ＴＦＴに用いる薄膜状の珪素半導体と
して最も一般的に用いられている。しかしながら、非晶
質珪素半導体は、導電率等の物性が結晶性を有する珪素
半導体に比べて劣るという欠点がある。従って、今後Ｔ
ＦＴの動作速度を高速化するためには、結晶性を有する
珪素半導体を用いたＴＦＴ及びその製造方法を確立する
ことが極めて重要となる。
法で比較的容易に作成することが可能であり、更に量産
性にも富むため、ＴＦＴに用いる薄膜状の珪素半導体と
して最も一般的に用いられている。しかしながら、非晶
質珪素半導体は、導電率等の物性が結晶性を有する珪素
半導体に比べて劣るという欠点がある。従って、今後Ｔ
ＦＴの動作速度を高速化するためには、結晶性を有する
珪素半導体を用いたＴＦＴ及びその製造方法を確立する
ことが極めて重要となる。
【０００４】現状においては、結晶性を有する珪素半導
体として製造上の容易さから多結晶珪素半導体（ｐ−Ｓ
ｉ）が多く用いられている。汎用ガラス基板を使用し得
る６００℃程度以下の低温にて薄膜状の多結晶珪素半導
体を作成する方法としては、非晶質珪素半導体膜を厚さ
５０ｎｍ程度成膜した後、この非晶質珪素半導体膜にキ
セノン塩素（ＸｅＣｌ）エキシマレーザ光（波長３０８
ｎｍ）を照射し、非晶質珪素半導体膜を溶融結晶化させ
て多結晶珪素半導体膜を得るという方法が一般的であ
る。
体として製造上の容易さから多結晶珪素半導体（ｐ−Ｓ
ｉ）が多く用いられている。汎用ガラス基板を使用し得
る６００℃程度以下の低温にて薄膜状の多結晶珪素半導
体を作成する方法としては、非晶質珪素半導体膜を厚さ
５０ｎｍ程度成膜した後、この非晶質珪素半導体膜にキ
セノン塩素（ＸｅＣｌ）エキシマレーザ光（波長３０８
ｎｍ）を照射し、非晶質珪素半導体膜を溶融結晶化させ
て多結晶珪素半導体膜を得るという方法が一般的であ
る。
【０００５】しかしながら、上述の多結晶珪素半導体膜
を用いたＴＦＴのチャネル形成領域には、多結晶珪素半
導体膜の結晶粒界が存在する為、その電気特性が単結晶
珪素半導体を用いたＴＦＴに比べて著しく劣ることが分
かっている。このため、大粒径の多結晶珪素半導体を用
いることにより、結晶粒界の電気特性への影響を小さく
する方法等の方策が採られている。
を用いたＴＦＴのチャネル形成領域には、多結晶珪素半
導体膜の結晶粒界が存在する為、その電気特性が単結晶
珪素半導体を用いたＴＦＴに比べて著しく劣ることが分
かっている。このため、大粒径の多結晶珪素半導体を用
いることにより、結晶粒界の電気特性への影響を小さく
する方法等の方策が採られている。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のエキシマレーザ光を照射して多結晶珪素半導体膜を
得る方法では、最大１μｍ程度の結晶粒が得られるが、
結晶粒及び結晶粒界の位置を制御することができない。
このため、チャネル形成領域に結晶粒界が含まれるかど
うかは確率的事象であって、全く制御不可能であった。
チャネル形成領域に結晶粒界が含まれるか否かによりＴ
ＦＴの特性は大きくばらつくことになる。例えば、チャ
ネル形成領域に存在する結晶粒界の数が多ければＴＦＴ
の電気特性は悪くなり、チャネル形成領域に存在する結
晶粒界の数が少なければＴＦＴの電気特性は比較的良く
なる。しかしながら、例えチャネル形成領域に存在する
結晶粒界の数を少なくすることができたとしても、その
ＴＦＴの電気特性は単結晶珪素半導体を用いたＴＦＴに
比べれば遙かに劣る。
来のエキシマレーザ光を照射して多結晶珪素半導体膜を
得る方法では、最大１μｍ程度の結晶粒が得られるが、
結晶粒及び結晶粒界の位置を制御することができない。
このため、チャネル形成領域に結晶粒界が含まれるかど
うかは確率的事象であって、全く制御不可能であった。
チャネル形成領域に結晶粒界が含まれるか否かによりＴ
ＦＴの特性は大きくばらつくことになる。例えば、チャ
ネル形成領域に存在する結晶粒界の数が多ければＴＦＴ
の電気特性は悪くなり、チャネル形成領域に存在する結
晶粒界の数が少なければＴＦＴの電気特性は比較的良く
なる。しかしながら、例えチャネル形成領域に存在する
結晶粒界の数を少なくすることができたとしても、その
ＴＦＴの電気特性は単結晶珪素半導体を用いたＴＦＴに
比べれば遙かに劣る。
【０００７】近年の電子デバイスは高速動作が求められ
ており、特に電子デバイス内に設けられるＴＦＴには各
素子毎の電気的特性のばらつきが少なく、且つ、高速で
スイッチング可能な優れた電気的特性が求められてい
る。例えば、液晶表示装置を例に挙げると、高精細化に
より画素の数が増加すると、増加した分だけ１画素がオ
ン状態となっている時間が短くなる。これは、画素を駆
動するＴＦＴのみならず、このＴＦＴを駆動するための
駆動回路内に設けられているＴＦＴについても同様であ
る。従って、電子デバイスの特性を向上させるために
は、基本となるＴＦＴの電気的特性を改善することが極
めて重要である。
ており、特に電子デバイス内に設けられるＴＦＴには各
素子毎の電気的特性のばらつきが少なく、且つ、高速で
スイッチング可能な優れた電気的特性が求められてい
る。例えば、液晶表示装置を例に挙げると、高精細化に
より画素の数が増加すると、増加した分だけ１画素がオ
ン状態となっている時間が短くなる。これは、画素を駆
動するＴＦＴのみならず、このＴＦＴを駆動するための
駆動回路内に設けられているＴＦＴについても同様であ
る。従って、電子デバイスの特性を向上させるために
は、基本となるＴＦＴの電気的特性を改善することが極
めて重要である。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、結晶粒界の位置が制御された結晶性の良い大粒径
の結晶粒からなる半導体膜を備え、電気特性が良く且つ
そのばらつきが少ない薄膜半導体装置及びその製造方法
並びに当該装置を備える電子デバイスを提供することを
目的とする。
あり、結晶粒界の位置が制御された結晶性の良い大粒径
の結晶粒からなる半導体膜を備え、電気特性が良く且つ
そのばらつきが少ない薄膜半導体装置及びその製造方法
並びに当該装置を備える電子デバイスを提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜半導体装置の製造方法は、基板上に形
成された半導体膜の一部を活性領域として用いる薄膜半
導体装置の製造方法において、前記半導体膜の一部を局
所的に加熱する局所加熱機構を前記基板上に形成する加
熱機構形成工程と、前記加熱機構形成工程後に行われ、
前記半導体膜としての活性半導体膜を形成する活性半導
体膜形成工程と、前記局所加熱機構により前記活性半導
体膜が局所的に加熱された状態にて前記活性半導体膜を
溶融結晶化させる結晶化工程と、前記活性半導体膜を島
状に加工して前記活性領域を２つ形成する素子分離工程
とを含み、前記素子分離工程では、前記活性領域が配列
された第１方向に関して、前記活性領域が前記局所加熱
機構に完全に含まれ、且つ、前記局所加熱機構の中心近
傍の両側に所定の距離だけ離間した位置に配置されるよ
うに前記活性半導体膜を加工することを特徴としてい
る。かかる構成の発明は、まず基板上に局所加熱機構を
形成する（加熱機構形成工程）。局所加熱機構は、一例
として基板上に形成された島状の第一半導体膜とこれを
覆う下側絶縁膜とからなる。従って局所加熱機構形成工
程の具体例としては、基板上に第一半導体膜を堆積する
第一半導体膜堆積工程と、この第一半導体膜を所定の形
状に加工する第一半導体膜加工工程と、第一半導体膜上
に下側絶縁膜を形成する下側絶縁膜形成工程とを含んだ
工程が挙げられる。次に前記局所加熱機構上に活性半導
体膜を形成する（活性半導体膜形成工程）。活性半導体
膜は、非晶質半導体膜又は結晶性を有する半導体膜から
なる。従って活性半導体膜形成工程の具体例としては、
前記局所加熱機構上に非晶質半導体膜を堆積する工程が
挙げられ、更にこの非晶質半導体膜の結晶性を高める工
程として非晶質半導体膜を固相にて結晶化させる固相成
長工程又は非晶質半導体膜を溶融状態を経て結晶性を改
善する溶融結晶化改善工程が挙げられる。次に前記局所
加熱機構により前記活性半導体膜が局所的に加熱された
状態にて前記活性半導体膜を溶融結晶化させる（結晶化
工程）。この結晶化工程では、一例として前記活性半導
体膜側から光を照射することにより前記活性半導体膜を
溶融結晶化させる。光を照射すると、一部の光は前記活
性半導体膜に吸収され、一部の光は前記活性半導体膜を
透過する。ある程度の光を吸収した活性半導体膜は溶融
結晶化する。一方、活性半導体膜を透過した光は前記局
所加熱機構の第一半導体膜に吸収される。第一半導体膜
の温度は光を吸収したことにより上昇し、第一半導体膜
上の活性半導体膜は局所的に加熱される。ここで、活性
半導体膜は溶融結晶化過程にあるが、溶融結晶化過程で
は結晶粒は低温部から高温部に向かって成長する。活性
半導体膜の内でその下に局所加熱機構が配置されている
部位のみがその周辺に比べて高温になるため、冷却固化
時における結晶粒は局所加熱機構の辺の僅かに外側上の
活性半導体膜部位から局所加熱機構の中心上の活性半導
体膜部位に向かって成長する。局所加熱機構によって形
成された温度差が溶融半導体膜の冷却固化時に結晶の横
成長を生じさせるのである。ここで、結晶化工程の具体
例としては、活性半導体膜側から活性半導体膜を２０％
程度以上透過するレーザ光を照射するという工程が挙げ
られる。そのレーザ光の具体例としては光の波長が約５
３２ｎｍの固体レーザの高調波が挙げられ、更に具体的
にいえばＱスイッチ発振するネオジウム（Ｎｄ）添加の
イットリウムアルミニウムガーネット（ＹＡＧ）レーザ
光の第二高調波（Ｎｄ：ＹＡＧ２ωレーザ光）等が挙げ
られる。結晶化工程が終了したら、前記活性半導体膜を
島状に加工して２つの活性領域を形成する（素子分離工
程）。この素子分離工程では、前記活性領域が配列され
た第１方向に関して、前記活性領域の各々が前記局所加
熱機構に完全に含まれるように前記活性半導体膜を加工
する。活性半導体膜内での結晶横成長は必ず局所加熱機
構の外側１μｍ程度の位置から始まる。従って、上述の
位置関係に局所加熱機構と活性領域とを設定しておけ
ば、活性領域内で第１方向（薄膜半導体装置が動作する
際の電流方向）を横切る第２方向に延びる結晶粒界（電
流を横切る結晶粒界）の数を常に局所加熱機構の中心上
付近に一個とすることができる。更に、本発明では、前
記活性領域が配列された第１方向に関して、前記活性領
域が前記局所加熱機構に完全に含まれ、且つ、前記局所
加熱機構の中心近傍の両側に所定の距離だけ離間した位
置に配置されるように前記活性半導体膜を加工する。か
かる位置関係に局所加熱機構と活性領域とを設定してお
けば、活性領域内において第１方向（半導体装置が動作
する際の電流方向）を横切る結晶粒界（電流を横切る結
晶粒界）を全く無くすことができる。即ち、活性領域内
に結晶粒界を横切らない電流経路を必ず複数個形成する
ことができるので、本発明の薄膜半導体装置は単結晶珪
素薄膜を用いた小さなシリコン−オン−インシュレータ
ー（ＳＯＩ）装置を複数個並列接続したものと同等と化
し、その性能は一般的な薄膜半導体装置に比べて飛躍的
に向上する。また、活性領域内で第１方向を横切る結晶
粒界が全く無いので、結晶粒界の存在に起因する薄膜半
導体装置の特性ばらつきが無くなる。即ち、基板上に形
成される全ての薄膜半導体装置がほとんど同じ特性を示
す様になる。更に、上述の位置関係に局所加熱機構と活
性領域とを設定しておけば、薄膜半導体装置のオフ電流
が低減されるという効果がある。上述の位置関係に局所
加熱機構と活性領域とを設定しておくということは、活
性領域を第１方向に分割するということである。すると
薄膜半導体装置のソース・ドレイン電圧は各活性領域に
割り振られ、その結果ドレイン領域端空乏領域の電場が
弱くなる。よってプール・フレンケル効果を伴うフォノ
ン・アシスト・トンネリング現象は抑制され、薄膜半導
体装置のオフ電流は低減されるのである。以上のよう
に、本発明の薄膜半導体装置の製造方法によれば、活性
領域内において、当該活性領域が配列された第１方向を
横切る結晶粒界が全く無く、活性領域は第１方向に分割
されているので、電気特性が良く、ばらつきの少ない薄
膜半導体装置を製造できる。また、本発明の薄膜半導体
装置の製造方法は、前記第１方向における前記活性領域
それぞれの長さが、２μｍ以下であることを特徴として
いる。この発明によれば、活性領域内において、前記第
１方向を横切る結晶粒界を確実に無くすことができると
いう効果を有する。結晶の横成長の大きさは典型的には
２μｍから２．５μｍ程度であり、最大でも３．５μｍ
程度である。よって、活性領域の第１方向の長さを２μ
ｍ以下にすることによって、活性領域内において前記第
１方向を横切る結晶粒界を確実に無くすことができるの
である。また、本発明の薄膜半導体装置の製造方法は、
前記活性領域各々の位置が、前記局所加熱機構の中心近
傍から前記第１方向にそれぞれ０．５μｍ以上離間した
位置に設定されることを特徴としている。この発明によ
れば、活性領域内において第１方向を横切る第２方向に
延びる結晶粒界を確実に含まないようにすることができ
るという効果を有する。第２方向に延びる結晶粒界付近
は、結晶粒界部を頂上として山状に***している。この
発明によれば、結晶粒界部を頂上とする山状の領域を避
けて活性領域を形成することができる。即ち、活性領域
は半導体膜厚の薄い領域のみに形成されるため、半導体
装置の電気特性が向上する。また、活性領域が平坦な領
域に形成されるので、活性領域とゲート絶縁膜との界面
状態が良好になり、半導体装置の信頼性が向上する。上
記課題を解決するために、本発明の薄膜半導体装置は、
基板上に形成された半導体膜の一部を活性領域として用
いる薄膜半導体装置において、前記半導体膜には、異な
る２箇所に活性領域が形成されており、前記活性領域に
は、前記活性領域が配列された第１方向に延びる結晶粒
界のみが存在し、前記活性領域の間には、前記第１方向
を横切る第２方向に延びる１つの結晶粒界が存在するこ
とを特徴としている。この発明によれば、活性領域内に
おいて第２方向に延びる結晶粒界が全く無く、しかも活
性領域が第２方向に分割されているので、電気特性が良
く、ばらつきの少ない薄膜半導体装置となる。また、本
発明の薄膜半導体装置は、前記第１方向における前記活
性領域それぞれの長さが、２μｍ以下であることを特徴
としている。この発明によれば、活性領域内において、
第２方向に延びる結晶粒界を確実に無くすことができる
という効果を有する。半導体膜を溶融結晶化によって横
成長させた場合、結晶の横成長の大きさは典型的には２
μｍから２．５μｍ程度であり、最大で３．５μｍ程度
である。よって、活性領域の第１方向の長さを２μｍ以
下にすることによって、活性領域内において第２方向に
延びる結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置は、前記活性領域各々の
位置が、前記結晶粒界から前記第１方向にそれぞれ０．
５μｍ以上離間した位置に設定されることを特徴として
いる。この発明によれば、活性領域内において第１方向
を横切る第２方向に延びる結晶粒界を確実に含まないよ
うにすることができるという効果を有する。第２方向に
延びる結晶粒界付近は、結晶粒界部を頂上として山状に
***している。この発明によれば、結晶粒界部を頂上と
する山状の領域を避けて活性領域を形成することができ
る。即ち、活性領域は半導体膜厚の薄い領域のみに形成
されるため、半導体装置の電気特性が向上する。また、
活性領域が平坦な領域に形成されるので、活性領域とゲ
ート絶縁膜との界面状態が良好になり、半導体装置の信
頼性が向上する。上記課題を解決するために、本発明の
電子デバイスは、上記の何れかに記載された薄膜半導体
装置の製造方法を用いて製造された薄膜半導体装置、又
は、上記の何れかに記載された薄膜半導体装置を、画素
のスイッチング手段として備えることを特徴としてい
る。ここで、画素とは、走査線と、データ線と、走査線
とデータ線とに接続されたスイッチング手段と、当該ス
イッチング手段に接続された画素電極からなるものであ
る。この発明によれば、電気特性が良く且つそのばらつ
きが少ない薄膜半導体装置を電気的なスイッチング手段
及び電気光学的なスイッチング手段の少なくとも一方の
スイッチング手段として備えており、動作速度を高速化
することができるため、多数の画素を有するアクティブ
型液晶表示装置、有機ＥＬ表示装置、及びイメージセン
サ等の各種電子デバイスに用いて極めて好適である。
に、本発明の薄膜半導体装置の製造方法は、基板上に形
成された半導体膜の一部を活性領域として用いる薄膜半
導体装置の製造方法において、前記半導体膜の一部を局
所的に加熱する局所加熱機構を前記基板上に形成する加
熱機構形成工程と、前記加熱機構形成工程後に行われ、
前記半導体膜としての活性半導体膜を形成する活性半導
体膜形成工程と、前記局所加熱機構により前記活性半導
体膜が局所的に加熱された状態にて前記活性半導体膜を
溶融結晶化させる結晶化工程と、前記活性半導体膜を島
状に加工して前記活性領域を２つ形成する素子分離工程
とを含み、前記素子分離工程では、前記活性領域が配列
された第１方向に関して、前記活性領域が前記局所加熱
機構に完全に含まれ、且つ、前記局所加熱機構の中心近
傍の両側に所定の距離だけ離間した位置に配置されるよ
うに前記活性半導体膜を加工することを特徴としてい
る。かかる構成の発明は、まず基板上に局所加熱機構を
形成する（加熱機構形成工程）。局所加熱機構は、一例
として基板上に形成された島状の第一半導体膜とこれを
覆う下側絶縁膜とからなる。従って局所加熱機構形成工
程の具体例としては、基板上に第一半導体膜を堆積する
第一半導体膜堆積工程と、この第一半導体膜を所定の形
状に加工する第一半導体膜加工工程と、第一半導体膜上
に下側絶縁膜を形成する下側絶縁膜形成工程とを含んだ
工程が挙げられる。次に前記局所加熱機構上に活性半導
体膜を形成する（活性半導体膜形成工程）。活性半導体
膜は、非晶質半導体膜又は結晶性を有する半導体膜から
なる。従って活性半導体膜形成工程の具体例としては、
前記局所加熱機構上に非晶質半導体膜を堆積する工程が
挙げられ、更にこの非晶質半導体膜の結晶性を高める工
程として非晶質半導体膜を固相にて結晶化させる固相成
長工程又は非晶質半導体膜を溶融状態を経て結晶性を改
善する溶融結晶化改善工程が挙げられる。次に前記局所
加熱機構により前記活性半導体膜が局所的に加熱された
状態にて前記活性半導体膜を溶融結晶化させる（結晶化
工程）。この結晶化工程では、一例として前記活性半導
体膜側から光を照射することにより前記活性半導体膜を
溶融結晶化させる。光を照射すると、一部の光は前記活
性半導体膜に吸収され、一部の光は前記活性半導体膜を
透過する。ある程度の光を吸収した活性半導体膜は溶融
結晶化する。一方、活性半導体膜を透過した光は前記局
所加熱機構の第一半導体膜に吸収される。第一半導体膜
の温度は光を吸収したことにより上昇し、第一半導体膜
上の活性半導体膜は局所的に加熱される。ここで、活性
半導体膜は溶融結晶化過程にあるが、溶融結晶化過程で
は結晶粒は低温部から高温部に向かって成長する。活性
半導体膜の内でその下に局所加熱機構が配置されている
部位のみがその周辺に比べて高温になるため、冷却固化
時における結晶粒は局所加熱機構の辺の僅かに外側上の
活性半導体膜部位から局所加熱機構の中心上の活性半導
体膜部位に向かって成長する。局所加熱機構によって形
成された温度差が溶融半導体膜の冷却固化時に結晶の横
成長を生じさせるのである。ここで、結晶化工程の具体
例としては、活性半導体膜側から活性半導体膜を２０％
程度以上透過するレーザ光を照射するという工程が挙げ
られる。そのレーザ光の具体例としては光の波長が約５
３２ｎｍの固体レーザの高調波が挙げられ、更に具体的
にいえばＱスイッチ発振するネオジウム（Ｎｄ）添加の
イットリウムアルミニウムガーネット（ＹＡＧ）レーザ
光の第二高調波（Ｎｄ：ＹＡＧ２ωレーザ光）等が挙げ
られる。結晶化工程が終了したら、前記活性半導体膜を
島状に加工して２つの活性領域を形成する（素子分離工
程）。この素子分離工程では、前記活性領域が配列され
た第１方向に関して、前記活性領域の各々が前記局所加
熱機構に完全に含まれるように前記活性半導体膜を加工
する。活性半導体膜内での結晶横成長は必ず局所加熱機
構の外側１μｍ程度の位置から始まる。従って、上述の
位置関係に局所加熱機構と活性領域とを設定しておけ
ば、活性領域内で第１方向（薄膜半導体装置が動作する
際の電流方向）を横切る第２方向に延びる結晶粒界（電
流を横切る結晶粒界）の数を常に局所加熱機構の中心上
付近に一個とすることができる。更に、本発明では、前
記活性領域が配列された第１方向に関して、前記活性領
域が前記局所加熱機構に完全に含まれ、且つ、前記局所
加熱機構の中心近傍の両側に所定の距離だけ離間した位
置に配置されるように前記活性半導体膜を加工する。か
かる位置関係に局所加熱機構と活性領域とを設定してお
けば、活性領域内において第１方向（半導体装置が動作
する際の電流方向）を横切る結晶粒界（電流を横切る結
晶粒界）を全く無くすことができる。即ち、活性領域内
に結晶粒界を横切らない電流経路を必ず複数個形成する
ことができるので、本発明の薄膜半導体装置は単結晶珪
素薄膜を用いた小さなシリコン−オン−インシュレータ
ー（ＳＯＩ）装置を複数個並列接続したものと同等と化
し、その性能は一般的な薄膜半導体装置に比べて飛躍的
に向上する。また、活性領域内で第１方向を横切る結晶
粒界が全く無いので、結晶粒界の存在に起因する薄膜半
導体装置の特性ばらつきが無くなる。即ち、基板上に形
成される全ての薄膜半導体装置がほとんど同じ特性を示
す様になる。更に、上述の位置関係に局所加熱機構と活
性領域とを設定しておけば、薄膜半導体装置のオフ電流
が低減されるという効果がある。上述の位置関係に局所
加熱機構と活性領域とを設定しておくということは、活
性領域を第１方向に分割するということである。すると
薄膜半導体装置のソース・ドレイン電圧は各活性領域に
割り振られ、その結果ドレイン領域端空乏領域の電場が
弱くなる。よってプール・フレンケル効果を伴うフォノ
ン・アシスト・トンネリング現象は抑制され、薄膜半導
体装置のオフ電流は低減されるのである。以上のよう
に、本発明の薄膜半導体装置の製造方法によれば、活性
領域内において、当該活性領域が配列された第１方向を
横切る結晶粒界が全く無く、活性領域は第１方向に分割
されているので、電気特性が良く、ばらつきの少ない薄
膜半導体装置を製造できる。また、本発明の薄膜半導体
装置の製造方法は、前記第１方向における前記活性領域
それぞれの長さが、２μｍ以下であることを特徴として
いる。この発明によれば、活性領域内において、前記第
１方向を横切る結晶粒界を確実に無くすことができると
いう効果を有する。結晶の横成長の大きさは典型的には
２μｍから２．５μｍ程度であり、最大でも３．５μｍ
程度である。よって、活性領域の第１方向の長さを２μ
ｍ以下にすることによって、活性領域内において前記第
１方向を横切る結晶粒界を確実に無くすことができるの
である。また、本発明の薄膜半導体装置の製造方法は、
前記活性領域各々の位置が、前記局所加熱機構の中心近
傍から前記第１方向にそれぞれ０．５μｍ以上離間した
位置に設定されることを特徴としている。この発明によ
れば、活性領域内において第１方向を横切る第２方向に
延びる結晶粒界を確実に含まないようにすることができ
るという効果を有する。第２方向に延びる結晶粒界付近
は、結晶粒界部を頂上として山状に***している。この
発明によれば、結晶粒界部を頂上とする山状の領域を避
けて活性領域を形成することができる。即ち、活性領域
は半導体膜厚の薄い領域のみに形成されるため、半導体
装置の電気特性が向上する。また、活性領域が平坦な領
域に形成されるので、活性領域とゲート絶縁膜との界面
状態が良好になり、半導体装置の信頼性が向上する。上
記課題を解決するために、本発明の薄膜半導体装置は、
基板上に形成された半導体膜の一部を活性領域として用
いる薄膜半導体装置において、前記半導体膜には、異な
る２箇所に活性領域が形成されており、前記活性領域に
は、前記活性領域が配列された第１方向に延びる結晶粒
界のみが存在し、前記活性領域の間には、前記第１方向
を横切る第２方向に延びる１つの結晶粒界が存在するこ
とを特徴としている。この発明によれば、活性領域内に
おいて第２方向に延びる結晶粒界が全く無く、しかも活
性領域が第２方向に分割されているので、電気特性が良
く、ばらつきの少ない薄膜半導体装置となる。また、本
発明の薄膜半導体装置は、前記第１方向における前記活
性領域それぞれの長さが、２μｍ以下であることを特徴
としている。この発明によれば、活性領域内において、
第２方向に延びる結晶粒界を確実に無くすことができる
という効果を有する。半導体膜を溶融結晶化によって横
成長させた場合、結晶の横成長の大きさは典型的には２
μｍから２．５μｍ程度であり、最大で３．５μｍ程度
である。よって、活性領域の第１方向の長さを２μｍ以
下にすることによって、活性領域内において第２方向に
延びる結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置は、前記活性領域各々の
位置が、前記結晶粒界から前記第１方向にそれぞれ０．
５μｍ以上離間した位置に設定されることを特徴として
いる。この発明によれば、活性領域内において第１方向
を横切る第２方向に延びる結晶粒界を確実に含まないよ
うにすることができるという効果を有する。第２方向に
延びる結晶粒界付近は、結晶粒界部を頂上として山状に
***している。この発明によれば、結晶粒界部を頂上と
する山状の領域を避けて活性領域を形成することができ
る。即ち、活性領域は半導体膜厚の薄い領域のみに形成
されるため、半導体装置の電気特性が向上する。また、
活性領域が平坦な領域に形成されるので、活性領域とゲ
ート絶縁膜との界面状態が良好になり、半導体装置の信
頼性が向上する。上記課題を解決するために、本発明の
電子デバイスは、上記の何れかに記載された薄膜半導体
装置の製造方法を用いて製造された薄膜半導体装置、又
は、上記の何れかに記載された薄膜半導体装置を、画素
のスイッチング手段として備えることを特徴としてい
る。ここで、画素とは、走査線と、データ線と、走査線
とデータ線とに接続されたスイッチング手段と、当該ス
イッチング手段に接続された画素電極からなるものであ
る。この発明によれば、電気特性が良く且つそのばらつ
きが少ない薄膜半導体装置を電気的なスイッチング手段
及び電気光学的なスイッチング手段の少なくとも一方の
スイッチング手段として備えており、動作速度を高速化
することができるため、多数の画素を有するアクティブ
型液晶表示装置、有機ＥＬ表示装置、及びイメージセン
サ等の各種電子デバイスに用いて極めて好適である。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による薄膜半導体装置及びその製造方法並びに
当該装置を備える電子デバイスについて詳細に説明す
る。図１は、本発明の一実施形態による電子デバイスの
全体構成の一例を示す斜視図である。図１に示した電子
デバイスは、薄膜トランジスタ（Thin Film Transisto
r, 以下、ＴＦＴと略記する）をスイッチング手段とし
て用いたアクティブマトリクス方式の透過型液晶装置の
例であり、図１（ａ）は液晶装置の全体構成を示す斜視
図であって、図１（ｂ）は図１（ａ）における一画素の
拡大図である。尚、図１においては、理解を容易にする
ため、画素及び画素に設けられたＴＦＴを拡大して図示
している。
実施形態による薄膜半導体装置及びその製造方法並びに
当該装置を備える電子デバイスについて詳細に説明す
る。図１は、本発明の一実施形態による電子デバイスの
全体構成の一例を示す斜視図である。図１に示した電子
デバイスは、薄膜トランジスタ（Thin Film Transisto
r, 以下、ＴＦＴと略記する）をスイッチング手段とし
て用いたアクティブマトリクス方式の透過型液晶装置の
例であり、図１（ａ）は液晶装置の全体構成を示す斜視
図であって、図１（ｂ）は図１（ａ）における一画素の
拡大図である。尚、図１においては、理解を容易にする
ため、画素及び画素に設けられたＴＦＴを拡大して図示
している。
【００１１】本実施形態による電子デバイスとしての液
晶装置１は、図１（ａ）に示すように、ＴＦＴが形成さ
れた側の素子基板２と対向基板３とが対向配置され、こ
れらの素子基板２と対向基板３との間に誘電率異方性が
正の液晶からなる液晶層（図示省略）が封入されてい
る。素子基板２の内面側には、多数のソース線４及び多
数のゲート線５が互いに交差するように格子状に設けら
れている。各ソース線４と各ゲート線５の交差点の近傍
にはＴＦＴ６が形成されており、各ＴＦＴ６を介して画
素電極７がそれぞれ接続されている。即ち、マトリクス
状に配置された各画素毎に１つのＴＦＴ６と１つの画素
電極７とが設けられている。一方、対向基板３の内面側
全面には、多数の画素がマトリクス状に配列されてなる
表示領域の全体にわたって一つの共通電極８が形成され
ている。
晶装置１は、図１（ａ）に示すように、ＴＦＴが形成さ
れた側の素子基板２と対向基板３とが対向配置され、こ
れらの素子基板２と対向基板３との間に誘電率異方性が
正の液晶からなる液晶層（図示省略）が封入されてい
る。素子基板２の内面側には、多数のソース線４及び多
数のゲート線５が互いに交差するように格子状に設けら
れている。各ソース線４と各ゲート線５の交差点の近傍
にはＴＦＴ６が形成されており、各ＴＦＴ６を介して画
素電極７がそれぞれ接続されている。即ち、マトリクス
状に配置された各画素毎に１つのＴＦＴ６と１つの画素
電極７とが設けられている。一方、対向基板３の内面側
全面には、多数の画素がマトリクス状に配列されてなる
表示領域の全体にわたって一つの共通電極８が形成され
ている。
【００１２】図１（ｂ）に示すように、ＴＦＴ６は、ゲ
ート線５から延びるゲート電極１０と、ゲート電極１０
を覆う絶縁膜（図示略）と、この絶縁膜上に形成された
多結晶シリコンからなる半導体層１１と、半導体層１１
中のソース領域に電気的に接続されたソース線４から延
びるソース電極１２と、半導体層１１中のドレイン領域
に電気的に接続されたドレイン電極１３とを有してい
る。そして、ＴＦＴ６のドレイン電極１３が画素電極７
に電気的に接続されている。本実施形態においては、画
素電極７がＩＴＯ等の透明導電膜で形成され、対向基板
３側の共通電極８もＩＴＯ等の透明導電膜で形成されて
いる。
ート線５から延びるゲート電極１０と、ゲート電極１０
を覆う絶縁膜（図示略）と、この絶縁膜上に形成された
多結晶シリコンからなる半導体層１１と、半導体層１１
中のソース領域に電気的に接続されたソース線４から延
びるソース電極１２と、半導体層１１中のドレイン領域
に電気的に接続されたドレイン電極１３とを有してい
る。そして、ＴＦＴ６のドレイン電極１３が画素電極７
に電気的に接続されている。本実施形態においては、画
素電極７がＩＴＯ等の透明導電膜で形成され、対向基板
３側の共通電極８もＩＴＯ等の透明導電膜で形成されて
いる。
【００１３】また、図１において、２０，２１はＴＦＴ
６を駆動するための駆動回路（ソースドライバ）を示し
ている。この駆動回路２０，２１は、ＴＦＴ６と同様に
素子基板２の内面側に形成されており、図示せぬ多数の
ＴＦＴを含んで構成されている。この駆動回路２０，２
１には、図示せぬ制御回路から制御信号が供給されてお
り、この制御信号に基づいて各ＴＦＴ６を駆動するため
の駆動信号（走査信号）を生成する。また、図１中の２
２，２３は、ＴＦＴ６を駆動するためのもう一つの駆動
回路（ゲートドライバ）を示している。この駆動回路２
２，２３も多数のＴＦＴを含んで構成され、供給される
制御信号から各ＴＦＴ６を駆動するための駆動信号（デ
ータ信号）を生成する。
６を駆動するための駆動回路（ソースドライバ）を示し
ている。この駆動回路２０，２１は、ＴＦＴ６と同様に
素子基板２の内面側に形成されており、図示せぬ多数の
ＴＦＴを含んで構成されている。この駆動回路２０，２
１には、図示せぬ制御回路から制御信号が供給されてお
り、この制御信号に基づいて各ＴＦＴ６を駆動するため
の駆動信号（走査信号）を生成する。また、図１中の２
２，２３は、ＴＦＴ６を駆動するためのもう一つの駆動
回路（ゲートドライバ）を示している。この駆動回路２
２，２３も多数のＴＦＴを含んで構成され、供給される
制御信号から各ＴＦＴ６を駆動するための駆動信号（デ
ータ信号）を生成する。
【００１４】以上、本発明の一実施形態による電子デバ
イスの一例としての液晶装置について説明したが、次
に、本発明の実施形態による薄膜半導体装置としてのＴ
ＦＴ６及び駆動回路２０〜２３内に設けられる図示しな
いＴＦＴの製造方法及びその構成の詳細について説明す
る。
イスの一例としての液晶装置について説明したが、次
に、本発明の実施形態による薄膜半導体装置としてのＴ
ＦＴ６及び駆動回路２０〜２３内に設けられる図示しな
いＴＦＴの製造方法及びその構成の詳細について説明す
る。
【００１５】〔第１実施形態による薄膜半導体装置及び
その製造方法〕図２〜図６は、本発明の第１実施形態に
よる薄膜半導体装置の製造方法の一例を示す工程図であ
る。図２〜図６において、（ａ）は薄膜半導体装置の断
面図であり、（ｂ）は平面透視図である。尚、以下の説
明においては、図２〜図６中に示したＸＹＺ直交座標系
を設定し、このＸＹＺ直交座標系を参照しつつ各部材の
位置関係について説明する。図２〜図６に示したＸＹＺ
直交座標系は、積層構造を有する薄膜半導体装置の界面
内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向
に設定してある。
その製造方法〕図２〜図６は、本発明の第１実施形態に
よる薄膜半導体装置の製造方法の一例を示す工程図であ
る。図２〜図６において、（ａ）は薄膜半導体装置の断
面図であり、（ｂ）は平面透視図である。尚、以下の説
明においては、図２〜図６中に示したＸＹＺ直交座標系
を設定し、このＸＹＺ直交座標系を参照しつつ各部材の
位置関係について説明する。図２〜図６に示したＸＹＺ
直交座標系は、積層構造を有する薄膜半導体装置の界面
内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向
に設定してある。
【００１６】本実施形態の薄膜半導体装置は、図２に示
すように、まず、基板として厚さ１．１ｍｍの石英基板
１１１を用い、この石英基板１１１上に下地保護膜１１
２として電子サイクロトロン共鳴プラズマ化学気相堆積
法（ＥＣＲ−ＰＥＣＶＤ法）により酸化珪素膜（ＳｉＯ
2膜）を膜厚２００ｎｍ程度堆積する。次に、下地保護
膜１１２としての酸化珪素膜上に低圧化学気相堆積法
（ＬＰＣＶＤ法）により非晶質珪素膜（ａ−Ｓｉ膜）を
膜厚５０ｎｍ程度堆積し、その後フォト・リソグラフィ
ー法により上記非晶質珪素膜をパターニングして第一半
導体膜１１３とする。
すように、まず、基板として厚さ１．１ｍｍの石英基板
１１１を用い、この石英基板１１１上に下地保護膜１１
２として電子サイクロトロン共鳴プラズマ化学気相堆積
法（ＥＣＲ−ＰＥＣＶＤ法）により酸化珪素膜（ＳｉＯ
2膜）を膜厚２００ｎｍ程度堆積する。次に、下地保護
膜１１２としての酸化珪素膜上に低圧化学気相堆積法
（ＬＰＣＶＤ法）により非晶質珪素膜（ａ−Ｓｉ膜）を
膜厚５０ｎｍ程度堆積し、その後フォト・リソグラフィ
ー法により上記非晶質珪素膜をパターニングして第一半
導体膜１１３とする。
【００１７】第一半導体膜１１３の長さ（Ｙ方向の長
さ）は後述する活性領域の長さ（Ｘ方向の長さ）よりも
約１μｍ長くなるように形成される。尚、詳細は後述す
るが、活性領域のＹ方向の位置は第一半導体膜１１３の
中央付近に設定される。また、第一半導体膜の幅（Ｘ方
向の長さ）は５０μｍ程度に設定され、活性領域は幅方
向（Ｘ方向）に関して完全に第一半導体膜１１３に包含
されるように設定される。
さ）は後述する活性領域の長さ（Ｘ方向の長さ）よりも
約１μｍ長くなるように形成される。尚、詳細は後述す
るが、活性領域のＹ方向の位置は第一半導体膜１１３の
中央付近に設定される。また、第一半導体膜の幅（Ｘ方
向の長さ）は５０μｍ程度に設定され、活性領域は幅方
向（Ｘ方向）に関して完全に第一半導体膜１１３に包含
されるように設定される。
【００１８】第一半導体膜１１３を形成すると、次に、
第一半導体膜１１３上に下側絶縁膜１１４としてＥＣＲ
−ＰＥＣＶＤ法により酸化珪素膜を膜厚１６０ｎｍ程度
堆積する。上述した第一半導体膜１１３と下側絶縁膜１
１４とは、後に活性領域と化す半導体膜（活性半導体
膜）部位を局所的に加熱する発熱部材であり、本発明に
いう局所加熱機構に相当するものである。尚、第一半導
体膜１１３及び下側絶縁膜１１４を形成する工程は、本
発明にいう加熱機構形成工程に相当する。
第一半導体膜１１３上に下側絶縁膜１１４としてＥＣＲ
−ＰＥＣＶＤ法により酸化珪素膜を膜厚１６０ｎｍ程度
堆積する。上述した第一半導体膜１１３と下側絶縁膜１
１４とは、後に活性領域と化す半導体膜（活性半導体
膜）部位を局所的に加熱する発熱部材であり、本発明に
いう局所加熱機構に相当するものである。尚、第一半導
体膜１１３及び下側絶縁膜１１４を形成する工程は、本
発明にいう加熱機構形成工程に相当する。
【００１９】以上の工程が終了すると、下側絶縁膜１１
４としての酸化珪素膜上に活性半導体膜１１５としてＬ
ＰＣＶＤ法により非晶質珪素膜を膜厚５０ｎｍ程度堆積
し、その後固相成長法により窒素雰囲気下６００℃にて
４８時間の熱処理を施して活性半導体膜１１５の結晶性
を改善し、更に活性半導体膜１１５としての大粒径多結
晶珪素膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ
（波長３０８ｎｍ）を照射して活性珪素膜中の結晶内部
欠陥を低減する。この工程は本発明にいう活性半導体膜
形成工程に相当する。
４としての酸化珪素膜上に活性半導体膜１１５としてＬ
ＰＣＶＤ法により非晶質珪素膜を膜厚５０ｎｍ程度堆積
し、その後固相成長法により窒素雰囲気下６００℃にて
４８時間の熱処理を施して活性半導体膜１１５の結晶性
を改善し、更に活性半導体膜１１５としての大粒径多結
晶珪素膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ
（波長３０８ｎｍ）を照射して活性珪素膜中の結晶内部
欠陥を低減する。この工程は本発明にいう活性半導体膜
形成工程に相当する。
【００２０】以上の工程が終了すると、第一半導体膜１
１３と下側絶縁膜１１４とからなる発熱部材によって活
性半導体膜１１５を局所的に加熱した状態で活性半導体
膜１１５を溶融結晶化させる工程が行われる。具体的に
は、図３（ａ）に示すように、活性半導体膜１１５とし
ての多結晶珪素膜側からイットリウムアルミニウムガー
ネットにＮｄ3+イオンをドープしたものを母体結晶とし
たレーザ（ＹＡＧレーザ：波長１０６４ｎｍ）の第二高
調波を用いたレーザ（ＹＡＧ２ωレーザ：波長５３２ｎ
ｍ）から射出されるＹＡＧ２ωレーザ光１１６を照射す
る。
１３と下側絶縁膜１１４とからなる発熱部材によって活
性半導体膜１１５を局所的に加熱した状態で活性半導体
膜１１５を溶融結晶化させる工程が行われる。具体的に
は、図３（ａ）に示すように、活性半導体膜１１５とし
ての多結晶珪素膜側からイットリウムアルミニウムガー
ネットにＮｄ3+イオンをドープしたものを母体結晶とし
たレーザ（ＹＡＧレーザ：波長１０６４ｎｍ）の第二高
調波を用いたレーザ（ＹＡＧ２ωレーザ：波長５３２ｎ
ｍ）から射出されるＹＡＧ２ωレーザ光１１６を照射す
る。
【００２１】ＹＡＧ２ωレーザ光１１６の照射領域は長
さ１５ｍｍで幅６５μｍの長方形状であり、その照射領
域内における光強度分布は、長さ方向に略台形状に分布
しており、幅方向については、略台形状又は略ガウス関
数的な光強度分布を有しているのが好ましい。ＹＡＧ２
ωレーザ光１１６の照射領域は、その長さ方向が第一半
導体膜１１３の幅方向（Ｘ方向）とほぼ一致するように
設定される。従って、ＹＡＧ２ωレーザ光１１６は、照
射領域の幅の分だけ移動（進行）させて順次照射される
が、この照射領域の進行方向と薄膜半導体装置のソース
・ドレイン方向とがほぼ平行になる。
さ１５ｍｍで幅６５μｍの長方形状であり、その照射領
域内における光強度分布は、長さ方向に略台形状に分布
しており、幅方向については、略台形状又は略ガウス関
数的な光強度分布を有しているのが好ましい。ＹＡＧ２
ωレーザ光１１６の照射領域は、その長さ方向が第一半
導体膜１１３の幅方向（Ｘ方向）とほぼ一致するように
設定される。従って、ＹＡＧ２ωレーザ光１１６は、照
射領域の幅の分だけ移動（進行）させて順次照射される
が、この照射領域の進行方向と薄膜半導体装置のソース
・ドレイン方向とがほぼ平行になる。
【００２２】ここで、ＹＡＧ２ωレーザ光１１６の照射
エネルギー密度は４５０ｍＪ・ｃｍ -2で、活性半導体膜
１１５上の任意の一点は２０回のパルスレーザ光が照射
される。ＹＡＧ２ωレーザ光１１６を照射すると、ＹＡ
Ｇ２ωレーザ光１１６の一部は活性半導体膜１１５とし
ての多結晶珪素膜に吸収されるが、残りのＹＡＧ２ωレ
ーザ光１１６は活性半導体膜１１５としての多結晶珪素
膜に吸収されずに透過する。活性半導体膜１１５として
の多結晶珪素膜を透過したＹＡＧ２ωレーザ光１１７は
下側絶縁膜１１４としての酸化珪素膜を透過して第一半
導体膜１１３に吸収される。尚、下側絶縁膜１１４に入
射したＹＡＧ２ωレーザ光１１７の一部は、酸化珪素膜
１１内において多重反射又は干渉した後で第一半導体膜
１１３に吸収される。
エネルギー密度は４５０ｍＪ・ｃｍ -2で、活性半導体膜
１１５上の任意の一点は２０回のパルスレーザ光が照射
される。ＹＡＧ２ωレーザ光１１６を照射すると、ＹＡ
Ｇ２ωレーザ光１１６の一部は活性半導体膜１１５とし
ての多結晶珪素膜に吸収されるが、残りのＹＡＧ２ωレ
ーザ光１１６は活性半導体膜１１５としての多結晶珪素
膜に吸収されずに透過する。活性半導体膜１１５として
の多結晶珪素膜を透過したＹＡＧ２ωレーザ光１１７は
下側絶縁膜１１４としての酸化珪素膜を透過して第一半
導体膜１１３に吸収される。尚、下側絶縁膜１１４に入
射したＹＡＧ２ωレーザ光１１７の一部は、酸化珪素膜
１１内において多重反射又は干渉した後で第一半導体膜
１１３に吸収される。
【００２３】第一半導体膜１１３はＹＡＧ２ωレーザ光
１１７を吸収したことにより温度が上昇し、熱を持つよ
うになる。この第一半導体膜１１３から放出される熱１
１８が活性半導体膜１１５に影響して、第一半導体膜１
１３直上の活性半導体膜１１５の温度が、第一半導体膜
１１３直上以外の活性半導体膜１１５の温度よりも高く
なる。こうして生じた活性半導体膜１１５内の温度差に
より活性半導体膜１１５の結晶成長が温度が低い領域
（第一半導体膜１１３直上以外の活性半導体膜から温度
が高い領域（第一半導体膜１１３直上の活性半導体膜）
へ（図３中Ｙ方向）と生じる。
１１７を吸収したことにより温度が上昇し、熱を持つよ
うになる。この第一半導体膜１１３から放出される熱１
１８が活性半導体膜１１５に影響して、第一半導体膜１
１３直上の活性半導体膜１１５の温度が、第一半導体膜
１１３直上以外の活性半導体膜１１５の温度よりも高く
なる。こうして生じた活性半導体膜１１５内の温度差に
より活性半導体膜１１５の結晶成長が温度が低い領域
（第一半導体膜１１３直上以外の活性半導体膜から温度
が高い領域（第一半導体膜１１３直上の活性半導体膜）
へ（図３中Ｙ方向）と生じる。
【００２４】Ｙ軸方向に関しては、第一半導体膜１１３
の直上が最も温度が高く、この位置からＹ方向及び−Ｙ
方向へ進むに従って、温度が低くなる。従って、結晶成
長はＹ方向及び−Ｙ方向へ進行する訳であるが、最終的
に第一半導体膜１１３の中央直上で二つの成長した結晶
が衝突し、そこに結晶の成長方向（Ｙ方向：第１方向）
に垂直な方向（Ｘ方向：第２方向）に延びる結晶粒界１
１９が生ずる。図３（ｂ）に示すように、Ｘ軸方向に延
びる結晶粒界１１９は１つのみであり、他の結晶粒界は
Ｙ軸方向へ延びていることに注意されたい。尚、結晶の
横成長（Ｘ方向及びＹ方向）の大きさは典型的には２μ
ｍ〜２．５μｍ程度であり、最大で３．５μｍ程度とな
る。尚、以上の工程は、本発明にいう結晶化工程に相当
する。
の直上が最も温度が高く、この位置からＹ方向及び−Ｙ
方向へ進むに従って、温度が低くなる。従って、結晶成
長はＹ方向及び−Ｙ方向へ進行する訳であるが、最終的
に第一半導体膜１１３の中央直上で二つの成長した結晶
が衝突し、そこに結晶の成長方向（Ｙ方向：第１方向）
に垂直な方向（Ｘ方向：第２方向）に延びる結晶粒界１
１９が生ずる。図３（ｂ）に示すように、Ｘ軸方向に延
びる結晶粒界１１９は１つのみであり、他の結晶粒界は
Ｙ軸方向へ延びていることに注意されたい。尚、結晶の
横成長（Ｘ方向及びＹ方向）の大きさは典型的には２μ
ｍ〜２．５μｍ程度であり、最大で３．５μｍ程度とな
る。尚、以上の工程は、本発明にいう結晶化工程に相当
する。
【００２５】ＹＡＧ２ωレーザー光１１６を照射して活
性半導体膜１１５の結晶化を行なった後は、活性半導体
膜１１５を島状に加工して活性領域を形成する素子分離
工程として、フォト・リソグラフィー法により活性半導
体膜１１５のパターニングを行う。ここで、図４（ｂ）
に示すように、パターニング後の活性半導体膜１１５の
幅（Ｘ方向の長さ）が第一半導体膜１１３の幅（Ｘ方向
の長さ）よりも短くなり、且つ活性半導体膜１１５の長
さ（Ｙ方向の長さ）が第一半導体膜１１３の長さ（Ｙ方
向の長さ）よりも長くなるようにパターニングする。こ
のようにパターニングすることで、活性領域が長さ方向
（Ｙ方向）に関して局所加熱機構としての第一半導体膜
１１３に完全に含まれることになる。
性半導体膜１１５の結晶化を行なった後は、活性半導体
膜１１５を島状に加工して活性領域を形成する素子分離
工程として、フォト・リソグラフィー法により活性半導
体膜１１５のパターニングを行う。ここで、図４（ｂ）
に示すように、パターニング後の活性半導体膜１１５の
幅（Ｘ方向の長さ）が第一半導体膜１１３の幅（Ｘ方向
の長さ）よりも短くなり、且つ活性半導体膜１１５の長
さ（Ｙ方向の長さ）が第一半導体膜１１３の長さ（Ｙ方
向の長さ）よりも長くなるようにパターニングする。こ
のようにパターニングすることで、活性領域が長さ方向
（Ｙ方向）に関して局所加熱機構としての第一半導体膜
１１３に完全に含まれることになる。
【００２６】以上の工程が終了すると、活性半導体膜１
１５上にゲート絶縁膜としてＥＣＲ−ＰＥＣＶＤ法によ
り酸化珪素膜を膜厚６０ｎｍ程度堆積する。この酸化珪
素膜は、ゲート絶縁膜１２０として用いられる。そし
て、ゲート絶縁膜１２０としての酸化珪素膜上にスパッ
タリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ
程度堆積し、タンタル（Ｔａ）膜を４５０ｎｍ程度堆積
する。その後、フォト・リソグラフィー法により上記Ｔ
ａＮ膜、Ｔａ膜をパターニングしてゲート電極１２１
ａ，１２１ｂとする。
１５上にゲート絶縁膜としてＥＣＲ−ＰＥＣＶＤ法によ
り酸化珪素膜を膜厚６０ｎｍ程度堆積する。この酸化珪
素膜は、ゲート絶縁膜１２０として用いられる。そし
て、ゲート絶縁膜１２０としての酸化珪素膜上にスパッ
タリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ
程度堆積し、タンタル（Ｔａ）膜を４５０ｎｍ程度堆積
する。その後、フォト・リソグラフィー法により上記Ｔ
ａＮ膜、Ｔａ膜をパターニングしてゲート電極１２１
ａ，１２１ｂとする。
【００２７】このパターニングを行なう際に、薄膜半導
体装置のチャネル形成領域となるゲート電極１２１ａ，
１２１ｂ直下の活性半導体膜１１５が、長さ方向（Ｙ方
向）に関して第一半導体膜１１３に完全に含まれ、且つ
第一半導体膜１１３の長さ方向に関する中心近傍、即ち
結晶の横成長方向（Ｙ方向：第１方向）に垂直な方向
（Ｘ方向：第２方向）の結晶粒界１１９を含まず、且つ
Ｙ方向に関して第一半導体膜１１３の中心近傍の両側に
位置するようにゲート電極１２１ａ，１２１ｂを形成す
る。ゲート電極１２１ａ，１２１ｂのＹ方向の長さは２
μｍとし、ゲート電極１２１ａ，１２１ｂのＹ方向の位
置はＹ方向における第一半導体膜１１３の中心直上位置
からＹ方向及びーＹ方向へそれぞれ０．５μｍ離間した
位置に設定する。尚、図４（ｂ）に示すようにゲート電
極１２１ａ，１２１ｂは、共通の電極１２１に接続され
ている。
体装置のチャネル形成領域となるゲート電極１２１ａ，
１２１ｂ直下の活性半導体膜１１５が、長さ方向（Ｙ方
向）に関して第一半導体膜１１３に完全に含まれ、且つ
第一半導体膜１１３の長さ方向に関する中心近傍、即ち
結晶の横成長方向（Ｙ方向：第１方向）に垂直な方向
（Ｘ方向：第２方向）の結晶粒界１１９を含まず、且つ
Ｙ方向に関して第一半導体膜１１３の中心近傍の両側に
位置するようにゲート電極１２１ａ，１２１ｂを形成す
る。ゲート電極１２１ａ，１２１ｂのＹ方向の長さは２
μｍとし、ゲート電極１２１ａ，１２１ｂのＹ方向の位
置はＹ方向における第一半導体膜１１３の中心直上位置
からＹ方向及びーＹ方向へそれぞれ０．５μｍ離間した
位置に設定する。尚、図４（ｂ）に示すようにゲート電
極１２１ａ，１２１ｂは、共通の電極１２１に接続され
ている。
【００２８】以上の工程を経て、ゲート電極１２１ａ，
１２１ｂを形成すると、次にゲート電極１２１ａ，１２
１ｂをマスクとしてドナー又はアクセプターとなる不純
物イオンをイオンドーピング法により打ち込み、図５
（ａ）、図５（ｂ）に示すように、ソース領域１１５
ａ、ドレイン領域１１５ｃ、及びチャネル形成領域１１
５ｂを自己整合的に形成する。この時、活性半導体膜１
１５の結晶の横成長方向（Ｙ方向）に沿ってキャリアが
移動するようにソース領域１１５ａ及びドレイン領域１
１５ｃを形成する。そして、ソース領域１１５ａ及びド
レイン領域１１５ｃに添加された不純物元素の活性化を
行なうために、窒素雰囲気下において、３００℃にて４
時間の熱処理を施す。ここで、チャネル形成領域１１５
ｂは、ゲート電極１２１ａ，１２１ｂをマスクとして形
成されるため、Ｘ方向に延びた結晶粒界１１９の両側に
形成される。つまり、２つのチャネル形成領域１１５ｂ
の間に結晶流界１１９が位置するように形成される。
１２１ｂを形成すると、次にゲート電極１２１ａ，１２
１ｂをマスクとしてドナー又はアクセプターとなる不純
物イオンをイオンドーピング法により打ち込み、図５
（ａ）、図５（ｂ）に示すように、ソース領域１１５
ａ、ドレイン領域１１５ｃ、及びチャネル形成領域１１
５ｂを自己整合的に形成する。この時、活性半導体膜１
１５の結晶の横成長方向（Ｙ方向）に沿ってキャリアが
移動するようにソース領域１１５ａ及びドレイン領域１
１５ｃを形成する。そして、ソース領域１１５ａ及びド
レイン領域１１５ｃに添加された不純物元素の活性化を
行なうために、窒素雰囲気下において、３００℃にて４
時間の熱処理を施す。ここで、チャネル形成領域１１５
ｂは、ゲート電極１２１ａ，１２１ｂをマスクとして形
成されるため、Ｘ方向に延びた結晶粒界１１９の両側に
形成される。つまり、２つのチャネル形成領域１１５ｂ
の間に結晶流界１１９が位置するように形成される。
【００２９】その後、層間絶縁膜１２２としてプラズマ
ＣＶＤ法（ＰＥＣＶＤ法）によりＴＥＯＳ（Ｓｉ（ＯＣ
Ｈ2ＣＨ3）4）と酸素とを原料気体とした酸化珪素膜を
膜厚５００ｎｍ程度堆積する。最後に、フォト・リソグ
ラフィー法によりコンタクト・ホールを形成した後で、
スパッタリング法によりアルミニウム（Ａｌ）を堆積
し、フォト・リソグラフィー法によりＡｌをパターニン
グしてソース電極１２３及びドレイン電極１２４を形成
して薄膜半導体装置が製造される。
ＣＶＤ法（ＰＥＣＶＤ法）によりＴＥＯＳ（Ｓｉ（ＯＣ
Ｈ2ＣＨ3）4）と酸素とを原料気体とした酸化珪素膜を
膜厚５００ｎｍ程度堆積する。最後に、フォト・リソグ
ラフィー法によりコンタクト・ホールを形成した後で、
スパッタリング法によりアルミニウム（Ａｌ）を堆積
し、フォト・リソグラフィー法によりＡｌをパターニン
グしてソース電極１２３及びドレイン電極１２４を形成
して薄膜半導体装置が製造される。
【００３０】以上説明したように、本発明の第１実施形
態による薄膜半導体装置によれば、ゲート電極１２１
ａ，１２１ｂの直下に形成されるチャネル形成領域１１
５ｂには、キャリアが移動する方向（Ｙ方向）に垂直な
方向（Ｘ方向）に延びる結晶粒界が存在しないため、単
結晶半導体装置並みの高性能のスイッチング特性を有
し、しかも薄膜半導体装置毎の特性のばらつきがない薄
膜半導体装置を製造することができる。
態による薄膜半導体装置によれば、ゲート電極１２１
ａ，１２１ｂの直下に形成されるチャネル形成領域１１
５ｂには、キャリアが移動する方向（Ｙ方向）に垂直な
方向（Ｘ方向）に延びる結晶粒界が存在しないため、単
結晶半導体装置並みの高性能のスイッチング特性を有
し、しかも薄膜半導体装置毎の特性のばらつきがない薄
膜半導体装置を製造することができる。
【００３１】〔第２実施形態による薄膜半導体装置〕次
に、本発明の第２実施形態による薄膜半導体装置及びそ
の製造方法について説明する。尚、以下の説明において
は、以上説明した第１実施形態による薄膜半導体装置及
びその製造方法と共通する部分については、説明を簡略
化し又は説明を割愛する。図７は、本発明の第２実施形
態による薄膜半導体装置を説明するための図であり、
（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面
透視図である。尚、第１実施形態と同様に、ＸＹＺ直交
座標系を設定し、このＸＹＺ直交座標系を参照しつつ各
部材の位置関係について説明する。図２〜図６に示した
ＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置
の界面内にＸＹ平面を設定し、界面に直交する方向をＺ
軸方向に設定してある。
に、本発明の第２実施形態による薄膜半導体装置及びそ
の製造方法について説明する。尚、以下の説明において
は、以上説明した第１実施形態による薄膜半導体装置及
びその製造方法と共通する部分については、説明を簡略
化し又は説明を割愛する。図７は、本発明の第２実施形
態による薄膜半導体装置を説明するための図であり、
（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面
透視図である。尚、第１実施形態と同様に、ＸＹＺ直交
座標系を設定し、このＸＹＺ直交座標系を参照しつつ各
部材の位置関係について説明する。図２〜図６に示した
ＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置
の界面内にＸＹ平面を設定し、界面に直交する方向をＺ
軸方向に設定してある。
【００３２】本実施形態の薄膜半導体装置は、基板とし
て厚さ１．１ｍｍの石英基板２１１があり、この石英基
板２１１上に下地保護膜２１２として酸化珪素膜が膜厚
２００ｎｍ程度に形成されている。更に、下地保護膜２
１２としての酸化珪素膜上に活性半導体膜として多結晶
珪素膜２１３が膜厚５０ｎｍ程度形成されている。ここ
で、本発明の第１実施形態と同様に、下地保護膜２１２
としての酸化珪素膜と活性半導体膜としての多結晶珪素
膜２１３との間に発熱部材として第一半導体膜と下側絶
縁膜とが存在していても良い。
て厚さ１．１ｍｍの石英基板２１１があり、この石英基
板２１１上に下地保護膜２１２として酸化珪素膜が膜厚
２００ｎｍ程度に形成されている。更に、下地保護膜２
１２としての酸化珪素膜上に活性半導体膜として多結晶
珪素膜２１３が膜厚５０ｎｍ程度形成されている。ここ
で、本発明の第１実施形態と同様に、下地保護膜２１２
としての酸化珪素膜と活性半導体膜としての多結晶珪素
膜２１３との間に発熱部材として第一半導体膜と下側絶
縁膜とが存在していても良い。
【００３３】また、上述した活性半導体膜としての多結
晶珪素膜２１３の上にゲート絶縁膜２１５としての酸化
珪素膜が形成されており、このゲート絶縁膜２１５とし
ての酸化珪素膜上にゲート電極２１６ａ，２１６ｂとし
て膜厚５０ｎｍ程度の窒化タンタル（ＴａＮ）膜と膜厚
４５０ｎｍ程度のタンタル（Ｔａ）膜が形成されてい
る。更に、ゲート電極２１６ａ，２１６ｂ及びゲート絶
縁膜２１５上には、層間絶縁膜２１７としての酸化珪素
膜とアルミニウム（Ａｌ）からなるソース電極２１８及
びドレイン電極２１９が形成されている。本実施形態の
薄膜半導体装置は以上の構成を有している。
晶珪素膜２１３の上にゲート絶縁膜２１５としての酸化
珪素膜が形成されており、このゲート絶縁膜２１５とし
ての酸化珪素膜上にゲート電極２１６ａ，２１６ｂとし
て膜厚５０ｎｍ程度の窒化タンタル（ＴａＮ）膜と膜厚
４５０ｎｍ程度のタンタル（Ｔａ）膜が形成されてい
る。更に、ゲート電極２１６ａ，２１６ｂ及びゲート絶
縁膜２１５上には、層間絶縁膜２１７としての酸化珪素
膜とアルミニウム（Ａｌ）からなるソース電極２１８及
びドレイン電極２１９が形成されている。本実施形態の
薄膜半導体装置は以上の構成を有している。
【００３４】第１実施形態と同様に、本実施形態におい
てもチャネル形成領域２１３ｂは長さ方向（Ｙ方向）に
２つ形成され、この２つのチャネル形成領域２１３ｂの
間に長さ方向（Ｙ方向）を横切る方向（Ｘ方向）に延び
る結晶粒界２１４が一つ存在する。そして、２つチャネ
ル形成領域２１３ｂ内には、Ｘ方向に延びる結晶粒界が
存在しない。２つのチャネル形成領域２１３ｂの間、チ
ャネル形成領域２１３ｂを挟む２つの領域（図７中斜線
を付した領域）は不純物イオンが打ち込まれた低抵抗領
域であり、チャネル形成領域２１３ｂを挟む２つの領域
は、それぞれソース領域２１３ａ及びドレイン領域２１
３ｃである。また、チャネル形成領域２１３ｂのＹ方向
の長さはそれぞれ２μｍであり、２つのチャネル形成領
域２１３ｂ各々は、Ｘ方向に延びる結晶粒界２１４から
ぞれぞれＹ方向、−Ｙ方向に０．５μｍ離間した位置に
形成されている。
てもチャネル形成領域２１３ｂは長さ方向（Ｙ方向）に
２つ形成され、この２つのチャネル形成領域２１３ｂの
間に長さ方向（Ｙ方向）を横切る方向（Ｘ方向）に延び
る結晶粒界２１４が一つ存在する。そして、２つチャネ
ル形成領域２１３ｂ内には、Ｘ方向に延びる結晶粒界が
存在しない。２つのチャネル形成領域２１３ｂの間、チ
ャネル形成領域２１３ｂを挟む２つの領域（図７中斜線
を付した領域）は不純物イオンが打ち込まれた低抵抗領
域であり、チャネル形成領域２１３ｂを挟む２つの領域
は、それぞれソース領域２１３ａ及びドレイン領域２１
３ｃである。また、チャネル形成領域２１３ｂのＹ方向
の長さはそれぞれ２μｍであり、２つのチャネル形成領
域２１３ｂ各々は、Ｘ方向に延びる結晶粒界２１４から
ぞれぞれＹ方向、−Ｙ方向に０．５μｍ離間した位置に
形成されている。
【００３５】以上説明したように、本発明の第２実施形
態による薄膜半導体装置によれば、薄膜半導体装置のチ
ャネル形成領域となるゲート電極直下の活性領域に、キ
ャリアが移動する方向に垂直な方向に延びる結晶粒界が
存在しないので、単結晶半導体装置並みの高性能な薄膜
半導体装置が得られる。
態による薄膜半導体装置によれば、薄膜半導体装置のチ
ャネル形成領域となるゲート電極直下の活性領域に、キ
ャリアが移動する方向に垂直な方向に延びる結晶粒界が
存在しないので、単結晶半導体装置並みの高性能な薄膜
半導体装置が得られる。
【００３６】以上、本発明の第１、第２実施形態による
薄膜半導体装置、及びその製造方法、並びに薄膜半導体
装置を備える電子デバイスについて説明したが、本発明
は上記実施形態に制限されず、本発明の範囲内で自由に
変更が可能である。例えば、上記実施形態では、薄膜半
導体装置として液晶表示装置の画素を駆動するために設
けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装
置内に設けられるＴＦＴを例に挙げて説明したが。しか
しながら、本発明は液晶表示装置に設けられるＴＦＴの
みならず、有機ＥＬ表示装置に設けられるＴＦＴにも適
用することができる。勿論、有機ＥＬ表示装置の場合
も、画素を駆動するために設けられるＴＦＴ及びこのＴ
ＦＴを駆動するための駆動装置内に設けられるＴＦＴに
適用することができる。つまるところ、本発明は、トラ
ンジスタを製造する過程で活性領域内に結晶粒界が生
じ、電気特性が悪化する場合の全般について適用可能で
ある。
薄膜半導体装置、及びその製造方法、並びに薄膜半導体
装置を備える電子デバイスについて説明したが、本発明
は上記実施形態に制限されず、本発明の範囲内で自由に
変更が可能である。例えば、上記実施形態では、薄膜半
導体装置として液晶表示装置の画素を駆動するために設
けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装
置内に設けられるＴＦＴを例に挙げて説明したが。しか
しながら、本発明は液晶表示装置に設けられるＴＦＴの
みならず、有機ＥＬ表示装置に設けられるＴＦＴにも適
用することができる。勿論、有機ＥＬ表示装置の場合
も、画素を駆動するために設けられるＴＦＴ及びこのＴ
ＦＴを駆動するための駆動装置内に設けられるＴＦＴに
適用することができる。つまるところ、本発明は、トラ
ンジスタを製造する過程で活性領域内に結晶粒界が生
じ、電気特性が悪化する場合の全般について適用可能で
ある。
【００３７】また、上記実施形態では、電子デバイスと
して液晶表示装置を例に挙げたが、有機ＥＬ表示装置及
びイメージセンサのみならず、液晶プロジェクタ、マル
チメディア対応のパーソナルコンピュータ（ＰＣ）及び
エンジニアリング・ワークステーション（ＥＷＳ）、ペ
ージャ、携帯電話、ワードプロセッサ、テレビ、ビュー
ファインダ型又はモニタ直視型のビデオテープレコー
ダ、電子手帳、電子卓上計算機、カーナビゲーション装
置、ＰＯＳ端末、タッチパネルを備えた装置等の電子デ
バイスに適用することが可能である。
して液晶表示装置を例に挙げたが、有機ＥＬ表示装置及
びイメージセンサのみならず、液晶プロジェクタ、マル
チメディア対応のパーソナルコンピュータ（ＰＣ）及び
エンジニアリング・ワークステーション（ＥＷＳ）、ペ
ージャ、携帯電話、ワードプロセッサ、テレビ、ビュー
ファインダ型又はモニタ直視型のビデオテープレコー
ダ、電子手帳、電子卓上計算機、カーナビゲーション装
置、ＰＯＳ端末、タッチパネルを備えた装置等の電子デ
バイスに適用することが可能である。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
結晶性の良い大粒径の結晶粒から成る半導体膜から成
り、チャネル形成領域の結晶粒界の位置が制御された、
電気特性が良く、ばらつきの少ない薄膜半導体装置を提
供することができるという効果がある。また、本発明の
薄膜半導体装置の製造方法によると、安価なガラス基板
の使用が可能となる低温プロセスを用いて高性能な薄膜
半導体装置を容易に且つ安定的に製造することができる
という効果がある。従って、本発明の薄膜半導体装置、
及びその製造方法をアクティブ・マトリックス液晶表示
装置に適用した場合には、大型で高品質な液晶表示装置
を容易に且つ安定的に製造することができる。この発明
によれば、電気特性が良く且つそのばらつきが少ない薄
膜半導体装置を電気的なスイッチング手段及び電気光学
的なスイッチング手段の少なくとも一方のスイッチング
手段として備えており、動作速度を高速化することがで
きるため、多数の画素を有するアクティブ型液晶表示装
置、有機ＥＬ表示装置、及びイメージセンサ等の各種電
子デバイスに用いて極めて好適である。更に、他の電子
デバイスの製造に適用した場合にも高品質な電子デバイ
スを容易に且つ安定的に製造することができる。
結晶性の良い大粒径の結晶粒から成る半導体膜から成
り、チャネル形成領域の結晶粒界の位置が制御された、
電気特性が良く、ばらつきの少ない薄膜半導体装置を提
供することができるという効果がある。また、本発明の
薄膜半導体装置の製造方法によると、安価なガラス基板
の使用が可能となる低温プロセスを用いて高性能な薄膜
半導体装置を容易に且つ安定的に製造することができる
という効果がある。従って、本発明の薄膜半導体装置、
及びその製造方法をアクティブ・マトリックス液晶表示
装置に適用した場合には、大型で高品質な液晶表示装置
を容易に且つ安定的に製造することができる。この発明
によれば、電気特性が良く且つそのばらつきが少ない薄
膜半導体装置を電気的なスイッチング手段及び電気光学
的なスイッチング手段の少なくとも一方のスイッチング
手段として備えており、動作速度を高速化することがで
きるため、多数の画素を有するアクティブ型液晶表示装
置、有機ＥＬ表示装置、及びイメージセンサ等の各種電
子デバイスに用いて極めて好適である。更に、他の電子
デバイスの製造に適用した場合にも高品質な電子デバイ
スを容易に且つ安定的に製造することができる。
【図１】 本発明の一実施形態による電子デバイスの全
体構成の一例を示す斜視図である。
体構成の一例を示す斜視図である。
【図２】 本発明の第１実施形態による薄膜半導体装置
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
【図３】 本発明の第１実施形態による薄膜半導体装置
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
【図４】 本発明の第１実施形態による薄膜半導体装置
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
【図５】 本発明の第１実施形態による薄膜半導体装置
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
【図６】 本発明の第１実施形態による薄膜半導体装置
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
の製造方法の一例を示す工程図であり、（ａ）は薄膜半
導体装置の断面図であり、（ｂ）は平面透視図である。
【図７】 本発明の第２実施形態による薄膜半導体装置
を説明するための図であり、（ａ）は薄膜半導体装置の
断面図であり、（ｂ）は平面透視図である。
を説明するための図であり、（ａ）は薄膜半導体装置の
断面図であり、（ｂ）は平面透視図である。
２０〜２３……駆動回路
１１１，２１１……石英基板
１１２，２１２……下地保護膜
１１３……第一半導体膜
１１４……下側絶縁膜
１１５，２１３……活性半導体膜
１１５ａ，２１３ａ……ソース領域
１１５ｃ，２１３ｃ……ドレイン領域
１１５ｂ，２１３ｂ……チャネル形成領域
１１６……ＹＡＧ２ωレーザ光
１１７……活性半導体膜を透過したＹＡＧ２ωレーザ光
１１８……第一半導体膜の熱
１１９，２１４……結晶粒界
１２０，２１５……ゲート絶縁膜
１２１ａ，１２１ｂ，２１６ａ，２１６ｂ……ゲート電
極 １２２，２１７……層間絶縁膜 １２３，２１８……ソース電極 １２４，２１９……ドレイン電極
極 １２２，２１７……層間絶縁膜 １２３，２１８……ソース電極 １２４，２１９……ドレイン電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６１８Ｚ
(72)発明者 宮坂 光敏
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
(72)発明者 小川 哲也
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 時岡 秀忠
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 2H092 JA25 JA29 JA31 JA33 JA35
JA43 JB13 KA04 KA07 KA12
KA17 KA22 MA08 MA13 MA17
MA29 MA35 MA37 NA22 NA27
5C094 AA13 AA25 AA42 AA43 AA48
AA53 BA03 BA27 BA43 CA19
DA09 DA13 DB01 DB04 EA04
EB02 FA01 FA02 FB12 FB14
FB15 GB10 JA08
5F052 AA02 AA17 BA01 BA04 BA07
BB02 BB07 DA02 DB02 DB03
EA11 FA04 FA19 HA01 JA01
5F110 AA30 BB01 BB02 CC02 DD03
DD11 DD12 DD13 DD17 EE01
EE04 EE14 EE28 EE44 FF02
FF31 GG02 GG13 GG25 GG26
GG28 GG47 HJ12 HL03 HL23
NN02 NN04 NN23 NN35 NN72
PP01 PP03 PP04 PP06 PP10
PP13 PP24 PP29 QQ11
Claims (7)
- 【請求項１】 基板上に形成された半導体膜の一部を活
性領域として用いる薄膜半導体装置の製造方法におい
て、 前記半導体膜の一部を局所的に加熱する局所加熱機構を
前記基板上に形成する加熱機構形成工程と、 前記加熱機構形成工程後に行われ、前記半導体膜として
の活性半導体膜を形成する活性半導体膜形成工程と、 前記局所加熱機構により前記活性半導体膜が局所的に加
熱された状態にて前記活性半導体膜を溶融結晶化させる
結晶化工程と、 前記活性半導体膜を島状に加工して前記活性領域を２つ
形成する素子分離工程とを含み、 前記素子分離工程では、前記活性領域が配列された第１
方向に関して、前記活性領域が前記局所加熱機構に完全
に含まれ、且つ、前記局所加熱機構の中心近傍の両側に
所定の距離だけ離間した位置に配置されるように前記活
性半導体膜を加工することを特徴とする薄膜半導体装置
の製造方法。 - 【請求項２】 前記第１方向における前記活性領域それ
ぞれの長さは、２μｍ以下であることを特徴とする請求
項１記載の薄膜半導体装置の製造方法。 - 【請求項３】 前記活性領域各々の位置は、前記局所加
熱機構の中心近傍から前記第１方向にそれぞれ０．５μ
ｍ以上離間した位置に設定されることを特徴とする請求
項１又は請求項２記載の薄膜半導体装置の製造方法。 - 【請求項４】 基板上に形成された半導体膜の一部を活
性領域として用いる薄膜半導体装置において、 前記半導体膜には、異なる２箇所に活性領域が形成され
ており、 前記活性領域には、前記活性領域が配列された第１方向
に延びる結晶粒界のみが存在し、前記活性領域の間に
は、前記第１方向を横切る第２方向に延びる１つの結晶
粒界が存在することを特徴とする薄膜半導体装置。 - 【請求項５】 前記第１方向における前記活性領域それ
ぞれの長さは、２μｍ以下であることを特徴とする請求
項４記載の薄膜半導体装置。 - 【請求項６】 前記活性領域各々の位置は、前記結晶粒
界から前記第１方向にそれぞれ０．５μｍ以上離間した
位置に設定されることを特徴とする請求項４又は請求項
５記載の薄膜半導体装置。 - 【請求項７】 請求項１から請求項３の何れか一項に記
載の薄膜半導体装置の製造方法を用いて製造された薄膜
半導体装置、又は、請求項４から請求項６の何れか一項
に記載の薄膜半導体装置を、電気的なスイッチング手段
及び電気光学的なスイッチング手段の少なくとも一方の
スイッチング手段として備えることを特徴とする電子デ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307807A JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307807A JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115497A true JP2003115497A (ja) | 2003-04-18 |
| JP3845566B2 JP3845566B2 (ja) | 2006-11-15 |
Family
ID=19127214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307807A Expired - Fee Related JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3845566B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005001921A1 (ja) * | 2003-06-27 | 2005-01-06 | Nec Corporation | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2001
- 2001-10-03 JP JP2001307807A patent/JP3845566B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005001921A1 (ja) * | 2003-06-27 | 2005-01-06 | Nec Corporation | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
| US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
| US8017507B2 (en) | 2003-06-27 | 2011-09-13 | Nec Corporation | Method of manufacturing a polycrystalline semiconductor thin film |
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| US7554118B2 (en) | 2004-05-28 | 2009-06-30 | Samsung Mobile Display Co., Ltd. | Thin film transistor, flat panel display having the same and a method of fabricating each |
| JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3845566B2 (ja) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US9171956B2 (en) | Thin film transistor and display device using the same | |
| EP0886319A2 (en) | Method for making a thin film transistor | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US20050212047A1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| JP2005510063A (ja) | 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| US20100176399A1 (en) | Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof | |
| KR100878240B1 (ko) | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| JP4597730B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2000306834A (ja) | レーザ照射方法およびレーザ照射装置および半導体装置 | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP2000275668A (ja) | レーザアニーリング装置、液晶表示装置及びその製造方法 | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JP2003115497A (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR100915160B1 (ko) | 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP4035019B2 (ja) | 半導体装置の製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JPH1098192A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1195259A (ja) | 薄膜半導体装置と薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |