JPH1195259A - 薄膜半導体装置と薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置と薄膜半導体装置の製造方法Info
- Publication number
- JPH1195259A JPH1195259A JP26031297A JP26031297A JPH1195259A JP H1195259 A JPH1195259 A JP H1195259A JP 26031297 A JP26031297 A JP 26031297A JP 26031297 A JP26031297 A JP 26031297A JP H1195259 A JPH1195259 A JP H1195259A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- pixel
- base layer
- pixel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素領域、駆動回路領域の薄膜トランジスタ
に要求される固有の特性をそれぞれの領域に有する多結
晶シリコン薄膜トランジスタ用アレイ基板を作製し、高
品位な画素表示を実現する液晶表示装置を提供すること
を目的とする。 【解決手段】 レーザーアニールを用いて非晶質シリコ
ンを結晶化する際、画素領域１０と駆動回路領域２０に
おいて前記下地層１０３の厚みを変えるか、又は熱伝導
率の異なる材料を用いることにより、互いに異なる冷却
速度で前記画素領域及び前記駆動回路領域を冷却し、結
晶性の異なる多結晶シリコン領域を作製する。
に要求される固有の特性をそれぞれの領域に有する多結
晶シリコン薄膜トランジスタ用アレイ基板を作製し、高
品位な画素表示を実現する液晶表示装置を提供すること
を目的とする。 【解決手段】 レーザーアニールを用いて非晶質シリコ
ンを結晶化する際、画素領域１０と駆動回路領域２０に
おいて前記下地層１０３の厚みを変えるか、又は熱伝導
率の異なる材料を用いることにより、互いに異なる冷却
速度で前記画素領域及び前記駆動回路領域を冷却し、結
晶性の異なる多結晶シリコン領域を作製する。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ(
ＴＦＴ) からなるスイッチング素子を用いたアクティブ
マトリクス型液晶表示装置に関する。
ＴＦＴ) からなるスイッチング素子を用いたアクティブ
マトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点を持つため、液晶テレビ、日本
語ワードプロセッサーやディスクトップパーソナルコン
ピュータなどのＯＡ機器の表示装置に積極的に用いられ
ている。それと共に、多結晶シリコンを活性層に使用し
た薄膜トランジスタもしくは薄膜トランジスタアレイを
応用した液晶表示装置の開発が表示装置の向上を目的に
活発になされている。
費電力という大きな利点を持つため、液晶テレビ、日本
語ワードプロセッサーやディスクトップパーソナルコン
ピュータなどのＯＡ機器の表示装置に積極的に用いられ
ている。それと共に、多結晶シリコンを活性層に使用し
た薄膜トランジスタもしくは薄膜トランジスタアレイを
応用した液晶表示装置の開発が表示装置の向上を目的に
活発になされている。
【０００３】従来、多結晶シリコンを活性層に使用した
薄膜トランジスタは、その液晶表示装置の表示部である
画素部のスイッチング素子や薄膜トランジスタを集積し
画素部スイッチング素子の駆動回路へ応用されている。
すなわち、画素中で液晶への電圧印加用の画素部薄膜ト
ランジスタと、この画素部薄膜トランジスタを駆動する
ための駆動回路部薄膜トランジスタへの応用とである。
薄膜トランジスタは、その液晶表示装置の表示部である
画素部のスイッチング素子や薄膜トランジスタを集積し
画素部スイッチング素子の駆動回路へ応用されている。
すなわち、画素中で液晶への電圧印加用の画素部薄膜ト
ランジスタと、この画素部薄膜トランジスタを駆動する
ための駆動回路部薄膜トランジスタへの応用とである。
【０００４】表示の高品質化に伴ない画素部薄膜トラン
ジスタ、駆動回路部薄膜トランジスタ共に高い性能が要
求されるが、特に画素部薄膜トランジスタには印加した
電圧を保持するための低いリーク電流が要求され、駆動
回路部薄膜トランジスタは回路の高速動作のため、高い
電界効果移動度が要求されている。
ジスタ、駆動回路部薄膜トランジスタ共に高い性能が要
求されるが、特に画素部薄膜トランジスタには印加した
電圧を保持するための低いリーク電流が要求され、駆動
回路部薄膜トランジスタは回路の高速動作のため、高い
電界効果移動度が要求されている。
【０００５】近年、プロセス技術の進歩で低いプロセス
温度で、絶縁ガラス基板上に高性能な多結晶シリコン薄
膜トランジスタが形成可能となった。特に多結晶シリコ
ンを得る結晶化プロセスが固相成長法から例えばエキシ
マレーザーアニール( 以下ＥＬＡと略す) 法に変わるこ
とで電界効果移動度は約６０ｃｍ2 ／Ｖ．ｓから２０
０ｃｍ2 ／Ｖ．ｓ程度に大幅に向上している。ＥＬＡ
法による多結晶化プロセスでは作製される結晶粒の大き
さが薄膜トランジスタの特性に大きな影響を与える。例
えば結晶粒の大きさが０．３〜０．４μｍの多結晶シリ
コンは電界効果移動度が約２００ｃｍ2 ／Ｖ．ｓにも
達する。
温度で、絶縁ガラス基板上に高性能な多結晶シリコン薄
膜トランジスタが形成可能となった。特に多結晶シリコ
ンを得る結晶化プロセスが固相成長法から例えばエキシ
マレーザーアニール( 以下ＥＬＡと略す) 法に変わるこ
とで電界効果移動度は約６０ｃｍ2 ／Ｖ．ｓから２０
０ｃｍ2 ／Ｖ．ｓ程度に大幅に向上している。ＥＬＡ
法による多結晶化プロセスでは作製される結晶粒の大き
さが薄膜トランジスタの特性に大きな影響を与える。例
えば結晶粒の大きさが０．３〜０．４μｍの多結晶シリ
コンは電界効果移動度が約２００ｃｍ2 ／Ｖ．ｓにも
達する。
【０００６】
【発明が解決しようとする課題】しかしながら電界効果
移動度の高い薄膜トランジスタは、その電流の流れやす
さのためにリーク電流も大きい傾向があり、低リーク電
流が要求される画素部薄膜トランジスタには不向きであ
る。
移動度の高い薄膜トランジスタは、その電流の流れやす
さのためにリーク電流も大きい傾向があり、低リーク電
流が要求される画素部薄膜トランジスタには不向きであ
る。
【０００７】このように多結晶シリコンを用いた液晶表
示装置は画素部を形成する薄膜トランジスタと駆動回路
部を形成する薄膜トランジスタを同時に作製することが
可能であるが、要求されるトランジスタの特性には大き
な違いがある。
示装置は画素部を形成する薄膜トランジスタと駆動回路
部を形成する薄膜トランジスタを同時に作製することが
可能であるが、要求されるトランジスタの特性には大き
な違いがある。
【０００８】一方、レーザーアニールによって結晶化さ
れた多結晶シリコンの特性( 特性に大きな影響を与える
結晶粒の大きさ) はレーザー照射された非晶質シリコン
の冷却速度や焦点深度のズレにより大きく異なる。
れた多結晶シリコンの特性( 特性に大きな影響を与える
結晶粒の大きさ) はレーザー照射された非晶質シリコン
の冷却速度や焦点深度のズレにより大きく異なる。
【０００９】本発明は、画素部薄膜トランジスタ、駆動
回路部薄膜トランジスタに要求される固有の特性をそれ
ぞれ有する多結晶シリコン薄膜トランジスタをアレイ基
板の特定な位置に作製し、その多結晶シリコン薄膜トラ
ンジスタアレイ基板を使用することで高品位な画素表示
を実現する液晶表示装置を提供することを目的とする。
回路部薄膜トランジスタに要求される固有の特性をそれ
ぞれ有する多結晶シリコン薄膜トランジスタをアレイ基
板の特定な位置に作製し、その多結晶シリコン薄膜トラ
ンジスタアレイ基板を使用することで高品位な画素表示
を実現する液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明による液晶表示装置製造方法は、絶縁ガラス基
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備する液晶
表示装置において、レーザーアニールを用いて非晶質シ
リコンを結晶化する際、前記画素領域と前記駆動回路領
域において前記下地層の厚み又は熱伝導率を変えること
により、互いに異なる冷却速度で前記画素領域及び前記
駆動回路領域を冷却し、結晶性の異なる多結晶シリコン
領域を作製することを特徴とする。
に本発明による液晶表示装置製造方法は、絶縁ガラス基
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備する液晶
表示装置において、レーザーアニールを用いて非晶質シ
リコンを結晶化する際、前記画素領域と前記駆動回路領
域において前記下地層の厚み又は熱伝導率を変えること
により、互いに異なる冷却速度で前記画素領域及び前記
駆動回路領域を冷却し、結晶性の異なる多結晶シリコン
領域を作製することを特徴とする。
【００１１】この結果、画素領域ではリーク電流の小さ
い（電界効果移動度の小さい）薄膜トランジスタを、駆
動回路領域では電界効果移動度の高い薄膜トランジスタ
を形成することができるため、高品位な画像表示を実現
する液晶表示装置の製造が可能となる。
い（電界効果移動度の小さい）薄膜トランジスタを、駆
動回路領域では電界効果移動度の高い薄膜トランジスタ
を形成することができるため、高品位な画像表示を実現
する液晶表示装置の製造が可能となる。
【００１２】又本発明の液晶表示装置は、絶縁ガラス基
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備し、前記
画素領域の下地層の厚みは、前記駆動回路領域の下地層
より厚いことを特徴とする。
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備し、前記
画素領域の下地層の厚みは、前記駆動回路領域の下地層
より厚いことを特徴とする。
【００１３】更に本発明の液晶表示装置は、絶縁ガラス
基板と、該基板上に形成された下地層と、該下地層上に
形成された画素部多結晶シリコン薄膜トランジスタを含
む画素領域と、該下地層上に形成され、該画素領域薄膜
トランジスタを駆動するための駆動回路部多結晶シリコ
ン薄膜トランジスタを含む駆動回路領域とを具備し、前
記画素領域の下地層は、前記駆動回路領域より大きな熱
伝導率の材料で形成されていることを特徴とする。
基板と、該基板上に形成された下地層と、該下地層上に
形成された画素部多結晶シリコン薄膜トランジスタを含
む画素領域と、該下地層上に形成され、該画素領域薄膜
トランジスタを駆動するための駆動回路部多結晶シリコ
ン薄膜トランジスタを含む駆動回路領域とを具備し、前
記画素領域の下地層は、前記駆動回路領域より大きな熱
伝導率の材料で形成されていることを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について詳細に説明する。図１は本発明
によって得られた液晶表示装置における薄膜トランジス
タアレイ基板の構成を示す図であり、図１（ａ）は平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ’断面構造図であ
る。
明の実施の形態について詳細に説明する。図１は本発明
によって得られた液晶表示装置における薄膜トランジス
タアレイ基板の構成を示す図であり、図１（ａ）は平面
図、図１（ｂ）は図１（ａ）のＡ−Ａ’断面構造図であ
る。
【００１５】本発明の液晶表示装置の構造及び製造方法
を図１及び図２を用いて説明する。図２は本発明による
液晶表示装置の製造工程を示すフローチャートである。
絶縁基板材料には無アルカリガラス、アルカリガラスな
どが使用できる。この基板１０１上にプラズマＣＶＤ装
置によって窒化膜１０２または酸化膜１０３を成膜す
る。これはガラス基板１０１内の不純物( Ｎａなどのア
ルカリ不純物) の拡散を防ぐためのアンダーコートとし
て設けられている。
を図１及び図２を用いて説明する。図２は本発明による
液晶表示装置の製造工程を示すフローチャートである。
絶縁基板材料には無アルカリガラス、アルカリガラスな
どが使用できる。この基板１０１上にプラズマＣＶＤ装
置によって窒化膜１０２または酸化膜１０３を成膜す
る。これはガラス基板１０１内の不純物( Ｎａなどのア
ルカリ不純物) の拡散を防ぐためのアンダーコートとし
て設けられている。
【００１６】アンダーコートとしては窒化膜単層を使用
することも、酸化膜単層を使用することも可能である。
また窒化膜／酸化膜、酸化膜／窒化膜のように積層とし
て利用することもできる。この実施例では窒化膜／酸化
膜の積層構造をアンダーコートに使用した場合を説明す
る。
することも、酸化膜単層を使用することも可能である。
また窒化膜／酸化膜、酸化膜／窒化膜のように積層とし
て利用することもできる。この実施例では窒化膜／酸化
膜の積層構造をアンダーコートに使用した場合を説明す
る。
【００１７】窒化膜はＮａなどの阻止性能が高く、膜厚
を厚くすることでガラス基板からの不純物混入をほぼ完
全に阻止することが期待されるが、薄膜の内部応力が大
きくあまり厚くすることはできない。
を厚くすることでガラス基板からの不純物混入をほぼ完
全に阻止することが期待されるが、薄膜の内部応力が大
きくあまり厚くすることはできない。
【００１８】実験では、窒化膜の膜厚が厚くなるにした
がって成膜時もしくは後工程でクラックが発生する確率
が高くなり、また応力による基板反り量が０．３ｍｍ以
上になり搬送システムでの吸着エラー、対向基板との張
り合わせ時での不良などプロセスに大きな影響を与え
る。本実施例では窒化膜１０２の膜厚が５００オングス
トローム程度の例を説明する。
がって成膜時もしくは後工程でクラックが発生する確率
が高くなり、また応力による基板反り量が０．３ｍｍ以
上になり搬送システムでの吸着エラー、対向基板との張
り合わせ時での不良などプロセスに大きな影響を与え
る。本実施例では窒化膜１０２の膜厚が５００オングス
トローム程度の例を説明する。
【００１９】酸化膜１０３であるが、酸化膜は内部応力
も比較的小さいため比較的厚膜化が可能である。本実施
例では６０００オングストロームの酸化膜１０３が窒化
膜１０２上に成膜されている（ステップＳ１）。
も比較的小さいため比較的厚膜化が可能である。本実施
例では６０００オングストロームの酸化膜１０３が窒化
膜１０２上に成膜されている（ステップＳ１）。
【００２０】この酸化膜１０３の画素部にあたる領域１
０をレジストでマスクして、駆動回路部領域２０の酸化
膜の膜厚を２０００オングストローム程度になるまでエ
ッチング、即ち酸化膜１０３のパターニングを行う（ス
テップＳ２）。
０をレジストでマスクして、駆動回路部領域２０の酸化
膜の膜厚を２０００オングストローム程度になるまでエ
ッチング、即ち酸化膜１０３のパターニングを行う（ス
テップＳ２）。
【００２１】このような方法でアレイ基板の画素部形成
領域１０と駆動回路部形成領域２０のアンダーコートの
構成を異なったものとする。そして、アンダーコート上
に膜厚５００〜１０００オングストロームの非晶質シリ
コンを成膜する（ステップＳ３）。この非晶質シリコン
の成膜は、例えば減圧ＣＶＤ装置を用いてジシランの熱
分解法によってできる。
領域１０と駆動回路部形成領域２０のアンダーコートの
構成を異なったものとする。そして、アンダーコート上
に膜厚５００〜１０００オングストロームの非晶質シリ
コンを成膜する（ステップＳ３）。この非晶質シリコン
の成膜は、例えば減圧ＣＶＤ装置を用いてジシランの熱
分解法によってできる。
【００２２】続いて４００℃〜５００℃、１時間のアニ
ールを行い、非晶質シリコン中の水素を脱離させる。こ
れは非晶質シリコンを結晶化させる際、使用するレーザ
ー照射時に非晶質シリコン中の水素の急激な脱離による
膜破壊、いわゆるアブレーションを発生させないためで
ある。
ールを行い、非晶質シリコン中の水素を脱離させる。こ
れは非晶質シリコンを結晶化させる際、使用するレーザ
ー照射時に非晶質シリコン中の水素の急激な脱離による
膜破壊、いわゆるアブレーションを発生させないためで
ある。
【００２３】そしてエキシマレーザを使用したレーザー
照射によって多結晶シリコン膜１０４を形成する（ステ
ップＳ４）。このレーザ照射工程は、非晶質シリコンの
所定領域を長尺ビームで照射し、かつ基板を長尺ビーム
の長手方向に移動させながら行う。
照射によって多結晶シリコン膜１０４を形成する（ステ
ップＳ４）。このレーザ照射工程は、非晶質シリコンの
所定領域を長尺ビームで照射し、かつ基板を長尺ビーム
の長手方向に移動させながら行う。
【００２４】レーザ照射によって溶融したシリコン膜
は、その温度を徐々に下げながら固化していき、結晶が
成長することによって多結晶化する。このとき、下地膜
の構成( 膜厚) の違いにより画素形成部１０と駆動回路
形成部２０のシリコンの冷却速度が異なり結晶性に差が
つく。一般にＥＬＡ時の照射強度が大きいと結晶粒の粒
径が大きく、ＥＬＡ後の冷却速度が速いと結晶粒の粒径
が小さい。
は、その温度を徐々に下げながら固化していき、結晶が
成長することによって多結晶化する。このとき、下地膜
の構成( 膜厚) の違いにより画素形成部１０と駆動回路
形成部２０のシリコンの冷却速度が異なり結晶性に差が
つく。一般にＥＬＡ時の照射強度が大きいと結晶粒の粒
径が大きく、ＥＬＡ後の冷却速度が速いと結晶粒の粒径
が小さい。
【００２５】図１（ｂ）のように、ＳｉＯ２の膜厚が厚
い画素部形成領域１０の冷却速度は速く、 ＳｉＯ２の
膜厚が薄い駆動回路形成部２０の冷却速度は遅い。図３
にＥＬＡにて結晶化した多結晶シリコンの結晶粒の平均
粒径を示す。照射インフルエンスが３２０（ｍＪ／ｃｍ
2）の場合、酸化膜膜厚６０００オングストロームの画
素部形成領域１０においては約０．１５μｍの結晶粒
が、酸化膜膜厚２０００オングストロームの駆動回路部
形成領域においては０．２〜０．２５μｍの結晶粒が得
られた。
い画素部形成領域１０の冷却速度は速く、 ＳｉＯ２の
膜厚が薄い駆動回路形成部２０の冷却速度は遅い。図３
にＥＬＡにて結晶化した多結晶シリコンの結晶粒の平均
粒径を示す。照射インフルエンスが３２０（ｍＪ／ｃｍ
2）の場合、酸化膜膜厚６０００オングストロームの画
素部形成領域１０においては約０．１５μｍの結晶粒
が、酸化膜膜厚２０００オングストロームの駆動回路部
形成領域においては０．２〜０．２５μｍの結晶粒が得
られた。
【００２６】また本実施例のように画素部形成領域１０
と駆動回路部形成領域２０で高さが違う場合には、ＥＬ
Ａ時の焦点深度の違いにより結晶化程度に違いが発生
し、更に熱伝導状態( 冷却速度) の違いによる結晶化の
差を促進することができる。
と駆動回路部形成領域２０で高さが違う場合には、ＥＬ
Ａ時の焦点深度の違いにより結晶化程度に違いが発生
し、更に熱伝導状態( 冷却速度) の違いによる結晶化の
差を促進することができる。
【００２７】レーザーアニールにて多結晶シリコン形成
後、ステップＳ５では各トランジスタ等の素子分離を行
う。そしてプラズマＣＶＤ法によって酸化膜１０５を形
成する（ステップＳ６）。続いてゲート電極１０６を形
成する（ステップＳ７）。そしてゲート電極１０６をマ
スクとして自己整合で多結晶シリコン層１０４内にソー
ス１０７、ドレイン１０８のイオン打ち込みをｐ型、ｎ
型に応じて行う（ステップＳ８）。
後、ステップＳ５では各トランジスタ等の素子分離を行
う。そしてプラズマＣＶＤ法によって酸化膜１０５を形
成する（ステップＳ６）。続いてゲート電極１０６を形
成する（ステップＳ７）。そしてゲート電極１０６をマ
スクとして自己整合で多結晶シリコン層１０４内にソー
ス１０７、ドレイン１０８のイオン打ち込みをｐ型、ｎ
型に応じて行う（ステップＳ８）。
【００２８】以上の工程を終了した薄膜トランジスタに
層間絶縁膜１０９を成膜する（ステップＳ９）。続いて
ソース・ドレイン部の抵抗を下げる目的でアニール処理
を実施する（ステップＳ１０）。
層間絶縁膜１０９を成膜する（ステップＳ９）。続いて
ソース・ドレイン部の抵抗を下げる目的でアニール処理
を実施する（ステップＳ１０）。
【００２９】そして所定の箇所にコンタクトホールを形
成し（ステップＳ１１）、このコンタクトホールを介し
てソース部分１０７にオーミック接合部とオーミック接
触する金属配線１１０を形成する（ステップＳ１２）。
さらに、ドレイン部分１０８に透明電極１１１を接触さ
せ（ステップＳ１３）、所定の形状に加工する。
成し（ステップＳ１１）、このコンタクトホールを介し
てソース部分１０７にオーミック接合部とオーミック接
触する金属配線１１０を形成する（ステップＳ１２）。
さらに、ドレイン部分１０８に透明電極１１１を接触さ
せ（ステップＳ１３）、所定の形状に加工する。
【００３０】このようにして作製された薄膜トランジス
タアレイ基板を対向基板と重ね合わせ（ステップＳ１
４）、液晶を注入し（ステップＳ１５）、張り合わせる
ことで液晶表示装置が得られる。
タアレイ基板を対向基板と重ね合わせ（ステップＳ１
４）、液晶を注入し（ステップＳ１５）、張り合わせる
ことで液晶表示装置が得られる。
【００３１】本実施例ではアンダーコートとして窒化膜
５００オングストローム／酸化膜２０００オングストロ
ームの領域と窒化膜５００オングストローム／酸化膜６
０００オングストロームを使用したが、例えば下記のよ
うな単層のアンダーコートを設定することも可能であ
る。
５００オングストローム／酸化膜２０００オングストロ
ームの領域と窒化膜５００オングストローム／酸化膜６
０００オングストロームを使用したが、例えば下記のよ
うな単層のアンダーコートを設定することも可能であ
る。
【００３２】( １) 同種の膜で画素部と駆動回路部で膜
厚を変える ( ２) 画素部と駆動回路部で異種の膜かつ同じ膜厚でア
ンダーコートを形成 ( ３) 画素部と駆動回路部で異種の膜かつ違う膜厚でア
ンダーコートを形成 図４はアンダーコートに酸化膜２０００オングストロー
ム、４０００オングストロームおよび窒化膜２０００オ
ングストローム、４０００オングストロームを用いた場
合の多結晶シリコン結晶平均粒径を示す。下地膜の膜種
および膜厚を選択することで大きさ( 平均粒径) の異な
った多結晶シリコンを形成できることがわかる。
厚を変える ( ２) 画素部と駆動回路部で異種の膜かつ同じ膜厚でア
ンダーコートを形成 ( ３) 画素部と駆動回路部で異種の膜かつ違う膜厚でア
ンダーコートを形成 図４はアンダーコートに酸化膜２０００オングストロー
ム、４０００オングストロームおよび窒化膜２０００オ
ングストローム、４０００オングストロームを用いた場
合の多結晶シリコン結晶平均粒径を示す。下地膜の膜種
および膜厚を選択することで大きさ( 平均粒径) の異な
った多結晶シリコンを形成できることがわかる。
【００３３】このように領域別に結晶性( 結晶状態) の
異なった状態の多結晶シリコン領域を作製し、画素部領
域と駆動回路部領域にそれぞれ最適な薄膜トランジスタ
を形成することで、要求される特性のＴＦＴを画素部分
と駆動回路部分にそれぞれ作製することが可能となり、
コントラストの高い高品位な画像表示を実現できる。
異なった状態の多結晶シリコン領域を作製し、画素部領
域と駆動回路部領域にそれぞれ最適な薄膜トランジスタ
を形成することで、要求される特性のＴＦＴを画素部分
と駆動回路部分にそれぞれ作製することが可能となり、
コントラストの高い高品位な画像表示を実現できる。
【００３４】
【発明の効果】本発明により次のような効果が得られ
る。 １）単一エネルギー照射のレーザーアニールで画素部と
駆動回路部のトランジスタの特性をそれぞれ設定するこ
とが可能になる。
る。 １）単一エネルギー照射のレーザーアニールで画素部と
駆動回路部のトランジスタの特性をそれぞれ設定するこ
とが可能になる。
【００３５】２）画素部の薄膜トランジスタをリーク電
流の小さい薄膜トランジスタで形成し、かつ駆動回路部
は電界効果移動度の高い薄膜トランジスタで形成するこ
とが可能になる。
流の小さい薄膜トランジスタで形成し、かつ駆動回路部
は電界効果移動度の高い薄膜トランジスタで形成するこ
とが可能になる。
【００３６】３）窒化膜をアンダーコートに使用するこ
とでガラス基板からの不純物混入が抑制され薄膜トラン
ジスタの信頼性が向上する。以上のような効果により、
要求される特性のＴＦＴを画素部分と駆動回路部分にそ
れぞれ作製することが可能となりコントラストの高い高
品位な画像表示を実現できる。
とでガラス基板からの不純物混入が抑制され薄膜トラン
ジスタの信頼性が向上する。以上のような効果により、
要求される特性のＴＦＴを画素部分と駆動回路部分にそ
れぞれ作製することが可能となりコントラストの高い高
品位な画像表示を実現できる。
【図１】本発明による液晶表示装置の平面図及び断面
図。
図。
【図２】本発明の液晶表示装置における薄膜トランジス
タアレイ基板作製プロセスを示す工程図。
タアレイ基板作製プロセスを示す工程図。
【図３】アンダーコートの異なる領域での多結晶シリコ
ンの平均粒径を示す図。
ンの平均粒径を示す図。
【図４】アンダーコートの種類による多結晶シリコンの
平均粒径を示す図。
平均粒径を示す図。
１０…画素領域 ２０…駆動回路領域 １０１…ガラス基板 １０２…ＳｉＮ（アンダーコート） １０３…ＳｉＯ2 （アンダーコート） １０４…ポリシリコン １０５…ゲート酸化膜 １０６…ゲートメタル １０９…層間絶縁膜 １１０…信号線 １１１…層間絶縁膜 １１２…透明電極
Claims (7)
- 【請求項１】絶縁ガラス基板と、 該基板上に形成された下地層と、 該下地層上に形成された画素部多結晶シリコン薄膜トラ
ンジスタを含む画素領域と、 該下地層上に形成され、該画素領域薄膜トランジスタを
駆動するための駆動回路部多結晶シリコン薄膜トランジ
スタを含む駆動回路領域とを具備し、 前記画素領域の下地層の厚みは、前記駆動回路領域の下
地層より厚いことを特徴とする薄膜半導体装置。 - 【請求項２】絶縁ガラス基板と、 該基板上に形成された下地層と、 該下地層上に形成された画素部多結晶シリコン薄膜トラ
ンジスタを含む画素領域と該下地層上に形成され、該画
素領域薄膜トランジスタを駆動するための駆動回路部多
結晶シリコン薄膜トランジスタを含む駆動回路領域とを
具備し、 前記画素領域の下地層は、前記駆動回路領域より大きな
熱伝導率の材料で形成されていることを特徴とする薄膜
半導体装置。 - 【請求項３】絶縁ガラス基板と、 該基板上に形成された下地層と、 該下地層上に形成された画素部多結晶シリコン薄膜トラ
ンジスタを含む画素領域と該下地層上に形成され、該画
素領域薄膜トランジスタを駆動するための駆動回路部多
結晶シリコン薄膜トランジスタを含む駆動回路領域とを
具備し、 前記画素領域及び前記駆動回路領域の下地層間には相対
的な段差が設けられていることを特徴とする薄膜半導体
装置。 - 【請求項４】絶縁ガラス基板上に下地層を成膜する第１
の工程と、 前記下地層の上に非晶質シリコン層を成膜する第２の工
程と、 その非晶質シリコン層をレーザアニールを用いて結晶化
し、多結晶シリコン層を形成する第３の工程と、 ゲート酸化膜を形成する第４の工程と、 ゲート電極を形成し、所定の形状に加工する第５の工程
と、 ゲート電極をマスクとして、前記ゲート電極に自己整合
的に、前記多結晶シリコン層中にソース／ドレインのオ
ーミック接合部を形成する第６の工程と、を含み、画素
部薄膜トランジスタアレイを含む画素領域、及び該画素
部薄膜トランジスタアレイを駆動するための駆動回路部
薄膜トランジスタアレイを含む駆動回路領域を形成する
工程を具備する薄膜半導体装置製造方法において、 前記下地層を成膜する第１の工程は、前記非晶質シリコ
ンを結晶化する第３の工程において前記画素領域及び駆
動回路領域で異なる熱伝導状態となるように、下地層を
形成することを特徴とする薄膜半導体装置製造方法。 - 【請求項５】前記下地層を成膜する第１の工程は、前記
非晶質シリコンを結晶化する第３の工程において前記画
素領域及び駆動回路領域で異なる厚みの下地層を形成す
ることを特徴とする請求項４記載の薄膜半導体装置製造
方法。 - 【請求項６】前記下地層を成膜する第１の工程は、前記
非晶質シリコンを結晶化する第３の工程において前記画
素領域及び駆動回路領域で熱伝導率の異なる材料を用い
て下地層を形成することを特徴とする請求項４記載の薄
膜半導体装置製造法。 - 【請求項７】前記下地層を成膜する第１の工程は、前記
非晶質シリコンを結晶化する第３の工程において前記画
素領域及び駆動回路領域で前記レーザアニールの焦点深
度がずれるように、前記画素領域及び前記駆動回路領域
の下地層間に相対的な段差を設ける工程を含むことを特
徴とする請求項４記載の薄膜半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26031297A JPH1195259A (ja) | 1997-09-25 | 1997-09-25 | 薄膜半導体装置と薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26031297A JPH1195259A (ja) | 1997-09-25 | 1997-09-25 | 薄膜半導体装置と薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1195259A true JPH1195259A (ja) | 1999-04-09 |
Family
ID=17346283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26031297A Pending JPH1195259A (ja) | 1997-09-25 | 1997-09-25 | 薄膜半導体装置と薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1195259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| WO2015037327A1 (ja) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | 表示装置、その製造方法、および電子機器 |
-
1997
- 1997-09-25 JP JP26031297A patent/JPH1195259A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| WO2015037327A1 (ja) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | 表示装置、その製造方法、および電子機器 |
| CN105518771A (zh) * | 2013-09-12 | 2016-04-20 | 索尼公司 | 显示装置、制造显示装置的方法，和电子设备 |
| JPWO2015037327A1 (ja) * | 2013-09-12 | 2017-03-02 | ソニー株式会社 | 表示装置、その製造方法、および電子機器 |
| US9640599B2 (en) | 2013-09-12 | 2017-05-02 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10026796B2 (en) | 2013-09-12 | 2018-07-17 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10103212B2 (en) | 2013-09-12 | 2018-10-16 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10121841B2 (en) | 2013-09-12 | 2018-11-06 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10147779B2 (en) | 2013-09-12 | 2018-12-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10312314B2 (en) | 2013-09-12 | 2019-06-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615237B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615238B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| TWI713943B (zh) * | 2013-09-12 | 2020-12-21 | 日商新力股份有限公司 | 顯示裝置及電子機器 |
| US11004924B2 (en) | 2013-09-12 | 2021-05-11 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11233109B2 (en) | 2013-09-12 | 2022-01-25 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11569325B2 (en) | 2013-09-12 | 2023-01-31 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| JP3221473B2 (ja) | 半導体装置の作製方法 | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| JP2001217423A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2001217424A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US20050142708A1 (en) | Method for forming polycrystalline silicon film | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
| US20050079294A1 (en) | Method of controlling polysilicon crystallization | |
| JPH1195259A (ja) | 薄膜半導体装置と薄膜半導体装置の製造方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20050070240A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3204489B2 (ja) | 半導体装置の製造方法 | |
| JP3213528B2 (ja) | 多結晶半導体膜の製造方法 | |
| JP2004327872A (ja) | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた表示装置、その製造方法 |