JP2003112997A - エピタキシャルウエーハの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁酸化膜の耐圧特性に代表される電気特性
に優れ、その特性バラツキの少ない安定した品質を有す
るエピタキシャルウエーハの製造が低コストかつ高生産
性で可能となるエピタキシャルウエーハの製造方法を提
供する。 【解決手段】 シリコン（珪素）よりなるエピタキシャ
ルウエーハの製造方法において、チョクラルスキー法を
用いて育成されたシリコン単結晶に鏡面加工を施すこと
により形成される鏡面ウエーハ基板１の主表面を、鏡面
ウエーハ基板１の主表面における０．１μｍ以上の大き
さのパーティクルが、０．１個／ｃｍ^２以下となるよう
に水素雰囲気中でベーキングを行なった後、鏡面ウエー
ハ基板１の主表面にシリコンを気相成長させたシリコン
エピタキシャル層２の形成を行い、エピタキシャルウエ
ーハ１０を得る。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、チョクラルスキー
法（以下、ＣＺ法と称する）で育成されたシリコン単結
晶からなる鏡面ウエーハ基板の主表面に、シリコン（珪
素）を気相成長法で積層させたシリコンエピタキシャル
層よりなるエピタキシャルエウーハの製造方法に関する
ものでる。

【０００２】

【従来の技術】現在、半導体集積回路を形成する基板材
料として、ＣＺ法によって育成されたシリコン単結晶か
らなる鏡面ウエーハが多く用いられている。しかし、近
年の半導体集積回路の高密度化、高集積化による素子パ
ターンの微細化に伴い、素子特性に影響を与える鏡面ウ
エーハの主表面に存在するグローンイン欠陥（Ｇｒｏｗ
ｎ−ｉｎ Ｄｅｆｅｃｔ）が問題となってきている。

【０００３】ＣＺ法により育成されたシリコン単結晶
は、育成時の条件によってその内部にグローンイン欠陥
と呼ばれる結晶欠陥が形成される。このグローンイン欠
陥は結晶育成時の条件により変化し、冷却速度が速い条
件で結晶成長を行った場合にはベイカンシー（Ｖａｃａ
ｎｃｙ、以下、Ｖとも略記する）と呼ばれる空孔型の点
欠陥が優勢な結晶となり、反対に結晶の冷却速度を遅く
して育成を行った場合には、インタースティシアル−シ
リコン（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ、以下、Ｉと
も略記する）と呼ばれる格子間型シリコン点欠陥が多く
存在する結晶となる。

【０００４】一般に、結晶内部で空孔型の点欠陥が優勢
となり、シリコン原子の不足から発生する凹部や穴（ボ
イド）状の欠陥が多く存在する結晶内部の領域をＶ（ベ
イカンシー）領域と呼び、原子間に余分な原子が存在す
ることによって発生する転位や余分なシリコン原子の塊
が多く存在する領域をＩ（インタースティシアル−シリ
コン）領域と呼んでいる。また、結晶の育成条件を調整
し、Ｖ領域からＩ領域に変化するように結晶を育成する
と、Ｖ領域とＩ領域の間にシリコン原子の不足や余分な
原子が存在しない、あるいは極めて少ないニュートラル
（Ｎｅｕｔｒａｌ、以下、Ｎとも略記する）となる領域
があり、この原子の過不足の極めて少ない領域をＮ（ニ
ュートラル）領域と呼んでいる。

【０００５】なお、結晶の引上速度等の育成条件を調整
し、結晶内部に形成される欠陥を成長軸方向にＶ領域か
らＩ領域となるよう変化させ場合に、Ｖ領域からＮ領域
へと変化する境界領域には熱酸化処理した時にＯＳＦ
（Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｓｅｄ Ｓｔａｃｋｉ
ｎｇ Ｆａｕｌｔ、酸化誘起積層欠陥）が発生する領域
があり、このＯＳＦが存在する領域を、ＯＳＦリングあ
るいはＯＳＦ領域と呼んでいる。

【０００６】上記した空孔起因の点欠陥や格子間型点欠
陥が過剰なシリコン単結晶からなる鏡面ウエーハの表層
に半導体集積回路を形成すると、素子特性に重大な影響
をおよぼす原因となることから、グローンイン欠陥を可
能な限り抑制したシリコン単結晶の育成が試みられてい
る。例えば、特開平１１−７９８８９号公報に示されて
いる、結晶全体をＮ領域となるように育成条件を制御し
て単結晶を引き上げる等の方法がある。

【０００７】しかし、育成時に導入されるグローンイン
欠陥を所望の値に精度よく保ち結晶を引き上げることは
非常に難しく、また生産性の面においても検討を要する
点が多い。

【０００８】このような状況下において、上記鏡面ウエ
ーハを基板とした鏡面ウエーハ基板の主表面にシリコン
（珪素）よりなるシリコンエピタキシャル層を気相成長
させたエピタキシャルウエーハが、半導体集積回路を形
成する基板材料として注目されつつある。鏡面ウエーハ
基板の主表面にシリコンエピタキシャル層を形成するこ
とで、鏡面ウエーハ基板の主表面（以下、単に表面とも
呼ぶ）に存在するグローンイン欠陥をシリコンエピタキ
シャル層にて覆うことが可能となり、その結果、表層に
形成される半導体集積回路の電気特性等に影響を与える
エピタキシャルウエーハ表面の欠陥が抑制され、集積回
路を形成する基板材料としての信頼性の向上が図られ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、上記し
たエピタキシャルウエーハに対して、例えば、絶縁酸化
膜耐圧特性等の電気特性の評価を行った場合、全てが良
品率９０％を超える高い良品率を示すものではなく、エ
ピタキシャルウエーハによっては８０％程度まで良品率
が低下するものもしばしば発生する。このように、製造
されるエピタキシャルウエーハの全てが、半導体集積回
路の形成に適した基板製品と成り得ることはなく、形成
されるエピタキシャルウエーハの個々において大きな品
質バラツキを持っている。

【００１０】従来、エピタキシャルウエーハの基板とし
て用いられる鏡面ウエーハ基板においては、該鏡面ウエ
ーハ基板の主表面に新たにシリコンエピタキシャル層が
積層されることから、基板とされる鏡面ウエーハ基板の
品質が問われることは少なかった。しかし、鏡面ウエー
ハ基板の主表面にシリコンエピタキシャル層を積層した
エピタキシャルウエーハであっても、エピタキシャル成
長によって積層されるシリコンは数μｍ〜十数μｍ程度
の厚さであり、基板である鏡面ウエーハ基板の主表面に
存在する欠陥の影響を受けないはずはない。そこで、例
えば、Ｖ領域となる条件で引上げたシリコン単結晶から
なる鏡面ウエーハ基板を用いたエピタキシャルウエーハ
の製造方法（特開２０００−２１９５９８号公報）や、
複数の工程からなる熱処理を施すことにより、表層に存
在する欠陥を消滅させた鏡面ウエーハ基板を用いたエピ
タキシャルウエーハの製造方法（特開２００１−１５１
５９６号公報）などが提案されている。

【００１１】前記の特開２０００−２１９５９８号公報
にも示されているように、鏡面ウエーハ基板に格子間型
シリコン点欠陥が過飽和に存在すればエピタキシャル成
長を行った後のエピタキシャルウエーハ表面にも、欠陥
が観察されることが知られている。また、特開２００１
−１５１５９６号公報には、空孔型の欠陥が基板となる
鏡面ウエーハ表面にあると、エピタキシャルウエーハの
表面にエピ積層欠陥（Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ、
以下、ＳＦと称する）と呼ばれる欠陥が発生することが
示されている。

【００１２】上記のように、シリコンエピタキシャル層
へのＳＦ発生を抑制するためには、鏡面ウエーハ基板の
主表面に存在する空孔型の欠陥を抑制することが必要と
されるため、鏡面ウエーハ基板の主表面に存在する格子
間型点欠陥の抑制（特開２０００−２１９５９８号公
報）だけでは、エピタキシャルウエーハの表面の品質改
善には不十分であり、また、特開２０００−１５１５９
６号公報が示す製造方法においては、ＳＦ発生の抑制の
ために必要とされる空孔型の点欠陥を消滅させるため
に、複雑な熱処理が必要とされたり、あるいは結晶欠陥
のないシリコン単結晶を育成し鏡面ウエーハ基板とする
等、従来のエピタキシャルウエーハの製造方法に比べ生
産性を著しく低下させることに加え、製造コストが高く
なる等の問題があった。

【００１３】本発明は、上記問題点を考慮してなされた
ものであり、絶縁酸化膜の耐圧特性に代表される電気特
性に優れ、その特性バラツキの少ない安定した品質を有
するエピタキシャルウエーハの製造が低コストかつ高生
産性で可能となるエピタキシャルウエーハの製造方法を
提供するところにある。

【００１４】

【課題を解決するための手段および作用・効果】上記課
題を解決するための本発明におけるエピタキシャルウエ
ーハの製造方法は、チョクラルスキー法で育成されるシ
リコン単結晶からなる鏡面ウエーハ基板に、水素雰囲気
中でベーキングを施す水素ベーキング工程と、前記水素
ベーキング工程の後に前記鏡面ウエーハ基板の主表面に
シリコン（珪素）よりなるシリコンエピタキシャル層を
気相成長させてエピタキシャルウエーハを製造する気相
成長工程とを含み、前記水素ベーキング工程の後におい
て、前記鏡面ウエーハ基板の主表面に存在する０．１μ
ｍ以上の大きさのパーティクルは、０．１個／ｃｍ^２以
下であることを特徴とする。

【００１５】通常、ＣＺ法にて育成されたシリコン単結
晶からなるウエーハ基板を、ポリッシング（機械的化学
研磨）にて鏡面化が施された鏡面ウエーハ基板の表面
に、シリコンエピタキシャル層を気相成長させる前に、
水素雰囲気中での熱処理（水素ベーキング）が行われ
る。該水素ベーキングを行うことで、鏡面ウエーハ基板
の表面の自然酸化膜を除去することができる。なお、本
明細書におけるチョクラルスキー（ＣＺ）法とは、磁場
印加において単結晶育成を行なうＭＣＺ（Ｍａｇｎｅｔ
ｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺ）法をも含
む。

【００１６】一方で、水素雰囲気中での熱処理は、鏡面
ウエーハ基板の表面に存在するＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｔｉｃｌｅ）等の空孔に
起因する欠陥を消滅または抑制する効果をもつので、そ
の結果、鏡面ウエーハ基板の表面に存在する結晶欠陥に
より誘起される、鏡面ウエーハ基板表面に形成されるエ
ピタキシャル層への欠陥の発生を抑制することが可能と
なる。

【００１７】しかしながら、従来、水素ベーキングは、
鏡面ウエーハ基板表面の自然酸化膜を除去する目的で行
うものであり、その処理時間が短時間である等の理由に
より、鏡面ウエーハ基板の表面に存在する結晶欠陥の全
てを消滅、もしくはシリコンエピタキシャル層への欠陥
の誘起を十分に抑制するほどには除去しきれていなかっ
た。特に、鏡面ウエーハ基板の表面に存在する結晶欠陥
のサイズが０．１μｍ以上の大きいものについては、自
然酸化膜除去を目的とした水素ベーキング条件では消す
ことが難しく、水素ベーキングを施した後であっても鏡
面ウエーハ基板上に結晶欠陥として残留することとな
る。

【００１８】また、水素ベーキングにより除去しきれな
かったＣＯＰ等の欠陥が鏡面ウエーハ基板の表面に多数
残留した場合、該鏡面ウエーハ基板の表面にシリコンエ
ピタキシャル層を形成しても、鏡面ウエーハ基板の表面
に存在する結晶欠陥を十分にエピタキシャル層で覆うこ
とができず、欠陥がエピタキシャルウエーハ表面へ誘起
される不具合が生じやすくなる。

【００１９】そこで、上記本発明においては、水素ベー
キング工程後における鏡面ウエーハ基板の主表面に存在
するＣＯＰ等の結晶欠陥をパーティクルとして測定した
場合において、０．１μｍ以上の大きさのパーティクル
が０．１個／ｃｍ^２以下となるように鏡面ウエーハ基板
にシリコンをエピタキシャル成長させるようにした。こ
のようにすれば、水素ベーキング後の鏡面ウエーハ基板
の表面にシリコンエピタキシャル層を形成した際に、鏡
面ウエーハ基板の表面に存在する結晶欠陥に起因して誘
起されるシリコンエピタキシャル層への欠陥発生を抑制
することが可能となる。また、水素ベーキング後の鏡面
ウエーハ表面の０．１μｍ以上の大きさのパーティクル
が０．１個／ｃｍ^２以下である鏡面ウエーハ基板であれ
ば、シリコンを数μｍ〜十数μｍ程度の厚さでエピタキ
シャル成長させることで、鏡面ウエーハ基板の主表面に
残留する結晶欠陥を効果的にシリコンエピタキシャル層
で覆うことが可能となり、表面の欠陥が抑制されたエピ
タキシャルウエーハとすることができる。その結果、半
導体集積回路を形成した場合に、問題となる絶縁酸化膜
の耐圧特性等の電気特性を向上させることが可能とな
り、ひいては品質の安定したエピタキシャルウエーハと
することができる。

【００２０】水素ベーキング後において、鏡面ウエーハ
基板の主表面に存在する結晶欠陥、すなわちパーティク
ルとして観察される大きさが０．１μｍ以上のＣＯＰが
基板表面に残留していると、その表面にシリコンエピタ
キシャル層を形成しても結晶欠陥が消え難くなりエピタ
キシャルウエーハの表面にその影響が現われる。特に結
晶欠陥のサイズが０．１０μｍを超える大きな結晶欠陥
は、シリコンを数μｍ〜十数μｍ程度の厚みでエピタキ
シャル成長させてもエピタキシャルウエーハの表面に欠
陥として残り、シリコンエピタキシャル層の形成によっ
て消滅あるいは抑制することが難しい。

【００２１】そして、この０．１μｍを超える大きさの
パーティクルが、鏡面ウエーハ基板の主表面に０．１個
／ｃｍ^２を超える密度で存在した場合には、鏡面ウエー
ハ基板にシリコンをエピタキシャル成長させても多くの
欠陥がエピタキシャルウエーハ表面に残り、エピタキシ
ャルウエーハにおける絶縁酸化膜の耐圧特性等の電気特
性さらには、エピタキシャルウエーハに形成される半導
体集積回路に不具合を生じさせる要因になる。水素ベー
キング後の、鏡面ウエーハ基板表面に存在する大きさが
０．１μｍ以上のパーティクルが０．１個／ｃｍ^２以下
の密度の鏡面ウエーハ基板に、シリコンをエピタキシャ
ル成長させることによってエピタキシャルウエーハ表面
の欠陥が効率的に消滅あるいは抑制可能となり、ひいて
はその表層に形成される半導体集積回路の品質の安定を
図ることが可能となる。

【００２２】なお、本発明における鏡面ウエーハ基板の
主表面におけるＣＯＰ等の結晶欠陥は、パーティクルと
して、例えば、周知のパーティクルカウンターにて簡便
に計測することができる。しかしながら、パーティクル
カウンターにおいては、鏡面ウエーハ基板の主表面に存
在するＣＯＰ等の結晶欠陥に起因して計測されるパーテ
ィクルの他に、鏡面ウエーハ基板の表面に付着したシリ
コンやその他の微細な塵等の付着物もパーティクルとし
て計測される。そこで、本発明におけるパーティクルと
は、こうした付着物による値を計測値から除外すること
は難しいので、これら付着物よりなるパーティクルの計
測値も含めたものを指す。これら付着物も含め、水素ベ
ーキング工程後における、鏡面ウエーハの主表面に存在
する大きさが０．１μｍ以上のパーティクルが０．１個
／ｃｍ^２以下であれば、鏡面ウエーハ基板の表面にシリ
コンをエピタキシャル成長させた場合に、エピタキシャ
ルウエーハの表面に欠陥が存在せず電気特性の良好な品
質のエピタキシャルウエーハを得ることができる。

【００２３】水素ベーキング後に鏡面ウエーハ基板の主
表面に存在する０．１μｍ以上の大きさのパーティクル
を、効率的に０．１個／ｃｍ^２以下に抑制するために
は、水素ベーキング工程の前において、鏡面ウエーハ基
板の主表面に観測される０．１μｍ以上の大きさのパー
ティクルが１個／ｃｍ^２以下である鏡面ウエーハ基板を
用いるのが好適である。主表面に観測される０．１μｍ
以上の大きさのパーティクルが１個／ｃｍ^２以下である
鏡面ウエーハ基板に水素ベーキングを施すことで、より
確実に水素ベーキング後の欠陥を上述の値に抑制するこ
とが可能とされる。より好ましくは、水素ベーキング工
程の前において、鏡面ウエーハ基板の主表面に存在する
結晶欠陥の０．１μｍ以上の大きさのパーティクルを
０．１個／ｃｍ^２以下とすることで、さらに確実に水素
ベーキングによる結晶欠陥の消滅もしくは抑制の効果を
得ることができるとともに、水素ベーキングの処理時間
を短縮することができるので、その結果、エピタキシャ
ルウエーハの生産性を向上させ、かつその製造コストの
低減を可能とする。

【００２４】また、鏡面ウエーハの表面に存在するパー
ティクルの大きさが０．１μｍより小さなものであれ
ば、水素ベーキングや鏡面ウエーハ表面へのシリコンエ
ピタキシャル層の形成によって抑制あるいは消滅させる
ことが容易である。例えば、大きさが０．１μｍより小
さいパーティクルが鏡面ウエーハ表面に高密度に存在し
ていたとしても、水素ベーキングやシリコンエピタキシ
ャル層の形成において抑制あるいは消滅させることが可
能であるので、該パーティクルに起因して誘起された欠
陥が形成されるエピタキシャルウエーハの表面に存在し
ていたとしても低密度とすることができるとともに、形
成されるエピタキシャルウエーハの品質に与える影響を
軽微なものとすることができる。

【００２５】鏡面ウエーハ基板となるシリコン単結晶に
おいては、上述したように、結晶冷却条件等により結晶
内部に格子間型シリコン点欠陥が優勢であるＩ領域が発
生する場合がある。しかしながら、Ｉ領域となる部分に
存在するＩ／Ｄ（ＬａｒｇｅＤｉｓｌｏｃａｔｉｏｎ：
格子間転位ループの略号であり、ＬＳＥＰＤ、ＬＥＰＤ
等の総称）等の転位ループに起因したグローンイン欠陥
は、サイズが大きいため、上記水素ベーキングもしく
は、シリコンエピタキシャル層の形成だけでは、これら
欠陥の消滅あるいは抑制をすることが困難とされる。ま
た、Ｌ／Ｄに起因した結晶欠陥が、エピタキシャルウエ
ーハの表面に存在すると、半導体集積回路を形成した際
に電流リーク等の致命的な問題を引き起こす原因とな
る。そのため、Ｉ領域以外からなるシリコン単結晶より
鏡面ウエーハ基板を得ることが望ましい。このようにＩ
領域以外となるＮ領域からＶ領域のシリコン単結晶より
鏡面ウエーハ基板を形成することで、エピタキシャルウ
エーハ主表層に形成される半導体集積回路の電気特性を
さらに安定させることが可能となる。

【００２６】次に、本発明のエピタキシャルウエーハの
製造方法における前記水素ベーキング工程は、ベーキン
グ温度を８００℃以上１２００℃以下で、かつベーキン
グ時間を１０秒以上１８０秒以下とすることを特徴とす
る。ベーキング時間を長くとることや、ベーキング温度
を高く設定することで、水素ベーキング工程により鏡面
ウエーハ表面に存在する結晶欠陥を、より確実に消滅も
しくは抑制させることが可能である。しかし、一方で必
要以上に１８０秒を超える長時間にわたる水素ベーキン
グや１２００℃より高い高温下での処理を行っても、生
産性やエピタキシャルウエーハの製造コストを考えれば
好ましいものではない。本発明に示されるように、水素
ベーキング後の鏡面ウエーハ基板の表面に存在する０．
１μｍ以上の大きさのパーティクルを０．１個／ｃｍ^２
以下とするには、ベーキング温度を１２００℃以下で、
かつベーキング時間を１８０秒以下とするのが好適であ
る。特に、水素ベーキング前の鏡面ウエーハ表面に存在
する０．１μｍ以上の大きさのパーティクルが１個／ｃ
ｍ^２以下である鏡面ウエーハ基板であれば、上述の水素
ベーキング条件で略確実に水素ベーク後の欠陥を本発明
の通りとすることが可能である。

【００２７】他方、鏡面ウエーハ基板を水素ベーキング
する際のベーキング時間、ベーキング温度が低時間、低
温度であると結晶欠陥の十分な抑制効果を得ることがで
きなくなる。そのため、ベーキング温度が８００℃未満
もしくは、ベーキング時間が１０秒未満では、鏡面ウエ
ーハ基板の表面に存在する結晶欠陥に対する消滅もしく
は抑制の効果が有効に機能しないため、水素ベーク後に
おいても大きな結晶欠陥が多く鏡面ウエーハ表面に残っ
てしまう。結晶欠陥を消滅あるいは確実に抑制するため
には、最低でも水素ベーキング工程におけるベーキング
温度を８００℃以上、ベーキング時間を１０秒以上とす
るのが望ましい。

【００２８】このような条件による水素ベーキングを行
った後に、鏡面ウエーハ基板の主表面にシリコンエピタ
キシャル層を形成させることで得られるエピタキシャル
ウエーハにおいては、その表面に計測される０．１μｍ
以上の大きさのパーティクルを０．０５個／ｃｍ^２以下
まで改善を図ることができる。このように比較的大きな
サイズの欠陥を低密度に保ったエピタキシャルウエーハ
とすることによって、その表層に半導体集積回路を形成
した場合においても、絶縁酸化膜の耐圧特性に代表され
る電気特性に優れ、その特性にバラツキの少ない安定し
た高品質エピタキシャルウエーハとすることが可能とな
り、その結果、半導体集積回路の歩留りと品質向上を図
ることができる。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明を行う。図７は、本発明の鏡面ウエーハ基
板の材料となるシリコン単結晶を育成するための単結晶
育成装置の一例を示す概略図である。図７に示す単結晶
製造装置２０は、ＣＺ法によりシリコン原料融液４から
シリコン単結晶を引上げる単結晶製造装置である。この
単結晶製造装置２０のメインチャンバー２１内には、溶
融されたシリコン原料融液４を収容する石英ルツボ５と
該石英ルツボ５を収容する黒鉛ルツボ６が設けられ、こ
れらルツボ５、６は駆動機構（図示せず）によって昇降
動自在に支持されている。また、メインチャンバー２１
の上部には、シリコン原料融液４より引上げられたシリ
コン単結晶３を収容し外部へ取り出すための引上げチャ
ンバー２２が連接され、その上部にはシリコン単結晶３
をシリコン原料融液４から引上げるための引上げ機構
（図示せず）が設けられている。不図示の上記ルツボ
５、６の駆動機構は、シリコン単結晶３を引上げる際に
ルツボ５、６を回転させると同時に、シリコン単結晶３
の引上げに伴いシリコン原料融液４の融液面が低下する
のを補正し、単結晶育成の間、シリコン原料融液４面を
略一定位置に保つようルツボ５、６を上昇させるように
設定されている。

【００３０】そして、ルツボ５、６の周囲には、ルツボ
５、６を取り囲むように、シリコン原料融液４を溶融さ
せる加熱ヒータ７が配置され、さらに、該加熱ヒータ７
の外側周囲に加熱ヒータ７からの輻射熱がメインチャン
バー２１に直接輻射されるのを防止する断熱材８が配置
されている。また、メインチャンバー２１内部には、引
上げチャンバー２２の上部に設けられたガス導入口２３
からアルゴンガス（Ａｒ）等の不活性ガスが導入され、
引上げ中のシリコン単結晶３とガス整流筒１１との間を
通過し、シリコン原料融液４面と対向するように配置さ
れた遮熱部材１２と融液面の間を伝って、黒鉛ルツボ６
の側壁からメインチャンバー２１の下方へと流れ、メイ
ンチャンバー２１の下端にあるガス流出口９より外部へ
排出される。熱遮蔽部材１２は、シリコン原料融液４か
らの輻射熱がメインチャンバー２１の上部へと輻射され
るのを防ぎ、所望の結晶冷却雰囲気を形成しやすくする
とともに、融液面に沿って流れる不活性ガスを整流する
役目をもっている。なお、メインチャンバー２１の外側
には、シリコン原料融液４の対流を制御する目的で、シ
リコン原料融液４に磁場を印加するための水平磁場印加
用の磁石３１が配置されている。

【００３１】一方、図７に示す単結晶製造装置では、シ
リコン単結晶育成時に結晶内部に導入されるグローンイ
ン欠陥を所望の値に調整するために、シリコン原料融液
４から引上げられたシリコン単結晶３の冷却速度を調整
する冷却筒１３が設けられている。この冷却筒１３によ
り結晶周囲の冷却雰囲気を所望の値に保ち、結晶引上げ
速度を調整しながらシリコン単結晶３を育成することに
より、結晶欠陥を制御した単結晶を得ることが可能とな
る。また、シリコン単結晶３の育成に際しては、シリコ
ンの融点付近における結晶内温度勾配Ｇに対する単結晶
引上げ速度Ｆの比であるＦ／Ｇを比較的小さく保つこと
により、点欠陥の導入を抑制するとともに、シリコン単
結晶の冷却過程において点欠陥の凝集温度帯である１０
８０℃から１１５０℃の温度帯の通過時間を短くするこ
とが好ましい。このようにすることによって、シリコン
単結晶を鏡面ウエーハ基板に加工したときの結晶欠陥に
起因する大きさが０．１μｍ以上のパーティクルを１個
／ｃｍ^２以下とすることができる。

【００３２】上記冷却筒１３内には、適切な結晶冷却雰
囲気を形成するために冷却媒体導入口１４から冷却媒体
が導入されるとともに、冷却筒１３内を循環し外部へ排
出することで単結晶製造装置の外部へ熱を逃がしてい
る。該冷却媒体としては、冷却特性、経済性等から水を
使用するのが好適である。このような冷却筒１３を用い
ることで、シリコン単結晶３の周囲の熱は、黒鉛等の熱
伝導率の高い材質よりなる冷却補助部材（黒鉛等）１１
を伝わり冷却筒１３を介してメインチャンバー２１の外
部へと排出されることになる。この結果、育成結晶を急
冷できる炉内雰囲気が形成され、シリコン単結晶内に形
成されるグローンイン欠陥を所望の値にすることが可能
とされる。

【００３３】そして、上述のようにして引上げられたシ
リコン単結晶は、単結晶製造装置から取り出された後
に、結晶外周を所定径および結晶長を所定長さに円筒研
削、切断し、公知の方法によって鏡面ウエーハへと加工
されシリコンエピタキシャル層を形成するための鏡面ウ
エーハ基板となる。

【００３４】次に、上述のシリコン単結晶から得た鏡面
ウエーハ基板に気相成長法によりシリコンをエピタキシ
ャル成長させる工程について説明する。図６は、本発明
の一実施形態である鏡面ウエーハ基板の主表面に形成さ
れたシリコンエピタキシャル層の概略断面を示す模式図
である。鏡面ウエーハ基板１は、前述の単結晶製造装置
を用いたＣＺ法にて育成されたシリコン単結晶からなる
ウエーハを、ポリッシングにて鏡面化したものである。
この鏡面ウエーハ基板１の主表面に存在する自然酸化膜
の除去および、結晶欠陥を消滅または抑制するために、
水素雰囲気中で水素ベーキングを行った後に、鏡面ウエ
ーハ基板１の主表面にシリコンを気相成長法にてエピタ
キシャル成長させることで、層厚が数μｍ〜数十μｍ程
度のシリコンエピタキシャル層２が形成され、エピタキ
シャルウエーハ１０を得ることができる。そして、半導
体集積回路を得る場合には、このエピタキシャルウエー
ハ１０を構成するシリコンエピタキタキシャル層２の表
面に半導体集積回路が形成されることになる。

【００３５】なお、鏡面ウエーハ基板１の主鏡面にシリ
コンをエピタキシャル成長させる上記気相成長法として
は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）もしくはＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法等の公知の気相成長法が
適用可能である。例えば、ＣＶＤ法にてシリコンエピタ
キシャル層２を形成する場合、Ｓｉ（シリコン）を含む
原料ガスをＨ_２（水素）等のキャリアガスとともに反応
炉内に導入させ、加熱された鏡面ウエーハ基板１の主表
面に、熱分解または還元反応によって生成されるシリコ
ンがエピタキシャル成長することとなる。原料ガスとし
ては、ＳｉＣｌ_４、ＳｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、Ｓ
ｉＨ_４の４種のうちいずれかが通常使用されている。鏡
面ウエーハ基板１の加熱温度は、上記原料ガスの熱分解
温度もしくは、反応炉の形状によって適宜決定される。
反応炉の形状としては、横型、縦型（ディスク）、バレ
ル型、枚葉型等があるが、現在、鏡面ウエーハ基板１の
大直径化にともない、シリコンエピタキシャル層２の層
厚、抵抗率等の均一化を図る観点より枚葉型の反応炉が
主流となりつつある。なお、上記キャリアガスをＨ_２と
すれば、上記水素ベーキングと同一ガス源とすることが
できるので、作業工程の簡略化を図ることも可能であ
る。

【００３６】

【実施例】以下、本発明の効果を確認するために行った
実験結果について説明するが、本発明はこれらに限定さ
れるものではない。 （実施例１）図７に示す単結晶製造装置を用い、石英ル
ツボに多結晶シリコンを１５０ｋｇ仕込み、加熱ヒータ
を発熱させて多結晶シリコンを融解しシリコン融液と
し、融液温度が所望の温度に安定したところで引上げ軸
方位が＜１００＞の種結晶をシリコン融液に着液させた
後、シリコン融液の中心磁場が４０００Ｇとなるように
水平磁場を印加させるとともに、種結晶下方に直径８イ
ンチφで抵抗率８〜１２ΩｃｍのＢ（ホウ素）をｐ型ド
ーパントとしたｐ型シリコン単結晶を育成した。また、
シリコン単結晶育成時において、結晶内部に導入される
グローンイン欠陥を抑制するために、引上速度および結
晶周囲の冷却条件は適宜調整されている。次に、育成し
たシリコン単結晶の拡径部と縮径部とを切り落し、定径
部を所望直径に成形した後にスライスしてウエーハ基板
とするとともに、ポリッシング工程等を経て鏡面ウエー
ハ基板とした。該鏡面ウエーハ基板を、Ｈ_２Ｏ−Ｈ_２Ｏ
_２−ＮＨ_４ＯＨ（５：１：１）系のアルカリ混合洗浄液
（ＳＣ１）で洗浄後、パーティクルカウンター（ＫＬＡ
−Ｔｅｎｃｏｒ社製 Ｓｕｒｆｓｃａｎ ＳＰ１）のＤ
ＷＮ（Ｄａｒｋ ｆｉｅｌｄ Ｗｉｄｅ Ｎｏｒｍａ
ｌ）モードにて測定を行った。その結果を表１および図
１に示す。

【００３７】

【表１】

【００３８】表１に示すように、直径８インチφの鏡面
ウエーハ基板の主表面に検出されたサイズ０．１０μｍ
以上のパーティクルは１８３個であった。これを主表面
の密度に換算（主表面の面積は、３１４ｃｍ^２）する
と、０．５７個／ｃｍ^２となる。また、図１は、０．０
９μｍ以上のパーティクルをサイズ毎に分けて示したも
のであるが、０．１μｍ以上の大きさのパーティクルが
ほとんど存在していないことがわかる。また、図１にお
ける横軸における値の定義であるが、例えば０．１０―
０．１１は、０．１０μｍ以上０．１１μｍ未満を意味
し、０．１８＜は、０．１８μｍ以上を意味する。次に
この鏡面ウエーハに、１１３０℃×６０秒の処理条件に
て水素ベーキングを施すとともに、ＣＶＤ法を用いて１
１３０℃の温度条件で鏡面ウエーハ基板の主表面に、シ
リコンを層厚４μｍ程度となるようにシリコンエピタキ
シャル層を形成しシリコンエピタキシャルウエーハとし
た。上記同様に、該シリコンエピタキシャルウエーハの
主表面をパーティクルカウンターで測定を行った。表１
および図１に示すように、サイズ０．１μｍ以上のパー
ティクルは減少し、測定された０．１μｍ以上のパーテ
ィクルは５個（０．０１６個／ｃｍ^２）と極めて欠陥の
少ない表面を有するエピタキシャルウエーハとなった。

【００３９】（実施例２）水素ベーキング前の０．０９
μｍ以上のペーティクル個数が、実施例１における鏡面
ウエーハ基板と同程度となる同じシリコン単結晶から形
成した鏡面ウエーハ基板に、実施例１と同条件にて水素
ベーキングを施した後、該鏡面ウエーハ基板の主表面に
対してパーティクル測定を行った。測定結果は、表１お
よび図１に示すとおりであり、水素ベーキングを行うこ
とで、サイズ０．１μｍ以上のパーティクルは１８個と
なり、主表面に存在する結晶欠陥の面積密度は０．０６
個／ｃｍ^２となることを確認した。

【００４０】実施例１および実施例２の測定結果から、
鏡面ウエーハ基板の主表面に形成されるシリコンエピタ
キシャル層に誘起されるＳＦ等の結晶欠陥の発生を抑制
した高品質エピタキシャルウエーハを得るには、水素ベ
ーキング後の鏡面ウエーハ基板の主表面に存在する０．
１μｍ以上の大きさのパーティクルが略０．１個／ｃｍ
^２以下であれば、その後、積層形成されるエピタキシャ
ルウエーハ表面に発生する結晶欠陥に起因したサイズ
０．１μｍ以上のパーティクルを０．０５個／ｃｍ^２以
下にすることが可能であることがわかる。なお、水素ベ
ーキング後の鏡面ウエーハ基板の主表面に存在する０．
１μｍ以上の大きさの結晶欠陥を０．１個／ｃｍ^２以下
とするためには、水素ベーキングの処理前において、サ
イズ０．１μｍ以上のパーティクルが概ね１個／ｃｍ^２
以下であれば望ましいことも確認した。

【００４１】（実施例３）実施例１にて得られた高品質
エピタキシャルウエーハにおける絶縁酸化膜耐圧特性を
確認するため、同じシリコン単結晶から更に同品質のエ
ピタキシャルウエーハを作製しＴＤＤＢ（Ｔｉｍｅ Ｄ
ｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃｂｒｅａｋｄ
ｏｗｎ：経時絶縁破壊）特性測定を行った。このときの
ＴＤＤＢ特性測定は、以下の条件下で行った。 １）酸化膜厚：１０ｎｍ ２）ゲート面積：４ｍｍ^２ ３）ストレス電流：０．０１Ａ／ｃｍ^２ ４）測定サンプル数：２０枚 測定結果は図４に示すとおりであり、測定した２０枚の
エピタキシュルウエーハの良品率は平均値で９４％、偏
差（σ）が２．７％と、歩留まりの平均値が９０％を超
え、偏差は３％以下となった。このように、実施例１の
方法で製造されたエピタキシャルウエーハは、良好な電
気特性を有したものであることが確かめられた。ここで
「良品」とは、６Ｃ／ｃｍ^２以上の電荷を蓄積したとに
きにウエーハ表層に形成した酸化膜が絶縁破壊を起こさ
なかったものを言う。

【００４２】（実施例４）図７に示す単結晶製造装置を
用い、実施例１と略同条件で直径８インチφ、抵抗率８
〜１２Ωｃｍの導電型がｐ型となるシリコン単結晶の育
成を行なった。但し、実施例４においては、実施例１よ
りもさらにグローンイン欠陥の少ない単結晶を得るた
め、結晶引上げ速度を実施例１の場合に比べて１０〜２
０％程度落としてシリコン単結晶の育成を行なった。得
られたシリコン単結晶を、実施例１と同工程で鏡面ウエ
ーハ基板に加工するとともに、該鏡面ウエーハ基板の主
表面のパーティクルをパーティクルカウンター（Ｓｕｒ
ｆｓｃａｎ ＳＰ１のＤＷＮモード）にて計測した。測
定結果を、表１および図２に示す。図２に示すように、
実施例１のものに比べて、サイズ０．１μｍ以上のパー
ティクルの個数は減少し、その個数は１０個程となった
（表１）。これを面積密度に換算すると０．０３２個／
ｃｍ^２となり、実施例１よりさらに結晶欠陥の少ない鏡
面ウエーハが得られた。なお、図２における横軸の定義
は上記した図１の場合と同様である。次に、この鏡面ウ
エーハの主表面に１１３０℃×６０秒の熱処理条件で水
素ベーキングを行うとともに、４μｍ程度の層厚となる
ように、ＣＶＤ法により１１３０℃の温度条件にてシリ
コンエピタキシャルウエーハとなるシリコンエピタキシ
ャル層の形成を行った。得られたシリコンエピタキシャ
ルウエーハの表面に対して、上記同様にパーティクルカ
ウンターにて結晶欠陥の測定を行った。その結果、検出
された、サイズ０．１μｍ以上のパーティクルの個数は
５個（０．０１６個／ｃｍ^２）となり、エピタキシャル
ウエーハの主表面には結晶欠陥がほとんど存在していな
いことが確認された。但し、実施例１に比べてシリコン
単結晶育成時における結晶引上げ速度を抑えたために、
鏡面ウエーハ基板を製造するためのコストは５％程度上
昇した。

【００４３】（実施例５）実施例２と同様に、実施例４
における水素ベーキングを行った後での鏡面ウエーハ基
板の主表面の状態を確認するために、実施例４と同じシ
リコン単結晶から製造した同程度の結晶欠陥を有する鏡
面ウエーハ基板を用いて、１１３０℃×６０秒の条件に
て水素ベーキング処理を施し、主表面をパーティクルカ
ウンターで計測した。測定結果は、表１および図２に示
すとおりであり、０．１μｍ以上の大きさのパーティク
ルの個数は９個（０．０２９個／ｃｍ^２）と少なく、水
素ベーキングの効果により結晶欠陥が概ね消滅している
ことが確認された。

【００４４】さらに、実施例４における水素ベーキング
前の鏡面ウエーハ基板とエピタキシャルウエーハ、並び
に実施例５における水素ベーキング後の鏡面ウエーハ基
板の表面に観測される０．０９μｍ以上の大きさのパー
ティクルをパーティクルカウンターで撮像した時の画像
を図５に示す。この図より、鏡面ウエーハ基板の表面に
欠陥欠陥が存在していた場合でも、一定の水準以下であ
れば水素ベーキングにより鏡面ウエーハ基板に存在する
結晶欠陥の多くを消滅させることが可能であり、残留し
た結晶欠陥も鏡面ウエーハ基板の主表面にシリコンエピ
タキシャル層を形成することで略消滅可能であることが
確認できる。

【００４５】（実施例６）実施例４にて製造されたエピ
タキシャルウエーハの電気特性を確認するために、ＴＤ
ＤＢ特性による絶縁酸化膜の評価を行った。ＴＤＤＢ特
性の評価条件は実施例３と同条件を用い、実施例４で製
造したエピタキシャルウエーハ２０枚について、その良
品率を調べた。結果は図４に示す通りであり、実施例１
よりも結晶欠陥の少ない鏡面ウエーハ基板を使用したこ
とで、良品率が９７％にまで達し、加えて偏差が１．９
％となった。このように、実施例４の方法にて製造する
ことで、バラツキも小さくかつ、高品質なエピタキシャ
ルウエーハを製造することが可能となる。

【００４６】（比較例１）図８に示す単結晶製造装置
は、図７に設けた結晶冷却のための冷却筒１３を有さな
い従来型の単結晶製造装置であり、該単結晶製造装置を
用いて実施例１の場合と同様の成長速度で直径８インチ
φ、抵抗率８〜１２Ωｃｍの導電型ｐ型のシリコン単結
晶を育成した。また、実施例１と同様にしてシリコン融
液に４０００Ｇの水平磁場を印加した状態でシリコン単
結晶育成を行なった。育成したシリコン単結晶を鏡面ウ
エーハ基板に加工するとともに、その表面のパーティク
ルをパーティクルカウンター（Ｓｕｒｆｓｃａｎ ＳＰ
１のＤＷＮモード）により計測した。その結果は、表１
および図３に示すように、サイズ０．１μｍ以上のパー
ティクルが多数計測され、その個数は１００２個（面積
密度に換算すると３．１９個／ｃｍ^２）なった。なお、
図３における横軸の定義は上記した図１の場合と同様で
ある。次に、この鏡面ウエーハ基板に１１３０℃×６０
秒の条件で水素ベーキングを施すとともに、ＣＶＤ法に
より１１３０℃の温度条件にて、４μｍ程度の層厚とな
るシリコンエピタキシャル層の形成を行った。得られた
シリコンエピタキシャル層、つまりエピタキシャルウエ
ーハの主表面をパーティクルカウンターで計測したとこ
ろ、０．１μｍ以上の大きさのパーティクルは６個とな
り、結晶欠陥が少ないものとなった。

【００４７】（比較例２）比較例１の鏡面ウエーハ基板
における水素ベーキング後の表面状態を確認するため
に、比較例１と同じシリコン単結晶から同程度のパーテ
ィクルを有す鏡面ウエーハ基板を作製し、１１３０℃×
６０秒の水素ベーキングを施した後、その表面のパーテ
ィクルをパーティクルカウンターにて計測した。その結
果は、表１および図３に示すとおりであり、サイズ０．
１μｍ以上のパーティクルが水素ベーキング前後でも多
数存在し、その個数は２４４個（０．７８個／ｃｍ^２）
であった。また、図５には、比較例１と比較例２におけ
るエピタキシャルウエーハおよび水素ベーキング前後に
おける鏡面ウエーハの表面に観測される０．０９μｍ以
上の大きさのパーティクルをパーティクルカウンターで
撮像した時の画像を示す。図より、短時間の水素ベーク
では、鏡面ウエーハの表面に存在する結晶欠陥を十分に
は除去できていないことがわかる。

【００４８】（比較例３）比較例１にて製造されたエピ
タキシャルウエーハの電気特性を確認するために、ＴＤ
ＤＢ特性による絶縁酸化膜の評価を行なった。ＴＤＤＢ
特性の評価条件は実施例３および実施例６と同条件で、
比較例１で製造したエピタキシャルウエーハ２０枚につ
いて、その良品率を評価した。評価結果は、図４に示す
ように実施例３や実施例６のものに比べ良品率は９１％
と低く、偏差も５．１％に広がり、製造されるエピタキ
シュルウエーハによって品質のバラツキが大きくなるこ
とがわかる。このようなエピタキシャルウエーハは、平
均値をとればＴＤＤＢ特性での良品率が９０％を超える
値を示し良好ではあるが、図４からもわかるように製造
されるエピタキシャルウエーハによっては８０％程度ま
で特性がバラツクため、エピタキシャルウエーハに形成
される半導体集積回路の歩留まりや信頼性を考えた場合
好ましいものではない。

【００４９】このことは、比較例１で示したように、シ
リコンエピタキシャル層の形成によりエピタキシャルウ
エーハ表面の品質改善は図られるが、エピタキシャルウ
エーハにおける絶縁酸化膜耐圧特性等の電気特性を向上
させ、かつ安定させるためには、これら電気特性を悪化
させる要因となる、結晶欠陥サイズの大きいＣＯＰ等の
欠陥を十分に抑制した鏡面ウエーハの主表面に、シリコ
ンエピタキシャル層を形成することが重要であることを
示している。

【００５０】以上の実施例および比較例の結果より、電
気特性が安定し優れた特性を示すエピタキシャルウーハ
を得るためには、必ずしもグローンイン欠陥が鏡面ウエ
ーハ基板の主表面に存在しないものを使用する必要はな
く、ある一定以上の大きさの結晶欠陥を抑制した鏡面ウ
エーハ基板を用いることで達成できることが確認され
た。特に、本発明の製造方法を用いれば、鏡面ウエーハ
基板の主表面に存在する結晶欠陥を消滅させるために、
従来のようなシリコンをエピタキシャル成長させる前の
鏡面ウエーハに、長時間の熱処理を施したり、必要以上
に水素ベーキング時間を長く行う、あるいはシリコン単
結晶育成段階で結晶欠陥を抑制するために育成条件を高
精度に制御してシリコン単結晶を引上げる等、製造コス
トの増加につながる処理を用いずに、エピタキシャルウ
エーハ表面の品質が良好で電気特性にバラツキのない高
品質エピタキシャルウエーハを製造することが可能であ
る。

【００５１】なお、本発明は、上記の実施形態に限定さ
れるものではない。上記の実施形態は本発明を説明する
ための例示であり、本発明の特許請求の範囲に記載され
た技術的思想と実質的に同一の構成を有し、同様な効果
を奏するものであれば、いかなるものであっても本発明
の技術的範囲に包含される。例えば、本発明の実施の形
態では、直径が８インチ（２００ｍｍ）φのエピタキシ
ャルウエーハを用いた場合について説明を行ったが、最
近の直径１０インチ（２５０ｍｍ）φ以上の１２インチ
（３００ｍｍ）φ、１６インチ（４００ｍｍ）φのエピ
タキシャルウエーハであっても本発明を適用することは
可能であり、それ以上の大直径エピタキシャルウエーハ
においても十分に本発明の効果を得ることができる。さ
らに、本発明の実施例では、シリコン単結晶の引上げに
あたりシリコン原料融液に水平磁場を印加しながら単結
晶育成を行なう、ＭＣＺ（Ｍａｇｎｅｔｉｃｆｉｅｌｄ
ａｐｐｌｉｅｄ ＣＺ）法で製造したシリコン単結晶
よりなる鏡面ウエーハについて説明をおこなったが、本
発明はこれに限定されるものではなく、垂直磁場やカス
プ磁場をシリコン原料融液に印加してシリコン単結晶を
育成するその他のＭＣＺ法、並びにシリコン原料融液に
磁場を印加せずにシリコン単結晶を育成するＣＺ法で製
造されたシリコン単結晶を用いた場合でも同様に適用可
能であり、本発明で称するチョクラルスキー法には、通
常用いられるＣＺ法、前述のＭＣＺ法のいずれも含まれ
る。

【図面の簡単な説明】

【図１】実施例１および実施例２の各工程における表面
に観測されるサイズ０．０９μｍ以上のパーティクルを
パーティクルカウンターで計測した時のサイズ分布を示
す計測結果。

【図２】図１と同様に、実施例４および実施例５の各工
程での表面に観測されるサイズ０．０９μｍ以上のパー
ティクルのサイズ分布を示す計測結果。

【図３】図１と同様に、比較例１および比較例２の各工
程での表面に観測されるサイズ０．０９μｍ以上のパー
ティクルのサイズ分布を示す計測結果。

【図４】実施例３、実施例６および比較例３により製造
したエピタキシャルウエーハに酸化膜を施し、ＴＤＤＢ
法により絶縁酸化膜耐圧特性を評価した時の良品率を示
す評価図。

【図５】実施例４、実施例５、比較例１および比較例２
の各工程で、表面に存在するサイズ０．０９μｍ以上の
パーティクル分布を示す撮像図。

【図６】本発明の一実施形態を示すためのエピタキシャ
ルウエーハの概略断面図。

【図７】本発明における鏡面ウエーハとなるシリコン単
結晶を育成するための単結晶育成装置の一例を示す図。

【図８】図７に続く単結晶育成装置の一例を示す図。

【符号の説明】

１ 鏡面ウエーハ基板 ２ シリコンエピタキシャル層 ３ シリコン単結晶 １０ エピタキシャルウエーハ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 友彦 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社半導体白河 研究所内 Ｆターム(参考） 4G077 AA02 AA03 BA04 DB01 ED06 EE03 FE05 FE11 TK10 5F045 AA01 AA03 AA05 AB02 AC03 AC05 AF03 BB12 DP19 DP20 HA03 HA06 HA22

Claims (4)

【特許請求の範囲】
1. 【請求項１】 チョクラルスキー法で育成されるシリコ
   ン単結晶からなる鏡面ウエーハ基板に、水素雰囲気中で
   ベーキングを施す水素ベーキング工程と、 前記水素ベーキング工程の後に前記鏡面ウエーハ基板の
   主表面にシリコン（珪素）よりなるシリコンエピタキシ
   ャル層を気相成長させてエピタキシャルウエーハを製造
   する気相成長工程とを含み、 前記水素ベーキング工程の後において、前記鏡面ウエー
   ハ基板の主表面に存在する０．１μｍ以上の大きさのパ
   ーティクルは、０．１個／ｃｍ^２以下であることを特徴
   とするエピタキシャルウエーハの製造方法。
2. 【請求項２】 前記水素ベーキング工程の前において、
   前記鏡面ウエーハ基板の主表面に存在する０．１μｍ以
   上の大きさのパーティクルは、１個／ｃｍ^２以下であ
   り、前記水素ベーキング工程の後において、前記鏡面ウ
   エーハ基板の主表面に存在する０．１μｍ以上の大きさ
   のパーティクルを０．１個／ｃｍ^２以下とすることを特
   徴とする請求項１記載のエピタキシャルウエーハの製造
   方法。
3. 【請求項３】 前記鏡面ウエーハ基板となる前記シリコ
   ン単結晶は、インタースティシアル−シリコン（Ｉｎｔ
   ｅｒｓｔｉｔｉａｌ−Ｓｉ）領域以外からなることを特
   徴とする請求項１または請求項２に記載のエピタキシャ
   ルウエーハの製造方法。
4. 【請求項４】 前記水素ベーキング工程は、水素雰囲気
   中でのベーキング温度を８００℃以上１２００℃以下
   で、かつベーキング時間を１０秒以上１８０秒以下とす
   ることを特徴とする請求項１ないし３のいずれか１項に
   記載のエピタキシャルウエーハの製造方法。