JP2021180271A - エピタキシャル成長前処理条件の評価方法 - Google Patents

エピタキシャル成長前処理条件の評価方法 Download PDF

Info

Publication number
JP2021180271A
JP2021180271A JP2020085453A JP2020085453A JP2021180271A JP 2021180271 A JP2021180271 A JP 2021180271A JP 2020085453 A JP2020085453 A JP 2020085453A JP 2020085453 A JP2020085453 A JP 2020085453A JP 2021180271 A JP2021180271 A JP 2021180271A
Authority
JP
Japan
Prior art keywords
epitaxial growth
defects
pretreatment
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020085453A
Other languages
English (en)
Other versions
JP7251517B2 (ja
Inventor
寿樹 松原
Hisaki Matsubara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020085453A priority Critical patent/JP7251517B2/ja
Publication of JP2021180271A publication Critical patent/JP2021180271A/ja
Application granted granted Critical
Publication of JP7251517B2 publication Critical patent/JP7251517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エピタキシャル成長前処理の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することが可能なエピタキシャル成長前処理の評価方法を提供する。【解決手段】半導体単結晶基板のエピタキシャル成長前処理条件の評価方法であって、レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥が、直径300mmの基板換算で1000個以上存在する試験用基板を用い、エピタキシャル成長前処理条件をパラメータとしてエピタキシャル成長前処理及びエピタキシャル成長を行い、エピタキシャル成長後の前記試験用基板の表面の欠陥数を測定し、該測定結果を比較してエピタキシャル成長前処理条件の評価を行うエピタキシャル成長前処理条件の評価方法。【選択図】図1

Description

本発明は、半導体単結晶基板にエピタキシャル成長を行うときの、エピタキシャル成長前処理条件の評価方法に関する。
近年、半導体の微細化が進み、半導体単結晶基板表面に存在する欠陥を減らす必要性がますます高まってきた。一般的に、エピタキシャル成長前の基板表面に欠陥が存在すると、その欠陥が核となり、エピタキシャル成長後により大きな欠陥となり、半導体デバイスの歩留に影響することが知られている。エピタキシャル成長前に存在する欠陥を除去するため、エピタキシャル成長前に水素雰囲気による熱処理や、塩化水素ガスによる気相エッチングを行う手法等が知られている。
例えば、特許文献1には、エピタキシャル成長前に水素雰囲気熱処理を行うことにより、基板表面の欠陥を低減させることが記載されている。特許文献2には、エピタキシャル成長前に塩化水素ガスで気相エッチングを行うことにより、基板表面の欠陥を低減させることが記載されている。
特開2005−244127号公報 特開2003−197547号公報
しかし、実際の製品向けの基板や工程管理用のモニターウェーハ等では、そもそもエピタキシャル成長前に存在する欠陥が少ないこともあり、エピタキシャル成長前の処理条件の検討において、統計的に有意なデータを得るのに多大な時間が掛かることが課題であった。
したがって、エピタキシャル成長前処理の有効性を、高感度に評価することができる評価方法が求められている。
本発明は、上記問題を解決するためになされたものであり、エピタキシャル成長前処理条件の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することが可能な、エピタキシャル成長前処理の評価方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、半導体単結晶基板のエピタキシャル成長前処理条件の評価方法であって、レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥が、直径300mmの基板換算で1000個以上存在する試験用基板を用い、エピタキシャル成長前処理条件をパラメータとしてエピタキシャル成長前処理及びエピタキシャル成長を行い、エピタキシャル成長後の前記試験用基板の表面の欠陥数を測定し、該測定結果を比較してエピタキシャル成長前処理条件の評価を行うエピタキシャル成長前処理条件の評価方法を提供する。
このようなエピタキシャル成長前処理条件の評価方法によれば、エピタキシャル成長前処理条件の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することができる。
このとき、平均一次粒子径が10μm以上の粒子を含むスラリーを用いて最終仕上げ研磨を行い欠陥を導入することにより、前記試験用基板を作製することができる。
これにより、基板表面の欠陥の分布や、基板間の欠陥数が均一な高欠陥密度の試験用基板を容易に作製でき、高感度でエピタキシャル成長前処理条件の評価を行うことが可能な試験用基板を得ることができる。
このとき、前記エピタキシャル成長前処理条件のパラメータを、熱処理温度、熱処理時間、熱処理雰囲気及び熱処理圧力から選択することができる。
このようなパラメータは、エピタキシャル成長における欠陥の消滅や生成に大きな影響を及ぼす条件であるため、評価するパラメータとして適切なものであり、より高感度の評価を行うことが可能となる。
以上のように、本発明のエピタキシャル成長前処理条件の評価方法によれば、エピタキシャル成長前処理条件の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することが可能となる。
実施例に係るエピタキシャル成長前処理条件の評価方法のフローを示す。 比較例に係るエピタキシャル成長前処理条件の評価方法のフローを示す。 熱処理時間をパラメータとしたときの、エピタキシャル成長前処理条件の評価結果を示す。 熱処理圧力をパラメータとしたときの、エピタキシャル成長前処理条件の評価結果を示す。 気相成長装置の一例を示す。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、エピタキシャル成長前処理の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することが可能な、エピタキシャル成長前処理の評価方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体単結晶基板のエピタキシャル成長前処理条件の評価方法であって、レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥が、直径300mmの基板換算で1000個以上存在する試験用基板を用い、エピタキシャル成長前処理条件をパラメータとしてエピタキシャル成長前処理及びエピタキシャル成長を行い、エピタキシャル成長後の前記試験用基板の表面の欠陥数を測定し、該測定結果を比較してエピタキシャル成長前処理条件の評価を行うエピタキシャル成長前処理条件の評価方法により、エピタキシャル成長前処理条件の有効性を高感度に評価することができ、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することができることを見出し、本発明を完成した。
以下、本発明の一実施形態に係るエピタキシャル成長前処理条件の評価方法について、図を参照しながら説明する。
本発明者は、エピタキシャル成長前処理の条件検討に掛かる時間短縮のため、エピタキシャル成長前の試験用基板に、人為的に多くの欠陥を形成したものを作製し、その試験用基板にエピタキシャル成長を行うことで、エピタキシャル成長前処理の有効性を高感度で評価することが可能となり、条件の検討に掛かる所要時間を劇的に短縮できることを見出した。
(半導体単結晶基板、試験用基板)
まず、エピタキシャル成長を行う対象とする半導体単結晶基板の種類、材料は、特に限定されない。本発明に係るエピタキシャル成長前処理条件の評価方法は、例えば、シリコン単結晶基板上へのエピタキシャル成長とすることが好ましい。また、評価を行う試験用基板として、意図的に欠陥数を増加させた半導体単結晶基板を使用する。この試験用基板は、レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥(LLS)が、直径300mmの基板換算で1000個以上存在するものである。つまり、試験用基板の表面の欠陥数の下限値は試験用基板の大きさに応じて変わり、例えば、直径200mmの基板を試験用基板とする場合は、445個以上存在するものを使用することとなる。なお、欠陥数の上限値は特に限定されないが、より安定して高感度の評価を行う観点から、直径300mmの基板換算で10000個以下とすることができる。
評価前の試験用基板表面の欠陥数は、レーザー散乱方式のウェーハ表面検査装置により測定された値である。ウェーハ表面検査装置は、レーザー散乱方式のものであれば特に限定されないが、例えば、KLA社製のSP3を使用することができる。
また、試験用基板は、上記の数値範囲を満たす高欠陥密度のものであれば、どのような製造方法により製造されたものであってもよい。特に、製品の最終仕上げ研磨で使用するスラリーに対して、製品の最終仕上げ研磨で使用するスラリーに含まれる研磨粒子の平均一次粒子径よりも、10倍以上大きな平均一次粒子径を有する粗大粒子を添加して研磨を行うことで作製することが好ましく、平均一次粒子径が10μm以上の粒子を含むスラリーを用いて最終仕上げ研磨を行い、欠陥を導入することにより作製することがより好ましい。なお、この粒子の平均一次粒子径の上限は特に限定されないが、100μm程度とすることができる。このようにして試験用基板を製造すれば、基板表面の欠陥の分布が均一であり、かつ、試験用基板間の欠陥数が均一な高欠陥密度の試験用基板を容易に作製でき、高感度でエピタキシャル成長前処理条件の評価を行うことが可能な試験用基板を得ることができる。
なお、本明細書でいう平均一次粒子径とは、BET法により測定される比表面積から算出される平均一次粒子径である。BET法は、粒子表面に吸着占有面積が既知の分子を液体窒素の温度で吸着させ、その吸着量から試料の比表面積を求める方法である。比表面積を球状粒子の直径に換算した値が平均一次粒子径である。
(エピタキシャル成長前処理)
本発明においては、上述の試験用基板を用いて、エピタキシャル成長前処理の条件の評価を行う。評価すべきエピタキシャル成長前処理条件は特に限定されないが、例えば、熱処理温度、熱処理時間、熱処理雰囲気及び熱処理圧力から選択することができる。このようなパラメータは、エピタキシャル成長における欠陥の消滅や生成に及ぼす影響が高いものであるため、パラメータとして適切なものであり、感度の高い評価を行うことが可能となる。上記の各パラメータにおいて、評価を行いたい数値範囲を適宜設定して、エピタキシャル成長前処理を行えばよい。熱処理雰囲気としては、水素ガスに対して添加するガスの種類(塩化水素ガス等)や濃度をパラメータとしてとして選択、設定できる。
(エピタキシャル成長)
エピタキシャル成長前処理に続けてエピタキシャル成長を行う。本発明はエピタキシャル成長前処理条件を評価することを目的としているため、エピタキシャル成長条件は、エピタキシャル成長前処理の各パラメータ間で、共通の条件とすることが好ましい。エピタキシャル成長条件は、実際に製品となる半導体単結晶基板を処理する条件で行っても良いし、評価用のエピタキシャル成長条件を設定して、エピタキシャル成長を行っても良い。このようなエピタキシャル成長前処理とエピタキシャル成長を、エピタキシャル成長前処理のパラメータ毎に実施する。
(エピタキシャル成長後の評価)
上記のようにして、エピタキシャル成長を行った試験用基板の表面(エピタキシャル層の表面)の欠陥数を測定して、エピタキシャル成長前処理のパラメータ毎の欠陥数を比較することで、エピタキシャル成長前処理条件の評価を行う。欠陥数の測定方法、装置等は、欠陥数が測定でき、基板間の比較が可能であれば、特に限定されない。試験用基板の表面の欠陥数を規定するときに用いたときと同じ測定装置を用いて、同じ条件で測定を行っても良いし、異なる測定装置を用いたり、異なる条件(欠陥サイズ、測定モード等)で測定を行ったりしてもよい。
(エピタキシャル成長装置)
エピタキシャル成長前処理及びエピタキシャル成長は、通常の気相成長装置を用いて行うことができる。例えば、図5に示すような、チャンバー1内に設置したサセプター2上に半導体単結晶Wを載置して気相成長を行うことが可能な、枚葉式の気相成長装置100を用いて行うこともできるし、バッチ式の気相成長装置を用いてもよい。
本発明に係る半導体単結晶基板のエピタキシャル成長前処理条件の評価方法では、高欠陥密度の試験用基板を使用して評価を行うことで、簡便に高い感度でエピタキシャル成長前処理条件の有効性を評価できるため、従来のように数多くのデータを収集して統計的な検討、評価を行う場合と比較して、極めて短時間でエピタキシャル成長前処理の条件の検討、評価が行えるようになる。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
(実施例)
図1に示すフローで、エピタキシャル成長前処理の評価を行った。評価で使用する基板は、直径300mmのシリコンウェーハである。シリコンウェーハの最終研磨工程において、スラリー中に10μm以上の平均一次粒子径を有する酸化アルミニウムを故意に添加して高欠陥密度ウェーハ(試験用基板)を作製、準備した。その後、SC1洗浄、SC2洗浄、HF洗浄を行った。なお、準備した高欠陥密度ウェーハを表面欠陥検査装置であるSP3のDCOモードで測定したときの、33nm以上のサイズに分類される欠陥(LLS)数は、すべての高欠陥密度ウェーハで1000個以上であり、4000±2000個の範囲であった。
次に、枚葉式エピタキシャル成長装置を用いて、エピタキシャル成長前処理として水素雰囲気下での熱処理を行い、続けてエピタキシャル膜の成長を行った。エピタキシャル成長後の欠陥数を、SP3のDCOモードで測定し、33nm以上のサイズに分類される欠陥(LLS)数を取得した。
熱処理温度を1130℃とし、水素雰囲気下での熱処理時間をパラメータとして、それぞれ、30,60,180,300,600秒の前処理を行った結果を比較すると、図3に示すように、熱処理時間の延長により検出欠陥数が減少傾向にあることが確認された。
また、熱処理温度を1130℃とし、水素雰囲気下での熱処理圧力をパラメータとして、それぞれ、5Torr(666.4Pa)、12Torr(1599.5Pa)、100Torr(13328.9Pa)、300Torr(39986.8Pa)、700Torr(93302.6Pa)で前処理を行った結果を比較すると、図4に示すように、熱処理時の低圧化により検出欠陥数は減少傾向にあることが確認された。
この結果より、高欠陥密度ウェーハを用いて、エピタキシャル成長前処理である水素雰囲気熱処理の時間延長・低圧化の有効性を、高感度に短時間で評価することができることがわかった。
(比較例)
図2に示すフローで、エピタキシャル成長前処理の評価を行った。評価で使用する基板は、直径300mmのシリコンウェーハである。通常の研磨工程によりウェーハを作製し、その後SC1洗浄、SC2洗浄、HF洗浄を行った。なお、準備した通常欠陥密度ウェーハをSP3のDCOモードで測定したときの33nm以上のサイズに分類される欠陥(LLS)数は、すべてのウェーハで100個以下であり、50±30個の範囲であった。
次に、枚葉式エピタキシャル成長装置を用いて、エピタキシャル成長前処理として水素雰囲気下での熱処理を行い、続けてエピタキシャル膜の成長を行った。エピタキシャル成長後の欠陥数を、SP3のDCOモードで測定し、33nm以上のサイズに分類される欠陥(LLS)数を取得した。
熱処理温度を1130℃とし、水素雰囲気下での熱処理時間をパラメータとして、それぞれ、30,180,390秒の前処理を行った結果を比較すると、図3に示すように、熱処理時間の延長による検出欠陥数の変化は、ほとんど確認できなかった。
また、熱処理温度を1130℃とし、水素雰囲気下での熱処理圧力をパラメータとして、それぞれ、10Torr(1332.9Pa)、100Torr(13328.9Pa)、300Torr(39986.8Pa)、760Torr(101300Pa)で前処理を行った結果を比較すると、図4に示すように、熱処理時の圧力による検出欠陥数の変化は、ほとんど確認できなかった。
上記結果より、比較例では評価の感度が低いため、水素雰囲気熱処理の時間延長・低圧化の有効性について評価することが困難であるが、実施例では、感度の高い評価を行うことが可能となり、水素雰囲気熱処理の時間延長・低圧化の有効性を評価することが可能となることがわかった。また、少ない実験で感度の高い評価を行うことが可能であり、エピタキシャル成長前処理の条件検討に掛かる時間を短縮することが可能となることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…チャンバー、 2…サセプター、 100…気相成長装置。
W…半導体単結晶基板。

Claims (3)

  1. 半導体単結晶基板のエピタキシャル成長前処理条件の評価方法であって、
    レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥が、直径300mmの基板換算で1000個以上存在する試験用基板を用い、エピタキシャル成長前処理条件をパラメータとしてエピタキシャル成長前処理及びエピタキシャル成長を行い、
    エピタキシャル成長後の前記試験用基板の表面の欠陥数を測定し、該測定結果を比較してエピタキシャル成長前処理条件の評価を行うことを特徴とするエピタキシャル成長前処理条件の評価方法。
  2. 平均一次粒子径が10μm以上の粒子を含むスラリーを用いて最終仕上げ研磨を行い欠陥を導入することにより、前記試験用基板を作製することを特徴とする請求項1に記載のエピタキシャル成長前処理条件の評価方法。
  3. 前記エピタキシャル成長前処理条件のパラメータを、熱処理温度、熱処理時間、熱処理雰囲気及び熱処理圧力から選択することを特徴とする請求項1又は2に記載のエピタキシャル成長前処理条件の評価方法。
JP2020085453A 2020-05-14 2020-05-14 エピタキシャル成長前処理条件の評価方法 Active JP7251517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020085453A JP7251517B2 (ja) 2020-05-14 2020-05-14 エピタキシャル成長前処理条件の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020085453A JP7251517B2 (ja) 2020-05-14 2020-05-14 エピタキシャル成長前処理条件の評価方法

Publications (2)

Publication Number Publication Date
JP2021180271A true JP2021180271A (ja) 2021-11-18
JP7251517B2 JP7251517B2 (ja) 2023-04-04

Family

ID=78510440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020085453A Active JP7251517B2 (ja) 2020-05-14 2020-05-14 エピタキシャル成長前処理条件の評価方法

Country Status (1)

Country Link
JP (1) JP7251517B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003112997A (ja) * 2001-10-05 2003-04-18 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2016210649A (ja) * 2015-05-08 2016-12-15 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003112997A (ja) * 2001-10-05 2003-04-18 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2016210649A (ja) * 2015-05-08 2016-12-15 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP7251517B2 (ja) 2023-04-04

Similar Documents

Publication Publication Date Title
US9340900B2 (en) Epitaxial wafer and method of producing same
US10513798B2 (en) Method for determining defect region
JP6388058B2 (ja) シリコンウェーハの製造方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
CN104969328B (zh) 用于制备砷化镓衬底的方法、砷化镓衬底及其用途
JP6350637B2 (ja) 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法
US5508800A (en) Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
EP1900858B1 (en) Epitaxial wafer and method of producing same
JP7251517B2 (ja) エピタキシャル成長前処理条件の評価方法
TW202225687A (zh) 測量晶圓表面金屬含量的方法
US20220102225A1 (en) Semiconductor wafer evaluation method and manufacturing method and semiconductor wafer manufacturing process management method
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP7309922B2 (ja) 半導体ウェハの製造方法
JP2000208578A (ja) シリコンウェ―ハの評価方法及びシリコンウェ―ハ
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
KR100901823B1 (ko) 실리콘 웨이퍼 결함 분석 방법
TWI741955B (zh) 處理碳化矽晶圓的方法
Mbanaso et al. Advanced Cryogenic Aerosol Cleaning: Small Particle Removal and Damage-Free Performance
JP2013149753A (ja) 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
JPH10135293A (ja) 半導体結晶評価方法
CN115732350A (zh) 微缺陷测量结构及其形成方法
JP2024035995A (ja) 半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハ
CN117517367A (zh) 一种<111>晶向硅单晶小平面的检测方法
JPH05275352A (ja) 薄膜評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7251517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150