JP7251517B2 - エピタキシャル成長前処理条件の評価方法 - Google Patents
エピタキシャル成長前処理条件の評価方法 Download PDFInfo
- Publication number
- JP7251517B2 JP7251517B2 JP2020085453A JP2020085453A JP7251517B2 JP 7251517 B2 JP7251517 B2 JP 7251517B2 JP 2020085453 A JP2020085453 A JP 2020085453A JP 2020085453 A JP2020085453 A JP 2020085453A JP 7251517 B2 JP7251517 B2 JP 7251517B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- pretreatment
- defects
- heat treatment
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明者は、エピタキシャル成長前処理の条件検討に掛かる時間短縮のため、エピタキシャル成長前の試験用基板に、人為的に多くの欠陥を形成したものを作製し、その試験用基板にエピタキシャル成長を行うことで、エピタキシャル成長前処理の有効性を高感度で評価することが可能となり、条件の検討に掛かる所要時間を劇的に短縮できることを見出した。
まず、エピタキシャル成長を行う対象とする半導体単結晶基板の種類、材料は、特に限定されない。本発明に係るエピタキシャル成長前処理条件の評価方法は、例えば、シリコン単結晶基板上へのエピタキシャル成長とすることが好ましい。また、評価を行う試験用基板として、意図的に欠陥数を増加させた半導体単結晶基板を使用する。この試験用基板は、レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥(LLS)が、直径300mmの基板換算で1000個以上存在するものである。つまり、試験用基板の表面の欠陥数の下限値は試験用基板の大きさに応じて変わり、例えば、直径200mmの基板を試験用基板とする場合は、445個以上存在するものを使用することとなる。なお、欠陥数の上限値は特に限定されないが、より安定して高感度の評価を行う観点から、直径300mmの基板換算で10000個以下とすることができる。
本発明においては、上述の試験用基板を用いて、エピタキシャル成長前処理の条件の評価を行う。評価すべきエピタキシャル成長前処理条件は特に限定されないが、例えば、熱処理温度、熱処理時間、熱処理雰囲気及び熱処理圧力から選択することができる。このようなパラメータは、エピタキシャル成長における欠陥の消滅や生成に及ぼす影響が高いものであるため、パラメータとして適切なものであり、感度の高い評価を行うことが可能となる。上記の各パラメータにおいて、評価を行いたい数値範囲を適宜設定して、エピタキシャル成長前処理を行えばよい。熱処理雰囲気としては、水素ガスに対して添加するガスの種類(塩化水素ガス等)や濃度をパラメータとしてとして選択、設定できる。
エピタキシャル成長前処理に続けてエピタキシャル成長を行う。本発明はエピタキシャル成長前処理条件を評価することを目的としているため、エピタキシャル成長条件は、エピタキシャル成長前処理の各パラメータ間で、共通の条件とすることが好ましい。エピタキシャル成長条件は、実際に製品となる半導体単結晶基板を処理する条件で行っても良いし、評価用のエピタキシャル成長条件を設定して、エピタキシャル成長を行っても良い。このようなエピタキシャル成長前処理とエピタキシャル成長を、エピタキシャル成長前処理のパラメータ毎に実施する。
上記のようにして、エピタキシャル成長を行った試験用基板の表面(エピタキシャル層の表面)の欠陥数を測定して、エピタキシャル成長前処理のパラメータ毎の欠陥数を比較することで、エピタキシャル成長前処理条件の評価を行う。欠陥数の測定方法、装置等は、欠陥数が測定でき、基板間の比較が可能であれば、特に限定されない。試験用基板の表面の欠陥数を規定するときに用いたときと同じ測定装置を用いて、同じ条件で測定を行っても良いし、異なる測定装置を用いたり、異なる条件(欠陥サイズ、測定モード等)で測定を行ったりしてもよい。
エピタキシャル成長前処理及びエピタキシャル成長は、通常の気相成長装置を用いて行うことができる。例えば、図5に示すような、チャンバー1内に設置したサセプター2上に半導体単結晶Wを載置して気相成長を行うことが可能な、枚葉式の気相成長装置100を用いて行うこともできるし、バッチ式の気相成長装置を用いてもよい。
図1に示すフローで、エピタキシャル成長前処理の評価を行った。評価で使用する基板は、直径300mmのシリコンウェーハである。シリコンウェーハの最終研磨工程において、スラリー中に10μm以上の平均一次粒子径を有する酸化アルミニウムを故意に添加して高欠陥密度ウェーハ(試験用基板)を作製、準備した。その後、SC1洗浄、SC2洗浄、HF洗浄を行った。なお、準備した高欠陥密度ウェーハを表面欠陥検査装置であるSP3のDCOモードで測定したときの、33nm以上のサイズに分類される欠陥(LLS)数は、すべての高欠陥密度ウェーハで1000個以上であり、4000±2000個の範囲であった。
図2に示すフローで、エピタキシャル成長前処理の評価を行った。評価で使用する基板は、直径300mmのシリコンウェーハである。通常の研磨工程によりウェーハを作製し、その後SC1洗浄、SC2洗浄、HF洗浄を行った。なお、準備した通常欠陥密度ウェーハをSP3のDCOモードで測定したときの33nm以上のサイズに分類される欠陥(LLS)数は、すべてのウェーハで100個以下であり、50±30個の範囲であった。
W…半導体単結晶基板。
Claims (3)
- 半導体単結晶基板のエピタキシャル成長前処理条件の評価方法であって、
レーザー散乱方式のウェーハ表面検査装置を用いて測定したときに、33nm以上のサイズに分類される欠陥が、直径300mmの基板換算で1000個以上存在する試験用基板を用い、エピタキシャル成長前処理条件をパラメータとしてエピタキシャル成長前処理及びエピタキシャル成長を行い、
エピタキシャル成長後の前記試験用基板の表面の欠陥数を測定し、該測定結果を比較してエピタキシャル成長前処理条件の評価を行うことを特徴とするエピタキシャル成長前処理条件の評価方法。 - 平均一次粒子径が10μm以上の粒子を含むスラリーを用いて最終仕上げ研磨を行い欠陥を導入することにより、前記試験用基板を作製することを特徴とする請求項1に記載のエピタキシャル成長前処理条件の評価方法。
- 前記エピタキシャル成長前処理条件のパラメータを、熱処理温度、熱処理時間、熱処理雰囲気及び熱処理圧力から選択することを特徴とする請求項1又は2に記載のエピタキシャル成長前処理条件の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020085453A JP7251517B2 (ja) | 2020-05-14 | 2020-05-14 | エピタキシャル成長前処理条件の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020085453A JP7251517B2 (ja) | 2020-05-14 | 2020-05-14 | エピタキシャル成長前処理条件の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021180271A JP2021180271A (ja) | 2021-11-18 |
JP7251517B2 true JP7251517B2 (ja) | 2023-04-04 |
Family
ID=78510440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020085453A Active JP7251517B2 (ja) | 2020-05-14 | 2020-05-14 | エピタキシャル成長前処理条件の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7251517B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003112997A (ja) | 2001-10-05 | 2003-04-18 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法 |
JP2003282580A (ja) | 2002-03-27 | 2003-10-03 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2016210649A (ja) | 2015-05-08 | 2016-12-15 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
-
2020
- 2020-05-14 JP JP2020085453A patent/JP7251517B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003112997A (ja) | 2001-10-05 | 2003-04-18 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法 |
JP2003282580A (ja) | 2002-03-27 | 2003-10-03 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2016210649A (ja) | 2015-05-08 | 2016-12-15 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
Also Published As
Publication number | Publication date |
---|---|
JP2021180271A (ja) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9340900B2 (en) | Epitaxial wafer and method of producing same | |
US7957827B2 (en) | Method of controlling statuses of wafers | |
KR20190048278A (ko) | 실리콘 웨이퍼의 산화물층의 두께 예측 방법 | |
JP4385978B2 (ja) | 半導体ウエーハの評価方法及び製造方法 | |
CN104969328B (zh) | 用于制备砷化镓衬底的方法、砷化镓衬底及其用途 | |
KR20180083326A (ko) | 결함영역의 판정방법 | |
EP1900858B1 (en) | Epitaxial wafer and method of producing same | |
JPH04212433A (ja) | 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法 | |
JP7251517B2 (ja) | エピタキシャル成長前処理条件の評価方法 | |
US6387716B1 (en) | Semiconductor processing methods and semiconductor defect detection methods | |
US7692782B2 (en) | Method for fabricating haze noise standards comprising nano-structures on an insulating thin layer | |
JP7309922B2 (ja) | 半導体ウェハの製造方法 | |
JP7484808B2 (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
CN113838746A (zh) | 一种改善外延晶圆平坦度的方法以及外延晶圆 | |
Mbanaso et al. | Advanced Cryogenic Aerosol Cleaning: Small Particle Removal and Damage-Free Performance | |
US20090038540A1 (en) | Method for Manufacturing Epitaxial Wafer and Epitaxial Wafer Manufactured by this Method | |
KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
TWI741955B (zh) | 處理碳化矽晶圓的方法 | |
JP7484825B2 (ja) | 洗浄工程及び乾燥工程の評価方法 | |
JP3146055B2 (ja) | 基板処理装置 | |
JP5925620B2 (ja) | 半導体基板の解析方法 | |
JP2013149753A (ja) | 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法 | |
TW202338952A (zh) | 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法 | |
JPH10135293A (ja) | 半導体結晶評価方法 | |
CN115732350A (zh) | 微缺陷测量结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7251517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |