JP2003112997A - Method for manufacturing epitaxial wafer - Google Patents
Method for manufacturing epitaxial waferInfo
- Publication number
- JP2003112997A JP2003112997A JP2001310614A JP2001310614A JP2003112997A JP 2003112997 A JP2003112997 A JP 2003112997A JP 2001310614 A JP2001310614 A JP 2001310614A JP 2001310614 A JP2001310614 A JP 2001310614A JP 2003112997 A JP2003112997 A JP 2003112997A
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- silicon
- wafer substrate
- epitaxial
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【０００１】[0001]
【発明が属する技術分野】本発明は、チョクラルスキー
法（以下、ＣＺ法と称する）で育成されたシリコン単結
晶からなる鏡面ウエーハ基板の主表面に、シリコン（珪
素）を気相成長法で積層させたシリコンエピタキシャル
層よりなるエピタキシャルエウーハの製造方法に関する
ものでる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for vapor-depositing silicon (Si) on a main surface of a mirror-finished wafer substrate made of a silicon single crystal grown by the Czochralski method (hereinafter referred to as CZ method). The present invention relates to a method for manufacturing an epitaxial woofer composed of stacked silicon epitaxial layers.
【０００２】[0002]
【従来の技術】現在、半導体集積回路を形成する基板材
料として、ＣＺ法によって育成されたシリコン単結晶か
らなる鏡面ウエーハが多く用いられている。しかし、近
年の半導体集積回路の高密度化、高集積化による素子パ
ターンの微細化に伴い、素子特性に影響を与える鏡面ウ
エーハの主表面に存在するグローンイン欠陥（Ｇｒｏｗ
ｎ−ｉｎ Ｄｅｆｅｃｔ）が問題となってきている。2. Description of the Related Art At present, a mirror surface wafer made of a silicon single crystal grown by the CZ method is often used as a substrate material for forming a semiconductor integrated circuit. However, with the recent increase in density of semiconductor integrated circuits and miniaturization of element patterns due to high integration, growth-in defects (Grow-in defects) existing on the main surface of the mirror-like wafer, which affect the element characteristics, are increased.
n-in Defect) has become a problem.
【０００３】ＣＺ法により育成されたシリコン単結晶
は、育成時の条件によってその内部にグローンイン欠陥
と呼ばれる結晶欠陥が形成される。このグローンイン欠
陥は結晶育成時の条件により変化し、冷却速度が速い条
件で結晶成長を行った場合にはベイカンシー（Ｖａｃａ
ｎｃｙ、以下、Ｖとも略記する）と呼ばれる空孔型の点
欠陥が優勢な結晶となり、反対に結晶の冷却速度を遅く
して育成を行った場合には、インタースティシアル−シ
リコン（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ、以下、Ｉと
も略記する）と呼ばれる格子間型シリコン点欠陥が多く
存在する結晶となる。In the silicon single crystal grown by the CZ method, crystal defects called "grown-in defects" are formed inside the silicon single crystal depending on the growing conditions. This grown-in defect changes depending on the conditions during crystal growth, and when crystal growth is performed under conditions where the cooling rate is high, the vacancy (Vaca
ncy, hereinafter also abbreviated as V), a vacancy type point defect becomes a predominant crystal, and conversely, when the crystal is grown at a slow cooling rate, the interstitial-silicon (Interstitial-Si Hereinafter, also abbreviated as I), which is a crystal having many interstitial silicon point defects.
【０００４】一般に、結晶内部で空孔型の点欠陥が優勢
となり、シリコン原子の不足から発生する凹部や穴（ボ
イド）状の欠陥が多く存在する結晶内部の領域をＶ（ベ
イカンシー）領域と呼び、原子間に余分な原子が存在す
ることによって発生する転位や余分なシリコン原子の塊
が多く存在する領域をＩ（インタースティシアル−シリ
コン）領域と呼んでいる。また、結晶の育成条件を調整
し、Ｖ領域からＩ領域に変化するように結晶を育成する
と、Ｖ領域とＩ領域の間にシリコン原子の不足や余分な
原子が存在しない、あるいは極めて少ないニュートラル
（Ｎｅｕｔｒａｌ、以下、Ｎとも略記する）となる領域
があり、この原子の過不足の極めて少ない領域をＮ（ニ
ュートラル）領域と呼んでいる。Generally, vacancy type point defects are predominant inside the crystal, and a region inside the crystal where there are many concave or void (void) defects caused by lack of silicon atoms is called a V (vacancy) region. A region where many dislocations generated by the presence of extra atoms between atoms and a large amount of extra silicon atoms are called I (interstitial-silicon) regions. Further, when the crystal growth conditions are adjusted so that the crystal is grown so as to change from the V region to the I region, there is no shortage of silicon atoms or extra atoms between the V region and the I region, or an extremely small neutral ( Neutral (hereinafter, also abbreviated as N)), and a region in which the excess and deficiency of atoms is extremely small is called an N (neutral) region.
【０００５】なお、結晶の引上速度等の育成条件を調整
し、結晶内部に形成される欠陥を成長軸方向にＶ領域か
らＩ領域となるよう変化させ場合に、Ｖ領域からＮ領域
へと変化する境界領域には熱酸化処理した時にＯＳＦ
（Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｓｅｄ Ｓｔａｃｋｉ
ｎｇ Ｆａｕｌｔ、酸化誘起積層欠陥）が発生する領域
があり、このＯＳＦが存在する領域を、ＯＳＦリングあ
るいはＯＳＦ領域と呼んでいる。When the growth conditions such as the crystal pulling speed are adjusted to change the defects formed inside the crystal from the V region to the I region in the growth axis direction, the V region is changed to the N region. The changing boundary area has OSF when thermal oxidation treatment is performed.
(Oxidation Induced Stacki
ng Fault, oxidation-induced stacking fault) is present in the region, and the region in which the OSF exists is called the OSF ring or the OSF region.
【０００６】上記した空孔起因の点欠陥や格子間型点欠
陥が過剰なシリコン単結晶からなる鏡面ウエーハの表層
に半導体集積回路を形成すると、素子特性に重大な影響
をおよぼす原因となることから、グローンイン欠陥を可
能な限り抑制したシリコン単結晶の育成が試みられてい
る。例えば、特開平１１−７９８８９号公報に示されて
いる、結晶全体をＮ領域となるように育成条件を制御し
て単結晶を引き上げる等の方法がある。[0006] When a semiconductor integrated circuit is formed on the surface layer of a mirror-like wafer made of silicon single crystal having excessive point defects and interstitial point defects due to the above-mentioned vacancies, it causes a serious influence on device characteristics. , Growth of silicon single crystals with suppressed grown-in defects has been attempted. For example, there is a method disclosed in Japanese Patent Application Laid-Open No. 11-79889, in which a single crystal is pulled up by controlling growth conditions so that the entire crystal has an N region.
【０００７】しかし、育成時に導入されるグローンイン
欠陥を所望の値に精度よく保ち結晶を引き上げることは
非常に難しく、また生産性の面においても検討を要する
点が多い。However, it is very difficult to pull up the crystal while keeping the grown-in defect introduced during the growth at a desired value with high accuracy, and there are many points to be examined in terms of productivity.
【０００８】このような状況下において、上記鏡面ウエ
ーハを基板とした鏡面ウエーハ基板の主表面にシリコン
（珪素）よりなるシリコンエピタキシャル層を気相成長
させたエピタキシャルウエーハが、半導体集積回路を形
成する基板材料として注目されつつある。鏡面ウエーハ
基板の主表面にシリコンエピタキシャル層を形成するこ
とで、鏡面ウエーハ基板の主表面（以下、単に表面とも
呼ぶ）に存在するグローンイン欠陥をシリコンエピタキ
シャル層にて覆うことが可能となり、その結果、表層に
形成される半導体集積回路の電気特性等に影響を与える
エピタキシャルウエーハ表面の欠陥が抑制され、集積回
路を形成する基板材料としての信頼性の向上が図られ
る。Under these circumstances, an epitaxial wafer in which a silicon epitaxial layer made of silicon (silicon) is vapor-deposited on the main surface of a mirror-finished wafer substrate using the above-mentioned mirror-finished wafer as a substrate forms a semiconductor integrated circuit substrate. It is gaining attention as a material. By forming a silicon epitaxial layer on the main surface of the mirror-like wafer substrate, it becomes possible to cover the grown-in defects existing on the main surface of the mirror-like wafer substrate (hereinafter, also simply referred to as surface) with the silicon epitaxial layer, and as a result, Defects on the surface of the epitaxial wafer that affect the electrical characteristics and the like of the semiconductor integrated circuit formed in the surface layer are suppressed, and the reliability as a substrate material for forming the integrated circuit is improved.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記し
たエピタキシャルウエーハに対して、例えば、絶縁酸化
膜耐圧特性等の電気特性の評価を行った場合、全てが良
品率９０％を超える高い良品率を示すものではなく、エ
ピタキシャルウエーハによっては８０％程度まで良品率
が低下するものもしばしば発生する。このように、製造
されるエピタキシャルウエーハの全てが、半導体集積回
路の形成に適した基板製品と成り得ることはなく、形成
されるエピタキシャルウエーハの個々において大きな品
質バラツキを持っている。However, when the above epitaxial wafers are evaluated for electrical characteristics such as dielectric oxide film breakdown voltage characteristics, all show a high yield rate of over 90%. However, depending on the epitaxial wafer, there are often cases where the non-defective rate decreases to about 80%. As described above, not all manufactured epitaxial wafers can serve as a substrate product suitable for forming a semiconductor integrated circuit, and the formed epitaxial wafers have large quality variations.
【００１０】従来、エピタキシャルウエーハの基板とし
て用いられる鏡面ウエーハ基板においては、該鏡面ウエ
ーハ基板の主表面に新たにシリコンエピタキシャル層が
積層されることから、基板とされる鏡面ウエーハ基板の
品質が問われることは少なかった。しかし、鏡面ウエー
ハ基板の主表面にシリコンエピタキシャル層を積層した
エピタキシャルウエーハであっても、エピタキシャル成
長によって積層されるシリコンは数μｍ〜十数μｍ程度
の厚さであり、基板である鏡面ウエーハ基板の主表面に
存在する欠陥の影響を受けないはずはない。そこで、例
えば、Ｖ領域となる条件で引上げたシリコン単結晶から
なる鏡面ウエーハ基板を用いたエピタキシャルウエーハ
の製造方法（特開２０００−２１９５９８号公報）や、
複数の工程からなる熱処理を施すことにより、表層に存
在する欠陥を消滅させた鏡面ウエーハ基板を用いたエピ
タキシャルウエーハの製造方法（特開２００１−１５１
５９６号公報）などが提案されている。Conventionally, in a mirror-finished wafer substrate used as a substrate for an epitaxial wafer, since a silicon epitaxial layer is newly laminated on the main surface of the mirror-finished wafer substrate, the quality of the mirror-finished wafer substrate to be used is questioned. There were few things. However, even with an epitaxial wafer in which a silicon epitaxial layer is laminated on the main surface of a mirror-finished wafer substrate, the silicon deposited by epitaxial growth has a thickness of about several μm to several tens of μm, and the main surface of the mirror-finished wafer substrate that is the substrate is It cannot be immune to defects present on the surface. Therefore, for example, a method for manufacturing an epitaxial wafer using a mirror-polished wafer substrate made of a silicon single crystal pulled under the condition of a V region (Japanese Patent Laid-Open No. 2000-219598),
A method of manufacturing an epitaxial wafer using a mirror-polished wafer substrate in which defects existing in a surface layer are eliminated by performing heat treatment including a plurality of steps (JP 2001-151A).
596) and the like have been proposed.
【００１１】前記の特開２０００−２１９５９８号公報
にも示されているように、鏡面ウエーハ基板に格子間型
シリコン点欠陥が過飽和に存在すればエピタキシャル成
長を行った後のエピタキシャルウエーハ表面にも、欠陥
が観察されることが知られている。また、特開２００１
−１５１５９６号公報には、空孔型の欠陥が基板となる
鏡面ウエーハ表面にあると、エピタキシャルウエーハの
表面にエピ積層欠陥（Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ、
以下、ＳＦと称する）と呼ばれる欠陥が発生することが
示されている。As disclosed in the above-mentioned Japanese Patent Laid-Open No. 2000-219598, if interstitial type silicon point defects are supersaturated on the mirror-polished wafer substrate, the defects are also formed on the epitaxial wafer surface after epitaxial growth. Are known to be observed. In addition, JP 2001
In Japanese Patent Laid-Open No. 151596/1993, when a vacancy-type defect is present on the surface of a mirror-finished wafer serving as a substrate, an epi stacking fault (Stacking Fault,
It is shown that a defect called "SF" will occur hereinafter.
【００１２】上記のように、シリコンエピタキシャル層
へのＳＦ発生を抑制するためには、鏡面ウエーハ基板の
主表面に存在する空孔型の欠陥を抑制することが必要と
されるため、鏡面ウエーハ基板の主表面に存在する格子
間型点欠陥の抑制（特開２０００−２１９５９８号公
報）だけでは、エピタキシャルウエーハの表面の品質改
善には不十分であり、また、特開２０００−１５１５９
６号公報が示す製造方法においては、ＳＦ発生の抑制の
ために必要とされる空孔型の点欠陥を消滅させるため
に、複雑な熱処理が必要とされたり、あるいは結晶欠陥
のないシリコン単結晶を育成し鏡面ウエーハ基板とする
等、従来のエピタキシャルウエーハの製造方法に比べ生
産性を著しく低下させることに加え、製造コストが高く
なる等の問題があった。As described above, in order to suppress SF generation in the silicon epitaxial layer, it is necessary to suppress vacancy-type defects existing on the main surface of the mirror-polished wafer substrate. Suppression of interstitial point defects existing on the main surface of the epitaxial wafer (Japanese Patent Laid-Open No. 2000-219598) is not sufficient for improving the surface quality of the epitaxial wafer, and Japanese Patent Laid-Open No. 2000-15159.
In the manufacturing method disclosed in Japanese Unexamined Patent Publication No. 6-63, a complicated heat treatment is required to eliminate the vacancy type point defects required for suppressing the generation of SF, or a silicon single crystal having no crystal defects. In addition to significantly lowering the productivity as compared with the conventional method for manufacturing an epitaxial wafer, such as growing a substrate to form a mirror-polished wafer substrate, there is a problem that the manufacturing cost becomes high.
【００１３】本発明は、上記問題点を考慮してなされた
ものであり、絶縁酸化膜の耐圧特性に代表される電気特
性に優れ、その特性バラツキの少ない安定した品質を有
するエピタキシャルウエーハの製造が低コストかつ高生
産性で可能となるエピタキシャルウエーハの製造方法を
提供するところにある。The present invention has been made in consideration of the above problems, and it is possible to manufacture an epitaxial wafer having excellent electrical characteristics represented by a withstand voltage characteristic of an insulating oxide film and stable quality with little characteristic variation. An object of the present invention is to provide a method for manufacturing an epitaxial wafer, which is possible at low cost and with high productivity.
【００１４】[0014]
【課題を解決するための手段および作用・効果】上記課
題を解決するための本発明におけるエピタキシャルウエ
ーハの製造方法は、チョクラルスキー法で育成されるシ
リコン単結晶からなる鏡面ウエーハ基板に、水素雰囲気
中でベーキングを施す水素ベーキング工程と、前記水素
ベーキング工程の後に前記鏡面ウエーハ基板の主表面に
シリコン（珪素）よりなるシリコンエピタキシャル層を
気相成長させてエピタキシャルウエーハを製造する気相
成長工程とを含み、前記水素ベーキング工程の後におい
て、前記鏡面ウエーハ基板の主表面に存在する０．１μ
ｍ以上の大きさのパーティクルは、０．１個／ｃｍ２以
下であることを特徴とする。Means for Solving the Problems and Actions / Effects The method for manufacturing an epitaxial wafer according to the present invention for solving the above problems is a mirror-like wafer substrate made of a silicon single crystal grown by the Czochralski method, in a hydrogen atmosphere. A hydrogen baking step of performing baking in the interior, and a vapor phase growth step of manufacturing an epitaxial wafer by vapor-depositing a silicon epitaxial layer made of silicon (silicon) on the main surface of the mirror-finished wafer substrate after the hydrogen baking step. 0.1 μ existing on the main surface of the mirror-finished wafer substrate after the hydrogen baking step.
The number of particles having a size of m or more is 0.1 particles / cm 2 or less.
【００１５】通常、ＣＺ法にて育成されたシリコン単結
晶からなるウエーハ基板を、ポリッシング（機械的化学
研磨）にて鏡面化が施された鏡面ウエーハ基板の表面
に、シリコンエピタキシャル層を気相成長させる前に、
水素雰囲気中での熱処理（水素ベーキング）が行われ
る。該水素ベーキングを行うことで、鏡面ウエーハ基板
の表面の自然酸化膜を除去することができる。なお、本
明細書におけるチョクラルスキー（ＣＺ）法とは、磁場
印加において単結晶育成を行なうＭＣＺ（Ｍａｇｎｅｔ
ｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺ）法をも含
む。Usually, a wafer substrate made of a silicon single crystal grown by the CZ method is vapor-deposited with a silicon epitaxial layer on the surface of a mirror-finished wafer substrate which is mirror-finished by polishing (mechanical chemical polishing). Before letting
Heat treatment (hydrogen baking) is performed in a hydrogen atmosphere. By performing the hydrogen baking, the natural oxide film on the surface of the mirror-finished wafer substrate can be removed. Note that the Czochralski (CZ) method in the present specification refers to MCZ (Magnet) for growing a single crystal by applying a magnetic field.
ic field applied CZ) method is also included.
【００１６】一方で、水素雰囲気中での熱処理は、鏡面
ウエーハ基板の表面に存在するＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｔｉｃｌｅ）等の空孔に
起因する欠陥を消滅または抑制する効果をもつので、そ
の結果、鏡面ウエーハ基板の表面に存在する結晶欠陥に
より誘起される、鏡面ウエーハ基板表面に形成されるエ
ピタキシャル層への欠陥の発生を抑制することが可能と
なる。On the other hand, the heat treatment in a hydrogen atmosphere causes COP (Crystal) existing on the surface of the mirror-finished wafer substrate.
Since it has an effect of eliminating or suppressing defects caused by vacancies such as Originated Particles), as a result, the epitaxial layer formed on the mirror-finished wafer substrate surface is induced by crystal defects existing on the mirror-finished wafer substrate surface. It is possible to suppress the occurrence of defects.
【００１７】しかしながら、従来、水素ベーキングは、
鏡面ウエーハ基板表面の自然酸化膜を除去する目的で行
うものであり、その処理時間が短時間である等の理由に
より、鏡面ウエーハ基板の表面に存在する結晶欠陥の全
てを消滅、もしくはシリコンエピタキシャル層への欠陥
の誘起を十分に抑制するほどには除去しきれていなかっ
た。特に、鏡面ウエーハ基板の表面に存在する結晶欠陥
のサイズが０．１μｍ以上の大きいものについては、自
然酸化膜除去を目的とした水素ベーキング条件では消す
ことが難しく、水素ベーキングを施した後であっても鏡
面ウエーハ基板上に結晶欠陥として残留することとな
る。However, conventionally, hydrogen baking is
The purpose is to remove the natural oxide film on the mirror-finished wafer substrate surface, and because of the short processing time, etc., all crystal defects existing on the mirror-finished wafer substrate surface are eliminated or the silicon epitaxial layer is removed. It was not completely removed to sufficiently suppress the induction of defects in. In particular, it is difficult to remove the crystal defects existing on the surface of the mirror-finished wafer substrate, which have a large size of 0.1 μm or more, under the hydrogen baking conditions for the purpose of removing the natural oxide film. However, they will remain as crystal defects on the mirror-polished wafer substrate.
【００１８】また、水素ベーキングにより除去しきれな
かったＣＯＰ等の欠陥が鏡面ウエーハ基板の表面に多数
残留した場合、該鏡面ウエーハ基板の表面にシリコンエ
ピタキシャル層を形成しても、鏡面ウエーハ基板の表面
に存在する結晶欠陥を十分にエピタキシャル層で覆うこ
とができず、欠陥がエピタキシャルウエーハ表面へ誘起
される不具合が生じやすくなる。Further, when many defects such as COP which cannot be completely removed by hydrogen baking remain on the surface of the mirror-like wafer substrate, even if a silicon epitaxial layer is formed on the surface of the mirror-like wafer substrate, the surface of the mirror-like wafer substrate is formed. The crystal defects existing in the above can not be sufficiently covered with the epitaxial layer, and defects easily occur on the surface of the epitaxial wafer.
【００１９】そこで、上記本発明においては、水素ベー
キング工程後における鏡面ウエーハ基板の主表面に存在
するＣＯＰ等の結晶欠陥をパーティクルとして測定した
場合において、０．１μｍ以上の大きさのパーティクル
が０．１個／ｃｍ２以下となるように鏡面ウエーハ基板
にシリコンをエピタキシャル成長させるようにした。こ
のようにすれば、水素ベーキング後の鏡面ウエーハ基板
の表面にシリコンエピタキシャル層を形成した際に、鏡
面ウエーハ基板の表面に存在する結晶欠陥に起因して誘
起されるシリコンエピタキシャル層への欠陥発生を抑制
することが可能となる。また、水素ベーキング後の鏡面
ウエーハ表面の０．１μｍ以上の大きさのパーティクル
が０．１個／ｃｍ２以下である鏡面ウエーハ基板であれ
ば、シリコンを数μｍ〜十数μｍ程度の厚さでエピタキ
シャル成長させることで、鏡面ウエーハ基板の主表面に
残留する結晶欠陥を効果的にシリコンエピタキシャル層
で覆うことが可能となり、表面の欠陥が抑制されたエピ
タキシャルウエーハとすることができる。その結果、半
導体集積回路を形成した場合に、問題となる絶縁酸化膜
の耐圧特性等の電気特性を向上させることが可能とな
り、ひいては品質の安定したエピタキシャルウエーハと
することができる。Therefore, in the present invention, when the crystal defects such as COP existing on the main surface of the mirror-finished wafer substrate after the hydrogen baking step are measured as particles, particles having a size of 0.1 μm or more are less than 0.1 μm. Silicon was epitaxially grown on the mirror-finished wafer substrate so that the number was 1 / cm 2 or less. By doing this, when a silicon epitaxial layer is formed on the surface of the mirror-finished wafer substrate after hydrogen baking, the occurrence of defects in the silicon epitaxial layer caused by crystal defects existing on the surface of the mirror-finished wafer substrate is prevented. It becomes possible to suppress. Further, in the case of a mirror-finished wafer substrate in which the number of particles having a size of 0.1 μm or more on the mirror-finished wafer surface after hydrogen baking is 0.1 particles / cm 2 or less, silicon is used in a thickness of about several μm to a dozen μm. By epitaxial growth, it is possible to effectively cover the crystal defects remaining on the main surface of the mirror-finished wafer substrate with the silicon epitaxial layer, and it is possible to obtain an epitaxial wafer in which surface defects are suppressed. As a result, when a semiconductor integrated circuit is formed, it becomes possible to improve the electrical characteristics such as the breakdown voltage characteristics of the insulating oxide film, which is a problem, and it is possible to obtain an epitaxial wafer with stable quality.
【００２０】水素ベーキング後において、鏡面ウエーハ
基板の主表面に存在する結晶欠陥、すなわちパーティク
ルとして観察される大きさが０．１μｍ以上のＣＯＰが
基板表面に残留していると、その表面にシリコンエピタ
キシャル層を形成しても結晶欠陥が消え難くなりエピタ
キシャルウエーハの表面にその影響が現われる。特に結
晶欠陥のサイズが０．１０μｍを超える大きな結晶欠陥
は、シリコンを数μｍ〜十数μｍ程度の厚みでエピタキ
シャル成長させてもエピタキシャルウエーハの表面に欠
陥として残り、シリコンエピタキシャル層の形成によっ
て消滅あるいは抑制することが難しい。After hydrogen baking, if crystal defects existing on the main surface of the mirror-finished wafer substrate, that is, COPs having a size of 0.1 μm or more observed as particles remain on the substrate surface, silicon epitaxial is formed on the surface. Even if a layer is formed, crystal defects are hard to disappear, and the effect appears on the surface of the epitaxial wafer. In particular, a large crystal defect having a crystal defect size exceeding 0.10 μm remains as a defect on the surface of an epitaxial wafer even if silicon is epitaxially grown to a thickness of several μm to several tens of μm, and disappears or is suppressed by the formation of a silicon epitaxial layer. Difficult to do.
【００２１】そして、この０．１μｍを超える大きさの
パーティクルが、鏡面ウエーハ基板の主表面に０．１個
／ｃｍ２を超える密度で存在した場合には、鏡面ウエー
ハ基板にシリコンをエピタキシャル成長させても多くの
欠陥がエピタキシャルウエーハ表面に残り、エピタキシ
ャルウエーハにおける絶縁酸化膜の耐圧特性等の電気特
性さらには、エピタキシャルウエーハに形成される半導
体集積回路に不具合を生じさせる要因になる。水素ベー
キング後の、鏡面ウエーハ基板表面に存在する大きさが
０．１μｍ以上のパーティクルが０．１個／ｃｍ２以下
の密度の鏡面ウエーハ基板に、シリコンをエピタキシャ
ル成長させることによってエピタキシャルウエーハ表面
の欠陥が効率的に消滅あるいは抑制可能となり、ひいて
はその表層に形成される半導体集積回路の品質の安定を
図ることが可能となる。When the particles having a size exceeding 0.1 μm are present on the main surface of the mirror-like wafer substrate at a density exceeding 0.1 particles / cm 2 , silicon is epitaxially grown on the mirror-like wafer substrate. Many defects remain on the surface of the epitaxial wafer, which causes electrical characteristics such as withstand voltage characteristics of the insulating oxide film in the epitaxial wafer, and also causes defects in the semiconductor integrated circuit formed on the epitaxial wafer. After hydrogen baking, the silicon wafer is epitaxially grown on a mirror-finished wafer substrate having a density of 0.1 particles / cm 2 or less present on the mirror-finished wafer substrate surface and having a size of 0.1 μm or more. It is possible to efficiently eliminate or suppress the deterioration, and it is possible to stabilize the quality of the semiconductor integrated circuit formed on the surface layer thereof.
【００２２】なお、本発明における鏡面ウエーハ基板の
主表面におけるＣＯＰ等の結晶欠陥は、パーティクルと
して、例えば、周知のパーティクルカウンターにて簡便
に計測することができる。しかしながら、パーティクル
カウンターにおいては、鏡面ウエーハ基板の主表面に存
在するＣＯＰ等の結晶欠陥に起因して計測されるパーテ
ィクルの他に、鏡面ウエーハ基板の表面に付着したシリ
コンやその他の微細な塵等の付着物もパーティクルとし
て計測される。そこで、本発明におけるパーティクルと
は、こうした付着物による値を計測値から除外すること
は難しいので、これら付着物よりなるパーティクルの計
測値も含めたものを指す。これら付着物も含め、水素ベ
ーキング工程後における、鏡面ウエーハの主表面に存在
する大きさが０．１μｍ以上のパーティクルが０．１個
／ｃｍ２以下であれば、鏡面ウエーハ基板の表面にシリ
コンをエピタキシャル成長させた場合に、エピタキシャ
ルウエーハの表面に欠陥が存在せず電気特性の良好な品
質のエピタキシャルウエーハを得ることができる。The crystal defects such as COP on the main surface of the mirror-finished wafer substrate according to the present invention can be easily measured as particles, for example, by a well-known particle counter. However, in the particle counter, in addition to particles measured due to crystal defects such as COP existing on the main surface of the mirror-finished wafer substrate, silicon and other fine dust adhering to the surface of the mirror-finished wafer substrate The attached matter is also measured as particles. Therefore, it is difficult to exclude the value of such an adhered substance from the measured value in the present invention, and therefore the particle includes the measured value of the particle made of these adhered substances. Including these deposits, if the number of particles having a size of 0.1 μm or more present on the main surface of the mirror-finished wafer after the hydrogen baking step is 0.1 particles / cm 2 or less, silicon is deposited on the surface of the mirror-finished wafer substrate. When epitaxially grown, no defects exist on the surface of the epitaxial wafer, and an epitaxial wafer with good electric characteristics can be obtained.
【００２３】水素ベーキング後に鏡面ウエーハ基板の主
表面に存在する０．１μｍ以上の大きさのパーティクル
を、効率的に０．１個／ｃｍ２以下に抑制するために
は、水素ベーキング工程の前において、鏡面ウエーハ基
板の主表面に観測される０．１μｍ以上の大きさのパー
ティクルが１個／ｃｍ２以下である鏡面ウエーハ基板を
用いるのが好適である。主表面に観測される０．１μｍ
以上の大きさのパーティクルが１個／ｃｍ２以下である
鏡面ウエーハ基板に水素ベーキングを施すことで、より
確実に水素ベーキング後の欠陥を上述の値に抑制するこ
とが可能とされる。より好ましくは、水素ベーキング工
程の前において、鏡面ウエーハ基板の主表面に存在する
結晶欠陥の０．１μｍ以上の大きさのパーティクルを
０．１個／ｃｍ２以下とすることで、さらに確実に水素
ベーキングによる結晶欠陥の消滅もしくは抑制の効果を
得ることができるとともに、水素ベーキングの処理時間
を短縮することができるので、その結果、エピタキシャ
ルウエーハの生産性を向上させ、かつその製造コストの
低減を可能とする。In order to efficiently suppress the particles having a size of 0.1 μm or more existing on the main surface of the mirror-like wafer substrate after hydrogen baking to 0.1 particles / cm 2 or less, before the hydrogen baking step. It is preferable to use a mirror-finished wafer substrate in which the number of particles having a size of 0.1 μm or more observed on the main surface of the mirror-finished wafer substrate is 1 particle / cm 2 or less. 0.1 μm observed on the main surface
By performing hydrogen baking on the mirror-finished wafer substrate having the number of particles of 1 or more / cm 2 or less, it is possible to more reliably suppress the defects after hydrogen baking to the above-mentioned values. More preferably, before the hydrogen baking step, the number of particles having crystal defects of 0.1 μm or more present on the main surface of the mirror-finished wafer substrate is set to 0.1 particles / cm 2 or less, whereby hydrogen is more reliably The effect of eliminating or suppressing crystal defects due to baking can be obtained, and the processing time of hydrogen baking can be shortened. As a result, the productivity of the epitaxial wafer can be improved and the manufacturing cost thereof can be reduced. And
【００２４】また、鏡面ウエーハの表面に存在するパー
ティクルの大きさが０．１μｍより小さなものであれ
ば、水素ベーキングや鏡面ウエーハ表面へのシリコンエ
ピタキシャル層の形成によって抑制あるいは消滅させる
ことが容易である。例えば、大きさが０．１μｍより小
さいパーティクルが鏡面ウエーハ表面に高密度に存在し
ていたとしても、水素ベーキングやシリコンエピタキシ
ャル層の形成において抑制あるいは消滅させることが可
能であるので、該パーティクルに起因して誘起された欠
陥が形成されるエピタキシャルウエーハの表面に存在し
ていたとしても低密度とすることができるとともに、形
成されるエピタキシャルウエーハの品質に与える影響を
軽微なものとすることができる。If the size of the particles present on the surface of the mirror-finished wafer is smaller than 0.1 μm, it is easy to suppress or eliminate them by hydrogen baking or forming a silicon epitaxial layer on the surface of the mirror-finished wafer. . For example, even if particles having a size smaller than 0.1 μm are present at a high density on the mirror-finished wafer surface, they can be suppressed or eliminated during hydrogen baking or formation of a silicon epitaxial layer. Even if the defects thus induced exist on the surface of the epitaxial wafer on which the defects are formed, the density can be made low and the influence on the quality of the epitaxial wafer to be formed can be made slight.
【００２５】鏡面ウエーハ基板となるシリコン単結晶に
おいては、上述したように、結晶冷却条件等により結晶
内部に格子間型シリコン点欠陥が優勢であるＩ領域が発
生する場合がある。しかしながら、Ｉ領域となる部分に
存在するＩ／Ｄ（ＬａｒｇｅＤｉｓｌｏｃａｔｉｏｎ：
格子間転位ループの略号であり、ＬＳＥＰＤ、ＬＥＰＤ
等の総称）等の転位ループに起因したグローンイン欠陥
は、サイズが大きいため、上記水素ベーキングもしく
は、シリコンエピタキシャル層の形成だけでは、これら
欠陥の消滅あるいは抑制をすることが困難とされる。ま
た、Ｌ／Ｄに起因した結晶欠陥が、エピタキシャルウエ
ーハの表面に存在すると、半導体集積回路を形成した際
に電流リーク等の致命的な問題を引き起こす原因とな
る。そのため、Ｉ領域以外からなるシリコン単結晶より
鏡面ウエーハ基板を得ることが望ましい。このようにＩ
領域以外となるＮ領域からＶ領域のシリコン単結晶より
鏡面ウエーハ基板を形成することで、エピタキシャルウ
エーハ主表層に形成される半導体集積回路の電気特性を
さらに安定させることが可能となる。As described above, in a silicon single crystal that serves as a mirror-polished wafer substrate, an I region in which interstitial silicon point defects are predominant may be generated inside the crystal due to crystal cooling conditions and the like. However, I / D (Large Dislocation:
Abbreviation for interstitial dislocation loop, LSEPD, LEPD
Since the grown-in defects due to dislocation loops such as (in general terms) have a large size, it is difficult to eliminate or suppress these defects only by the above hydrogen baking or the formation of the silicon epitaxial layer. Further, if a crystal defect due to L / D exists on the surface of the epitaxial wafer, it may cause a fatal problem such as current leakage when a semiconductor integrated circuit is formed. Therefore, it is desirable to obtain a mirror-polished wafer substrate from a silicon single crystal composed of regions other than the I region. I like this
By forming a mirror-polished wafer substrate from a silicon single crystal in the N region to the V region other than the region, it becomes possible to further stabilize the electrical characteristics of the semiconductor integrated circuit formed in the main surface layer of the epitaxial wafer.
【００２６】次に、本発明のエピタキシャルウエーハの
製造方法における前記水素ベーキング工程は、ベーキン
グ温度を８００℃以上１２００℃以下で、かつベーキン
グ時間を１０秒以上１８０秒以下とすることを特徴とす
る。ベーキング時間を長くとることや、ベーキング温度
を高く設定することで、水素ベーキング工程により鏡面
ウエーハ表面に存在する結晶欠陥を、より確実に消滅も
しくは抑制させることが可能である。しかし、一方で必
要以上に１８０秒を超える長時間にわたる水素ベーキン
グや１２００℃より高い高温下での処理を行っても、生
産性やエピタキシャルウエーハの製造コストを考えれば
好ましいものではない。本発明に示されるように、水素
ベーキング後の鏡面ウエーハ基板の表面に存在する０．
１μｍ以上の大きさのパーティクルを０．１個／ｃｍ２
以下とするには、ベーキング温度を１２００℃以下で、
かつベーキング時間を１８０秒以下とするのが好適であ
る。特に、水素ベーキング前の鏡面ウエーハ表面に存在
する０．１μｍ以上の大きさのパーティクルが１個／ｃ
ｍ２以下である鏡面ウエーハ基板であれば、上述の水素
ベーキング条件で略確実に水素ベーク後の欠陥を本発明
の通りとすることが可能である。Next, the hydrogen baking step in the method for producing an epitaxial wafer according to the present invention is characterized in that the baking temperature is 800 ° C. or higher and 1200 ° C. or lower and the baking time is 10 seconds or longer and 180 seconds or shorter. By increasing the baking time or setting the baking temperature high, it is possible to more surely eliminate or suppress the crystal defects existing on the mirror-finished wafer surface by the hydrogen baking process. On the other hand, however, it is not preferable to perform hydrogen baking for more than 180 seconds or longer at a temperature higher than 1200 ° C. more than necessary in view of productivity and manufacturing cost of the epitaxial wafer. As shown in the present invention, the presence of 0.
0.1 particles / cm 2 with a size of 1 μm or more
In order to make the temperature below, the baking temperature is 1200 ° C or lower,
In addition, the baking time is preferably 180 seconds or less. In particular, one particle having a size of 0.1 μm or more present on the mirror-finished wafer surface before hydrogen baking is 1 / c.
If it is a mirror-finished wafer substrate of m 2 or less, the defects after hydrogen baking can be almost certainly obtained under the above hydrogen baking conditions as in the present invention.
【００２７】他方、鏡面ウエーハ基板を水素ベーキング
する際のベーキング時間、ベーキング温度が低時間、低
温度であると結晶欠陥の十分な抑制効果を得ることがで
きなくなる。そのため、ベーキング温度が８００℃未満
もしくは、ベーキング時間が１０秒未満では、鏡面ウエ
ーハ基板の表面に存在する結晶欠陥に対する消滅もしく
は抑制の効果が有効に機能しないため、水素ベーク後に
おいても大きな結晶欠陥が多く鏡面ウエーハ表面に残っ
てしまう。結晶欠陥を消滅あるいは確実に抑制するため
には、最低でも水素ベーキング工程におけるベーキング
温度を８００℃以上、ベーキング時間を１０秒以上とす
るのが望ましい。On the other hand, when the mirror-finished wafer substrate is hydrogen-baked, if the baking temperature is low and the baking temperature is low, a sufficient effect of suppressing crystal defects cannot be obtained. Therefore, if the baking temperature is less than 800 ° C. or the baking time is less than 10 seconds, the effect of eliminating or suppressing the crystal defects existing on the surface of the mirror-finished wafer substrate does not function effectively, so that large crystal defects are generated even after hydrogen baking. Many remain on the mirror surface. In order to eliminate or surely suppress the crystal defects, it is desirable that the baking temperature in the hydrogen baking step be 800 ° C. or higher and the baking time be 10 seconds or longer at least.
【００２８】このような条件による水素ベーキングを行
った後に、鏡面ウエーハ基板の主表面にシリコンエピタ
キシャル層を形成させることで得られるエピタキシャル
ウエーハにおいては、その表面に計測される０．１μｍ
以上の大きさのパーティクルを０．０５個／ｃｍ２以下
まで改善を図ることができる。このように比較的大きな
サイズの欠陥を低密度に保ったエピタキシャルウエーハ
とすることによって、その表層に半導体集積回路を形成
した場合においても、絶縁酸化膜の耐圧特性に代表され
る電気特性に優れ、その特性にバラツキの少ない安定し
た高品質エピタキシャルウエーハとすることが可能とな
り、その結果、半導体集積回路の歩留りと品質向上を図
ることができる。In an epitaxial wafer obtained by forming a silicon epitaxial layer on the main surface of a mirror-finished wafer substrate after hydrogen baking under such conditions, 0.1 μm measured on the surface is obtained.
It is possible to improve the particles having the above size to 0.05 particles / cm 2 or less. By forming an epitaxial wafer in which defects of a relatively large size are kept at a low density in this way, even when a semiconductor integrated circuit is formed on the surface layer thereof, excellent electrical characteristics represented by the withstand voltage characteristics of the insulating oxide film, It is possible to provide a stable and high-quality epitaxial wafer with less variation in its characteristics, and as a result, it is possible to improve the yield and quality of semiconductor integrated circuits.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明を行う。図７は、本発明の鏡面ウエーハ基
板の材料となるシリコン単結晶を育成するための単結晶
育成装置の一例を示す概略図である。図７に示す単結晶
製造装置２０は、ＣＺ法によりシリコン原料融液４から
シリコン単結晶を引上げる単結晶製造装置である。この
単結晶製造装置２０のメインチャンバー２１内には、溶
融されたシリコン原料融液４を収容する石英ルツボ５と
該石英ルツボ５を収容する黒鉛ルツボ６が設けられ、こ
れらルツボ５、６は駆動機構（図示せず）によって昇降
動自在に支持されている。また、メインチャンバー２１
の上部には、シリコン原料融液４より引上げられたシリ
コン単結晶３を収容し外部へ取り出すための引上げチャ
ンバー２２が連接され、その上部にはシリコン単結晶３
をシリコン原料融液４から引上げるための引上げ機構
（図示せず）が設けられている。不図示の上記ルツボ
５、６の駆動機構は、シリコン単結晶３を引上げる際に
ルツボ５、６を回転させると同時に、シリコン単結晶３
の引上げに伴いシリコン原料融液４の融液面が低下する
のを補正し、単結晶育成の間、シリコン原料融液４面を
略一定位置に保つようルツボ５、６を上昇させるように
設定されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 7 is a schematic view showing an example of a single crystal growing apparatus for growing a silicon single crystal which is a material for the mirror-finished wafer substrate of the present invention. The single crystal manufacturing apparatus 20 shown in FIG. 7 is a single crystal manufacturing apparatus that pulls a silicon single crystal from the silicon raw material melt 4 by the CZ method. A quartz crucible 5 containing the melted silicon raw material melt 4 and a graphite crucible 6 containing the quartz crucible 5 are provided in the main chamber 21 of the single crystal manufacturing apparatus 20, and the crucibles 5 and 6 are driven. It is supported by a mechanism (not shown) so that it can be moved up and down. In addition, the main chamber 21
A pulling chamber 22 for accommodating the silicon single crystal 3 pulled up from the silicon raw material melt 4 and taking it out to the outside is connected to the upper part of the silicon single crystal 3, and the silicon single crystal 3 is placed on the upper part thereof.
A pulling mechanism (not shown) for pulling up the silicon raw material melt 4 is provided. The drive mechanism for the crucibles 5 and 6 (not shown) rotates the crucibles 5 and 6 when pulling up the silicon single crystal 3, and at the same time, rotates the silicon single crystal 3
It is set that the crucibles 5 and 6 are raised so as to keep the surface of the silicon raw material melt 4 at a substantially constant position while correcting the melt surface of the silicon raw material melt 4 as the silicon raw material melt 4 is pulled up. Has been done.
【００３０】そして、ルツボ５、６の周囲には、ルツボ
５、６を取り囲むように、シリコン原料融液４を溶融さ
せる加熱ヒータ７が配置され、さらに、該加熱ヒータ７
の外側周囲に加熱ヒータ７からの輻射熱がメインチャン
バー２１に直接輻射されるのを防止する断熱材８が配置
されている。また、メインチャンバー２１内部には、引
上げチャンバー２２の上部に設けられたガス導入口２３
からアルゴンガス（Ａｒ）等の不活性ガスが導入され、
引上げ中のシリコン単結晶３とガス整流筒１１との間を
通過し、シリコン原料融液４面と対向するように配置さ
れた遮熱部材１２と融液面の間を伝って、黒鉛ルツボ６
の側壁からメインチャンバー２１の下方へと流れ、メイ
ンチャンバー２１の下端にあるガス流出口９より外部へ
排出される。熱遮蔽部材１２は、シリコン原料融液４か
らの輻射熱がメインチャンバー２１の上部へと輻射され
るのを防ぎ、所望の結晶冷却雰囲気を形成しやすくする
とともに、融液面に沿って流れる不活性ガスを整流する
役目をもっている。なお、メインチャンバー２１の外側
には、シリコン原料融液４の対流を制御する目的で、シ
リコン原料融液４に磁場を印加するための水平磁場印加
用の磁石３１が配置されている。A heater 7 for melting the silicon raw material melt 4 is arranged around the crucibles 5 and 6 so as to surround the crucibles 5 and 6, and further, the heater 7
A heat insulating material 8 that prevents radiant heat from the heater 7 from being directly radiated to the main chamber 21 is arranged around the outside of the. In addition, inside the main chamber 21, a gas introduction port 23 provided above the pulling chamber 22 is provided.
Inert gas such as argon gas (Ar) is introduced from
The graphite crucible 6 passes between the silicon single crystal 3 being pulled up and the gas rectifying cylinder 11 and travels between the heat shield member 12 and the melt surface which are arranged so as to face the silicon raw material melt 4 surface.
Flows downward from the side wall of the main chamber 21 and is discharged to the outside from the gas outlet 9 at the lower end of the main chamber 21. The heat shield member 12 prevents the radiant heat from the silicon raw material melt 4 from being radiated to the upper part of the main chamber 21, facilitates formation of a desired crystal cooling atmosphere, and is inert along the melt surface. It has the role of rectifying gas. A magnet 31 for applying a horizontal magnetic field for applying a magnetic field to the silicon raw material melt 4 is arranged outside the main chamber 21 for the purpose of controlling convection of the silicon raw material melt 4.
【００３１】一方、図７に示す単結晶製造装置では、シ
リコン単結晶育成時に結晶内部に導入されるグローンイ
ン欠陥を所望の値に調整するために、シリコン原料融液
４から引上げられたシリコン単結晶３の冷却速度を調整
する冷却筒１３が設けられている。この冷却筒１３によ
り結晶周囲の冷却雰囲気を所望の値に保ち、結晶引上げ
速度を調整しながらシリコン単結晶３を育成することに
より、結晶欠陥を制御した単結晶を得ることが可能とな
る。また、シリコン単結晶３の育成に際しては、シリコ
ンの融点付近における結晶内温度勾配Ｇに対する単結晶
引上げ速度Ｆの比であるＦ／Ｇを比較的小さく保つこと
により、点欠陥の導入を抑制するとともに、シリコン単
結晶の冷却過程において点欠陥の凝集温度帯である１０
８０℃から１１５０℃の温度帯の通過時間を短くするこ
とが好ましい。このようにすることによって、シリコン
単結晶を鏡面ウエーハ基板に加工したときの結晶欠陥に
起因する大きさが０．１μｍ以上のパーティクルを１個
／ｃｍ２以下とすることができる。On the other hand, in the single crystal manufacturing apparatus shown in FIG. 7, in order to adjust the grown-in defects introduced into the crystal during the growth of the silicon single crystal to a desired value, the silicon single crystal pulled from the silicon raw material melt 4 is pulled. A cooling cylinder 13 for adjusting the cooling rate of No. 3 is provided. By keeping the cooling atmosphere around the crystal at a desired value by the cooling cylinder 13 and growing the silicon single crystal 3 while adjusting the crystal pulling rate, it becomes possible to obtain a single crystal in which crystal defects are controlled. When growing the silicon single crystal 3, the introduction of point defects is suppressed by keeping F / G, which is the ratio of the single crystal pulling rate F to the in-crystal temperature gradient G near the melting point of silicon, relatively small. In the cooling process of a silicon single crystal, it is the aggregation temperature zone of point defects.
It is preferable to shorten the passage time in the temperature range of 80 ° C to 1150 ° C. By doing so, it is possible to reduce the number of particles having a size of 0.1 μm or more due to crystal defects when a silicon single crystal is processed into a mirror-polished wafer substrate to 1 particle / cm 2 or less.
【００３２】上記冷却筒１３内には、適切な結晶冷却雰
囲気を形成するために冷却媒体導入口１４から冷却媒体
が導入されるとともに、冷却筒１３内を循環し外部へ排
出することで単結晶製造装置の外部へ熱を逃がしてい
る。該冷却媒体としては、冷却特性、経済性等から水を
使用するのが好適である。このような冷却筒１３を用い
ることで、シリコン単結晶３の周囲の熱は、黒鉛等の熱
伝導率の高い材質よりなる冷却補助部材（黒鉛等）１１
を伝わり冷却筒１３を介してメインチャンバー２１の外
部へと排出されることになる。この結果、育成結晶を急
冷できる炉内雰囲気が形成され、シリコン単結晶内に形
成されるグローンイン欠陥を所望の値にすることが可能
とされる。A cooling medium is introduced into the cooling cylinder 13 from a cooling medium inlet 14 to form an appropriate crystal cooling atmosphere, and is circulated in the cooling cylinder 13 and discharged to the outside to form a single crystal. Heat is released to the outside of the manufacturing equipment. As the cooling medium, it is preferable to use water because of its cooling characteristics, economical efficiency and the like. By using such a cooling cylinder 13, the heat around the silicon single crystal 3 is cooled by a cooling auxiliary member (graphite or the like) 11 made of a material having a high thermal conductivity such as graphite.
And is discharged to the outside of the main chamber 21 via the cooling cylinder 13. As a result, a furnace atmosphere is formed in which the grown crystal can be rapidly cooled, and the grown-in defects formed in the silicon single crystal can be made to have a desired value.
【００３３】そして、上述のようにして引上げられたシ
リコン単結晶は、単結晶製造装置から取り出された後
に、結晶外周を所定径および結晶長を所定長さに円筒研
削、切断し、公知の方法によって鏡面ウエーハへと加工
されシリコンエピタキシャル層を形成するための鏡面ウ
エーハ基板となる。The silicon single crystal pulled as described above is taken out from the single crystal manufacturing apparatus, and then the outer circumference of the crystal is ground and cut into a predetermined diameter and a predetermined length by a cylindrical method, and the known method is used. Is processed into a mirror-finished wafer to form a mirror-finished wafer substrate for forming a silicon epitaxial layer.
【００３４】次に、上述のシリコン単結晶から得た鏡面
ウエーハ基板に気相成長法によりシリコンをエピタキシ
ャル成長させる工程について説明する。図６は、本発明
の一実施形態である鏡面ウエーハ基板の主表面に形成さ
れたシリコンエピタキシャル層の概略断面を示す模式図
である。鏡面ウエーハ基板１は、前述の単結晶製造装置
を用いたＣＺ法にて育成されたシリコン単結晶からなる
ウエーハを、ポリッシングにて鏡面化したものである。
この鏡面ウエーハ基板１の主表面に存在する自然酸化膜
の除去および、結晶欠陥を消滅または抑制するために、
水素雰囲気中で水素ベーキングを行った後に、鏡面ウエ
ーハ基板１の主表面にシリコンを気相成長法にてエピタ
キシャル成長させることで、層厚が数μｍ〜数十μｍ程
度のシリコンエピタキシャル層２が形成され、エピタキ
シャルウエーハ１０を得ることができる。そして、半導
体集積回路を得る場合には、このエピタキシャルウエー
ハ１０を構成するシリコンエピタキタキシャル層２の表
面に半導体集積回路が形成されることになる。Next, the step of epitaxially growing silicon on the mirror-finished wafer substrate obtained from the above-mentioned silicon single crystal by the vapor phase growth method will be described. FIG. 6 is a schematic view showing a schematic cross section of a silicon epitaxial layer formed on the main surface of a mirror-polished wafer substrate according to an embodiment of the present invention. The mirror-finished wafer substrate 1 is a wafer made of a silicon single crystal grown by the CZ method using the above-mentioned single-crystal manufacturing apparatus, which is mirror-finished by polishing.
In order to remove the natural oxide film existing on the main surface of the mirror-finished wafer substrate 1 and to eliminate or suppress crystal defects,
After hydrogen baking in a hydrogen atmosphere, silicon is epitaxially grown on the main surface of the mirror-finished wafer substrate 1 by a vapor phase growth method to form a silicon epitaxial layer 2 having a layer thickness of about several μm to several tens of μm. Thus, the epitaxial wafer 10 can be obtained. Then, when obtaining a semiconductor integrated circuit, the semiconductor integrated circuit is formed on the surface of the silicon epitaxial layer 2 constituting the epitaxial wafer 10.
【００３５】なお、鏡面ウエーハ基板１の主鏡面にシリ
コンをエピタキシャル成長させる上記気相成長法として
は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）もしくはＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法等の公知の気相成長法が
適用可能である。例えば、ＣＶＤ法にてシリコンエピタ
キシャル層２を形成する場合、Ｓｉ（シリコン）を含む
原料ガスをＨ２（水素）等のキャリアガスとともに反応
炉内に導入させ、加熱された鏡面ウエーハ基板１の主表
面に、熱分解または還元反応によって生成されるシリコ
ンがエピタキシャル成長することとなる。原料ガスとし
ては、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、Ｓ
ｉＨ４の４種のうちいずれかが通常使用されている。鏡
面ウエーハ基板１の加熱温度は、上記原料ガスの熱分解
温度もしくは、反応炉の形状によって適宜決定される。
反応炉の形状としては、横型、縦型（ディスク）、バレ
ル型、枚葉型等があるが、現在、鏡面ウエーハ基板１の
大直径化にともない、シリコンエピタキシャル層２の層
厚、抵抗率等の均一化を図る観点より枚葉型の反応炉が
主流となりつつある。なお、上記キャリアガスをＨ２と
すれば、上記水素ベーキングと同一ガス源とすることが
できるので、作業工程の簡略化を図ることも可能であ
る。As the vapor phase growth method for epitaxially growing silicon on the main mirror surface of the mirror-finished wafer substrate 1, CVD (Chemical Vapor Depo) is used.
position) or MBE (Molecular)
A known vapor phase growth method such as a beam epitaxy method can be applied. For example, when the silicon epitaxial layer 2 is formed by the CVD method, a raw material gas containing Si (silicon) is introduced into the reaction furnace together with a carrier gas such as H 2 (hydrogen), and the main surface of the heated mirror-finished wafer substrate 1 is introduced. Silicon produced by thermal decomposition or reduction reaction is epitaxially grown on the surface. Source gases include SiCl 4 , SiHCl 3 , SiH 2 Cl 2 and S.
Any one of the four iH 4 species is commonly used. The heating temperature of the mirror-finished wafer substrate 1 is appropriately determined depending on the thermal decomposition temperature of the raw material gas or the shape of the reaction furnace.
The shape of the reaction furnace includes a horizontal type, a vertical type (disk), a barrel type, a single-wafer type, etc., but at present, as the diameter of the mirror-finished wafer substrate 1 increases, the thickness of the silicon epitaxial layer 2, the resistivity, etc. Single-wafer reactors are becoming the mainstream from the viewpoint of achieving uniform heat transfer. If H 2 is used as the carrier gas, the same gas source as that used for the hydrogen baking can be used, so that the working process can be simplified.
【００３６】[0036]
【実施例】以下、本発明の効果を確認するために行った
実験結果について説明するが、本発明はこれらに限定さ
れるものではない。
（実施例１）図７に示す単結晶製造装置を用い、石英ル
ツボに多結晶シリコンを１５０ｋｇ仕込み、加熱ヒータ
を発熱させて多結晶シリコンを融解しシリコン融液と
し、融液温度が所望の温度に安定したところで引上げ軸
方位が＜１００＞の種結晶をシリコン融液に着液させた
後、シリコン融液の中心磁場が４０００Ｇとなるように
水平磁場を印加させるとともに、種結晶下方に直径８イ
ンチφで抵抗率８〜１２ΩｃｍのＢ（ホウ素）をｐ型ド
ーパントとしたｐ型シリコン単結晶を育成した。また、
シリコン単結晶育成時において、結晶内部に導入される
グローンイン欠陥を抑制するために、引上速度および結
晶周囲の冷却条件は適宜調整されている。次に、育成し
たシリコン単結晶の拡径部と縮径部とを切り落し、定径
部を所望直径に成形した後にスライスしてウエーハ基板
とするとともに、ポリッシング工程等を経て鏡面ウエー
ハ基板とした。該鏡面ウエーハ基板を、Ｈ２Ｏ−Ｈ２Ｏ
２−ＮＨ４ＯＨ（５：１：１）系のアルカリ混合洗浄液
（ＳＣ１）で洗浄後、パーティクルカウンター（ＫＬＡ
−Ｔｅｎｃｏｒ社製 Ｓｕｒｆｓｃａｎ ＳＰ１）のＤ
ＷＮ（Ｄａｒｋ ｆｉｅｌｄ Ｗｉｄｅ Ｎｏｒｍａ
ｌ）モードにて測定を行った。その結果を表１および図
１に示す。EXAMPLES The results of experiments carried out to confirm the effects of the present invention will be described below, but the present invention is not limited to these. (Example 1) Using the single crystal manufacturing apparatus shown in FIG. 7, 150 kg of polycrystalline silicon was charged into a quartz crucible, and a heater was heated to melt the polycrystalline silicon into a silicon melt, and the melt temperature was set to a desired temperature. After a seed crystal having a pulling axis direction of <100> was immersed in the silicon melt at a stable temperature, a horizontal magnetic field was applied so that the central magnetic field of the silicon melt became 4000 G, and a diameter of 8 mm was provided below the seed crystal. A p-type silicon single crystal using B (boron) having a resistivity of 8 to 12 Ωcm and a p-type dopant as an inch φ was grown. Also,
During the growth of the silicon single crystal, the pulling rate and the cooling conditions around the crystal are appropriately adjusted in order to suppress the grown-in defects introduced into the crystal. Next, the expanded diameter portion and the reduced diameter portion of the grown silicon single crystal were cut off, the constant diameter portion was formed into a desired diameter and then sliced to obtain a wafer substrate, and a polishing wafer and the like were used to obtain a mirror surface wafer substrate. The mirror-finished wafer substrate was replaced with H 2 O-H 2 O.
After cleaning with a 2- NH 4 OH (5: 1: 1) -based alkaline mixed cleaning solution (SC1), a particle counter (KLA
-Tencor's Surfscan SP1) D
WN (Dark field Wide Norma)
Measurement was performed in l) mode. The results are shown in Table 1 and FIG.
【００３７】[0037]
【表１】 [Table 1]
【００３８】表１に示すように、直径８インチφの鏡面
ウエーハ基板の主表面に検出されたサイズ０．１０μｍ
以上のパーティクルは１８３個であった。これを主表面
の密度に換算（主表面の面積は、３１４ｃｍ２）する
と、０．５７個／ｃｍ２となる。また、図１は、０．０
９μｍ以上のパーティクルをサイズ毎に分けて示したも
のであるが、０．１μｍ以上の大きさのパーティクルが
ほとんど存在していないことがわかる。また、図１にお
ける横軸における値の定義であるが、例えば０．１０―
０．１１は、０．１０μｍ以上０．１１μｍ未満を意味
し、０．１８＜は、０．１８μｍ以上を意味する。次に
この鏡面ウエーハに、１１３０℃×６０秒の処理条件に
て水素ベーキングを施すとともに、ＣＶＤ法を用いて１
１３０℃の温度条件で鏡面ウエーハ基板の主表面に、シ
リコンを層厚４μｍ程度となるようにシリコンエピタキ
シャル層を形成しシリコンエピタキシャルウエーハとし
た。上記同様に、該シリコンエピタキシャルウエーハの
主表面をパーティクルカウンターで測定を行った。表１
および図１に示すように、サイズ０．１μｍ以上のパー
ティクルは減少し、測定された０．１μｍ以上のパーテ
ィクルは５個（０．０１６個／ｃｍ２）と極めて欠陥の
少ない表面を有するエピタキシャルウエーハとなった。As shown in Table 1, the size detected on the main surface of the mirror-finished wafer substrate having a diameter of 8 inches φ is 0.10 μm.
The number of particles above was 183. Converting this to the density of the main surface (the area of the main surface is 314 cm 2 ), it becomes 0.57 pieces / cm 2 . Further, FIG. 1 shows 0.0
Particles having a size of 9 μm or more are shown separately for each size, but it can be seen that there are almost no particles having a size of 0.1 μm or more. Also, regarding the definition of the value on the horizontal axis in FIG. 1, for example, 0.10-
0.11 means 0.10 μm or more and less than 0.11 μm, and 0.18 <means 0.18 μm or more. Next, this mirror-finished wafer was subjected to hydrogen baking under the processing conditions of 1130 ° C. for 60 seconds, and was subjected to 1
Under the temperature condition of 130 ° C., a silicon epitaxial layer was formed on the main surface of the mirror-finished wafer substrate so as to have a layer thickness of about 4 μm, to obtain a silicon epitaxial wafer. Similarly to the above, the main surface of the silicon epitaxial wafer was measured with a particle counter. Table 1
Also, as shown in FIG. 1, the number of particles having a size of 0.1 μm or more is reduced, and the number of measured particles having a size of 0.1 μm or more is 5 (0.016 particles / cm 2 ), which is an epitaxial wafer having a surface with extremely few defects. Became.
【００３９】（実施例２）水素ベーキング前の０．０９
μｍ以上のペーティクル個数が、実施例１における鏡面
ウエーハ基板と同程度となる同じシリコン単結晶から形
成した鏡面ウエーハ基板に、実施例１と同条件にて水素
ベーキングを施した後、該鏡面ウエーハ基板の主表面に
対してパーティクル測定を行った。測定結果は、表１お
よび図１に示すとおりであり、水素ベーキングを行うこ
とで、サイズ０．１μｍ以上のパーティクルは１８個と
なり、主表面に存在する結晶欠陥の面積密度は０．０６
個／ｃｍ２となることを確認した。(Example 2) 0.09 before hydrogen baking
The number of particles of μm or more is about the same as that of the mirror-finished wafer substrate in Example 1, and the mirror-finished wafer substrate formed of the same silicon single crystal was subjected to hydrogen baking under the same conditions as in Example 1, and then the mirror-finished wafer substrate Particle measurement was performed on the main surface of the. The measurement results are as shown in Table 1 and FIG. 1. By performing hydrogen baking, the number of particles having a size of 0.1 μm or more is 18 and the area density of crystal defects existing on the main surface is 0.06.
It was confirmed that the number of pieces / cm 2 was obtained.
【００４０】実施例１および実施例２の測定結果から、
鏡面ウエーハ基板の主表面に形成されるシリコンエピタ
キシャル層に誘起されるＳＦ等の結晶欠陥の発生を抑制
した高品質エピタキシャルウエーハを得るには、水素ベ
ーキング後の鏡面ウエーハ基板の主表面に存在する０．
１μｍ以上の大きさのパーティクルが略０．１個／ｃｍ
２以下であれば、その後、積層形成されるエピタキシャ
ルウエーハ表面に発生する結晶欠陥に起因したサイズ
０．１μｍ以上のパーティクルを０．０５個／ｃｍ２以
下にすることが可能であることがわかる。なお、水素ベ
ーキング後の鏡面ウエーハ基板の主表面に存在する０．
１μｍ以上の大きさの結晶欠陥を０．１個／ｃｍ２以下
とするためには、水素ベーキングの処理前において、サ
イズ０．１μｍ以上のパーティクルが概ね１個／ｃｍ２
以下であれば望ましいことも確認した。From the measurement results of Example 1 and Example 2,
In order to obtain a high-quality epitaxial wafer in which the occurrence of crystal defects such as SF induced in the silicon epitaxial layer formed on the main surface of the mirror-finished wafer substrate is suppressed, the high-quality epitaxial wafer present on the main surface of the mirror-finished wafer substrate after hydrogen baking is ．
Approximately 0.1 particles / cm with a size of 1 μm or more
If it is 2 or less, it is understood that it is possible to reduce the number of particles having a size of 0.1 μm or more due to crystal defects generated on the surface of the epitaxial wafer to be formed to 0.05 particles / cm 2 or less. It should be noted that the presence of 0. 0 existing on the main surface of the mirror-polished wafer substrate after hydrogen baking.
1μm or more the size of the crystal defects to 0.1 pieces / cm 2 or less, in the pretreatment of the hydrogen baking, size 0.1μm or more particles approximately one / cm 2
It was also confirmed that the following is desirable.
【００４１】（実施例３）実施例１にて得られた高品質
エピタキシャルウエーハにおける絶縁酸化膜耐圧特性を
確認するため、同じシリコン単結晶から更に同品質のエ
ピタキシャルウエーハを作製しＴＤＤＢ（Ｔｉｍｅ Ｄ
ｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃｂｒｅａｋｄ
ｏｗｎ：経時絶縁破壊）特性測定を行った。このときの
ＴＤＤＢ特性測定は、以下の条件下で行った。
１）酸化膜厚：１０ｎｍ
２）ゲート面積：４ｍｍ２
３）ストレス電流：０．０１Ａ／ｃｍ２
４）測定サンプル数：２０枚
測定結果は図４に示すとおりであり、測定した２０枚の
エピタキシュルウエーハの良品率は平均値で９４％、偏
差（σ）が２．７％と、歩留まりの平均値が９０％を超
え、偏差は３％以下となった。このように、実施例１の
方法で製造されたエピタキシャルウエーハは、良好な電
気特性を有したものであることが確かめられた。ここで
「良品」とは、６Ｃ／ｃｍ２以上の電荷を蓄積したとに
きにウエーハ表層に形成した酸化膜が絶縁破壊を起こさ
なかったものを言う。(Embodiment 3) In order to confirm the dielectric oxide film breakdown voltage characteristics of the high quality epitaxial wafer obtained in Embodiment 1, an epitaxial wafer of the same quality was prepared from the same silicon single crystal and TDDB (Time D
independent Dielectricbreakd
(own: dielectric breakdown with time) characteristics were measured. The TDDB characteristic measurement at this time was performed under the following conditions. 1) Oxide film thickness: 10 nm 2) Gate area: 4 mm 2 3) Stress current: 0.01 A / cm 2 4) Number of measurement samples: 20 sheets The measurement results are as shown in FIG. The non-defective rate of Schulwah was 94% on average and the deviation (σ) was 2.7%, and the average yield was over 90%, and the deviation was 3% or less. Thus, it was confirmed that the epitaxial wafer manufactured by the method of Example 1 had good electric characteristics. Here, the term “non-defective product” means that the oxide film formed on the surface layer of the wafer did not cause dielectric breakdown when the charge of 6 C / cm 2 or more was accumulated.
【００４２】（実施例４）図７に示す単結晶製造装置を
用い、実施例１と略同条件で直径８インチφ、抵抗率８
〜１２Ωｃｍの導電型がｐ型となるシリコン単結晶の育
成を行なった。但し、実施例４においては、実施例１よ
りもさらにグローンイン欠陥の少ない単結晶を得るた
め、結晶引上げ速度を実施例１の場合に比べて１０〜２
０％程度落としてシリコン単結晶の育成を行なった。得
られたシリコン単結晶を、実施例１と同工程で鏡面ウエ
ーハ基板に加工するとともに、該鏡面ウエーハ基板の主
表面のパーティクルをパーティクルカウンター（Ｓｕｒ
ｆｓｃａｎ ＳＰ１のＤＷＮモード）にて計測した。測
定結果を、表１および図２に示す。図２に示すように、
実施例１のものに比べて、サイズ０．１μｍ以上のパー
ティクルの個数は減少し、その個数は１０個程となった
（表１）。これを面積密度に換算すると０．０３２個／
ｃｍ２となり、実施例１よりさらに結晶欠陥の少ない鏡
面ウエーハが得られた。なお、図２における横軸の定義
は上記した図１の場合と同様である。次に、この鏡面ウ
エーハの主表面に１１３０℃×６０秒の熱処理条件で水
素ベーキングを行うとともに、４μｍ程度の層厚となる
ように、ＣＶＤ法により１１３０℃の温度条件にてシリ
コンエピタキシャルウエーハとなるシリコンエピタキシ
ャル層の形成を行った。得られたシリコンエピタキシャ
ルウエーハの表面に対して、上記同様にパーティクルカ
ウンターにて結晶欠陥の測定を行った。その結果、検出
された、サイズ０．１μｍ以上のパーティクルの個数は
５個（０．０１６個／ｃｍ２）となり、エピタキシャル
ウエーハの主表面には結晶欠陥がほとんど存在していな
いことが確認された。但し、実施例１に比べてシリコン
単結晶育成時における結晶引上げ速度を抑えたために、
鏡面ウエーハ基板を製造するためのコストは５％程度上
昇した。(Embodiment 4) Using the single crystal manufacturing apparatus shown in FIG. 7, the diameter is 8 inches φ and the resistivity is 8 under the same conditions as in Embodiment 1.
A silicon single crystal having a conductivity type of p-type of 12 Ωcm was grown. However, in Example 4, in order to obtain a single crystal with less grown-in defects than in Example 1, the crystal pulling rate is 10 to 2 as compared with the case of Example 1.
A silicon single crystal was grown with a drop of about 0%. The obtained silicon single crystal was processed into a mirror-finished wafer substrate in the same process as in Example 1, and particles on the main surface of the mirror-finished wafer substrate were treated with a particle counter (Sur).
fscan SP1 DWN mode). The measurement results are shown in Table 1 and FIG. As shown in FIG.
The number of particles having a size of 0.1 μm or more was reduced as compared with that of Example 1, and the number was about 10 (Table 1). Converting this to an areal density, 0.032 pieces /
cm 2 , and a mirror-finished wafer with fewer crystal defects than in Example 1 was obtained. The definition of the horizontal axis in FIG. 2 is the same as in the case of FIG. 1 described above. Next, the main surface of this mirror-finished wafer is subjected to hydrogen baking under a heat treatment condition of 1130 ° C. for 60 seconds, and a silicon epitaxial wafer is formed under a temperature condition of 1130 ° C. by a CVD method so as to have a layer thickness of about 4 μm. A silicon epitaxial layer was formed. Crystal defects were measured on the surface of the obtained silicon epitaxial wafer with a particle counter in the same manner as above. As a result, the number of detected particles having a size of 0.1 μm or more was 5 (0.016 particles / cm 2 ), and it was confirmed that crystal defects were hardly present on the main surface of the epitaxial wafer. . However, since the crystal pulling rate during the growth of the silicon single crystal was suppressed as compared with Example 1,
The cost for manufacturing a mirror-finished wafer substrate increased by about 5%.
【００４３】（実施例５）実施例２と同様に、実施例４
における水素ベーキングを行った後での鏡面ウエーハ基
板の主表面の状態を確認するために、実施例４と同じシ
リコン単結晶から製造した同程度の結晶欠陥を有する鏡
面ウエーハ基板を用いて、１１３０℃×６０秒の条件に
て水素ベーキング処理を施し、主表面をパーティクルカ
ウンターで計測した。測定結果は、表１および図２に示
すとおりであり、０．１μｍ以上の大きさのパーティク
ルの個数は９個（０．０２９個／ｃｍ２）と少なく、水
素ベーキングの効果により結晶欠陥が概ね消滅している
ことが確認された。(Embodiment 5) Similar to Embodiment 2, Embodiment 4
In order to confirm the state of the main surface of the mirror-finished wafer substrate after hydrogen baking in Example 1, a mirror-finished wafer substrate having the same degree of crystal defects manufactured from the same silicon single crystal as in Example 4 was used, and the temperature was set to 1130 ° C. Hydrogen baking processing was performed under the condition of × 60 seconds, and the main surface was measured with a particle counter. The measurement results are shown in Table 1 and FIG. 2, and the number of particles having a size of 0.1 μm or more was as small as 9 (0.029 particles / cm 2 ), and the crystal defects were generally caused by the effect of hydrogen baking. It has been confirmed that it has disappeared.
【００４４】さらに、実施例４における水素ベーキング
前の鏡面ウエーハ基板とエピタキシャルウエーハ、並び
に実施例５における水素ベーキング後の鏡面ウエーハ基
板の表面に観測される０．０９μｍ以上の大きさのパー
ティクルをパーティクルカウンターで撮像した時の画像
を図５に示す。この図より、鏡面ウエーハ基板の表面に
欠陥欠陥が存在していた場合でも、一定の水準以下であ
れば水素ベーキングにより鏡面ウエーハ基板に存在する
結晶欠陥の多くを消滅させることが可能であり、残留し
た結晶欠陥も鏡面ウエーハ基板の主表面にシリコンエピ
タキシャル層を形成することで略消滅可能であることが
確認できる。Further, particles having a size of 0.09 μm or more observed on the surfaces of the mirror-finished wafer substrate and the epitaxial wafer before hydrogen baking in Example 4 and the mirror-finished wafer substrate after hydrogen baking in Example 5 were counted by a particle counter. FIG. 5 shows an image when the image is picked up in. From this figure, even if there are defect defects on the surface of the specular wafer substrate, it is possible to eliminate many of the crystal defects existing on the specular wafer substrate by hydrogen baking if the defects are below a certain level. It can be confirmed that the crystal defects can be almost eliminated by forming the silicon epitaxial layer on the main surface of the mirror-finished wafer substrate.
【００４５】（実施例６）実施例４にて製造されたエピ
タキシャルウエーハの電気特性を確認するために、ＴＤ
ＤＢ特性による絶縁酸化膜の評価を行った。ＴＤＤＢ特
性の評価条件は実施例３と同条件を用い、実施例４で製
造したエピタキシャルウエーハ２０枚について、その良
品率を調べた。結果は図４に示す通りであり、実施例１
よりも結晶欠陥の少ない鏡面ウエーハ基板を使用したこ
とで、良品率が９７％にまで達し、加えて偏差が１．９
％となった。このように、実施例４の方法にて製造する
ことで、バラツキも小さくかつ、高品質なエピタキシャ
ルウエーハを製造することが可能となる。Example 6 In order to confirm the electrical characteristics of the epitaxial wafer manufactured in Example 4, TD
The insulating oxide film was evaluated by the DB characteristics. The TDDB characteristics were evaluated under the same conditions as in Example 3, and the yield rate of 20 epitaxial wafers manufactured in Example 4 was examined. The results are shown in FIG.
By using a mirror-finished wafer substrate with fewer crystal defects, the non-defective rate reached 97%, and the deviation was 1.9.
It became%. As described above, by manufacturing according to the method of the fourth embodiment, it is possible to manufacture an epitaxial wafer having a small variation and high quality.
【００４６】（比較例１）図８に示す単結晶製造装置
は、図７に設けた結晶冷却のための冷却筒１３を有さな
い従来型の単結晶製造装置であり、該単結晶製造装置を
用いて実施例１の場合と同様の成長速度で直径８インチ
φ、抵抗率８〜１２Ωｃｍの導電型ｐ型のシリコン単結
晶を育成した。また、実施例１と同様にしてシリコン融
液に４０００Ｇの水平磁場を印加した状態でシリコン単
結晶育成を行なった。育成したシリコン単結晶を鏡面ウ
エーハ基板に加工するとともに、その表面のパーティク
ルをパーティクルカウンター（Ｓｕｒｆｓｃａｎ ＳＰ
１のＤＷＮモード）により計測した。その結果は、表１
および図３に示すように、サイズ０．１μｍ以上のパー
ティクルが多数計測され、その個数は１００２個（面積
密度に換算すると３．１９個／ｃｍ２）なった。なお、
図３における横軸の定義は上記した図１の場合と同様で
ある。次に、この鏡面ウエーハ基板に１１３０℃×６０
秒の条件で水素ベーキングを施すとともに、ＣＶＤ法に
より１１３０℃の温度条件にて、４μｍ程度の層厚とな
るシリコンエピタキシャル層の形成を行った。得られた
シリコンエピタキシャル層、つまりエピタキシャルウエ
ーハの主表面をパーティクルカウンターで計測したとこ
ろ、０．１μｍ以上の大きさのパーティクルは６個とな
り、結晶欠陥が少ないものとなった。(Comparative Example 1) The single crystal production apparatus shown in FIG. 8 is a conventional single crystal production apparatus having no cooling cylinder 13 for cooling the crystal provided in FIG. Was used to grow a conductive p-type silicon single crystal having a diameter of 8 inches φ and a resistivity of 8 to 12 Ωcm at the same growth rate as in Example 1. Further, in the same manner as in Example 1, a silicon single crystal was grown while a horizontal magnetic field of 4000 G was applied to the silicon melt. The grown silicon single crystal is processed into a mirror-finished wafer substrate, and the particles on the surface are processed by a particle counter (Surfscan SP).
DWN mode 1). The results are shown in Table 1.
Also, as shown in FIG. 3, a large number of particles having a size of 0.1 μm or more were measured, and the number was 1002 (3.19 particles / cm 2 when converted into an area density). In addition,
The definition of the horizontal axis in FIG. 3 is the same as in the case of FIG. 1 described above. Next, 1130 ° C. × 60 is applied to this mirror-finished wafer substrate.
Hydrogen baking was performed under the condition of seconds, and a silicon epitaxial layer having a layer thickness of about 4 μm was formed by the CVD method under the temperature condition of 1130 ° C. When the obtained silicon epitaxial layer, that is, the main surface of the epitaxial wafer was measured with a particle counter, the number of particles having a size of 0.1 μm or more was 6 and the number of crystal defects was small.
【００４７】（比較例２）比較例１の鏡面ウエーハ基板
における水素ベーキング後の表面状態を確認するため
に、比較例１と同じシリコン単結晶から同程度のパーテ
ィクルを有す鏡面ウエーハ基板を作製し、１１３０℃×
６０秒の水素ベーキングを施した後、その表面のパーテ
ィクルをパーティクルカウンターにて計測した。その結
果は、表１および図３に示すとおりであり、サイズ０．
１μｍ以上のパーティクルが水素ベーキング前後でも多
数存在し、その個数は２４４個（０．７８個／ｃｍ２）
であった。また、図５には、比較例１と比較例２におけ
るエピタキシャルウエーハおよび水素ベーキング前後に
おける鏡面ウエーハの表面に観測される０．０９μｍ以
上の大きさのパーティクルをパーティクルカウンターで
撮像した時の画像を示す。図より、短時間の水素ベーク
では、鏡面ウエーハの表面に存在する結晶欠陥を十分に
は除去できていないことがわかる。(Comparative Example 2) In order to confirm the surface state of the mirror-polished wafer substrate of Comparative Example 1 after hydrogen baking, a mirror-polished wafer substrate having the same particle size as that of Comparative Example 1 was prepared from the same silicon single crystal. 1130 ℃ ×
After hydrogen baking for 60 seconds, the particles on the surface were measured with a particle counter. The results are shown in Table 1 and FIG.
There are many particles of 1 μm or more before and after hydrogen baking, and the number is 244 (0.78 particles / cm 2 ).
Met. Further, FIG. 5 shows images of particles having a size of 0.09 μm or more observed on the surfaces of the epitaxial wafers and the mirror-finished wafers before and after hydrogen baking in Comparative Examples 1 and 2, taken by a particle counter. . From the figure, it can be seen that the crystal defects existing on the surface of the mirror-like wafer were not sufficiently removed by the hydrogen baking for a short time.
【００４８】（比較例３）比較例１にて製造されたエピ
タキシャルウエーハの電気特性を確認するために、ＴＤ
ＤＢ特性による絶縁酸化膜の評価を行なった。ＴＤＤＢ
特性の評価条件は実施例３および実施例６と同条件で、
比較例１で製造したエピタキシャルウエーハ２０枚につ
いて、その良品率を評価した。評価結果は、図４に示す
ように実施例３や実施例６のものに比べ良品率は９１％
と低く、偏差も５．１％に広がり、製造されるエピタキ
シュルウエーハによって品質のバラツキが大きくなるこ
とがわかる。このようなエピタキシャルウエーハは、平
均値をとればＴＤＤＢ特性での良品率が９０％を超える
値を示し良好ではあるが、図４からもわかるように製造
されるエピタキシャルウエーハによっては８０％程度ま
で特性がバラツクため、エピタキシャルウエーハに形成
される半導体集積回路の歩留まりや信頼性を考えた場合
好ましいものではない。Comparative Example 3 In order to confirm the electrical characteristics of the epitaxial wafer manufactured in Comparative Example 1, TD
The insulating oxide film was evaluated by the DB characteristics. TDDB
The evaluation conditions of the characteristics are the same as those of Example 3 and Example 6,
The yield rate of 20 epitaxial wafers manufactured in Comparative Example 1 was evaluated. As a result of the evaluation, as shown in FIG. 4, the non-defective rate is 91% as compared with those of Examples 3 and 6.
It is found that the deviation spreads to 5.1%, and the quality of the manufactured epitaxial wafers greatly varies. Such an epitaxial wafer has a good product ratio of TDDB characteristics exceeding 90% when it is averaged, and is good, but as can be seen from FIG. 4, depending on the manufactured epitaxial wafer, the characteristic value is up to about 80%. Therefore, it is not preferable considering the yield and reliability of the semiconductor integrated circuit formed on the epitaxial wafer.
【００４９】このことは、比較例１で示したように、シ
リコンエピタキシャル層の形成によりエピタキシャルウ
エーハ表面の品質改善は図られるが、エピタキシャルウ
エーハにおける絶縁酸化膜耐圧特性等の電気特性を向上
させ、かつ安定させるためには、これら電気特性を悪化
させる要因となる、結晶欠陥サイズの大きいＣＯＰ等の
欠陥を十分に抑制した鏡面ウエーハの主表面に、シリコ
ンエピタキシャル層を形成することが重要であることを
示している。This means that, as shown in Comparative Example 1, although the quality of the epitaxial wafer surface can be improved by forming the silicon epitaxial layer, it improves the electrical characteristics such as the dielectric oxide film breakdown voltage characteristic of the epitaxial wafer, and In order to stabilize, it is important to form a silicon epitaxial layer on the main surface of a mirror-polished wafer in which defects such as COP having a large crystal defect size, which cause deterioration of these electrical characteristics, are sufficiently suppressed. Shows.
【００５０】以上の実施例および比較例の結果より、電
気特性が安定し優れた特性を示すエピタキシャルウーハ
を得るためには、必ずしもグローンイン欠陥が鏡面ウエ
ーハ基板の主表面に存在しないものを使用する必要はな
く、ある一定以上の大きさの結晶欠陥を抑制した鏡面ウ
エーハ基板を用いることで達成できることが確認され
た。特に、本発明の製造方法を用いれば、鏡面ウエーハ
基板の主表面に存在する結晶欠陥を消滅させるために、
従来のようなシリコンをエピタキシャル成長させる前の
鏡面ウエーハに、長時間の熱処理を施したり、必要以上
に水素ベーキング時間を長く行う、あるいはシリコン単
結晶育成段階で結晶欠陥を抑制するために育成条件を高
精度に制御してシリコン単結晶を引上げる等、製造コス
トの増加につながる処理を用いずに、エピタキシャルウ
エーハ表面の品質が良好で電気特性にバラツキのない高
品質エピタキシャルウエーハを製造することが可能であ
る。From the results of the above Examples and Comparative Examples, in order to obtain an epitaxial wafer having stable electric characteristics and excellent characteristics, it is necessary to use one in which the grown-in defects are not necessarily present on the main surface of the mirror-finished wafer substrate. However, it was confirmed that this can be achieved by using a mirror-polished wafer substrate in which crystal defects of a certain size or more are suppressed. In particular, using the manufacturing method of the present invention, in order to eliminate crystal defects existing on the main surface of the mirror-finished wafer substrate,
Conventional mirror-like wafers before epitaxial growth of silicon are subjected to heat treatment for a long time, hydrogen baking is performed longer than necessary, or the growth conditions are set high to suppress crystal defects in the silicon single crystal growth stage. It is possible to manufacture high-quality epitaxial wafers with good quality on the surface of the epitaxial wafer and without variations in electrical characteristics without using processes that increase the manufacturing cost such as pulling the silicon single crystal by controlling the accuracy. is there.
【００５１】なお、本発明は、上記の実施形態に限定さ
れるものではない。上記の実施形態は本発明を説明する
ための例示であり、本発明の特許請求の範囲に記載され
た技術的思想と実質的に同一の構成を有し、同様な効果
を奏するものであれば、いかなるものであっても本発明
の技術的範囲に包含される。例えば、本発明の実施の形
態では、直径が８インチ（２００ｍｍ）φのエピタキシ
ャルウエーハを用いた場合について説明を行ったが、最
近の直径１０インチ（２５０ｍｍ）φ以上の１２インチ
（３００ｍｍ）φ、１６インチ（４００ｍｍ）φのエピ
タキシャルウエーハであっても本発明を適用することは
可能であり、それ以上の大直径エピタキシャルウエーハ
においても十分に本発明の効果を得ることができる。さ
らに、本発明の実施例では、シリコン単結晶の引上げに
あたりシリコン原料融液に水平磁場を印加しながら単結
晶育成を行なう、ＭＣＺ（Ｍａｇｎｅｔｉｃｆｉｅｌｄ
ａｐｐｌｉｅｄ ＣＺ）法で製造したシリコン単結晶
よりなる鏡面ウエーハについて説明をおこなったが、本
発明はこれに限定されるものではなく、垂直磁場やカス
プ磁場をシリコン原料融液に印加してシリコン単結晶を
育成するその他のＭＣＺ法、並びにシリコン原料融液に
磁場を印加せずにシリコン単結晶を育成するＣＺ法で製
造されたシリコン単結晶を用いた場合でも同様に適用可
能であり、本発明で称するチョクラルスキー法には、通
常用いられるＣＺ法、前述のＭＣＺ法のいずれも含まれ
る。The present invention is not limited to the above embodiment. The above-mentioned embodiment is an example for explaining the present invention, and has substantially the same configuration as the technical idea described in the claims of the present invention, as long as it has the same effect Anything is included in the technical scope of the present invention. For example, in the embodiment of the present invention, the case where the epitaxial wafer having a diameter of 8 inches (200 mm) is used has been described. However, the recent diameter is 10 inches (250 mm) φ or more, 12 inches (300 mm) φ, The present invention can be applied to an epitaxial wafer having a diameter of 16 inches (400 mm), and the effect of the present invention can be sufficiently obtained even for an epitaxial wafer having a larger diameter. Further, in the embodiment of the present invention, in pulling a silicon single crystal, a single crystal is grown while applying a horizontal magnetic field to the silicon raw material melt, and MCZ (Magnetic field) is used.
Although a mirror-like wafer made of a silicon single crystal manufactured by the applied CZ) method has been described, the present invention is not limited to this, and a vertical magnetic field or a cusp magnetic field is applied to a silicon raw material melt to obtain a silicon single crystal. The present invention can be similarly applied to other MCZ methods for growing a silicon single crystal, and a case where a silicon single crystal produced by a CZ method for growing a silicon single crystal without applying a magnetic field to a silicon raw material melt is used. The Czochralski method referred to includes both the CZ method that is normally used and the MCZ method described above.
【図１】実施例１および実施例２の各工程における表面
に観測されるサイズ０．０９μｍ以上のパーティクルを
パーティクルカウンターで計測した時のサイズ分布を示
す計測結果。FIG. 1 is a measurement result showing a size distribution when particles having a size of 0.09 μm or more observed on the surface in each step of Example 1 and Example 2 are measured by a particle counter.
【図２】図１と同様に、実施例４および実施例５の各工
程での表面に観測されるサイズ０．０９μｍ以上のパー
ティクルのサイズ分布を示す計測結果。FIG. 2 is a measurement result showing the size distribution of particles having a size of 0.09 μm or more observed on the surface in each step of Example 4 and Example 5, similar to FIG.
【図３】図１と同様に、比較例１および比較例２の各工
程での表面に観測されるサイズ０．０９μｍ以上のパー
ティクルのサイズ分布を示す計測結果。FIG. 3 is a measurement result showing the size distribution of particles having a size of 0.09 μm or more observed on the surface in each step of Comparative Example 1 and Comparative Example 2, as in FIG. 1.
【図４】実施例３、実施例６および比較例３により製造
したエピタキシャルウエーハに酸化膜を施し、ＴＤＤＢ
法により絶縁酸化膜耐圧特性を評価した時の良品率を示
す評価図。FIG. 4 is a plan view of an epitaxial wafer manufactured according to Example 3, Example 6 and Comparative Example 3 provided with an oxide film to obtain TDDB.
FIG. 3 is an evaluation diagram showing a non-defective product rate when the withstand voltage characteristic of an insulating oxide film is evaluated by a method.
【図５】実施例４、実施例５、比較例１および比較例２
の各工程で、表面に存在するサイズ０．０９μｍ以上の
パーティクル分布を示す撮像図。5 is an example 4, an example 5, a comparative example 1 and a comparative example 2. FIG.
FIG. 6 is an image diagram showing a distribution of particles having a size of 0.09 μm or more existing on the surface in each step of FIG.
【図６】本発明の一実施形態を示すためのエピタキシャ
ルウエーハの概略断面図。FIG. 6 is a schematic sectional view of an epitaxial wafer for showing an embodiment of the present invention.
【図７】本発明における鏡面ウエーハとなるシリコン単
結晶を育成するための単結晶育成装置の一例を示す図。FIG. 7 is a diagram showing an example of a single crystal growth apparatus for growing a silicon single crystal which is a mirror-like wafer according to the present invention.
【図８】図７に続く単結晶育成装置の一例を示す図。FIG. 8 is a view showing an example of a single crystal growth apparatus following FIG.
１ 鏡面ウエーハ基板 ２ シリコンエピタキシャル層 ３ シリコン単結晶 １０ エピタキシャルウエーハ 1 Mirror wafer substrate 2 Silicon epitaxial layer 3 Silicon single crystal 10 Epitaxial wafer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 友彦 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社半導体白河 研究所内 Ｆターム(参考） 4G077 AA02 AA03 BA04 DB01 ED06 EE03 FE05 FE11 TK10 5F045 AA01 AA03 AA05 AB02 AC03 AC05 AF03 BB12 DP19 DP20 HA03 HA06 HA22 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Tomohiko Ota Odaira, Odakura, Saigo Village, Nishishirakawa-gun, Fukushima Prefecture No. 150 Shin-Etsu Semiconductor Co., Ltd. Semiconductor Shirakawa In the laboratory F-term (reference) 4G077 AA02 AA03 BA04 DB01 ED06 EE03 FE05 FE11 TK10 5F045 AA01 AA03 AA05 AB02 AC03 AC05 AF03 BB12 DP19 DP20 HA03 HA06 HA22
Claims (4)
ン単結晶からなる鏡面ウエーハ基板に、水素雰囲気中で
ベーキングを施す水素ベーキング工程と、 前記水素ベーキング工程の後に前記鏡面ウエーハ基板の
主表面にシリコン（珪素）よりなるシリコンエピタキシ
ャル層を気相成長させてエピタキシャルウエーハを製造
する気相成長工程とを含み、 前記水素ベーキング工程の後において、前記鏡面ウエー
ハ基板の主表面に存在する０．１μｍ以上の大きさのパ
ーティクルは、０．１個／ｃｍ２以下であることを特徴
とするエピタキシャルウエーハの製造方法。1. A hydrogen baking step of baking a mirror-finished wafer substrate made of a silicon single crystal grown by the Czochralski method in a hydrogen atmosphere, and silicon on the main surface of the mirror-finished wafer substrate after the hydrogen baking step. A vapor phase growth step of producing an epitaxial wafer by vapor-depositing a silicon epitaxial layer made of (silicon), and having a thickness of 0.1 μm or more existing on the main surface of the mirror-finished wafer substrate after the hydrogen baking step. The method for manufacturing an epitaxial wafer is characterized in that the number of particles is 0.1 particles / cm 2 or less.
前記鏡面ウエーハ基板の主表面に存在する０．１μｍ以
上の大きさのパーティクルは、１個／ｃｍ２以下であ
り、前記水素ベーキング工程の後において、前記鏡面ウ
エーハ基板の主表面に存在する０．１μｍ以上の大きさ
のパーティクルを０．１個／ｃｍ２以下とすることを特
徴とする請求項１記載のエピタキシャルウエーハの製造
方法。2. Before the hydrogen baking step,
The number of particles having a size of 0.1 μm or more existing on the main surface of the mirror-finished wafer substrate is 1 particle / cm 2 or less, and the particle size of 0. 2. The method for manufacturing an epitaxial wafer according to claim 1, wherein the number of particles having a size of 1 μm or more is 0.1 particles / cm 2 or less.
ン単結晶は、インタースティシアル−シリコン（Ｉｎｔ
ｅｒｓｔｉｔｉａｌ−Ｓｉ）領域以外からなることを特
徴とする請求項１または請求項２に記載のエピタキシャ
ルウエーハの製造方法。3. The silicon single crystal serving as the mirror-finished wafer substrate is interstitial-silicon (Int).
The method for producing an epitaxial wafer according to claim 1 or 2, wherein the epitaxial wafer is made of a material other than the erstial-Si) region.
中でのベーキング温度を８００℃以上１２００℃以下
で、かつベーキング時間を１０秒以上１８０秒以下とす
ることを特徴とする請求項１ないし３のいずれか１項に
記載のエピタキシャルウエーハの製造方法。4. The hydrogen baking step according to claim 1, wherein a baking temperature in a hydrogen atmosphere is 800 ° C. or more and 1200 ° C. or less, and a baking time is 10 seconds or more and 180 seconds or less. The method for manufacturing an epitaxial wafer according to any one of items.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310614A JP2003112997A (en) | 2001-10-05 | 2001-10-05 | Method for manufacturing epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310614A JP2003112997A (en) | 2001-10-05 | 2001-10-05 | Method for manufacturing epitaxial wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003112997A true JP2003112997A (en) | 2003-04-18 |
Family
ID=19129557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001310614A Pending JP2003112997A (en) | 2001-10-05 | 2001-10-05 | Method for manufacturing epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003112997A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027329A (en) * | 2005-07-14 | 2007-02-01 | Tohoku Univ | Multilayer structure and cleaning method thereof |
| JP2021180271A (en) * | 2020-05-14 | 2021-11-18 | 信越半導体株式会社 | Evaluation method for epitaxial growth preprocessing condition |
-
2001
- 2001-10-05 JP JP2001310614A patent/JP2003112997A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027329A (en) * | 2005-07-14 | 2007-02-01 | Tohoku Univ | Multilayer structure and cleaning method thereof |
| JP2021180271A (en) * | 2020-05-14 | 2021-11-18 | 信越半導体株式会社 | Evaluation method for epitaxial growth preprocessing condition |
| JP7251517B2 (en) | 2020-05-14 | 2023-04-04 | 信越半導体株式会社 | Method for evaluating pretreatment conditions for epitaxial growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0962557B1 (en) | Silicon single crystal wafer and method for producing silicon single crystal wafer | |
| JP4853237B2 (en) | Epitaxial wafer manufacturing method | |
| US6139625A (en) | Method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| CN108474137B (en) | Silicon wafer with uniform radial oxygen variation | |
| JP6142054B1 (en) | Method for growing single crystal silicon | |
| CN108368638B (en) | Semiconductor wafer made of monocrystalline silicon and method for producing the same | |
| TWI241364B (en) | Method for producing low defect silicon single crystal doped with nitrogen | |
| JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
| US20090226736A1 (en) | Method of manufacturing silicon substrate | |
| JP2019206451A (en) | Manufacturing method of silicon single crystal and epitaxial silicon wafer and silicon single crystal substrate | |
| EP1536044B1 (en) | Method of manufacturing an epitaxial silicon wafer | |
| JP4615161B2 (en) | Epitaxial wafer manufacturing method | |
| JP3614019B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| JPH11314997A (en) | Production of semiconductor silicon single crystal wafer | |
| EP1650332A1 (en) | Method for producing single crystal and single crystal | |
| JP3771737B2 (en) | Method for producing silicon single crystal wafer | |
| JP2003086597A (en) | Silicon semiconductor substrate and method for manufacturing the same | |
| JP2003243404A (en) | Method of manufacturing annealed wafer and annealed wafer | |
| US20020009862A1 (en) | Method of treating a semiconductor wafer thermally and semiconductor wafer fabricated by the same | |
| JP4510997B2 (en) | Silicon semiconductor substrate and manufacturing method thereof | |
| US6468881B1 (en) | Method for producing a single crystal silicon | |
| KR20050120707A (en) | Process for producing single crystal | |
| JP2003112997A (en) | Method for manufacturing epitaxial wafer | |
| JP3760889B2 (en) | Epitaxial wafer manufacturing method | |
| JP4688984B2 (en) | Silicon wafer and crystal growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050323 |
|
| A521 | Written amendment |
Effective date: 20050523 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070614 |