JP2003069404A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003069404A JP2003069404A JP2001253968A JP2001253968A JP2003069404A JP 2003069404 A JP2003069404 A JP 2003069404A JP 2001253968 A JP2001253968 A JP 2001253968A JP 2001253968 A JP2001253968 A JP 2001253968A JP 2003069404 A JP2003069404 A JP 2003069404A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- state
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
定信号の出力を防止し、外部回路の誤動作を防止する。 【解決手段】 処理回路10bは、内部電源生成回路1
0aから供給される内部電源の供給を受け、所定の処理
を実行する。出力回路10cは、処理回路10bの処理
結果を出力する。制御回路10dは、外部電源の供給が
開始された場合には、出力回路10cの出力状態が所定
の状態になるように制御する。供給回路10eは、制御
回路10dに対して外部電源を供給する。
Description
特に、外部電源と、それとは電圧が異なる内部電源とに
より動作する半導体装置に関する。
t)等の半導体装置では、高速化と低消費電力化を実現
するために、従来のTTL(Transistor Transistor Lo
gic)等のインターフェースの電源電圧である5Vより
も低い電圧(例えば、1.8V〜3.3V)で回路を動
作させる場合が多くなってきた。
圧で動作させるものの、外部回路は低コスト化のため
に、従来と同様にTTL等のインターフェースが使用さ
れ、電源電圧も5Vを使用するシステムが少なくない。
電源を設け、CPU等の低電圧で動作する半導体装置に
対しては、その内部に降圧回路を設けて、必要な電源電
圧を生成して供給する方法が一般的である。
一例を示す図である。この図に示すように、従来の半導
体装置1は、降圧回路2、内部回路3、および、レベル
コンバータ4によって構成されている。
た電源電圧Vcc2(例えば、5V)を、降圧してVc
c1(例えば、3.3V)を生成し、内部回路3および
レベルコンバータ4に供給する。
降圧回路2から供給されるVcc1を電源として、各種
演算処理を実行する。レベルコンバータ4は、内部回路
3から出力される内部信号(Vcc1レベルの信号)
を、外部のレベルの信号(Vcc2レベルの信号)に変
換し、出力信号として半導体装置1の外部に出力する。
るためのタイミングチャートである。この図の(A)に
示すように、半導体装置1に電源Vcc2の供給が開始
されると、Vcc2は降圧回路2とレベルコンバータ4
に供給される。
する動作を行うが、図14(B)に示すように、電圧が
安定するまでには一定の時間を要する。内部回路3は、
Vcc1が安定するまでは、過渡状態となり、その出力
である内部信号(図14(C)参照)は不定である。同
様に、レベルコンバータ4もVcc1の供給を受けてい
るので、その電圧が安定するまでは過渡状態となる。
バータ4にはVcc2が供給されており、このVcc2
は、Vcc1よりも速く立ち上がるために、内部回路3
からの出力信号と、レベルコンバータ4の内部において
生成された信号の一部は、出力信号として外部に出力さ
れる結果となる。
cc1が立ち上がりはじめてから、電圧が安定するまで
の期間においては、内部回路3等において生成された不
定出力が、出力信号として外部に出力され、外部に接続
されている回路が誤動作を生じる場合があるという問題
点があった。
ものであり、電源投入時の誤動作を防止することが可能
な半導体装置を提供することを目的とする。
決するために、図1に示す、外部電源と、それとは電圧
が異なる内部電源とにより動作する半導体装置10にお
いて、内部電源生成回路10aから供給される内部電源
の供給を受け所定の処理を実行する処理回路10bと、
前記処理回路10bの処理結果を出力する出力回路10
cと、前記外部電源により動作し、前記外部電源の供給
が開始された所定の期間、前記出力回路10cの出力状
態が所定の状態になるように制御する制御回路10d
と、前記制御回路10dに対して外部電源を供給する供
給回路10eと、を有することを特徴とする半導体装置
10が供給される。
回路10aから供給される内部電源の供給を受け、所定
の処理を実行する。出力回路10cは、処理回路10b
の処理結果を出力する。制御回路10dは、外部電源の
供給が開始された後の所定の期間、出力回路10cの出
力状態が所定の状態になるように制御する。供給回路1
0eは、制御回路10dに対して外部電源を供給する。
を参照して説明する。図1は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の半導
体装置10は、内部電源生成回路10a、処理回路10
b、出力回路10c、制御回路10d、および、供給回
路10eによって構成されている。
から供給された外部電源を所定の電圧に変換し、内部電
源として出力する。処理回路10bは、内部電源生成回
路10aから出力される内部電源の供給を受け、種々の
処理を実行する。
結果を外部に出力する。制御回路10dは、半導体装置
10に外部電源の供給が開始された場合には、出力回路
10cの出力状態が所定の状態になるように制御する。
て外部電源を供給する。次に、以上の原理図の動作につ
いて説明する。半導体装置10に外部電源の供給が開始
されると、供給回路10eは、外部電源を制御回路10
dに供給する。
が所定の状態(例えば、ハイインピーダンス状態)にな
るように制御する。このとき、内部電源生成回路10a
は、外部電源の電圧を降圧して内部電源を生成し、出力
する。
aから内部電源の供給が開始されると、処理結果を出力
するポートから出力信号を出力回路10cに供給する。
ところで、内部電源生成回路10aは、外部電源から基
準電圧を生成し、その基準電圧に基づいて内部電圧を生
成するので、外部電源の電圧が基準電圧に達するまで
は、内部電源は出力されない。また、外部電源が基準電
圧に達した場合でも、内部電源が安定するまでには、一
定の時間を必要とすることから、外部電源が供給されて
から処理回路10bに内部電源が供給されるまでには一
定の時間が必要となる。
定するまでは、処理回路10bからの出力は不定となる
が、出力回路10cは制御回路10dによって所定の状
態になるように制御されており、また、制御回路10d
は供給回路10eから供給される外部電源によって動作
しているので、不定出力が供給される前に出力回路10
cは所定の出力状態に落ち着いている。従って、処理回
路10bからの不定出力は、外部へは出力されないこと
になる。
置10では、出力回路10cを制御回路10dによって
所定の出力状態になるように制御するとともに、出力回
路10cに対して外部電源を供給回路10eによって供
給するようにしたので、内部電源が安定する前に出力回
路10cを所定の出力状態に落ち着かせることが可能に
なり、不定信号が出力されることを防止することができ
る。
る。図2は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の実施の形態は、内部
回路20、ポート21、第1のレベルコンバータ22、
第2のレベルコンバータ23、PチャネルMOS−FE
T(Metal Oxide Semiconductor-Field Effect Transis
tor)24、NチャネルMOS−FET25、外部回路
26、および、制御回路27によって構成されている。
等であり、半導体装置の処理機能の中核をなす回路であ
る。なお、内部回路20には、内部電源であるVcc1
が図示せぬ内部電源生成回路から供給されている。
トであり、例えば、バッファ等によって構成されてお
り、内部電源Vcc1が供給されている。第1のレベル
コンバータ22は、ポート21から出力される内部電源
Vcc1レベルの信号を、外部電源Vcc2レベルの信
号に変換して出力する。また、電源が投入された当初
は、制御回路27の制御に従って、その出力を“H”の
状態に保持する。
1から出力される内部電源Vcc1レベルの信号を、外
部電源Vcc2レベルの信号に変換して出力する。ま
た、電源が投入された当初は、制御回路27の制御に従
って、その出力を“L”の状態に保持する。
レベルコンバータ22の出力が“H”である場合には遮
断状態になり、また、第1のレベルコンバータ22の出
力が“L”である場合には導通状態になる。
レベルコンバータ23の出力が“L”である場合には遮
断状態になり、また、第2のレベルコンバータ23の出
力が“H”である場合には導通状態になる。
られた回路であり、外部電源Vcc2の供給を受け、ま
た、PチャネルMOS−FET24およびNチャネルM
OS−FET25から出力された出力信号に応じて種々
の処理を実行する。
供給された場合には、これを第1のレベルコンバータ2
2および第2のレベルコンバータ23に供給する。な
お、制御回路27には外部電源Vcc2が供給されてい
る。
細な構成例である。この図に示すように、第1のレベル
コンバータ22は、インバータ22a、レベル変換回路
22b、インバータ22c、および、PチャネルMOS
−FET22dによって構成されている。
cc1の供給を受け、入力信号を反転して出力する。レ
ベル変換回路22bは、インバータ22aの出力信号を
入力し、外部電圧Vcc2レベルまで昇圧して出力す
る。
供給を受け、レベル変換回路22bの出力を反転して出
力する。PチャネルMOS−FET22dは、リセット
信号が“L”の状態(アクティブの状態)である場合に
は導通状態となり、出力信号を強制的に“H”の状態に
する。また、リセット信号が“H”の状態である場合に
は遮断状態となり、インバータ22cからの出力信号を
そのまま出力する。
細な構成例である。この図に示すように、第2のレベル
コンバータ23は、インバータ23a、レベル変換回路
23b、インバータ23c、インバータ23d、およ
び、NチャネルMOS−FET23eによって構成され
ている。
cc1の供給を受け、入力信号を反転して出力する。レ
ベル変換回路23bは、インバータ23aの出力信号を
入力し、外部電圧Vcc2レベルまで昇圧して出力す
る。
供給を受け、レベル変換回路23bの出力を反転して出
力する。インバータ23dは、外部電源Vcc2の供給
を受け、リセット信号を反転して出力する。
ット信号が“L”の状態(アクティブの状態)である場
合には、インバータ23dの出力が“H”の状態になる
ので、導通状態となり、出力信号を強制的に“L”の状
態にする。また、リセット信号が“H”の状態である場
合には遮断状態となり、インバータ22cからの出力信
号をそのまま出力する。
明する。図5は、図2に示す実施の形態の動作を説明す
るタイミングチャートである。この図5(A)に示すよ
うに、外部電源Vcc2の供給が開始されると、Vcc
2は第1のレベルコンバータ22、第2のレベルコンバ
ータ23、PチャネルMOS−FET24、および、制
御回路27に供給される。
をもとにして生成されるリセット信号(図5(C)参
照)が制御回路27に供給される。制御回路27には外
部電源Vcc2が供給されているので、制御回路27は
電源の投入と同時に動作を開始し、第1のレベルコンバ
ータ22および第2のレベルコンバータ23に対して供
給しているリセット信号をアクティブの状態(“L”の
状態)にする(図5(D)参照)。
コンバータ22のPチャネルMOS−FET22dには
外部電源Vcc2が供給されているので、このPチャネ
ルMOS−FET22dは外部電源の供給とともに動作
可能な状態になる。また、リセット信号も外部電源Vc
c2をもとに生成されるので、電源が投入された初期の
段階から“L”の状態となる。従って、第1のレベルコ
ンバータ22のPチャネルMOS−FET22dの出力
は“H”の状態になる(図5(G)参照)。その結果、
PチャネルMOS−FET24は、遮断状態になる。
ては、インバータ23dにも外部電源Vcc2が供給さ
れているので、NチャネルMOS−FET23eは外部
電源の供給とともに動作可能な状態になる。また、前述
したように、リセット信号も外部電源Vcc2をもとに
生成されるので、電源が投入された初期の段階から
“L”の状態となる。従って、第2のレベルコンバータ
23のNチャネルMOS−FET23eの出力は“L”
の状態になる(図5(H)参照)。その結果、Nチャネ
ルMOS−FET25は、遮断状態になる。
ET24と、NチャネルMOS−FET25はともに遮
断状態になるので、外部回路26が接続されている端子
出力は、ハイインピーダンスの状態になる(図5(I)
参照)。
外部電源Vcc2が所定の閾値を超えると、内部電源V
cc1の生成が開始され(図5(B)参照)、Vcc1
が内部回路20、ポート21、第1のレベルコンバータ
22、および、第2のレベルコンバータ23に供給され
る。
20およびポート21は過渡状態となり、ポート21か
らは内部信号#1および内部信号#2として不定信号が
出力されることになる(図5(E),(F)参照)。
ータ22および第2のレベルコンバータ23にそれぞれ
供給されるが、これらのレベルコンバータの出力はリセ
ット信号によって強制的に“H”および“L”にされて
いるので、不定信号が入力されても出力は変化せず、そ
の結果、外部回路26の接続されている端子の出力状態
は変化しない(ハイインピーダンス状態のままであ
る)。
(C)に示すようにリセット信号が“H”の状態(イン
アクティブの状態)になると、制御回路27の出力も図
5(D)に示すように“H”の状態になる。
は、PチャネルMOS−FET22dが遮断状態となる
ので、インバータ22cからの信号が直接出力されるこ
とになる。
インバータ23dの出力が“H”の状態になるので、N
チャネルMOS−FET23eが遮断状態となり、イン
バータ23cからの信号が直接出力されることになる。
信号#1(図5(E)参照)および内部信号#2(図5
(F))が、第1のレベルコンバータ22および第2の
レベルコンバータ23で信号レベルが変換された後、P
チャネルMOS−FET24およびNチャネルMOS−
FET25にそれぞれ供給される。
の状態になった場合には、ポート21から出力される内
部信号#1および内部信号#2に応じた信号が外部回路
26に出力されることになる。
態によれば、第1のレベルコンバータ22および第2の
レベルコンバータ23の出力が安定するまでは、リセッ
ト信号により、その出力を強制的に所定の状態に保持す
るようにしたので、不定信号が外部回路26に供給さ
れ、誤動作が発生することを防止することができる。
が1個のみである場合について説明したが、ポートが複
数存在する場合であっても、本発明を適用可能であるこ
とはいうまでもない。そのような場合には、図6に示す
制御回路を設けることにより対応可能である。
インバータ41−1〜41−nによって構成されてい
る。ここで、インバータ40は、入力されたリセット信
号を反転して出力する。インバータ41−1〜41−n
は、インバータ40から出力された信号を更に反転し
て、ポート#0〜#nに供給する。なお、インバータ4
0およびインバータ41−1〜41−nには全てVcc
2が供給されている。
置が複数のポートを有する場合であっても本発明を適用
することが可能になり、その結果、前述のように、外部
回路の誤動作を防止することが可能になる。
示す図である。この図に示す例では、制御回路27は、
NOR素子50およびインバータ51によって構成され
ており、NOR素子50にはリセット信号と、シングル
チップモード信号とが入力されている。
回路20が外部回路26とは独立に動作するモードを指
し、シングルチップモード信号とは、内部回路20をシ
ングルチップモードで動作させる場合には“L”の状態
になる信号である。
ド信号が“L”の状態である場合、即ち、内部回路20
がシングルチップモードで動作している場合にのみ、リ
セット信号がインバータ51に伝送される。従って、シ
ングルチップモードで動作している場合において、リセ
ット信号がアクティブになると、外部回路26が接続さ
れている端子がハイインピーダンスの状態になる。
独立的に動作するシングルチップモード時には、リセッ
ト信号がアクティブになると同時に、外部回路26が接
続されている端子がハイインピーダンス状態になるの
で、不定信号が出力されて外部回路26が誤動作するこ
とを防止できる。
リセット信号に応じて第1のレベルコンバータ22およ
び第2のレベルコンバータ23を制御するようにした
が、内部電源Vcc1の状態に応じてこれらを制御する
ことも可能である。
る制御回路の構成例を示す図である。この実施の形態
は、内部電圧監視回路60、インバータ61、および、
インバータ62によって構成されている。
として動作し、Vcc1が規定の電圧(閾値)に達した
場合には、その出力信号を“H”の状態にし、それ以外
の場合には“L”を出力する。
として動作し、内部電圧監視回路60およびインバータ
61の出力をそれぞれ反転して出力する。次に、以上の
実施の形態の動作について説明する。
ると、内部電圧監視回路60は内部電源Vcc1の電圧
の監視を開始する。このとき、内部電圧監視回路60は
出力信号を“L”の状態にする。そして、Vcc1が所
定の閾値を超えた場合には、出力信号を“H”の状態に
する。
タ61,62でそれぞれ反転されて出力されるので、内
部電圧監視回路60の出力信号が“L”の状態である場
合には、第1のレベルコンバータ22の出力は“H”の
状態になり、また、第2のレベルコンバータ23の出力
は“L”の状態になるので、外部回路26が接続されて
いる端子はハイインピーダンス状態になる。
内部電圧監視回路60の出力は“H”の状態になり、そ
の結果、第1のレベルコンバータ22のPチャネルMO
S−FET22dおよび第2のレベルコンバータ23の
NチャネルMOS−FET23eはともに遮断状態にな
り、インバータ22cおよびインバータ23cの出力が
そのまま出力されることになる。その結果、外部回路2
6にはポート21から出力された信号が供給されること
になる。
内部電圧監視回路60を設け、内部電源Vcc1が規定
の電圧に達するまでの間、第1のレベルコンバータ22
および第2のレベルコンバータ23を制御するようにし
たので、不定出力が外部回路26に供給され、誤動作す
ることを防止することが可能になる。
示す実施の形態とを統合した実施の形態である。この実
施の形態は、内部電圧監視回路70、インバータ71、
インバータ72〜75、NOR素子76,77によって
構成されている。なお、図中に示す回路および素子には
全て外部電源Vcc2が供給されている。
電圧監視回路60と同様の回路構成となっており、同様
の動作を行う。インバータ71は、内部電圧監視回路7
0の出力信号を反転して、NOR素子77に供給する。
信号を反転してインバータ73に供給する。インバータ
73は、インバータ72の出力信号を反転してNOR素
子76に供給する。
てインバータ75に供給する。インバータ75は、イン
バータ74の出力信号を反転してNOR素子76に供給
する。
バータ75の出力の反転論理和を演算して出力する。N
OR素子77は、インバータ71とNOR素子76の出
力の反転論理和を演算して出力する。
明する。電源が投入され、電源電圧Vcc2の供給が開
始されると、内部電圧監視回路70は、Vcc1が規定
の電圧に達したか否かを判定し、規定の電圧に達した場
合にはその出力を“H”の状態にし、それ以外の場合に
は出力を“L”の状態にする。その結果、インバータ7
1の出力は、Vcc1が規定の電圧を越えた場合には
“L”に、それ以外の場合には“H”になる。
モードがアクティブである場合(“L”である場合)で
あって、リセット信号がアクティブである場合(“L”
である場合)には、“H”の状態になり、それ以外の場
合には“L”の状態になる。
1が規定の電圧に達し、かつ、シングルチップモード信
号、または、リセット信号がインアクティブの場合には
“H”の状態になり、それ以外の場合には“L”の状態
になる。
圧に達するまでは第1のレベルコンバータ22および第
2のレベルコンバータ23は強制的に初期化され、Vc
c1が安定した後は、シングルチップモードであり、か
つ、リセット信号がアクティブになった場合にのみ第1
のレベルコンバータ22および第2のレベルコンバータ
23が初期化されることになる。
c1が安定するまでは、外部回路26が接続された端子
の状態を強制的に所定の状態(ハイインピーダンス状
態)に保持し、内部電源Vcc1が安定した後は、シン
グルチップモードにおいてリセット信号がアクティブに
された場合にのみ前述の端子の状態を強制的に所定の状
態に保持することが可能になる。
では外部からのリセット信号によるリセットを受け付
け、内部電源Vcc1が安定した後は、内部リセット信
号によるリセットのみを受け付ける実施の形態である。
回路80、インバータ81,82、インバータ83,8
4、レベルコンバータ85、AND素子86,87、N
OR素子88、および、インバータ89によって構成さ
れている。
2を電源とし、内部電源Vcc1が規定の電圧に達した
か否かを監視し、規定の電圧に達した場合には“H”を
出力し、それ以外の場合には“L”を出力する。
の出力信号を反転してインバータ82およびAND素子
86に供給する。インバータ82は、インバータ81の
出力信号を反転してAND素子87に供給する。
てインバータ84に供給する。インバータ84は、イン
バータ83の出力信号を反転してAND素子86に供給
する。
1レベルの内部リセット信号を、外部電源Vcc2レベ
ルの信号に変換し、AND素子87に供給する。AND
素子86は、インバータ81の出力と、インバータ84
の出力との論理積を演算し、演算結果をNOR素子88
に供給する。
と、レベルコンバータ85の出力との論理積を演算し、
演算結果をNOR素子88に供給する。NOR素子88
は、AND素子86の出力と、AND素子87の出力と
の論理積を演算し、演算結果をインバータ89に供給す
る。
信号を反転し、第1のレベルコンバータ22および第2
のレベルコンバータ23に供給する。次に、以上の実施
の形態の動作について説明する。
が開始されると、内部電圧監視回路80は、内部電源V
cc1が規定の電圧に達したか否かを監視し、規定の電
圧に達していない場合には“L”を、また、規定の電圧
に達した場合には“H”を出力する。
だ達していないとすると、インバータ81の出力は
“H”であり、また、インバータ82の出力は“L”で
あるので、AND素子87の出力はレベルコンバータ8
5の出力の如何によらず“L”であり、AND素子86
の出力はリセット信号がアクティブである場合には
“L”であり、それ以外の場合には“H”となる。NO
R素子88およびインバータ89は、全体としてOR素
子を構成しているので、内部リセット信号の状態には関
係なく、インバータ89からは、リセット信号が“L”
の場合には“L”が出力され、それ以外の場合には
“H”が出力される。
圧に達していない場合には、内部リセット信号に関係な
く、リセット信号がアクティブになった場合には、第1
のレベルコンバータ22および第2のレベルコンバータ
23には“L”が入力され、それらの出力が強制的に所
定の状態にされる。
したとすると、内部電圧監視回路80の出力は“H”の
状態になるので、インバータ81の出力は“L”に、ま
た、インバータ82の出力は“H”の状態になる。
ると、AND素子86の出力はリセット信号に関係なく
常に“L”の状態になる。一方、インバータ82の出力
は“H”の状態になるので、AND素子87の出力はレ
ベルコンバータ85の出力が“H”の場合には“H”の
状態になり、レベルコンバータ85の出力が“L”の場
合には“L”の状態になる。
達した場合には、リセット信号は無視され、内部リセッ
ト信号によってのみ第1のレベルコンバータ22および
第2のレベルコンバータ23の出力を所定の状態に初期
化することができる。
態では、内部電源Vcc1が規定の電圧に達しない場合
(電源投入直後)には、外部からのリセット信号によっ
て半導体装置をリセットすることができる。また、内部
電源Vcc1が規定の電圧に達した場合には、内部リセ
ット信号によってのみ半導体装置をリセットすることが
可能になる。
号が入力された場合等には、半導体装置の出力端子をハ
イインピーダンス状態にするようにしたが、例えば、
“H”の状態、または、“L”の状態にすることも可能
である。
れた場合にはその出力が“H”となる実施の形態の一例
を示す図である。この図の例では、図2の場合に比較し
て、第1のレベルコンバータ22が第2のレベルコンバ
ータ90に置換されている。それ以外の構成は、図2の
場合と同様である。なお、図11において、図2の場合
と対応する部分には同一の符号を付してあるのでその説
明は省略する。
ティブの状態(“L”の状態)になると、第2のレベル
コンバータ90および第2のレベルコンバータ23の出
力はともに“L”の状態になるので、PチャネルMOS
−FET24は導通状態に、また、NチャネルMOS−
FET25は遮断状態になる。従って、外部回路26が
接続されている端子の出力は“H”の状態になる。
がアクティブになった場合には、半導体装置の出力を
“H”の状態に強制的に設定することが可能になる。図
12は、リセット信号がアクティブにされた場合にはそ
の出力が“L”となる実施の形態の一例を示す図であ
る。
第2のレベルコンバータ23が第1のレベルコンバータ
100に置換されている。それ以外の構成は、図2の場
合と同様である。なお、図12において、図2の場合と
対応する部分には同一の符号を付してあるのでその説明
は省略する。
ティブの状態(“L”の状態)になると、第1のレベル
コンバータ22および第1のレベルコンバータ100の
出力はともに“H”の状態になるので、PチャネルMO
S−FET24は遮断状態に、また、NチャネルMOS
−FET25は導通状態になる。従って、外部回路26
が接続されている端子の出力は“L”の状態になる。
がアクティブになった場合には、半導体装置の出力を
“L”の状態に強制的に設定することが可能になる。な
お、以上の実施の形態では、図1に示す出力回路10c
がレベルコンバータである場合について説明したが、本
発明はこのような場合にのみ限定されるものではないこ
とはいうまでもない。
Vcc1の1種類である場合のみについて説明したが、
内部電源が複数存在する場合であっても本発明を適用可
能であることはいうまでもない。
には外部電源Vcc2のみが供給され、半導体装置が内
部電源Vcc1を外部電源Vcc2をもとに生成するよ
うにしたが、内部電源Vcc1も外部から供給されるよ
うにしてもよいことはいうまでもない。
異なる内部電源とにより動作する半導体装置において、
前記内部電源により動作し、所定の処理を実行する処理
回路と、前記処理回路の処理結果を出力する出力回路
と、前記外部電源により動作し、前記外部電源の供給が
開始された後の所定の期間、前記出力回路の出力状態が
所定の状態になるように制御する制御回路と、前記制御
回路に対して前記外部電源を供給する供給回路と、を有
することを特徴とする半導体装置。
源を生成する内部電源生成回路を更に有することを特徴
とする付記1記載の半導体装置。 (付記3) 前記出力回路はレベルコンバータであり、
前記処理回路から出力された前記内部電源レベルの信号
を、前記外部電源レベルの信号に変換することを特徴と
する付記1記載の半導体装置。
路の出力を強制的に“H”の状態にすることを特徴とす
る付記1記載の半導体装置。 (付記5) 前記制御回路は、前記出力回路の出力を強
制的に“L”の状態にすることを特徴とする付記1記載
の半導体装置。
路の出力を強制的にハイインピーダンスの状態にするこ
とを特徴とする付記1記載の半導体装置。 (付記7) 前記制御回路は、前記外部電源によって生
成されるリセット信号に応じて前記出力回路を制御する
ことを特徴とする付記1記載の半導体装置。
路が所定の動作モードである場合にのみ、前記リセット
信号に応じて前記出力回路を制御することを特徴とする
付記7記載の半導体装置。
源の供給が一旦安定した後は、前記リセット信号を無視
することを特徴とする付記7記載の半導体装置。 (付記10) 前記制御回路は、前記内部電源の供給が
一旦安定した後であっても、内部のリセット信号が供給
された場合には、前記出力回路の出力状態を制御するこ
とを特徴とする付記9記載の半導体装置。
電源が規定の電圧に達するまでの期間、前記出力回路を
制御することを特徴とする付記1記載の半導体装置。 (付記12) 前記制御回路は、前記処理回路が所定の
動作モードである場合にのみ前記出力回路を制御するこ
とを特徴とする付記1記載の半導体装置。
に達していない場合は前記出力回路を無条件に制御し、
前記内部電源が規定の電圧に達した場合には、前記処理
回路が所定の動作モードであって、前記外部電源によっ
て生成されるリセット信号が入力された場合に限って前
記出力回路の出力状態を制御することを特徴とする付記
1記載の半導体装置。
源と、それとは電圧が異なる内部電源とにより動作する
半導体装置において、内部電源により動作し、所定の処
理を実行する処理回路と、処理回路の処理結果を出力す
る出力回路と、外部電源により動作し、外部電源の供給
が開始された後の所定の期間、出力回路の出力状態が所
定の状態になるように制御する制御回路と、制御回路に
対して外部電源を供給する供給回路と、を設けるように
したので、電源が投入された場合に、不定信号が出力さ
れ、外部回路が誤動作することを防止することができ
る。
成例を示す図である。
成例を示す図である。
タイミングチャートである。
ある。
ある。
ある。
る。
ある。
ある。
ある。
するためのタイミングチャートである。
Claims (10)
- 【請求項1】 外部電源と、それとは電圧が異なる内部
電源とにより動作する半導体装置において、 前記内部電源により動作し、所定の処理を実行する処理
回路と、 前記処理回路の処理結果を出力する出力回路と、 前記外部電源により動作し、前記外部電源の供給が開始
された後の所定の期間、前記出力回路の出力状態が所定
の状態になるように制御する制御回路と、 前記制御回路に対して前記外部電源を供給する供給回路
と、 を有することを特徴とする半導体装置。 - 【請求項2】 前記外部電源から前記内部電源を生成す
る内部電源生成回路を更に有することを特徴とする請求
項1記載の半導体装置。 - 【請求項3】 前記出力回路はレベルコンバータであ
り、前記処理回路から出力された前記内部電源レベルの
信号を、前記外部電源レベルの信号に変換することを特
徴とする請求項1記載の半導体装置。 - 【請求項4】 前記制御回路は、前記出力回路の出力を
強制的に“H”の状態にすることを特徴とする請求項1
記載の半導体装置。 - 【請求項5】 前記制御回路は、前記出力回路の出力を
強制的に“L”の状態にすることを特徴とする請求項1
記載の半導体装置。 - 【請求項6】 前記制御回路は、前記出力回路の出力を
強制的にハイインピーダンスの状態にすることを特徴と
する請求項1記載の半導体装置。 - 【請求項7】 前記制御回路は、前記外部電源によって
生成されるリセット信号に応じて前記出力回路を制御す
ることを特徴とする請求項1記載の半導体装置。 - 【請求項8】 前記制御回路は、前記処理回路が所定の
動作モードである場合にのみ、前記リセット信号に応じ
て前記出力回路を制御することを特徴とする請求項7記
載の半導体装置。 - 【請求項9】 前記制御回路は、前記内部電源が規定の
電圧に達するまでの期間、前記出力回路を制御すること
を特徴とする請求項1記載の半導体装置。 - 【請求項10】 前記制御回路は、前記処理回路が所定
の動作モードである場合にのみ前記出力回路を制御する
ことを特徴とする請求項1記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001253968A JP4187430B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
US10/096,426 US6621328B2 (en) | 2001-08-24 | 2002-03-13 | Semiconductor device |
TW091105098A TWI317206B (en) | 2001-08-24 | 2002-03-18 | Semiconductor device |
KR1020020018386A KR100709535B1 (ko) | 2001-08-24 | 2002-04-04 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001253968A JP4187430B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069404A true JP2003069404A (ja) | 2003-03-07 |
JP4187430B2 JP4187430B2 (ja) | 2008-11-26 |
Family
ID=19082199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001253968A Expired - Fee Related JP4187430B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6621328B2 (ja) |
JP (1) | JP4187430B2 (ja) |
KR (1) | KR100709535B1 (ja) |
TW (1) | TWI317206B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286675A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | 半導体集積回路装置 |
JP2008181643A (ja) * | 2007-01-25 | 2008-08-07 | Samsung Electronics Co Ltd | 半導体メモリ装置の電圧発生回路及び使用電圧供給方法 |
JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
JP2011211512A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Holdings Co Ltd | 電子回路 |
JP2015156922A (ja) * | 2014-02-24 | 2015-09-03 | 株式会社大一商会 | 遊技機 |
JP2017085399A (ja) * | 2015-10-29 | 2017-05-18 | パナソニック デバイスSunx株式会社 | 出力回路、出力ユニット、プログラマブルコントローラ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3825300B2 (ja) * | 2001-10-31 | 2006-09-27 | Necエレクトロニクス株式会社 | 内部降圧回路 |
KR100548557B1 (ko) * | 2003-05-21 | 2006-02-02 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원발생장치 |
DE102004049744B4 (de) * | 2004-10-13 | 2009-07-30 | Infineon Technologies Ag | Schaltungsanordnung |
JP6057665B2 (ja) * | 2012-10-25 | 2017-01-11 | ローム株式会社 | 半導体装置、電子機器、車両 |
CN104079273B (zh) * | 2014-06-06 | 2017-11-28 | 广州三星通信技术研究有限公司 | 保存用户操作的电路及具有所述电路的电子设备 |
US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
US20200394570A1 (en) * | 2018-12-29 | 2020-12-17 | Citrix Systems, Inc. | System with real-time detection and resolution of conflicts for shared resources |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307225A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electron Corp | 半導体集積回路装置の初期化回路 |
JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
JPH09153777A (ja) * | 1995-11-28 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置および比較回路 |
JPH10163854A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | レベルコンバータ及び半導体装置 |
JPH10336007A (ja) * | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
JP2000232350A (ja) * | 1999-02-09 | 2000-08-22 | Rohm Co Ltd | 半導体集積回路装置 |
JP2001186005A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6078201A (en) * | 1998-01-06 | 2000-06-20 | Xilinx, Inc. | Power-on reset circuit for dual supply voltages |
JP2001144600A (ja) | 1999-11-17 | 2001-05-25 | Nec Corp | 多電源対応の半導体集積回路用入出力バッファ |
JP2002042459A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2001
- 2001-08-24 JP JP2001253968A patent/JP4187430B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-13 US US10/096,426 patent/US6621328B2/en not_active Expired - Lifetime
- 2002-03-18 TW TW091105098A patent/TWI317206B/zh not_active IP Right Cessation
- 2002-04-04 KR KR1020020018386A patent/KR100709535B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307225A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electron Corp | 半導体集積回路装置の初期化回路 |
JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
JPH09153777A (ja) * | 1995-11-28 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置および比較回路 |
JPH10163854A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | レベルコンバータ及び半導体装置 |
JPH10336007A (ja) * | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
JP2000232350A (ja) * | 1999-02-09 | 2000-08-22 | Rohm Co Ltd | 半導体集積回路装置 |
JP2001186005A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286675A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | 半導体集積回路装置 |
JP4492852B2 (ja) * | 2004-03-30 | 2010-06-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2008181643A (ja) * | 2007-01-25 | 2008-08-07 | Samsung Electronics Co Ltd | 半導体メモリ装置の電圧発生回路及び使用電圧供給方法 |
JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
JP2011211512A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Holdings Co Ltd | 電子回路 |
JP2015156922A (ja) * | 2014-02-24 | 2015-09-03 | 株式会社大一商会 | 遊技機 |
JP2017085399A (ja) * | 2015-10-29 | 2017-05-18 | パナソニック デバイスSunx株式会社 | 出力回路、出力ユニット、プログラマブルコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US20030038673A1 (en) | 2003-02-27 |
US6621328B2 (en) | 2003-09-16 |
KR100709535B1 (ko) | 2007-04-23 |
KR20030017307A (ko) | 2003-03-03 |
JP4187430B2 (ja) | 2008-11-26 |
TWI317206B (en) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100313554B1 (ko) | 클럭공급회로가내장되어있는반도체집적회로 | |
US6731143B2 (en) | Power-up circuit | |
JP2003069404A (ja) | 半導体装置 | |
JP2944243B2 (ja) | 半導体集積回路 | |
JP3705880B2 (ja) | レベルコンバータ及び半導体装置 | |
US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
US6879193B2 (en) | Semiconductor integrated circuit and its reset method | |
EP1037212B1 (en) | Semiconductor integrated circuit device | |
JP2002110911A (ja) | 半導体装置、電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 | |
JPH0389624A (ja) | 半導体集積回路 | |
US11927980B2 (en) | Electronic device and powering method thereof | |
JP2003295988A (ja) | 半導体装置 | |
JP2001195876A (ja) | 半導体装置 | |
JP3089408B2 (ja) | ワンチップ・マイクロコンピュータのリセット信号制御回路 | |
JP2002043527A (ja) | 半導体集積回路装置 | |
US11652483B2 (en) | Method providing multiple functions to pins of a chip and system applying the method | |
US6647500B1 (en) | System and method to generate a float voltage potential at output when first and second power supplies fail to supply power at the same time | |
JP2001228220A (ja) | 半導体装置のテスト回路 | |
US7804331B2 (en) | Semiconductor device | |
US20040169544A1 (en) | Flip-flop design with built-in voltage translation | |
JP2001244417A (ja) | 半導体集積回路 | |
KR100211121B1 (ko) | 싱크로너스 d램 장치의 입력 버퍼 회로 | |
JPH04241510A (ja) | 半導体集積回路 | |
JP2001127602A (ja) | 信号伝達回路 | |
JPH08330938A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080715 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4187430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |