DE102004049744B4 - Schaltungsanordnung - Google Patents
Schaltungsanordnung Download PDFInfo
- Publication number
- DE102004049744B4 DE102004049744B4 DE102004049744A DE102004049744A DE102004049744B4 DE 102004049744 B4 DE102004049744 B4 DE 102004049744B4 DE 102004049744 A DE102004049744 A DE 102004049744A DE 102004049744 A DE102004049744 A DE 102004049744A DE 102004049744 B4 DE102004049744 B4 DE 102004049744B4
- Authority
- DE
- Germany
- Prior art keywords
- circuit block
- voltage level
- circuit
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Electronic Switches (AREA)
Abstract
– einem mit einer ersten Versorgungsspannung arbeitenden ersten Schaltungsblock (2),
– einem mit einer zweiten Versorgungsspannung arbeitenden zweiten Schaltungsblock (3),
– wobei der erste Schaltungsblock (2) mit dem zweiten Schaltungsblock (3) mittels einer Spannungspegelverschiebeeinheit (4) gekoppelt ist, um den zweiten Schaltungsblock (3) ein erstes Aktivierungs- oder Deaktivierungssignal zu übermitteln, und
– einem mit der zweiten Versorgungsspannung arbeitenden Spannungspegeldetektor (5), dem die erste Versorgungsspannung zuführbar ist, und der derart eingerichtet ist, dass er ein erstes Steuerungssignal ausgibt, wenn der Spannungspegel der ersten Versorgungsspannung unter einem Schwellenwert liegt,
– wobei die Spannungspegelverschiebeeinheit (4) an den Spannungspegeldetektor (5) gekoppelt ist, so dass ihr das erste Steuersignal zuführbar ist, und
– wobei die Spannungspegelverschiebeeinheit (4) dem zweiten Schaltungsblock (3) das erste Deaktivierungssignal übermittelt, wenn der Spannungspegeldetektor (5) das erste Steuerungssignal ausgibt.
Description
- Die Erfindung betrifft eine Schaltungsanordnung.
- In der Kommunikationstechnik, insbesondere in der Mobilfunktechnik, weist eine Schaltungsanordnung häufig zwei Schaltungsblöcke auf, die mit zwei verschiedenen Versorgungsspannungen arbeiten. Eine solche Schaltungsanordnung ist beispielsweise eine so genannte „Mixed-Signal"-Schaltung, die wenigstens einen analogen Schaltungsblock und wenigstens einen digitalen Schaltungsblock aufweist. Diese Schaltungsblöcke werden oft in einem einzigen Halbleiterbauelement integriert. Bei der Mixed-Signal-Schaltung sind üblicherweise zwei unterschiedlich hohe Versorgungsspannungen notwendig, weil der analoge Schaltungsblock im Vergleich zu dem digitalen Schaltungsblock in der Regel mit einer höheren Versorgungsspannung arbeitet.
- Bei einem Einschalten der Versorgungsspannung eines digitalen Schaltungsblocks nimmt ein Ausgangssignal eines in dem Schaltungsblock enthaltenen Logikgatters, beispielsweise einer Kippstufe bzw. eines Flip-Flops, einen zufälligen logischen Wert an. Das Ausgangssignal ist anfangs also zufällig auf den logischen Wert "1", der üblicherweise einen hohen Spannungspegel entspricht, oder auf den logischen Wert "0" gesetzt, der üblicherweise einem niedrigen Spannungspegel entspricht. Dadurch ist es notwendig, das Logikgatter in dem Schaltungsblock durch ein Rücksetzsignal in einen gewünschten bzw. festgelegten Anfangszustand zu bringen. Durch den vorbestimmten Anfangszustand ist eine zuverlässige Funktionsweise des digitalen Schaltungsblocks sichergestellt.
- Das Zurücksetzen auf einen Anfangszustand wird auch als "Power-On-Reset" bezeichnet. Üblicherweise wird das Rücksetzsignal ausgelöst, wenn bei einem Einschaltvorgang der Spannungspegel einer ansteigenden Versorgungsspannung einen bestimmten Schwellenwert erreicht bzw. überschritten hat. Ein solches Power-On-Reset ist ebenfalls erforderlich, wenn die Versorgungsspannung für eine gewisse Zeitdauer unter den Schwellenwert gefallen ist. In diesem Fall ist eine zuverlässige Funktionsweise des Schaltungsblocks nicht mehr sichergestellt.
- Weil die Schaltungsblöcke mit verschiedenen Versorgungsspannungen arbeiten, und die Versorgungsspannungen unabhängig voneinander ein- und ausgeschaltet werden können, ist eine zuverlässige Funktionsweise der Schaltungsanordnung nicht immer gewährleistet. Das ist insbesondere dann der Fall, wenn ein erster Schaltungsblock den Betrieb eines zweiten Schaltungsblock ansteuert. In einer Mixed-Signal-Schaltung wird der analoge Schaltungsblock durch den digitalen Schaltungsblock in Betrieb gesetzt, d. h. aktiviert, und ausgeschaltet bzw. deaktiviert.
- Es ist ein Betriebszustand der Schaltungsanordnung möglich, in dem der zweite Schaltungsblock bereits mit einer für den Betrieb hinreichenden Versorgungsspannung versorgt ist, während die Funktionsweise des ersten Schaltungsblocks nicht zuverlässig gewährleistet ist, weil der Spannungspegel der entsprechenden Versorgungsspannung noch zu niedrig ist. Andererseits kann der Fall auftreten, dass der erste Schaltungsblock bereits zuverlässig arbeitet, während am zweiten Schaltungsblock ein zu geringer Spannungspegel der Versorgungsspannung anliegt. Dadurch ist es erforderlich, mit der Inbetriebnahme der gesamten Schaltungsanordnung abzuwarten, bis die verschiedenen Versorgungsspannungen der beiden Schaltungsblöcke einen jeweils hinreichend hohen Spannungspegel erreicht haben.
- Um eine zuverlässige Funktionsweise der Schaltungsanordnung zu gewährleisten, kann ein Rücksetzsignal für den ersten Schaltungsblock daher erst nach einer gewissen Wartezeit er folgen. Zur Bestimmung der Wartezeit ist allerdings eine wohl definierte Reihenfolge des Einschaltens der Versorgungsspannung wie auch ein gut bekannter zeitlicher Verlauf der Spannungspegel beim Einschalten der Versorgungsspannung notwendig. Dieses kann nicht immer gewährleistet sein.
- Aus dem Dokument
US 5214316 A ist eine Power-on Reset Schaltungsanordnung bekannt, die eine erste Power-on Rücksetzschaltung hat, die ein erstes Rücksetzsignal ausgibt, wenn eine externe Versorgungsspannung eine erste Referenzspannung erreicht, um einen Gleichspannungswandler zum Erzeugen einer Mehrzahl interner Versorgungsspannungen zurückzusetzen. Die Power-on Reset Schaltungsanordnung hat eine zweite Power-on Rücksetzschaltung, die ein zweites Rücksetzsignal ausgibt, wenn die interne Versorgungsspannung eine zweite Referenzspannung erreicht, um eine interne Schaltung zurückzusetzen. Weiterhin hat die Power-on Reset Schaltungsanordnung Transistor-Schalter um respektive die erste Power-on Rücksetzschaltung zu inaktivieren und das Level des ersten Rücksetzsignals in Abhängigkeit des zweiten Rücksetzsignals zu setzen. - Aus dem Dokument
DE 69209229 T2 ist Spannungserzeugungsschaltung im allgemeinen und im besonderen eine geregelte Ladungspumpe bekannt. - Aus dem Dokument
WO 02/071486 A2 - Aus dem Dokument
US 6097225 A ist eine Mixed-Signal Schaltung mit analogen Schaltungsteilen zum Erzeugen valider Referenzsignale bekannt. - Der Erfindung liegt das Problem zugrunde, eine Schaltungsanordnung mit wenigstens zwei mit verschiedenen Versorgungsspannungen betriebenen Schaltungsblöcken bereitzustellen, die unabhängig von Einschaltverläufen der unterschiedlichen Versorgungsspannungen der Schaltungsblöcke eine zuverlässige Funktionsweise der Schaltungsanordnung sicherstellen kann.
- Dieses Problem wird durch eine Schaltungsanordnung mit den Merkmalen gemäß dem unabhängigen Patentanspruch gelöst.
- Die Schaltungsanordnung weist einen mit einer ersten Versorgungsspannung arbeitenden ersten Schaltungsblock und einen mit einer zweiten Versorgungsspannung arbeitenden zweiten Schaltungsblock auf. Der erste Schaltungsblock ist mit dem zweiten Schaltungsblock über eine Spannungspegelverschiebeeinheit verbunden, um dem zweiten Schaltungsblock ein erstes Aktivierungs- oder Deaktivierungssignal zu übermitteln. Die Schaltungsanordnung weist ebenfalls einen mit der zweiten Versorgungsspannung arbeitenden und an die Spannungspegelverschiebeeinheit gekoppelten Spannungspegeldetektor auf, dem die erste Versorgungsspannung zugeführt ist, und der derart ausgelegt ist, dass er ein erstes Steuerungssignal ausgibt, wenn der Spannungspegel der ersten Versorgungsspannung unter einem Schwellenwert liegt. Die Spannungspegelverschiebeeinheit ist derart ausgelegt, dass sie dem zweiten Schaltungsblock das erste Deaktivierungssignal übermittelt, wenn der Spannungspegeldetektor das erste Steuerungssignal ausgibt.
- Ein Grundgedanke der Erfindung ist es, dass der zweite Schaltungsblock deaktiviert wird, wenn die erste Versorgungsspannung noch zu niedrig ist, um eine sichere Funktionsweise des ersten Schaltungsblock zu gewährleisten. Fehlerhafte Ausgangssignale des ersten Schaltungsblocks werden so von dem zweiten Schaltungsblock nicht verarbeitet. Erst wenn die erste Versorgungsspannung über dem Schwellenwert liegt, kann der zweite Schaltungsblock von dem ersten Schaltungsblock angesteuert werden. Eine zuverlässige Funktionsweise der Schaltungsanordnung ist sichergestellt.
- Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
- In einer Weiterbildung weist die Schaltungsanordnung eine mit der ersten Versorgungsspannung arbeitende und an den ersten Schaltungsblock gekoppelte Rücksetzeinheit auf. Die Rücksetzeinheit ist derart eingerichtet, dass sie beim Einschalten der ersten Versorgungsspannung ein Rücksetzsignal übermittelt, um den ersten Schaltungsblock in einen definierten Anfangszustand zu setzen. Die Rücksetzeinheit stellt sicher, dass ein in dem ersten Schaltungsblock befindliches Logikgatter einen definierten Anfangszustand aufweist, nachdem der erste Schaltungsblock eingeschaltet wurde. Weiterhin ist sichergestellt, dass die erste Versorgungsspannung bereits einen Spannungspegel erreicht hat, der hoch genug ist, um eine sichere Funktionsweise des ersten Schaltungsblocks zu gewährleisten.
- In einer zusätzlichen Weiterbildung ist der Spannungspegeldetektor über eine zweite Spannungspegelverschiebeeinheit mit dem ersten Schaltungsblock gekoppelt, um bei einem Vorhandensein des ersten Steuerungssignals den ersten Schaltungsblock in einen definierten Anfangszustand zu setzen.
- In einer Ausgestaltung weist die Schaltungsanordnung ein Mittel auf, das an die Rücksetzeinheit und an den Spannungspegeldetektor gekoppelt ist und dem ersten Schaltungsblock das Rücksetzsignal oder das erste Steuerungssignal zuführt.
- Durch ein Zuführen des Rücksetzsignals und des ersten Steuerungssignals ist sichergestellt, dass unabhängig von der Reihenfolge eines Einschaltens des ersten Schaltungsblock und des zweiten Schaltungsblocks der ersten Schaltungsblock in einen definierten Anfangszustand gesetzt wird. Da der erste Schaltungsblock für eine Aktivierung bzw. eine Deaktivierung des zweiten Schaltungsblocks ausgelegt ist, kann eine zuverlässige Funktionsweise der Schaltungsanordnung insgesamt sichergestellt werden.
- In einer Ausgestaltung umfasst die Rücksetzeinheit einen Schwellenwertdetektor und ein Verzögerungsglied. Mittels des Schwellenwertdetektors erzeugt die Rücksetzeinheit ein Signal, wenn die erste Versorgungsspannung höher als der Schwellenwert ist. Dieses Signal wird durch das Verzögerungsglied verzögert und an den ersten Schaltungsblock ausgegeben. Der erste Schaltungsblock erhält das Rücksetzsignal erst, wenn während eines Einschaltvorgangs der Schaltungsanordnung die erste Versorgungsspannung hinreichend hoch ist, um eine zuverlässige Funktionsweise des ersten Schaltungsblocks zu gewährleisten. Die Verzögerung des Rücksetzsignals ist insbesondere bei langsamen Einschaltverläufen von Vorteil.
- In einer weiteren Ausgestaltung ist der Schwellenwertdetektor derart eingerichtet, dass seine Stromaufnahme im Wesentlichen null ist, wenn der Spannungspegel der ersten Versorgungsspannung über dem Schwellenwert liegt. Damit verbraucht die Rücksetzeinheit nach Inbetriebnahme des ersten Schaltungsblocks keinen Strom. Diese ist insbesondere für Schaltungsanordnungen mit begrenzten Stromressourcen, wie beispielsweise bei mobilen elektronischen Geräten, vorteilhaft.
- In einer Weiterbildung ist der erste Schaltungsblock ein digitaler Schaltungsblock. Dieser umfasst in einer Weiterbildung ein fest verdrahtetes Logikschaltwerk. Alternativ umfasst er ein programmierbares Logikschaltwerk, insbesondere einen Digitalen Signal Prozessor bzw. einen DSP.
- Der zweite Schaltungsblock weist üblicherweise eine analoge Schaltung auf. Diese umfasst typischerweise eine der folgenden analogen Schaltungen:
- – einen Spannungs-Gesteuerten Oszillator bzw. einen VCO,
- – eine Phasenregelschleife bzw. eine PLL,
- – eine Schaltung zur Modulation und/oder Demodulation eines analogen Signals und/oder
- – eine Verstärkerschaltung.
- In einer Weiterbildung weist die Schaltungsanordnung wenigstens einen mit einer zweiten Versorgungsspannung arbeitenden dritten Schaltungsblock auf. Der erste Schaltungsblock ist mit dem dritten Schaltungsblock über eine zweite Spannungspegelverschiebeeinheit verbunden ist, um den dritten Schaltungsblock ein zweites Aktivierungs- oder Deaktivierungssignal zu übermitteln. Die zweite Spannungspegelverschiebeeinheit ist an den Spannungspegeldetektor gekoppelt. Die zweite Spannungspegelverschiebeeinheit übermittelt dem dritten Schaltungsblock ein zweites Deaktivierungssignal, wenn der Spannungspegeldetektor das erste Steuerungssignal ausgibt.
- Vorteilhafterweise können der zweite Schaltungsblock und der dritte Schaltungsblock, die mit der zweiten Versorgungsspannung betrieben werden, unabhängig voneinander durch den ersten Schaltungsblock aktiviert bzw. deaktiviert werden. Diese Weiterbildung erweist sich daher in einer Schaltungsanordnung mit einer begrenzten Ressource für die zweite Versorgungsspannung – beispielsweise einer Batterie oder einem Akkumulator – als besonders vorteilhaft.
- Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert. Dabei zeigen
-
1 eine schematische Darstellung eines Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung, -
2 eine schematische Darstellung einer Spannungspegelverschiebeeinheit, -
3 eine schematische Darstellung einer Rücksetzeinheit und -
4 eine schematische Darstellung eines Verzögerungsglieds. -
1 zeigt die schematische Darstellung eines Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung1 (gestrichelt dargestellt). Die Schaltungsanordnung1 weist eine erste Versorgungsspannungsdomäne1.1 und eine zweite Versorgungsspannungsdomäne1.2 auf. Logikgatter der Schaltungsanordnung1 , die in der ersten Versorgungsspannungsdomäne1.1 angeordnet sind, werden mit einer ersten Versorgungsspannung versorgt. Logikgatter der Schaltungsanordnung1 , die in der zweiten Versorgungsspannungsdomäne1.2 angeordnet sind, werden mit einer zweiten Versorgungsspannung versorgt. Üblicherweise weisen die erste Versorgungsspannung und die zweite Versorgungsspannung voneinander verschiedene Spannungspegel auf. Im Fall einer Mixed-Signal-Schaltung ist beispielsweise der Spannungspegel der ersten Versorgungsspannung niedriger als der Wert der zweiten Versorgungsspannung. Typische Werte der Spannungspegel in einer Mixed-Signal-Schaltung sind 1,5 V bzw. 2,5 V. Es ist allerdings ebenso denkbar, dass die Spannungspegel der ersten Versorgungsspannung und der zweiten Versorgungsspannung im Wesentlichen gleich sind, und die erste Versorgungsspannung aus einer anderen Spannungsquelle als die zweite Versorgungsspannung bereitgestellt wird. - In der ersten Versorgungsspannungsdomäne
1.1 ist ein erster Schaltungsblock2 angeordnet, der mit einem zweiten Schaltungsblock3 mittels einer Spannungspegelverschiebeeinheit4 gekoppelt ist. Somit kann von dem ersten Schaltungsblock4 ein erstes Aktivierungs- oder Deaktivierungssignal an den zweiten Schaltungsblock3 übertragen werden. Damit ist der erste Schaltungsblock2 eine Steuereinheit, die mittels des ersten Aktivierungs- bzw. Deaktivierungssignals den Betrieb des zweiten Schaltungsblocks3 steuert. Dieses geschieht üblicherweise mit Hilfe eines digitalen ersten Aktivierungs- bzw. Deaktivierungssignals. Die Spannungspegelverschiebeeinheit4 passt die Spannungspegel des ersten Aktivierungs- bzw. Deaktivierungssignals in der ersten Versorgungsspannungsdomäne auf den notwendigen Spannungspegel für das ersten Aktivierungs- bzw. Deaktivierungssignals in der zweiten Versorgungsspannungsdomäne an. - In dem gezeigten Ausführungsbeispiel gibt die Spannungspegelverschiebeeinheit
4 ein Aktivierungssignal, das einem Spannungspegel in Höhe der zweiten Versorgungsspannung – also einen logischen Wert „1" – und ein erstes Deaktivierungssignal in Form eines niedrigen Spannungspegels bzw. eines Nullpotentials – also einen logischen Wert „0" – an den zweiten Schaltungsblock3 . Erhält der zweite Schaltungsblock3 das Aktivierungssignal, so ist er in Betrieb. Erhält der Schaltungsblock3 das erste Deaktivierungssignal, so ist er außer Betrieb gesetzt. - In der zweiten Versorgungsspannungsdomäne
1.2 ist gleichfalls ein Spannungspegeldetektor5 angeordnet, der mit der Spannungspegelverschiebeeinheit4 gekoppelt ist. Der Spannungspegeldetektor5 wird mit der zweiten Versorgungsspannung versorgt. Ihm wird über einem ersten Eingang die erste Versorgungsspannung zugeführt. In der Darstellung ist der Spannungspegeldetektor5 als Schmitt-Trigger mit einem invertierenden Ausgang ausgeführt. Es ist aber ebenso denkbar, den Spannungspegeldetektor5 in Form einer Inverter-Schaltung, einer Komparatorschaltung oder durch vergleichbare Schaltungen auszuführen. Der invertierende Ausgang des Spannungspegeldetektors5 ist an die Spannungspegelverschiebeeinheit4 gekoppelt. - In dem gezeigten Ausführungsbeispiel gibt der Spannungspegeldetektor
5 ein erstes Steuerungssignal in Form eines Spannungspegels in der Höhe der zweiten Versorgungsspannung – also einen logischen Wert „1" – an die Spannungspegelverschiebeeinheit4 für den Fall, dass die erste Versorgungsspannung niedriger als ein Schwellenwert des Spannungspegeldetektors5 ist. Das erste Steuerungssignal wird ausgegeben, wenn die Logikgatter in der ersten Versorgungsspannungsdomäne1.1 oder in der zweiten Versorgungsspannungsdomäne1.2 noch nicht zuverlässig funktionieren. - Mittels des ersten Steuerungssignals wird die Spannungspegelverschiebeeinheit
4 ausgeschaltet, wodurch diese dem zweiten Schaltungsblock3 ein Nullpotential und damit ein erstes Deaktivierungssignal übermittelt. Der zweite Schaltungsblock3 wird außer Betrieb gesetzt, wenn die erste Versorgungsspannung zu niedrig ist, um die Funktion der jeweils versorgten Logikgatter zu gewährleisten. - In der ersten Versorgungsspannungsdomäne
1.1 ist eine Rücksetzeinheit6 (gepunktet dargestellt) zum Erzeugen eines ersten Rücksetzsignals vorgesehen, die über ein ODER-Gatter7 mit dem ersten Schaltungsblock2 verbunden ist. Dem ODER-Gatter7 wird ebenfalls das erste Steuerungssignal zugeführt. Der Spannungspegel des ersten Steuerungssignals wird dabei mittels einer zweiten Spannungspegelverschiebeeinheit12 auf die erste Versorgungsspannung angepasst. Das ODER-Gatter7 gibt ein zweites Rücksetzsignal an dem ersten Schaltungsblock2 , wenn dem ODER-Gatter7 das erste Rücksetzsignal und/oder das erste Steuerungssignal zugeführt ist. - In dem Ausführungsbeispiel ist zusätzlich ein dritter Schaltungsblock
10 vorhanden, der über eine dritte Spannungspegelverschiebeeinheit11 mit dem ersten Schaltungsblock2 verbunden ist. So kann von dem ersten Schaltungsblock2 ein erstes Aktivierungs- bzw. Deaktivierungssignal an den dritten Schaltungsblock10 übertragen werden. Die dritte Spannungspegel verschiebeeinheit11 ist an den Spannungspegeldetektor5 gekoppelt und wird ausgeschaltet, wenn der Spannungspegeldetektor5 das erste Steuerungssignal ausgibt. In diesem Fall übermittelt die dritte Spannungspegelverschiebeeinheit11 an den dritten Schaltungsblock10 ein zweites Deaktivierungssignal, um diesen zu deaktivieren. - Die Rücksetzeinheit
6 beinhaltet eine Schwellendetektoreinheit8 und ein Verzögerungsglied9 . Die Schwellendetektoreinheit8 gibt dabei ein Signal aus, wenn der Spannungspegel der ersten Versorgungsspannung über einen ersten Schwellenwert liegt. Das Signal wird von dem Verzögerungsglied9 um ein Zeitintervall verzögert und anschließend von der Rücksetzeinheit6 als Rücksetzsignal ausgegeben. Die zeitliche Verzögerung stellt sicher, dass bei einem Einschaltvorgang der Spannungspegel der ersten Versorgungsspannung sicher über dem ersten Schwellenwert liegt. - Für den Einschaltvorgang der Schaltungsanordnung
1 ergeben sich zwei verschiedene Szenarien. - Erreicht die erste Versorgungsspannung einen für die Funktionsweise des ersten Schaltungsblocks
2 hinreichenden Spannungspegel, bevor die zweite Versorgungsspannung einen entsprechenden zweiten Schwellenwert erreicht, ergibt sich folgendes Bild. - Die Rücksetzeinheit
6 gibt zeitlich verzögert ein Rücksetzsignal aus, das über das ODER-Gatter7 an den ersten Schaltungsblock2 weitergeleitet wird. Der erste Schaltungsblock2 bleibt auf seinen Anfangszustand gesetzt. - In dem weiteren Fall, dass zunächst der Spannungspegel der zweiten Versorgungsspannung den zweiten Schwellenwert überschreitet, bevor der Spannungspegel der ersten Versorgungsspannung hoch genug ist, ergibt sich das folgende Bild.
- Der Spannungspegeldetektor
5 ist betriebsbereit, da er die notwendige zweite Versorgungsspannung erhält. Jedoch liegt der Spannungspegel der ersten Versorgungsspannung unter dem Schwellenwert, so dass der Spannungspegeldetektor5 das erste Steuerungssignal ausgibt. Dieses wird der Spannungspegelverschiebeeinheit4 und der dritten Spannungspegelverschiebeeinheit11 zugeführt, so dass diese ausgeschaltet sind. Damit wird dem zweiten Schaltungsblock3 und dem dritten Schaltungsblock10 jeweils das erste Deaktivierungssignal bzw. das zweite Deaktivierungssignal übermittelt. Der zweite Schaltungsblock4 und der dritte Schaltungsblock10 sind ausgeschaltet. - Erreicht der Spannungspegel der ersten Versorgungsspannung den Schwellenwert, so übermittelt der Spannungspegeldetektor
5 kein erstes Steuerungssignal an die Spannungspegelverschiebeeinheit4 und die dritte Spannungspegelverschiebeeinheit11 . Die Rücksetzeinheit6 gibt zeitlich verzögert ein Rücksetzsignal aus, das in Form des zweiten Rücksetzsignals von dem ODER-Gatter7 an den ersten Schaltungsblock2 weitergeleitet wird. Dieser wird damit in den definierten Anfangszustand gesetzt und kann die Betriebszustände des zweiten Schaltungsblocks3 und des dritten Schaltungsblocks10 ansteuern. -
2 zeigt eine schematische Darstellung einer Spannungspegelverschiebeeinheit, wie sie beispielsweise in dem in1 gezeigten Ausführungsform zur Anwendung kommen kann. - Der Spannungspegelverschiebeeinheit wird über einen ersten Signaleingang
13 ein Datensignal mit einem ersten Spannungspegel zugeführt. Über einen ersten Signalausgang14 wird das Datensignal mit einem zweiten Spannungspegel ausgegeben. - Der erste Signaleingang
13 ist über Leitungen mit einem Inverter17 gekoppelt. Der Inverter17 wird über einen ersten Versorgungsspannungsanschluss15 mit einer ersten Versor gungsspannung versorgt. Der erste Spannungspegel der ersten Versorgungsspannung entspricht im Wesentlichen einem hohen Spannungspegel (high level) des Datensignals. Ein Ausgang des Inverters17 ist mit dem Gateanschluss eines ersten n-MOS-Transistor18 verbunden. Dabei ist der Sourceanschluss des erster n-MOS-Transistors18 an ein Masse-Potential gekoppelt. Der Drainanschluss des ersten n-MOS-Transistors18 ist mit dem Sourceanschluss eines ersten p-MOS-Transistors20 gekoppelt. - Der erste Signaleingang
13 ist zusätzlich mit dem Gateanschluss eines zweiten n-MOS-Transistors19 verbunden. Der Sourceanschluss des zweiten n-MOS-Transistors19 an ein Masse-Potential gekoppelt. Der Drainanschluss des zweiten n-MOS-Transistors19 ist mit dem Sourceanschluss eines zweiten p-MOS-Transistors21 verbunden. - Der Drainanschluss des ersten p-MOS-Transistors
20 und der Drainanschluss des zweiten p-MOS-Transistors21 sind mit einem zweiten Versorgungsspannungsanschluss16 verbunden, dem eine zweite Versorgungsspannung mit dem zweiten Spannungspegel zugeführt ist. Der Gateanschluss des ersten p-MOS-Transistors20 ist mit dem Sourceanschluss des zweiten p-MOS-Transistors21 verbunden. In gleicher Form ist der Gateanschluss des zweiten p-MOS-Transistors21 mit dem Sourceanschluss des ersten p-MOS-Transistors20 verbunden. Ein zwischen dem Drainanschluss des zweiten n-MOS-Transistors19 und dem Sourceanschluss des zweiten p-MOS-Transistors21 abgegriffenes Zwischensignal wird einer ersten Inverterschaltung zugeführt. - Die erste Inverterschaltung weist einen dritten n-MOS-Transistor
23 und einem dritten p-MOS-Transitor22 auf. Diese sind dabei so geschaltet, dass der Sourceanschluss des dritten n-MOS-Transistors23 an ein Masse-Potential gekoppelt ist. Der Drainanschluss des dritten n-MOS-Transistors23 ist mit dem Sourceanschluss des dritten p-MOS-Transistors22 ver bunden. Der Drainanschluss des dritten p-MOS-Transistors22 ist mit dem Sourceanschluss eines vierten p-MOS-Transistors25 verbunden. Der Drainanschluss des vierten p-MOS-Transistors25 ist mit einem zweiten Versorgungsspannungsanschluss16 verbunden, dem eine zweite Versorgungsspannung mit dem zweiten Spannungspegel zugeführt ist. Der Gateanschluss des vierten p-MOS-Transistors25 ist mit einem Steueranschluss24 verbunden, dem ein Steuersignal zuführbar ist. - Ein zwischen dem Drainanschluss des vierten n-MOS-Transistors
23 und dem Sourceanschluss des vierten p-MOS-Transistors22 abgegriffenes Ausgangssignal wird dem ersten Signalausgang14 zugeführt. Dabei ist der erste Signalausgang14 über die Source-Drain-Strecke des vierten n-MOS-Transistors26 an ein Masse-Potential gekoppelt. Der Gateanschluss des vierten n-MOS-Transistors26 ist mit Steueranschluss24 verbunden. - Die Funktionsweise der dargestellten Spannungspegelverschiebeeinheit wird im Folgenden näher erläutert.
- Am ersten Signaleingang
13 liegt ein dem Spannungspegel der ersten Versorgungsspannung entsprechendes Potential an. Das entspricht üblicherweise einem Logikwert „1" in einer ersten Versorgungsspannungsdomäne. Damit ist mittels des Inverters17 die Source-Drain-Strecke des ersten n-MOS-Transistors18 gesperrt und die Source-Drain-Strecke des zweitem n-MOS-Transistors19 geöffnet. Dies ist gleichbedeutend damit, dass die Source-Drain-Strecke des ersten p-MOS-Transistors20 gesperrt ist, während die Source-Drain-Strecke des zweiten p-MOS-Transistors21 geöffnet ist. Das Zwischensignal hat dementsprechend einen Spannungspegel, der einem Nullpotential entspricht. Durch die sich anschließende erste Inverterschaltung wird ein Ausgangssignal erzeugt, dass einem logischen Wert „1" entspricht. Da die Inverterschaltung mit der zweiten Versorgungsspannung betrieben wird, hat das Ausgangssignal ein Potential, das dem Spannungspegel der zweiten Versorgungsspannung entspricht. - In analoger Weise kann die Funktion der Spannungspegelverschiebeeinheit nachvollzogen werden, wenn das Eingangssignal ein einem Nullpotential entsprechenden Spannungspegel aufweist und damit einem Logikwert „0" darstellt. Eine Verschiebung des Spannungspegels im eigentlichen Sinne findet nicht statt, da das Ausgangssignal ebenfalls einen Logikwert „0" darstellt.
- Der Steueranschluss
24 ermöglicht ein Ausschalten der Spannungspegelverschiebeeinheit. Liegt am Steueranschluss ein Logikwert „0" an, so ist der vierte p-MOS-Transistor derart geschaltet, dass seine Source-Drain-Strecke geöffnet ist. Hingegen ist die Source-Drain-Strecke des vierten n-MOS-Transistors26 geschlossen. Die Spannungspegelverschiebeeinheit arbeitet dementsprechend wie oben dargelegt. - In dem Fall, dass an dem Steueranschluss
24 ein Logikwert „1" anliegt, ist die Source-Drain-Strecke des vierten p-MOS-Transistors25 gesperrt und die Source-Drain-Strecke des vierten n-MOS-Transistors26 geöffnet. Dadurch liegt an dem ersten Signalausgang unabhängig von dem Eingangssignal immer ein Masse-Potential an. Das Ausgangssignal weist unabhängig von dem Eingangsignal einen Logikwert „0" auf. Die Spannungspegelverschiebeeinheit ist ausgeschaltet bzw. außer Betrieb gesetzt. -
3 zeigt eine schematische Darstellung einer Rücksetzeinheit, wie sie in1 zum Einsatz kommen kann. Die Rücksetzeinheit weist eine Stromquelle27 , einen ersten Inverter28 , einen zweiten Inverter29 und einen dritten Inverter30 auf. Die Inverter werden jeweils über einen Versorgungsspannungseingang32 mit einer Versorgungsspannung Vdd versorgt. Sie weisen jeweils eine gleiche Schaltung aus einem p-MOS-Transistor und einem n-MOS Transistor auf. Dabei ist die Source-Drain-Strecke des p-MOS-Transistors den Versorgungsspannungseingang32 mit dem Inverterausgang verbunden, und die Source- Drain-Strecke des n-MOS-Transistors den Inverterausgang ist mit einem Masseanschluss verbunden. Die Gate-Anschlüsse des p-MOS-Transistors und des n-MOS-Transistors sind mit dem Invertereingang verbunden. Der erste Inverter weist zusätzlich einen zwischen der Source-Drain-Strecke des p-MOS-Transistors und dem Inverterausgang geschalteten Widerstand33 auf. Die Verstärkung des n-MOS-Transistors des ersten Inverters28 ist größer als die Verstärkung des n-MOS-Transistors des zweiten Inverters29 . - Die Stromquelle
27 besteht aus einem Transistor, dessen Kollektoranschluss und Basisanschluss mit einem Masse-Potential verbunden sind. Der Emitteranschluss des Transistors ist mit dem Inverterausgang des ersten Inverters28 verbunden. An diesem Inverterausgang liegt ein erster Spannungsknoten34 . Der erste Spannungsknoten34 ist ebenfalls mit dem Invertereingang des zweiten Inverters29 verknüpft. Der Inverterausgang des zweiten Inverters29 ist mit dem Invertereingang des ersten Inverters28 und dem Invertereingang des dritten Inverters30 verbunden. An ihm liegt ein zweiter Spannungsknoten35 . Der Inverterausgang des dritten Inverters ist zugleich der Rücksetzsignalausgang31 . - Damit ergibt sich die folgende Funktionsweise der Rücksetzeinheit. Der Umschaltpunkt des ersten Inverters
28 ergibt sich aus dem arithmetischen Mittel der Versorgungsspannung Vdd und der Basis-Emitter-Spannung des Transistors der Stromquelle27 . Anfangs ist der Strompegel der Versorgungsspannung Vdd am Versorgungsspannungseingang32 ein Nullpotential und der erste Spannungsknoten34 und der zweite Spannungsknoten35 sind entladen. Die p-MOS-Transistoren und n-MOS-Transistoren der Inverter in der Rücksetzeinheit sind hochohmig, der Kollektorstrom des Transistors der Stromquelle27 entspricht 0 mA. - Steigt der Spannungspegel der Versorgungsspannung Vdd, bleibt aber niedriger als die Emitter-Basis-Spannung am Transistor der Stromquelle
27 , so liegt der Spannungspegel am zweiten Spannungsknoten35 weiterhin auf einem Null-Pegel. Der n-MOS-Transistor des ersten Inverters28 ist weiterhin nicht-leitend und der p-MOS-Transistor des ersten Inverters28 weist eine leitende Source-Drain-Strecke auf. Damit steigt die Spannung am ersten Spannungsknoten34 mit der Versorgungsspannung Vdd an. Übersteigt die Versorgungsspannung Vdd die zwischen Basis- und Emitteranschluss des Transistors der Stromquelle27 anliegenden Diodenspannung, so nimmt der Kollektorstrom desselben Transistors zu, wobei die Diodenspannung nahezu konstant bleibt. Der Widerstand33 begrenzt den Strom an der Stromquelle27 , und hält dadurch die Gesamtstromaufnahme der Rücksetzeinheit gering. - Im Laufe des Ansteigens der Versorgungsspannung Vdd bildet sich zwischen ihr und dem Spannungspegel am ersten Spannungsknoten
34 ein Potentialunterschied aus, der mit dem Anstieg der Versorgungsspannung Vdd zunimmt. Erreicht der Spannungspegel der Versorgungsspannung Vdd den Umschaltpunkt des ersten Inverters28 , schaltet der erste Inverter28 seinen Inverterausgang auf den Spannungspegel der Versorgungsspannung Vdd um, die Source-Drain-Strecke des n-MOS-Transistors des ersten Inverters28 wird leitend und zieht den ersten Spannungsknoten34 auf ein Masse-Potential. Der p-MOS-Transistor des ersten Inverters wird hingegen nicht-leitend. Der Stromfluss in der Stromquelle27 wird abgeschaltet. In der Rücksetzeinheit fließen keine Ströme. Somit wird erreicht, dass nach Auslösen des Rücksetzsignals keine Leistung in der Rücksetzeinheit verbraucht wird. -
4 zeigt eine schematische Darstellung eines Verzögerungsglieds. Ein Verzögerungssignaleingang36 ist über einen zweiten Widerstand39 mit dem Eingang eines Schmitt-Triggers38 verbunden. Der Ausgang des Schmitt-Triggers38 ist mit einem Verzögerungssignalausgang37 verbunden. Zwischen dem zweiten Widerstand39 und dem Eingang des Schmitt-Triggers38 ist eine Verbindungsleitung über einen Kondensator40 an das Masse-Potential gekoppelt. Durch diese Schaltung wird in dem Fachmann bekannter Weise ein am Verzögerungssignaleingang36 eingegebenes Signal am Verzögerungssignalausgang37 um ein Zeitintervall ausgegeben, wobei das Zeitintervall durch den Kapazitätswert des Kondensators40 und den Widerstandswert des zweiten Widerstands39 bestimmt ist. - Zusätzlich sind zwei p-MOS-Transistoren an die Anschlüsse des zweiten Widerstandes
39 gekoppelt, die diesen über ihre Source-Drain-Strecke an das Masse-Potential koppeln. Die Gate-Anschlüsse der p-MOS-Transistoren sind mit einem Versorgungsspannungseingang32 gekoppelt, der ihnen eine Versorgungsspannung zuführt. Ist der Spannungspegel der Versorgungsspannung auf einem Nullpegel, wird derart der Kondensator40 entladen, bzw. liegt am Eingang des Schmitt-Triggers38 und damit auch am Verzögerungssignalausgang37 ein Nullpotential an. -
- 1
- Schaltungsanordnung
- 1.1
- Erste Versorgungsspannungsdomäne
- 1.2
- Zweite Versorgungsspannungsdomäne
- 2
- Erster Schaltungsblock
- 3
- Zweiter Schaltungsblock
- 4
- Spannungspegelverschiebeeinheit
- 5
- Spannungspegeldetektor
- 6
- Rücksetzeinheit
- 7
- ODER-Gatter
- 8
- Schwellendetektoreinheit
- 9
- Verzögerungsglied
- 10
- Dritter Schaltungsblock
- 11
- Dritte Spannungspegelverschiebeeinheit
- 12
- Zweite Spannungspegelverschiebeeinheit
- 13
- Erster Signaleingang
- 14
- Erster Signalausgang
- 15
- Erster Versorgungsspannungsanschluss
- 16
- Zweiter Versorgungsspannungsanschluss
- 17
- Inverter
- 18
- Erster n-MOS-Transistor
- 19
- Zweiter n-MOS-Transistor
- 20
- Erster p-MOS-Transistor
- 21
- Zweiter p-MOS-Transistor
- 22
- Dritter p-MOS-Transistor
- 23
- Dritter n-MOS-Transistor
- 24
- Steueranschluss
- 25
- Vierter p-MOS-Transistor
- 26
- Vierter n-MOS-Transistor
- 27
- Stromquelle
- 28
- Erster Inverter
- 29
- Zweiter Inverter
- 30
- Dritter Inverter
- 31
- Rücksetzsignalausgang
- 32
- Versorgungsspannungseingang
- 33
- Widerstand
- 34
- Erster Spannungsknoten
- 35
- Zweiter Spannungsknoten
- 36
- Verzögerungssignaleingang
- 37
- Verzögerungssignalausgang
- 38
- Schmitt-Trigger
- 39
- Zweiter Widerstand
- 40
- Kondensator
Claims (12)
- Schaltungsanordnung (
1 ) mit – einem mit einer ersten Versorgungsspannung arbeitenden ersten Schaltungsblock (2 ), – einem mit einer zweiten Versorgungsspannung arbeitenden zweiten Schaltungsblock (3 ), – wobei der erste Schaltungsblock (2 ) mit dem zweiten Schaltungsblock (3 ) mittels einer Spannungspegelverschiebeeinheit (4 ) gekoppelt ist, um den zweiten Schaltungsblock (3 ) ein erstes Aktivierungs- oder Deaktivierungssignal zu übermitteln, und – einem mit der zweiten Versorgungsspannung arbeitenden Spannungspegeldetektor (5 ), dem die erste Versorgungsspannung zuführbar ist, und der derart eingerichtet ist, dass er ein erstes Steuerungssignal ausgibt, wenn der Spannungspegel der ersten Versorgungsspannung unter einem Schwellenwert liegt, – wobei die Spannungspegelverschiebeeinheit (4 ) an den Spannungspegeldetektor (5 ) gekoppelt ist, so dass ihr das erste Steuersignal zuführbar ist, und – wobei die Spannungspegelverschiebeeinheit (4 ) dem zweiten Schaltungsblock (3 ) das erste Deaktivierungssignal übermittelt, wenn der Spannungspegeldetektor (5 ) das erste Steuerungssignal ausgibt. - Schaltungsanordnung (
1 ) gemäß Anspruch 1 mit einer mit der ersten Versorgungsspannung arbeitenden und an dem ersten Schaltungsblock (2 ) gekoppelten Rücksetzeinheit (6 ), die derart eingerichtet ist, dass sie beim Einschalten der ersten Versorgungsspannung ein Rücksetzsignal übermittelt, um den ersten Schaltungsblock (2 ) in einen definierten Anfangszustand zu setzen. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche, wobei der Spannungspegeldetektor (5 ) über eine zweite Spannungspegelverschiebeeinheit (7 ) mit dem ersten Schaltungsblock (2 ) gekoppelt ist, um bei Vorhandensein des ersten Steuerungssignals den ersten Schaltungsblock (2 ) in einen definierten Anfangszustand zu setzen. - Schaltungsanordnung (
1 ) gemäß Anspruch 3, mit einem Mittel (7 ), das an die Rücksetzeinheit (6 ) und an den Spannungspegeldetektor (5 ) gekoppelt ist und dem ersten Schaltungsblock das Rücksetzsignal oder ein das erste Steuerungssignal zuführt. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche, wobei die Rücksetzeinheit einen Schwellenwertdetektor und ein Verzögerungsglied umfasst. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche, wobei der Schwellenwertdetektor derart eingerichtet ist, dass seine Stromaufnahme im Wesentlichen null ist, wenn der Spannungspegel der ersten Versorgungsspannung über dem Schwellenwert liegt. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche, wobei der erste Schaltungsblock ein digitaler Schaltungsblock ist. - Schaltungsanordnung (
1 ) gemäß Anspruch 7, wobei der digitale Schaltungsblock ein fest verdrahtetes Logik-Schaltwerk umfasst. - Schaltungsanordnung (
1 ) gemäß Anspruch 7, wobei der digitale Schaltungsblock ein programmierbares Logikschaltwerk, insbesondere ein DSP, umfasst. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche, wobei der zweite Schaltungsblock eine analoge Schaltung umfasst. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche wobei der zweite Schaltungsblock wenigstens eine der folgenden analogen Schaltungen umfasst: – einen Spannungs-Gesteuerten Oszillator, – eine Phasenregelschleife, – eine Schaltung zur Modulation und/oder Demodulation eines analogen Signals oder – eine Verstärkerschaltung. - Schaltungsanordnung (
1 ) gemäß einem der voranstehenden Ansprüche mit wenigstens einem mit einer zweiten Versorgungsspannung arbeitenden dritten Schaltungsblock, – wobei der erste Schaltungsblock (2 ) mit dem dritten Schaltungsblock über eine zweite Spannungspegelverschiebeeinheit verbunden ist, um dem drittem Schaltungsblock ein zweites Aktivierungs- oder Deaktivierungssignal zu übermitteln, – wobei die zweite Spannungspegelverschiebeeinheit an den Spannungspegeldetektor (5 ) gekoppelt ist, und – wobei die zweite Spannungspegelverschiebeeinheit dem dritten Schaltungsblock ein zweites Deaktivierungssignal übermittelt, wenn der Spannungspegeldetektor (5 ) das erste Steuerungssignal ausgibt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004049744A DE102004049744B4 (de) | 2004-10-13 | 2004-10-13 | Schaltungsanordnung |
US11/249,810 US7279943B2 (en) | 2004-10-13 | 2005-10-13 | Circuit arrangement receiving different supply voltages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004049744A DE102004049744B4 (de) | 2004-10-13 | 2004-10-13 | Schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004049744A1 DE102004049744A1 (de) | 2006-09-14 |
DE102004049744B4 true DE102004049744B4 (de) | 2009-07-30 |
Family
ID=36180142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004049744A Expired - Fee Related DE102004049744B4 (de) | 2004-10-13 | 2004-10-13 | Schaltungsanordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7279943B2 (de) |
DE (1) | DE102004049744B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8164377B1 (en) | 2005-11-21 | 2012-04-24 | Analog Devices, Inc. | Signal dependent compensation with matched detectors |
US8207777B1 (en) * | 2005-11-21 | 2012-06-26 | Analog Devices, Inc. | Compensation with ratiometric attenuation |
TWI356985B (en) * | 2008-03-18 | 2012-01-21 | Wistron Corp | Timing control apparatus |
JP5979162B2 (ja) * | 2014-01-16 | 2016-08-24 | 株式会社村田製作所 | パワーオンリセット回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214316A (en) * | 1991-04-19 | 1993-05-25 | Nec Corporation | Power-on reset circuit device for multi-level power supply sources |
DE69209229T2 (de) * | 1991-11-07 | 1996-10-10 | Motorola Inc | Gesteuerte Ladungspumpe und Steuerverfahren |
US6097225A (en) * | 1998-07-14 | 2000-08-01 | National Semiconductor Corporation | Mixed signal circuit with analog circuits producing valid reference signals |
WO2002071486A2 (en) * | 2001-03-02 | 2002-09-12 | Qualcomm Incorporated | Mixed analog and digital integrated circuits |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4300065A (en) * | 1979-07-02 | 1981-11-10 | Motorola, Inc. | Power on reset circuit |
JP2658551B2 (ja) | 1990-10-26 | 1997-09-30 | 日本電気株式会社 | 電源投入リセット回路 |
US5703510A (en) * | 1996-02-28 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Power on reset circuit for generating reset signal at power on |
US6215342B1 (en) * | 1999-07-14 | 2001-04-10 | Fairchild Semiconductor Corporation | Power-on reset circuit for dual-supply system |
JP4462743B2 (ja) * | 2000-03-29 | 2010-05-12 | 株式会社ルネサステクノロジ | パワーオンリセット回路 |
JP4187430B2 (ja) * | 2001-08-24 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7049865B2 (en) * | 2004-03-05 | 2006-05-23 | Intel Corporation | Power-on detect circuit for use with multiple voltage domains |
-
2004
- 2004-10-13 DE DE102004049744A patent/DE102004049744B4/de not_active Expired - Fee Related
-
2005
- 2005-10-13 US US11/249,810 patent/US7279943B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214316A (en) * | 1991-04-19 | 1993-05-25 | Nec Corporation | Power-on reset circuit device for multi-level power supply sources |
DE69209229T2 (de) * | 1991-11-07 | 1996-10-10 | Motorola Inc | Gesteuerte Ladungspumpe und Steuerverfahren |
US6097225A (en) * | 1998-07-14 | 2000-08-01 | National Semiconductor Corporation | Mixed signal circuit with analog circuits producing valid reference signals |
WO2002071486A2 (en) * | 2001-03-02 | 2002-09-12 | Qualcomm Incorporated | Mixed analog and digital integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
DE102004049744A1 (de) | 2006-09-14 |
US7279943B2 (en) | 2007-10-09 |
US20060082396A1 (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006029475B4 (de) | Effiziente Einschaltstrom-Begrenzungsschaltung mit bidirektionellen Doppelgate-HEMT-Bauteilen | |
DE102015204021B4 (de) | Dynamische Strombegrenzungsschaltung | |
DE102011087368A1 (de) | Anordnung und verfahren zum bootstrapping eines schaltertreibers | |
DE102011087434A1 (de) | Anordnung und Verfahren zum Treiben eines Schalters | |
DE102012108489A1 (de) | Totzeitoptimierung von DC-DC-Konvertern | |
DE102011087431A1 (de) | Anordnung und Verfahren zum Treiben eines Kaskodenschalters | |
DE102016206588A1 (de) | Synchron-Tiefsetzsteller mit Schutz vor Kurzschluss zu einer Spannungsquelle | |
DE19651548C2 (de) | CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung | |
DE2931144A1 (de) | Schaltungsanordnung zum beseitigen des ein- und ausschaltknackens bei einem verstaerker | |
DE60309675T2 (de) | Leistungsschaltkreis mit gesteuertem Sperrstrom | |
DE102004049744B4 (de) | Schaltungsanordnung | |
DE102005045695A1 (de) | Vorrichtung und Verfahren zur Erzeugung einer internen Spannung | |
DE10252589B4 (de) | Stromversorgungsschaltung | |
DE10297334T5 (de) | Digitaler Pegelschieber mit verringerter Verlustleistung und Sperrung von Fehlübertragungen | |
DE102006054547B4 (de) | Chip mit einer Schaltungsanordnung zur Spannungsregelung | |
DE19918041B4 (de) | Schaltnetzteil und Verfahren zur Ansteuerung eines Schalters in einem Schaltnetzteil | |
DE3336640A1 (de) | Elektrische steueranordnung mit netz-ein-reset-schaltung | |
DE112021004093T5 (de) | Strombegrenzungstechnik für tiefsetzsteller | |
EP4115525A1 (de) | Treiberschaltung für ein niederinduktives leistungsmodul sowie ein niederinduktives leistungsmodul mit erhöhter kurzschlussfestigkeit | |
WO2009004043A2 (de) | Schaltungsanordnung und verfahren zum auswerten eines datensignals | |
EP0689291B1 (de) | MOS-Treiberschaltung | |
EP1919067B1 (de) | Ansteuerschaltung für einen Schalter in einem Schaltwandler mit Burst-Betriebsmodus | |
EP1326338B1 (de) | Vorrichtung zur Ansteuerung eines elektrischen Leistungsbauelements | |
DE10297301T5 (de) | Leistungssteuerschaltung mit aktiver Impedanz zur Verhinderung einer Messung von Störinformation | |
DE19906860C2 (de) | Tristate-Differenz-Ausgangsstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130306 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130306 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |