JPH10336007A - レベルコンバータ、出力回路及び入出力回路 - Google Patents

レベルコンバータ、出力回路及び入出力回路

Info

Publication number
JPH10336007A
JPH10336007A JP9139739A JP13973997A JPH10336007A JP H10336007 A JPH10336007 A JP H10336007A JP 9139739 A JP9139739 A JP 9139739A JP 13973997 A JP13973997 A JP 13973997A JP H10336007 A JPH10336007 A JP H10336007A
Authority
JP
Japan
Prior art keywords
output
signal
level
power supply
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9139739A
Other languages
English (en)
Inventor
Tsutomu Kato
勉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP9139739A priority Critical patent/JPH10336007A/ja
Priority to KR1019980008107A priority patent/KR19980086530A/ko
Publication of JPH10336007A publication Critical patent/JPH10336007A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】複数の電源電圧で動作する半導体装置に使用さ
れるレベルコンバータにおいて、複数の電源電圧の投入
時期に時間差がある場合にも安定して動作するレベルコ
ンバータを提供する。 【解決手段】レベルコンバータは入力バッファ回路１０
０と、出力保持回路１０２を備えたレベル変換部１０１
を備える。入力バッファ回路１００は低電圧電源に基づ
く振幅を備えた２値入力信号Ａに基づいて、一対のバッ
ファ信号Ｘ１，Ｘ２をレベル変換部１０１に出力する。
レベル変換部１０１はバッファ信号Ｘ１，Ｘ２に基づい
て、２値入力信号Ａを高電圧電源に基づく振幅の２値出
力信号Ｙに変換して出力する。出力保持回路１０２はバ
ッファ信号Ｘ１，Ｘ２が不定状態となったとき、バッフ
ァ信号Ｘ１，Ｘ２の電位差に基づいて２値出力信号Ｙを
出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の電源電圧で
動作する半導体装置に使用されるレベルコンバータに関
するものである。
【０００２】近年の半導体装置では、低消費電力化を図
るために異なる電源電圧で動作する回路を備え、その回
路毎に必要に応じた電源電圧を供給する構成としたもの
がある。電源電圧の異なる回路間のインターフェイスと
してレベルコンバータが使用され、その動作に高い信頼
性が要求されている。
【０００３】
【従来の技術】図１０は、２種類の電源電圧で動作する
半導体装置の出力部を示す。３ｖの電源電圧で動作する
内部回路５０から出力される信号Ａは、レベルコンバー
タ５１に入力されるとともに、インバータ５２にて反転
されて信号Ａバーとしてレベルコンバータ５１に入力さ
れる。従って、信号Ａ，Ａバーは一方がグランドＧＮ
Ｄ、他方が３ｖとなる信号である。
【０００４】レベルコンバータ５１に前記信号Ａ及び反
転された信号Ａバーが入力されると、信号Ａはその振幅
がグランドレベルから５ｖとなる信号Ｂに変換されて出
力される。この信号Ｂは、ＰチャネルＭＯＳトランジス
タＴr1と、ＮチャネルＭＯＳトランジスタＴr2とで構成
され５ｖの電源電圧で動作するＣＭＯＳインバータ５３
でバッファリングされて出力端子５４から出力される。
【０００５】図１１は、従来のレベルコンバータ５１を
示す。ＰチャネルＭＯＳトランジスタＴr3，Ｔr5のソー
スには５ｖの電源電圧が供給される。トランジスタＴr3
のドレインは、ＮチャネルＭＯＳトランジスタＴr4のド
レインに接続され、前記トランジスタＴr5のドレイン
は、ＮチャネルＭＯＳトランジスタＴr6のドレインに接
続されている。前記トランジスタＴr4，Ｔr6のソースは
グランドＧＮＤに接続されている。
【０００６】前記トランジスタＴr3，Ｔr4のドレイン、
即ちノードＮ１は前記トランジスタＴr5のゲートに接続
され、前記トランジスタＴr5，Ｔr6のドレイン、即ちノ
ードＮ２は前記トランジスタＴr3のゲートに接続されて
いる。また、前記ノードＮ２はＰチャネルＭＯＳトラン
ジスタＴr7と、ＮチャネルＭＯＳトランジスタＴr8とで
構成され５ｖの電源電圧で動作するＣＭＯＳインバータ
５５のゲートに接続されている。
【０００７】前記トランジスタＴr6のゲートには前記信
号Ａが入力され、前記トランジスタＴr4のゲートには前
記信号Ａバーが入力される。そして、ＣＭＯＳインバー
タ５５のドレインから前記信号Ｂが出力される。尚、前
記トランジスタＴr4，Ｔr6は前記トランジスタＴr3，Ｔ
r5より大きな電流駆動能力を備える。
【０００８】このように構成されたレベルコンバータ５
１では、信号ＡがＨレベル（３ｖ）、信号ＡバーがＬレ
ベル（グランドレベル）となれば、トランジスタＴr6が
オンされるとともに、トランジスタＴr4がオフされる。
そして、トランジスタＴr3がオンされるとともに、トラ
ンジスタＴr5がオフされる。このとき、ノードＮ２はＬ
レベル（グランドレベル）であり、ＣＭＯＳインバータ
５５からはＨレベル（５ｖ）の信号Ｂが出力される。
【０００９】信号ＡがＬレベル（グランドレベル）、信
号ＡバーがＨレベル（３ｖ）となれば、トランジスタＴ
r6がオフされるとともに、トランジスタＴr4がオンされ
る。そして、トランジスタＴr5がオンされるとともに、
トランジスタＴr3がオフされる。このとき、ノードＮ２
はＨレベル（５ｖ）であり、ＣＭＯＳインバータ５５か
らはＬレベル（グランドレベル）の信号Ｂが出力され
る。
【００１０】従って、このレベルコンバータ５１は、そ
の振幅がグランドレベルから３ｖとなる信号Ａ，Ａバー
を、その振幅がグランドレベルから５ｖとなる信号Ｂに
変換して出力する。
【００１１】
【発明が解決しようとする課題】ところで、複数の電源
電圧で動作する半導体装置において、複数の電圧値の電
源電圧が回路内部に供給される場合、電源装置では一般
的に高電圧から低電圧を生成するため、回路内部には高
い電圧値の電源電圧が先に供給される。
【００１２】３ｖの電源電圧と、５ｖの電源電圧が回路
内部に供給される場合、例えば、図１２に示すように、
５ｖの電源電圧が供給されてから、数μＳ（マイクロセ
コンド）後に３ｖの電源電圧が供給される。５ｖの電源
電圧が供給されていて、３ｖの電源電圧が供給されてい
ない数μＳの間は、３ｖの電源電圧で動作する回路内の
全ての信号がＬレベルになっている状態とみなすことが
できる。
【００１３】そして、３ｖの電源電圧で動作する回路か
らの信号である前記信号Ａ及び信号Ａバーが共にＬレベ
ルのときでも、レベルコンバータ５１に５ｖの電源電圧
が供給される状態が生じる。
【００１４】すると、トランジスタＴr4，Ｔr6は共にオ
フされた状態で前記トランジスタＴr3，Ｔr5のドレイン
に５ｖの電源電圧が供給されているため、ノードＮ１，
Ｎ２が中間電位となることがある。
【００１５】従って、ＣＭＯＳインバータ５５の入力が
中間電位となり、トランジスタＴr7，Ｔr8が共にオンさ
れ、電源からグランドＧＮＤに貫通電流が流れてしまう
という問題がある。
【００１６】又、レベルコンバータ５１の出力信号Ｂも
中間電位となり、トランジスタＴr1，Ｔr2が共にオンさ
れ、電源からグランドＧＮＤに貫通電流が流れることと
なる。このトランジスタＴr1，Ｔr2は負荷駆動能力の大
きいトランジスタが用いられている。従って、トランジ
スタＴr1，Ｔr2を介して流れる貫通電流は、数１０〜数
１００ミリアンペアとかなり大きい電流値となる。よっ
て、消費電力が増大してしまうという問題がある。ま
た、ラッチアップによる誤動作を引起こす原因となる。
【００１７】この発明の目的は、複数の電源電圧で動作
する半導体装置に使用されるレベルコンバータにおい
て、複数の電源電圧の投入時期に時間差がある場合にも
安定して動作するレベルコンバータを提供することにあ
る。
【００１８】
【課題を解決するための手段】図１は請求項１に記載し
た発明の原理説明図である。すなわち、レベルコンバー
タは入力バッファ回路１００と、出力保持回路１０２を
備えたレベル変換部１０１を備える。入力バッファ回路
１００は低電圧電源に基づく振幅を備えた２値入力信号
Ａに基づいて、一対のバッファ信号Ｘ１，Ｘ２をレベル
変換部１０１に出力する。レベル変換部１０１は前記バ
ッファ信号Ｘ１，Ｘ２に基づいて、２値入力信号Ａを高
電圧電源に基づく振幅の２値出力信号Ｙに変換して出力
する。出力保持回路１０２はバッファ信号Ｘ１，Ｘ２が
不定状態となったとき、該バッファ信号Ｘ１，Ｘ２の電
位差に基づいて２値出力信号Ｙを出力する。
【００１９】請求項２では、請求項１に記載のレベルコ
ンバータにおいて、前記出力保持回路及びレベル変換部
は高電圧電源で動作する第１及び第２のＣＭＯＳインバ
ータの入力端子と出力端子とが互いに接続されて構成さ
れる。
【００２０】前記入力バッファ回路は、前記第１のＣＭ
ＯＳインバータの出力端子と低電位側電源との間に第１
の入力トランジスタが直列に接続されるとともに、前記
第２のＣＭＯＳインバータの出力端子と低電位側電源と
の間に第２の入力トランジスタが直列に接続されて構成
され、前記２値入力信号に基づいて前記第１及び第２の
入力トランジスタのいずれか一方をオンさせることによ
り、前記バッファ信号が出力される。
【００２１】請求項３では、前記出力保持回路には、高
電圧電源の投入時の前記２値出力信号の初期値を設定す
る初期値設定回路が備えられる。請求項４では、前記初
期値設定回路は、前記第１及び第２のＣＭＯＳインバー
タのいずれかの出力端子が容量を介して高電位側電源と
低電位側電源とのいずれかに接続される。
【００２２】請求項５では、前記初期値設定回路は、前
記第１及び第２のＣＭＯＳインバータのいずれかの出力
端子と、高電位側電源及び低電位側電源のいずれかとの
間に介在される初期値設定用トランジスタと、高電圧電
源の投入に基づいて、前記初期値設定用トランジスタを
所定時間オンさせるリセット信号出力回路とから構成さ
れる。
【００２３】請求項６では、前記初期値設定回路は、前
記第１及び第２のＣＭＯＳインバータのスレッショルド
電圧が異なる値とされて構成される。請求項７では、前
記初期値設定回路は、前記容量と、スレッショルド電圧
が異なる値の前記第１及び第２のＣＭＯＳインバータと
から構成される。
【００２４】請求項８では、請求項１乃至７のいずれか
１項に記載のレベルコンバータの２値出力信号に基づい
て出力バッファ回路が駆動される出力回路を要旨として
いる。
【００２５】請求項９では、請求項３乃至７のいずれか
１項に記載のレベルコンバータの２値出力信号に基づい
て、抵抗を介して高電位側電源に接続されたプルアップ
制御用トランジスタが開閉される出力回路を要旨として
いる。
【００２６】請求項１０では、請求項３乃至７のいずれ
か１項に記載のレベルコンバータの２値出力信号に基づ
いて、出力バッファ回路から出力信号を出力する出力モ
ードと、出力バッファ回路の出力信号を不定状態とする
入力モードとが切り換えられる入出力回路を要旨として
いる。
【００２７】（作用）請求項１に記載の発明によれば、
出力保持回路１０２は、バッファ信号Ｘ１，Ｘ２が不定
状態となったときにはバッファ信号Ｘ１，Ｘ２の電位差
に基づいて２値出力信号Ｙを出力する。従って、バッフ
ァ信号Ｘ１，Ｘ２が不定状態となっても、回路が正常に
動作する。
【００２８】請求項２に記載の発明によれば、２値入力
信号に基づいて前記第１及び第２の入力トランジスタの
いずれか一方がオンされることにより、第１及び第２の
ＣＭＯＳインバータから前記２値出力信号が出力され
る。第１及び第２のＣＭＯＳインバータは、その出力端
子に僅かな電位差が存在すれば、その電位差を拡大する
ように動作するため、バッファ信号が不定状態となった
ときには、その出力端子のいずれか一方はＨレベル、他
方はＬレベルとなる。従って、２値出力信号が確実に出
力される。
【００２９】請求項３に記載の発明によれば、初期値設
定回路は、高電圧電源の投入時の前記２値出力信号の初
期値を設定する。従って、高電圧電源が投入されると、
出力保持回路からは設定された初期値の２値出力信号が
出力される。
【００３０】請求項４に記載の発明によれば、高電位側
電源に接続された容量は、高電圧電源が投入されると、
接続された出力端子の電位を引き上げるように働く。
又、低電位側電源に接続された容量は、高電圧電源が投
入されると、接続された出力端子の電位を引き下げるよ
うに働く。従って、前記バッファ信号が不定状態で高電
圧電源が投入されたときに出力される２値出力信号の初
期値が、２値出力信号のいずれかに決定される。
【００３１】請求項５に記載の発明によれば、リセット
信号出力回路は高電圧電源が投入されると、所定時間リ
セット信号を出力する。高電位側電源に接続された初期
値設定用トランジスタは、高電圧電源が投入されると、
前記リセット信号に基づいてオンされて、ＣＭＯＳイン
バータの出力端子の電位を引き上げるように働く。又、
低電位側電源に接続された初期値設定用トランジスタ
は、高電圧電源が投入されると、前記リセット信号に基
づいてオンされて、ＣＭＯＳインバータの出力端子の電
位を引き下げるように働く。従って、前記バッファ信号
が不定状態で高電圧電源が投入されたときに出力される
２値出力信号の初期値が、２値出力信号のいずれかに決
定される。
【００３２】請求項６に記載の発明によれば、スレッシ
ョルド電圧が低いＣＭＯＳインバータとスレッショルド
電圧が高いＣＭＯＳインバータに高電圧電源が投入され
ると、スレッショルド電圧が低いＣＭＯＳインバータの
方が先にＨレベルを出力するため、前記バッファ信号が
不定状態で高電圧電源が投入されたときに出力する２値
出力信号の初期値が、２値出力信号のいずれかに決定さ
れる。
【００３３】請求項７に記載の発明によれば、スレッシ
ョルド電圧が低いＣＭＯＳインバータとスレッショルド
電圧が高いＣＭＯＳインバータに高電圧電源が投入され
ると、スレッショルド電圧が低いＣＭＯＳインバータの
方が先にＨレベルを出力するため、前記容量の働きに加
勢して確実に前記初期値が決定される。
【００３４】請求項８に記載の発明によれば、請求項１
乃至７のいずれか１項に記載のレベルコンバータの２値
出力信号に基づいて出力バッファ回路が駆動するため、
出力回路が正常に動作する。
【００３５】請求項９に記載の発明によれば、請求項３
乃至７のいずれか１項に記載のレベルコンバータの２値
出力信号に基づいて、抵抗を介して高電位側電源に接続
されたプルアップ制御用トランジスタが開閉するため、
バッファ信号が不定状態で高電圧電源が投入されたとき
のプルアップ初期状態が設定される。
【００３６】請求項１０に記載の発明によれば、請求項
３乃至７のいずれか１項に記載のレベルコンバータの２
値出力信号に基づいて、出力バッファ回路から出力信号
を出力する出力モードと、出力バッファ回路の出力信号
を不定状態とする入力モードとが切り換わるため、高電
圧電源が投入されたときのモードの初期状態が設定され
る。
【００３７】
【発明の実施の形態】
（第１の実施の形態）図２は、本発明を具体化したレベ
ルコンバータの第１の実施の形態を示す。
【００３８】ＰチャネルＭＯＳトランジスタＴr11 とＮ
チャネルＭＯＳトランジスタＴr12とで構成される第１
のＣＭＯＳインバータ２の出力端子は、ＰチャネルＭＯ
ＳトランジスタＴr13 とＮチャネルＭＯＳトランジスタ
Ｔr14 とで構成される第２のＣＭＯＳインバータ３の入
力端子に接続されている。又、第２のＣＭＯＳインバー
タ３の出力端子は第１のＣＭＯＳインバータ２の入力端
子に接続されている。本実施の形態では、第１及び第２
のＣＭＯＳインバータ２，３が出力保持回路及びレベル
変換部を構成している。
【００３９】第１のＣＭＯＳインバータ２の出力端子
は、ＮチャネルＭＯＳトランジスタで構成される第１の
入力トランジスタＴr15 のドレインに接続され、第２の
ＣＭＯＳインバータ３の出力端子は、ＮチャネルＭＯＳ
トランジスタで構成される第２の入力トランジスタＴr1
6 のドレインに接続されている。前記第１及び第２の入
力トランジスタＴr15 ，Ｔr16 のソースはグランドＧＮ
Ｄに接続されている。本実施の形態では、第１及び第２
の入力トランジスタＴr15 ，Ｔr16 が入力バッファ回路
を構成している。
【００４０】前記第２のＣＭＯＳインバータ３の出力端
子、即ちノードＮ３は、ＰチャネルＭＯＳトランジスタ
Ｔr17 とＮチャネルＭＯＳトランジスタＴr18 とで構成
される第３のＣＭＯＳインバータ４の入力端子に接続さ
れている。尚、本実施の形態では、第１〜第３のＣＭＯ
Ｓインバータ２，３，４には高電圧電源である５ｖの電
源が供給されている。又、前記トランジスタＴr15 ，Ｔ
r16 の電流駆動能力は前記トランジスタＴr11 ，Ｔr13
の電流駆動能力より大きくなるように設定されている。
【００４１】前記トランジスタＴr16 のゲートには、２
値入力信号としての入力信号Ａが入力され、前記トラン
ジスタＴr15 のゲートには前記入力信号Ａの反転信号Ａ
バーが入力される。前記入力信号Ａ，Ａバーは低電圧電
源である３ｖの電源で動作する内部回路から出力され、
その振幅はグランドレベルから３ｖまでの範囲である。
【００４２】このように構成されたレベルコンバータ１
では、入力信号ＡがＨレベル（３ｖ）、入力信号Ａバー
がＬレベル（グランドレベル）となれば、トランジスタ
Ｔr16 がオンされるとともに、トランジスタＴr15 がオ
フされる。すると、トランジスタＴr11 がオン、トラン
ジスタＴｒ12がオフされるとともに、トランジスタＴr1
4 がオン、トランジスタＴr13 がオフされる。このと
き、ノードＮ３はＬレベル（グランドレベル）であり、
第３のＣＭＯＳインバータ４に２値出力信号としてのＬ
レベル（グランドレベル）が入力され、第３のＣＭＯＳ
インバータ４からはＨレベル（５ｖ）の出力信号Ｂが出
力される。
【００４３】入力信号ＡがＬレベル（グランドレベ
ル）、入力信号ＡバーがＨレベル（３ｖ）となれば、ト
ランジスタＴr16 がオフされるとともに、トランジスタ
Ｔr15 がオンされる。すると、トランジスタＴr13 がオ
ン、トランジスタＴr14 がオフされるとともに、トラン
ジスタがＴｒ12がオン、トランジスタＴr11 がオフされ
る。このとき、ノードＮ３はＨレベル（５ｖ）であり、
第３のＣＭＯＳインバータ４に２値出力信号としてのＨ
レベル（５ｖ）が入力され、第３のＣＭＯＳインバータ
４からはＬレベル（グランドレベル）の出力信号Ｂが出
力される。
【００４４】従って、このレベルコンバータ１では、そ
の振幅がグランドレベルから３ｖとなる入力信号Ａ，Ａ
バーが、グランドレベルから５ｖの振幅となる出力信号
Ｂに変換される。
【００４５】このレベルコンバータ１を備えた半導体装
置への電源供給時に３ｖの電源供給に先立って５ｖの電
源が供給されると、前記入力信号Ａ，Ａバーは共にＬレ
ベルであるが、レベルコンバータ１には５ｖの電源が供
給される。
【００４６】すると、トランジスタＴr15 ，Ｔr16 が共
にオフされているが、レベルコンバータ１への５ｖの電
源供給に基づいて、第１及び第２のＣＭＯＳインバータ
２，３は、その出力端子電圧に僅かな電位差が存在すれ
ば、その電位差を拡大するように動作するため、その出
力端子電圧は一方がＨレベル、他方がＬレベルとなる。
従って、ノードＮ３はＬレベル（グランドレベル）か、
Ｈレベル（５ｖ）のどちらかとなり、第３のＣＭＯＳイ
ンバータ４からはＨレベル（５ｖ）か、Ｌレベル（グラ
ンドレベル）の出力信号Ｂが出力される。
【００４７】次に、上記のような第１の実施の形態にお
ける特徴的な作用効果を以下に記載する。 （１）本実施の形態のレベルコンバータ１では、入力信
号Ａ，Ａバーが共にＬレベルのときに５ｖの電源電圧が
投入されると、第１及び第２のＣＭＯＳインバータ２，
３で構成される出力保持回路によりノードＮ３がＬレベ
ル（グランドレベル）か、Ｈレベル（５ｖ）のいずれか
となるようにした。従って、レベルコンバータ１におい
て電源からグランドＧＮＤに貫通電流が流れることはな
く、出力信号Ｂが中間電位となることもない。その結
果、半導体装置の低消費電力化を図りながら、回路の正
常動作が保証される。
【００４８】（第２の実施の形態）図３は、第２の実施
の形態を示す。この第２の実施の形態のレベルコンバー
タ１０は、第１の実施の形態のレベルコンバータ１に第
１及び第２の容量Ｃ１，Ｃ２を加えたものであり、第１
の実施の形態と同一構成部分については同一符号を付し
てその説明を省略する。
【００４９】前記第１のＣＭＯＳインバータ２の出力端
子、即ちノードＮ４は、第１の容量Ｃ１を介して５ｖの
電源に接続されている。前記ノードＮ３は第２の容量Ｃ
２を介してグランドＧＮＤに接続されている。本実施の
形態では、このように接続された第１及び第２の容量Ｃ
１，Ｃ２が初期値設定回路を構成している。
【００５０】このように構成されたレベルコンバータ１
０では、第１の実施の形態のレベルコンバータ１と同様
の動作で、その振幅がグランドレベルから３ｖとなる入
力信号Ａが、グランドレベルから５ｖの振幅となる出力
信号Ｂに変換される。
【００５１】このレベルコンバータ１０を備えた半導体
装置への電源供給時に３ｖの電源供給に先立って５ｖの
電源が供給されると、前記入力信号Ａ，Ａバーは共にＬ
レベルであるが、レベルコンバータ１０には５ｖの電源
が供給される。
【００５２】トランジスタＴr15 ，Ｔr16 が共にオフさ
れているとき、レベルコンバータ１０に５ｖの電源電圧
が投入されると、第１及び第２の容量Ｃ１，Ｃ２はカッ
プリング現象を起こす。このカップリング現象は前記ノ
ードＮ４のレベルをＨレベルに向かって持ち上げるよう
に、かつ、前記ノードＮ３のレベルをＬレベルに向かっ
て引き下げるように働く。
【００５３】この状態で、第１及び第２のＣＭＯＳイン
バータ２，３が動作することにより、ノードＮ３はＬレ
ベル（グランドレベル）となり、第３のＣＭＯＳインバ
ータ４からはＨレベル（５ｖ）の出力信号Ｂが出力され
る。即ち、電源が投入されて、トランジスタＴr15 ，Ｔ
r16 が共にオフされているときのレベルコンバータ１０
の初期値は１となる。
【００５４】上記のような第２の実施の形態における特
徴的な作用効果を以下に記載する。 （１）本実施の形態のレベルコンバータ１０では、入力
信号Ａ，Ａバーが共にＬレベルのときに５ｖの電源電圧
が投入されると、前記第１の実施の形態と同様の作用に
加え、第１及び第２の容量Ｃ１，Ｃ２が起こすカップリ
ング現象により、保持回路に保持される信号が一定値と
なり、出力信号ＢはＨレベル（５ｖ）となる。従って、
第１の実施の形態の効果に加え、トランジスタＴr15 ，
Ｔr16 が共にオフされているときのレベルコンバータ１
０の初期値を１とすることができる。その結果、次段の
回路の動作を確実に制御することができる。
【００５５】上記第２の実施の形態は以下のように変更
して実施してもよい。○図４に示すように、ノードＮ４
を第１の容量Ｃ１を介してグランドＧＮＤに接続し、ノ
ードＮ３を第２の容量Ｃ２を介して５ｖの電源に接続し
てもよい。
【００５６】このように接続したレベルコンバータ１５
では、第２の実施の形態のレベルコンバータ１０と同様
に、保持回路に保持される信号が一定値となり、出力信
号ＢはＬレベル（グランドレベル）となる。従って、第
１の実施の形態の効果に加え、電源投入時のレベルコン
バータ１５の初期値を０とすることができる。その結
果、次段の回路の動作を確実に制御することができる。
【００５７】（第３の実施の形態）図５は、第３の実施
の形態を示す。この第３の実施の形態のレベルコンバー
タ２０では、第１の実施の形態のレベルコンバータ１に
ＮチャネルＭＯＳトランジスタで構成される初期値設定
用トランジスタＴr20 及びリセット信号出力回路２１を
加えたものであり、第１の実施の形態と同一構成部分に
ついては同一符号を付してその説明を省略する。
【００５８】前記第１のＣＭＯＳインバータ２の出力端
子、即ち、ノードＮ４は、ＮチャネルＭＯＳトランジス
タＴr20 のドレインに接続されている。前記トランジス
タＴr20 のソースはグランドＧＮＤに接続されている。
前記トランジスタＴr20 のゲートはリセット信号出力回
路２１に接続されている。本実施の形態では、このよう
に接続されたトランジスタＴr20 及びリセット信号出力
回路２１が初期値設定回路を構成している。
【００５９】リセット信号出力回路２１は、５ｖの電源
電圧で動作し、電源が投入されたとき所定時間Ｈレベル
となるパルス信号をリセット信号として出力する回路で
ある。尚、前記リセット信号のパルス幅は、電源が投入
されてからトランジスタＴr20 のオン動作に基づいてノ
ードＮ４の電位をノードＮ３より確実に低レベルとする
ために十分な時間に設定されている。
【００６０】このように構成されたレベルコンバータ２
０では、第１の実施の形態のレベルコンバータ１と同様
の動作で、その振幅がグランドレベルから３ｖとなる入
力信号Ａが、グランドレベルから５ｖの振幅となる出力
信号Ｂに変換される。
【００６１】このレベルコンバータ２０を備えた半導体
装置への電源供給時に３ｖの電源供給に先立って５ｖの
電源が供給されると、前記入力信号Ａ，Ａバーは共にＬ
レベルであるが、レベルコンバータ２０には５ｖの電源
が供給される。
【００６２】トランジスタＴr15 ，Ｔr16 が共にオフさ
れているとき、レベルコンバータ２０に５ｖの電源電圧
が投入されると、リセット信号出力回路２１からはリセ
ット信号が出力され、前記トランジスタＴr20 はオンさ
れる。すると、ノードＮ４がノードＮ３より低電位とな
る。
【００６３】この状態で、第１及び第２のＣＭＯＳイン
バータ２，３が動作することによりノードＮ４がＬレベ
ル（グランドレベル）、ノードＮ３がＨレベル（５ｖ）
となり、第３のＣＭＯＳインバータ４からはＬレベル
（グランドレベル）の出力信号Ｂが出力される。即ち、
電源が投入されて、トランジスタＴr15 ，Ｔr16 が共に
オフされているときのレベルコンバータ２０の初期値は
０となる。
【００６４】上記のような第３の実施の形態における特
徴的な作用効果を以下に記載する。 （１）本実施の形態のレベルコンバータ２０では、入力
信号Ａ，Ａバーが共にＬレベルのときに５ｖの電源電圧
が投入されると、そのトランジスタＴr20 がオンされて
ノードＮ４がノードＮ３より引き下げられるため、保持
回路の動作によりノードＮ４がＬレベル（グランドレベ
ル）、ノードＮ３がＨレベル（５ｖ）となり、出力信号
ＢはＬレベル（グランドレベル）となる。
【００６５】従って、第１の実施の形態の効果に加え、
トランジスタＴr15 ，Ｔr16 が共にオフされているとき
のレベルコンバータ２０の初期値を０とすることができ
る。その結果、次段の回路の動作を確実に制御すること
ができる。
【００６６】（２）本実施の形態のレベルコンバータ２
０では、前記第２の実施の形態の第１及び第２の容量Ｃ
１，Ｃ２を必要とせず、トランジスタＴr20 及びリセッ
ト信号出力回路２１を設けた構成で初期値を設定でき
る。また、一般的な半導体装置にはパワーオンリセット
回路が内蔵される場合が多いため、リセット信号出力回
路２１は特に設ける必要はない。従って、半導体装置の
レイアウト面積におけるレベルコンバータ２０の占める
面積を小さくすることができる。
【００６７】上記第３の実施の形態は以下のように変更
して実施してもよい。 ○図６に示すように、前記トランジスタＴr20 のドレイ
ンを前記ノードＮ３に接続してもよい。
【００６８】このように接続したレベルコンバータ２５
では、第３の実施の形態のレベルコンバータ２０と同様
の動作で、トランジスタＴr20 がオンされてノードＮ３
がノードＮ４より引き下げられるため、出力信号ＢはＨ
レベル（５ｖ）となる。従って、第１の実施の形態の効
果に加え、電源投入時のレベルコンバータ２５の初期値
を１とすることができる。その結果、次段の回路の動作
を確実に制御することができる。又、第２の実施の形態
の効果の（２）と同様の効果を得ることができる。
【００６９】（第４の実施の形態）図７は、本発明をプ
ルアップ抵抗制御の出力回路に具体化した第４の実施の
形態を示す。尚、このプルアップ抵抗制御の出力回路で
は、第２の実施の形態のレベルコンバータ１０を使用し
ているため、レベルコンバータ１０の作用についての説
明は省略する。
【００７０】３ｖの電源電圧で動作する内部回路５０か
らの制御信号Ｐはレベルコンバータ１０に入力されると
ともに、３ｖの電源電圧で動作するインバータ３１にて
反転されて信号Ｐバーとしてレベルコンバータ１０に入
力される。
【００７１】レベルコンバータ１０では、その振幅がグ
ランドレベルから３ｖとなる信号Ｐ，Ｐバーが、グラン
ドレベルから５ｖの振幅となる信号Ｑに変換される。レ
ベルコンバータ１０から出力される信号ＱはＰチャネル
ＭＯＳトランジスタで構成されるプルアップ制御用トラ
ンジスタＴr30 のゲートに入力される。トランジスタＴ
r30 のソースは抵抗Ｒを介して５ｖの電源に接続され、
トランジスタＴr30 のドレインは外部端子３２に接続さ
れている。尚、本実施の形態では、レベルコンバータ１
０、抵抗Ｒ、及び、トランジスタＴr30 にてプルアップ
抵抗制御の出力回路が構成されている。
【００７２】このように構成されたプルアップ抵抗制御
の出力回路では、制御信号ＰがＬレベル（グランドレベ
ル）、信号ＰバーがＨレベル（３ｖ）となれば、信号Ｑ
がＬレベル（グランドレベル）となり、トランジスタＴ
r30 がオンされ、外部端子３２から出力される出力電圧
は５ｖとなる。
【００７３】また、制御信号ＰがＨレベル（３ｖ）、信
号ＰバーがＬレベル（グランドレベル）となれば、信号
ＱがＨレベル（５ｖ）となり、トランジスタＴr30 がオ
フされ、外部端子３２はハイインピーダンス状態とな
る。
【００７４】前述したように、前記レベルコンバータ１
０における電源投入時の信号Ｑの初期値はＨレベル（５
ｖ）である。従って、外部端子３２の電源投入時の初期
状態はハイインピーダンス状態となる。
【００７５】上記のような第４の実施の形態における特
徴的な作用効果を以下に記載する。 （１）本実施の形態のプルアップ抵抗制御の出力回路で
は、入力される信号Ｐ，Ｐバーが共にＬレベルのときに
５ｖの電源電圧が投入されると、レベルコンバータ１０
にてＨレベル（５ｖ）の信号Ｑが出力され、外部端子３
２はハイインピーダンス状態となる。
【００７６】従って、その振幅がグランドレベルから３
ｖとなる制御信号Ｐにてプルアップ抵抗制御の出力回路
を制御可能としながら、即ち、低消費電力化を図りなが
ら、プルアップ抵抗制御の出力回路の正常動作が保証さ
れる。又、信号Ｐ，Ｐバーが共にＬレベルのときのプル
アップ抵抗制御の出力回路の動作初期状態をハイインピ
ーダンス状態とすることができる。
【００７７】（第５の実施の形態）図８は、本発明を入
出力回路４０に具体化した第５の実施の形態を示す。
尚、この入出力回路４０では、第２の実施の形態のレベ
ルコンバータ１０（初期値１）及び別例のレベルコンバ
ータ１５（初期値０）を使用しているため、レベルコン
バータ１０，１５の作用についての説明は省略する。
【００７８】内部回路から出力される入出力制御信号Ｃ
は、端子４１を出力端子として使用するときＨレベルと
なる信号である。又、内部回路から出力されるデータＤ
は端子４１を出力端子として使用するとき、端子４１か
ら出力される。尚、この信号Ｃ，Ｄの振幅はグランドレ
ベルから３ｖである。
【００７９】この入出力回路４０において、入出力制御
信号Ｃはナンド回路４２に入力されるとともに、インバ
ータ４３を介してノア回路４４に入力される。データＤ
はナンド回路４２に入力されるとともに、ノア回路４４
に入力される。
【００８０】ナンド回路４２の出力信号Ｅは、前記レベ
ルコンバータ１０に入力されるとともに、インバータ４
５にて反転されて信号Ｅバーとしてレベルコンバータ１
０に入力される。
【００８１】ノア回路４４の出力信号Ｆは前記レベルコ
ンバータ１５に入力されるとともに、インバータ４６に
て反転されて信号Ｆバーとしてレベルコンバータ１５に
入力される。尚、前記各論理回路４２〜４６は３ｖの電
源で動作する。
【００８２】レベルコンバータ１０から出力される信号
ＧはＰチャネルＭＯＳトランジスタで構成される第１の
入出力トランジスタＴr40 のゲートに入力される。トラ
ンジスタＴr40 のソースは５ｖの電源に接続されてい
る。レベルコンバータ１５から出力される信号ＨはＮチ
ャネルＭＯＳトランジスタで構成される第２の入出力ト
ランジスタＴr41 のゲートに入力される。トランジスタ
Ｔr41 のソースはグランドＧＮＤに接続されている。
【００８３】前記トランジスタＴr40 ，Ｔr41 のドレイ
ンは互いに接続されてノードＮ５を構成し、そのノード
Ｎ５は端子４１に接続されるとともに、入力バッファ４
７を介して半導体装置の内部回路に接続されている。
【００８４】このように構成された入出力回路４０で
は、入出力制御信号ＣがＬレベル（グランドレベル）と
なれば、信号ＥがＨレベル（３ｖ）で固定され、信号Ｆ
がＬレベル（グランドレベル）で固定される。
【００８５】すると、前述したようにレベルコンバータ
１０，１５にてその振幅がグランドレベルから３ｖとな
る信号Ｅ，Ｆがグランドレベルから５ｖの振幅となる信
号Ｇ，Ｈに変換される。従って、前記トランジスタＴr4
0 ，Ｔr41 は共にオフされて、入力モードとなる。この
状態で、端子４１に信号が入力されると、その信号が入
力バッファ４７を介して入力信号Ｉｎとなり内部回路に
供給される。
【００８６】入出力制御信号ＣがＨレベル（３ｖ）とな
れば、信号Ｅ，ＦがデータＤの反転信号となる。する
と、前述したようにレベルコンバータ１０，１５にてそ
の振幅がグランドレベルから３ｖとなる信号Ｅ，Ｆが、
グランドレベルから５ｖの振幅となる信号Ｇ，Ｈに変換
される。従って、データＤがＨレベル（３ｖ）となれ
ば、前記トランジスタＴr40 がオンされるとともに、前
記トランジスタＴr41 がオフされる。又、データＤがＬ
レベル（グランドレベル）となれば、前記トランジスタ
Ｔr40がオフされるとともに、前記トランジスタＴr41
がオンされる。即ち、データＤに基づいてトランジスタ
Ｔr40 ，Ｔr41 のいずれかがオンする出力モードとな
る。そして、端子４１からはその振幅がグランドレベル
から５ｖとなるデータＤが出力される。
【００８７】このレベルコンバータ１０，１５を備えた
半導体装置への電源供給時に３ｖの電源供給に先立って
５ｖの電源が供給されると、前記信号Ｅ，Ｅバー，Ｆ，
Ｆバーは全てＬレベルであるが、レベルコンバータ１
０，１５には５ｖの電源が供給される。
【００８８】前述したように、前記レベルコンバータ１
０における電源投入時の信号Ｇの初期値はＨレベル（５
ｖ）である。又、前記レベルコンバータ１５における電
源投入時の信号Ｈの初期値はＬレベル（グランドレベ
ル）である。
【００８９】従って、トランジスタＴr40 ，Ｔr41 がオ
フされる。その結果、この入出力回路４０の電源投入時
の初期状態は入力モードとなる。上記のような第５の実
施の形態における特徴的な作用効果を以下に記載する。
【００９０】（１）本実施の形態の入出力回路４０で
は、電源投入時にレベルコンバータ１０，１５に入力さ
れる信号Ｅ，Ｅバー，Ｆ，Ｆバーが全てＬレベルとなっ
た状態で５ｖの電源電圧が投入されても、レベルコンバ
ータ１０からＨレベル（５ｖ）の信号Ｇが出力され、レ
ベルコンバータ１５からＬレベル（グランドレベル）の
信号Ｈが出力される。従って、トランジスタＴr40 ，Ｔ
r41 が確実にオフされ、端子４１から外部に不要な電流
を流すことはないとともに、電源からグランドＧＮＤに
貫通電流が流れることはない。又、外部からの電流をグ
ランドＧＮＤに流してしまうこともない。
【００９１】上記第５の実施の形態は以下のように変更
して実施してもよい。 ○図９に示すように、レベルコンバータ１０，１５を前
記第３の実施の形態の別例のレベルコンバータ２５（初
期値１）と前記第３の実施の形態のレベルコンバータ２
０（初期値０）に変更してもよい。このとき、レベルコ
ンバータ２５，２０にリセット信号出力回路２１を接続
する必要がある。
【００９２】このような入出力回路４８では、第５の実
施の形態の効果と同様の効果に加え、第３の実施の形態
の効果の（２）と同様の効果を得ることができる。又、
上記各実施の形態は以下のように変更して実施してもよ
い。
【００９３】○上記第１の実施の形態では、第１及び第
２のＣＭＯＳインバータ２，３のスレッショルド電圧が
同じ値として説明したが、例えば、第１のＣＭＯＳイン
バータ２のスレッショルド電圧を第２のＣＭＯＳインバ
ータ３のスレッショルド電圧より高い値に設定してもよ
い。この別例では、第１及び第２のＣＭＯＳインバータ
２，３が初期値設定回路を構成している。
【００９４】このようにすると、入力信号Ａ，Ａバーが
共にＬレベルのときに５ｖの電源電圧が投入されると、
第２のＣＭＯＳインバータ３の方が先にＨレベルを出力
し、その状態が保持される。従って、ノードＮ３はＨレ
ベル（５ｖ）となり、第３のＣＭＯＳインバータ４から
はＬレベル（グランドレベル）の出力信号Ｂが出力され
る。即ち、この初期値は０となる。又、第２のＣＭＯＳ
インバータ３のスレッショルド電圧を第１のＣＭＯＳイ
ンバータ２のスレッショルド電圧より高い値に設定して
もよい。このようにすると、入力信号Ａ，Ａバーが共に
Ｌレベルのときに５ｖの電源電圧が投入されると、ノー
ドＮ３はＬレベル（グランドレベル）となり、第３のＣ
ＭＯＳインバータ４からはＨレベル（５ｖ）の出力信号
Ｂが出力される。即ち、この初期値は１となる。
【００９５】従って、トランジスタの数を増加させるこ
となく初期値を設定することができる。 ○上記第２の実施の形態のレベルコンバータ１０におい
て、第２のＣＭＯＳインバータ３のスレッショルド電圧
を第１のＣＭＯＳインバータ２のスレッショルド電圧よ
り高い値に設定してもよい。又、別例のレベルコンバー
タ１５において、第１のＣＭＯＳインバータ２のスレッ
ショルド電圧を第２のＣＭＯＳインバータ３のスレッシ
ョルド電圧より高い値に設定してもよい。この別例で
は、第１及び第２のＣＭＯＳインバータ２，３と、第１
及び第２の容量Ｃ１，Ｃ２が初期値設定回路を構成して
いる。
【００９６】このようにすると、第１及び第２の容量Ｃ
１，Ｃ２のカップリング現象の働きが補われ、確実に初
期値を設定することができる。 ○上記第２の実施の形態のレベルコンバータ１０におい
て、第１及び第２の容量Ｃ１，Ｃ２の内いずれか一方を
省略してもよい。例えば、第１の容量Ｃ１を省略した場
合でも、第２の容量Ｃ２は前記ノードＮ３のレベルをＬ
レベルに向かって引き下げるように働くため、ノードＮ
３はＬレベルで保持される。又、例えば、第２の容量Ｃ
２を省略した場合でも、第１の容量Ｃ１は前記ノードＮ
４のレベルをＨレベルに向かって引き上げるように働く
ため、ノードＮ３はＬレベルで保持される。従って、こ
の初期値は１となる。その結果、容量の個数を少なくし
て初期値「１」を設定することができる。尚、別例のレ
ベルコンバータ１５において、第１及び第２の容量Ｃ
１，Ｃ２の内いずれか一方を省略してもよい。このよう
にすると、容量の個数を少なくして初期値「０」を設定
することができる。
【００９７】○上記各実施の形態及び別例のレベルコン
バータ１，１０，１５，２０，２５を図１０のレベルコ
ンバータ５１に換えて接続してもよい。このようにする
と、レベルコンバータ１，１０，１５，２０，２５と、
ＣＭＯＳインバータで構成される出力バッファ回路５３
とからなる出力回路において、内部回路５０に３ｖの電
源電圧が供給されていないときに、即ち、入力信号Ａ，
Ａバーが共にＬレベルのときに５ｖの電源電圧が投入さ
れると、レベルコンバータ１，１０，１５，２０，２５
から出力される出力信号ＢはＬレベル（グランドレベ
ル）か、Ｈレベル（５ｖ）のいずれかとなる。従って、
出力バッファ回路５３の前記トランジスタＴr1，Ｔr2が
共にオンされることはなく、電源からグランドＧＮＤに
貫通電流が流れることはない。その結果、半導体装置の
低消費電力化を図りながら、出力回路の正常動作が保証
される。又、初期値が設定されたレベルコンバータ１
０，１５，２０，２５を用いた場合、出力回路の初期値
も決まるため、前記出力端子５４に接続される回路の動
作を確実に制御することができる。
【００９８】○上記第４の実施の形態では、レベルコン
バータ１０を使用したが、レベルコンバータ１０に換え
てレベルコンバータ２５を使用してもよい。このように
しても、第４の実施の形態の効果と同様の効果を得るこ
とができる。又、半導体装置のレイアウト面積における
レベルコンバータ２５の占める面積を小さくすることが
できる。
【００９９】又、レベルコンバータ１０に換えてレベル
コンバータ１５，２０を使用してもよい。このようにす
ると、入力される信号Ｐ，Ｐバーが共にＬレベルのとき
に５ｖの電源電圧が投入されると、外部端子３２はハイ
インピーダンス状態となる。従って、次段の回路の動作
を確実に制御することができる。
【０１００】○上記各実施の形態及び別例の３ｖ及び５
ｖの電源を他の電圧値の電源として実施してもよい。 ○上記第３の実施の形態及び別例のレベルコンバータ２
０，２５では、前記トランジスタＴr20 のソースはグラ
ンドＧＮＤに接続されているとしたが、５ｖの電源に接
続してもよい。このようにすると、初期値が反転され
る。
【０１０１】
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、バッファ信号が不定状態となっても、回路
が正常に動作する。
【０１０２】請求項２に記載の発明によれば、２値出力
信号が確実に出力される。請求項３に記載の発明によれ
ば、高電圧電源が投入されると、出力保持回路からは設
定された初期値の２値出力信号が出力される。
【０１０３】請求項４〜７に記載の発明によれば、前記
バッファ信号が不定状態で高電圧電源が投入されたとき
に出力する２値出力信号の初期値が、２値出力信号のい
ずれかに決定される。
【０１０４】請求項８に記載の発明によれば、出力回路
が正常に動作する。請求項９に記載の発明によれば、バ
ッファ信号が不定状態で高電圧電源が投入されたときの
プルアップ初期状態が設定される。
【０１０５】請求項１０に記載の発明によれば、バッフ
ァ信号が不定状態で高電圧電源が投入されたときのモー
ドの初期状態が設定される。
【図面の簡単な説明】
【図１】本発明の原理説明図。
【図２】第１の実施の形態のレベルコンバータを示す回
路図。
【図３】第２の実施の形態のレベルコンバータ（初期値
１）を示す回路図。
【図４】第２の実施の形態の別例のレベルコンバータ
（初期値０）を示す回路図。
【図５】第３の実施の形態のレベルコンバータ（初期値
０）を示す回路図。
【図６】第３の実施の形態の別例のレベルコンバータ
（初期値１）を示す回路図。
【図７】第４の実施の形態のプルアップ抵抗制御の出力
回路を示す回路図。
【図８】第５の実施の形態の入出力回路を示す回路図。
【図９】第５の実施の形態の入出力回路の別例を示す回
路図。
【図１０】出力部を示す回路図。
【図１１】従来のレベルコンバータを示す回路図。
【図１２】電源電圧の投入時間の差を示す波形図。
【符号の説明】
１００ 入力バッファ回路 １０１ レベル変換部 １０２ 出力保持回路 Ａ ２値入力信号 Ｘ１，Ｘ２ バッファ信号 Ｙ ２値出力信号

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 低電圧電源に基づく振幅を備えた２値入
    力信号が入力される入力バッファ回路と、 前記入力バッファ回路から出力される一対のバッファ信
    号に基づいて、前記２値入力信号を高電圧電源に基づく
    振幅の２値出力信号に変換して出力するレベル変換部と
    を備えたレベルコンバータであって、 前記レベル変換部には、前記バッファ信号が不定状態と
    なったとき、該バッファ信号の電位差に基づいて前記２
    値出力信号を出力する出力保持回路を備えたことを特徴
    とするレベルコンバータ。
  2. 【請求項２】 前記出力保持回路及びレベル変換部は高
    電圧電源で動作する第１及び第２のＣＭＯＳインバータ
    の入力端子と出力端子とを互いに接続して構成し、 前記入力バッファ回路は、前記第１のＣＭＯＳインバー
    タの出力端子と低電位側電源との間に第１の入力トラン
    ジスタを直列に接続するとともに、前記第２のＣＭＯＳ
    インバータの出力端子と低電位側電源との間に第２の入
    力トランジスタを直列に接続して構成し、前記２値入力
    信号に基づいて前記第１及び第２の入力トランジスタの
    いずれか一方をオンさせることにより、前記バッファ信
    号を出力することを特徴とする請求項１に記載のレベル
    コンバータ。
  3. 【請求項３】 前記出力保持回路には、高電圧電源の投
    入時の前記２値出力信号の初期値を設定する初期値設定
    回路を備えたことを特徴とする請求項１又は２に記載の
    レベルコンバータ。
  4. 【請求項４】 前記初期値設定回路は、前記第１及び第
    ２のＣＭＯＳインバータのいずれかの出力端子を容量を
    介して高電位側電源と低電位側電源とのいずれかに接続
    したことを特徴とする請求項３に記載のレベルコンバー
    タ。
  5. 【請求項５】 前記初期値設定回路は、前記第１及び第
    ２のＣＭＯＳインバータのいずれかの出力端子と、高電
    位側電源及び低電位側電源のいずれかとの間に介在され
    る初期値設定用トランジスタと、 高電圧電源の投入に基づいて、前記初期値設定用トラン
    ジスタを所定時間オンさせるリセット信号出力回路とか
    ら構成することを特徴とする請求項３に記載のレベルコ
    ンバータ。
  6. 【請求項６】 前記初期値設定回路は、前記第１及び第
    ２のＣＭＯＳインバータのスレッショルド電圧を異なる
    値として構成することを特徴とする請求項３に記載のレ
    ベルコンバータ。
  7. 【請求項７】 前記初期値設定回路は、前記容量と、ス
    レッショルド電圧が異なる値の前記第１及び第２のＣＭ
    ＯＳインバータとから構成することを特徴とする請求項
    ４に記載のレベルコンバータ。
  8. 【請求項８】 請求項１乃至７のいずれか１項に記載の
    レベルコンバータの２値出力信号に基づいて出力バッフ
    ァ回路を駆動することを特徴とする出力回路。
  9. 【請求項９】 請求項３乃至７のいずれか１項に記載の
    レベルコンバータの２値出力信号に基づいて、抵抗を介
    して高電位側電源に接続されたプルアップ制御用トラン
    ジスタを開閉することを特徴とする出力回路。
  10. 【請求項１０】 請求項３乃至７のいずれか１項に記載
    のレベルコンバータの２値出力信号に基づいて、出力バ
    ッファ回路から出力信号を出力する出力モードと、出力
    バッファ回路の出力信号を不定状態とする入力モードと
    を切り換えることを特徴とする入出力回路。
JP9139739A 1997-05-29 1997-05-29 レベルコンバータ、出力回路及び入出力回路 Withdrawn JPH10336007A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9139739A JPH10336007A (ja) 1997-05-29 1997-05-29 レベルコンバータ、出力回路及び入出力回路
KR1019980008107A KR19980086530A (ko) 1997-05-29 1998-03-11 레벨 컨버터, 출력회로 및 입출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9139739A JPH10336007A (ja) 1997-05-29 1997-05-29 レベルコンバータ、出力回路及び入出力回路

Publications (1)

Publication Number Publication Date
JPH10336007A true JPH10336007A (ja) 1998-12-18

Family

ID=15252257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9139739A Withdrawn JPH10336007A (ja) 1997-05-29 1997-05-29 レベルコンバータ、出力回路及び入出力回路

Country Status (2)

Country Link
JP (1) JPH10336007A (ja)
KR (1) KR19980086530A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124792A (ja) * 1998-10-20 2000-04-28 New Japan Radio Co Ltd レベルシフト回路
JP2000224024A (ja) * 1999-02-01 2000-08-11 Sony Corp レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
JP2002280893A (ja) * 2001-03-21 2002-09-27 Ricoh Co Ltd 半導体装置
JP2003017996A (ja) * 2001-06-28 2003-01-17 Kawasaki Microelectronics Kk レベルシフト回路
JP2003069404A (ja) * 2001-08-24 2003-03-07 Fujitsu Ltd 半導体装置
JP2003133935A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体装置
JP2005033452A (ja) * 2003-07-11 2005-02-03 Oki Electric Ind Co Ltd レベルシフト回路
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP2005150989A (ja) * 2003-11-13 2005-06-09 New Japan Radio Co Ltd レベルシフト回路
JP2005323195A (ja) * 2004-05-10 2005-11-17 Texas Instr Japan Ltd レベルシフト回路
JP2006101146A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd レベルシフト回路
WO2007004294A1 (ja) * 2005-07-05 2007-01-11 Fujitsu Limited レベルコンバータ回路、その制御方法及び電子回路
JP2007251499A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd レベルシフト回路
JP2008017456A (ja) * 2006-06-09 2008-01-24 Fujitsu Ltd レベルコンバータ
CN100367669C (zh) * 2003-12-15 2008-02-06 株式会社东芝 信号电平转换电路
US7400320B2 (en) 1998-12-21 2008-07-15 Sony Corporation Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP2008177755A (ja) * 2007-01-17 2008-07-31 Rohm Co Ltd レベルシフト回路およびそれを用いた半導体装置
JP2008181643A (ja) * 2007-01-25 2008-08-07 Samsung Electronics Co Ltd 半導体メモリ装置の電圧発生回路及び使用電圧供給方法
US7757199B2 (en) 2004-07-30 2010-07-13 Fujitsu Semiconductor Limited Logic description library of differential input circuit
US7898292B2 (en) 2007-05-22 2011-03-01 Fujitsu Semiconductor Limited Level converter
JP2011151719A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp レベルシフト回路
US8143916B2 (en) 2006-12-08 2012-03-27 Fujitsu Semiconductor Limited Level shift circuit, method for driving the same, and semiconductor circuit device having the same
JP2012151896A (ja) * 2006-06-09 2012-08-09 Fujitsu Semiconductor Ltd レベルコンバータ
JP2012169810A (ja) * 2011-02-14 2012-09-06 Renesas Electronics Corp レベルシフト回路
JP2013012797A (ja) * 2011-06-28 2013-01-17 New Japan Radio Co Ltd レベルシフト回路
JP2016115386A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2018129727A (ja) * 2017-02-09 2018-08-16 エイブリック株式会社 レベルシフタ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124792A (ja) * 1998-10-20 2000-04-28 New Japan Radio Co Ltd レベルシフト回路
US8031188B2 (en) 1998-12-21 2011-10-04 Sony Corporation Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, and liquid crystal display device incorporating the same
US7400320B2 (en) 1998-12-21 2008-07-15 Sony Corporation Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP2000224024A (ja) * 1999-02-01 2000-08-11 Sony Corp レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
JP2002280893A (ja) * 2001-03-21 2002-09-27 Ricoh Co Ltd 半導体装置
JP2003017996A (ja) * 2001-06-28 2003-01-17 Kawasaki Microelectronics Kk レベルシフト回路
JP2003069404A (ja) * 2001-08-24 2003-03-07 Fujitsu Ltd 半導体装置
JP2003133935A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体装置
JP2005033452A (ja) * 2003-07-11 2005-02-03 Oki Electric Ind Co Ltd レベルシフト回路
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP2005150989A (ja) * 2003-11-13 2005-06-09 New Japan Radio Co Ltd レベルシフト回路
CN100367669C (zh) * 2003-12-15 2008-02-06 株式会社东芝 信号电平转换电路
JP2005323195A (ja) * 2004-05-10 2005-11-17 Texas Instr Japan Ltd レベルシフト回路
US7757199B2 (en) 2004-07-30 2010-07-13 Fujitsu Semiconductor Limited Logic description library of differential input circuit
JP2006101146A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd レベルシフト回路
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
WO2007004294A1 (ja) * 2005-07-05 2007-01-11 Fujitsu Limited レベルコンバータ回路、その制御方法及び電子回路
JP2007251499A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd レベルシフト回路
JP2008017456A (ja) * 2006-06-09 2008-01-24 Fujitsu Ltd レベルコンバータ
JP2012151896A (ja) * 2006-06-09 2012-08-09 Fujitsu Semiconductor Ltd レベルコンバータ
US8143916B2 (en) 2006-12-08 2012-03-27 Fujitsu Semiconductor Limited Level shift circuit, method for driving the same, and semiconductor circuit device having the same
JP2008177755A (ja) * 2007-01-17 2008-07-31 Rohm Co Ltd レベルシフト回路およびそれを用いた半導体装置
JP2008181643A (ja) * 2007-01-25 2008-08-07 Samsung Electronics Co Ltd 半導体メモリ装置の電圧発生回路及び使用電圧供給方法
US7898292B2 (en) 2007-05-22 2011-03-01 Fujitsu Semiconductor Limited Level converter
JP2011151719A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp レベルシフト回路
US8575987B2 (en) 2010-01-25 2013-11-05 Renesas Electronics Corporation Level shift circuit
JP2012169810A (ja) * 2011-02-14 2012-09-06 Renesas Electronics Corp レベルシフト回路
JP2013012797A (ja) * 2011-06-28 2013-01-17 New Japan Radio Co Ltd レベルシフト回路
JP2016115386A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2018129727A (ja) * 2017-02-09 2018-08-16 エイブリック株式会社 レベルシフタ

Also Published As

Publication number Publication date
KR19980086530A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
JPH10336007A (ja) レベルコンバータ、出力回路及び入出力回路
KR100231091B1 (ko) 레벨 시프터 회로
JP2993462B2 (ja) 出力バッファ回路
JP3238826B2 (ja) 出力回路
US5043604A (en) Output buffer circuit having a level conversion function
KR940022990A (ko) 과전압 허용 출력 버퍼 회로
KR960011964B1 (ko) 출력버퍼장치
JP3123463B2 (ja) レベル変換回路
US4638182A (en) High-level CMOS driver circuit
US4963774A (en) Intermediate potential setting circuit
JP3652793B2 (ja) 半導体装置の電圧変換回路
JP4149968B2 (ja) 電圧レベル変換回路
JPH10301680A (ja) プル・アップ回路及び半導体装置
JP3176339B2 (ja) レベルシフト回路及びこれを備える不揮発性メモリ
JPH11163714A (ja) 半導体装置の入力回路
JPH10209852A (ja) レベルシフター
WO2023073904A1 (ja) レベルシフト回路
JP2001068991A (ja) レベルシフト回路
JPH10135818A (ja) 入力回路
JPH09139663A (ja) 出力回路
US7224187B2 (en) CMOS buffer circuits and integrated circuits using the same
KR20020022919A (ko) 씨모스 버퍼회로
JP3090552B2 (ja) 半導体装置
JP2002246893A (ja) レベルダウンコンバータ
JP2000013212A (ja) 入力回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803