JP2003060061A - 半導体集積回路および液晶表示装置 - Google Patents
半導体集積回路および液晶表示装置Info
- Publication number
- JP2003060061A JP2003060061A JP2001250448A JP2001250448A JP2003060061A JP 2003060061 A JP2003060061 A JP 2003060061A JP 2001250448 A JP2001250448 A JP 2001250448A JP 2001250448 A JP2001250448 A JP 2001250448A JP 2003060061 A JP2003060061 A JP 2003060061A
- Authority
- JP
- Japan
- Prior art keywords
- cmads
- bus
- circuit
- signal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
ぞれは、小振幅高速の2線式CMADS伝送線を複数含
むCMADSバスの各信号の入力端子を一方(例えば左
辺)に設けられ、出力端子を対向する辺に設けられ、そ
れぞれの入力端子から信号線駆動出力端子が配置される
側の辺(下辺)までの距離と、対応する出力端子から下
辺までの距離とが等しくなるようにして、CMADS信
号振幅の信号である画像データDAT等を出力する端子
を設けられている。このため、実質的にCMADSバス
が信号線駆動集積回路の内部を貫通して配線される。隣
接した信号線駆動集積回路間の接続部でCMADSバス
信号線が折れ曲がりなく接続することが可能となり、従
来必要であったプリント基板上の配線領域の大部分を削
減することができ、小型の液晶表示装置を実現できる。
Description
よび液晶表示装置に関し、特に、TFT液晶パネルのソ
ース側信号線を駆動する半導体集積回路および液晶パネ
ルと複数のこれら半導体集積回路とを備える液晶表示装
置に関する。
概略構成図である。液晶表示装置61においては、画像
信号として、画像の明るさの段階を対数軸上で等間隔に
表示した画像データを入力として用いる。基準電圧に基
づいて、液晶表示装置側で画像データに応じて変化する
大きさの直流電圧を発生し、液晶パネル62に供給する
ことによって画像表示を行う。この際、液晶パネル62
では、裏面から与えられる照明(バックライト)を透過
させる程度によって輝度が定まる。一般的に多く使用さ
れるノーマリ・ホワイト型の液晶パネルでは、入力が大
きいほど透過率が小さくなり、画像データに対する入力
電圧と透過率との関係(V−T特性)が定まっているの
で、基準となる直流電圧(基準階調電圧Vγ)と画像デ
ータ入力とから液晶パネルのV−T特性に合わせるため
の補正(ガンマ(γ)補正)を行った所要の直流電圧を
発生し、液晶パネル62に供給できるようになってい
る。
路65へのデータ転送方法は、画像データ(Red、G
reen、Blue)と同期データとが表示装置制御部
63に入力され、表示装置制御部63は画像データDA
Tと信号側制御信号CON1,CON2を出力する。こ
れらの信号は、液晶表示装置1の基板に設けられた配線
を通して複数の信号線駆動集積回路65−1〜65−m
のそれぞれの入力端子に接続される。すなわち、表示装
置制御部63の1個の出力端子に対して、複数の信号線
駆動集積回路65の入力端子が接続される。
よび動作について説明する。液晶表示装置61は、液晶
パネル62と、表示制御回路63と、走査線駆動部6
4、m個の信号線駆動集積回路65−1〜65−mとを
備えて構成されている。個数mは、液晶パネル62の信
号線入力数と信号線駆動集積回路65の信号線駆動出力
数との比により定められる。
向に複数行の走査線を形成する配線を配列するととも
に、横(水平)方向に複数列の信号線を形成する配線を
配列し、更に各行の走査線と各列の信号線との交点毎に
画素電極を配置し、それぞれの画素電極と対応する信号
線との間に薄膜トランジスタ(Thin Film Transistor:
TFT)を設け、各TFTのゲートを対応する走査線に
接続した構成を有している。この場合、各画素電極は、
水平方向に赤(R)、緑(G)、青(B)の各色が、順
次配列されて走査線に接続されることによってカラーの
1画素を構成し、このような画素が水平方向に第1の所
定数だけ走査線に沿って配列されているとともに、垂直
方向には、各信号線毎に同色の画素電極が第2の所定数
だけ接続されて、1画素面を構成するようになってい
る。
なるR,G,Bの各色の画像データを、同期データにし
たがって、走査線毎に液晶パネル2の画素配列に対応し
て並べ替えた画像データDATを、信号線駆動集積回路
65−1〜65−mに出力するとともに、同期データに
応じて、信号線駆動集積回路65−1〜65−mに対し
て信号側制御信号CON1,CON2を出力し、また走
査線駆動部64に対して走査側制御信号CON3を出力
する。信号側制御信号CON1は比較的低速で変化する
信号で、シフト方向切換信号R/L、ラッチ信号STB
などを含む。信号側制御信号CON2は高速で変化する
信号で、クロックCLK、極性反転POLなどを含む。
N3に基づいて、1フィールド期間毎に各走査線に対し
て走査信号を出力する。信号線駆動集積回路65は、信
号側制御信号CON1,CON2に基づいて、1走査期
間毎に表示制御回路63から並べ替えられた画像データ
DATと基準階調電圧Vγとを用い、液晶パネル2のV
−T特性に応じてガンマ補正が行われた信号を生成して
各信号線毎に出力する。
いて説明する。パソコン等からなる画面描画装置(図示
しない)は、R,G,Bの各色毎に、例えばシリアルに
画像データを出力する。各色の画像データは、表示しよ
うとする画像の階調数に対応し、例えば64階調の場合
には6ビットのデジタル化された信号からなっている。
また、画面描画装置は、同期データとして、各フィール
ドの表示期間に対応して垂直同期信号を出力し、各行の
走査期間に対応して水平同期信号を出力する。
63は、水平/垂直の同期データに基づいて、入力され
たR,G,Bの各画像データを、走査線毎に、R,G,
Bの繰り返しに並べ替え、液晶パネル62の画素配列に
対応して並べ替えられた画像データを信号線駆動集積回
路65−1〜65−mに出力するとともに、走査線駆動
部64に対して走査側制御信号CON3を出力し、信号
線駆動集積回路65ー1〜65−mに対して信号側制御
信号CON1,CON2を出力する。
査側制御信号CON3に基づいて、垂直走査期間毎に1
フィールドの画面を形成する走査信号を各走査線に対し
て順次出力するので、各走査線に接続されたTFTがオ
ン状態となり、その走査線に接続された各画素電極にそ
れぞれの信号線から信号電圧が供給される。
−mでは、表示制御回路63から並べ替えられた画像デ
ータDATと、R,G,Bの各色に対応する基準階調電
圧Vγとを用い、液晶パネル62の各色のV−T特性に
応じて、所定のガンマ値になるようにガンマ補正が行わ
れた直流電圧からなる信号線駆動出力SOを生成し、対
応する各信号線に出力して液晶パネル62に供給する。
式図である。シフトレジスタ、データレジスタ、ラッチ
回路、レベルシフタ、D/Aコンバータボルテージフォ
ロア出力回路からなる内部回路14を含む信号線駆動回
路チップ71は、例えばTCP(Tape Carrier Package)
などに実装され、信号線駆動回路チップ71のパッド2
2と対応するパッケージの端子23とが接続されてい
る。一般に、1個の信号線駆動集積回路65が液晶パネ
ルへ供給する信号線駆動出力SOの個数は数百個程度と
非常に多いので、信号線駆動回路チップ71では、信号
線駆動出力用のパッドが配置される側の辺がこれに平面
視で垂直方向の辺に比較して極端に大きい形状となる。
信号線駆動集積回路65の信号線駆動出力用の端子も信
号線駆動出力用パッド側に対応した側に設けられる。入
力側は、画像データDATの入力数が比較的多いことも
あり、信号線駆動回路チップ71の入力用のパッドは、
信号線駆動出力用のパッドが配置される辺と対向する辺
に沿って配置され、信号線駆動集積回路65の入力用の
各端子も同じ側に設けられる。すなわち、平面視で図9
のように、入力用の各端子は信号線駆動集積回路65の
上部に設けられ、信号駆動出力用の端子は信号線駆動集
積回路65の下部に設けられるのが一般的な配置であ
る。
野などにおいて高精細に表示できるモニタ画面が求めら
れている。例えば、X線で撮った体内の映像を写真と同
等の高精度画面で表示できれば、体内の微妙な状態を外
部から観察することが可能となるからである。そのよう
な高精細映像を液晶表示装置で実現するには、高密度画
面にする必要がある。高密度画面を実現するためには、
画素の微細化が必要になり、同じ画面サイズの場合は液
晶パネルにより多くの画素が設置されることになる。画
像データ量は画素数に比例して多くなるので、それら画
像データを表示するためには、データ転送の高速化を図
ることが必要になる。しかし、データ転送を高速化する
ために転送クロックを高速にすると電磁ノイズ(EMI
ノイズ)が発生し、このノイズが画像データに重なって
画質が低下するという相反する問題が起こってきた。
来の技術として、特開平11−194748号公報に
は、データバスの本数を増やしてパラレルでデータ転送
を行うことにより、同じデータ転送量でクロック周波数
を下げる技術が記載されている。しかしながら、この従
来例の技術では、高精細化によるデータ量の増加に伴っ
てバス幅を増大させなければならないので、液晶表示装
置61内の配線領域が増大し、液晶表示装置が小型化で
きなくなるという問題点が生じる。液晶表示装置では、
高精細化への対応と同時に、液晶表示装置61の外枠が
液晶パネル62の外枠に極力近づくように小型化するこ
とが要求されているので、配線領域の増大が付随する技
術では両方の課題を解決することができない。
ース技術があれば、配線本数を増大させることなく表示
装置制御部63から複数の信号線駆動集積回路65へ高
速にデータ転送することが可能であるが、従来の低EM
I高速インタフェース技術として知られるECLインタ
フェース、LVDSインタフェースなどでは、1個の送
信回路から複数の受信回路に信号を転送することが困難
であるか、または受信回路の個数に対応させて個別に最
適設計する必要があるため容易に採用できなかった。こ
れに対し、1個の送信回路から複数の受信回路へデータ
を高速に転送することに適した技術として、出願人が特
開2001−53598号公報で開示した技術があり、
この伝送方式をCMADS(Current Mode Advanced Di
fferential Signaling)と命名した。出願人は画像デー
タ等の転送にこの技術を採用した液晶表示装置も提案し
ている。CMADS回路では100〜200mV程度の
振幅の差動信号対により送信回路と受信回路との間で信
号を転送するため、他の低EMIのインタフェースと同
等以上の低EMI化が実現できる。CMADS回路で使
用する送信回路をCMADS送信回路、受信回路をCM
ADS受信回路と呼び、CMADS送信回路とCMAD
S受信回路との間の伝送路をCMADSバスと呼ぶ。
報に開示したCMADS回路の一例の回路図である。C
MADS回路は、2値の入力信号DIに応じて交互にオ
ンするMOSトランジスタ82および83を有するCM
ADS送信回路81と、MOSトランジスタ82がオン
したときに伝送路84aに所定値の電流を供給するMO
Sトランジスタ87とMOSトランジスタ83がオンし
たときに伝送路84bに所定値の電流を供給するMOS
トランジスタ88とを有するCMADS受信回路86と
を含んで構成され、CMADS受信回路86内のMOS
トランジスタ88のドレイン電圧DRの反転したものを
2値の受信出力信号DOとして出力する。CMADS回
路では、CMADS受信回路86が電流を供給するの
で、図10のように1個のCMADS送信回路81に対
して複数のCMADS受信回路86−1,86−2,8
6−3を伝送路84a,84bを介して並列に接続した
場合でも、CMADS送信回路81のオープンドレイン
MOSトランジスタ82および83のON時の抵抗を十
分に小さく設定しておくことにより、接続個数に対応し
た最適設計などを必要とせずに支障なく動作するという
利点がある。
晶表示装置に適用することにより、すなわち、表示装置
制御部63の画像データ等の出力部にCMADS送信回
路を設けて画像データDATをCMADSバスに送出
し、信号線駆動集積回路65−1〜65−mのそれぞれ
の入力部にCMADS受信回路を設けることにより、画
像データDAT等の高速信号の配線数を削減して液晶表
示装置を小型化することが可能であり、これを第2の従
来技術とする。CMADS回路では、従来のCMOS回
路による伝送に比較して4倍程度の速度での伝送が可能
なので2線式であっても1/2以下のバス配線本数に削
減できる。このように、出願人は、CMADS回路を液
晶表示装置に適用することにより高精細なかつ小型の液
晶表示装置を実現した。
ころを知らず、高精細な表示装置の更に一層の小型化が
強く要求されている。本発明の目的は、CMADSバス
を採用する第2の従来技術により出願人が実現した小型
化を越え、更に一層小型な高精細液晶表示装置を実現す
ることが可能な技術を提供することにある。
導体集積回路は、相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介してシリアル
データを受信しシリアルパラレル変換して内部回路に供
給し信号処理する半導体集積回路であって、半導体集積
回路の平面視における1辺である第1の辺に沿って配置
された複数のCMADSバス入力用端子と、第1の辺に
対向する第2の辺に沿って配置されCMADSバス入力
用端子のそれぞれに対応して設けられた複数のCMAD
Sバス出力用端子と、CMADSバス入力用端子と対応
するCMADSバス出力用端子とを接続する内部CMA
DSバス配線と、内部CMADSバス配線からCMAD
S振幅の信号を入力し増幅してシリアルパラレル変換回
路に出力するCMADS受信回路とを備えている。
振幅信号対からなるCMADS信号線対を複数含むCM
ADSバスを介してシリアルデータを受信しシリアルパ
ラレル変換して内部回路に供給し信号処理する半導体集
積回路であって、複数のCMADSバス入力用端子と、
CMADSバス入力用端子のそれぞれに対応して設けら
れた複数のCMADSバス出力用端子と、CMADSバ
ス入力用端子からCMADS振幅の信号を入力し増幅し
てシリアルパラレル変換回路に出力するCMADS受信
回路と、CMADS受信回路の出力を入力してCMAD
S振幅の信号に変換しCMADSバス出力用端子に出力
するCMADS送信回路とを備えている。第2の発明で
は、CMADSバス入力用端子が半導体集積回路の平面
視における1辺である第1の辺に沿って配置され、CM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子が第1の辺に対向する
第2の辺に沿って配置されることが好ましい。
振幅信号対からなるCMADS信号線対を複数含むCM
ADSバスを介してシリアルデータを受信しシリアルパ
ラレル変換して内部回路に供給し信号処理する半導体集
積回路であって、複数のCMADSバス入力用端子と、
CMADSバス入力用端子のそれぞれに対応して設けら
れた複数のCMADSバス出力用端子と、内部CMAD
Sバス配線と、CMADSバス入力用端子からCMAD
S振幅の信号を入力し増幅して出力する第1のCMAD
S受信回路と、第1のCMADS受信回路に隣接して設
置され第1のCMADS受信回路の出力を入力しCMA
DS振幅の信号に変換して内部CMADSバス配線に出
力する第1のCMADS送信回路と、内部CMADSバ
ス配線からCMADS振幅の信号を入力し増幅して出力
する第2のCMADS受信回路と、第2のCMADS受
信回路に隣接して設置され第2のCMADS受信回路の
出力を入力しCMADS振幅の信号に変換してCMAD
S出力用端子に出力する第2のCMADS送信回路と、
内部CMADSバス配線からCMADS振幅の信号を入
力して増幅しシリアルパラレル変換回路に出力する第3
のCMADS受信回路とを備えている。第3の発明で
は、CMADSバス入力用端子が半導体集積回路の平面
視における1辺である第1の辺に沿って配置され、CM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子が第1の辺に対向する
第2の辺に沿って配置されることが好ましい。
振幅信号対からなるCMADS信号線対を複数含むCM
ADSバスを介してシリアルデータを受信しシリアルパ
ラレル変換して内部回路に供給し信号処理する半導体集
積回路であって、複数のCMADSバス入力用端子と、
CMADSバス入力用端子のそれぞれに対応して設けら
れた複数のCMADSバス出力用端子と、第1の内部C
MADSバス配線と、第2の内部CMADSバス配線
と、CMADSバス入力用端子からCMADS振幅の信
号を入力し増幅して出力する第1のCMADS受信回路
と、第1のCMADS受信回路に隣接して設置され第1
のCMADS受信回路の出力を入力しCMADS振幅の
信号に変換して第1の内部CMADSバス配線に出力す
る第1のCMADS送信回路と、第2の内部CMADS
バス配線からCMADS振幅の信号を入力し増幅して出
力する第2のCMADS受信回路と、第2のCMADS
受信回路に隣接して設置され第2のCMADS受信回路
の出力を入力しCMADS振幅の信号に変換してCMA
DS出力用端子に出力する第2のCMADS送信回路
と、第1の内部CMADSバス配線からCMADS振幅
の信号を入力して増幅しシリアルパラレル変換回路に出
力する第3のCMADS受信回路と、第3のCMADS
受信回路の出力を入力しCMADS振幅の信号に変換し
て第2の内部CMADSバス配線に出力する第3のCM
ADS送信回路とを備えている。第4の発明では、CM
ADSバス入力用端子が半導体集積回路の平面視におけ
る1辺である第1の辺に沿って配置され、CMADSバ
ス入力用端子のそれぞれに対応して設けられた複数のC
MADSバス出力用端子が第1の辺に対向する第2の辺
に沿って配置されることが好ましい。
幅信号対からなるCMADS信号線対を複数含むCMA
DSバスを介して画像データを受信しシリアルパラレル
変換して内部回路に供給し信号処理して液晶パネルの信
号線駆動出力を出力する集積回路であって、集積回路の
平面視における1辺である第1の辺に沿って配置された
複数の信号線駆動出力用端子と、第1の辺に対して垂直
方向の第2の辺に沿って配置された複数のCMADSバ
ス入力用端子と、第2の辺に対向する第3の辺に沿って
配置されCMADSバス入力用端子のそれぞれに対応し
て設けられた複数のCMADSバス出力用端子と、CM
ADSバス入力用端子と対応するCMADSバス出力用
端子とを接続する内部CMADSバス配線と、内部CM
ADSバス配線からCMADS振幅の信号を入力し増幅
してシリアルパラレル変換回路に出力するCMADS受
信回路とを有する液晶パネルの信号線駆動用半導体集積
回路を、それぞれの信号線駆動用半導体集積回路の第1
の辺が液晶パネルの信号線入力側の辺と平行に相対する
ようにしてm個(m≧2の正整数)配列して備え、第i
(iは1からm−1までの正整数)番目の信号線駆動用
半導体集積回路のCMADSバス出力用端子を第(i+
1)番目の信号線駆動用半導体集積回路の対応するCM
ADSバス入力用端子にそれぞれ接続している。
幅信号対からなるCMADS信号線対を複数含むCMA
DSバスを介して画像データを受信しシリアルパラレル
変換して内部回路に供給し信号処理して液晶パネルの信
号線駆動出力を出力する集積回路であって、集積回路の
平面視における1辺である第1の辺に沿って配置された
複数の信号線駆動出力用端子と、第1の辺に対して垂直
方向の第2の辺に沿って配置された複数のCMADSバ
ス入力用端子と、第2の辺に対向する第3の辺に沿って
配置されCMADSバス入力用端子のそれぞれに対応し
て設けられた複数のCMADSバス出力用端子と、CM
ADSバス入力用端子のそれぞれに接続した第1の内部
CMADSバス配線と、CMADSバス出力用端子のそ
れぞれに接続した第2の内部CMADSバス配線と、第
1の内部CMADSバス配線のCMADS振幅の信号を
入力し増幅してシリアルパラレル変換回路に出力するC
MADS受信回路と、CMADS受信回路の出力を入力
してCMADS振幅の信号に変換し第2の内部CMAD
Sバス配線に出力するCMADS送信回路とを有する液
晶パネルの信号線駆動用半導体集積回路を、それぞれの
信号線駆動用半導体集積回路の第1の辺が液晶パネルの
信号線入力側の辺と平行に相対するようにしてm個(m
≧2の正整数)配列して備え、第i(iは1からm−1
までの正整数)番目の信号線駆動用半導体集積回路のC
MADSバス出力用端子を第(i+1)番目の信号線駆
動用半導体集積回路の対応するCMADSバス入力用端
子にそれぞれ接続している。
幅信号対からなるCMADS信号線対を複数含むCMA
DSバスを介して画像データを受信しシリアルパラレル
変換して内部回路に供給し信号処理して液晶パネルの信
号線駆動出力を出力する集積回路であって、集積回路の
平面視における1辺である第1の辺に沿って配置された
複数の信号線駆動出力用端子と、第1の辺に対して垂直
方向の第2の辺に沿って配置された複数のCMADSバ
ス入力用端子と、第2の辺に対向する第3の辺に沿って
配置されCMADSバス入力用端子のそれぞれに対応し
て設けられた複数のCMADSバス出力用端子と、CM
ADSバス入力用端子と対応するCMADSバス出力用
端子とを接続する内部CMADSバス配線と、内部CM
ADSバス配線からCMADS振幅の信号を入力し増幅
してシリアルパラレル変換回路に出力するCMADS受
信回路とを有する第1の信号線駆動用半導体集積回路
と、相補の小振幅信号対からなるCMADS信号線対を
複数含むCMADSバスを介して画像データを受信しシ
リアルパラレル変換して内部回路に供給し信号処理して
液晶パネルの信号線駆動出力を出力する集積回路であっ
て、集積回路の平面視における1辺である第1の辺に沿
って配置された複数の信号線駆動出力用端子と、第1の
辺に対して垂直方向の第2の辺に沿って配置された複数
のCMADSバス入力用端子と、第2の辺に対向する第
3の辺に沿って配置されCMADSバス入力用端子のそ
れぞれに対応して設けられた複数のCMADSバス出力
用端子と、CMADSバス入力用端子のそれぞれに接続
した第1の内部CMADSバス配線と、CMADSバス
出力用端子のそれぞれに接続した第2の内部CMADS
バス配線と、第1の内部CMADSバス配線のCMAD
S振幅の信号を入力し増幅してシリアルパラレル変換回
路に出力するCMADS受信回路と、CMADS受信回
路の出力を入力してCMADS振幅の信号に変換し第2
の内部CMADSバス配線に出力するCMADS送信回
路とを有する第2の信号線駆動用半導体集積回路とを備
え、第1の信号線駆動用半導体集積回路の所定の個数毎
に第2の信号線駆動用半導体集積回路を置換挿入して計
m個(m≧2の正整数)の信号線駆動用半導体集積回路
をそれぞれの第1の辺が液晶パネルの信号線入力側の辺
と平行に相対するようにして配列し、第i(iは1から
m−1までの正整数)番目の第1または第2の信号線駆
動用半導体集積回路のCMADSバス出力用端子を第
(i+1)番目の第1または第2の信号線駆動用半導体
集積回路の対応するCMADSバス入力用端子にそれぞ
れ接続している。
幅信号対からなるCMADS信号線対を複数含むCMA
DSバスを介して画像データを受信しシリアルパラレル
変換して内部回路に供給し信号処理して液晶パネルの信
号線駆動出力を出力する集積回路であって、集積回路の
平面視における1辺である第1の辺に沿って配置された
複数の信号線駆動出力用端子と、第1の辺に対して垂直
方向の第2の辺に沿って配置された複数のCMADSバ
ス入力用端子と、第2の辺に対向する第3の辺に沿って
配置されCMADSバス入力用端子のそれぞれに対応し
て設けられた複数のCMADSバス出力用端子と、内部
CMADSバス配線と、CMADSバス入力用端子から
CMADS振幅の信号を入力し増幅して出力する第1の
CMADS受信回路と、第1のCMADS受信回路に隣
接して設置され第1のCMADS受信回路の出力を入力
しCMADS振幅の信号に変換して内部CMADSバス
配線に出力する第1のCMADS送信回路と、内部CM
ADSバス配線からCMADS振幅の信号を入力し増幅
して出力する第2のCMADS受信回路と、第2のCM
ADS受信回路に隣接して設置され第2のCMADS受
信回路の出力を入力しCMADS振幅の信号に変換して
CMADS出力用端子に出力する第2のCMADS送信
回路と、内部CMADSバス配線からCMADS振幅の
信号を入力し増幅してシリアルパラレル変換回路に出力
する第3のCMADS受信回路とを有する液晶パネルの
信号線駆動用半導体集積回路を、それぞれの信号線駆動
用半導体集積回路の第1の辺が液晶パネルの信号線入力
側の辺と平行に相対するようにしてm個(m≧2の正整
数)配列して備え、第i(iは1からm−1までの正整
数)番目の信号線駆動用半導体集積回路のCMADSバ
ス出力用端子を第(i+1)番目の信号線駆動用半導体
集積回路の対応するCMADSバス入力用端子にそれぞ
れ接続している。
幅信号対からなるCMADS信号線対を複数含むCMA
DSバスを介して画像データを受信しシリアルパラレル
変換して内部回路に供給し信号処理して液晶パネルの信
号線駆動出力を出力する集積回路であって、集積回路の
平面視における1辺である第1の辺に沿って配置された
複数の信号線駆動出力用端子と、第1の辺に対して垂直
方向の第2の辺に沿って配置された複数のCMADSバ
ス入力用端子と、第2の辺に対向する第3の辺に沿って
配置されCMADSバス入力用端子のそれぞれに対応し
て設けられた複数のCMADSバス出力用端子と、CM
ADSバス入力用端子と対応するCMADSバス出力用
端子とを接続する内部CMADSバス配線と、内部CM
ADSバス配線からCMADS振幅の信号を入力し増幅
してシリアルパラレル変換回路に出力するCMADS受
信回路とを有する第1の信号線駆動用半導体集積回路
と、相補の小振幅信号対からなるCMADS信号線対を
複数含むCMADSバスを介して画像データを受信しシ
リアルパラレル変換して内部回路に供給し信号処理して
液晶パネルの信号線駆動出力を出力する集積回路であっ
て、集積回路の平面視における1辺である第1の辺に沿
って配置された複数の信号線駆動出力用端子と、第1の
辺に対して垂直方向の第2の辺に沿って配置された複数
のCMADSバス入力用端子と、第2の辺に対向する第
3の辺に沿って配置されCMADSバス入力用端子のそ
れぞれに対応して設けられた複数のCMADSバス出力
用端子と、内部CMADSバス配線と、CMADSバス
入力用端子からCMADS振幅の信号を入力し増幅して
出力する第1のCMADS受信回路と、第1のCMAD
S受信回路に隣接して設置され第1のCMADS受信回
路の出力を入力しCMADS振幅の信号に変換して内部
CMADSバス配線に出力する第1のCMADS送信回
路と、内部CMADSバス配線からCMADS振幅の信
号を入力し増幅して出力する第2のCMADS受信回路
と、第2のCMADS受信回路に隣接して設置され第2
のCMADS受信回路の出力を入力しCMADS振幅の
信号に変換してCMADS出力用端子に出力する第2の
CMADS送信回路と、内部CMADSバス配線からC
MADS振幅の信号を入力し増幅してシリアルパラレル
変換回路に出力する第3のCMADS受信回路とを有す
る第2の信号線駆動用半導体集積回路とを備え、第1の
信号線駆動用半導体集積回路の所定の個数毎に第2の信
号線駆動用半導体集積回路を置換挿入して計m個(m≧
2の正整数)の信号線駆動用半導体集積回路をそれぞれ
の第1の辺が液晶パネルの信号線入力側の辺と平行に相
対するようにして配列し、第i(iは1からm−1まで
の正整数)番目の第1または第2の信号線駆動用半導体
集積回路のCMADSバス出力用端子を第(i+1)番
目の第1または第2の信号線駆動用半導体集積回路の対
応するCMADSバス入力用端子にそれぞれ接続してい
る。
振幅信号対からなるCMADS信号線対を複数含むCM
ADSバスを介して画像データを受信しシリアルパラレ
ル変換して内部回路に供給し信号処理して液晶パネルの
信号線駆動出力を出力する集積回路であって、集積回路
の平面視における1辺である第1の辺に沿って配置され
た複数の信号線駆動出力用端子と、第1の辺に対して垂
直方向の第2の辺に沿って配置された複数のCMADS
バス入力用端子と、第2の辺に対向する第3の辺に沿っ
て配置されCMADSバス入力用端子のそれぞれに対応
して設けられた複数のCMADSバス出力用端子と、第
1の内部CMADSバス配線と、第2の内部CMADS
バス配線と、CMADSバス入力用端子からCMADS
振幅の信号を入力し増幅して出力する第1のCMADS
受信回路と、第1のCMADS受信回路に隣接して設置
され第1のCMADS受信回路の出力を入力しCMAD
S振幅の信号に変換して第1の内部CMADSバス配線
に出力する第1のCMADS送信回路と、第2の内部C
MADSバス配線からCMADS振幅の信号を入力し増
幅して出力する第2のCMADS受信回路と、第2のC
MADS受信回路に隣接して設置され第2のCMADS
受信回路の出力を入力しCMADS振幅の信号に変換し
てCMADS出力用端子に出力する第2のCMADS送
信回路と、第1の内部CMADSバス配線からCMAD
S振幅の信号を入力して増幅しシリアルパラレル変換回
路に出力する第3のCMADS受信回路と、第3のCM
ADS受信回路の出力を入力しCMADS振幅の信号に
変換して第2の内部CMADSバス配線に出力する第3
のCMADS送信回路とを有する液晶パネルの信号線駆
動用半導体集積回路を、それぞれの信号線駆動用半導体
集積回路の第1の辺が液晶パネルの信号線入力側の辺と
平行に相対するようにしてm個(m≧2の正整数)配列
して備え、第i(iは1からm−1までの正整数)番目
の信号線駆動用半導体集積回路のCMADSバス出力用
端子を第(i+1)番目の信号線駆動用半導体集積回路
の対応するCMADSバス入力用端子にそれぞれ接続し
ている。
振幅信号対からなるCMADS信号線対を複数含むCM
ADSバスを介して画像データを受信しシリアルパラレ
ル変換して内部回路に供給し信号処理して液晶パネルの
信号線駆動出力を出力する集積回路であって、集積回路
の平面視における1辺である第1の辺に沿って配置され
た複数の信号線駆動出力用端子と、第1の辺に対して垂
直方向の第2の辺に沿って配置された複数のCMADS
バス入力用端子と、第2の辺に対向する第3の辺に沿っ
て配置されCMADSバス入力用端子のそれぞれに対応
して設けられた複数のCMADSバス出力用端子と、C
MADSバス入力用端子と対応するCMADSバス出力
用端子とを接続する内部CMADSバス配線と、内部C
MADSバス配線からCMADS振幅の信号を入力し増
幅してシリアルパラレル変換回路に出力するCMADS
受信回路とを有する第1の信号線駆動用半導体集積回路
と、相補の小振幅信号対からなるCMADS信号線対を
複数含むCMADSバスを介して画像データを受信しシ
リアルパラレル変換して内部回路に供給し信号処理して
液晶パネルの信号線駆動出力を出力する集積回路であっ
て、集積回路の平面視における1辺である第1の辺に沿
って配置された複数の信号線駆動出力用端子と、第1の
辺に対して垂直方向の第2の辺に沿って配置された複数
のCMADSバス入力用端子と、第2の辺に対向する第
3の辺に沿って配置されCMADSバス入力用端子のそ
れぞれに対応して設けられた複数のCMADSバス出力
用端子と、第1の内部CMADSバス配線と、第2の内
部CMADSバス配線と、CMADSバス入力用端子か
らCMADS振幅の信号を入力し増幅して出力する第1
のCMADS受信回路と、第1のCMADS受信回路に
隣接して設置され第1のCMADS受信回路の出力を入
力しCMADS振幅の信号に変換して第1の内部CMA
DSバス配線に出力する第1のCMADS送信回路と、
第2の内部CMADSバス配線からCMADS振幅の信
号を入力し増幅して出力する第2のCMADS受信回路
と、第2のCMADS受信回路に隣接して設置され第2
のCMADS受信回路の出力を入力しCMADS振幅の
信号に変換してCMADS出力用端子に出力する第2の
CMADS送信回路と、第1の内部CMADSバス配線
からCMADS振幅の信号を入力して増幅しシリアルパ
ラレル変換回路に出力する第3のCMADS受信回路
と、第3のCMADS受信回路の出力を入力しCMAD
S振幅の信号に変換して第2の内部CMADSバス配線
に出力する第3のCMADS送信回路とを有する第2の
信号線駆動用半導体集積回路とを備え、第1の信号線駆
動用半導体集積回路の所定の個数毎に第2の信号線駆動
用半導体集積回路を置換挿入して計m個(m≧2の正整
数)の信号線駆動用半導体集積回路をそれぞれの第1の
辺が液晶パネルの信号線入力側の辺と平行に相対するよ
うにして配列し、第i(iは1からm−1までの正整
数)番目の第1または第2の信号線駆動用半導体集積回
路のCMADSバス出力用端子を第(i+1)番目の第
1または第2の信号線駆動用半導体集積回路の対応する
CMADSバス入力用端子にそれぞれ接続している。
して詳細に説明する。図1は本発明の液晶表示装置の概
略構成図である。ここで表示装置制御部3の機能は基本
的には図8の表示装置制御部63と同じであるが、高速
の信号側制御信号CON2およびバスの配線本数を削減
するために、画像データDAT等の転送信号をパラレル
シリアル変換したのちにCMADS送信回路によりCM
ADS振幅の相補の信号として送信する。画像データD
AT等をCMADS方式により伝送することは第2の従
来例と同様であるが、本発明では、CMADS方式とす
ることによってバスの信号本数が大幅に削減することに
着目し、CMADSバス配線が信号線駆動集積回路を貫
通するようにした。
あるところの信号線駆動集積回路5−1〜5−mのそれ
ぞれについて、信号線駆動出力端子が配置される側の辺
(例えば5−1の下辺)に対して平面視で垂直方向の一
辺(例えば5−1の左辺)に沿ってCMADS信号振幅
の画像データDAT(および信号側制御信号CON2)
を入力する端子を配列し、これと対向する辺(5−1の
右辺)に沿って入力に1対1に対応してCMADS信号
振幅の画像データDAT(および信号側制御信号CON
2)を出力する端子を配列する。それぞれの入力端子と
入力端子に対応する出力端子において、入力端子から信
号線駆動出力端子が配置される側の辺までの距離と、対
応する出力端子から出力端子信号線駆動出力端子が配置
される側の辺(5−1の下辺)までの距離とが等しくな
るようにして、CMADS信号振幅の信号である画像デ
ータDAT等を出力する端子を設けることにより、実質
的にCMADSバスを信号線駆動集積回路の内部を貫通
して接続したと同等で、且つ、隣接した信号線駆動集積
回路間の接続部で画像データDAT等のCMADSバス
信号線が折れ曲がりなく接続することが可能となる。こ
れにより、従来必要であった配線領域の大部分(図1で
削減領域として示す)を削減することができ、第2の従
来技術による液晶表示装置よりも一層小型の液晶表示装
置を実現できる。なお、走査線駆動部4の機能・構成
は、図8の走査線駆動部64と同一であるので、説明を
省略する。
集積回路であるところの信号線駆動集積回路5の内部ブ
ロックと表示装置制御部および隣接する信号線駆動集積
回路との接続を模式的に示した図である。図2で、表示
装置制御部3内のCMADS送信回路10は、図10に
示したCMADS送信回路81を複数個含むものであ
る。表示装置制御部3は、クロックCLKおよび極性反
転POL等を含む高速な信号側制御信号CON2と、
R,G,Bそれぞれの階調を表す画像データを例えば複
数画素単位でパラレルシリアル変換して信号線本数を削
減した画像データDATとをCMADS送信回路10に
接続されたCMADSバスを介して信号線駆動集積回路
5−1に伝送する。信号線駆動集積回路5−1は、受け
た信号をCMADS入力回路11のCMADS受信回路
12により内部回路の電源電圧VDDのレベルのCMO
S振幅の信号に増幅してシリアルパラレル変換回路13
に供給する。画像データは、シリアルパラレル変換回路
13により、表示装置制御部3でパラレルシリアル変換
される前の画像データ形式に戻したのちに内部回路14
に供給する。内部回路14は図9の従来の信号線駆動集
積回路65の内部回路と同様に、シフトレジスタ、デー
タレジスタ、ラッチ回路、レベルシフタ、D/Aコンバ
ータ、ボルテージフォロア出力回路を含んで構成され、
画像データと、R,G,Bの各色に対応する基準階調電
圧Vγとを用い、液晶パネル2の各色のV−T特性に応
じて、所定のガンマ値になるようにガンマ補正が行われ
た直流電圧からなる信号線駆動出力SOを生成し、対応
する各信号線に出力して液晶パネル2に供給する。な
お、信号側制御信号CON1は、シフト方向切換信号R
/L、ラッチ信号STBなどの比較的低速で変化する信
号であり、信号側制御信号CON2は、クロックCL
K、極性反転POLなどの高速で変化する信号であり、
CASはカスケード接続のための配線である。
の5−1,5−2は下辺の端子から信号線駆動出力SO
を出力し、CMADS振幅の高速の信号側制御信号CO
N2(クロックCLK、極性反転POLなど)と、CM
ADS振幅の画像データDAT(n個のデータ信号d1
〜dnを含む)とが信号線駆動集積回路の5−1の左辺
の端子から入力されそれに対向する右辺の端子から出力
されて、それが次の信号線駆動集積回路5−2の左辺の
端子に入力される形態をとっている。信号線駆動集積回
路5−1の左辺のデータd1を入力する端子と、右辺の
データd1を出力する端子とは、左辺のデータd1を入
力する端子と下辺との距離と、右辺のデータd1を出力
する端子と下辺との距離とが等しくなるようにして配置
されている。データd2〜dnおよびクロックCLK、
極性反転POLを入力する左辺の端子とそれぞれに対応
して出力する右辺の端子についても同様の位置関係に設
置されている。また、信号線駆動集積回路5−1〜5−
nのすべてにおいて、左辺の端子と右辺の端子とは信号
線駆動集積回路の5−1について説明したと同一の関係
を有しているので、右辺から出力され信号の配線は、次
の信号線駆動集積回路5−2の左辺の端子に配線の折れ
曲がりなどが発生せず直接に入力できる。
路のレイアウトの模式図であり、図3(a)は、従来例
の図9と同様に例えばTCPなどのパッケージに実装し
た実施例の信号線駆動集積回路であり、図3(b)は、
チップを直接に液晶表示装置の基板に実装する実施例の
信号線駆動集積回路である。
のそれぞれのパッド22は信号線駆動集積回路5aの外
部リードである端子23に接続されており、下辺の端子
から信号線駆動出力SOを出力し、信号線駆動集積回路
5aの左辺の端子から入力した画像データDAT等のC
MADSバス配線はそれぞれ信号線駆動チップ21aの
左辺のパッドに接続され、チップ内部のCMADSバス
配線により右辺のパッドに接続され、パッドから左辺の
端子へ接続されて出力する。信号線駆動集積回路5aの
左辺のデータdj(jは1〜nの正整数)を入力する端
子と下辺との距離と、右辺の端子のデータdjを出力す
る端子と下辺との距離とが同一であり、他の対応する左
辺の端子と右辺の端子とも同様の関係であることは、既
に説明したとおりである。なお、信号線駆動チップ21
a内では、図3(a)のように、信号振幅の大きい内部
回路の信号変化が微小振幅のCMADSバス配線に干渉
することを防ぐために、内部CMADSバス配線を内部
回路14を迂回して配置することが望ましい。また、図
示していないが、通常、パッド22のうち少なくとも入
力用のパッドおよび出力用のパッドにはESDなどの過
電圧印加による破壊を防止する保護素子が設けられる。
プが形成されていて、パッドがそのまま端子を兼用する
ので、信号線駆動チップ21bのそれぞれのパッド24
は信号線駆動集積回路5bの端子となっており、下辺の
端子から信号線駆動出力SOを出力し、左辺の端子から
入力した画像データDAT等のCMADSバス配線はチ
ップ内部のCMADSバス配線により右辺の外部出力端
子に接続されて出力する。信号線駆動集積回路5bの左
辺の例えばデータd1を入力する端子と下辺との距離
と、右辺の端子のデータd1を出力する端子と下辺との
距離とが同一であり、他の対応する左辺の端子と右辺の
端子とも同様の関係であることは、図3(a)と同様で
ある。また、信号線駆動チップ21b内では、内部CM
ADSバス配線を内部回路14を迂回して配置すること
が望ましいことも図3(a)と同様である。また、通
常、入力用のパッドおよび出力用のパッドには保護素子
が設けられることも図3(a)と同様である。
板に搭載されるが、プリント基板の配線ピッチは半導体
集積回路チップ内の配線ピッチに比べて10〜100倍
と遙かに大きい。本実施形態では、信号線駆動集積回路
と液晶表示装置の基板とのインタフェース部で両者のピ
ッチを合わせるために、プリント基板の入力配線は、信
号線駆動集積回路に2つある短辺の片方において大部分
のスペースをインタフェースの入力として使用し、信号
線駆動集積回路の内部に配線スペースを設けてCMAD
Sバスを金属配線を用いて配線し、もう片方の短辺にお
ける大部分のスペースをインタフェースの出力として使
用する。
する。図4は、本発明の第2実施形態の信号線駆動集積
回路30の内部模式図である。左辺のデータdj(jは
1〜nの正整数)を入力する端子と、これと対応する右
辺のデータdjを出力する端子とは、左辺のデータdj
を入力する端子と下辺との距離と、右辺のデータdjを
出力する端子と下辺との距離とが等しくなるようにして
配置されていることは図2の第1実施形態の信号線駆動
集積回路5と同様である。相違点は、第1実施形態では
CMADS入力回路としてCMADS受信回路12とシ
リアルパラレル変換回路13のみを備えていたのに対し
て、本実施形態は、CMADSバスを受信するCMAD
S受信回路31と、シリアルパラレル変換回路13に加
えてCMADS送信回路32を備えている点である。本
実施形態では、CMADSバスを介して入力した画像信
号DAT等をCMADS受信回路31で電源電圧VDD
レベルのCMOS振幅の信号に増幅してシリアルパラレ
ル変換回路に送出するとともに、一旦電源電圧VDDレ
ベルのCMOS振幅に変換した画像データDAT等の信
号をCMADS送信回路32により再びCMADS信号
に変換して次段の信号線駆動集積回路に送出する。
続図を参照して第2実施形態におけるインタフェースの
説明をする。画像データDATおよび信号側制御信号C
ON2が、表示装置制御部3のCMADS送信回路10
からCMADSバスを通じて信号線駆動集積回路30−
1のCMADS受信回路31へ転送され、電源電圧VD
DレベルのCMOS振幅の信号に増幅される。受信され
たデータは、信号線駆動集積回路30−1の内部回路1
4にて必要なデータであればシリアルパラレル変換回路
13へ取り込まれる。必要なデータでなければ、信号線
駆動集積回路30−1内のCMADS送信回路32でC
MADS振幅の信号に再変換し、隣接して配置された次
の信号線駆動集積回路30−2へデータを転送する。以
後に続く信号線駆動回路30−2〜30−6は、信号線
駆動回路30−1と同様のインタフェース構造であり、
同様に動作してデータ転送が行われる。
動集積回路5の内部の配線負荷の影響等により多数の信
号線駆動集積回路のCMADS受信回路に一括してCM
ADSバスを接続すると正常に動作しなくなる危険性が
ある場合に、第2実施形態の信号線駆動集積回路30を
用いてCMADSバスにおいて信号レベルを強化して次
段に送信することにより、安定で信頼度の高いデータ転
送を行うことができる。第2実施形態の使用法として、
勿論、図5(a)のように第2実施形態の信号線駆動集
積回路30のみを用いて直列接続してもよいが、図5
(b)のように、第1実施形態の信号線駆動集積回路5
の所定段数の接続毎に第2実施形態の信号線駆動集積回
路30を置換挿入するようにしてもよい。このようにす
ることにより1個のCMADS送信装置に対するCMA
DS受信装置の個数を所定数以下に制限できるので、C
MADSバスの信号レベルを強化してデータ転送の信頼
性を高めると同時に、CMADS伝送方式の特徴である
並列受信を有効利用して液晶表示装置に搭載されるCM
ADS送信回路・受信回路の個数の増加を抑制できるた
め、図5(a)に比較して消費電力を低減することが可
能となる。
同様に信号線駆動チップをパッケージに組み込んだ信号
線駆動集積回路としてもよく、または、図3(b)と同
様に信号線駆動チップそのものが液晶表示装置のプリン
ト基板に直接に実装する信号線駆動集積回路としてもよ
い。
する。図6は、本発明の第3実施形態の信号線駆動集積
回路40の内部模式図である。左辺のデータdj(jは
1〜n)を入力する端子と、これと対応する右辺のデー
タdjを出力する端子とは、左辺のデータdjを入力す
る端子と下辺との距離と、右辺のデータdjを出力する
端子と下辺との距離とが等しくなるようにして配置され
ていることは第1実施形態の信号線駆動集積回路5およ
び第2実施形態の信号線駆動集積回路30と同様であ
る。第1実施形態の信号線駆動集積回路5との相違点
は、本実施形態では、各信号線駆動集積回路毎に貫通し
て配置されているCMADSバスの入り口に第1のCM
ADS受信回路41aおよび第1のCMADS送信回路
42aを対にして設置し、CMADSバスの出口に第2
のCMADS受信回路41bおよび第2のCMADS送
信回路42bを対にして設置している点である。
イスについて説明する。画像データ信号DATおよび信
号側制御信号CON2が、CMADSバスを通して信号
線駆動集積回路40に送信され第1のCMADS受信回
路41aで受信される。受信されたデータは、第1のC
MADS送信回路41bにより再度CMADS振幅の信
号に変換され、信号線駆動集積回路40の内部のCMA
DSバスを通して伝送される。信号線駆動集積回路40
の内部回路14に必要なデータであれば、第3のCMA
DS受信回路41cへ取り込まれ、必要でないデータ
は、信号線駆動集積回路40の出口にある第2のCMA
DS受信回路41bへ送信される。第2のCMADS受
信回路41bで受信されたデータは、第2のCMADS
送信回路42bによりCMADS振幅の信号に再々度変
換され、次段の信号線駆動集積回路(図示せず)へデー
タが送信される。
集積回路30と同様に、第1実施形態の信号線駆動集積
回路5の内部の配線負荷の影響等により多数の信号線駆
動集積回路のCMADS受信回路に一括してCMADS
バスを接続すると正常に動作しなくなる危険性がある場
合に、第1実施形態の信号線駆動集積回路5に換えて使
用することにより、安定で信頼度の高いデータ転送を行
うことができる。本実施形態では、外部から入力したC
MADS振幅の信号を一旦増幅してからすぐに再変換し
て内部CMADSバスにのせているので、信号線駆動集
積回路内部の配線負荷の影響に対して第2の実施形態よ
りさらに安定となる。また、第3実施形態の信号線駆動
集積回路40も、図5(a)と同様に、信号線駆動集積
回路40のみを直列接続して用いてもよいが、図5
(b)と同様に、第1実施形態の信号線駆動集積回路5
の所定段数の接続毎に信号線駆動集積回路40を置換挿
入することによりCMADSバスの信号レベルを強化し
てデータ転送の信頼性を高めると同時に消費電力を低減
することが可能となる。
と同様に信号線駆動チップをパッケージに組み込んだ信
号線駆動集積回路としてもよく、または、図3(b)と
同様に信号線駆動チップそのものが液晶表示装置のプリ
ント基板に直接に実装する信号線駆動集積回路としても
よい。
する。左辺のデータdj(jは1〜nの正整数)を入力
する端子と、これと対応する右辺のデータdjを出力す
る端子とは、左辺のデータdjを入力する端子と下辺と
の距離と、右辺のデータdjを出力する端子と下辺との
距離とが等しくなるようにして配置されていることは第
1実施形態の信号線駆動集積回路5、第2実施形態の信
号線駆動集積回路30および第3実施形態の信号線駆動
集積回路40と同様である。図7は、本発明の第4実施
形態の信号線駆動集積回路50の内部模式図である。信
号線駆動集積回路50は、第2実施形態の信号線駆動集
積回路30と第3実施形態の信号線駆動集積回路40と
を重ね合わせた形態を持っている。すなわち、信号線駆
動集積回路40と同様に、CMADSバスの入り口に第
1のCMADS受信回路51aおよび第1のCMADS
送信回路52aを対にして設置し、CMADSバスの出
口に第2のCMADS受信回路51bおよび第2のCM
ADS送信回路52bを対にして設置するとともに、信
号線駆動集積回路30と同様に、第1の内部CMADS
バスから受信する第3のCMADS受信回路51cと第
2の内部CMADSバスに送信する第3のCMADS送
信回路52cとを備えている。第1のCMADS送信回
路52aから第1の内部CMADSバスにより転送され
たCMADS振幅の信号を第3のCMADS受信回路5
1cによりCMOS振幅の信号に増幅してシリアルパラ
レル変換回路13に供給し、また、第3のCMADS送
信回路52cによりこのCMOS振幅の信号を再度CM
ADS振幅の信号に変換して第2の内部CMADSバス
を通じて第2のCMADS受信回路51bに供給する。
集積回路5の内部の配線負荷の影響等により多数の信号
線駆動集積回路のCMADS受信回路に一括してCMA
DSバスを接続すると正常に動作しなくなる危険性があ
る場合に、第1実施形態の信号線駆動集積回路5に換え
て使用することにより、安定で信頼度の高いデータ転送
を行うことができ、第3実施形態と同様に、信号線駆動
集積回路内部の配線負荷の影響に対しては第2の実施形
態よりさらに安定性を向上できる。また、第4実施形態
の信号線駆動集積回路50も、図5(a)と同様に、信
号線駆動集積回路50のみを直列接続して用いてもよい
が、図5(b)と同様に、第1実施形態の信号線駆動集
積回路5の所定段数の接続毎に信号線駆動集積回路50
を置換挿入することによりCMADSバスの信号レベル
を強化してデータ転送の信頼性を高めると同時に消費電
力を低減することが可能となる。
同様に信号線駆動チップをパッケージに組み込んだ信号
線駆動集積回路としてもよく、または、図3(b)と同
様に信号線駆動チップそのものが液晶表示装置のプリン
ト基板に直接に実装する信号線駆動集積回路としてもよ
い。
バスを貫通させてプリント基板上の配線領域を低減する
技術を液晶表示装置に適用した例であるが、本発明はこ
れに限定されるものでなく、例えば、MPUチップ、メ
モリチップ、ペリフェラルチップ等を有するマイクロコ
ンピュータにおいて、転送データをパラレルシリアル変
換するとともにCMADS振幅の信号とし、各チップ間
をCMADSバスが貫通するように配置して結合するこ
とにより、高信頼性で高速のマイクロコンピュータを実
現できるものである。
ことにより画像データ等の信号を伝送するバス配線の本
数を削減して信号線駆動集積回路における信号線駆動出
力の外部出力端子が配置される辺と垂直方向の辺から入
力できるようにするとともに、信号線駆動集積回路のそ
れぞれのCMADS外部入力端子と対応する外部出力端
子とを信号線駆動出力の外部出力端子が配置される辺か
らの距離が同一になるように配置して、実質的にCMA
DSバス配線が信号線駆動集積回路を貫通するように設
けたので、これまで配線ピッチが大きいプリント基板上
に配置されていたバス配線を配線ピッチの小さい集積回
路チップ内部に収納することが可能となり、プリント基
板が小型化でき、高速高精細の液晶表示装置を第2の従
来例で実現できる限界よりも更に小型化することが可能
となった。
の内部ブロックと表示装置制御部および隣接する信号線
駆動集積回路との接続を模式的に示した図である。
トの模式図であり、(a)は、パッケージに実装した例
であり、(b)は、チップを直接に液晶表示装置の基板
に実装する例である。
内部模式図である。
図である。
内部模式図である。
内部模式図である。
CMADS送信回路 11 CMADS入力回路 12,31,41a,41b,51a,51b,51c
CMADS受信回路 13 シリアルパラレル変換回路 14 内部回路 21a,21b 信号線駆動チップ 22,24 パッド 23 端子 CON1,CON2 信号側制御信号 DAT 画像データ SO 信号線駆動出力
Claims (34)
- 【請求項1】 相補の小振幅信号対からなるCMADS
信号線対を複数含むCMADSバスを介してシリアルデ
ータを受信しシリアルパラレル変換して内部回路に供給
し信号処理する半導体集積回路であって、半導体集積回
路の平面視における1辺である第1の辺に沿って配置さ
れた複数のCMADSバス入力用端子と、第1の辺に対
向する第2の辺に沿って配置されCMADSバス入力用
端子のそれぞれに対応して設けられた複数のCMADS
バス出力用端子と、CMADSバス入力用端子と対応す
るCMADSバス出力用端子とを接続する内部CMAD
Sバス配線と、内部CMADSバス配線からCMADS
振幅の信号を入力し増幅してシリアルパラレル変換回路
に出力するCMADS受信回路とを備えることを特徴と
する半導体集積回路。 - 【請求項2】 前記CMADSバス入力用端子が配置さ
れる辺に対して垂直方向の1辺を基準辺としCMADS
バス入力用端子から基準辺までの距離が該CMADS入
力用端子に対応するCMADSバス出力用端子から基準
辺までの距離と等しくして配置されていることを特徴と
する請求項1記載の半導体集積回路。 - 【請求項3】 前記内部CMADSバス配線が内部回路
を迂回して配置されていることを特徴とする請求項1ま
たは2記載の半導体集積回路。 - 【請求項4】 半導体集積回路はパッケージに実装され
ていて前記CMADSバス入力用端子および前記CMA
DSバス出力用端子がパッケージのリードであることを
特徴とする請求項1,2または3記載の半導体集積回
路。 - 【請求項5】 半導体集積回路はプリント基板に直接に
実装されるチップであり、前記CMADSバス入力用端
子および前記CMADSバス出力用端子がチップに設け
られたパッドであること特徴とする請求項1,2または
3記載の半導体集積回路。 - 【請求項6】 相補の小振幅信号対からなるCMADS
信号線対を複数含むCMADSバスを介して画像データ
を受信しシリアルパラレル変換して内部回路に供給し信
号処理して液晶パネルの信号線駆動出力を出力する半導
体集積回路であって、半導体集積回路の平面視における
1辺である第1の辺に沿って配置された複数の信号線駆
動出力用端子と、第1の辺に対して垂直方向の第2の辺
に沿って配置された複数のCMADSバス入力用端子
と、第2の辺に対向する第3の辺に沿って配置されCM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子と、CMADSバス入
力用端子と対応するCMADSバス出力用端子とを接続
する内部CMADSバス配線と、内部CMADSバス配
線からCMADS振幅の信号を入力し増幅してシリアル
パラレル変換回路に出力するCMADS受信回路とを備
えることを特徴とする半導体集積回路。 - 【請求項7】 相補の小振幅信号対からなるCMADS
信号線対を複数含むCMADSバスを介してシリアルデ
ータを受信しシリアルパラレル変換して内部回路に供給
し信号処理する半導体集積回路であって、複数のCMA
DSバス入力用端子と、CMADSバス入力用端子のそ
れぞれに対応して設けられた複数のCMADSバス出力
用端子と、CMADSバス入力用端子からCMADS振
幅の信号を入力し増幅してシリアルパラレル変換回路に
出力するCMADS受信回路と、CMADS受信回路の
出力を入力してCMADS振幅の信号に変換しCMAD
Sバス出力用端子に出力するCMADS送信回路とを備
えることを特徴とする半導体集積回路。 - 【請求項8】 相補の小振幅信号対からなるCMADS
信号線対を複数含むCMADSバスを介してシリアルデ
ータを受信しシリアルパラレル変換して内部回路に供給
し信号処理する半導体集積回路であって、半導体集積回
路の平面視における1辺である第1の辺に沿って配置さ
れた複数のCMADSバス入力用端子と、第1の辺に対
向する第2の辺に沿って配置されCMADSバス入力用
端子のそれぞれに対応して設けられた複数のCMADS
バス出力用端子と、CMADSバス入力用端子のそれぞ
れに接続した第1の内部CMADSバス配線と、CMA
DSバス出力用端子のそれぞれに接続した第2の内部C
MADSバス配線と、第1の内部CMADSバス配線の
CMADS振幅の信号を入力し増幅してシリアルパラレ
ル変換回路に出力するCMADS受信回路と、CMAD
S受信回路の出力を入力してCMADS振幅の信号に変
換し第2の内部CMADSバス配線に出力するCMAD
S送信回路とを備えることを特徴とする半導体集積回
路。 - 【請求項9】 前記CMADSバス入力用端子が配置さ
れる辺に対して垂直方向の1辺を基準辺としCMADS
バス入力用端子から基準辺までの距離が該CMADS入
力用端子に対応するCMADSバス出力用端子から基準
辺までの距離と等しくして配置されていることを特徴と
する請求項8記載の半導体集積回路。 - 【請求項10】 前記内部CMADSバス配線が内部回
路を迂回して配置されていることを特徴とする請求項8
または9記載の半導体集積回路。 - 【請求項11】 半導体集積回路はパッケージに実装さ
れていて前記CMADSバス入力用端子および前記CM
ADSバス出力用端子がパッケージのリードであること
を特徴とする請求項8,9または10記載の半導体集積
回路。 - 【請求項12】 半導体集積回路はプリント基板に直接
に実装されるチップであり、前記CMADSバス入力用
端子および前記CMADSバス出力用端子がチップに設
けられたパッドであること特徴とする請求項8,9また
は10記載の半導体集積回路。 - 【請求項13】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する半
導体集積回路であって、半導体集積回路の平面視におけ
る1辺である第1の辺に沿って配置された複数の信号線
駆動出力用端子と、第1の辺に対して垂直方向の第2の
辺に沿って配置された複数のCMADSバス入力用端子
と、第2の辺に対向する第3の辺に沿って配置されCM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子と、CMADSバス入
力用端子のそれぞれに接続した第1の内部CMADSバ
ス配線と、CMADSバス出力用端子のそれぞれに接続
した第2の内部CMADSバス配線と、第1の内部CM
ADSバス配線のCMADS振幅の信号を入力し増幅し
てシリアルパラレル変換回路に出力するCMADS受信
回路と、CMADS受信回路の出力を入力してCMAD
S振幅の信号に変換し第2の内部CMADSバス配線に
出力するCMADS送信回路とを備えることを特徴とす
る半導体集積回路。 - 【請求項14】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介してシリアル
データを受信しシリアルパラレル変換して内部回路に供
給し信号処理する半導体集積回路であって、複数のCM
ADSバス入力用端子と、CMADSバス入力用端子の
それぞれに対応して設けられた複数のCMADSバス出
力用端子と、内部CMADSバス配線と、CMADSバ
ス入力用端子からCMADS振幅の信号を入力し増幅し
て出力する第1のCMADS受信回路と、第1のCMA
DS受信回路に隣接して設置され第1のCMADS受信
回路の出力を入力しCMADS振幅の信号に変換して内
部CMADSバス配線に出力する第1のCMADS送信
回路と、内部CMADSバス配線からCMADS振幅の
信号を入力し増幅して出力する第2のCMADS受信回
路と、第2のCMADS受信回路に隣接して設置され第
2のCMADS受信回路の出力を入力しCMADS振幅
の信号に変換してCMADS出力用端子に出力する第2
のCMADS送信回路と、内部CMADSバス配線から
CMADS振幅の信号を入力して増幅しシリアルパラレ
ル変換回路に出力する第3のCMADS受信回路とを備
えることを特徴とする半導体集積回路。 - 【請求項15】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介してシリアル
データを受信しシリアルパラレル変換して内部回路に供
給し信号処理する半導体集積回路であって、半導体集積
回路の平面視における1辺である第1の辺に沿って配置
された複数のCMADSバス入力用端子と、第1の辺に
対向する第2の辺に沿って配置されCMADSバス入力
用端子のそれぞれに対応して設けられた複数のCMAD
Sバス出力用端子と、内部CMADSバス配線と、CM
ADSバス入力用端子からCMADS振幅の信号を入力
し増幅して出力する第1のCMADS受信回路と、第1
のCMADS受信回路に隣接して設置され第1のCMA
DS受信回路の出力を入力しCMADS振幅の信号に変
換して内部CMADSバス配線に出力する第1のCMA
DS送信回路と、内部CMADSバス配線からCMAD
S振幅の信号を入力し増幅して出力する第2のCMAD
S受信回路と、第2のCMADS受信回路に隣接して設
置され第2のCMADS受信回路の出力を入力しCMA
DS振幅の信号に変換してCMADS出力用端子に出力
する第2のCMADS送信回路と、内部CMADSバス
配線からCMADS振幅の信号を入力して増幅しシリア
ルパラレル変換回路に出力する第3のCMADS受信回
路とをことを特徴とする半導体集積回路。 - 【請求項16】 前記CMADSバス入力用端子が配置
される辺に対して垂直方向の1辺を基準辺としCMAD
Sバス入力用端子から基準辺までの距離が該CMADS
入力用端子に対応するCMADSバス出力用端子から基
準辺までの距離と等しくして配置されていることを特徴
とする請求項15記載の半導体集積回路。 - 【請求項17】 前記内部CMADSバス配線が内部回
路を迂回して配置されていることを特徴とする請求項1
5または16記載の半導体集積回路。 - 【請求項18】 半導体集積回路はパッケージに実装さ
れていて前記CMADSバス入力用端子および前記CM
ADSバス出力用端子がパッケージのリードであること
を特徴とする請求項15,16または17記載の半導体
集積回路。 - 【請求項19】 半導体集積回路はプリント基板に直接
に実装されるチップであり、前記CMADSバス入力用
端子および前記CMADSバス出力用端子がチップに設
けられたパッドであること特徴とする請求項15,16
または17記載の半導体集積回路。 - 【請求項20】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する半
導体集積回路であって、半導体集積回路の平面視におけ
る1辺である第1の辺に沿って配置された複数の信号線
駆動出力用端子と、第1の辺に対して垂直方向の第2の
辺に沿って配置された複数のCMADSバス入力用端子
と、第2の辺に対向する第3の辺に沿って配置されCM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子と、内部CMADSバ
ス配線と、CMADSバス入力用端子からCMADS振
幅の信号を入力し増幅して出力する第1のCMADS受
信回路と、第1のCMADS受信回路に隣接して設置さ
れ第1のCMADS受信回路の出力を入力しCMADS
振幅の信号に変換して内部CMADSバス配線に出力す
る第1のCMADS送信回路と、内部CMADSバス配
線からCMADS振幅の信号を入力し増幅して出力する
第2のCMADS受信回路と、第2のCMADS受信回
路に隣接して設置され第2のCMADS受信回路の出力
を入力しCMADS振幅の信号に変換してCMADS出
力用端子に出力する第2のCMADS送信回路と、内部
CMADSバス配線からCMADS振幅の信号を入力し
て増幅しシリアルパラレル変換回路に出力する第3のC
MADS受信回路とを備えることを特徴とする半導体集
積回路。 - 【請求項21】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介してシリアル
データを受信しシリアルパラレル変換して内部回路に供
給し信号処理する半導体集積回路であって、複数のCM
ADSバス入力用端子と、CMADSバス入力用端子の
それぞれに対応して設けられた複数のCMADSバス出
力用端子と、第1の内部CMADSバス配線と、第2の
内部CMADSバス配線と、CMADSバス入力用端子
からCMADS振幅の信号を入力し増幅して出力する第
1のCMADS受信回路と、第1のCMADS受信回路
に隣接して設置され第1のCMADS受信回路の出力を
入力しCMADS振幅の信号に変換して第1の内部CM
ADSバス配線に出力する第1のCMADS送信回路
と、第2の内部CMADSバス配線からCMADS振幅
の信号を入力し増幅して出力する第2のCMADS受信
回路と、第2のCMADS受信回路に隣接して設置され
第2のCMADS受信回路の出力を入力しCMADS振
幅の信号に変換してCMADS出力用端子に出力する第
2のCMADS送信回路と、第1の内部CMADSバス
配線からCMADS振幅の信号を入力して増幅しシリア
ルパラレル変換回路に出力する第3のCMADS受信回
路と、第3のCMADS受信回路の出力を入力しCMA
DS振幅の信号に変換して第2の内部CMADSバス配
線に出力する第3のCMADS送信回路とを備えること
を特徴とする半導体集積回路。 - 【請求項22】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介してシリアル
データを受信しシリアルパラレル変換して内部回路に供
給し信号処理する半導体集積回路であって、半導体集積
回路の平面視における1辺である第1の辺に沿って配置
された複数のCMADSバス入力用端子と、第1の辺に
対向する第2の辺に沿って配置されCMADSバス入力
用端子のそれぞれに対応して設けられた複数のCMAD
Sバス出力用端子と、第1の内部CMADSバス配線
と、第2の内部CMADSバス配線と、CMADSバス
入力用端子からCMADS振幅の信号を入力し増幅して
出力する第1のCMADS受信回路と、第1のCMAD
S受信回路に隣接して設置され第1のCMADS受信回
路の出力を入力しCMADS振幅の信号に変換して第1
の内部CMADSバス配線に出力する第1のCMADS
送信回路と、第2の内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅して出力する第2のCMA
DS受信回路と、第2のCMADS受信回路に隣接して
設置され第2のCMADS受信回路の出力を入力しCM
ADS振幅の信号に変換してCMADS出力用端子に出
力する第2のCMADS送信回路と、第1の内部CMA
DSバス配線からCMADS振幅の信号を入力し増幅し
てシリアルパラレル変換回路に出力する第3のCMAD
S受信回路と、第3のCMADS受信回路の出力を入力
しCMADS振幅の信号に変換して第2の内部CMAD
Sバス配線に出力する第3のCMADS送信回路とを備
えることを特徴とする半導体集積回路。 - 【請求項23】 前記CMADSバス入力用端子が配置
される辺に対して垂直方向の1辺を基準辺としCMAD
Sバス入力用端子から基準辺までの距離が該CMADS
入力用端子に対応するCMADSバス出力用端子から基
準辺までの距離と等しくして配置されていることを特徴
とする請求項22記載の半導体集積回路。 - 【請求項24】 前記内部CMADSバス配線が内部回
路を迂回して配置されていることを特徴とする請求項2
2または23記載の半導体集積回路。 - 【請求項25】 半導体集積回路はパッケージに実装さ
れていて前記CMADSバス入力用端子および前記CM
ADSバス出力用端子がパッケージのリードであること
を特徴とする請求項22,23または24記載の半導体
集積回路。 - 【請求項26】 半導体集積回路はプリント基板に直接
に実装されるチップであり、前記CMADSバス入力用
端子および前記CMADSバス出力用端子がチップに設
けられたパッドであること特徴とする請求項22,23
または24記載の半導体集積回路。 - 【請求項27】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する半
導体集積回路であって、半導体集積回路の平面視におけ
る1辺である第1の辺に沿って配置された複数の信号線
駆動出力用端子と、第1の辺に対して垂直方向の第2の
辺に沿って配置された複数のCMADSバス入力用端子
と、第2の辺に対向する第3の辺に沿って配置されCM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子と、第1の内部CMA
DSバス配線と、第2の内部CMADSバス配線と、C
MADSバス入力用端子からCMADS振幅の信号を入
力し増幅して出力する第1のCMADS受信回路と、第
1のCMADS受信回路に隣接して設置され第1のCM
ADS受信回路の出力を入力しCMADS振幅の信号に
変換して第1の内部CMADSバス配線に出力する第1
のCMADS送信回路と、第2の内部CMADSバス配
線からCMADS振幅の信号を入力し増幅して出力する
第2のCMADS受信回路と、第2のCMADS受信回
路に隣接して設置され第2のCMADS受信回路の出力
を入力しCMADS振幅の信号に変換してCMADS出
力用端子に出力する第2のCMADS送信回路と、第1
の内部CMADSバス配線からCMADS振幅の信号を
入力して増幅しシリアルパラレル変換回路に出力する第
3のCMADS受信回路と、第3のCMADS受信回路
の出力を入力しCMADS振幅の信号に変換して第2の
内部CMADSバス配線に出力する第3のCMADS送
信回路とを備えることを特徴とする半導体集積回路。 - 【請求項28】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、CMADSバス入力用端子と対
応するCMADSバス出力用端子とを接続する内部CM
ADSバス配線と、内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅してシリアルパラレル変換
回路に出力するCMADS受信回路とを有する液晶パネ
ルの信号線駆動用半導体集積回路を、それぞれの信号線
駆動用半導体集積回路の第1の辺が液晶パネルの信号線
入力側の辺と平行に相対するようにしてm個(m≧2の
正整数)配列して備え、第i(iは1からm−1までの
正整数)番目の信号線駆動用半導体集積回路のCMAD
Sバス出力用端子を第(i+1)番目の信号線駆動用半
導体集積回路の対応するCMADSバス入力用端子にそ
れぞれ接続したことを特徴とする液晶表示装置。 - 【請求項29】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、CMADSバス入力用端子のそ
れぞれに接続した第1の内部CMADSバス配線と、C
MADSバス出力用端子のそれぞれに接続した第2の内
部CMADSバス配線と、第1の内部CMADSバス配
線のCMADS振幅の信号を入力し増幅してシリアルパ
ラレル変換回路に出力するCMADS受信回路と、CM
ADS受信回路の出力を入力してCMADS振幅の信号
に変換し第2の内部CMADSバス配線に出力するCM
ADS送信回路とを有する液晶パネルの信号線駆動用半
導体集積回路を、それぞれの信号線駆動用半導体集積回
路の第1の辺が液晶パネルの信号線入力側の辺と平行に
相対するようにしてm個(m≧2の正整数)配列して備
え、第i(iは1からm−1までの正整数)番目の信号
線駆動用半導体集積回路のCMADSバス出力用端子を
第(i+1)番目の信号線駆動用半導体集積回路の対応
するCMADSバス入力用端子にそれぞれ接続したこと
を特徴とする液晶表示装置。 - 【請求項30】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、CMADSバス入力用端子と対
応するCMADSバス出力用端子とを接続する内部CM
ADSバス配線と、内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅してシリアルパラレル変換
回路に出力するCMADS受信回路とを有する第1の信
号線駆動用半導体集積回路と、 相補の小振幅信号対からなるCMADS信号線対を複数
含むCMADSバスを介して画像データを受信しシリア
ルパラレル変換して内部回路に供給し信号処理して液晶
パネルの信号線駆動出力を出力する集積回路であって、
集積回路の平面視における1辺である第1の辺に沿って
配置された複数の信号線駆動出力用端子と、第1の辺に
対して垂直方向の第2の辺に沿って配置された複数のC
MADSバス入力用端子と、第2の辺に対向する第3の
辺に沿って配置されCMADSバス入力用端子のそれぞ
れに対応して設けられた複数のCMADSバス出力用端
子と、CMADSバス入力用端子のそれぞれに接続した
第1の内部CMADSバス配線と、CMADSバス出力
用端子のそれぞれに接続した第2の内部CMADSバス
配線と、第1の内部CMADSバス配線のCMADS振
幅の信号を入力し増幅してシリアルパラレル変換回路に
出力するCMADS受信回路と、CMADS受信回路の
出力を入力してCMADS振幅の信号に変換し第2の内
部CMADSバス配線に出力するCMADS送信回路と
を有する第2の信号線駆動用半導体集積回路とを備え、 第1の信号線駆動用半導体集積回路の所定の個数毎に第
2の信号線駆動用半導体集積回路を置換挿入して計m個
(m≧2の正整数)の信号線駆動用半導体集積回路をそ
れぞれの第1の辺が液晶パネルの信号線入力側の辺と平
行に相対するようにして配列し、第i(iは1からm−
1までの正整数)番目の第1または第2の信号線駆動用
半導体集積回路のCMADSバス出力用端子を第(i+
1)番目の第1または第2の信号線駆動用半導体集積回
路の対応するCMADSバス入力用端子にそれぞれ接続
したことを特徴とする液晶表示装置。 - 【請求項31】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、内部CMADSバス配線と、C
MADSバス入力用端子からCMADS振幅の信号を入
力し増幅して出力する第1のCMADS受信回路と、第
1のCMADS受信回路に隣接して設置され第1のCM
ADS受信回路の出力を入力しCMADS振幅の信号に
変換して内部CMADSバス配線に出力する第1のCM
ADS送信回路と、内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅して出力する第2のCMA
DS受信回路と、第2のCMADS受信回路に隣接して
設置され第2のCMADS受信回路の出力を入力しCM
ADS振幅の信号に変換してCMADS出力用端子に出
力する第2のCMADS送信回路と、内部CMADSバ
ス配線からCMADS振幅の信号を入力し増幅してシリ
アルパラレル変換回路に出力する第3のCMADS受信
回路とを有する液晶パネルの信号線駆動用半導体集積回
路を、それぞれの信号線駆動用半導体集積回路の第1の
辺が液晶パネルの信号線入力側の辺と平行に相対するよ
うにしてm個(m≧2の正整数)配列して備え、第i
(iは1からm−1までの正整数)番目の信号線駆動用
半導体集積回路のCMADSバス出力用端子を第(i+
1)番目の信号線駆動用半導体集積回路の対応するCM
ADSバス入力用端子にそれぞれ接続したことを特徴と
する液晶表示装置。 - 【請求項32】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、CMADSバス入力用端子と対
応するCMADSバス出力用端子とを接続する内部CM
ADSバス配線と、内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅してシリアルパラレル変換
回路に出力するCMADS受信回路とを有する第1の信
号線駆動用半導体集積回路と、 相補の小振幅信号対からなるCMADS信号線対を複数
含むCMADSバスを介して画像データを受信しシリア
ルパラレル変換して内部回路に供給し信号処理して液晶
パネルの信号線駆動出力を出力する集積回路であって、
集積回路の平面視における1辺である第1の辺に沿って
配置された複数の信号線駆動出力用端子と、第1の辺に
対して垂直方向の第2の辺に沿って配置された複数のC
MADSバス入力用端子と、第2の辺に対向する第3の
辺に沿って配置されCMADSバス入力用端子のそれぞ
れに対応して設けられた複数のCMADSバス出力用端
子と、内部CMADSバス配線と、CMADSバス入力
用端子からCMADS振幅の信号を入力し増幅して出力
する第1のCMADS受信回路と、第1のCMADS受
信回路に隣接して設置され第1のCMADS受信回路の
出力を入力しCMADS振幅の信号に変換して内部CM
ADSバス配線に出力する第1のCMADS送信回路
と、内部CMADSバス配線からCMADS振幅の信号
を入力し増幅して出力する第2のCMADS受信回路
と、第2のCMADS受信回路に隣接して設置され第2
のCMADS受信回路の出力を入力しCMADS振幅の
信号に変換してCMADS出力用端子に出力する第2の
CMADS送信回路と、内部CMADSバス配線からC
MADS振幅の信号を入力し増幅してシリアルパラレル
変換回路に出力する第3のCMADS受信回路とを有す
る第2の信号線駆動用半導体集積回路とを備え、 第1の信号線駆動用半導体集積回路の所定の個数毎に第
2の信号線駆動用半導体集積回路を置換挿入して計m個
(m≧2の正整数)の信号線駆動用半導体集積回路をそ
れぞれの第1の辺が液晶パネルの信号線入力側の辺と平
行に相対するようにして配列し、第i(iは1からm−
1までの正整数)番目の第1または第2の信号線駆動用
半導体集積回路のCMADSバス出力用端子を第(i+
1)番目の第1または第2の信号線駆動用半導体集積回
路の対応するCMADSバス入力用端子にそれぞれ接続
したことを特徴とする液晶表示装置。 - 【請求項33】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、第1の内部CMADSバス配線
と、第2の内部CMADSバス配線と、CMADSバス
入力用端子からCMADS振幅の信号を入力し増幅して
出力する第1のCMADS受信回路と、第1のCMAD
S受信回路に隣接して設置され第1のCMADS受信回
路の出力を入力しCMADS振幅の信号に変換して第1
の内部CMADSバス配線に出力する第1のCMADS
送信回路と、第2の内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅して出力する第2のCMA
DS受信回路と、第2のCMADS受信回路に隣接して
設置され第2のCMADS受信回路の出力を入力しCM
ADS振幅の信号に変換してCMADS出力用端子に出
力する第2のCMADS送信回路と、第1の内部CMA
DSバス配線からCMADS振幅の信号を入力して増幅
しシリアルパラレル変換回路に出力する第3のCMAD
S受信回路と、第3のCMADS受信回路の出力を入力
しCMADS振幅の信号に変換して第2の内部CMAD
Sバス配線に出力する第3のCMADS送信回路とを有
する液晶パネルの信号線駆動用半導体集積回路を、それ
ぞれの信号線駆動用半導体集積回路の第1の辺が液晶パ
ネルの信号線入力側の辺と平行に相対するようにしてm
個(m≧2の正整数)配列して備え、第i(iは1から
m−1までの正整数)番目の信号線駆動用半導体集積回
路のCMADSバス出力用端子を第(i+1)番目の信
号線駆動用半導体集積回路の対応するCMADSバス入
力用端子にそれぞれ接続したことを特徴とする液晶表示
装置。 - 【請求項34】 相補の小振幅信号対からなるCMAD
S信号線対を複数含むCMADSバスを介して画像デー
タを受信しシリアルパラレル変換して内部回路に供給し
信号処理して液晶パネルの信号線駆動出力を出力する集
積回路であって、集積回路の平面視における1辺である
第1の辺に沿って配置された複数の信号線駆動出力用端
子と、第1の辺に対して垂直方向の第2の辺に沿って配
置された複数のCMADSバス入力用端子と、第2の辺
に対向する第3の辺に沿って配置されCMADSバス入
力用端子のそれぞれに対応して設けられた複数のCMA
DSバス出力用端子と、CMADSバス入力用端子と対
応するCMADSバス出力用端子とを接続する内部CM
ADSバス配線と、内部CMADSバス配線からCMA
DS振幅の信号を入力し増幅してシリアルパラレル変換
回路に出力するCMADS受信回路とを有する第1の信
号線駆動用半導体集積回路と、相補の小振幅信号対から
なるCMADS信号線対を複数含むCMADSバスを介
して画像データを受信しシリアルパラレル変換して内部
回路に供給し信号処理して液晶パネルの信号線駆動出力
を出力する集積回路であって、集積回路の平面視におけ
る1辺である第1の辺に沿って配置された複数の信号線
駆動出力用端子と、第1の辺に対して垂直方向の第2の
辺に沿って配置された複数のCMADSバス入力用端子
と、第2の辺に対向する第3の辺に沿って配置されCM
ADSバス入力用端子のそれぞれに対応して設けられた
複数のCMADSバス出力用端子と、第1の内部CMA
DSバス配線と、第2の内部CMADSバス配線と、C
MADSバス入力用端子からCMADS振幅の信号を入
力し増幅して出力する第1のCMADS受信回路と、第
1のCMADS受信回路に隣接して設置され第1のCM
ADS受信回路の出力を入力しCMADS振幅の信号に
変換して第1の内部CMADSバス配線に出力する第1
のCMADS送信回路と、第2の内部CMADSバス配
線からCMADS振幅の信号を入力し増幅して出力する
第2のCMADS受信回路と、第2のCMADS受信回
路に隣接して設置され第2のCMADS受信回路の出力
を入力しCMADS振幅の信号に変換してCMADS出
力用端子に出力する第2のCMADS送信回路と、第1
の内部CMADSバス配線からCMADS振幅の信号を
入力して増幅しシリアルパラレル変換回路に出力する第
3のCMADS受信回路と、第3のCMADS受信回路
の出力を入力しCMADS振幅の信号に変換して第2の
内部CMADSバス配線に出力する第3のCMADS送
信回路とを有する第2の信号線駆動用半導体集積回路と
を備え、 第1の信号線駆動用半導体集積回路の所定の個数毎に第
2の信号線駆動用半導体集積回路を置換挿入して計m個
(m≧2の正整数)の信号線駆動用半導体集積回路をそ
れぞれの第1の辺が液晶パネルの信号線入力側の辺と平
行に相対するようにして配列し、第i(iは1からm−
1までの正整数)番目の第1または第2の信号線駆動用
半導体集積回路のCMADSバス出力用端子を第(i+
1)番目の第1または第2の信号線駆動用半導体集積回
路の対応するCMADSバス入力用端子にそれぞれ接続
したことを特徴とする液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001250448A JP4907797B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体集積回路および液晶表示装置 |
US10/201,969 US7193597B2 (en) | 2001-08-21 | 2002-07-25 | Semiconductor integrated circuit and liquid crystal display device |
TW91118237A TW575863B (en) | 2001-08-21 | 2002-08-13 | Semiconductor integrated circuit and liquid crystal display device |
KR1020020049280A KR100753624B1 (ko) | 2001-08-21 | 2002-08-20 | 반도체집적회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001250448A JP4907797B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体集積回路および液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003060061A true JP2003060061A (ja) | 2003-02-28 |
JP4907797B2 JP4907797B2 (ja) | 2012-04-04 |
Family
ID=19079263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001250448A Expired - Fee Related JP4907797B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体集積回路および液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7193597B2 (ja) |
JP (1) | JP4907797B2 (ja) |
KR (1) | KR100753624B1 (ja) |
TW (1) | TW575863B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292232A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 電子装置 |
JP2006146171A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動チップ及び発光表示装置 |
JP2007233415A (ja) * | 2007-05-31 | 2007-09-13 | Nec Electronics Corp | 表示パネル駆動用半導体集積回路装置 |
JP2008129417A (ja) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2009251038A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 電気光学装置、電子機器、電気光学装置用のデータ転送回路および電気光学装置の駆動方法 |
US7999799B2 (en) | 2004-03-31 | 2011-08-16 | Au Optronics Corporation | Data transfer method and electronic device |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW567459B (en) * | 2002-10-22 | 2003-12-21 | Hannstar Display Corp | Driving chip, serial differential signal circuit, driving circuit of liquid crystal display, and method of receiving differential signal transmitted from bus |
KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
JP4443140B2 (ja) * | 2003-04-25 | 2010-03-31 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
TWI273542B (en) * | 2003-10-21 | 2007-02-11 | Au Optronics Corp | Cascade driver circuit for liquid crystal display |
JP4492928B2 (ja) * | 2003-12-08 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | データ伝送装置 |
KR100604829B1 (ko) * | 2004-01-14 | 2006-07-28 | 삼성전자주식회사 | 디스플레이 장치 |
TWI352542B (en) * | 2004-02-17 | 2011-11-11 | Hon Hai Prec Ind Co Ltd | Apparatus and method for adjusting brightness and |
KR101032947B1 (ko) * | 2004-03-18 | 2011-05-09 | 삼성전자주식회사 | 표시 장치 및 그 구동 장치 |
TWI240110B (en) * | 2004-07-15 | 2005-09-21 | Au Optronics Corp | A liquid crystal display and method thereof |
US20060120202A1 (en) * | 2004-11-17 | 2006-06-08 | Yang Wan Kim | Data driver chip and light emitting display |
JP4846244B2 (ja) * | 2005-02-15 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006317615A (ja) * | 2005-05-11 | 2006-11-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP4920204B2 (ja) * | 2005-06-24 | 2012-04-18 | 富士電機株式会社 | 半導体装置 |
TWI284872B (en) * | 2005-11-22 | 2007-08-01 | Chi Mei Optoelectronics Corp | Flat panel display having a data transfer interface with multi-channels and image transfer method thereof |
TW200737109A (en) * | 2006-03-30 | 2007-10-01 | Au Optronics Corp | Display module |
US7933315B2 (en) * | 2006-08-15 | 2011-04-26 | Analog Devices, Inc. | Spread spectrum communication and synchronization |
EP2092756A4 (en) * | 2006-10-12 | 2010-05-19 | Ntera Inc | DISTRIBUTED DISPLAY DEVICE |
JP2009032714A (ja) * | 2007-07-24 | 2009-02-12 | Renesas Technology Corp | 半導体集積回路、表示装置及び電子回路 |
US7892253B2 (en) * | 2007-08-28 | 2011-02-22 | Phil Durango, Llc | Tourniquet and method of use |
KR101580897B1 (ko) * | 2008-10-07 | 2015-12-30 | 삼성전자주식회사 | 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치 |
JP5410848B2 (ja) * | 2009-06-11 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 表示装置 |
JP2011059492A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 表示装置のソースドライバ及びその制御方法 |
TWI518653B (zh) | 2010-12-17 | 2016-01-21 | 聯詠科技股份有限公司 | 時序控制器、源極驅動裝置、面板驅動裝置、顯示器裝置及驅動方法 |
CN102693707B (zh) * | 2011-03-22 | 2014-11-05 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
CN103177682B (zh) * | 2013-03-26 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种显示驱动电路及其驱动方法、显示装置 |
KR102304807B1 (ko) * | 2014-08-18 | 2021-09-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
US9704430B2 (en) * | 2015-07-13 | 2017-07-11 | Sct Technology, Ltd. | LED display device and method for operating the same |
US9747872B2 (en) * | 2015-07-13 | 2017-08-29 | Sct Technology, Ltd. | LED display device and method for operating the same |
US9812059B2 (en) * | 2015-07-13 | 2017-11-07 | Sct Technology, Ltd. | Display device, method for transmitting data packet, and LED system |
CN207458548U (zh) * | 2016-12-06 | 2018-06-05 | 广州硅芯电子科技有限公司 | Led显示装置 |
US10593256B2 (en) | 2018-03-22 | 2020-03-17 | Sct Ltd. | LED display device and method for operating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07212692A (ja) * | 1994-01-25 | 1995-08-11 | Casio Comput Co Ltd | 液晶表示装置 |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2001174843A (ja) * | 1999-12-10 | 2001-06-29 | Internatl Business Mach Corp <Ibm> | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611683A (ja) * | 1992-06-25 | 1994-01-21 | Seiko Epson Corp | 集積回路相互の結線構造及び電子光学装置及び電子印字装置 |
JP3200536B2 (ja) * | 1995-05-23 | 2001-08-20 | 松下電器産業株式会社 | 液晶表示装置および液晶駆動用ic |
JP3416045B2 (ja) | 1997-12-26 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
JPH11242463A (ja) * | 1998-02-25 | 1999-09-07 | Hitachi Ltd | 液晶表示装置及び液晶制御回路 |
CA2334111A1 (en) * | 1998-06-04 | 1999-12-09 | Silicon Image, Inc. | Display module driving system comprising digital to analog converters |
US6940496B1 (en) * | 1998-06-04 | 2005-09-06 | Silicon, Image, Inc. | Display module driving system and digital to analog converter for driving display |
KR100313243B1 (ko) * | 1998-12-31 | 2002-06-20 | 구본준, 론 위라하디락사 | 데이터 전송 장치 및 그 방법 |
JP5541534B2 (ja) * | 2011-09-06 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | 内燃機関の制御装置 |
-
2001
- 2001-08-21 JP JP2001250448A patent/JP4907797B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-25 US US10/201,969 patent/US7193597B2/en not_active Expired - Lifetime
- 2002-08-13 TW TW91118237A patent/TW575863B/zh not_active IP Right Cessation
- 2002-08-20 KR KR1020020049280A patent/KR100753624B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07212692A (ja) * | 1994-01-25 | 1995-08-11 | Casio Comput Co Ltd | 液晶表示装置 |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
JP2001174843A (ja) * | 1999-12-10 | 2001-06-29 | Internatl Business Mach Corp <Ibm> | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292232A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 電子装置 |
US7719525B2 (en) | 2004-03-31 | 2010-05-18 | Nec Electronics Corporation | Electronic device |
US7936345B2 (en) | 2004-03-31 | 2011-05-03 | Renesas Electronics Corporation | Driver for driving a display panel |
US7999799B2 (en) | 2004-03-31 | 2011-08-16 | Au Optronics Corporation | Data transfer method and electronic device |
JP2006146171A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | データ駆動チップ及び発光表示装置 |
JP2008129417A (ja) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007233415A (ja) * | 2007-05-31 | 2007-09-13 | Nec Electronics Corp | 表示パネル駆動用半導体集積回路装置 |
JP2009251038A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 電気光学装置、電子機器、電気光学装置用のデータ転送回路および電気光学装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20030017361A (ko) | 2003-03-03 |
US20030038771A1 (en) | 2003-02-27 |
KR100753624B1 (ko) | 2007-08-30 |
US7193597B2 (en) | 2007-03-20 |
TW575863B (en) | 2004-02-11 |
JP4907797B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4907797B2 (ja) | 半導体集積回路および液晶表示装置 | |
US10199000B2 (en) | Source driver IC chip | |
KR100323913B1 (ko) | 반도체장치 | |
US20050264586A1 (en) | Display device | |
US5856816A (en) | Data driver for liquid crystal display | |
US20080204434A1 (en) | Display Device | |
US8159431B2 (en) | Electrooptic device and electronic apparatus | |
US20070045659A1 (en) | Integrated circuit device and electronic instrument | |
US6407730B1 (en) | Liquid crystal display device and method for transferring image data | |
US20050184978A1 (en) | Signal driving system for a display | |
US6982694B2 (en) | Source driver | |
US20180336814A1 (en) | Data driver including noise shielding lines and display apparatus having the same | |
US7737929B2 (en) | Display device having low voltage differential signal lines overlapping drive circuits | |
JP2000250490A (ja) | 液晶表示装置 | |
US20010050678A1 (en) | Line electrode driving apparatus and image display apparatus having same | |
US7102611B2 (en) | Chip-on-glass type liquid crystal display | |
KR20040098569A (ko) | 액정 구동 장치 및 액정 표시 장치 | |
US20080116933A1 (en) | Integrated circuit device and electronic instrument | |
US7167153B2 (en) | Signal processing circuit and signal processing method of digital display | |
JP2006072289A (ja) | 駆動ユニット及びこれを有する表示装置 | |
US7274359B2 (en) | Display device and circuit board therefor including interconnection for signal transmission | |
CN115762389A (zh) | 显示面板和电子终端 | |
JP2000221927A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
JP2000163018A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
JP3200536B2 (ja) | 液晶表示装置および液晶駆動用ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |