KR100942922B1 - 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법 - Google Patents

웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법 Download PDF

Info

Publication number
KR100942922B1
KR100942922B1 KR1020070108941A KR20070108941A KR100942922B1 KR 100942922 B1 KR100942922 B1 KR 100942922B1 KR 1020070108941 A KR1020070108941 A KR 1020070108941A KR 20070108941 A KR20070108941 A KR 20070108941A KR 100942922 B1 KR100942922 B1 KR 100942922B1
Authority
KR
South Korea
Prior art keywords
wake
sequence
main processor
power management
wakeup
Prior art date
Application number
KR1020070108941A
Other languages
English (en)
Other versions
KR20090043211A (ko
Inventor
신대교
박부식
곽재민
임기택
최종찬
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070108941A priority Critical patent/KR100942922B1/ko
Publication of KR20090043211A publication Critical patent/KR20090043211A/ko
Application granted granted Critical
Publication of KR100942922B1 publication Critical patent/KR100942922B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법에 대하여 개시한다. 본 발명은 공통전원으로부터 개별 출력 전원을 생성하여 외부에 공급/차단하는 하나 이상의 레귤레이터; 외부로부터 웨이크업 인터럽트를 포함한 인터럽트를 전달받아 메인 프로세서에 전달하는 인터럽트 제어부; 웨이크업 시퀀스에서 전원 공급할 블록 및 그 순서가 정의된 레지스터 뱅크; 미리 설정된 웨이크업 인터럽트가 발생하면, 상기 레지스터 뱅크에 설정된 웨이크업 시퀀스에 따라 상기 레귤레이터 전원 출력 공급/차단을 제어하는 전원 관리 제어부를 포함하는 점에 그 특징이 있다.
본 발명은 미리 설정한 웨이크업 시퀀스에 따라 메인 프로세서 및 주변 디바이스의 웨이크업 순서를 조절할 수 있어 디바이스 특성을 고려한 효율적인 웨이크업 과정을 수행할 수 있다.
PMU, 전원 관리 장치, 웨이크업 시퀀스, 레귤레이터, 슬립

Description

웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법 { Power Management Unit controlling Wake-up Sequence and Method thereof }
본 발명은 웨이크업 시퀀스 제어가능 전원 관리 장치 및 그 제어방법에 관한 것으로, 특히 미리 설정한 웨이크업 시퀀스에 따라 메인 프로세서 및 주변 디바이스의 웨이크업 순서를 조절할 수 있어 디바이스 특성을 고려한 효율적인 웨이크업 과정을 수행할 수 있는 웨이크업 시퀀스 제어가능 전원 관리 장치 및 그 제어방법에 관한 것이다.
일반적으로 전자제품은 배터리 또는 교류 전원을 통해 공통 전압을 공급받아 PMU(Power Management Unit)라고 칭해지는 집적화된 전원 관리 장치를 통하여 분화/변압된 전원을 각 디바이스로 공급하여 사용하고 있다.
도 1은 일반적인 전원 관리 장치를 적용한 시스템을 도시한 블록도이다. 도 1에 도시된 바와 같이, 전형적인 시스템은 메인 프로세서(Main Processor)(110), 전원 관리 장치(130) 및 디바이스(Device)(121 내지 124)로 구성된다.
메인 프로세서(110)는 시스템의 중앙 처리 장치로 전원 관리 장치(130) 및 디바이스(121 내지 124)를 포함하는 시스템 구성요소의 동작을 제어한다.
디바이스(121 내지 124)는 전원 관리 장치(130)에 의해 전원을 공급받아 메인 프로세서(110)의 제어에 따라 동작하며, 그 종류로는 인터럽트 발생 디바이스, 메모리, RTC(Real Time Clock), 통신 블록 등이 있다.
디바이스(121 내지 124)는 크게 항상 전원공급이 필요한 디바이스, 전원의 온/오프 제어가 필요한 디바이스 또는 일회적인 전원공급이 필요한 디바이스로 분류할 수 있다.
첫째로, 항상 전원공급이 필요한 디바이스는 셋업 타임(Setup Time)이 길거나 전원 미공급시 내부 자료가 유실되거나 사용자에 의한 명령을 입력받는 디바이스이며, 그 예로서 전원이 차단되면 내부 정보가 지워져 버리는 특성이 있는 SDRAM, 슬립 모드에 있는 메인 프로세서(110)를 깨우는 웨이크업 인터럽트 발생 디바이스(Interrupt Generator Device), 사용자의 명령을 입력받는 입력 장치, 시스템 시간을 알려주는 RTC(Real Time Clock) 등이 있다.
둘째로, 전원의 온/오프 제어가 필요한 디바이스는 대부분의 디바이스가 이러한 종류인데, 대표적으로 대용량 자료를 저장하는 NAND flash, 특정시간마다 깨어나서 통신을 수행하는 통신 블록을 들 수 있다.
셋째로, 일회적인 전원공급이 필요한 디바이스는 특정한 필요에 의해서만 일회적으로 사용되는 장치이며, 대표적으로 시스템 부팅 데이터를 담고 있는 NOR flash가 있다.
전원 관리 장치(130)는 공통 전원을 입력받아 전압 레벨을 조정한 개별 출력 전원을 생성하여 이를 공급 또는 차단한다.
전원 관리 장치(130) 적용 시스템의 동작 모드는 필요에 의해 특정 디바이스의 전원을 공급 또는 차단하는 액티브 모드(Active Mode) 또는 동작 모드(Normal Operating Mode)와 웨이크업(Wake Up)에 필요한 블록에만 전원을 공급하는 절전모드(Power Save Mode) 또는 슬립 모드(Sleep Mode)가 있다.
시스템은 액티브 모드에서 슬립 또는 절전모드로 전환하기에 앞서 전원 관리 장치(130)를 통해 불필요한 디바이스에 전원을 제거한 다음 슬립 또는 절전모드에 진입한다.
반대로, 시스템은 슬립 또는 절전모드로부터 웨이크업 인터럽트(Wake-up Interrupt)에 의해 깨어난 후, 전원 관리 장치(130)가 메인 프로세서(110)로 인터럽트 전달 및 필요한 디바이스로 전원을 공급하게 한다.
종래기술에 따른 전원 관리 장치의 예로서 IC LP3970가 있으며, 이는 11개의 선형 레귤레이터(Linear Regulator)와 2개의 강압형 레귤레이터(Buck Regulator), 전원 변압 블록 및 프로그램가능한 레지스터(Programmable Register)로 구성된다.
그런데, LP3970을 통한 출력 전압 변경 및 전원 공급/차단은 액티브 모드에 있는 외부 프로세서(예컨대, CPU)가 제어하게 되어 있어 슬립(Sleep) 및 절전모드(Power-Save Mode)와 같이 전원 관리 장치가 외부와 단절되어 있는 경우에는 제어할 수 없다는 문제가 있다.
이와 같이, 종래기술에 따른 전원 관리 장치(PMU)의 기능은 공통 전압을 특정 전원 레벨로 변압한 전원을 공급 또는 차단하는 것에 국한된다.
도 2는 종래기술에 따른 전원 관리 장치를 적용한 시스템의 파워 업 시퀀스 를 도시한 시간도이다. 도 2에 도시된 바와 같이, 종래기술에 따른 전원 관리 장치는 슬립 모드에서 액티브 모드로 전환할 때 우선적으로 메인 프로세서(110)가 웨이크업(t1)한 후에야 설정된 순서에 따라 디바이스 #1(131), 디바이스 #2(132)를 웨이크업하는 동작을 수행한다(t2, t3).
다시 말하면, 파워 업 시퀀스는 메인 프로세서(110)의 제어에 따라 동작하므로 메인 프로세서(110)가 슬립상태로부터 웨이크업하여 액티브 상태에서(t1) 설정된 순서대로 다른 디바이스를 웨이크업하는 동작을 수행한다(t2, t3).
즉, 메인 프로세서와 각 디바이스 웨이크업을 병렬적으로 수행할 수 없어 전체 웨이크업 시간이 길고, 전력 소모율이 높다는 문제가 있다.
본 발명은 미리 설정한 웨이크업 시퀀스에 따라 메인 프로세서 및 주변 디바이스의 웨이크업 순서를 조절할 수 있어 디바이스 특성을 고려한 효율적인 웨이크업 과정을 수행할 수 있는 웨이크업 시퀀스 제어가능 전원 관리 장치 및 그 제어방법을 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위해서 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치는, 메인 프로세서의 명령에 따라, 상기 메인 프로세서 및 상기 메인 프로세서에 의해 제어되는 각 디바이스로 공급되어야할 전원의 출력 여부와 출력 순서를 나타내는 웨이크업 시퀀스를 설정하는 레지스터 뱅크; 슬립 모드에서 기설정된 웨이크업 인터럽트가 입력되면, 상기 메인 프로세서 및 상기 각 디바이스에 대한 전원을 공급하여 상기 설정된 웨이크업 시퀀스에 따라 상기 메인 프로세서를 웨이크업시키면서, 상기 메인 프로세서에 의해 제어되는 각 디바이스를 웨이크업시키는 전원 관리 제어부를 포함하는 점에 그 특징이 있다.
삭제
삭제
삭제
본 발명의 다른 특징에 따른, 메인 프로세서의 제어에 따라 상기 메인 프로세서 및 상기 메인 프로세서에 의해 제어되는 적어도 하나의 디바이스에 대한 웨이크업 시퀀스를 설정하는 단계; 슬립 모드에서 웨이크업 인터럽트가 발생하면, 상기 설정된 웨이크업 시퀀스에 따라 상기 메인 프로세서를 웨이크업시키면서, 상기 메인 프로세서에 의해 제어되는 각 디바이스를 웨이크업시키는 단계; 및 상기 메인 프로세서 및 상기 각 디바이스가 웨이크업되어 액티브 모드에서 동작하는 단계를 포함하는 점에 그 특징이 있는 웨이크업 시퀀스 제어가능 전원 관리 방법이 제공된다.
삭제
삭제
삭제
삭제
본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치 및 그 제어방법은 미리 설정한 웨이크업 시퀀스에 따라 메인 프로세서 및 주변 디바이스의 웨이크업 순서를 조절할 수 있어 디바이스 특성을 고려한 효율적인 웨이크업 과정을 수행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예에서는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 3은 본 발명의 일실시예에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치를 도시한 블록도이다. 도 3에 도시된 바와 같이, 웨이크업 시퀀스 제어가능 전원 관리 장치는 공통전원으로부터 개별 출력 전원을 생성하여 외부에 공급/차단하는 하나 이상의 레귤레이터(Regulator)(110); 외부로부터 웨이크업 인터럽트를 포함한 인터럽트를 전달받아 메인 프로세서에 전달하는 인터럽트 제어부(Wake up Controller)(120); 웨이크업 시퀀스에서 전원을 공급할 블록 및 그 순서가 정의된 레지스터 뱅크(Register Bank)(130); 미리 설정된 웨이크업 인터럽트가 발생하면, 상기 레지스터 뱅크에 설정된 웨이크업 시퀀스에 따라 상기 레귤레이터 전원 출력 공급/차단을 제어하는 전원 관리 제어부(PMU Controller)(140)로 구성된다.
레귤레이터(110)는 공통전원으로부터 개별 출력 전원을 생성하여 이를 외부 디바이스에 공급/차단한다.
여기서, 레귤레이터(110)는 교류 공통전압을 직류전압으로 변환한 다음 소정의 개별 전원 출력으로 변압하거나, 배터리를 포함하는 직류 공통전압을 공급받아 소정의 개별 전원 출력으로 변압하여 공급/차단한다.
인터럽트 제어부(120)는 외부로부터 웨이크업 인터럽트를 포함한 인터럽트를 전달받아 메인 프로세서에 전달한다.
상세하게는, 슬립 모드에서는 웨이크업 인터럽트만을 입력받고, 메인 프로세서의 제어에 따라 동작하는 액티브 모드에서는 전원 관리 장치로 공급되는 모든 인터럽트를 입력받아 메인 프로세서로 전달한다.
레지스터 뱅크(130)는 웨이크업 시퀀스에서 전원 공급할 블록 및 그 순서가 정의되는 레지스터 집단이며, 그 설정은 통신 블록(170)을 통한 메인 프로세서의 명령에 의해 이루어 진다.
전원 관리 제어부(140)는 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 내부 구성요소인 레귤레이터(110), 인터럽트 제어부(120), 레지스터 뱅크(130)를 포함하는 구성요소를 제어하는 내부 중앙 처리 장치이다.
웨이크업 시퀀스 제어가능 전원 관리 장치는 그외에도 타이머(150), 웨이크업 대기 블록(160), 통신 블록(170)을 더 포함한다.
타이머(150)는 웨이크업 인터럽트가 발생하면 활성화되어 타이머 값을 증가시키는 동작을 하며, 타이머 값은 전원 관리 제어부(140)가 본 발명에 따른 전원 관리 장치의 각 블록 제어하는 기준 시간이 된다.
웨이크업 대기 블록(160)은 슬립 모드에서 상기 미리 설정된 웨이크업 인터럽트를 상기 인터럽트 제어부로 전달하여 상기 전원 관리 제어부가 웨이크업 시퀀스를 시작하는 동작을 수행하게 한다.
한편, 액티브 모드에서 웨이크업 대기 블록(160)은 일반적인 인터럽트를 입력 블록의 기능을 한다.
통신 블록(170)은 액티브 모드에서 메인 프로세서와 레지스터 뱅크(130) 간 통신을 중재한다.
한편, 웨이크업 시퀀스는 슬립 모드에서 미리 설정된 웨이크업 인터럽트를 입력받아 메인 프로세서 및 주변 디바이스를 웨이크업하는 과정을 진행하는 순서이며, 웨이크업이 완료되면 시스템 상태는 액티브 모드가 된다.
다시 말하면, 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치는 종래기술에 따른 전원 관리 장치가 전원 공급과정(파워 업 시퀀스)를 제어하던 것에서 발전하여 메인 프로세서를 포함한 디바이스들의 웨이크업 순서 예약 및 이를 제어할 수 있다는 장점이 있다.
도 4는 본 발명의 일실시예에 따른 웨이크업 시퀀스 제어가능 전원 관리 장 치를 적용한 시스템을 도시한 블록도이다. 도 4의 전원 관리 장치는 GPIO 블록(미도시)을 더 포함하고, 외부전원공급장치#1(411) 및 외부전원공급장치#2(412)와 그로부터 전원을 공급받는 디바이스들(431 내지 434) 사이에 존재하는 전원 스위치들(421 내지 424)의 온/오프(On/Off)를 제어하는 신호를 출력하여 디바이스로 전원을 공급 또는 차단한다.
이때, 전원 관리 장치는 하이(High) 및 로우(Low) 신호를 출력하여 스위치(421 내지 424) 온/오프를 제어하기 때문에, 내부 구성요소 중 전원을 발생시키는 레귤레이터 블록은 생략될 수 있다.
도 5는 본 발명의 일실시예에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스를 도시한 흐름도이다. 이하, 도 5를 참조하여 설명한다.
슬립 모드에서 웨이크업 인터럽트가 발생하면, 상기 인터럽트가 미리 설정된 웨이크업 인터럽트인지 판단한다(S410).
한편, 메인 프로세서는 내부 레지스터 설정을 통하여 웨이크업 시퀀스를 미리 설정하고, 불필요한 전원을 차단한 다음 슬립 모드로 진입한다.
미리 설정된 웨이크업 인터럽트 이외의 인터럽트는 무시하고, 미리 설정된 웨이크업 인터럽트를 입력받아(S410), 전원 관리 장치의 웨이크업 시퀀스를 시작한다(S420).
웨이크업 시퀀스 시작과 함께 타이머를 구동하여 타이머 값이 증가하는 동작을 수행한다(S430).
그 후, 타이머 값과 설정된 값을 비교하며(S440), 미리 설정된 웨이크업 시 퀀스에 따라 프로세서 및 개별 레귤레이터에서 웨이크업 동작을 수행한다(S450).
상세하게는, 전원 관리 장치는 미리 설정된 웨이크업 시퀀스에 따라 프로세서로 웨이크업 인터럽트를 전달 및 레귤레이터 출력 전원을 생성하여 외부에 공급/차단한다.
이때, 미리 설정된 웨이크업 시퀀스를 모두 실행할 때까지 웨이크업 과정은 계속된다.
도 6은 본 발명의 일실시예에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스를 도시한 시간도이다. 도 6은 웨이크업 시퀀스가 t1, t2, t3 순서로 예약된 경우를 도시한 실시예이다.
본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치는 메인 프로세서, 디바이스 #1 및/또는 디바이스 #2 웨이크업 인터럽트와 같이 미리 설정된 웨이크업 인터럽트를 입력받아, 미리 설정된 웨이크업 시퀀스에 따라 메인 프로세서, 디바이스 #1, 디바이스 #2를 웨이크업토록하는 동작을 수행한다.
상세하게는, 전원 관리 장치는 메인 프로세서로 웨이크업 인터럽트를 전달하고, 디바이스 #1 및 디바이스 #2를 웨이크업하는 동작을 수행하기 위해 레귤레이터를 동작시켜 전원 출력을 공급한다.
도 6은 도시된 바와 같이, 본 발명에 따른 전원 관리 장치는 메인 프로세서가 웨이크업되기 전에 다른 디바이스를 먼저 웨이크업 시킬 수 있어 다양한 응용이 가능할 뿐만 아니라 웨이크업 시간 및 전력 소모를 줄일 수 있다.
도 7은 본 발명의 일실시예에 따른 본 발명의 일실시예에 따른 웨이크업 시 퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스 동안 발생한 신호의 파형도이다.
액티브 모드에서 슬립 모드 진입을 지시하는 신호가 들어오면(610), 웨이크업 시퀀스 시작과 동시에 레귤레이터 전원 출력 중 불필요한 출력은 오프한다.
상세하게는, 슬립 모드에서 불필요한 전원으로 설정된 레귤레이터 #1(650), 레귤레이터 #2(660), 레귤레이터 #3(670)은 턴오프(Turn Off)하고, 슬립 모드에서도 필요한 전원으로 설정된 레귤레이터 #4(680)는 턴오프하지 않고 상태 유지한다.
그리고, 미리 설정된 웨이크업 인터럽트가 들어오면(620), 타이머(150)가 동작하여 타이머 값이 증가하는 동작을 수행한다(630).
타이머 값이 각 레귤레이터의 턴온(Turn On) 타이머 값과 같아지면, 해당 레귤레이터는 턴온하여 전원 출력을 생성 및 공급한다.
상세하게는, 타이머 값이 6일 때 레귤레이터 #1(650)이, 타이머 값이 273일 때 레귤레이터 #2(660)가 턴온하여 전원을 출력한다.
그리고, 타이머 값이 미리 설정된 최종 값과 같아지면, 타이머는 리셋 및 오프되고 전원 관리 장치는 액티브 모드에서 동작한다.
도 7에서는 미리 설정된 최종 값인 278이므로 타이머 값이 278이 되면 웨이크업 과정이 종료된다.
이때, 레귤레이터 #3(670)은 웨이크업 설정이 되어 있지 않았으므로 오프 상태를 유지한다.
한편, 웨이크업 상태(640) 신호는 웨이크업 시퀀스 진행 여부를 알리는 신호로 그 값이 1이면 웨이크업 시퀀스를 진행 중을 나타내며, 0이면 웨이크업 시퀀스 미진행 상태임을 나타낸다.
이상, 바람직한 실시예 및 첨부 도면을 통해 본 발명의 구성에 대하여 설명하였다. 그러나, 이는 예시에 불과한 것으로서 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 본 기술 분야의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것인바, 본 발명의 진정한 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 일반적인 전원 관리 장치를 적용한 시스템을 도시한 블록도.
도 2는 종래기술에 따른 전원 관리 장치를 적용한 시스템의 웨이크업 시퀀스를 도시한 시간도.
도 3은 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치를 도시한 블록도.
도 4는 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치를 적용한 시스템을 도시한 블록도.
도 5는 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스를 도시한 흐름도.
도 6은 본 발명에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스를 도시한 시간도.
도 7은 본 발명에 따른 본 발명의 일실시예에 따른 웨이크업 시퀀스 제어가능 전원 관리 장치의 웨이크업 시퀀스 동안 발생한 신호의 파형도.
<도면의 주요부분에 대한 설명>
110: 레귤레이터 120: 인터럽트 제어부
130: 레지스터 뱅크 140: 전원 관리 제어부
150: 타이머 160: 웨이크업 대기 블록
170: 통신 블록

Claims (13)

  1. 메인 프로세서의 명령에 따라, 상기 메인 프로세서 및 상기 메인 프로세서에 의해 제어되는 각 디바이스로 공급되어야할 전원의 출력 여부와 출력 순서를 나타내는 웨이크업 시퀀스를 설정하는 레지스터 뱅크;
    슬립 모드에서 기설정된 웨이크업 인터럽트가 입력되면, 상기 메인 프로세서 및 상기 각 디바이스에 대한 전원을 공급하여 상기 설정된 웨이크업 시퀀스에 따라 상기 메인 프로세서를 웨이크업시키면서, 상기 메인 프로세서에 의해 제어되는 각 디바이스를 웨이크업시키는 전원 관리 제어부
    를 포함하는 웨이크업 시퀀스 제어가능 전원 관리 장치.
  2. 제1항에 있어서,
    액티브 모드에서 공통전원을 입력받아 레벨 조정하여 하나 이상의 출력전압을 출력하는 하나 이상의 레귤레이터
    를 더 포함하는 것을 특징으로 하는 웨이크업 시퀀스 제어가능 전원 관리 장치.
  3. 제1항에 있어서,
    외부 전원공급장치와 상기 각 디바이스 사이에 존재하는 스위치를 제어하는 제어신호를 출력하는 GPIO 블록
    을 더 포함하는 것을 특징으로 하는 웨이크업 시퀀스 제어가능 전원 관리 장치.
  4. 제1항에 있어서,
    상기 웨이크업 인터럽트가 발생하면, 활성화되어 타이머 값을 증가시키는 타이머를 더 포함하며,
    상기 웨이크업 시퀀스는 상기 타이머 값을 기준으로 하여 수행되는 것인 웨이크업 시퀀스 제어가능 전원 관리 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 메인 프로세서의 제어에 따라 상기 메인 프로세서 및 상기 메인 프로세서에 의해 제어되는 적어도 하나의 디바이스에 대한 웨이크업 시퀀스를 설정하는 단계;
    슬립 모드에서 웨이크업 인터럽트가 발생하면, 상기 설정된 웨이크업 시퀀스에 따라 상기 메인 프로세서를 웨이크업시키면서, 상기 메인 프로세서에 의해 제어되는 각 디바이스를 웨이크업시키는 단계; 및
    상기 메인 프로세서 및 상기 각 디바이스가 웨이크업되어 액티브 모드에서 동작하는 단계
    를 포함하는 웨이크업 시퀀스 제어가능 전원 관리 방법.
  9. 제8항에 있어서,
    상기 슬립 모드에서 사용되지 않는 전원을 차단하고, 상기 액티브 모드에서 상기 슬립 모드로 전환하는 단계
    를 더 포함하는 웨이크업 시퀀스 제어가능 전원 관리 방법.
  10. 제8항에 있어서, 상기 웨이크업시키는 단계는,
    타이머를 활성화하고, 타이머 값을 증가시키는 단계; 및
    상기 타이머 값이 상기 웨이크업 시퀀스에 정의된 값일 때, 상기 메인 프로세서 및 상기 각 디바이스에 출력전압을 공급하는 단계
    를 포함하는 것인 웨이크업 시퀀스 제어가능 전원 관리 방법.
  11. 제8항에 있어서, 상기 웨이크업시키는 단계는,
    상기 웨이크업 인터럽트가 기설정된 웨이크업 인터럽트인지를 확인하는 단계를 더 포함하며,
    상기 확인결과 기설정된 웨이크업 인터럽트이면, 상기 설정된 웨이크업 시퀀스에 따라 상기 메인 프로세서를 웨이크업시키면서, 상기 메인 프로세서에 의해 제어되는 각 디바이스를 웨이크업시키는 것인 웨이크업 시퀀스 제어가능 전원 관리 방법.
  12. 제8항에 있어서, 상기 웨이크업시키는 단계는,
    공통전원을 입력받아 상기 메인 프로세서 및 상기 각 디바이스의 구동레벨에 맞는 출력전압으로 변환하는 단계
    를 포함하는 것인 웨이크업 시퀀스 제어가능 전원 관리 방법.
  13. 삭제
KR1020070108941A 2007-10-29 2007-10-29 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법 KR100942922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108941A KR100942922B1 (ko) 2007-10-29 2007-10-29 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108941A KR100942922B1 (ko) 2007-10-29 2007-10-29 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090043211A KR20090043211A (ko) 2009-05-06
KR100942922B1 true KR100942922B1 (ko) 2010-02-22

Family

ID=40854089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108941A KR100942922B1 (ko) 2007-10-29 2007-10-29 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100942922B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215086B1 (ko) 2014-09-16 2021-02-15 삼성디스플레이 주식회사 전압 공급 회로 및 이를 포함하는 디스플레이 장치
KR101684018B1 (ko) * 2014-12-15 2016-12-08 현대오트론 주식회사 프로그래머블 전원 관리 모듈
KR101535663B1 (ko) * 2015-02-17 2015-07-10 주식회사 신영정보기술 쓰리-턴 순차 및 고장시 쓰리-스텝 자동 전환이 가능한 직접 디지털 제어기 및 중앙감시반

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017965A (ko) * 2003-08-12 2005-02-23 삼성전자주식회사 전원순서 제어장치 및 방법
KR20060099686A (ko) * 2005-03-14 2006-09-20 삼성전자주식회사 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치
JP2007030593A (ja) * 2005-07-25 2007-02-08 Fujitsu Ten Ltd 電子制御装置
KR20070061625A (ko) * 2005-12-10 2007-06-14 삼성전자주식회사 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017965A (ko) * 2003-08-12 2005-02-23 삼성전자주식회사 전원순서 제어장치 및 방법
KR20060099686A (ko) * 2005-03-14 2006-09-20 삼성전자주식회사 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치
JP2007030593A (ja) * 2005-07-25 2007-02-08 Fujitsu Ten Ltd 電子制御装置
KR20070061625A (ko) * 2005-12-10 2007-06-14 삼성전자주식회사 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법

Also Published As

Publication number Publication date
KR20090043211A (ko) 2009-05-06

Similar Documents

Publication Publication Date Title
EP2549653B1 (en) Power control circuit and method therefor
EP2188693B1 (en) Apparatus and method for reducing power consumption in system on chip
JP5562486B2 (ja) 実時間時計をプログラムするコンピュータ・システム、方法およびコンピュータ・プログラム・プロダクト
KR100688102B1 (ko) 집적회로장치
KR101254878B1 (ko) 마이크로 아키텍처 대역폭 스로틀링을 통해 프로세서를 작동하기 위한 방법, 디바이스 및 시스템
JP5269290B2 (ja) パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
JP2001145170A5 (ko)
CN102890524A (zh) 功率控制设备及其方法
KR100942922B1 (ko) 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법
EP2843502A1 (en) Information processing device, information processing method, and program
US20100058088A1 (en) Computer System and Method for Energy-Saving Operation of a Computer System
CN115826728A (zh) 一种芯片电源管理的方法及装置
JP2003054091A5 (ko)
TWI597601B (zh) 低功率產品之有效能源利用
CN112947738A (zh) 一种智能终端电源***及智能终端待机、唤醒方法
TWI392315B (zh) 網路介面裝置及相關省電方法
CN111629424A (zh) 功率管理方法、对应的***及装置
CN107231038B (zh) 电子设备以及电子设备的电力供给控制方法
KR101419516B1 (ko) 컴퓨터 시스템의 초절전 전원 관리 장치 및 방법
CN107741865B (zh) 一种能自唤醒的待机***及待机方法
JP2007090832A (ja) 省電力モードを有する拡張装置および印刷装置
KR102244643B1 (ko) 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법
CN103593638B (zh) 基于图像处理的低功耗条码解码设备
TW541453B (en) Power saving device for computer and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee