TW201428760A - 記憶體控制器之調校、電力閘控與動態頻率改變 - Google Patents

Abstract

一種用以管理一記憶體控制器的方法，包含從複數個低電力狀態選擇一低電力狀態。方法更包含到低電力的轉換且當轉換完成時進入低電力狀態，其假設尚未接收到一喚醒事件。一種裝置包含：一控制器，組態以選擇一電力狀態以轉換；一狀態機引擎，組態以執行用以在一記憶體控制器之電力狀態之間轉換的步驟，其中記憶體控制器係由一匯流排連接至一記憶體；一儲存器，組態以儲存至少一前後文；以及一前後文引擎，組態以在狀態機引擎的指示下注入至少一前後文至記憶體控制器。注入包含傳送前後文資料之N個部份作為一資料流到記憶體控制器中的N個暫存器。前後文包含對應至被選擇以轉換之一狀態的複數個校正。

Description

記憶體控制器之調校、電力閘控與動態頻率改變

本發明一般係有關記憶體及記憶體控制器的領域，特別是關於及記憶體控制器之動態電力閘控(dynamic power-gating)及頻率改變的領域。

電腦系統以越來越快的處理速度、更大的資料處理能力、及增加的儲存容量持續地發展。電腦的尺寸也不斷地降低。尺寸的降低在膝上型電腦、筆記型電腦、平板電腦、及手持電腦市場上最為明顯。在希望持續地降低膝上型電腦、筆記型電腦、及手持電腦的尺寸及重量的情況下，製造者也持續地降低機載電池的尺寸及重量。因為膝上型電腦、筆記型電腦、及手持電腦的電池壽命是相當重要的考量，因此使用了電力管理方法來增加電池壽命。

傳統的電腦系統可使用許多省電的功能，以降低系統電力，例如針對圖形使用者介面(graphical user interface)、處理器、及記憶體控制器的節能方法，其可例如包含頻率降低、時脈閘控(clock-gating)、電力閘控、低電力DRAM狀態、低電力I/O模式、及類比電路(如鎖相迴路(phase-locked loop，PLL)及延遲鎖相迴路(delay-locked loop，DLL))的去能(disabling)。這些低電力特徵之協調的接合(engagement)與脫開 (disengagement)可致能低電力系統狀態的利用以節能。

然而，系統組件(如微處理器及記憶體控制器)之任何等級的電力閘控及頻率降低基於電力模式進入及離開延遲(power mode entry and exit delays)而在時間上受限(time constrained)。換言之，雖然經由電力閘控及/或頻率降低可達到高度的節能，但若電力閘控或頻率降低進入及離開時間超過時間限制，則此電力閘控及頻率降低可能不被允許。當記憶體控制器狀態改變，可保存記憶體控制器狀態、關閉記憶體控制器的電源、以及稍後開啟記憶體控制器的電力且恢復其狀態，且此產生的延遲對請求記憶體存取的任何代理器需為透明(transparent)。換言之，可能無法達到最深的電力閘控及節能狀態，因為所產生的時序潛時(timing latency)過大。

本發明具體實施例提供一種解決方案，用於在以所需進入及離開潛時來管理電腦系統節能狀態所固有的挑戰。在根據本發明具體實施例的一方法中，揭露一種用於有效狀態轉換(efficient state transition)的方法。有效狀態轉換可使用考量即時系統潛時容許度(real-time system latency tolerance)的集中排序機制(centralized sequencing mechanism)而達成、可控制分佈在整個晶片的多個機制、並伴隨著可適用於每一可選擇電力狀態(低電力狀態及使用狀態(active state))之預先計算及校正之電力-狀態「前後文(context)」的局部儲存。

在根據本發明具體實施例的一方法中，揭露一種用於管理記憶體控制器的方法。方法包含從複數個可用的低電力狀態選擇一第一低電力狀態以進入、從一原始狀態(original state)轉換到第一低電力狀態、以及若尚未接收到一喚醒事件(wake event)，則當到第一低電力狀態之轉換完成時進入第一低電力狀態。可用的低電力狀態為低於用於轉換之一時間臨界(time threshold)的低電力狀態。

在根據本發明具體實施例的一方法中，揭露一種用於管理記憶體控制器的方法。方法包含選擇記憶體控制器的第一頻率以進入，用以：離開第一狀態、從第二頻率轉換到第一頻率、以及當到第一頻率之轉換完成時再次進入第一狀態。第一狀態包含一使用狀態及複數個低電力狀態之一的其中一者。

在根據本發明具體實施例的一裝置中，揭露一種電力管理裝置。電力管理裝置包含控制器模組、狀態機引擎(state-machine engine)、儲存器(storage)、前後文引擎、記憶體控制器、及記憶體。控制器模組係組態以選擇一電力狀態以轉換。狀態機引擎係組態以執行用以在記憶體控制器之電力狀態之間轉換的步驟，記憶體控制器係由一匯流排(bus)連接至記憶體。儲存器係組態以儲存至少一前後文。前後文引擎係組態以在狀態機引擎的指示下注入(stream)至少一前後文至記憶體控制器。注入包含傳送(communicating)前後文資料之N個部份作為一資料流(stream)到記憶體控制器中的N個暫存器。至少一前後文包含對應至被選擇以轉換之一狀態的複數個校正(calibration)。

100‧‧‧電腦系統100

102‧‧‧系統電力管理單元

104‧‧‧微控制器

106‧‧‧微碼引擎

108‧‧‧晶粒上儲存器

110‧‧‧前後文保存/恢復引擎

112‧‧‧記憶體控制器

114‧‧‧記憶體控制器PLL

116‧‧‧記憶體控制器輸入/輸出

118‧‧‧DRAM模組

120‧‧‧匯流排

302‧‧‧MC0狀態

304‧‧‧MCn進入狀態

306‧‧‧MCn狀態

308‧‧‧MCn離開狀態

320‧‧‧轉換

322‧‧‧轉換

324‧‧‧轉換

326‧‧‧轉換

328‧‧‧轉換

330‧‧‧轉換

402‧‧‧時序圖

404‧‧‧時序圖

406‧‧‧線

408‧‧‧線

410‧‧‧時序圖

412‧‧‧線

本發明將藉由以下的詳細描述連同所附隨圖式而有較佳的理解，其中類似的參考符號表示類似的元件。

圖1描述根據本發明具體實施例之電力管理裝置的範例簡化方塊圖。

圖2描述根據本發明具體實施例之用於複數個電力狀態及頻率組合之前後文的範例安排。

圖3描述根據本發明具體實施例之用以進入及離開記憶體控制器之電力狀態的範例狀態圖。

圖4描述一範例時序圖，其描述根據本發明具體實施例之特 定電力狀態轉換的時間臨界。

圖5描述一範例流程圖，其描述根據本發明具體實施例之方法的步驟。

圖6描述一範例流程圖，其描述根據本發明具體實施例之方法的步驟。

現在將詳細參考本發明的較佳具體實施例，附圖內將說明其範例。雖然本發明將結合這些較佳具體實施例來說明，將瞭解到這並不意欲限制本發明於這些具體實施例。相反地，本發明係意圖涵蓋可由後附申請專利範圍所定義之本發明精神及範疇內可包含之變化、修改與均等。此外，在下列本發明具體實施例的詳細說明中，將提出許多特定細節以提供對本發明的通盤瞭解。不過，熟此技藝者將瞭解到本發明可無這些特定細節而實施。在其他實例中，已知的方法、程序、構件和電路並未詳述，以避免不必要地模糊本發明具體實施例的態樣。顯示本發明具體實施例的圖式為半圖解式且不按比例繪製，特別是，在圖式中為了呈現之清晰性起見而誇示一些尺寸。類似地，儘管圖式中之視圖通常為了便於描述而展示類似定向，但諸圖中之此描繪大部份為任意的。一般來說，本發明可操作於任何定向。

【符號及術語】

以下之詳細描述的某些部分係以在一電腦記憶體內之資料位元上操作的程序、步驟、邏輯塊、處理、及其他符號表示來呈現。這些說明及表示為熟習資料處理技藝者所使用的手段，以有效地將其工作內容傳達給其他熟此技藝者。於本文中，程序、電腦執行步驟、邏輯塊、處理等通常視為導致所需結果之自相一致順序的步驟或指令。這些步驟為需要 物理量的物理操控者。通常但非必要，這些量採用電或磁信號的形式，其能被儲存、轉移、結合、比較、或操控於電腦系統中。已證實，主要出於常用的原因，將此等信號稱作位元、數值、元件、符號、字母、術語、數字、及/或類似者有時為方便的。

然而，應注意，所有這些及其他類似用語係與適當的物理量相關聯，且僅為應用於此等量的便利符號。於下討論中除非有特別指明，應理解本發明的討論中使用例如「處理」或「存取」或「執行」或「儲存」或「使得」或類似者之用語之討論係表示電腦系統或類似電子計算裝置的動作及處理，其將表示為電腦系統之暫存器及記憶體及其他電腦可讀媒體內之物理(電子)量之資料操縱且轉換成類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存、傳輸或顯示裝置內之物理量之其他資料。當一組件出現於數個具體實施例中，使用相同的元件符號係表示組件為最初具體實施例中所描述的相同組件。

本發明具體實施例提供一種解決方案，針對以所需進入及離開潛時來利用節能狀態所固有之漸增的挑戰。本發明各個具體實施例可提供用於有效管理往返使用狀態及低電力狀態的轉換以及數個不同頻率之間的轉換的方法。如以下將詳細討論，有效狀態轉換可使用考量即時系統潛時容許度的集中排序機制而達成、可控制分佈在整個晶片的多個機制、並伴隨著可適用於每一電力狀態(低電力狀態及使用狀態)及頻率組合之預先計算及校正之電力-狀態「前後文」的局部儲存。

【排序記憶體控制器低電力及頻率改變】

在一具體實施例中，如表格1所示，記憶體控制器(memory controller，MC)狀態可提出以下選項，以在不使用期間節省電力。如表格1所示，範例MC0狀態可為一使用狀態，其中電腦系統可自由地存取動態隨機存取記憶體(dynamic random-access memory，DRAM)裝置。如本文所討 論，記憶體控制器可根據系統的效能要求而以不同的頻率運作。低頻率操作通常較為節能。本文所描述的機制可有助於快速且安全的記憶體頻率轉換。

記憶體控制器也可在不作用的期間設定為省電狀態。DRAM在非MC0狀態(即使用狀態)為不可用，使得記憶體子系統在非MC0狀態中可維持的時間有限。回到MC0狀態所花費的時間係受限的且在系統的最差情況潛時容許度內。在一範例具體實施例中，發展出一表格以判定每一電力狀態的最差情況潛時，且超過潛時臨界的那些電力狀態將不會被選擇。可更為節能的選項以及選項組合的代價可能是更長的離開潛時。本文所述的機制係最小化進入低電力狀態(如MC1、MC2、MC3、及MC4)以及從其離開到MC0狀態所需的潛時。藉由最小化此潛時，此方法最大化了記憶體子系統在非MC0狀態的可能性(例如可有更多的時間在省電狀態)。

圖1描述範例電腦系統100(例如一系統晶片(system on a chip，SOC))，其包含系統電力管理單元(system power management unit，SPMU)102、至少一記憶體控制器112、記憶體控制器PLL 114、記憶體控制 器輸入/輸出116、及至少一DRAM模組118。如圖1所示，在一具體實施例中，系統電力管理單元102包含微控制器104、微碼引擎(micro-coded engine)106、晶粒上儲存器(on-die storage)108(如晶粒上SRAM)、及前後文保存/恢復引擎(context save/restore engine)110。在一具體實施例中，SOC 100包含複數個記憶體控制器112、複數個記憶體控制器輸入/輸出116、及複數個DRAM模組118。如圖1所進一步描述，在一具體實施例中，DRAM模組118可在晶片外，且藉由介面匯流排120與記憶體控制器輸入/輸出116互連(interconnect)。在一範例具體實施例中，匯流排120為能夠在讀取/寫入操作中注入資料的暫存器匯流排。

在一範例具體實施例中，微碼引擎106及前後文保存/恢復引擎110可運行直接記憶體存取可編程邏輯(direct memory access(DMA)programmable logic)。在一具體實施例中，微碼引擎106及前後文保存/恢復引擎110係由韌體在開機啟動時組態。

為降低去電力閘控潛時及頻率改變潛時(其可能降低來自DRAM模組118的空白期(blank-out period))，記憶體介面匯流排120可在開機時間針對不同頻率值而調校(train)。舉例來說，記憶體介面120可針對初始的範例頻率(MF0)調校，且在調校結束時，記憶體控制器112的前後文可保存於晶粒上儲存器108中。類似地，記憶體介面120也可針對另一範例頻率(MF1)而調校，且對應的前後文也保存在晶粒上儲存器108。因此，記憶體控制器112針對N個不同的頻率可能有N組前後文。換言之，每一電力狀態(例如MC0-MCn)針對每一可能的頻率將有一組對應的前後文，使得可能一共有n*N組前後文。如本文所討論，當電力管理執行者(例如微控制器104)決定改變MC頻率，前後文保存/恢復引擎110可恢復先前所保存的前後文(對應至所需頻率)並切換至新的頻率。類似地，如本文所討論，當記憶體控制器112已經未受到電力閘控(從低電力狀態返回)，前後文保存/恢復引擎110可恢復記憶體控制器前後文(從晶粒上儲存器108)，其在電力閘控前從先前的前後 文所保存，而且也恢復相同的時脈頻率。

在一具體實施例中，當記憶體控制器112在電力閘控時，記憶體控制器112的當前組態及校正可保存作為前後文，並接著當記憶體控制器重新啟用電力時(例如去電力閘控)從所保存的前後文恢復。複數個前後文可組織於晶粒上儲存器108中，並使用前後文保存/恢復引擎110而保存及或恢復。在一具體實施例中，可堆疊前後文，使得前後文保存/恢復引擎110可指向前後文的開始點，且當知道了所需的新狀態(例如MC0、MC1等)，則可根據前後文保存及恢復將所需的前後文流出。若重新啟動，所有前後文可流出。如本文所討論，可保存針對所需之每一頻率改變的堆疊部份，包含在運行過程中的動態部份更新。在一具體實施例中，每一前後文可儲存於晶粒上儲存器108中。在一具體實施例中，至少一前後文儲存於晶粒上儲存器108中且剩餘的任何前後文則儲存於DRAM模組118中。

在一具體實施例中，如圖2所描述，為降低記憶體控制器保存/恢復潛時，前後文可分組為三個前後文資料的群組：藉由調校而預先計算的靜態前後文資料、在開機時組態的虛擬靜態(pseudo-static)前後文資料、以及由記憶體控制器112所動態產生的動態前後文。在開機時，記憶體控制器輸入/輸出116及介面匯流排120可針對所有感興趣的DRAM頻率及所有想要的狀態(如MC0-MC4)而調校，其中靜態前後文係儲存於晶粒上儲存器108。在一具體實施例中，虛擬靜態前後文可包含效能監視計數器(performance monitoring counter)。在一具體實施例中，當此計數器改變，可不需更新的計數器來撐過一個電力週期。在一具體實施例中，晶粒上儲存器108將具有足夠的儲存容量供至少一組前後文資料(例如靜態、虛擬靜態、及動態)，其係用以恢復記憶體子系統所需。在一具體實施例中，其他組前後文可儲存於DRAM 118及/或晶粒上儲存器108中。

如圖2所描述，可組織前後文，使得在前後文保存操作過程中，只有動態內容(例如由硬體所動態改變的前後文資料，例如效能監視計 數器)由前後文保存/恢復引擎110所保存。在一範例具體實施例中，前後文資料可組織為共同前後文(針對所有記憶體控制器)及個別(每一記憶體控制器)前後文。在恢復操作過程中，前後文保存/恢復引擎110藉由將共同前後文資料散佈流至所有記憶體控制器112並將個別前後文資料流入每一個別記憶體控制器112而恢復共同前後文資料。

在一範例具體實施例中，作業系統可具有影響記憶體控制器的組態。記憶體控制器對作業系統針對記憶體控制器在運行時間所想要改變或儲存的內容並無法控制，且這些改變必須在電力循環過程中維持(在動態前後文中)。舉例來說，作業系統可能將記憶體控制器112設置於需要被儲存的一特定狀態中(例如錯誤情況、請求等)。這些範例改變無法被改變，直到作業系統要它們改變。

如圖1及圖3所描述，記憶體控制器狀態之間的排序可由位於系統電力管理單元(SPMU)102中的硬體狀態機及微碼引擎106排序器所實施。在一具體實施例中，因為狀態切換操作的潛時敏感性質(latency sensitive nature)，範例性排序並非由在通用處理器(general purpose processor)上運行的韌體或核心軟體所實施。在微控制器104致能記憶體控制器狀態之前，微控制器104可施行一些動作以準備微碼引擎106的狀態以及程式化所有必需的計時器及控制。

在一範例具體實施例中，可由微控制器104施行一系列的動作。微控制器104可與系統協商以判定所有裝置可容忍的最大潛時。微控制器也可選擇目標低電力MC狀態及任何對應的參數(parameter)、以及此目標狀態的狀態序列資料欄(state sequence data field)，若有需要的話。微控制器104也可確保任何靜態狀態資料(如SRAM重新修復或靜態控制暫存器)係預先儲存於晶粒上儲存器108。此類步驟可確保任何前後文保存程序為短。此類步驟也確保前後文-恢復的所有所需狀態前後文存在。一旦微控制器104致能MC狀態，每當記憶體子系統閒置且所有系統客戶端指示其目前是滿足 的，SPMU 102中的硬體狀態機能夠啟動微碼引擎106進入低電力狀態。

在一具體實施例中，為降低前後文保存及恢復傳輸時間，可使用能夠注入「暫存器-寫入(register-write)」或「暫存器-讀取」至每一記憶體控制器112的暫存器匯流排120，而不是個別地處理資料的每一部份。暫存器匯流排也可用以注入廣播資料(broadcast data)作為暫存器-寫入至所有的記憶體控制器112並藉此恢復共同前後文資料至所有記憶體控制器112。在一範例具體實施例中，暫存器匯流排也可從暫存器注入讀取-資料(read-data)，用以保存記憶體控制器112的前後文資料。換言之，前後文資料係在一資料流中從暫存器讀取，供快速的前後文資料保存。

在一範例具體實施例中，匯流排接收N個不同的資料段，且N個資料段係儲存於前N個暫存器中，例如資料注入。傳統的暫存器匯流排並不適用於注入資料，因為傳統的匯流排需要指示資料要放置到什麼暫存器中。換言之，範例匯流排並不是對單一暫存器進行讀取或寫入，而是對多個暫存器進行讀取及寫入。

如本文所描述，在一具體實施例中，微碼引擎106為一硬體引擎，其特別地排序頻率改變、以及排序低電力狀態(如MC1-MC4)的進入及離開。如圖3所描述，有一連串的步驟在保存及恢復步驟之間施行且由微碼引擎106所執行。

【排序記憶體控制器低電力改變】

圖3的狀態圖描述用於由SPMU 102中的硬體狀態機及微碼引擎106所實施之多個MC-狀態之間排序的範例方法。在圖3中，箭頭指示記憶體控制器112決定從MC0到MCn，但並不是直接到那裡。如圖3所描述，在中間狀態過程中將施行轉換，且若發生喚醒事件，可中止到MCn狀態的轉換。如本文所詳細討論，首先執行非破壞性步驟(保留前後文資料相對降低電力等)。在一範例具體實施例中，轉換的早期階段對操作系統是透明的 且非破壞性。舉例來說，若當正在進行低電力狀態轉換時，記憶體控制器112接收到喚醒事件，只要尚未進行破壞性步驟，則將中止轉換。換言之，若已到達不可退回的點，則當發生喚醒事件時，系統仍將完成從保存前後文資料、到降低電力以及在重新供電後恢復回到使用狀態(如MC0)的整個電力循環。在此條件下，系統將必須忍受進入潛時及離開潛時兩者。

圖3中的範例狀態圖包含：MC0狀態302、MCn進入狀態304、MCn狀態306、及MCn離開狀態308，其中n表示所選擇要進入的低電力狀態(如MC1-MC4)。同樣如圖3所描述，描述了以下範例狀態轉換：轉換320、轉換322、轉換324、轉換326、轉換328、及轉換330。當微控制器104選擇MC低電力狀態以進入(例如MC1-MC4)時，開始轉換320，且狀態機轉換至MCn進入狀態304。當在記憶體控制器112到達在到所選低電力狀態之當前轉換中的不可退回階段前接收到喚醒事件，開始轉換322。如圖3所描述，狀態機將僅以最小的離開潛時轉換回到MC0狀態302，其取決於在接收到喚醒事件前之進入所進展的程度。

如圖3所描述，在轉換324中，在記憶體控制器112到達在到所選低電力狀態之當前轉換中的不可退回階段之後，接收到喚醒事件。因此，在轉換324中，記憶體控制器112將完成進入到所選低電力狀態，接著立即轉換到MCn離開狀態308，以從目前的MCn低電力狀態離開並回到MC0或使用狀態302。如本文所討論，當在MCn進入狀態304過程中出現了喚醒事件，序列將跳至離開序列中的適當點並反轉程序，或者離開序列將快速地捨棄任何不必要的離開步驟，其取決於轉換到低電力狀態的程度。

在轉換326中，MC狀態進入轉換已經完成且狀態機移動至MCn狀態306。在MCn狀態306中，記憶體控制器112係於所選低電力狀態(如MC1-MC4)中操作。在轉換328中，已經接收到喚醒事件且微碼引擎106執行到中間狀態(MCn離開308)的轉換。在轉換330中，完成了在MCn離開狀態308的MC-狀態離開，且狀態機回到MC0狀態302。

在一範例具體實施例中，每當硬體「喚醒事件」信號宣告，則開始從MCn狀態306返回到MC0 302的序列。在一具體實施例中，每當以下任一者發生時，喚醒事件信號將被宣告：系統客戶端已指示其需要存取DRAM模組118、來自計時器來源的CPU喚醒抵達(例如中斷(interrupt)或提前通知(advance-notice))、以及當微控制器104基於某種理由而決定去能MC-狀態(MC1-MC4，如表格1所描述)。

在一具體實施例中，若喚醒事件在一進入序列過程中宣告，則序列將跳至一離開序列中的適當點並反轉目前的程序，或者離開序列可快速地捨棄任何不必要的離開步驟。如圖4所描述，此類步驟可避免對離開潛時增加任何不必要的進入潛時。圖4的時序圖402描述一範例的最差情況，其中對低電力狀態轉換需要最大量的進入潛時及最大量的離開潛時。換言之，時序圖402描述進入低電力狀態所需之最大量的時間(進入潛時)以及離開目前低電力狀態所需之最大量的時間(離開潛時)，其結果為T1到T2的最差情況的潛時。如本文所描述，此一最差的情況通常不應發生，因為在進入開始時所接收的喚醒事件應導致進入轉換的中止及快速的離開轉換。

圖4的時序圖404描述具有降低的進入潛時及降低的離開潛時量(T3到T4)之範例場景。如圖4的的時序圖404所示，線406與時序圖404相交且表示一不可退回的階段或臨界。與時序圖404相交的線408表示當接收到喚醒事件時在目前進入轉換的點。由於在時序圖404中，線408在線406之前，可中止進入序列的剩餘部份，且立即開始到使用狀態(MC0狀態)的離開轉換。如圖4的時序圖404所示，所需的離開潛時可能小於圖4所描述最差狀況的離開潛時，其取決於進入序列所完成且現在必須反轉回到使用狀態的程度。同樣如圖4所示，當在到達不可退回階段之前發生喚醒事件，可中止進入序列的剩餘部份，並使得離開潛時由於不需執行的離開序列而降低。換言之，T3-T4為在記憶體控制器112回到使用狀態且DRAM模組118可 存取之前在T3接收到喚醒事件後必須忍受的範例潛時。在一具體實施例中，T3-T4僅為離開潛時，因為進入係中止。

在一範例具體實施例中，當轉換之複數個步驟的一部份玩成時，離開潛時可包含處理被執行的那些步驟(例如針對使用狀態依所需調整或改變)。某些步驟比其他步驟花費更長的時間來恢復。舉例來說，當關閉PLL，將需要一些時間來再次啟動。在一範例具體實施例中，有複數個喚醒事件及複數個決定事件，而最關鍵的事件係電力閘控，其中暫存器的前後文遺失且為最關鍵的不可恢復事件。在另一具體實施例中，其他類型的事件也可能是不可恢復的，例如關閉記憶體控制器輸入/輸出116的電源。

圖4的時序圖410描述一範例場景，其具有在記憶體控制器112回到使用狀態且DRAM模組118可存取之前在T5接收到喚醒事件後必須忍受之部份的進入潛時及離開潛時。如圖4所示，線406也與時序圖410相交並表示不可退回的狀態或臨界。與時序圖410相交的線412表示當接收到喚醒事件時在目前進入轉換的點(例如時間T5)。由於時間T5(線412)超過臨界點(線406)，必需忍受部份的進入潛時及離開潛時(T5到T6)。

表格2描述用以改變記憶體子系統狀態MC0(例如使用狀態)到MCn(例如低電力狀態MC1-MC4的其中一者)之步驟的範例序列。在另一具體實施例中，表格2的第一步驟係由SPMU 102所執行，而剩餘步驟可由微碼引擎106所執行。在一範例具體實施例中，在步驟9中關閉記憶體控制器PLL及/或DLL可視為不可退回的事件且將任何目前的進入轉換帶到超過不可退回的階段或臨界等級。在一範例具體實施例中，單一記憶體控制器112係進入一低電力狀態。在一具體實施例中，複數個記憶體控制器112係進入一低電力狀態。

表格3描述用以改變記憶體子系統狀態MCn(例如低電力狀態MC2-MC4)到MC0(使用狀態)之步驟的範例序列。在一範例具體實施例中，表格3的第一步驟係由SPMU 102所執行，而剩餘步驟可由微碼引擎106所執行。在一範例具體實施例中，單一記憶體控制器112從低電力狀態回到使用狀態。在另一具體實施例中，複數個記憶體控制器112從低電力狀態回到使用狀態。

【排序記憶體控制器頻率改變】

如本文所討論，除了從複數個低電力狀態中選擇，在不作用期間，還可選擇低於目前頻率的一頻率。在一範例具體實施例中，微控制器104可判定頻率改變為適當(例如至一較低頻率)，且將作出任何需要的電壓變化以準備一頻率變化。如本文所討論，記憶體控制器頻率改變的排序可由SPMU 102的硬體狀態機及微碼引擎106所執行。類似於狀態改變的 排序，頻率改變的排序可由硬體而非韌體所執行，因為操作(頻率改變)的潛時敏感性質。

在一範例具體實施例中，在使用微碼引擎106下，可使用記憶體頻率(memory frequency，MF)狀態機(類似於MC-狀態改變狀態機，如圖3所示)以改變記憶體頻率。在一具體實施例中，記憶體控制器前後文(對應目的地記憶體頻率)係由前後文保存/恢復引擎110在用以從原始頻率改變至新目的地頻率之步驟序列的過程中恢復。在一具體實施例中，表格4描述用以將記憶體子系統頻率從MF0改變至MF1(其中MF1>MF0頻率)之步驟的範例序列。在一具體實施例中，改變單一記憶體子系統頻率。在一具體實施例中，改變複數個記憶體子系統頻率。

在一範例具體實施例中，當在頻率轉換過程中發生喚醒時間，可完成頻率轉換而不會有過高的潛時。在一範例具體實施例中，轉移到較快頻率所需的潛時係低於臨界，使得在較低需求期間可使用較低頻率，並接著在較高需求期間改變為較快的頻率。換言之，從第一頻率轉移到第二頻率所需的潛時係足夠低，而使得等待DRAM模組118存取的子系統可容忍改變頻率所需的時間量。在一具體實施例中，步驟1-4可由SPMU韌體所執行，而剩餘的步驟5-19可由微碼引擎106所執行。

在一範例具體實施例中，記憶體可在第一所選頻率或第二所選頻率下運行。第一所選頻率具有特定於第一所選頻率的參數保存於其對應的前後文中，而第二所選頻率具有特定於第二所選頻率的其他參數保存於其對應的前後文中。在另一具體實施例中，可有複數個不同的頻率。如本文所討論，雖然參數將保存於對應的靜態前後文中，但以一特定頻率運行記憶體控制器，所保存之任何週期性的重新校正或統計將以對應前後文的動態部份保存，使得在下一個恢復過程中可使用統計及重新校正的結果。

在一範例具體實施例中，頻率改變可比低電力狀態轉換更動態。在低電力狀態轉換中，系統需降低電力，但在頻率改變中，系統不需處於深度閒置狀態(idle state)。在一範例具體實施例中，可在10微秒實施頻率改變。頻率轉換所引起的潛時仍造成記憶體控制器112及DRAM模組118的一信號中斷期。然而，如本文所述，頻率轉換所經歷的潛時可被忍受 至一界定的臨界。

在一範例具體實施例中，如本文所述，若頻率轉換潛時不夠短，系統可以較低的頻率啟動，接著快速地提升至所需的較高頻率。有了短的頻率轉換潛時及複數個可能的頻率選擇，細粒度(fine granularity)的頻率選擇是可能的。在一具體實施例中，發展出一表格以判定每一頻率轉換的最差情況潛時，且超過潛時臨界的那些頻率轉換將不會被選擇。

在另一範例具體實施例中，頻率轉換可與MCn狀態改變結合。在一具體實施例中，可發展出一表格以判定每一電力狀態的最差情況潛時，且超過潛時臨界的那些電力狀態將不會被選擇。在一範例具體實施例中，可發展出一表格以判定每一電力狀態及每一頻率轉換的最差情況潛時，且超過潛時臨界的那些狀態及頻率轉換將不會被選擇。

圖5描述用以在記憶體控制器的電力狀態之間轉換的範例方法的步驟。在圖5的步驟502中，選擇記憶體控制器低電力狀態(如MC1-MC4)。如本文所討論，可選擇複數個低電力狀態的其中一者。同樣描述於表格1中，每一低電力狀態可將記憶體控制器112帶入更深的節能狀態。在圖5的步驟504中，開始到記憶體控制器低電力狀態的轉換。在圖5的步驟506中，若已接收到喚醒事件，方法繼續到圖5的步驟512。若未接收到喚醒事件，方法繼續到圖5的步驟508，且到所選低電力狀態的轉換係持續直到其結束。在一範例具體實施例中，在轉換至所選低電力狀態的過程中，可繼續步驟506中之喚醒事件的監視。

如圖5所示，在步驟508中，在完成轉換階段後，記憶體控制器112現在位於所選的低電力狀態。如本文所討論，在任何低電力狀態過程中，記憶體控制器112無法與記憶體(如DRAM記憶體)通訊。

在圖5的步驟510中，接收一喚醒事件。在一範例具體實施例中，喚醒事件可由系統電力管理單元102所接收。如本文所討論，喚醒事件可包含對DRAM記憶體模組118、以及對請求DRAM記憶體模組118存取 之其他組件的通訊請求。

在圖5的步驟512中，開始從目前低電力狀態離開的轉換。如本文所述，此一離開將使記憶體控制器112回到使用狀態並恢復記憶體控制器112及DRAM記憶體模組118之間的通訊。在圖5的步驟514中，完成從低電力狀態的轉換且恢復記憶體控制器112的使用狀態(如MC0)。

圖6描述用以在記憶體控制器112的電力狀態之間轉換的範例方法的步驟，其係當在已接收到喚醒事件下系統電力管理單元102目前正從先前狀態轉換到低電力狀態時。在圖6的步驟602中，當到低電力狀態的轉換仍在進行時，已接收到喚醒事件。

在圖6的步驟604中，判定到低電力狀態之目前轉換的程度。若目前轉換的程度低於臨界，則方法繼續到步驟606，中止並離開目前轉換，以轉換到使用狀態。若目前轉換的程度高於臨界，則方法繼續到步驟610，完成到低電力狀態的轉換以降低電力。

當目前轉換的程度低於臨界，如步驟604所判定，方法繼續到步驟606。在圖6的步驟606中，中止(如不再繼續)目前轉換(到低電力狀態)。在一範例具體實施例中，如本文所討論，中止轉換係停止目前低電力轉換的步驟。在離開目前低電力狀態轉換後，方法繼續到步驟608。在圖6的步驟608中，開始到使用狀態的轉換。在一具體實施例中，當轉換至使用狀態，轉換包含重設在轉換至低電力狀態過程中所改變、降低電力等的所有參數及硬體設定。換言之，所達成之到低電力狀態的轉換越深入，將花費更長時間來完成到使用狀態之轉換。

當目前轉換的程度高於臨界，如步驟604所判定，方法繼續到步驟610。在圖6的步驟610中，完成目前轉換(到低電力狀態)。一旦完成低電力轉換，方法繼續到步驟612。在圖6的步驟612中，方法將記憶體控制器112從目前低電力狀態設定轉換到使用狀態。

儘管本文揭露了某些較佳具體實施例和方法，但熟此技藝 者從以上公開內容可輕易理解到，在不脫離本發明精神及範疇的情況下可以進行這些具體實施例和方法的變化及修改。本發明意在僅受限於所附隨之申請專利範圍所要求的範圍以及所適用法律的規則及原則。

302‧‧‧MC0狀態

304‧‧‧MCn進入狀態

306‧‧‧MCn狀態

308‧‧‧MCn離開狀態

320‧‧‧轉換

322‧‧‧轉換

324‧‧‧轉換

326‧‧‧轉換

328‧‧‧轉換

330‧‧‧轉換

Claims (23)

1. 一種用以管理一記憶體控制器的方法，該方法包含：從複數個可用的低電力狀態選擇一第一低電力狀態以進入，其中一可用的低電力狀態為低於針對轉換之一時間臨界的一低電力狀態；從一原始狀態轉換到該第一低電力狀態；若尚未接收到一喚醒事件，則當到該第一低電力狀態之該轉換完成時，進入該第一低電力狀態。
2. 如申請專利範圍第1項所述之方法，其中針對該複數個低電力狀態之每一者，關閉一記憶體及該記憶體控制器之間的一互連，使得該記憶體為不可用。
3. 如申請專利範圍第1項所述之方法，更包含：在進入該第一低電力狀態後，接收一喚醒事件；開始從該第一低電力狀態到一使用狀態的一轉換；以及若從該第一低電力狀態到該使用狀態的該轉換完成，進入該使用狀態。
4. 如申請專利範圍第1項所述之方法，更包含：當在轉換至該第一低電力狀態過程中接收到一喚醒事件，開始到一使用狀態的一轉換，其中若到該第一低電力狀態的該轉換係低於一臨界，則到該使用狀態之該轉換的開始將中止到該第一低電力狀態的該轉換，否則在到該使用狀態之該轉換開始前完成到該第一低電力狀態的轉換；以及當到該使用狀態之該轉換完成時，進入該使用狀態。
5. 如申請專利範圍第1項所述之方法，其中轉換至一新狀態包含： 從複數個前後文選擇一前後文，其中該所選前後文對應至該新狀態，其中該複數個前後文中的每一前後文係對應該複數個狀態中的一狀態，其中該新狀態係選自該複數個狀態，其中每一前後文係定義用於該複數個狀態之該對應狀態的多個參數，且其中一新狀態包含一低電力狀態及一使用狀態之其中一者；以及將該所選前後文注入一記憶體控制器，用以針對該對應新狀態設定該記憶體控制器，其中注入包含傳送前後文資料之N個部份作為一資料流到該記憶體控制器中的N個暫存器。
6. 如申請專利範圍第5項所述之方法，其中一前後文包含一靜態部份、一虛擬靜態部份、及一動態部份之其中至少一者。
7. 如申請專利範圍第6項所述之方法，其中轉換至一新狀態更包含在開始到該新狀態之該轉換前，從一記憶體控制器注入針對一目前狀態之一前後文的一動態部份到一記憶體以儲存，且其中注入包含從記憶體控制器中的N個暫存器傳送動態前後文資料之N個部份作為一資料流到該記憶體。
8. 如申請專利範圍第1項所述之方法，其中一前後文包含針對一對應使用狀態及低電力狀態之其中一者以及複數個頻率中之一對應頻率的前後文資訊(contextual information)，其中針對每一狀態及頻率組合儲存一前後文於記憶體中。
9. 一種用以管理一記憶體控制器的方法，包含：選擇該記憶體控制器之一第一頻率以進入；離開一第一狀態，其中該第一狀態包含一使用狀態及複數個低電力狀態之一的其中一者； 從一第二頻率轉換到該第一頻率；以及當到該第一頻率之該轉換完成時，再次進入該第一狀態。
10. 如申請專利範圍第9項所述之方法，其中該第一頻率係選自複數個可用的頻率，且其中一可用的頻率為低於針對轉換之一時間臨界的一頻率。
11. 如申請專利範圍第9項所述之方法，更包含：選擇一第一狀態以進入，該第一狀態包含一使用狀態及複數個低電力狀態之一的其中一者；從一第二狀態轉換至該第一狀態；以及若當該第一狀態不是一使用狀態時未接收到一喚醒事件，則當到該第一狀態之該轉換及到該第一頻率之該轉換完成時進入該第一狀態，其中針對該複數個低電力狀態之每一者，關閉一記憶體及該記憶體控制器之間的一互連，使得該記憶體為不可用。
12. 如申請專利範圍第9項所述之方法，其中到一第一頻率之一轉換包含：從複數個前後文選擇一前後文，其中該所選前後文對應至該第一頻率，其中該複數個前後文中的每一前後文係對應複數個頻率中的一頻率，其中該第一頻率係選自該複數個頻率，其中每一前後文係定義用於該複數個頻率中之一對應頻率的多個參數；以及將該所選前後文注入一記憶體控制器，用以針對該對應的不同頻率設定該記憶體控制器，其中注入包含傳送前後文資料之N個部份作為一資料流到該記憶體控制器中的N個暫存器。
13. 如申請專利範圍第12項所述之方法，其中一前後文包含一靜態部份、一虛擬靜態部份、及一動態部份之其中至少一者。
14. 如申請專利範圍第13項所述之方法，其中到一第一頻率的一轉換更包含在開始到該第一頻率之該轉換前，從一記憶體控制器注入針對一目前頻率之一前後文的一動態部份到一記憶體以儲存，且其中注入包含從該記憶體控制器中的N個暫存器傳送動態前後文資料之N個部份作為一資料流到該記憶體。
15. 一種電力管理裝置，包含：一控制器模組，組態以選擇一電力狀態以轉換；一狀態機引擎，組態以執行用以在一記憶體控制器之多個電力狀態之間轉換的多個步驟，該記憶體控制器係由一匯流排連接至一記憶體；一儲存器，組態以儲存至少一前後文；以及一前後文引擎，組態以在該狀態機引擎的指示下注入該至少一前後文至該記憶體控制器，其中注入包含傳送前後文資料之N個部份作為一資料流到該記憶體控制器中的N個暫存器，且其中該至少一前後文包含對應至被選擇以轉換之一狀態的複數個校正。
16. 如申請專利範圍第15項所述之電力管理裝置，其中該些電力狀態包含一使用狀態及至少一低電力狀態，且其中針對該至少一低電力狀態之每一者，關閉該記憶體及該記憶體控制器之間的該匯流排，使得該記憶體為不可用。
17. 如申請專利範圍第15項所述之電力管理裝置，其中每一前後文包含一靜態部份、一虛擬靜態部份、及一動態部份之其中至少一者。
18. 如申請專利範圍第15項所述之電力管理裝置，其中每一前後文對應至一頻率。
19. 如申請專利範圍第15項所述之電力管理裝置，其中該狀態機引擎及該控制器模組更組態以將該記憶體控制器從一原始狀態轉換至一所選低電力狀態，且其中該狀態機引擎及該控制器模組更組態以在接收到一喚醒事件時中止到該所選低電力狀態的轉換。
20. 如申請專利範圍第15項所述之電力管理裝置，其中該狀態機引擎更組態以在發生一喚醒事件時將該記憶體控制器從一低電力狀態轉換至一使用狀態。
21. 如申請專利範圍第15項所述之電力管理裝置，其中該狀態機引擎及該控制器模組更組態以在發生一喚醒事件時，若到該低電力狀態的該目前轉換係低於一臨界，則中止到一低電力狀態的一目前轉換並開始到一使用狀態的一轉換，否則在開始到該使用狀態之該轉換前將完成到該低電力狀態的該目前轉換。
22. 如申請專利範圍第15項所述之電力管理裝置，其中每一前後文對應一特定狀態及頻率組合，且其中每一前後文定義用於每一特定狀態及頻率組合的多個參數。
23. 如申請專利範圍第15項所述之電力管理裝置，其中該前後文引擎更操作以在該狀態機引擎開始到一新狀態之轉換前，從該記憶體控制器注入針對一目前狀態之一前後文的一動態部份到該儲存器，且其中注入包含從 該記憶體控制器中的N個暫存器傳送動態前後文資料之N個部份作為一資料流到該記憶體。