JP2003046260A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法Info
- Publication number
- JP2003046260A JP2003046260A JP2001228942A JP2001228942A JP2003046260A JP 2003046260 A JP2003046260 A JP 2003046260A JP 2001228942 A JP2001228942 A JP 2001228942A JP 2001228942 A JP2001228942 A JP 2001228942A JP 2003046260 A JP2003046260 A JP 2003046260A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- multilayer circuit
- polyimide film
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 多層回路基板及びその製造方法に関し、多層
回路基板にコンデンサを搭載することなく、高周波ノイ
ズを良好に抑止できるようにする為、多層回路基板の層
間絶縁層を誘電体層とするキャパシタに於けるキャパシ
タンスを容易に増大させることができるようにし、回路
の高密度化及び微細化を進めることを可能にする。 【解決手段】 ポリイミド・フィルム１４をグランド層
１３と電源層１５とで挟み且つそれ等を覆うガラスエポ
キシ絶縁層１１からなる積層構造を含む多層回路基板。
回路基板にコンデンサを搭載することなく、高周波ノイ
ズを良好に抑止できるようにする為、多層回路基板の層
間絶縁層を誘電体層とするキャパシタに於けるキャパシ
タンスを容易に増大させることができるようにし、回路
の高密度化及び微細化を進めることを可能にする。 【解決手段】 ポリイミド・フィルム１４をグランド層
１３と電源層１５とで挟み且つそれ等を覆うガラスエポ
キシ絶縁層１１からなる積層構造を含む多層回路基板。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波ノイズを発
生し難く、又、回路を高密度化及び微細化するのに好適
な多層回路基板及びその製造方法に関する。
生し難く、又、回路を高密度化及び微細化するのに好適
な多層回路基板及びその製造方法に関する。
【０００２】
【従来の技術】一般に、電子機器に使用される多層回路
基板に於いては、回路のスイッチング等に依って電源に
高周波ノイズを発生するので、この高周波ノイズを除去
するには、回路にコンデンサを付加し、キャパシタンス
を増加させることで、特性インピーダンスを低下させる
ことが行われている。
基板に於いては、回路のスイッチング等に依って電源に
高周波ノイズを発生するので、この高周波ノイズを除去
するには、回路にコンデンサを付加し、キャパシタンス
を増加させることで、特性インピーダンスを低下させる
ことが行われている。
【０００３】然しながら、そのコンデンサの必要搭載数
は、回路の高密度化及び微細化が進展するにつれ、多く
しなければならなず、従って、回路の高密度化及び微細
化を妨げることになる。
は、回路の高密度化及び微細化が進展するにつれ、多く
しなければならなず、従って、回路の高密度化及び微細
化を妨げることになる。
【０００４】ところで、キャパシタンスを大きくする為
には、キャパシタ誘電体層に相当する絶縁層の厚さを小
さくするか、面積を大きくするか、或いは、絶縁層材料
の誘電率を高めるかの何れかの手段を採ることが必要と
なる。
には、キャパシタ誘電体層に相当する絶縁層の厚さを小
さくするか、面積を大きくするか、或いは、絶縁層材料
の誘電率を高めるかの何れかの手段を採ることが必要と
なる。
【０００５】然しながら、面積を増加させる手段を採っ
た場合、回路基板の外形を同一にするのであれば、キャ
パシタンスを得る為に使われる層の数を増加させなけれ
ばならず、それは直ちにコストの増加に結び付くことに
なる。
た場合、回路基板の外形を同一にするのであれば、キャ
パシタンスを得る為に使われる層の数を増加させなけれ
ばならず、それは直ちにコストの増加に結び付くことに
なる。
【０００６】従って、他の手段、即ち、層間絶縁層の層
厚を小さくするか、或いは、絶縁層材料の誘電率を向上
させるかの手段を採ることになる。
厚を小さくするか、或いは、絶縁層材料の誘電率を向上
させるかの手段を採ることになる。
【０００７】従来、多層回路基板中の絶縁層をキャパシ
タ誘電体層としてキャパシタンスを得る構成に於いて、
キャパシタンスを大きくする為の手段として、電源層と
グランド層との層間絶縁層に於ける厚さを小さくする技
術が提案されている（特許第２７３８５９０号を参
照）。
タ誘電体層としてキャパシタンスを得る構成に於いて、
キャパシタンスを大きくする為の手段として、電源層と
グランド層との層間絶縁層に於ける厚さを小さくする技
術が提案されている（特許第２７３８５９０号を参
照）。
【０００８】図５は従来の技術を説明する為の公知の多
層回路基板を表す要部切断側面図であり、図に於いて、
１はガラスエポキシ複合材からなる絶縁層、２は信号
層、３はグランド層、４は電源層をそれぞれ示してい
る。
層回路基板を表す要部切断側面図であり、図に於いて、
１はガラスエポキシ複合材からなる絶縁層、２は信号
層、３はグランド層、４は電源層をそれぞれ示してい
る。
【０００９】前記公知の発明に於いては、グランド層３
及び電源層４に挟まれたキャパシタ誘電体層にガラスエ
ポキシ複合材を用いていて、この材料で５０〔μｍ〕未
満の絶縁層を構成した場合、絶縁の信頼性や層厚の均一
性を実現することが困難となり、また、工業的に多量生
産した場合、絶縁層の欠陥に起因する不良が増加するの
で、高い製造歩留りで安定した製造が困難である旨の問
題がある。
及び電源層４に挟まれたキャパシタ誘電体層にガラスエ
ポキシ複合材を用いていて、この材料で５０〔μｍ〕未
満の絶縁層を構成した場合、絶縁の信頼性や層厚の均一
性を実現することが困難となり、また、工業的に多量生
産した場合、絶縁層の欠陥に起因する不良が増加するの
で、高い製造歩留りで安定した製造が困難である旨の問
題がある。
【００１０】更にまた、キャパシタンスを増加させる
為、材料中に無機強誘電体材料を混合して誘電率を高め
ようとしているが、そのようにした場合、材料の機械的
強度が低下し、製品の信頼性保持、及び、安定した工業
的製造が困難である旨の大きな問題がある。
為、材料中に無機強誘電体材料を混合して誘電率を高め
ようとしているが、そのようにした場合、材料の機械的
強度が低下し、製品の信頼性保持、及び、安定した工業
的製造が困難である旨の大きな問題がある。
【００１１】
【発明が解決しようとする課題】本発明では、多層回路
基板にコンデンサを搭載することなく、高周波ノイズを
良好に抑止できるようにする為、多層回路基板の層間絶
縁層を誘電体層とするキャパシタに於けるキャパシタン
スを容易に増大させることができるようにし、回路の高
密度化及び微細化を進めることを可能にする。
基板にコンデンサを搭載することなく、高周波ノイズを
良好に抑止できるようにする為、多層回路基板の層間絶
縁層を誘電体層とするキャパシタに於けるキャパシタン
スを容易に増大させることができるようにし、回路の高
密度化及び微細化を進めることを可能にする。
【００１２】
【課題を解決するための手段】本発明に於いては、前記
公知発明で採用されているガラスエポキシ複合材層の層
厚が１００〔μｍ〕〜５０〔μｍ〕であるのに対し、５
０〔μｍ〕未満の厚さで安定した絶縁特性をもつ材料の
選定及び評価を繰り返し実施した結果、ポリイミド・フ
ィルムが最良であることを見出した。
公知発明で採用されているガラスエポキシ複合材層の層
厚が１００〔μｍ〕〜５０〔μｍ〕であるのに対し、５
０〔μｍ〕未満の厚さで安定した絶縁特性をもつ材料の
選定及び評価を繰り返し実施した結果、ポリイミド・フ
ィルムが最良であることを見出した。
【００１３】図１は本発明の原理を説明するための多層
回路基板を表す要部切断側面図であり、図に於いて、１
１はガラスエポキシ複合材からなる絶縁層、１２は信号
層、１３はグランド層、１４はポリイミドからなる絶縁
層、即ち、ポリイミド・フィルム、１５は電源層をそれ
ぞれ示している。
回路基板を表す要部切断側面図であり、図に於いて、１
１はガラスエポキシ複合材からなる絶縁層、１２は信号
層、１３はグランド層、１４はポリイミドからなる絶縁
層、即ち、ポリイミド・フィルム、１５は電源層をそれ
ぞれ示している。
【００１４】本発明では、前記のように、グランド層１
３及び電源層１５に挟まれた絶縁層をポリイミド・フィ
ルム１４で構成することに依り、その厚さを小さくして
キャパシタンスを大きくすると共に回路インダクタンス
を低減している。
３及び電源層１５に挟まれた絶縁層をポリイミド・フィ
ルム１４で構成することに依り、その厚さを小さくして
キャパシタンスを大きくすると共に回路インダクタンス
を低減している。
【００１５】ところで、図示の多層回路基板に於いて、
キャパシタの誘電体層として作用するポリイミド・フィ
ルム１４を用いるについては、解決しなければならない
問題が存在する。
キャパシタの誘電体層として作用するポリイミド・フィ
ルム１４を用いるについては、解決しなければならない
問題が存在する。
【００１６】即ち、図示の多層回路基板は、ごく一部を
表したものであるため、信号線に比較して大面積である
グランド層１３及び電源層１５はポリイミド・フィルム
１４の全面に接触しているように見えるが、実際には、
信号線と同様にパターニングされて線状をなしているこ
とから、その線状のグランド層１３並びに電源層１５の
側方では、ポリイミド・フィルム１４がガラスエポキシ
複合材からなる絶縁層１１と直接密着しなければならな
い。
表したものであるため、信号線に比較して大面積である
グランド層１３及び電源層１５はポリイミド・フィルム
１４の全面に接触しているように見えるが、実際には、
信号線と同様にパターニングされて線状をなしているこ
とから、その線状のグランド層１３並びに電源層１５の
側方では、ポリイミド・フィルム１４がガラスエポキシ
複合材からなる絶縁層１１と直接密着しなければならな
い。
【００１７】然しながら、ポリイミド・フィルム１４
は、他の材料に対して密着力が弱く、勿論、ガラスエポ
キシ複合材からなる絶縁層１１についても同様なのであ
るが、ガラスエポキシ複合材からなる絶縁層１１を用い
ることは、従来の多層回路基板との互換性、材料コス
ト、製造コストなどの面で大変有利であって、現状では
不可欠である。
は、他の材料に対して密着力が弱く、勿論、ガラスエポ
キシ複合材からなる絶縁層１１についても同様なのであ
るが、ガラスエポキシ複合材からなる絶縁層１１を用い
ることは、従来の多層回路基板との互換性、材料コス
ト、製造コストなどの面で大変有利であって、現状では
不可欠である。
【００１８】本発明では、ポリイミド・フィルムとし
て、両表面に熱可塑接着性を有するものを用い、しか
も、それ等表面に凹凸を形成し、粗面にすることでガラ
スエポキシ複合材からなる絶縁層との密着性を向上させ
ることが基本になっている。
て、両表面に熱可塑接着性を有するものを用い、しか
も、それ等表面に凹凸を形成し、粗面にすることでガラ
スエポキシ複合材からなる絶縁層との密着性を向上させ
ることが基本になっている。
【００１９】前記手段を採ることに依り、キャパシタの
誘電体層として作用する絶縁層にポリイミド・フィルム
を用いることが可能になり、従って、その厚さは従来の
ものに比較して薄くすることができ、大きなキャパシタ
ンスの実現、回路インダクタンスの低減、絶縁信頼性の
向上が可能となり、そして、従来、高周波ノイズを除去
する為に搭載していたコンデンサは不要となるので、回
路の高密度化及び微細化に大きく寄与することができ
る。
誘電体層として作用する絶縁層にポリイミド・フィルム
を用いることが可能になり、従って、その厚さは従来の
ものに比較して薄くすることができ、大きなキャパシタ
ンスの実現、回路インダクタンスの低減、絶縁信頼性の
向上が可能となり、そして、従来、高周波ノイズを除去
する為に搭載していたコンデンサは不要となるので、回
路の高密度化及び微細化に大きく寄与することができ
る。
【００２０】
【発明の実施の形態】図２は本発明に於ける基本的な実
施の形態を説明する為の工程要所に於ける多層回路基板
を表す要部切断側面図であり、以下、図を参照しつつ説
明する。尚、本発明では、ポリイミド・フィルムとガラ
スエポキシ複合材層のエポキシ樹脂との密着性を重視し
ているので、その部分を主として示してある。
施の形態を説明する為の工程要所に於ける多層回路基板
を表す要部切断側面図であり、以下、図を参照しつつ説
明する。尚、本発明では、ポリイミド・フィルムとガラ
スエポキシ複合材層のエポキシ樹脂との密着性を重視し
ているので、その部分を主として示してある。
【００２１】図２（Ａ）参照
（１）厚さ２５〔μｍ〕の熱可塑性ポリイミド・フィル
ム２２を少なくとも一面を粗面にした厚さ１８〔μｍ〕
の電解銅箔２１及び２３で挟むように積層し、温度を３
００〔℃〕にして５〔ＭＰａ〕の圧力を加えて熱圧着し
てポリイミド・フィルム両面銅張板材料を作製する。
ム２２を少なくとも一面を粗面にした厚さ１８〔μｍ〕
の電解銅箔２１及び２３で挟むように積層し、温度を３
００〔℃〕にして５〔ＭＰａ〕の圧力を加えて熱圧着し
てポリイミド・フィルム両面銅張板材料を作製する。
【００２２】図２（Ｂ）参照
（２）リソグラフィ技術を適用することに依り、銅箔２
１及び２３のパターニングを行ってグランド層及び電源
層を形成する。
１及び２３のパターニングを行ってグランド層及び電源
層を形成する。
【００２３】図では銅箔２１及び２３がパターニングさ
れてなるグランド層及び電源層が存在しない部分の切断
面が表されているので、表面に銅箔２１及び２３の凹凸
が転写されて粗面になっている熱可塑性ポリイミド・フ
ィルム２２のみが表されている。
れてなるグランド層及び電源層が存在しない部分の切断
面が表されているので、表面に銅箔２１及び２３の凹凸
が転写されて粗面になっている熱可塑性ポリイミド・フ
ィルム２２のみが表されている。
【００２４】図２（Ｃ）参照
（３）グランド層並びに電源層をもつポリイミド・フィ
ルム２２をエポキシ樹脂層２４で挟むように積層し、ま
た、信号層などその他必要な層を積層して一括積層プレ
ス工程で加圧して多層回路基板を形成する。
ルム２２をエポキシ樹脂層２４で挟むように積層し、ま
た、信号層などその他必要な層を積層して一括積層プレ
ス工程で加圧して多層回路基板を形成する。
【００２５】前記説明した工程と同じ工程に依って、同
じ多層回路基板を１０枚作製し、これとは別に厚さ５０
〔μｍ〕のガラスエポキシ複合材両面銅張板を用い、前
記説明した工程と同様な工程に依って多層回路基板を比
較例として１０枚作製し、 １２０〔℃〕 ８５〔％〕ＲＨ ２０〔Ｖ〕 で１００〔時間〕の絶縁信頼性評価を行った結果、電源
層−グランド層の間にガラスエポキシ複合材層を用いた
比較例では、基板の絶縁抵抗が１０〔ＭΩ〕以下となっ
て不良品と判定されたものが６点存在したのに対し、本
発明の多層回路基板では、全数が試験前と変化がない絶
縁抵抗を維持していた。
じ多層回路基板を１０枚作製し、これとは別に厚さ５０
〔μｍ〕のガラスエポキシ複合材両面銅張板を用い、前
記説明した工程と同様な工程に依って多層回路基板を比
較例として１０枚作製し、 １２０〔℃〕 ８５〔％〕ＲＨ ２０〔Ｖ〕 で１００〔時間〕の絶縁信頼性評価を行った結果、電源
層−グランド層の間にガラスエポキシ複合材層を用いた
比較例では、基板の絶縁抵抗が１０〔ＭΩ〕以下となっ
て不良品と判定されたものが６点存在したのに対し、本
発明の多層回路基板では、全数が試験前と変化がない絶
縁抵抗を維持していた。
【００２６】図３及び図４は本発明に於ける具体的な実
施の形態を説明する為の工程要所に於ける多層回路基板
を表す要部切断側面図であり、以下、図を参照しつつ説
明する。
施の形態を説明する為の工程要所に於ける多層回路基板
を表す要部切断側面図であり、以下、図を参照しつつ説
明する。
【００２７】図３参照
（１）表裏両面に貼着した銅箔をリソグラフィ技術を適
用して必要パターンに加工した銅配線３１Ａ及び３１Ｂ
をもつポリイミドフィルム３２を用意する。
用して必要パターンに加工した銅配線３１Ａ及び３１Ｂ
をもつポリイミドフィルム３２を用意する。
【００２８】（２）プリプレグと呼ばれる半硬化状態の
ガラスエポキシ複合材層３３及び３４を用意する。
ガラスエポキシ複合材層３３及び３４を用意する。
【００２９】（３）表裏両面に貼着した銅箔をリソグラ
フィ技術を適用して必要パターンに加工した銅配線３５
Ａ及び３５Ｂをもつガラスエポキシ複合材層３６と銅配
線３７Ａ及び３７Ｂをもつガラスエポキシ複合材層３８
を用意する。
フィ技術を適用して必要パターンに加工した銅配線３５
Ａ及び３５Ｂをもつガラスエポキシ複合材層３６と銅配
線３７Ａ及び３７Ｂをもつガラスエポキシ複合材層３８
を用意する。
【００３０】（４）図示してあるように、ガラスエポキ
シ複合材層３６、ガラスエポキシ複合材層３３、ポリイ
ミドフィルム３２、ガラスエポキシ複合材層３４、ガラ
スエポキシ複合材層３８を前記順序で積み重ねる。
シ複合材層３６、ガラスエポキシ複合材層３３、ポリイ
ミドフィルム３２、ガラスエポキシ複合材層３４、ガラ
スエポキシ複合材層３８を前記順序で積み重ねる。
【００３１】図４参照
（５）積み重ねた前記各層を真空加熱プレスを適用した
一括積層プレス工程に依って一体化することで多層回路
基板を形成する。６層の配線層をもつ多層回路基板を形
成する。
一括積層プレス工程に依って一体化することで多層回路
基板を形成する。６層の配線層をもつ多層回路基板を形
成する。
【００３２】前記工程に依って形成された多層回路基板
は６層の配線層を備え、そして、半硬化状態であったガ
ラスエポキシ複合材層３３及び３４は硬化されたものと
なる。
は６層の配線層を備え、そして、半硬化状態であったガ
ラスエポキシ複合材層３３及び３４は硬化されたものと
なる。
【００３３】（６）この後、ドリル加工に依る貫通穴の
形成、めっき等に依って配線層間の導電接続を行う。
形成、めっき等に依って配線層間の導電接続を行う。
【００３４】
【発明の効果】本発明に依る多層回路基板に於いては、
ポリイミド・フィルムをグランド層と電源層とで挟み且
つそれ等を覆う樹脂絶縁層からなる積層構造が含まれて
いる。
ポリイミド・フィルムをグランド層と電源層とで挟み且
つそれ等を覆う樹脂絶縁層からなる積層構造が含まれて
いる。
【００３５】前記構成を採ることに依り、キャパシタの
誘電体層として作用する絶縁層にポリイミド・フィルム
を用いることが可能になり、従って、その厚さは従来の
ものに比較して薄くすることができ、大きなキャパシタ
ンスの実現、回路インダクタンスの低減、絶縁信頼性の
向上が可能となり、そして、従来、高周波ノイズを除去
する為に搭載していたコンデンサは不要となるので、回
路の高密度化及び微細化に大きく寄与することができ
る。
誘電体層として作用する絶縁層にポリイミド・フィルム
を用いることが可能になり、従って、その厚さは従来の
ものに比較して薄くすることができ、大きなキャパシタ
ンスの実現、回路インダクタンスの低減、絶縁信頼性の
向上が可能となり、そして、従来、高周波ノイズを除去
する為に搭載していたコンデンサは不要となるので、回
路の高密度化及び微細化に大きく寄与することができ
る。
【図１】本発明の原理を説明するための多層回路基板を
表す要部切断側面図である。
表す要部切断側面図である。
【図２】本発明に於ける一実施の形態を説明する為の工
程要所に於ける多層回路基板を表す要部切断側面図であ
る。
程要所に於ける多層回路基板を表す要部切断側面図であ
る。
【図３】本発明に於ける具体的な実施の形態を説明する
為の工程要所に於ける多層回路基板を表す要部切断側面
図である。
為の工程要所に於ける多層回路基板を表す要部切断側面
図である。
【図４】本発明に於ける具体的な実施の形態を説明する
為の工程要所に於ける多層回路基板を表す要部切断側面
図である。
為の工程要所に於ける多層回路基板を表す要部切断側面
図である。
【図５】従来の技術を説明する為の公知の多層回路基板
を表す要部切断側面図である。
を表す要部切断側面図である。
１１ ガラスエポキシからなる絶縁層
１２ 信号層
１３ グランド層
１４ ポリイミドからなる絶縁層（ポリイミド・フィル
ム） １５ 電源層
ム） １５ 電源層
Claims (3)
- 【請求項１】ポリイミド・フィルムをグランド層と電源
層とで挟み且つそれ等を覆う樹脂絶縁層からなる積層構
造が含まれてなることを特徴とする多層回路基板。 - 【請求項２】表面に凹凸を形成して粗面にした銅箔の該
粗面側をポリイミド・フィルムと対向させて挟み熱圧着
する工程と、 次いで、銅箔をパターニングしてグランド層及び電源層
を形成すると共に銅箔の凹凸が転写されたポリイミド・
フィルムの一部を表出させる工程と、 次いで、グランド層及び電源層及び表出されたポリイミ
ド・フィルムの一部を覆う樹脂絶縁層を重ね更に信号層
など所要の層を重ね一括積層プレスして多層回路基板と
する工程とが含まれてなることを特徴とする多層回路基
板の製造方法。 - 【請求項３】ポリイミド・フィルムの他の樹脂絶縁層が
ガラスエポキシ複合材層であることを特徴とする請求項
２記載の多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228942A JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228942A JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046260A true JP2003046260A (ja) | 2003-02-14 |
| JP4684483B2 JP4684483B2 (ja) | 2011-05-18 |
Family
ID=19061366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228942A Expired - Fee Related JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4684483B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356917B2 (en) | 2003-04-04 | 2008-04-15 | Denso Corporation | Method for manufacturing multi-layer printed circuit board |
| WO2016060051A1 (ja) * | 2014-10-18 | 2016-04-21 | 豊田鉄工株式会社 | ヒートシンク付回路基板およびヒートシンク付回路基板の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63265494A (ja) * | 1987-04-23 | 1988-11-01 | Matsushita Electric Works Ltd | 多層配線板 |
| JPH01189997A (ja) * | 1988-01-26 | 1989-07-31 | Matsushita Electric Works Ltd | 多層板 |
| JPH04290495A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
-
2001
- 2001-07-30 JP JP2001228942A patent/JP4684483B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63265494A (ja) * | 1987-04-23 | 1988-11-01 | Matsushita Electric Works Ltd | 多層配線板 |
| JPH01189997A (ja) * | 1988-01-26 | 1989-07-31 | Matsushita Electric Works Ltd | 多層板 |
| JPH04290495A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356917B2 (en) | 2003-04-04 | 2008-04-15 | Denso Corporation | Method for manufacturing multi-layer printed circuit board |
| WO2016060051A1 (ja) * | 2014-10-18 | 2016-04-21 | 豊田鉄工株式会社 | ヒートシンク付回路基板およびヒートシンク付回路基板の製造方法 |
| JP2016082108A (ja) * | 2014-10-18 | 2016-05-16 | 豊田鉄工株式会社 | ヒートシンク付回路基板およびヒートシンク付回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4684483B2 (ja) | 2011-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214445B1 (en) | Printed wiring board, core substrate, and method for fabricating the core substrate | |
| US6333857B1 (en) | Printing wiring board, core substrate, and method for fabricating the core substrate | |
| US8178191B2 (en) | Multilayer wiring board and method of making the same | |
| KR100999830B1 (ko) | 캐패시턴스 적층체 및 인쇄 회로 기판 장치 및 방법 | |
| US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| WO1997048260A1 (fr) | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production | |
| JP4768059B2 (ja) | 多層フレキシブルプリント配線板 | |
| JP2007149870A (ja) | 回路基板及び回路基板の製造方法。 | |
| JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
| JP2000244129A (ja) | 配線基板、コア基板及びその製造方法 | |
| US20170006699A1 (en) | Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board | |
| JP4207517B2 (ja) | 素子内蔵基板 | |
| JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| WO2018128095A1 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
| JP4684483B2 (ja) | 多層回路基板の製造方法 | |
| JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JPH07115280A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2002176266A (ja) | プリント配線板およびその製造方法 | |
| JP4180473B2 (ja) | 多層配線板およびその製造方法 | |
| JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
| JP2011160005A (ja) | 部分多層フレキシブルプリント配線板 | |
| JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
| JP4961945B2 (ja) | 多層プリント配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |