JP4019717B2 - 部品内蔵多層配線モジュール基板及びその製造方法 - Google Patents
部品内蔵多層配線モジュール基板及びその製造方法 Download PDFInfo
- Publication number
- JP4019717B2 JP4019717B2 JP2002007131A JP2002007131A JP4019717B2 JP 4019717 B2 JP4019717 B2 JP 4019717B2 JP 2002007131 A JP2002007131 A JP 2002007131A JP 2002007131 A JP2002007131 A JP 2002007131A JP 4019717 B2 JP4019717 B2 JP 4019717B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- component
- layer
- multilayer wiring
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、半導体パッケージ用多層配線回路基板に関し、特に配線層間に部品を埋め込んで形成した部品内蔵多層配線モジュール基板に関する。
【0002】
【従来の技術】
従来の配線回路基板は、配線基板の表面に部品を実装した表面実装が行われており、抵抗素子やコンデンサは配線基板の配線層の所望の部分にハンダ、導電接着剤などの接合部材を用いて表面実装が行われている。
【0003】
従来の配線基板では、基板表面に抵抗素子やコンデンサなどが隙間なく実装されており、そのため配線基板の配線密度は高密度化されるとともに複雑化が進んでいる。こような状況では、特に高密度多層配線基板では配線基板の表面実装だけでは限界があり、更なる部品実装密度の向上が求められている。
また、多層配線基板の配線密度が向上するにつれて多層配線基板の検査が困難となりさらに収率も低下する傾向にある。
【0004】
【発明が解決しようとする課題】
本発明は、上記要望に鑑み考案されたもので、高密度多層配線基板の部品実装密度を向上させた部品内蔵多層配線モジュール基板及びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明に於いて上記問題を解決するために、まず請求項1においては、絶縁基材の両面に配線層及び絶縁層が所定層数形成された多層配線基板の基板内部に部品が内蔵された部品内蔵多層配線モジュール基板であって、前記部品は抵抗素子、コンデンサ、インダクタからなり、前記多層配線基板に形成された貫通孔もしくは開口部に埋め込まれ、前記部品の両端の電極はかしめられ、かつ前記部品の両端の電極が前記配線層に電気的に接続されており、前記部品の両端の電極に金皮膜が形成されていることを特徴とする部品内蔵多層配線モジュール基板としたものである。
【0007】
さらにまた、請求項2においては、以下の工程を備えていることを特徴とする請求項1に記載の部品内蔵多層配線モジュール基板の製造方法としたものである。
(a)絶縁基材の両面に導体層を形成する工程。
(b)前記絶縁基材及び導体層の所定位置に貫通孔を形成する工程。
(c)前記貫通孔に両端の電極に金皮膜が形成された部品を埋め込み、かしめる工程。
(d)前記導体層をパターニング加工し、配線層を形成する工程。
(e)前記絶縁基材及び前記配線層の両面に絶縁層を形成する工程。
(f)前記絶縁層の所定位置に開口部を形成する工程。
(g)前記絶縁層上前記開口部内壁に薄膜導体層を形成する工程。
(h)両端の電極に金皮膜が形成された前記部品の一方の電極を下にして、前記薄膜導体層が形成された前記開口部に埋め込む工程。
(i)前記薄膜導体層及び前記部品の両端の電極上に電解めっきにて所定厚の第2導体層を形成し、前記部品の他方の電極と前記導体層を電気的に接続する工程。
(j)前記第2導体層をパターニング加工し、第2配線層を形成する工程。
(k)工程(e)〜工程(j)の工程を必要回数繰り返して、所定層数の部品内蔵多層配線モジュール基板を作製する工程。
【0008】
本発明の部品内蔵多層配線モジュール基板は、部品を多層配線基板内部に内蔵することで多層配線基板表面の実装部品点数を減少させ、且つ部品の実装密度を向上させたもので、部品内蔵多層配線モジュール基板の製造方法は、ビルドアップ多層配線基板の製造法がそのまま適用できるのが特徴である。
【0009】
【発明の実施の形態】
本発明の実施の形態につき説明する。
図1に、本発明の部品内蔵多層配線モジュール基板の一実施例を示す模式構成部分断面図を、図2(a)〜(f)及び図3(g)〜(j)に、本発明の部品内蔵多層配線モジュール基板の製造方法の一例を工程順に示す模式構成部分断面図をそれぞれ示す。
本発明の部品内蔵多層配線モジュール基板100は図1に示すように、多層配線基板内の絶縁基材11及び配線層間の絶縁層51に部品40を埋め込んで多層配線モジュール基板を形成したもので、このように部品を立体的に配置することにより、従来の表面実装に比べて部品の実装密度を向上させたものである。
【0010】
内蔵できる部品(受動素子)は、抵抗素子、コンデンサ、インダクタであり、例えばセラミック製の部品の両端に金属製の電極を付設したもので、この両端の電極に工夫がしてある。後記する両面に導体層が形成された絶縁基材の貫通孔に部品を挿入し、かしめで部品を固定する場合には部品が確実に固定され、電気的導通も確実にとれるようになっている。例えば、電極の材質を銅にすることで、部品挿入後かしめて固定する時に潰れやすい構造にするとか、配線層との電気的導通をとるのに電解銅めっき等でで容易にできること等である。また、接続信頼性を確保するため、部品両端の電極表面に金皮膜が形成されており、銅と接触して金が拡散することにより、時間の経過とともに接続信頼性が向上するようになっている。
【0011】
以下、本発明の部品内蔵多層配線モジュール基板の製造方法について説明する。
まず、絶縁基材11の両面に銅箔を積層して導体層21を形成した両面銅貼り積層板を準備する(図2(a)参照)。
次に、両面銅貼り積層板の所定位置に打ち抜きによって貫通孔31を形成する(図2(b)参照)。
【0012】
次に、貫通孔31に貫通孔径と同じ外径である両端の電極41に金皮膜が形成された部品(抵抗素子40R、コンデンサ40C、インダクタ40Lのいずれか)40を挿入する。挿入後に電極41をかしめて、電極41をつぶすことで部品40が貫通孔31から抜けないように加工される。さらに、部品40両端の電極41と導体層21上に電解銅めっきによって数μmの薄膜導体層(特に図示せず)を形成し、部品40両端の電極41と導体層21との電気的接合を確実に行う(図2(c)参照)。
ここで、部品40の抵抗素子40R、コンデンサ40C及びインダクタ40Lの一例を図4(a、b及びc)に示す。抵抗素子40Rはセラミック外装管42の内部に抵抗体43が充填されており、両端に電極41が形成されたものである(図4(a)参照)。コンデンサ40Cはセラミック外装管42の内部に誘電体44が充填されており、両端に電極41が形成されたものである(図4(b)参照)。インダクタ40Lはセラミック外装管42の内部に誘電体45に巻かれたコイル46が設置され、両端に電極41が形成されたものである(図4(c)参照)。さらに、電極41の表面には金皮膜(特に表示せず)が形成されている。
【0013】
次に、導体層21をパターニング処理して、部品40と電気的に接続された第1配線層21a及び第1配線層21bを形成する(図2(d)参照)。
【0014】
次に、絶縁接着フィルを両面に貼り合わせ所定厚の絶縁層51を形成する(図2(e)参照)。ここで、絶縁層51の厚さは絶縁層に取り付ける部品の高さによって決定する。
次に、絶縁層51の所定位置にレーザー加工等により部品40の外径と同じ径の開口部52を形成する(図2(f)参照)。
【0015】
次に、無電解銅めっきにより絶縁層51上及び開口部52の内壁に所定厚の薄膜導体層61を形成する(図3(g)参照)。
ここで、薄膜導体層61は部品を取り付ける際の部品の電極と電気的接続を図るためと、薄膜導体層61をカソード電極にして導体層を形成するための電極として利用するものである。
【0016】
次に、薄膜導体層61が形成された開口部52に両端に電極41が形成された部品(抵抗素子40R、コンデンサ40C、インダクタ40Lのいずれか)40の一方の電極41に導電接着剤等を塗布し、導電接着剤塗布面の電極41を下にして挿入し、加熱して配線層導電接着剤を硬化させる(図3(h)参照)。
ここで、部品40の一方の電極41と第1配線層21a及び第1配線層21bとの電気的接続が確実に行われる。
次に、薄膜導体層61をカソード電極にして電解銅めっきを行い、薄膜導体層61上に導体層62を形成する(図3(i)参照)。
ここで、部品40の他方の電極41と導体層62との電気的接続が確実に行われる。
【0017】
次に、薄膜導体層61及び導体層62をパターニング処理して第2配線層62a及び第2配線層62bを形成し、部品40が内蔵された4層の部品内蔵多層配線モジュール基板100を得る(図3(j)参照)。
さらに必要であれば、上記絶縁層形成、開口部形成、部品取り付け、配線層形成工程を繰り返すことにより、所望の層数の部品内蔵多層配線モジュール基板を得ることができる。
【0018】
【実施例】
以下、実施例により本発明を詳細に説明する。
<実施例1>
まず、50μm厚のポリイミドフィルムからなる絶縁基材11の両面に12μm厚の銅箔を貼り合わせて導体層21を形成した(図2(a)参照)。
次に、100μmφの凸部を有する金型を用いてプレス穴明け加工を行い、絶縁基材11及び導体層21に抵抗素子40Rの外径と同じ径の貫通孔31を形成した(図2(b)参照)。
次に、図4(a)に示す両端の電極41に金皮膜が形成された抵抗素子40Rを貫通孔31に挿入し、両端の電極41をかしめた(図2(c)参照)。
【0019】
次に、抵抗素子40R両端の電極41と導体層21上に電解銅めっきによって2μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層及び導体層21をパターニング処理して、抵抗素子40Rの電極41と電気的に接続された第1配線層21a及び第2配線層21bを形成した(図2(d)参照)。
【0020】
次に、50μm厚のポリイミドフィルムを貼り合わせて、絶縁層51を形成した(図2(e)参照)。
次に、絶縁層51の所定位置にレーザー加工によりコンデンサ40Cの外径と同じ径の開口部52を形成した(図2(f)参照)。
【0021】
次に、無電解銅めっきにより絶縁層51上及び開口部52の内壁に2μm厚の薄膜導体層61を形成した(図3(g)参照)。
次に、薄膜導体層61が形成された開口部52に図4(b)に示す両端の電極に金皮膜が形成されたコンデンサ40Cの一方の電極41に導電接着剤等を塗布し、導電接着剤塗布面の電極41を下にして挿入し、加熱して配線層導電接着剤を硬化させた(図3(h)参照)。
【0022】
次に、薄膜導体層61をカソード電極にして電解銅めっきを行い、薄膜導体層61上に導体層62を形成した(図3(i)参照)。
次に、薄膜導体層61及び導体層62をパターニング処理して第2配線層62a及び第2配線層62bを形成し、抵抗素子40R及びコンデンサ40Cが内蔵された4層の部品内蔵多層配線モジュール基板100を得た(図3(j)参照)。
【0023】
<実施例2>
まず、50μm厚のポリイミドフィルムからなる絶縁基材11の両面に12μm厚の銅箔を貼り合わせて導体層21を形成した(図2(a)参照)。
次に、100μmφの凸部を有する金型を用いてプレス穴明け加工を行い、絶縁基材11及び導体層21にコンデンサ40Cの外径と同じ径の貫通孔31を形成した(図2(b)参照)。
次に、図4(b)に示す両端の電極41に金皮膜が形成されたコンデンサ40Cを貫通孔31に挿入し、両端の電極41をかしめた(図2(c)参照)。
【0024】
次に、コンデンサ40C両端の電極41と導体層21上に電解銅めっきによって2μm厚の薄膜導体層(特に図示せず)を形成し、薄膜導体層及び導体層21をパターニング処理して、コンデンサ40Cの電極41と電気的に接続された第1配線層21a及び第1配線層21bを形成した(図2(d)参照)。
【0025】
次に、50μm厚のポリイミドフィルムを貼り合わせて、絶縁層51を形成した(図2(e)参照)。
次に、絶縁層51の所定位置にレーザー加工によりインダクタ40Lの外径と同じ径の開口部52を形成した(図2(f)参照)。
【0026】
次に、無電解銅めっきにより絶縁層51上及び開口部52の内壁に2μm厚の薄膜導体層61を形成した(図3(g)参照)。
次に、薄膜導体層61が形成された開口部52に図4(c)に示す両端の電極に金皮膜が形成されたインダクタ40Lの一方の電極41に導電接着剤等を塗布し、導電接着剤塗布面の電極41を下にして挿入し、加熱して配線層導電接着剤を硬化させた(図3(h)参照)。
【0027】
次に、薄膜導体層61をカソード電極にして電解銅めっきを行い、導体層62を形成した(図3(i)参照)。
次に、薄膜導体層61及び導体層62をパターニング処理して第2配線層62a及び第2配線層62bを形成し、コンデンサ40C及びインダクタ40Lが内蔵された4層の部品内蔵多層配線モジュール基板100を得た(図3(j)参照)。
【0028】
【発明の効果】
本発明の部品内蔵多層配線モジュール基板を用いることで、今まで基板表面にに実装されていた抵抗素子、コンデンサ及びインダクタを立体的に配置することができ、部品実装密度を向上することができる。
また、配線層のレイアウトにも余裕ができ、配線基板の配線幅が広くとれることで信号の減衰が減少し、配線基板の収率を向上できる。
さらに、部品の両端の電極表面に金めっき皮膜を形成することにより、銅からなる配線層との拡散性を利用して、電極と配線層の電気的導通を確かなものとすることができる。
また、絶縁基材と導体層が形成された貫通孔に部品を固定する際かしめを行うので、部品の固定と電気的導通が確実にできるので、製造歩留まりが向上する利点がある。
【図面の簡単な説明】
【図1】本発明の部品内蔵多層配線モジュール基板の一実施例を示す模式構成部分断面図である。
【図2】(a)〜(f)に、本発明の部品内蔵多層配線モジュール基板の製造方法の一例の一部を示す模式構成部分断面図である。
【図3】(g)〜(j)に、本発明の部品内蔵多層配線モジュール基板の製造方法の一例の一部を示す模式構成部分断面図である。
【図4】(a)〜(c)は、本発明の部品内蔵多層配線モジュール基板に使用する部品(抵抗素子、コンデンサ及びインダクタ)の一例を示す模式構成断面図である。
【符号の説明】
11……絶縁基材
21……導体層
21a、21b……第1配線層
31……貫通孔
40……部品
40R……抵抗素子
40C……コンデンサ
40L……インダクタ
41……電極
42……セラミック外装管
43……抵抗体
44、45……誘電体
46……コイル
51……絶縁層
52……開口部
61……薄膜導体層
62……導体層
62a、62b……第2配線層
100……部品内蔵多層配線モジュール基板
Claims (2)
- 絶縁基材の両面に配線層及び絶縁層が所定層数形成された多層配線基板の基板内部に部品が内蔵された部品内蔵多層配線モジュール基板であって、前記部品は抵抗素子、コンデンサ、インダクタからなり、前記多層配線基板に形成された貫通孔もしくは開口部に埋め込まれ、前記部品の両端の電極はかしめられ、かつ前記部品の両端の電極が前記配線層に電気的に接続されており、前記部品の両端の電極に金皮膜が形成されていることを特徴とする部品内蔵多層配線モジュール基板。
- 以下の工程を備えていることを特徴とする請求項1に記載の部品内蔵多層配線モジュール基板の製造方法。
(a)絶縁基材の両面に導体層を形成する工程。
(b)前記絶縁基材及び導体層の所定位置に貫通孔を形成する工程。
(c)前記貫通孔に両端の電極に金皮膜が形成された部品を埋め込み、かしめる工程。
(d)前記導体層をパターニング加工し、配線層を形成する工程。
(e)前記絶縁基材及び前記配線層の両面に絶縁層を形成する工程。
(f)前記絶縁層の所定位置に開口部を形成する工程。
(g)前記絶縁層上前記開口部内壁に薄膜導体層を形成する工程。
(h)両端の電極に金皮膜が形成された前記部品の一方の電極を下にして、前記薄膜導体層が形成された前記開口部に埋め込む工程。
(i)前記薄膜導体層及び前記部品の両端の電極上に電解めっきにて所定厚の第2導体層を形成し、前記部品の他方の電極と前記導体層を電気的に接続する工程。
(j)前記第2導体層をパターニング加工し、第2配線層を形成する工程。
(k)工程(e)〜工程(j)の工程を必要回数繰り返して、所定層数の部品内蔵多層配線モジュール基板を作製する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002007131A JP4019717B2 (ja) | 2002-01-16 | 2002-01-16 | 部品内蔵多層配線モジュール基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002007131A JP4019717B2 (ja) | 2002-01-16 | 2002-01-16 | 部品内蔵多層配線モジュール基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209362A JP2003209362A (ja) | 2003-07-25 |
JP4019717B2 true JP4019717B2 (ja) | 2007-12-12 |
Family
ID=27645717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002007131A Expired - Fee Related JP4019717B2 (ja) | 2002-01-16 | 2002-01-16 | 部品内蔵多層配線モジュール基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019717B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028358A (ja) * | 2010-07-20 | 2012-02-09 | Nec Engineering Ltd | 多極型抵抗器 |
JP2017174911A (ja) * | 2016-03-22 | 2017-09-28 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
-
2002
- 2002-01-16 JP JP2002007131A patent/JP4019717B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003209362A (ja) | 2003-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
US7550320B2 (en) | Method of fabricating substrate with embedded component therein | |
JP3057924B2 (ja) | 両面プリント基板およびその製造方法 | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4390368B2 (ja) | 配線基板の製造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
JP4635331B2 (ja) | プリント配線板 | |
JP3850846B2 (ja) | 多層配線基板の製造方法 | |
JPH08153971A (ja) | 多層プリント配線基板及びその製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
KR20070000644A (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
JP3945764B2 (ja) | 配線基板 | |
JPH08264939A (ja) | 印刷配線板の製造方法 | |
JPH11289165A (ja) | 多層配線基板およびその製造方法 | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
JP3955799B2 (ja) | 配線基板の製造方法 | |
JP3943055B2 (ja) | 多層型配線板の製造方法 | |
JP3786894B2 (ja) | 配線基板およびその製造方法 | |
JPH05299838A (ja) | 多層プリント配線板の製造方法 | |
JPS601892A (ja) | 金属芯印刷配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |