JP4684483B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP4684483B2 JP4684483B2 JP2001228942A JP2001228942A JP4684483B2 JP 4684483 B2 JP4684483 B2 JP 4684483B2 JP 2001228942 A JP2001228942 A JP 2001228942A JP 2001228942 A JP2001228942 A JP 2001228942A JP 4684483 B2 JP4684483 B2 JP 4684483B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- multilayer circuit
- polyimide film
- glass epoxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は、高周波ノイズを発生し難く、又、回路を高密度化及び微細化するのに好適な多層回路基板の製造方法に関する。
【0002】
【従来の技術】
一般に、電子機器に使用される多層回路基板に於いては、回路のスイッチング等に依って電源に高周波ノイズを発生するので、この高周波ノイズを除去するには、回路にコンデンサを付加し、キャパシタンスを増加させることで、特性インピーダンスを低下させることが行われている。
【0003】
然しながら、そのコンデンサの必要搭載数は、回路の高密度化及び微細化が進展するにつれ、多くしなければならなず、従って、回路の高密度化及び微細化を妨げることになる。
【0004】
ところで、キャパシタンスを大きくする為には、キャパシタ誘電体層に相当する絶縁層の厚さを小さくするか、面積を大きくするか、或いは、絶縁層材料の誘電率を高めるかの何れかの手段を採ることが必要となる。
【0005】
然しながら、面積を増加させる手段を採った場合、回路基板の外形を同一にするのであれば、キャパシタンスを得る為に使われる層の数を増加させなければならず、それは直ちにコストの増加に結び付くことになる。
【0006】
従って、他の手段、即ち、層間絶縁層の層厚を小さくするか、或いは、絶縁層材料の誘電率を向上させるかの手段を採ることになる。
【0007】
従来、多層回路基板中の絶縁層をキャパシタ誘電体層としてキャパシタンスを得る構成に於いて、キャパシタンスを大きくする為の手段として、電源層とグランド層との層間絶縁層に於ける厚さを小さくする技術が提案されている(特許第2738590号を参照)。
【0008】
図5は従来の技術を説明する為の公知の多層回路基板を表す要部切断側面図であり、図に於いて、1はガラスエポキシ複合材からなる絶縁層、2は信号層、3はグランド層、4は電源層をそれぞれ示している。
【0009】
前記公知の発明に於いては、グランド層3及び電源層4に挟まれたキャパシタ誘電体層にガラスエポキシ複合材を用いていて、この材料で50〔μm〕未満の絶縁層を構成した場合、絶縁の信頼性や層厚の均一性を実現することが困難となり、また、工業的に多量生産した場合、絶縁層の欠陥に起因する不良が増加するので、高い製造歩留りで安定した製造が困難である旨の問題がある。
【0010】
更にまた、キャパシタンスを増加させる為、材料中に無機強誘電体材料を混合して誘電率を高めようとしているが、そのようにした場合、材料の機械的強度が低下し、製品の信頼性保持、及び、安定した工業的製造が困難である旨の大きな問題がある。
【0011】
【発明が解決しようとする課題】
本発明では、多層回路基板にコンデンサを搭載することなく、高周波ノイズを良好に抑止できるようにする為、多層回路基板の層間絶縁層を誘電体層とするキャパシタに於けるキャパシタンスを容易に増大させることができるようにし、回路の高密度化及び微細化を進めることを可能にする。
【0012】
【課題を解決するための手段】
本発明に於いては、前記公知発明で採用されているガラスエポキシ複合材層の層厚が100〔μm〕〜50〔μm〕であるのに対し、50〔μm〕未満の厚さで安定した絶縁特性をもつ材料の選定及び評価を繰り返し実施した結果、ポリイミド・フィルムが最良であることを見出した。
【0013】
図1は本発明の原理を説明するための多層回路基板を表す要部切断側面図であり、図に於いて、11はガラスエポキシ複合材からなる絶縁層、12は信号層、13はグランド層、14はポリイミドからなる絶縁層、即ち、ポリイミド・フィルム、15は電源層をそれぞれ示している。
【0014】
本発明では、前記のように、グランド層13及び電源層15に挟まれた絶縁層をポリイミド・フィルム14で構成することに依り、その厚さを小さくしてキャパシタンスを大きくすると共に回路インダクタンスを低減している。
【0015】
ところで、図示の多層回路基板に於いて、キャパシタの誘電体層として作用するポリイミド・フィルム14を用いるについては、解決しなければならない問題が存在する。
【0016】
即ち、図示の多層回路基板は、ごく一部を表したものであるため、信号線に比較して大面積であるグランド層13及び電源層15はポリイミド・フィルム14の全面に接触しているように見えるが、実際には、信号線と同様にパターニングされて線状をなしていることから、その線状のグランド層13並びに電源層15の側方では、ポリイミド・フィルム14がガラスエポキシ複合材からなる絶縁層11と直接密着しなければならない。
【0017】
然しながら、ポリイミド・フィルム14は、他の材料に対して密着力が弱く、勿論、ガラスエポキシ複合材からなる絶縁層11についても同様なのであるが、ガラスエポキシ複合材からなる絶縁層11を用いることは、従来の多層回路基板との互換性、材料コスト、製造コストなどの面で大変有利であって、現状では不可欠である。
【0018】
本発明では、ポリイミド・フィルムとして、両表面に熱可塑接着性を有するものを用い、しかも、それ等表面に凹凸を形成し、粗面にすることでガラスエポキシ複合材からなる絶縁層との密着性を向上させることが基本になっている。
【0019】
前記手段を採ることに依り、キャパシタの誘電体層として作用する絶縁層にポリイミド・フィルムを用いることが可能になり、従って、その厚さは従来のものに比較して薄くすることができ、大きなキャパシタンスの実現、回路インダクタンスの低減、絶縁信頼性の向上が可能となり、そして、従来、高周波ノイズを除去する為に搭載していたコンデンサは不要となるので、回路の高密度化及び微細化に大きく寄与することができる。
【0020】
【発明の実施の形態】
図2は本発明に於ける基本的な実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、図を参照しつつ説明する。尚、本発明では、ポリイミド・フィルムとガラスエポキシ複合材層のエポキシ樹脂との密着性を重視しているので、その部分を主として示してある。
【0021】
図2(A)参照
(1)
厚さ25〔μm〕の熱可塑性ポリイミド・フィルム22を少なくとも一面を粗面にした厚さ18〔μm〕の電解銅箔21及び23で挟むように積層し、温度を300〔℃〕にして5〔MPa〕の圧力を加えて熱圧着してポリイミド・フィルム両面銅張板材料を作製する。
【0022】
図2(B)参照
(2)
リソグラフィ技術を適用することに依り、銅箔21及び23のパターニングを行ってグランド層及び電源層を形成する。
【0023】
図では銅箔21及び23がパターニングされてなるグランド層及び電源層が存在しない部分の切断面が表されているので、表面に銅箔21及び23の凹凸が転写されて粗面になっている熱可塑性ポリイミド・フィルム22のみが表されている。
【0024】
図2(C)参照
(3)
グランド層並びに電源層をもつポリイミド・フィルム22をエポキシ樹脂層24で挟むように積層し、また、信号層などその他必要な層を積層して一括積層プレス工程で加圧して多層回路基板を形成する。
【0025】
前記説明した工程と同じ工程に依って、同じ多層回路基板を10枚作製し、これとは別に厚さ50〔μm〕のガラスエポキシ複合材両面銅張板を用い、前記説明した工程と同様な工程に依って多層回路基板を比較例として10枚作製し、
120〔℃〕
85〔%〕RH
20〔V〕
で100〔時間〕の絶縁信頼性評価を行った結果、電源層−グランド層の間にガラスエポキシ複合材層を用いた比較例では、基板の絶縁抵抗が10〔MΩ〕以下となって不良品と判定されたものが6点存在したのに対し、本発明の多層回路基板では、全数が試験前と変化がない絶縁抵抗を維持していた。
【0026】
図3及び図4は本発明に於ける具体的な実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【0027】
図3参照
(1)
表裏両面に貼着した銅箔をリソグラフィ技術を適用して必要パターンに加工した銅配線31A及び31Bをもつポリイミドフィルム32を用意する。
【0028】
(2)
プリプレグと呼ばれる半硬化状態のガラスエポキシ複合材層33及び34を用意する。
【0029】
(3)
表裏両面に貼着した銅箔をリソグラフィ技術を適用して必要パターンに加工した銅配線35A及び35Bをもつガラスエポキシ複合材層36と銅配線37A及び37Bをもつガラスエポキシ複合材層38を用意する。
【0030】
(4)
図示してあるように、ガラスエポキシ複合材層36、ガラスエポキシ複合材層33、ポリイミドフィルム32、ガラスエポキシ複合材層34、ガラスエポキシ複合材層38を前記順序で積み重ねる。
【0031】
図4参照
(5)
積み重ねた前記各層を真空加熱プレスを適用した一括積層プレス工程に依って一体化することで多層回路基板を形成する。6層の配線層をもつ多層回路基板を形成する。
【0032】
前記工程に依って形成された多層回路基板は6層の配線層を備え、そして、半硬化状態であったガラスエポキシ複合材層33及び34は硬化されたものとなる。
【0033】
(6)
この後、ドリル加工に依る貫通穴の形成、めっき等に依って配線層間の導電接続を行う。
【0034】
【発明の効果】
本発明に依る多層回路基板に於いては、ポリイミド・フィルムをグランド層と電源層とで挟み且つそれ等を覆う樹脂絶縁層からなる積層構造が含まれている。
【0035】
前記構成を採ることに依り、キャパシタの誘電体層として作用する絶縁層にポリイミド・フィルムを用いることが可能になり、従って、その厚さは従来のものに比較して薄くすることができ、大きなキャパシタンスの実現、回路インダクタンスの低減、絶縁信頼性の向上が可能となり、そして、従来、高周波ノイズを除去する為に搭載していたコンデンサは不要となるので、回路の高密度化及び微細化に大きく寄与することができる。
【図面の簡単な説明】
【図1】本発明の原理を説明するための多層回路基板を表す要部切断側面図である。
【図2】本発明に於ける一実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図3】本発明に於ける具体的な実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図4】本発明に於ける具体的な実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図5】従来の技術を説明する為の公知の多層回路基板を表す要部切断側面図である。
【符号の説明】
11 ガラスエポキシからなる絶縁層
12 信号層
13 グランド層
14 ポリイミドからなる絶縁層(ポリイミド・フィルム)
15 電源層
Claims (1)
- 表面に凹凸を形成して粗面にした銅箔の該粗面側をポリイミド・フィルムと対向させて挟み該ポリイミド・フィルムが溶融する温度で熱圧着する工程と、
次いで、銅箔をパターニングしてグランド層及び電源層を形成すると共に銅箔の凹凸が転写されたポリイミド・フィルムの一部を表出させる工程と、
次いで、グランド層及び電源層及び表出されたポリイミド・フィルムの一部を覆うガラスエポキシ複合材層を重ね更に信号層など所要の層を重ね、該ガラスエポキシ複合材層の硬化する温度より高くポリイミド・フィルムの溶融する温度より低い温度で一括積層プレスして多層回路基板とする工程とが含まれてなること
を特徴とする多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228942A JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228942A JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003046260A JP2003046260A (ja) | 2003-02-14 |
JP4684483B2 true JP4684483B2 (ja) | 2011-05-18 |
Family
ID=19061366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001228942A Expired - Fee Related JP4684483B2 (ja) | 2001-07-30 | 2001-07-30 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684483B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4029759B2 (ja) | 2003-04-04 | 2008-01-09 | 株式会社デンソー | 多層回路基板およびその製造方法 |
JP2016082108A (ja) * | 2014-10-18 | 2016-05-16 | 豊田鉄工株式会社 | ヒートシンク付回路基板およびヒートシンク付回路基板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265494A (ja) * | 1987-04-23 | 1988-11-01 | Matsushita Electric Works Ltd | 多層配線板 |
JPH01189997A (ja) * | 1988-01-26 | 1989-07-31 | Matsushita Electric Works Ltd | 多層板 |
JPH04290495A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
-
2001
- 2001-07-30 JP JP2001228942A patent/JP4684483B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265494A (ja) * | 1987-04-23 | 1988-11-01 | Matsushita Electric Works Ltd | 多層配線板 |
JPH01189997A (ja) * | 1988-01-26 | 1989-07-31 | Matsushita Electric Works Ltd | 多層板 |
JPH04290495A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP2003046260A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
KR100812515B1 (ko) | 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법 | |
JP4079699B2 (ja) | 多層配線回路基板 | |
JP4760930B2 (ja) | Ic搭載基板、多層プリント配線板、及び製造方法 | |
JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
JPWO2006080073A1 (ja) | 多層回路基板の製造方法、多層回路基板 | |
JP2857237B2 (ja) | 多層回路基板の製造方法 | |
WO2015141004A1 (ja) | 多層回路基板、半導体装置、及びその多層回路基板の製造方法 | |
JP2000244129A (ja) | 配線基板、コア基板及びその製造方法 | |
JP4207517B2 (ja) | 素子内蔵基板 | |
JP5077800B2 (ja) | 多層プリント配線板の製造方法 | |
JP4684483B2 (ja) | 多層回路基板の製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JPH1093246A (ja) | 多層配線基板 | |
JP2000208946A (ja) | 多層配線板およびその製造方法 | |
JPH01151293A (ja) | 多層プリント配線板の内層導通方法 | |
JP4803918B2 (ja) | 多層配線基板の製造方法 | |
JP3943055B2 (ja) | 多層型配線板の製造方法 | |
CN116939950A (zh) | 在内部铜焊盘上设有阻焊层的电路板 | |
JP2002271028A (ja) | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 | |
JPH0521960A (ja) | 多層プリント配線板およびその製造方法 | |
JP2001358419A (ja) | プリント配線板およびその製造方法、ならびにその配線板を用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |